JP4917953B2

JP4917953B2 - 撮像装置

Info

Publication number: JP4917953B2
Application number: JP2007111787A
Authority: JP
Inventors: 明啓河野; 良章加藤; 祐二松田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-04-20
Filing date: 2007-04-20
Publication date: 2012-04-18
Anticipated expiration: 2024-06-04
Also published as: JP2007202208A

Description

本発明は、受光素子から出力される輝度信号を処理して、画像情報を出力する撮像装置に関し、特に、出力最終段の回路において、発熱による悪影響を抑制しつつ、出力特性の劣化を抑制する技術に関する。

近年、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器が一般に普及している。
これらの撮像機器には、２次元状に複数個配列された受光素子の出力信号を、複数の垂直ＣＣＤ及び１以上の水平ＣＣＤを用いて順に出力する固体撮像素子を用いたものがある。

上記のような固体撮像素子については、非特許文献１に詳細に記載されている。
また、固体撮像素子の放熱対策について言及した従来技術が、特許文献１に開示されている。
特許文献１には、ソースホロワ回路からなる出力部の最終段の定電流源部を、固体撮像素子外部に設けることにより、固体撮像素子の発熱量を半減することができると記載されている。
テレビジョン学会技術報告「ＣＰＤ固体撮像素子の新しい駆動法」（昭和５７年３月１６日発表、松下電子工業株式会社、半導体研究所、曽根賢朗他６名）特許２９８２３５３号公報

しかしながら、特許文献１は、単に発熱源を分散しただけに過ぎないものであり、外部に設けた定電流源部が固体撮像素子と同等の発熱量を持つ新たな発熱源となるので装置全体の発熱量は従来と何ら変わらず、また新たな発熱源の放熱対策についての記載がないので、装置全体としての放熱特性が良くなるか否かについては不明である。
一方、固体撮像素子の中央部には通常受光素子が配列されているので、受光素子毎に必要でない回路は周辺部分に配置される。

よって比較的発熱量が多い出力部は周辺部分の一箇所に配置される事になるが、固体撮像素子のウェハ厚を有る程度より薄くした場合において、出力部で生じた熱が固体撮像素子全体に広がりきれず、出力部近傍の受光素子の温度だけが上昇するという現象が起こる。
一方、受光素子は温度の上昇に伴い、暗電流が増加する傾向がある。

よって、出力部の周辺の受光素子の暗電流が増加し局所的に画像が白くなり、品質が低下する。
この現象は固体撮像素子のウェハ厚を５００μｍ程度に薄くした辺りから生じ始め、４００μｍ程度よりも薄くした場合には特に顕著となる。
上記の問題を解決するために、受光素子を含む固体撮像素子の外部に出力部を設ける構成を考えた場合、出力部中の定電流源回路の規模が大きいので、定電流源回路の代わりに抵抗分割により必要な電圧を生成して、これをＮＰＮトランジスタのベース端子に印加して所望の電量値を得る方法が有力である。

ところが、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタはベース・コレクタ間の寄生容量が比較的大きいので、近年の画素数の増加に伴う出力周波数の上昇に伴い、この寄生容量により出力信号にフィードバックがかかり出力ゲインが低下するという問題が発生する。
そこで、本発明は、ウェハ厚を薄くした場合において、出力部近傍の受光素子の温度だけが上昇することによる品質の低下を抑制し、かつ、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制することができる撮像装置を提供することを目的とする。

上記目的を達成するために、本発明に係る撮像装置は、複数の受光素子が配列した固体撮像素子と、少なくとも１段の出力回路と、前記出力回路の最後段の出力信号をインピーダンス変換して、画像情報を出力するバッファ回路とを備え、前記複数の受光素子から出力される輝度信号を処理して、前記画像情報を出力する撮像装置において、前記出力回路の最後段は、ソースホロワ回路であり、前記ソースホロワ回路の電流源は、前記複数の受光素子が形成された第１の半導体基板の外部に設けられ、前記電流源は、ゲート電極とソース電極とが接地され、ドレイン電極が前記固体撮像素子の出力線に接続されているＪ−ＦＥＴを含み、前記バッファ回路は、発振防止用の抵抗と、前記抵抗を介してベース電極に前記固体撮像素子の出力信号が入力されるＰＮＰトランジスタとを備え、前記第１の半導体基板は５００μｍよりも薄い厚みであることを特徴とする。

課題を解決するための手段に記載した構成により、電流源が、受光素子を含み５００μｍよりも薄い厚みの半導体基板の外部に設けられるので、局所的に受光素子の温度が上昇することによる画像情報の品質の低下を抑制でき、また、Ｊ−ＦＥＴにより電流源を構成することにより、電流設定用のバイアス抵抗分割回路が不要となり部品点数を削減出来、ソースフォロア回路の出力ゲインを向上させることができる。さらに、バッファ回路にＰＮＰトランジスタを用いることで、エミッタ電流を必要以上に増やすことなく立下りのスルーレートを高めることができる。
また撮像装置において、前記ソース電極はソース抵抗を介して接地されていることを特徴とすることもできる。
これによって、ドレイン電流の特に温度変化によるばらつきを抑えることができる。
また撮像装置において、前記ソース抵抗は、ゲート・ソース間電圧とドレイン電流との関係が温度により影響されない値に設定されていることを特徴とすることもできる。
これによって、抵抗値を適正に設定することにより温度による特性変動を抑えることができる。
本発明に係る撮像装置は、複数の受光素子から出力される輝度信号を処理して画像情報を出力する撮像装置であって、少なくとも１段の出力回路と、前記出力回路の最後段の出力信号をインピーダンス変換して前記画像情報を出力するバッファ回路とを備え、前記出力回路の最後段は、ソースホロワ回路であり、前記ソースホロワ回路の電流源は、前記複数の受光素子を含む固体撮像素子の外部に設けられ、前記電流源は、定電圧を抵抗分割し抵抗分割点から分割電圧を出力する抵抗分割回路と、前記分割電圧がベース電極に印加されコレクタ電極が前記固体撮像素子の出力線に接続されているエミッタ接地トランジスタと、前記抵抗分割点とＧＮＤとの間に接続され、前記固体撮像素子の出力信号の信号周波数に依存する前記ベース電極の電圧変動を抑制するコンデンサとを含むことを特徴とする。
これによって、電流源が受光素子を含む固体撮像素子の外部に設けられるので、局所的に受光素子の温度が上昇することによる画像情報の品質の低下を抑制でき、また、コンデンサによってベース電極の電圧変動が抑制されるので、ソースホロワ回路の出力ゲインが低下しない。
また撮像装置において、前記コンデンサは、前記信号周波数に対応する高周波特性を備え、かつ、前記エミッタ接地トランジスタにおけるベース・コレクタ間の寄生容量に対応する容量を備えることを特徴とすることもできる。

これによって、信号周波数に追従でき、前記エミッタ接地トランジスタにおけるベース・コレクタ間の寄生容量の影響が緩和され、ソースホロワ回路の出力ゲインの低下を抑制することができる。
本発明に係る撮像装置は、複数の受光素子から出力される輝度信号を処理して画像情報を出力する撮像装置であって、少なくとも１段の出力回路と、前記出力回路の最後段の出力信号をインピーダンス変換して前記画像情報を出力する第１バッファ回路とを備え、前記出力回路の最後段はソースホロワ回路であり、前記ソースホロワ回路の電流源は前記複数の受光素子を含む固体撮像素子の外部に設けられ、前記電流源は、所定の定電圧を抵抗分割し分割電圧を出力する抵抗分割回路と、前記抵抗分割回路の出力インピーダンスを下げる第２バッファ回路と、前記第２バッファ回路の出力電圧がベース電極に印加されコレクタ電極が前記固体撮像素子の出力線に接続されているエミッタ接地トランジスタとを含むことを特徴とする。

これによって、電流源が受光素子を含む固体撮像素子の外部に設けられるので、局所的に受光素子の温度が上昇することによる画像情報の品質の低下を抑制でき、また、第２バッファ回路により抵抗分割回路の出力インピーダンスが下げられるので、ベース電極の電圧変動を抑制することができ、ソースホロワ回路の出力ゲインが低下しない。
また撮像装置において、前記エミッタ接地トランジスタはＮＰＮトランジスタであり、前記第２バッファ回路は前記分割電圧がベース電極に印加されているＮＰＮトランジスタを含むことを特徴とすることもできる。

これによって、２つのトランジスタが同じＮＰＮトランジスタなので、同一の工程において生成することができ、生産コストが抑えられる。
また撮像装置において、前記エミッタ接地トランジスタはＮＰＮトランジスタであり、前記第２バッファ回路は前記分割電圧がベース電極に印加されているＰＮＰトランジスタを含むことを特徴とすることもできる。

これによって、２つのトランジスタのタイプが異なり、温度の変動に伴う特性の変化がうち消し合うので、温度による特性変動を抑えることができる。
また撮像装置において、前記エミッタ接地トランジスタは、定格電流が１ｍＡ以上、２０ｍＡ以下であることを特徴とすることもできる。
これによって、一般的なトランジスタの定格電流が１００ｍＡ以上であるのに対し、エミッタ接地トランジスタの定格電流を１ｍＡ以上２０ｍＡ以下と小さくすることに伴い、ベース・コレクタ間の寄生容量を小さくする等、他の特性を良くすることができる。

本発明に係る撮像装置は、複数の受光素子から出力される輝度信号を処理して画像情報を出力する撮像装置であって、少なくとも１段の出力回路と、前記出力回路の最後段の出力信号をインピーダンス変換して前記画像情報を出力する第１バッファ回路とを備え、前記出力回路の最後段はソースホロワ回路であり、前記ソースホロワ回路の電流源は前記複数の受光素子を含む固体撮像素子の外部に設けられ、前記電流源はゲート電極とソース電極とが接地されドレイン電極が前記固体撮像素子の出力線に接続されているＪ−ＦＥＴを含むことを特徴とする。

これによって、電流源が受光素子を含む固体撮像素子の外部に設けられるので、局所的に受光素子の温度が上昇することによる画像情報の品質の低下を抑制でき、また、Ｊ−ＦＥＴにより抵抗分割回路の出力インピーダンスが下げられるので、ベース電極の電圧変動を抑制することができ、ソースホロワ回路の出力ゲインが低下しない。
また撮像装置において、前記ソース電極はソース抵抗を介して接地されていることを特徴とすることもできる。

これによって、ドレイン電流の特に温度変化によるばらつきを抑えることができる。
また撮像装置において、前記ソース抵抗は、ゲート・ソース間電圧とドレイン電流との関係が温度により影響されない値に設定されていることを特徴とすることもできる。
これによって、抵抗値を適正に設定することにより温度による特性変動を抑えることができる。

（実施の形態１）
＜概要＞
本発明の実施の形態１は、出力部近傍の受光素子の温度だけが上昇することによる画像情報の品質の低下を抑制するために、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設け、また、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制するために、電流源中に固体撮像素子の出力信号の信号周波数に対応する高周波特性を備えかつ当該寄生容量に対応する容量を備えたコンデンサを含むことによりベース電極の電圧変動を抑制する撮像システムである。

＜構成＞
図１は、本発明の実施の形態１における撮像システムの概略構成を示す図である。
実施の形態１の撮像システムは、ビデオカメラやデジタルスチルカメラなどの撮像機器に内蔵されており、レンズにより結像された被写体像を光電変換して画像情報を出力するものであり、図１に示すように、固体撮像素子１、外部出力部２、信号処理部３、及び駆動部４から構成される。

固体撮像素子１は、駆動部４によって駆動され、レンズ（図示せず）により結像された被写体像が２次元状に複数個配列された各受光素子に投射され、各受光素子で光電変換により発生した輝度信号を、複数の垂直ＣＣＤ及び１個の水平ＣＣＤを用いて所定の順序で外部出力部２へ出力する半導体デバイスであり、出力部の最後段がソースホロワ回路である従来の固体撮像素子から、当該ソースホロワ回路の定電流源部を削除した構成である。

なお、本明細書では水平ＣＣＤが１個の例を用いて説明するが、水平ＣＣＤは複数であってもよい。
外部出力部２は、固体撮像素子１と信号処理部３との間に接続され、固体撮像素子１の出力に対して、信号処理部３に出力する為に必要な変換を施す。
信号処理部３は、駆動部４に駆動指示を出し、外部出力部２から出力される輝度信号を処理して画像情報を外部へ出力するものである。

駆動部４は、信号処理部３からの駆動指示に基づいて、固体撮像素子１を駆動する。
図２は、外部出力部２の詳細な回路を示す図である。
図２に示すように、外部出力素子２は、電流源部５、及び最終段バッファ部６から構成される。
電流源部５は、前記従来の固体撮像素子に含まれている定電流源部に相当する電気回路であり、図２に示すように、抵抗７、抵抗８、エミッタ接地トランジスタ９、抵抗１０、抵抗１１、及びコンデンサ１２から構成され、固体撮像素子１内の出力部の最後段の回路と合わせてソースホロワ回路が形成される。

最終段バッファ部６は、固体撮像素子１と電流源部５による出力信号をインピーダンス変換して画像情報を出力するバッファ回路であり、バッファトランジスタ１３、抵抗１４、及び抵抗１５から構成される。
抵抗７と抵抗８とは抵抗分割回路を形成し、所定の定電圧を抵抗分割し抵抗分割点から分割電圧を出力する。ここでは所定の定電圧をＶＤＤ＝１２Ｖとし、抵抗７はＶＤＤと抵抗分割点との間に接続され１８ｋΩであり、抵抗８は抵抗分割点とＧＮＤとの間に接続され８．２ｋΩであるものとする。

エミッタ接地トランジスタ９は、分割電圧がベース電極に印加され、コレクタ電極が固体撮像素子１の出力線に接続され、エミッタ電極が抵抗１０を介して接地されたＮＰＮトランジスタである。ここで、エミッタ接地トランジスタ９には、市販されている一般的なＮＰＮトランジスタを使用することもできるが、エミッタ接地トランジスタ９のコレクタ・エミッタ間には電流が１〜１０ｍＡ程度しか流れないことから、エミッタ接地トランジスタ９の定格電流は、高周波数の駆動及び大容量負荷等を考慮しても最大で２０ｍＡ程度で十分である。そこで、定格電流が１ｍＡ以上、２０ｍＡ以下程度で、定格電流が小さいことに伴いベース・コレクタ間の寄生容量が小さい等、周波数特性等の優れた小規模なトランジスタを使用する方が望ましい。また一般的なトランジスタの定格電流が５０〜１００ｍＡであり本回路用には必要以上に大きいので、本回路専用に小規模なトランジスタを生産することが望ましい。

また抵抗１０は、ここでは１．３ｋΩとする。また抵抗１１は発振防止用であり、ここでは１００Ωとする。
エミッタ接地トランジスタ９にはベース−コレクタ間の寄生容量が存在し、この影響でソースホロワの出力信号がベースに回り込んでソースホロワ回路の出力ゲインを低下させる。コンデンサ１２は、抵抗分割点とＧＮＤとの間に接続され、固体撮像素子１の出力信号の信号周波数に依存するベース電極の電圧変動を抑制する。

コンデンサ１２は、固体撮像素子１の出力信号の信号周波数に対応する高周波特性を備えなければならないので、比較的高周波特性のよいタンタルコンデンサや積層セラミックコンデンサ等を用い、またエミッタ接地トランジスタ９におけるベース・コレクタ間の寄生容量に対して十分大きな容量、好ましくは１０倍以上の容量を備えなければならないので、ここではその容量を０．００１μＦとしている。

バッファトランジスタ１３は、固体撮像素子１の出力信号が抵抗１４を介してベース電極に印加され、コレクタ電極が所定の電位に接続され、エミッタ電極が抵抗１５を介して接地されたＮＰＮトランジスタである。ここで、バッファトランジスタ１３のコレクタ・エミッタ間には電流が１〜１０ｍＡ程度しか流れないので、エミッタ接地トランジスタ９と同様に定格電流が１ｍＡ以上、２０ｍＡ以下程度の小さなトランジスタを本回路専用に生産することが望ましい。

なお、抵抗１４は必ずしも必要ではないが、抵抗１４によりＣＣＤの出力信号を高速化する際に問題となる発振の防止あるいはオーバーシュートやアンダーシュートを抑制することができる。
＜まとめ＞
以上のように、本発明の実施の形態１の撮像システムによれば、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設けたことにより、ウェハ厚を５００μｍ程度より薄くした場合に発生する出力部近傍の受光素子の温度だけが上昇することによる画像情報の品質の低下を抑制することができ、また、出力信号の信号周波数に対応する高周波特性を備え、電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量に対して十分大きな容量を備えたコンデンサを抵抗分割点に設けることにより、出力信号の信号周波数に依存するベース電極の電圧変動を抑制して出力ゲインを向上させることができる。

なお本発明の実施の形態１の構成による出力ゲインを、コンデンサ１２がない場合と比較すると、実測値において５％程度の向上が確認された。
（実施の形態２）
＜概要＞
本発明の実施の形態２は、出力部近傍の受光素子の温度だけが上昇することによる画像情報の品質の低下を抑制するために、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設け、また、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制するために、抵抗分割回路の出力インピーダンスを下げるバッファ回路を電流源中に含むことにより、ベース電極の電圧変動を抑制する撮像システムである。

＜構成＞
実施の形態２の撮像システムは、実施の形態１の撮像システムの外部出力部２を外部出力部２０に置き換えたものであり、実施の形態１と同様の構成要素には同一番号を付し、その説明を省略する。
実施の形態２の撮像システムは、固体撮像素子１、外部出力部２０、信号処理部３、及び駆動部４から構成される。

外部出力部２０は、固体撮像素子１と信号処理部３との間に接続され、固体撮像素子１の出力に、信号処理部３に出力する為に必要な変換を施す。
図３は、外部出力部２０の詳細な回路を示す図である。
図３に示すように、外部出力部２０は電流源部２１、及び最終段バッファ部６から構成される。

電流源部２１は、前記従来の固体撮像素子に含まれている定電流源部に相当する電気回路であり、図３に示すように、抵抗２２、抵抗２３、抵抗２４、バッファトランジスタ２５、抵抗２６、エミッタ接地トランジスタ２７、及び抵抗２８から構成され、固体撮像素子１内の出力部の最後段の回路と合わせてソースホロワ回路が形成される。
抵抗２２と抵抗２３と抵抗２４とは抵抗分割回路を形成し、所定の定電圧を抵抗分割し抵抗分割点から分割電圧を出力する。なお、電流外部設定端子を、接地あるいは任意の抵抗を介して接地するなどして電流値を変更することができる。

ここでは所定の定電圧をＶＤＤ＝１２Ｖとし、抵抗２２はＶＤＤと抵抗分割点との間に接続され１８ｋΩであり、抵抗２３は抵抗分割点と電流外部設定端子との間に接続され４．１ｋΩであり、抵抗２４は電流外部設定端子とＧＮＤとの間に接続され８．２ｋΩであるものとする。
バッファトランジスタ２５は、分割電圧がベース電極に印加され、コレクタ電極が所定の定電圧に接続され、エミッタ電極がエミッタ接地トランジスタ２７のベース端子に接続されると共に抵抗２６を介してＧＮＤに接続されたＮＰＮトランジスタであり、トランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制するために、抵抗分割回路の出力インピーダンスを下げるバッファ回路となる。

エミッタ接地トランジスタ２７は、ベース電極にバッファトランジスタ２５のエミッタ電極が接続され、コレクタ電極が固体撮像素子１の出力線に接続され、エミッタ電極が抵抗２８を介して接地されたＮＰＮトランジスタである。ここで、エミッタ接地トランジスタ２７は、エミッタ接地トランジスタ９と同様に定格電流が１ｍＡ以上、２０ｍＡ以下程度の小さなトランジスタを本回路専用に生産することが望ましい。

またバッファトランジスタ２５は、コレクタ・エミッタ間には電流が１〜１０ｍＡ程度しか流れないことから、エミッタ接地トランジスタ２７と同じ定格電流が１ｍＡ以上２０ｍＡ以下程度の小さなトランジスタを流用すればよい。
またここでは、抵抗２６は４．７ｋΩ、抵抗２８は１．３ｋΩとする。
＜まとめ＞
以上のように、本発明の実施の形態２の撮像システムによれば、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設けたことにより、ウェハ厚を５００μｍ程度より薄くした場合に発生する出力部近傍の受光素子の温度だけが上昇することによる画像情報の品質の低下を抑制することができ、また、抵抗分割回路の出力インピーダンスを下げるバッファ回路を電流源中に含むことにより、出力信号の信号周波数に依存するベース電極の電圧変動を抑制してソースホロワ回路の出力ゲインを向上させることができる。
（実施の形態３）
＜概要＞
本発明の実施の形態３は、温度による特性変動を抑えるために、実施の形態２の電流源部２１に含まれるバッファトランジスタ２５をＮＰＮトランジスタからＰＮＰトランジスタに変更した撮像システムである。

＜構成＞
実施の形態３の撮像システムは、実施の形態２の撮像システムの外部出力部２０を外部出力部３０に置き換えたものであり、実施の形態２と同様の構成要素には同一番号を付し、その説明を省略する。
実施の形態３の撮像システムは、固体撮像素子１、外部出力部３０、信号処理部３、及び駆動部４から構成される。

外部出力部３０は、固体撮像素子１と信号処理部３との間に接続され、固体撮像素子１の出力に、信号処理部３に出力する為に必要な変換を施す。
図４は、外部出力部３０の詳細な回路を示す図である。
図４に示すように、外部出力部３０は電流源部３１、及び最終段バッファ部６から構成される。

電流源部３１は、前記従来の固体撮像素子に含まれている定電流源部に相当する電気回路であり、図４に示すように、抵抗３４、抵抗２３、抵抗２４、バッファトランジスタ３２、抵抗３３、エミッタ接地トランジスタ２７、及び抵抗２８から構成され、固体撮像素子１内の出力部の最後段の回路と合わせてソースホロワ回路が形成される。
バッファトランジスタ３２は、分割電圧がベース電極に印加され、コレクタ電極がＧＮＤに接続され、エミッタ電極がエミッタ接地トランジスタ２７のベース端子に接続されると共に抵抗３３を介して所定の定電圧に接続されたＰＮＰトランジスタであり、トランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制するために、抵抗分割回路の出力インピーダンスを下げるバッファ回路となる。ここで、バッファトランジスタ３２は、バッファトランジスタ２５と同様に定格電流が１ｍＡ以上２０ｍＡ以下程度の小さなトランジスタでよい。

またここでは、抵抗３３は８．２ｋΩ、抵抗３４は３０ｋΩとする。
＜まとめ＞
以上のように、本発明の実施の形態３の撮像システムによれば、実施の形態２の電流源部に含まれるバッファトランジスタをＰＮＰトランジスタに変更したことにより、実施の形態２のように全てトランジスタが同じタイプなので生産工程を統一することが容易で生産コストが抑えられるという点においては不利となるが、その他の点においては実施の形態２と同様の効果があり、さらに、バッファトランジスタ３２とエミッタ接地トランジスタ２７の温度の変動に伴うＶｂｅ特性の変化がうち消し合うので、温度による特性変動を抑えることができるという優れた効果がある。
（実施の形態４）
＜概要＞
本発明の実施の形態４は、出力部近傍の受光素子の温度だけが上昇することによる画像情報の品質の低下を抑制するために、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設け、また、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制するために、ゲート電極とソース電極とが接地され、ドレイン電極が固体撮像素子の出力線に接続されているＪ−ＦＥＴ（接合型電界効果トランジスタ）により電流源を構成し、ベース電極の電圧変動を抑制する撮像システムである。

＜構成＞
実施の形態４の撮像システムは、実施の形態１の撮像システムの外部出力部２を外部出力部４０に置き換えたものであり、実施の形態１と同様の構成要素には同一番号を付し、その説明を省略する。
実施の形態４の撮像システムは、固体撮像素子１、外部出力部４０、信号処理部３、及び駆動部４から構成される。

外部出力部４０は、固体撮像素子１と信号処理部３との間に接続され、固体撮像素子１の出力に、信号処理部３に出力する為に必要な変換を施す。
図５は、外部出力部４０の詳細な回路を示す図である。
図５に示すように、外部出力部４０は電流源部４１、及び最終段バッファ部６から構成される。

電流源部４１は、前記従来の固体撮像素子に含まれている定電流源部に相当する電気回路であり、図５に示すように、Ｊ−ＦＥＴ４２、及びソース抵抗４３から構成され、固体撮像素子１内の出力部の最後段の回路と合わせてソースホロワ回路が形成される。
Ｊ−ＦＥＴ４２は、ベース電極が接地され、ソース電極がソース抵抗４４を介して接地され、ドレイン電極が固体撮像素子１の出力線に接続された小信号用ジャンクションＦＥＴである。ここで、Ｊ−ＦＥＴ４２には、市販されている一般的な小信号用ジャンクションＦＥＴを使用することもできる。Ｊ−ＦＥＴ４２のドレイン・ソース間には電流が３ｍＡ程度しか流れないことから、例えばドレイン電流が３ｍＡ付近の小信号用ジャンクションＦＥＴを使用する。

なお、小信号用ジャンクションＦＥＴのかわりに定電流ダイオード等の、小信号用ジャンクションＦＥＴと同等の特性を持つ素子及び回路を用いても良い。
またソース抵抗４３は、必ずしも必要ではないが、ソース抵抗を用いるとゲート・ソース電圧が生じ、ドレイン電流のばらつきを抑えることができるという利点がある。ここでは、Ｊ−ＦＥＴ４２の定格電流を必要な電流値よりも大きめに設定し、必要な電流値になる程度のソース抵抗をゲート・ソース間に挿入することとする。

ここでは、ソース抵抗４３は１６０Ωとする。
図６は、ある小信号用ジャンクションＦＥＴ（２ＳＫ１１０３）についての、各ゲート・ソース電圧Ｖｇｓ（０Ｖ，−０．１Ｖ，−０．２Ｖ，−０．３Ｖ，−０．４Ｖ）におけるドレイン・ソース電圧Ｖｄｓとドレイン電流Ｉｄとの関係を示す図である。
図６に示すように、ゲート・ソース電圧Ｖｇｓが−０．４Ｖ、ドレイン・ソース電圧Ｖｄｓが３Ｖ以上の場合にはドレイン電流Ｉｄはほぼ一定値であり、ゲート・ソース間の電位差が大きいほど低いドレイン・ソース電圧Ｖｄｓでドレイン電流Ｉｄは飽和し、またセルフバイアス効果で固体間の電流ばらつきを抑えることができる。

また、ソース抵抗４３を適切な値にすることより、温度による特性変動を抑えることもできる。
図７は、上記小信号用ジャンクションＦＥＴ（２ＳＫ１１０３）についての、各温度Ｔａ（−２５℃，２５℃，７５℃）におけるゲート・ソース電圧Ｖｇｓとドレイン電流Ｉｄとの関係を示す図である。

図７に示すように、ゲート・ソース電圧Ｖｇｓ＝−０．４５Ｖの場合には、どの温度でもドレイン電流はほぼ一定値である。
従って、ソース抵抗４３をこの様なゲート・ソース間電圧とドレイン電流との関係が温度により影響されない値に設定すれば、温度による特性変動を抑えることができる。
例えば、上記小信号用ジャンクションＦＥＴにおいては、ゲート・ソース電圧Ｖｇｓ＝−０．４５Ｖとなるようにソース抵抗４３を設定し、温度による特性変動を抑える。

＜まとめ＞
以上のように、本発明の実施の形態４の撮像システムによれば、出力部の最後段のソースホロワ回路の電流源を受光素子を含む固体撮像素子の外部に設けたことにより、ウェハ厚を５００μｍ程度より薄くした場合に発生する出力部近傍の受光素子の温度だけが上昇することによる画像質の劣化を抑制することができ、また、Ｊ−ＦＥＴにより電流源を構成することにより、電流設定用のバイアス抵抗分割回路が不要となり部品点数を削減出来、ソースフォロア回路の出力ゲインを向上させることができる。

また、適切な値のソース抵抗を用いることにより、ドレイン電流を安定させ、固体間のばらつきを抑え、温度による特性変動を抑えることができる。
なお、各実施の形態においては、最終段バッファ部６にＮＰＮトランジスタを用いているが、ＰＮＰトランジスタを用いてもよい。一般的に、ＣＣＤの出力応答性は立ち下がりの応答特性に大きく依存するので、最終段バッファ部６にＰＮＰトランジスタを用いると、エミッタ電流を必要以上に増やすことなく立下りのスルーレートを高めることができる。従って、ＣＣＤの出力部である最終段バッファ部６には、ＰＮＰトランジスタを用いた方が、応答特性の面からみて有利である。

また、本発明の各実施の形態においては、ＣＣＤの出力部についての適用例を説明したが、ＣＭＯＳセンサーをはじめとするＭＯＳ型センサー等についても、ＣＣＤの出力部と同様の出力段を有するものであれば同様に適用が可能である。

本発明は、家庭用ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、固体撮像素子のウェハ厚を薄くした場合において、出力部近傍の受光素子の温度だけが上昇することによる画像質の劣化を抑制し、かつ、固体撮像素子の外部に設けた電流源中のＮＰＮトランジスタのベース・コレクタ間の寄生容量によって生じる出力特性の劣化を抑制した固体撮像素子が提供でき、撮像機器の画質等の性能の向上に寄与することができる。

また、家庭用だけでなく、あらゆる撮像機器に適用することができる。

本発明の実施の形態１における撮像システムの概略構成を示す図である。外部出力部２の詳細な回路を示す図である。外部出力部２０の詳細な回路を示す図である。外部出力部３０の詳細な回路を示す図である。外部出力部４０の詳細な回路を示す図である。小信号用ジャンクションＦＥＴについての、各ゲート・ソース電圧Ｖｇｓ（におけるドレイン・ソース電圧Ｖｄｓとドレイン電流Ｉｄとの関係を示す図である。小信号用ジャンクションＦＥＴについての、各温度Ｔａにおけるゲート・ソース電圧Ｖｇｓとドレイン電流Ｉｄとの関係を示す図である。

符号の説明

１固体撮像素子
２外部出力部
３信号処理部
４駆動部
５電流源部
６最終段バッファ部
７抵抗
８抵抗
９エミッタ接地トランジスタ
１０抵抗
１１抵抗
１２コンデンサ
１３バッファトランジスタ
１４抵抗
１５抵抗
２０外部出力部
２１電流源部
２２抵抗
２３抵抗
２４抵抗
２５バッファトランジスタ
２６抵抗
２７エミッタ接地トランジスタ
２８抵抗
３０外部出力部
３１電流源部
３２バッファトランジスタ
３３抵抗
３４抵抗
４０外部出力部
４１電流源部
４２Ｊ−ＦＥＴ
４３ソース抵抗

Claims

複数の受光素子が配列した固体撮像素子と、
少なくとも１段の出力回路と、
前記出力回路の最後段の出力信号をインピーダンス変換して、画像情報を出力するバッファ回路とを備え、前記複数の受光素子から出力される輝度信号を処理して、前記画像情報を出力する撮像装置において、
前記出力回路の最後段は、ソースホロワ回路であり、
前記ソースホロワ回路の電流源は、前記複数の受光素子が形成された第１の半導体基板の外部に設けられ、
前記電流源は、ゲート電極とソース電極とが接地され、ドレイン電極が前記固体撮像素子の出力線に接続されているＪ−ＦＥＴを含み、
前記バッファ回路は、発振防止用の抵抗と、前記抵抗を介してベース電極に前記固体撮像素子の出力信号が入力されるＰＮＰトランジスタとを備え、
前記第１の半導体基板は５００μｍよりも薄い厚みであること
を特徴とする撮像装置。
前記ソース電極は、ソース抵抗を介して接地されていること
を特徴とする請求項１に記載の撮像装置。
前記ソース抵抗は、
ゲート・ソース間電圧とドレイン電流との関係が、温度により影響されない値に設定されていること
を特徴とする請求項２に記載の撮像装置。
前記出力回路は、ＣＣＤの出力部であることを特徴とする請求項１〜３の何れか１項に記載の撮像装置。
前記出力回路は、ＭＯＳセンサーの出力部であることを特徴とする請求項１〜３の何れか１項に記載の撮像装置。