JP2008060949A - 固体撮像装置及び撮像システム - Google Patents

Abstract

【課題】 複数の画素ごとに増幅器を有する固体撮像装置におけるスミアを低減することを目的とする。
【解決手段】 本発明の固体撮像装置は、電荷増幅機能を有する複数の画素と、複数の前記画素からの出力信号を増幅するための増幅器を複数有し、前記増幅器は、反転入力端子に前記画素からの信号が入力され、非反転入力端子に参照電圧が入力される差動入力ＭＯＳトランジスタと、互いのゲートが接続されカレントミラーを構成する負荷ＭＯＳトランジスタと、前記差動入力ＭＯＳトランジスタへ流れる電流を制御する定電流ＭＯＳトランジスタとを含み、前記定電流ＭＯＳトランジスタのゲートへ供給されるバイアスがアクティブ回路によって制御されていることを特徴とする。
【選択図】 図１

Description

本発明は固体撮像装置に関し、特に複数の画素ごとに設けられた増幅器を複数有する固体撮像装置に関するものである。

固体撮像装置において、撮影領域に高輝度物体が存在する場合、スミアと呼ばれる偽信号が高輝度物体の横方向に帯状に発生する場合がある（特許文献１参照）。例えば、画面中央部に光が入射し、画面周辺部には全く光が入射していない状況を想定する。理想的には、画面中央部のみが高い信号レベルを出力し、画面周辺部の信号レベルは黒レベルとなるはずである。しかしスミア現象が発生すると、画面周辺部は黒レベルからずれた偽信号が生じる場合がある。通常光量での画像を撮影している時は、このわずかな信号レベルのずれは問題とならないが、低輝度での画像を撮影している時に問題となりやすい。特に画面の大半が黒一色となる夜景撮影において、黒レベルのわずかなずれが目立ちやすくなる。また、低輝度時の外部システムで大きなゲインをかけることがスミアを更に目立ちやすくする場合もある。

これに対して、特許文献１においては、垂直信号線に設けられた定電流源の一部を構成する負荷ＭＯＳトランジスタが高輝度の光による出力信号によりオフしないように垂直信号線の電位を制限する構成が開示されている。

また、固体撮像装置の高Ｓ／Ｎ化を目的として、画素と、画素から信号を読み出す信号線に設けられた蓄積容量との間に、増幅器（列アンプ）を設けた例が特許文献２に開示されている。
特開２００１−２３０９７４号公報 特開２００５−２１７７７１号公報

本発明者らの検討により、特許文献２に記載されている列アンプを有する構成において生じる特有のスミアが存在することが分かった。

図１０に特許文献２に開示されている固体撮像装置の等価回路図の一例を示す。演算増幅器１２０、帰還容量１２１、クランプ容量１０８により反転増幅回路（列アンプ）が構成され、これにより信号線に出力された信号の電圧増幅が行われる。

図１１は特許文献２に記載されている演算増幅器１２０の回路構成の一例を示したものである。１段の差動増幅回路となっている。端子ｉｎ＋は非反転入力端子、端子ｉｎ−は反転入力端子、端子ＯＵＴは出力端子である。そして、端子ＶＢ＿ｔａｉｌは定電流用バイアス端子、端子ＰＳＡＶＥは演算増幅器のオン／オフ切り替え用端子である。端子ＶＢ＿ｔａｉｌにゲートが接続されているトランジスタが定電流ＭＯＳトランジスタをよぶ。

図１２は特許文献２に記載されている端子ＶＢ＿ｔａｉｌに電圧を供給するためのバイアス生成回路の一例である。定電流源とＭＯＳトランジスタのカレントミラー回路によって構成されたパッシブ型の回路である。ここでいうパッシブ回路とは、電流増幅機能や電荷増幅機能を有しない抵抗やダイオードを用いた回路を意味する。図１２はＭＯＳトランジスタを用いているが、ダイオード機能として用いているため、パッシブ型に属する。
このバイアス生成回路からの出力ＶＢ＿ｔａｉｌが、水平方向にレイアウトされた配線であるバイアスラインを介して、各列アンプの端子ＶＢ＿ｔａｉｌに入力される。バイアス生成回路のＭＯＳトランジスタと列アンプの定電流ＭＯＳトランジスタのカレントミラー比により列アンプのバイアス電流が設定される。次にこのような構成におけるスミア発生原因について説明する。

列アンプ１２０から蓄積容量１１２への信号出力において、飽和光量以上の光が入射している画素の列アンプの出力は飽和レベルとなり、それ以外の列アンプの出力は黒レベルとなる。トランジスタ１１０がオンすると、蓄積容量１１２には、飽和出力状態に対応した高い電圧が書き込まれることになる。ここで、出力線とバイアスラインとの電気的なクロストークが生じ、列アンプのバイアス電位が過渡的に変化する現象が生じる場合がある。このクロストークは水平方向にレイアウトされたバイアスラインと垂直方向にレイアウトされた信号出力線間の寄生容量による影響が大きい。このバイアスラインは全ての列アンプで共通接続されているため、この列アンプのバイアスラインの変動が隣接した列アンプのバイアス電位まで変動させてしまう。その結果、本来であれば黒レベルの出力を行なうべき列においても黒レベルからずれた偽信号が出力されてしまう場合がある。この様な原因で従来の列アンプを有した固体撮像装置においてスミアが発生する場合があった。

また、パッシブ型のバイアス生成回路がバイアスラインの電位変動に対しての安定性能が非常に悪いこともスミア特性を悪化させてしまう原因となる場合がある。

本発明は上記課題に鑑み、列ごともしくは複数の列ごとに増幅器（列アンプ）を有する構成における例えば高輝度物体を撮影した時に発生するスミアを低減することを目的とする。

上記の課題を解決するために本発明は、電荷増幅機能を有する複数の画素と、複数の前記画素からの出力信号を増幅するための増幅器を複数有した固体撮像装置であって、前記増幅器は、反転入力端子に前記画素からの信号が入力され、非反転入力端子に参照電圧が入力される差動入力ＭＯＳトランジスタと、互いのゲートが接続されカレントミラーを構成する負荷ＭＯＳトランジスタと、前記差動入力ＭＯＳトランジスタへ流れる電流を制御する定電流ＭＯＳトランジスタとを含み、前記定電流ＭＯＳトランジスタのゲートへ供給されるバイアスがアクティブ回路によって制御されていることを特徴とする。

本発明によれば複数の画素ごとに設けられた増幅器を複数有する固体撮像装置において、例えば、高輝度物体を撮影する際のスミア低減が可能となる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。実施例の説明においては、列ごとに設けられた増幅器を列アンプとして説明する場合もある。また実施例においては列ごとに増幅器が設けられているが、これに限られるものではなく、複数の画素に共通に設けられた増幅器を複数有していれば本発明を適用可能である。

（実施例１）
図１は本実施例を説明するための概略図である。画素の回路構成と画素から信号を読み出す垂直信号線に設けられた列アンプを含む列回路の構成を示している。同図において、１２１は本実施例の特徴となるバイアス生成回路である。図中に示した列アンプは、従来の回路構成と同様のものを用いることができる。低抵抗化することが望ましいため、バイアスラインはポリシリコン配線ではなく、アルミニウム、タングステンシリサイド等のポリシリコンよりも抵抗の小さい配線材料を用いることが好ましい。

図２に、図１に示した演算増幅器の具体的な回路構成を示す。トランジスタＭ３０４，Ｍ３０５は、ＰＭＯＳトランジスタである。トランジスタＭ３０４とトランジスタＭ３０５とは、ゲート電位が共通になるように接続されており、カレントミラー回路を構成している。それに対して、トランジスタＭ３０２，Ｍ３０３は、ＮＭＯＳトランジスタである。トランジスタＭ３０２，Ｍ３０３は、それぞれ、トランジスタＭ３０４，Ｍ３０５に直列に接続されており、差動段に対する能動負荷として機能する。また、ＮＭＯＳトランジスタＭ３０１は定電流源の一部を構成している。ＮＭＯＳトランジスタＭ３０１は、差動入力ＭＯＳトランジスタへ流れる電流を制御する。ＮＭＯＳトランジスタＭ３０１のゲートは複数好ましくは全ての列において共通接続され、バイアス生成回路から所望の定電流を得るための電圧（ＶＢ１）が印加される。

本実施例では列アンプのバイアス生成回路が、図３に示すアクティブ回路であることを特徴とする。本実施例ではアクティブ回路を用いることによってバイアスラインを低インピーダンス化することが可能となる。このため、バイアスラインの急峻な電位変化に対してもバイアス電位ＶＢ１を短時間で再び安定状態に戻すことが可能となる。

アクティブ回路としてはここで示したソースフォロワアンプ以外にも反転増幅アンプを用いても可能である。またはボルテージフォロワを用いることもできる。ここでいうアクティブ回路とは、増幅機能を有するＭＯＳトランジスタ、ＪＦＥＴトランジスタ、バイポーラトランジスタなどのアクティブ素子によって構成されたものを意味する。したがって入力された信号を増幅する増幅回路ということもできる。アクティブ素子であるため電源供給が必要となるが、出力インピーダンスを低くできる特徴を持っている。

この様なアクティブ回路は通常のＣＭＯＳ回路で構成できるため、チップコストへの影響がないメリットも持っている。

本実施例によれば、列ごとの増幅器を有する固体撮像装置においてスミア特性が更に改善されたＭＯＳ型固体撮像装置を得ることが可能となる。また画素の構造をこれに限られるものではなく、他の固体撮像装置であるＡＭＩ、ＢＡＳＩＳ、ＶＭＩＳ、ＢＣＡＳＴ、ＬＢＣＡＳＴ、ＣＭＤ等にも当然のことながら適用可能である。

画素構成においても、本実施例で示した構成以外に、２画素、４画素で特定の素子（例えば増幅ＭＯＳトランジスタ）を共有する構成にも適用可能である。また、フォトダイオードの電荷転送方式としても完全転送型、非完全転送型を問わずに適用可能であることは当然である。

（実施例２）
本実施例について図４を用いて説明する。実施例１と同様の機能を有するものは同様の符号を付し詳細な説明は省略する。本実施例では演算増幅器の開ループゲインを上げるため、差動入力ＭＯＳトランジスタＭ３０２、Ｍ３０３とカレントミラー負荷ＭＯＳトランジスタをカスコード形式にした演算増幅器を用いる。つまり、カスコード接続型のカレントミラーということもできる。したがって、バイアス生成回路１２２からバイアスとしてＶＢ１、ＶＢ２を供給する構成となる。また、演算増幅器の構成によっては更にＶＢ３を供給する構成としてもよい。

図５、６にカスコード接続型演算増幅器の一例を示す。実施例１に比較して更に、Ｍ３０６、Ｍ３０７、Ｍ３０８、Ｍ３０９が付加された構成となっている。

仕様に応じては図４に示した回路以外にも片側カスコード形式にする場合も考えられる。また、図４中に示したテレスコピック・カスコード型以外にも、電源電圧が低い場合はフォールデッド・カスコード型にする選択肢もありえる。ＭＯＳトランジスタＭ３０１のバイアスラインと同様に、カスコード接続ＭＯＳトランジスタのゲートは水平方向にレイアウトされたバイアスラインに接続され、バイアス生成回路に共通接続される。

本実施例においては、カスコード接続とするためのＭＯＳトランジスタＭ３０６〜Ｍ３０９のゲートへバイアスを供給するバイアスラインがアクティブ型のバイアス生成回路によって低インピーダンス駆動することが可能となる。低インピーダンス駆動によってＭＯＳトランジスタＭ３０６〜Ｍ３０９のゲート電位が安定し、列アンプの出力変動を抑えることが可能となる。その結果、ＭＯＳトランジスタＭ３０６〜Ｍ３０９の特性変動に起因するスミア現象も抑制することが可能となった。

（実施例３）
本実施例について、図７を用いて説明する。上述した実施例と同様のものには同様の符号を付し詳細な説明は省略する。本実施例では列アンプのバイアス供給とともに、画素ソースフォロワアンプのバイアス供給もアクティブ回路を用いたバイアス生成回路を用いることを特徴としている。

画素ソースフォロワのバイアスラインの低インピーダンス化でバイアス電位の変動を抑制することにより、画素ソースフォロワ起因のスミアを抑制することも可能となる。本実施例ではバイアス生成回路１２３をアクティブ回路とすることでソースフォロワ回路のバイアスラインの低インピーダンス化を実現している。本実施例において、スミア特性を更に向上させた固体撮像装置が可能となる。

（実施例４）
本発明を施した第４の実施形態を図６に示す。実施例１から３において、バイアス生成回路は同一半導体基板上に撮像領域と共にオンチップで形成していた。本実施例では、列アンプと画素ソースフォロワアンプの各バイアス電位（ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４）を固体撮像装置の外部から不図示のバイアス生成回路から供給していることを特徴とする。図８において端子ＶＢ１、ＶＢ２、ＶＢ３、ＶＢ４が外部入力端子である。本実施例においては、高精度の外部電源が用意された撮像システムにおいて有効となる。

（実施例５）
本実施例を図９に示す。本実施例において、列アンプの基準電位となっているＶＲＥＦ電位とソースフォロワのバイアス電位を兼用することでもスミア抑制効果が期待できる。ＶＲＥＦ電位は一般的に外部システムの低インピーダンス電源から供給される場合が多いからである。

（撮像システムへの応用）
図８は、上述した各実施例の固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。

第１実施例の固体撮像装置の概略的回路図である。 第１実施例の増幅器の構成を示す概略的回路図である。 第１実施例のバイアス生成回路を示す概略的回路図である。 第２実施例の固体撮像装置の概略的回路図である。 第２実施例の増幅器の一例の構成を示す概略的回路図である。 第２実施例の増幅器の一例の構成を示す概略的回路図である。 第３実施例の固体撮像装置の概略的回路図である。 第４実施例の固体撮像装置の概略的回路図である。 第５実施例の固体撮像装置の概略的回路図である。 従来の固体撮像装置の概略的回路図である。 従来の増幅器の概略的回路図である。 従来のバイアス生成回路を示す概略的回路図である。 撮像システムを説明するためのブロック図である。

符号の説明

１２０ 演算増幅器
１２１ 帰還容量
１２２ バイアス生成回路（列ゲインアンプ用）
１２３ バイアス生成回路（画素アンプ用）

Claims (8)

1. 電荷増幅機能を有する複数の画素と、複数の前記画素からの出力信号を増幅するための増幅器を複数有した固体撮像装置であって、
   前記増幅器は、反転入力端子に前記画素からの信号が入力され、非反転入力端子に参照電圧が入力される差動入力ＭＯＳトランジスタと、
   互いのゲートが接続されカレントミラーを構成する負荷ＭＯＳトランジスタと、
   前記差動入力ＭＯＳトランジスタへ流れる電流を制御する定電流ＭＯＳトランジスタとを含み、
   前記定電流ＭＯＳトランジスタのゲートへ供給されるバイアスがアクティブ回路によって制御されていることを特徴とする固体撮像装置。
2. 前記カレントミラーは、カスコード接続型であることを特徴とする請求項１の固体撮像装置。
3. 前記アクティブ回路は、前記カレントミラーをカスコード接続とするためのＭＯＳトランジスタへのバイアスを供給することを特徴とする請求項１または２のいずれかに記載の固体撮像装置。
4. 前記アクティブ回路がソースフォロワ回路を出力段とすることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 電荷増幅機能を有する複数の画素と、複数の前記画素からの出力信号を増幅するための増幅器を複数有した固体撮像装置であって、
   前記増幅器は、反転入力端子に前記画素からの信号が入力され、非反転入力端子に参照電圧が入力される差動入力ＭＯＳトランジスタと、
   互いのゲートが接続されカレントミラーを構成する負荷ＭＯＳトランジスタと、
   前記差動入力ＭＯＳトランジスタへ流れる電流を制御する定電流ＭＯＳトランジスタとを含み、
   前記定電流ＭＯＳトランジスタのゲートへ供給されるバイアスが増幅回路によって制御されていることを特徴とする固体撮像装置。
6. 電荷増幅機能を有する複数の画素と、複数の前記画素からの出力信号を増幅するための増幅器を複数有した固体撮像装置であって、
   前記増幅器は、反転入力端子に前記画素からの信号が入力され、非反転入力端子に参照電圧が入力される差動入力ＭＯＳトランジスタと、
   互いのゲートが接続されカレントミラーを構成する負荷ＭＯＳトランジスタと、
   前記差動入力ＭＯＳトランジスタへ流れる電流を制御する定電流ＭＯＳトランジスタとを含み、
   前記定電流ＭＯＳトランジスタのゲートへ供給されるバイアスが、前記固体撮像装置の外部から入力される入力部を有することを特徴とする固体撮像装置。
7. 前記カレントミラーはカスコード接続型であることを特徴とする請求項６に記載の固体撮像装置。
8. 請求項１〜７のいずれかの請求項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。

Images