JP4366201B2 - 撮像装置 - Google Patents

Description

本発明は、被写体像を撮像する撮像装置に関するものである。

デジタルスチルカメラ等で用いられる光電変換装置の画質向上は、近年著しいものがあり、天体撮影などの長時間露光撮影にも耐えうるレベルにきている。長時間露光撮影においては、光電変換装置における発熱を低減することが重要である。なぜならば、光電変換装置の温度上昇は、暗電流増加による画質劣化をもたらすためである。従来技術として、光電変換装置の温度上昇を低減する方法がいくつかあった（例えば特許文献１参照）。この他、例えば図５のように、基準電流発生回路１２１から、カレントミラー回路によって出力アンプ１１８に定電流を供給している構成では、カレントミラー部に制御信号ＰＳＡＶＥで制御されるスイッチを挿入して、非信号読み出し期間に電流供給を制限することにより、出力アンプ１１８での電力消費を低減し、温度上昇を抑制することができる。
特登録０２５７９３７２号公報

従来技術による電力消費低減策は、前記したように、主に発熱に起因する暗電流抑制が主目的であった。しかし、例えば１分を超えるような長時間露光撮影において、新たに顕在化してくる問題として、インパクトイオン化によるキャリア発生が挙げられる。インパクトイオン化は、５極管領域で動作するＮＭＯＳデバイスにおいて特に影響が大きく、また、低温においてはキャリア移動度が上昇するため、その影響はさらに顕著となる。キャリア発生だけでなく、二次的な再結合発光も付随するため、同一半導体チップ上に存在し、かつ５極管領域で動作するＮＭＯＳを有するアナログ回路ブロックは、すべてキャリアおよび光の発生源となりうる。例えば、図５に示す従来技術による光電変換装置の基準電流発生回路１２１においては、基準電流源が常に動作しているため、キャリア発生および発光源となっており、低温・長時間露光撮影においては、基準電流発生回路の近傍で暗出力が上昇し、画質劣化の要因となっていた。

本発明の撮像装置では、複数の光電変換部を有する光電変換領域と、前記複数の光電変換部からの信号を読み出す読み出し回路と、前記読み出し回路に電流を供給するための基準電流発生回路を同一半導体基板上に配した撮像装置であって、前記基準電流発生回路は、Ｎ型ＭＯＳＦＥＴを含んでおり、前記基準電流発生回路を流れる電流を遮断もしくは前記基準電流発生回路を流れる電流を抑制するスイッチを有することを特徴とする。

本発明の撮像換装置によれば、基準電流発生回路内でインパクトイオン化を起こしている回路部分の電流を、スイッチによって遮断もしくは抑制することにより、基準電流を必要としない期間において、インパクトイオン化を抑制し、キャリア発生と再結合発光による画質劣化を防ぐことができる。

本発明の実施形態について以下に詳細に説明する。

本発明の第１実施例の光電変換装置を、以下に詳細に説明する。図１は、本実施例の光電変換装置の基準電流発生回路と出力アンプ部を示した等価回路図である。基準電流発生回路１２１は、基準電圧ＶＲＥＦを基準抵抗１２２で電流変換して、基準電流を生成しており、この基準電流をカレントミラー回路で複製し、増幅回路である出力アンプ１１８へ入力している。基準電流発生回路１２１において、基準抵抗１２２と直列にＣＭＯＳアナログスイッチ１２４が挿入されており、制御信号ＰＳＡＶＥがハイレベルとなると、抵抗の負電源側端子のＧＮＤへの導通が遮断され、かわりにＶＲＥＦに接続される。このとき、基準抵抗１２２の両端電圧は０となるため、基準電流発生回路１２１で生成される基準電流は０となる。

ここで、基準電流発生回路の電流を完全に遮断せずに、電流を抑制するようにしても良い。

このような構成にすることで、特に、ＮＭＯＳ１２５で発生していたインパクトイオン化の影響が軽減できる。上述したように、ＮＭＯＳが５極管領域で動作する時に特に効果が大きい。制御信号ＰＳＡＶＥは、出力アンプ１１８が動作する必要の無い期間、すなわち蓄積期間や水平ブランキング期間中にハイレベルに設定されることが望ましい。

図２は本実施例の光電変換装置の全体構成を示す等価回路図であり、同一半導体基板上に形成されている。従来技術の光電変換装置では、基準電流発生回路１２１に近い画素領域において、インパクトイオン化によるキャリア発生または再結合発光による暗出力上昇が問題となっていた。とくにＮＭＯＳが５極管領域で動作する時に問題が大きかった。しかし、本実施例の光電変換装置においては、長時間蓄積撮影においても、キャリア発生や発光が抑えられ、基準電流発生回路に５極管領域で動作するＮ型ＭＯＳＦＥＴを含む場合にも良好な画像が得られる。

図２において、１０１は光電変換部であるフォトダイオ−ド、１０２はフォトダイオ−ドの信号を増幅ＭＯＳトランジスタのゲ−トに転送する転送ＭＯＳトランジスタ、１０３は増幅ＭＯＳトランジスタ１０４のゲ−ト部にリセット電圧を供給するリセットＭＯＳトランジスタ、１０５は選択された画素の信号を出力するための選択ＭＯＳトランジスタである。

１０６は垂直出力線、１０７は増幅ＭＯＳトランジスタ１０４とソ−スフォロワを構成する負荷ＭＯＳトランジスタ、１０８はクランプ容量、１０９はクランプ容量の一方の端子を固定電位、浮遊電位に変えるためのクランプＭＯＳトランジスタ、１１０は容量１１２に信号を転送するためのＭＯＳトランジスタ、１１４は水平出力線１１６に信号を転送するためのＭＯＳトランジスタ、１１８は水平出力線の信号を増幅するための増幅回路、１１９は水平走査回路、１２１は基準電流発生回路、１２３は垂直走査回路である。

制御信号ＰＳＡＶＥは例えば図３のように与えることができる。図３においては、水平ブランキング期間および蓄積期間におけるインパクトイオン化を軽減するように制御信号ＰＳＡＶＥを与えており、水平ブランキング期間と水平走査期間については任意の一行分を図示している。なお、図１の基準抵抗１２２、ＣＭＯＳアナログスイッチ１２４は同一半導体基板上にあっても、外部にあってもよく、どちらの場合でも本発明の効果が得られることは明らかである。

以上のように、複数の光電変換部１０１を有する光電変換領域と、その複数の光電変換部からの信号を読み出す読み出し回路である増幅回路１１８と、読み出し回路を駆動するための基準電流発生回路１２１の少なくとも一部とを同一半導体基板上に形成し、基準電流発生回路を流れる電流を遮断もしくは前記基準電流発生回路を流れる電流を抑制するスイッチを有することにより、画質劣化を防ぐことができる。

図４は、本発明の撮像装置として、前述した各実施形態の光電変換装置を用いた撮像装置のシステムの構成図である。撮像装置は、レンズのプロテクトとメインスイッチを兼ねるバリア１、被写体の光学像を固体撮像素子４に結像させるレンズ２、レンズ２を通った光量を可変するための絞り３、レンズ２で結像された被写体を画像信号として取り込むための固体撮像素子４（上記の各実施形態で説明した光電変換装置に相当する）、固体撮像素子４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路５、固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部７、固体撮像素子４及び撮像信号処理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タイミング信号を出力するタイミング発生部８で構成される。なお、５〜８の各回路は固体撮像素子４と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部９、画像データを一時的に記憶するためのメモリ部１０、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部１１、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体１２、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１３で固体撮像システムは構成される。

次に、図４の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズ２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ２を駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

本発明の第１実施例の光電変換装置における、基準電流発生回路および出力アンプ部を示した等価回路図である。 本発明の第１実施例の光電変換装置の全体構成を示す等価回路図である。 本発明の第１実施例の光電変換装置における駆動タイミングを表す図である。 本発明の第２実施例の撮像システムを示す概念図である。 従来技術による光電変換装置における、基準電流発生回路および出力アンプ部を示した等価回路図である。

符号の説明

１ バリア
２ レンズ
３ 絞り
４ 固体撮像素子
５ 撮像信号処理回路
６ Ａ／Ｄ変換器
７ 信号処理部
８ タイミング発生部
９ 全体制御・演算部
１０ メモリ部
１１ 記録媒体制御インターフェース（Ｉ／Ｆ）部
１２ 記録媒体
１３ 外部インターフェース（Ｉ／Ｆ）部
１２１ 基準電流発生回路
１２２ 基準抵抗
１２４ ＣＭＯＳアナログスイッチ

Claims (3)

1. 複数の光電変換部を有する光電変換領域と、前記複数の光電変換部に基づく信号を増幅する増幅回路と、前記増幅回路に電流を供給するための基準電流発生回路を同一半導体基板上に配した撮像装置であって、
   前記基準電流発生回路は、差動増幅器と、ＭＯＳＦＥＴと、基準抵抗と、スイッチ回路部と、を含み、
   前記差動増幅器の出力端子は前記ＭＯＳＦＥＴのゲート端子と接続されるとともに、非反転入力端子には基準電圧が供給され、さらに、反転入力端子に前記ＭＯＳＦＥＴのソース端子及び前記基準抵抗の一方の端子が接続され、
   前記基準抵抗の他方の端子は前記スイッチ回路部と接続され、
   前記スイッチ回路部は、前記基準電圧または前記基準電圧とは異なる電圧を前記基準抵抗の他方の端子に選択的に供給すること
   を特徴とする撮像装置。
2. 前記スイッチ回路部は、前記増幅回路が前記光電変換部に基づく信号を増幅する期間に、前記基準電圧とは異なる電圧を前記基準抵抗の他方の端子に供給し、さらに、前記増幅回路が前記光電変換部に基づく信号を増幅しない期間に、前記基準電圧を前記基準抵抗の他方の端子に供給することを特徴とする請求項１に記載の撮像装置。
3. 前記増幅回路は、差動増幅回路を含むことを特徴とする請求項１または２に記載の撮像装置。

Images