JP4926654B2 - 撮像装置及び方法 - Google Patents

Description

本発明は、撮像素子を用いた撮像装置及び方法に関する。

近年、ディジタルカメラやビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤやＣＭＯＳ型イメージセンサー（以後ＣＭＯＳセンサーと称する）を使用するのが一般的である。

上記撮像装置のうち、ＣＭＯＳセンサーは、フォトダイオード（以後ＰＤと称する）で発生した光キャリアをＭＯＳトランジスタのゲート電極（フローティングディフュージョン＝ＦＤ）に蓄積する。そして、ＣＭＯＳセンサーは、走査回路からの駆動タイミングに従って、その電位変化を出力部へ電荷増幅して出力する。光変換部である該ＣＭＯＳセンサー部とその周辺回路部を含め全てＣＭＯＳプロセスで実現したＭＯＳ型固定撮像装置（ＣＭＯＳセンサー）は特に注目されている。

該ＣＭＯＳセンサー等の一般的な撮像素子について図８乃至図１０を用いて説明する。図８は該撮像素子であるＣＭＯＳセンサーの等価回路図である。

同図において、Ｓ１１は画素であり、該画素Ｓ１１と同一構造の画素（Ｓ２１・・・Ｓｍ１）は垂直出力線１３に対して複数個接続されている。該画素内にはフォトダイオード（ＰＤ）１、転送スイッチ（ＴＸ）２、リセットスイッチ（ＴＲＥＳ）３、画素アンプを構成するソースフォロア（ＳＦ）である増幅トランジスタ１０及び負荷電流源７ならびに第１のスイッチ８が設けられる。なお、負荷電流源７ならびに第１のスイッチ８は垂直出力線１３に接続されている複数画素共通であるため、説明の便宜上、増幅トランジスタ１０をソースフォロア（ＳＦ）１０と称して説明する。

また、行選択スイッチ（ＴＳＥＬ）６が設けられ、転送スイッチ（ＴＸ）２のゲートは信号ΦＴＸに接続され、リセットスイッチ３のゲートは信号ΦＲＥＳに接続され、行選択スイッチ６のゲートは信号ΦＳＥＬに接続されている。

なお、上記回路構成が複数列（画素Ｓ１乃至Ｓｍｎ、垂直出力線１３乃至１３ｎ等）配設されている。

光電変換は該フォトダイオード１で行われ、光量電荷の蓄積期間中は転送スイッチ２はオフ状態（ΦＴＸ＝ハイレベル）であり、画素アンプを構成するソースフォロア１０のゲートにはこのフォトダイオード１で光電変換された電荷は転送されない。該画素アンプを構成するソースフォロア１０のゲートにあるフローティングディフュージョン領域（ＦＤ）１１は、蓄積開始前に該リセットスイッチ３がオン（ΦＲＥＳ＝ローレベル）し、適当な電圧に初期化されている。すなわちこれがダークレベルとなる。次に又は同時に該行選択スイッチ６がオン（ΦＳＥＬ＝ローレベル）になると、負荷電流源７とスイッチ８と該画素アンプを構成するソースフォロア１０が動作状態になる。ここで該転送スイッチ２をオン（ΦＴＸ＝ローレベル）させることで該フォトダイオード１に蓄積されていた電荷は、該画素アンプを構成するソースフォロア１０のゲートであるフローティングディフュージョン領域１１に転送される。ここで４はリセット電源、５は該ソースフォロア１０を駆動する電源である。

ここで、選択行の出力が垂直出力線１３上に発生する。この出力は転送ゲート１５ａ，１５ｂを介して、信号蓄積部１６に蓄積される。信号蓄積部１６に一時記憶された出力は不図示の水平走査回路によって順次出力アンプ部へ読み出される。

図９は撮像素子（ＣＭＯＳセンサー）の撮像動作の概略のタイミングチャート、図１０は該図９の動作についてさらに詳細説明したタイミングチャートである。

該図９において、（ａ）はＣＣＤのように同一タイミングで蓄積動作を行った後に順次蓄積した電荷を転送するグローバル露光モード（一括リセットモード）による撮像タイミングチャートを示す。（ｂ）は走査行毎に蓄積・読み出し・リセットを順次繰り返すローリング露光モードによる撮像タイミングチャートを示す。

（ａ）は全走査行を同一のタイミングでリセット（Ｔ１）し、同様に同一のタイミングで蓄積（Ｔ２）を行い、順次、走査行毎の転送・読み出しを行う（Ｔ３）。露光の終了はメカニカルなシャッター等による遮光で露光光を遮断することで行うが、電気回路的には、Ｔ１乃至Ｔ３の間、蓄積動作が行われているので、走査行の違いにより、上部と下部には露光終了後の転送・読み出しまでの蓄積時間に差が生じてしまう。

（ｂ）は走査行毎にリセット（Ｔ１）・蓄積（Ｔ２）・転送・読み出し（Ｔ３）を繰り返し、走査行の違いによりタイミングが異なる同一時間のリセット・蓄積・転送・読み出しが行われる。該ローリング露光モードは、蓄積開始タイミングが走査行毎に順次指示される。そのため、静止画として記録する場合には画像上下の蓄積時間の差によるひずみが生じてしまう欠点があるものの、転送・読み出し時間の走査行間差がないため、繰り返し撮像する動画撮像・連続撮像動作に有効とされている。該ローリング露光モードでは、動画撮像（連続撮像）におけるフレームレート（繰り返し時間）を考慮し、撮像を繰り返している間はメカニカルなシャッター等の遮光は行われないのが一般的である。

図１０は図８の該ＣＭＯＳセンサーの撮像動作の詳細タイミングチャートであり、該図９の（ａ）で説明したグローバル露光動作について示したものである。

全画素リセット期間Ｔ１のタイミングで、信号ΦＴＸ１乃至ΦＴＸｍがアクティブになり、全画素の該フォトダイオード１の電荷は、該転送スイッチ２を介して該ソースフォロア１０のゲートに転送され、該フォトダイオード１はリセットされる。同様のタイミング（Ｔ１期間）に、信号ΦＲＥＳ１乃至ΦＲＥＳｍをアクティブにすることで、ソースフォロア１０のゲート（ＦＤ）１１の電位（＝キャパシタＣの電位）はリセット電源４とほぼ同等のレベルになり、リセットされた状況となる。

また、この状態はフォトダイオード１のカソード電荷がソースフォロア１０のゲート（フローティングディフュージョン領域）１１に移って平均化された状態である。ここで、ソースフォロア１０のゲートのキャパシタの容量成分を大きくすることで、フォトダイオード１のカソードをリセットしたレベルと同様になる。

Ｔ１の終了と同時に、フォトダイオード１への蓄積を行う。この時、対象画像の光量を導光する不図示のメカシャッターは開いており時間Ｔ１の終了と同時に、全画素同時に蓄積を開始する。該メカシャッターはＴ２の期間開いたままで、この期間がフォトダイオード１の蓄積期間となる。但し、この後の動作として、後段の読み出し回路への電荷転送等の動作は走査行毎に行うため、転送が行われるまでの間、各行でのフォトダイオード１への電気的蓄積は継続的に行われている。例えばＴ２’までメカシャッターが閉じた状態で、被写体からの光を遮った状態での蓄積動作が行われている。

蓄積時間Ｔ２が終了すると、該フォトダイオード１の光電荷の蓄積を終了する。この状態では該フォトダイオード１に電荷が蓄積されている。

次に各ライン毎に読み出しがスタートする。すなわち、１行目を読み出してから２行目を読み出す。

時間Ｔ３の期間、信号ΦＳＥＬ１がアクティブになり該行選択スイッチ６がオンし、１行目につながっている全ての画素の該画素アンプで構成されるソースフォロア１０が動作状態になる。

ここで、該画素アンプで構成されるソースフォロア１０のゲートであるフローティングディフュージョン領域１１はＴ４期間で信号ΦＲＥＳ１がアクティブになり、リセットスイッチ３がオンとなる。これにより、該ソースフォロア１０のゲート（フローティングディフュージョン領域）１１はリセットされる。すなわち、該垂直出力線１３にはこのダークレベルの信号が出力される。

次に、信号ΦＴＮがアクティブになり、Ｔ４’期間に転送ゲート１５ｂがオンし、該信号蓄積部１６に保持される。この動作は、１行目につながっている全ての画素に対して同時並列に実行される。

該ダークレベルの信号出力を該信号蓄積部１６に保持するＴ４からＴ４’までの期間を「Ｎ読み」（ノイズ成分読み込み）という。

次に、信号ΦＴＮをオフした後、Ｔ５期間、信号ΦＴＸ１をアクティブにし、該フォトダイオード１に蓄積されている電荷を、フローティングディフュージョン領域１１及びソースフォロア１０を介して垂直出力線１３に転送し、光信号レベルの信号を出力する。

続いて、Ｔ５’期間に転送ゲート１５ｂがオンし、該信号蓄積部１６に保持される。この動作は、１行目につながっている全ての画素に対して同時並列に実行される。

ここで、信号ΦＴＳがＴ５’期間だけアクティブになり、転送ゲート１５ａがオンし、信号レベルが該信号蓄積部１６に保持される。この動作は、１行目につながっている全ての画素に対して同時並列に実行される。

該信号レベルの信号出力を該信号蓄積部１６に保持するＴ５からＴ５’までの期間を「Ｓ読み」（信号成分読み込み）という。

該動作を終了した時点で、該信号蓄積部１６は、１行目につながっている全ての画素のダークレベルと信号レベルを保持している。各画素間での信号レベルとダークレベルの差をとることでソースフォロア１０のスレッシュホールド電圧（しきい値電圧）Ｖｔｈバラツキによる固定パターンノイズ（ＦＰＮ）や該リセットスイッチ３がリセット時に発生するＫＴＣノイズをキャンセルする。これにより、Ｓ／Ｎの高いノイズ成分を除去された信号が得られる。

すなわち、該信号蓄積部１６は信号成分に対してノイズ成分を差分する差分手段を備えている。

この信号を不図示の水平走査回路によって、該信号蓄積部１６に蓄積されたダークレベルと信号レベルの差信号を水平走査し、時系列的に出力される。これでＭ行の出力は終了である。同様に、ΦＳＥＬ２〜ｍ，ΦＲＥＳ２〜ｍ，ΦＴＸ２〜ｍ，ΦＴＮ，ΦＴＳを図１０に示す様に１行目と同様に駆動することで、２〜ｍ行目の信号を読み出すことができる。

上記で説明したＣＭＯＳセンサー等の撮像素子を用いた撮像装置は、蓄積時間・ＩＳＯ感度設定・温度などの撮影条件に応じてダークレベルが変化してしまう。特に顕著なのは暗電流が多く発生する高温・長時間露光での撮影であり、暗電流によって通常撮影時（常温・短時間露光）とは大きく異なったダークレベルとなり、ダイナミックレンジを圧迫することになる。

このため、上記のような撮像装置においては、ダークレベルを補正することで常にダークレベルを一定とし、ダイナミックレンジを確保する必要がある。

ダークレベルを補正する方法としては、コンデンサを用いた積分回路を使用したクランプ回路（特許文献１を参照）や、Ｄ／Ａ変換器の出力で直接フィードバックをかけるクランプ回路（特許文献２を参照）などが提案されている。近年ではこうしたクランプ回路によりＯＢ（オプティカル・ブラック）のレベルをクランプするＯＢクランプ機能とＡ／Ｄ変換機能を併せ持ったアナログ・フロント・エンド（ＡＦＥ）を備えた構成が一般的に使用されるようになっている。

該ＡＦＥを用いたクランプ動作の概要を図１１乃至図１３を用いて説明する。図１２（ａ）の１水平ライン毎の信号を図１３に示す。図１３（ａ）が図１２（ａ）中のＬｉｎｅ１〜８の各ラインの駆動信号に相当する。また図１３（ｂ）がＬｉｎｅ９以降のライン駆動信号に相当する。各ラインの読み出しにおいては、まず水平転送期間において図１のタイミング発生回路１１８により撮像素子１１４に供給される各種駆動パルスによって撮像素子１１４内の水平読み出しラインに撮像信号が転送される。次いで水平走査期間において水平シフトレジスタ駆動パルスにより１ライン分の画素信号が順に読み出される。この水平走査期間において、タイミング発生回路１１８はＡＦＥ１１６に対しＯＢクランプパルスを発生しＯＢクランプ処理を促す。ＡＦＥ１１６はＯＢクランプパルスが入力されると、その時点から所定画素数分の画素信号をサンプリングし、その平均値と所望のダーク出力値との差をオフセット調整回路にフィードバックする。

オフセット調整回路の例としては、コンデンサを用いた積分回路を使用するタイプのものやＤ／Ａ変換器の出力をそのままフィードバックするタイプものなどが考えられるが、図１１に後者のタイプを用いたＡＦＥ１１６の構成例を示す。

８０１は撮像信号の入力端子であり、撮像素子１１４からのアナログ信号が入力される。このアナログ信号は、増幅回路８０２の非反転入力端子（＋）に供給され所定のゲインをかけられた後、Ａ／Ｄ変換回路８０３にてデジタル信号に変換され、出力端子８０４から後段の信号処理系へと出力される。ここで、ＯＢ画素信号が入力されるのに合わせてＯＢクランプパルスがＡＦＥ１１６に入力された場合、その時点から所定画素数分の画素信号の平均値を平均化回路８０５で算出する。次に減算器８０６でこの平均値からクランプ目標値を減算し、その結果から演算部８０７で補正値を演算し、Ｄ／Ａ変換器８０８にセットする。Ｄ／Ａ変換器８０８の出力が増幅回路８０２の反転入力端子（−）にフィードバックされることでオフセット調整が行われ、ダークレベルがクランプ目標値に調整される。

すなわち、ＡＦＥ１１６は、ＯＢ画素の信号を基に撮像素子１１４の画素信号をオフセット調整するオプティカルブラッククランプ処理と撮像素子１１４の画素信号をアナログからデジタルに変換する処理とを行う。

なお、このようなクランプ回路を備えた撮像装置は、画素信号のノイズの影響によるクランプノイズによって画質が劣化するのを避けるため、ＯＢクランプの時定数を大きくする。これにより、１回のＯＢクランプ動作前後でのダークレベルの変化が大きくならないようにしている。

また、上記で説明したＣＭＯＳセンサー等の撮像素子を用いた撮像装置は、構造上、電気回路の配線長や周辺回路の影響で、わずかな電位の差や暗電流差が発生するため、面内に出力ムラであるシェーディングが発生してしまう。

そのため、該撮像素子を使用する撮像装置においては、一般的な撮影条件における水平方向や垂直方向のシェーディングについての補正を行うよう、予め、水平及び垂直シェーディング補正データを備える。そして、撮影動作毎に撮影時の出力から該シェーディング補正データを減算等の演算処理を行って補正する。

特開平５−１５３４２８号公報 特開２０００−２２４４４０号公報 特開平２−４８８６４号公報

ところで、近年、撮像装置の普及、技術の向上により、撮像装置の使用条件が拡大しており、例えば、天体撮影等のために数時間の露光動作を行ったり、動画や連写等の長時間の連続撮影動作が行われる場合が発生している。

上記のような撮影では、長時間にわたる電気回路・撮像素子への通電が余儀なく行われるため、撮像装置内部での発熱が画像に対して影響してしまう場合がある。

例えば、発熱による撮像素子の暗電流が増加し、一般的な撮影条件で取得されたシェーディング補正データで補正を行っても、補正しきれず、面内にムラが残ったままとなり、画像として問題が出てしまうことが懸念される。

基本的に、従来から行われているシェーディング補正では、前記暗電流の増加によるシェーディングの補正に対応しており、長時間撮影等を行った場合でもほぼ面内の暗電流ムラがないように見える補正がなされている。

また、撮像素子内に配設された回路部の、一般動作による発熱等で発生する局所的な（主に撮像エリア周辺部の）暗電流増加に対しての補正も該シェーディング補正の一部として盛り込まれている。

しかし、近年のデジタル一眼レフカメラ等の撮像装置では、先に説明したとおり、撮像の基本動作として、蓄積動作は全画像で同一タイミングで開始し、後段の増幅回路等への転送・読み出しは、垂直方向、すなわち、上部から走査行毎に順次行う。そのため、下部に行くに従い、読み出しまでに待ち時間（＝蓄積時間）が長くなるので、暗電流が大きい場合、該垂直方向のシェーディングの影響が大きくなってしまう。

一般的に、前記暗電流の上下差によるシェーディング差や通常動作時の局所的なシェーディングは、常温時の撮影条件ではほとんど発生しないため、通常のシェーディング補正値では、該シェーディング上下差の補正をすることはない。

特に、オプティカルブラッククランプ動作により微小の暗電流による差は、目標値まで引き込む事で相殺されるため、何の影響もない。

また、蓄積時間が長い長秒撮影でも、蓄積時間に対して、読み出し時間が全体を占める割合が少ないため、上下の暗電流差が及ぼす影響度が少なく、ほとんど画像として問題になるものではない。

しかしながら、長秒撮影や連続動作を行って発熱した状態で露光時間の短い撮影が行われた場合、暗電流の上下差が画像にあらわれてしまうという問題点がある。

例えば、本来、ＯＢクランプで目標値まで引き込みたい暗電流分の差が、前述のとおり、ＯＢクランプの時定数が大きいために充分に引き込む事が出来ず、クランプの残りとして画像に影響を及ぼしてしまう。

該問題は、長時間、短い蓄積時間の撮影を繰り返す動画撮影動作直後や連写の後半の画像で顕著に発生する恐れがある。

図１４に示す通り、（ａ）の垂直方向のシェーディング補正データと（ｂ）の局所的なシェーディング補正データ（周辺部の補正データ）で、通常の補正は可能であるが、（ｃ）の連続動作後の実際のシェーディングは垂直方向の読出し時間差の影響を受ける。そのため、（ｄ）のシェーディング補正後にも、補正残り（上下差）が発生してしまう。

前記撮像素子の暗電流に対しての補正手段に関する提案として、（外的な）温度検出を行う手段を備え、該温度検出の結果に応じてシェーディングを補正する方法がある（特許文献３を参照）。

しかし、外的な温度検出が基本であるため、実際に撮像素子の温度変化を検出することは困難であり、且つ、上記問題点のような動作による暗電流の上下差といった細かい補正を行うことは困難である。

本発明の目的は、画像に影響の出やすい過酷な撮影条件においても高品位な画像を撮影できる撮像装置及び方法を提供することである。

本発明の撮像装置は、光電変換により画像データを生成する撮像素子と、前記撮像素子のオプティカルブラック領域のクランプ動作における電荷の引き込み量から前記撮像素子内の上下位置差に応じて発生する前記撮像素子の暗電流差を検知することで上下差補正係数を算出する暗電流差検知手段と、予め記憶されている垂直シェーディング補正値に前記暗電流差検知手段により算出された前記上下差補正係数を加味して、前記画像データに対する垂直方向のシェーディング補正を行うシェーディング補正手段と、を有することを特徴とする。

また、本発明の撮像方法は、撮像素子の光電変換により画像データを生成する撮像ステップと、前記撮像素子のオプティカルブラック領域のクランプ動作における電荷の引き込み量から前記撮像素子内の上下位置差に応じて発生する前記撮像素子の暗電流差を検知することで上下差補正係数を算出する暗電流差検知ステップと、予め記憶されている垂直シェーディング補正値に前記算出された前記上下差補正係数を加味して、前記画像データに対する垂直方向のシェーディング補正を行うシェーディング補正ステップと、を有することを特徴とする。

画像に影響の出やすい過酷な撮影条件においても高品位な画像を撮影することができる。

図１は、本発明の実施形態における撮像装置である電子カメラの構成を示すブロック図である。図において、１１１は撮影用レンズである。１１２はＣＭＯＳセンサー等である撮像素子１１４の露光量を制御するシャッターである。１１４は光学像を電気信号に変換する撮像素子であり、本実施形態上は撮像素子１１４としてＣＭＯＳセンサーを使用している。

該撮像素子１１４は、光電変換を行う半導体部の上面に、画素毎に、光を透過・集光するためのマイクロレンズＭＬと、ベイヤー配列で分光透過率の異なるカラーフィルタＣＦを有している。撮像素子１１４は、光電変換により画像データを生成する。撮像素子１１４は、図８のＣＭＯＳ型エリアセンサの構成を有し、その説明は上記と同じである。

なお、撮影用レンズ１１１を透過してきた光の余分な波長（色再現に影響する不要となる波長）をカットするためのローパスフィルタＬＰＦを、該撮影用レンズ１１１と該撮像素子１１４の間に配設してもよい。

１１６は撮像素子１１４から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換器や、クランプ回路（オフセット調整回路）、Ｄ／Ａ変換器を含んだアナログ・フロント・エンド回路（以後、ＡＦＥと称する）である。１１８は撮像素子１１４、ＡＦＥ１１６にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路１２２及びシステム制御回路１５０によって制御される。

１２０は画像処理回路であり、ＡＦＥ１１６からのデータあるいはメモリ制御回路１２２からのデータに対して所定の画素補間処理や色変換処理を行う。画像処理回路１２０は必要に応じて撮像した画像データを用いて所定の演算処理を行う。

測距制御部１４２及び測光制御部１４６は、システム制御回路１５０により、ＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理を行う。

１２２はメモリ制御回路であり、ＡＦＥ１１６、タイミング発生回路１１８、画像処理回路１２０、画像表示メモリ１２４、メモリ１３０を制御する。

ＡＦＥ１１６からのデータは、画像処理回路１２０及びメモリ制御回路１２２を介して、あるいは直接、メモリ制御回路１２２を介して画像表示メモリ１２４あるいはメモリ１３０に書き込まれる。

該画像処理回路１２０は、撮像素子１１４から出力される電荷信号に対し、後述するメモリ１５２に格納されたシェーディング補正データ等を基に補正をかけて画像化するものであり、該画像処理回路１２０が画像補正手段を含んでいるものとする。

１２４は画像表示メモリである。１２８はＴＦＴ方式のＬＣＤからなる画像表示部である。

１３０は撮影された静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶容量を有している。

１４０はシャッター１１２を制御するシャッター制御部である。１４２はＡＦ（オートフォーカス）処理を行うための測距手段である測距制御部である。１４４は撮影環境における周囲温度やカメラ内部（撮像素子周辺等）の温度を測定するための温度検知手段である温度計である。１４６はＡＥ（自動露出）処理を行うための測光手段である測光制御部である。

また、該測光制御部１４６はフラッシュ部１４８と連携することにより、フラッシュ撮影機能も有する。

また、１４８は暗時の撮影に使用するフラッシュ部であり、ＡＦ補助光の投光機能等も兼ねている。

１５０は画像処理装置全体を制御するシステム制御回路であり、ＣＰＵなどを内蔵する。

１５２はシステム制御回路１５０の動作用の定数、変数、プログラムなどを記憶する記憶手段であるメモリであり、予め設定されているシェーディング補正データ等は該メモリ１５２に格納されている。本実施形態における連続動作後のシェーディング補正係数等も該メモリ１５２に格納されているものである。

画像表示部１２８は、システム制御回路１５０でのプログラムの実行に応じて、動作状態やメッセージなどを表示する。

１５６は後述するプログラムなどが格納された電気的に消去・記録可能なＥＥＰＲＯＭ等の記憶手段である不揮発性メモリである。

１６０はシステム制御回路１５０の各種動作指示を入力するためのメインスイッチ（起動スイッチ）、シャッタースイッチ、撮影モード等の切り替えを行う為のモード設定ダイアル等を含んだ操作部である。これら操作部１６０は、押し込むことで２つのスイッチ（ＳＷ１、ＳＷ２）が段階的にオンするシャッタースイッチを有する。第一段階（ＳＷ１オン）でＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュ調光）処理などの動作を行う。第二段階（ＳＷ２オン）でシャッター１１２等の制御を行う。撮像素子１１４から読み出した信号をＡＦＥ１１６、メモリ制御回路１２２を介してメモリ１３０に画像データを書き込む露光処理が行われる。次に、画像処理回路１２０やメモリ制御回路１２２での演算を用いた現像処理、メモリ１３０から画像データを読み出し、圧縮を行い、記録媒体１２００に画像データを書き込む記録処理が行われる。シャッタースイッチは、上記の一連の処理の動作開始を指示する。また、操作部１６０は、各種撮影モードの切り替えを行う撮影モード設定手段であるモード設定ダイアルを有する。上記の撮影モードは、自動撮影モード、プログラム撮影モード、シャッター速度優先撮影モード、絞り優先撮影モード、マニュアル撮影モード、夜景撮影モード、天体撮影モード、ポートレート撮影モード等を含む。また、操作部１６０は、単写／連写を切り替える単写／連写スイッチ、静止画／動画モード切り替えスイッチ、撮影感度（ＩＳＯ感度）を設定するＩＳＯ感度設定スイッチ、各種システムに電源供給するための電源スイッチ等を有する。

なお、本発明の実施形態上、動画撮像モードという文言を使用するが、該動画撮像とは、動画記録に限ったものではなく、ビューファインダー等に画像をほぼリアルタイムで表示させる表示用動画撮像も含んだものである。

１８２は電池検出回路やＤＣ−ＤＣコンバータ等から構成されている電源制御部、１８６はアルカリ電池やリチウム電池などの一次電池、ＮｉＣｄ電池、ＮｉＭＨ電池、Ｌｉ電池などの二次電池、ＡＣアダプタなどからなる電源部である。１２００はメモリカードやハードディスクなどの着脱可能な記録媒体である。

次に、本発明の実施形態における撮像装置の動作を図２乃至図５を参照しながら詳細に説明する。

ステップＳ１０１では、電池交換などの電源投入により、システム制御回路１５０はフラグや制御変数等を初期化し、画像処理エリアの各部に対して必要な所定の初期設定を行う。

ステップＳ１０２では、システム制御部１５０は、操作部１６０内のメイン（電源）スイッチの設定位置を判別し、該メインスイッチがオフに設定されているか否かを判別する。メインスイッチがオンに設定されているときにはステップＳ１０４へ、メインスイッチがオフに設定されているときにはステップＳ１０３へ移行する。

ステップＳ１０３では、メインスイッチがオフに設定されている場合、各表示部の表示を終了状態に変更し、フラグや制御変数などを含む必要なパラメータや設定値、設定モードを不揮発性メモリ１５６に記録する。その後、電源制御部１８２により画像表示部１２８を含む画像処理エリア各部の不要な電源を遮断する等の所定の終了処理を行った後、ステップＳ１０２の処理に戻る。

ステップＳ１０４では、システム制御回路１５０は既に設定されているＩＳＯ感度等の設定情報の読み出しを行う。次に、ステップＳ１０５では、ステップＳ１０２でメインスイッチがオンに設定されていた場合、システム制御回路１５０は電源制御部１８２により電池などの電源１８６の残容量や動作状況が画像処理エリアの動作に問題があるか否かを判別する。問題があると判別された場合はステップＳ１０６へ、問題がないと判別された場合はステップＳ１０７へ移行する。

ステップＳ１０６では、システム制御回路１５０は画像表示部１２８や不図示の表示部・発音部に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。

ステップＳ１０７では、システム制御回路１５０は操作部１６０内のモード設定ダイアルスイッチの設定位置を判断する。モード設定ダイアルスイッチがその他のモード（例えば、ＩＳＯ感度設定モード）に設定されている場合は、ステップＳ１０８へ、モード設定ダイアルスイッチが撮影モードに設定されている場合はステップＳ１０９へ移行する。

ステップＳ１０８では、システム制御回路１５０は選択されたモードに応じた処理を実行（例えば、ＩＳＯ感度設定）し、実行後にステップＳ１０２の処理に戻る。

ステップＳ１０９では、システム制御回路１５０は記録媒体１２００が装着されているか否かの判断、及び記録媒体１２００に記録された画像データの管理情報の取得を行う。そして、記録媒体１２００の動作状態が画像処理の動作、特に記録媒体に対する画像データの記録再生動作に問題があるか否かを判別する。問題があると判別された場合は既に説明済みであるステップＳ１０６へ、問題がないと判別された場合はステップＳ１１０へ移行する。

ステップＳ１１０では、システム制御回路１５０は操作部１６０内の単写撮影／連写撮影を選択する単写／連写スイッチの選択状態を調べる。

本ステップＳ１１０では、単写撮影が選択されている場合はステップＳ１１１へ、連写撮影が選択されている場合はステップＳ１１２へ移行する。

ステップＳ１１１では、システム制御回路１５０は単写／連写フラグを「単写」に設定する。ステップＳ１１２では、システム制御回路１５０は単写／連写フラグを「連写」に設定する。上記ステップＳ１１１乃至Ｓ１１２における単写／連写フラグの設定状態は、システム制御回路１５０の内部メモリあるいはメモリ１５２に記憶される。

なお、ステップＳ１１１乃至Ｓ１１２で保存される単写／連写フラグがメモリ記憶される際に、前回撮影時の各種データ（単写／連写モード、天体撮影／一般撮影モード、露光時間、撮影日時等）も内部メモリあるいはメモリ１５２の所定エリアに記憶される。

ステップＳ１１３では、システム制御回路１５０は、画像表示部１２８や不図示の表示部・発音部に画像の表示や音声の出力により、画像処理エリア各種設定状態の表示を行う。ここで、画像表示部１２８の画像表示スイッチがオンである場合、画像表示部１２８を用いて画像や音声により画像処理エリアの各種設定状態を表示するようにしてもよい。

ステップＳ１１４では、システム制御回路１５０は、シャッタースイッチＳＷ１が押されているか否かを判別する。シャッタースイッチＳＷ１が押されていない場合、ステップＳ１０２の処理に戻り、シャッタースイッチＳＷ１が押されている場合は、ステップＳ１１５へ移行する。

ステップＳ１１５では、システム制御回路１５０は、測距処理を行って撮影レンズ１１０の焦点を被写体に合わせ、測光処理を行って絞り値及びシャッター速度を決定する測距・測光処理を行う。測光処理では、必要であればフラッシュの設定を行う。

また、本ステップＳ１１５では、システム制御回路１５０は、該温度計１４４により温度の測定を行い、メモリ１５２の所定エリアに格納する。

ステップＳ１１６では、システム制御回路１５０は、予め記憶されている水平及び垂直のシェーディング補正に用いられる１次元補正データを不揮発性メモリ１５６から読み出し、メモリ１３０の所定領域に展開する。この補正データの展開終了後、ステップＳ１１７の処理に移行する。

ステップＳ１１７では、システム制御回路１５０は、シャッタースイッチＳＷ２が押されているか否かを判別する。シャッタースイッチＳＷ２が押されていない場合はステップＳ１１８へ、シャッタースイッチＳＷ２が押されている場合はステップＳ１１９へ移行する。

ステップＳ１１８では、システム制御回路１５０はシャッタースイッチＳＷ１が離されたか否かを判別し、シャッタースイッチＳＷ１が離されていない場合ステップＳ１１７へ戻り、シャッタースイッチＳＷ１が離されるとステップＳ１０２へ移行する。

ステップＳ１１９では、システム制御回路１５０は、撮影した画像データを記憶可能な画像記憶バッファ領域がメモリ１３０にあるか否かを判別する。メモリ１３０の画像記憶バッファ領域内に新たな画像データを記憶可能な領域がないと判別された場合はステップＳ１２０へ、新たな画像データを記憶可能な領域があると判別された場合はステップＳ１２１へ移行する。

ステップＳ１２０では、システム制御回路１５０は、画像表示部１２８や不図示の表示部・発音部に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。

例えば、メモリ１３０の画像記憶バッファ領域内に記憶可能な最大枚数の連写撮影を行った直後であり、メモリ１３０から読み出して記憶媒体１２００に書き込むべき最初の画像がまだ記憶媒体１２００に未記録な状態である。すなわち、まだ１枚の空き領域もメモリ１３０の画像記憶バッファ領域上に確保できない状態である場合などである。

尚、撮影した画像データを圧縮処理してからメモリ１３０の画像記憶バッファ領域に記憶する場合、圧縮した後の画像データ量が圧縮モードの設定に応じて異なることを考慮する。すなわち、記憶可能な領域がメモリ１３０の画像記憶バッファ領域上にあるか否かをステップＳ１２０の処理で判断することになる。

ステップＳ１２１では、システム制御回路１５０は、撮像して所定時間蓄積した撮像信号を撮像素子１１４から読み出す。そして、ＡＦＥ１１６、画像処理回路１２０及びメモリ制御回路１２２を介して、あるいはＡＦＥ１１６から直接、メモリ制御回路１２２を介して、メモリ１３０の所定領域に撮影した画像データを書き込む撮影処理を実行する。

なお、本ステップＳ１２１の撮影処理時には図１１乃至図１３で既に説明済みであるＡＦＥ１１６によるオプティカルブラック（ＯＢ）領域のクランプ動作が行われる。その際、撮像素子１１４の各行毎に演算部８０７で求めた該クランプ動作で引き込み目標電荷量（≒暗電流量）をＤ／Ａ変換器８０８にセットすると同時にメモリに保存する。そして、該クランプ引込み目標電荷量データを画像ファイルの一部（例えば、画像データの水平各行の最後尾）に追加する（図７を参照）。すなわち、該ステップＳ１２１のＡＦＥ動作が暗電流検知を行っているものである。

ステップＳ１２２では、システム制御回路１５０は、メモリ１３０の所定領域に書き込まれた画像データの一部をメモリ制御回路１２２を介して読み出して現像処理を行うために必要なＷＢ（ホワイトバランス）積分演算処理を行う。そして、システム制御回路１５０は、ＯＢ（オプティカルブラック）積分演算処理を行い、演算結果をシステム制御回路１５０の内部メモリあるいはメモリ１５２に記憶する。システム制御回路１５０は、メモリ制御回路１２２、必要に応じて画像処理回路１２０を用いて、メモリ１３０の所定領域に書き込まれた撮影画像データを読み出す。そして、システム制御回路１５０の内部メモリあるいはメモリ１５２に記憶した演算結果を用いて、ＡＷＢ（オートホワイトバランス）処理、ガンマ変換処理、色変換処理を含む各種現像処理を行う。

また、該ステップＳ１２２の該現像処理では、該メモリ１５２に該ステップＳ１１６で展開した水平及び垂直方向のシェーディング補正データに対して、補正値を求め、減算処理を行う。その補正値は、該ステップＳ１１５で測定した温度測定結果に伴う局所シェーディング補正係数（例えば周辺部）と、前回撮影モード等に伴う垂直シェーディングデータ補正係数（上下差）を加味した補正値である。その詳細は図５にて詳細説明する。また、撮像素子１１４の固定パターンノイズやキズ等を打ち消す補正演算処理を併せて行う。

ステップＳ１２３では、システム制御回路１５０は、メモリ１３０の所定領域に書き込まれた画像データを読み出して、設定されたモードに応じた画像圧縮処理を不図示の圧縮・伸長回路により行う。そして、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みを行う。

ステップＳ１２４では、システム制御回路１５０は、メモリ１３０の画像記憶バッファ領域に記憶された画像データを読み出し、メモリカードやコンパクトフラッシュ（登録商標）カード等の記録媒体１２００に画像データを書き込む記録処理を開始する。

この記録開始処理は、メモリ１３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みが新たに行われる度に、その画像データに対して実行される。

尚、記録媒体１２００に画像データの書き込みを行っている間、書き込み動作中であることを示すために、例えば不図示の表示部（ＬＥＤ等）を点滅させる等の記録媒体書き込み動作表示を行う。

ステップＳ１２５では、システム制御回路１５０は、メモリ１５２や不揮発性メモリ１５６等に、本撮影処理時のモード等のデータ、例えば、単写／連写モード、天体撮影／一般撮影モード、露光時間、撮影日時（不図示のデート機能による）等を記憶する。

ステップＳ１２６では、システム制御回路１５０は、シャッタースイッチＳＷ１が押されているか否かを判別する。シャッタースイッチＳＷ１が離された状態である場合はステップＳ１０２の処理に戻り、シャッタースイッチＳＷ１が押された状態である場合はステップＳ１２７へ移行する。

ステップＳ１２７では、システム制御回路１５０は、内部メモリあるいはメモリ１５２に記憶された単写／連写フラグの状態を判別し、単写が設定されていた場合はステップＳ１２６の処理に戻り、シャッタースイッチＳＷ１が離されるまで現在の処理を繰り返す。一方、連写（高速連写及び低速連写）が設定されていた場合は、ステップＳ１１７の処理に戻り、次の撮影に備える。これにより、撮影に関する一連の処理が終了する。

図４は、図３におけるステップＳ１２１の撮影処理手順の詳細を示すフローチャートである。

ステップＳ３０１では、システム制御回路１５０は、不図示のミラーを駆動し、ミラーアップ位置に移動させる。

ステップＳ３０２では、システム制御回路１５０は、内部メモリあるいはメモリ１５２に記憶された測光データに従い、不図示の絞りを所定の絞り値まで駆動する。

ステップＳ３０３では、システム制御回路１５０は、撮像素子１１４の電荷クリア動作を行う。ステップＳ３０４乃至３０６では、システム制御回路１５０は、撮像素子１１４の電荷蓄積を開始し、シャッター制御部１４０によってシャッター１１２を開き、撮像素子１１４の露光を開始する。

ステップＳ３０７乃至Ｓ３０８では、システム制御回路１５０は、フラッシュフラグによりフラッシュ部１４８が必要であるか否かを判別し、必要である場合、フラッシュ部１４８を発光させる。

ステップＳ３０９乃至Ｓ３１０では、システム制御回路１５０は、測光データにしたがって撮像素子１１４の露光終了を待ち、露光が終了すると、シャッター制御部１４０によってシャッター１１２を閉じ、撮像素子１１４の露光を終了する。

ステップＳ３１１乃至Ｓ３１２では、システム制御回路１５０は、不図示の絞りを開放の絞り値まで駆動し、不図示のミラーをミラーダウン位置に移動させる。

ステップＳ３１３乃至Ｓ３１５では、システム制御回路１５０は、設定した電荷蓄積時間が経過したか否かを判別する。設定した電荷蓄積時間が経過した場合、システム制御回路１５０は撮像素子１１４の電荷蓄積を終了した後、撮像素子１１４から電荷信号を読み出す。そして、システム制御回路１５０は、ＡＦＥ１６、画像処理回路１２０、メモリ制御回路１２２を介して、あるいはＡＦＥ１６から直接、メモリ制御回路１２２を介してメモリ１３０の所定領域に撮影画像データを書き込む。
一連の処理を終了すると、本処理を終了してメインの処理に復帰する。

図５は、図３におけるステップＳ１２２の現像処理手順の詳細を示すフローチャートである。

ステップＳ５０１では、システム制御回路１５０は、図３のステップＳ１２１で所定領域に書き込まれた画像データを画像処理回路１２０内の現像エリアに読み込む。

ステップＳ５０２では、システム制御回路１５０は、内部メモリあるいはメモリ１５２の所定エリアに記憶されている前回撮影時の各種情報から撮影日時を確認し、現在の日時と比較する。これにより、前回撮影からの経過時間を確認し、所定時間（例えば１５分）経過しているか否かを確認する。所定時間以上経過していればステップＳ５０７へ、所定時間経過していなければステップＳ５０３へ移行する。

ステップＳ５０３では、システム制御回路１５０は、内部メモリあるいはメモリ１５２の所定エリアに記憶されている前回撮影時の各種情報から前回の撮影が連写だったか否かを確認する。連写であればステップＳ５０５へ、連写でなければステップＳ５０４へ移行する。

ステップＳ５０４では、システム制御回路１５０は、内部メモリあるいはメモリ１５２の所定エリアに記憶されている前回撮影時の各種情報から前回の撮影が天体撮影モードだったか否かを確認する。天体撮影モードであればステップＳ５０５へ、天体撮影モードでなければステップＳ５０７へ移行する。

ステップＳ５０５では、システム制御回路１５０は、前回の撮影による影響があると判断して、画像データの各行の最後尾に記録されたクランプ引込み量のデータを確認する。

ステップＳ５０６では、システム制御回路１５０は、該ステップＳ５０５で確認したクランプ引込み量から、予め記憶されている垂直シェーディング補正値に対しての上下差補正係数を算出する。

すなわち、該ステップＳ１２１でＡＦＥ１１６の動作により検知した暗電流量を該ステップＳ５０５乃至Ｓ５０６によって上下差として検知している。つまり、ＡＦＥ１１６ならびに該演算処理を行っている画像処理回路１２０を合わせて暗電流差検知手段となる。暗電流差検知手段は、撮像素子１１４内の上下位置差に応じて発生する撮像素子１１４の暗電流差を検知する。

ステップＳ５０７では、システム制御回路１５０は、図３のステップＳ１１５で測定した温度を確認し、該温度が所定温度内であるか否かを判定する。所定温度外であればステップＳ５０８へ、所定温度内であればステップＳ５１０へ移行する。

ステップＳ５０８では、システム制御回路１５０は、暗電流量を確認する。方法の一例としては、画像データの最上位行ＯＢ部のクランプ前の出力値と、予め記憶されている常温時の出力値を比較し、差分から暗電流量を確認する。

ステップＳ５０９では、システム制御回路１５０は、該ステップＳ５０８で確認した暗電流量から、シェーディングの局所補正（例えば周辺部補正）を行うための係数を算出する。

ステップＳ５１０では、システム制御回路１５０は、予め記憶されている水平シェーディング補正値に、ステップＳ５０９で求めた局所補正係数を加味した水平シェーディング補正値を算出する。

ステップＳ５１１では、システム制御回路１５０は、予め記憶されている垂直シェーディング補正値に、ステップＳ５０６で求めた上下差補正係数及びステップＳ５０９で求めた局所補正係数を加味した垂直シェーディング補正値を算出する。局所補正も上下がある場合、該局所補正係数に上下差補正を加味し、更に、補正後に上下差補正を行ってもよい。

ステップＳ５１２では、システム制御回路１５０は、撮像素子１４４により生成された画像データに対して、該ステップＳ５１０乃至ステップＳ５１１で求めた水平及び垂直シェーディング補正値による水平及び垂直方向のシェーディング補正を行う。

ステップＳ５１３では、システム制御回路１５０は、予め記憶されている画素欠陥の補正を撮影条件等を加味して行う。ステップＳ５１４では、システム制御回路１５０は、オプティカルブラックの微小な出力ズレ等を補う為のＯＢ積分補正を行う。

ステップＳ５１５では、システム制御回路１５０は、各種補正を行った後の画像データに対し、ホワイトバランス補正を行う。

ステップＳ５１６では、システム制御回路１５０は、画像データに対して、色変換を行う為のガンマ処理を行う。ステップＳ５１７では、システム制御回路１５０は、ガンマ処理が完了した画像データに対して色変換処理を行い、終了後、該図３のステップＳ１２３へ戻る。

図６は、図２乃至図５のシーケンスにより補正される垂直シェーディングの例である。
（ｏ）はシェーディング補正前の元データの垂直方向の射影図であり、通常の面内ムラ、周辺部のみ（射影のため、上下部のみ）に発生する局所シェーディング、読出し時間の影響による暗電流上下差が全て残っている状態である。
（ａ）は、予め記憶されている通常の垂直シェーディングデータである。
（ｂ）は、予め記憶されている局所シェーディングのデータに暗電流量を加味して演算で求めた局所補正データ（上下部補正データ）である。
（ｃ）は、画像撮影時にＯＢクランプ動作によって得た各行の暗電流量に対して傾斜を求めて更に補正分を演算より求めた暗電流上下差補正データである。
（ｄ）は、該（ａ）乃至（ｃ）のシェーディングデータを加味し、求められたシェーディング補正値を（ｏ）から減算して求めたシェーディング補正結果（補正後の垂直シェーディング）である。

以上のように、画像に影響の出やすい条件において、暗電流上下差の補正を行う事により、過酷な撮影条件においても高品位な画像を撮影できる撮像装置を可能とすることが出来る。

なお、本発明の実施形態では、暗電流量のデータとしてＯＢクランプの各行の引込み目標電荷量で求めているが、本発明はそれに特化したものではない。例えば、上下にクランプ動作を行わない画素を設け、予め該画素の通常時の出力値を記憶しておき、撮影時の出力値と比較して暗電流と上下差を求めても何ら問題ない。

さらに、本発明の実施形態では、暗電流の上下差補正を演算時間短縮のために前回撮影のモード設定のみ（連写・天体撮影）で補正するか否かの切り替えを説明している。しかし、本発明の主旨としては、モード等に関係なく、暗電流上下差のレベルを検知し、所定値より大きい場合には暗電流上下差補正を行うことが基本となっているものである。

また、所定のＯＢエリア等の光の影響を受けないエリアの欠陥の量を観測し、暗電流により出力値もしくは欠陥数が変化することで暗電流を観測することも可能である。

該欠陥に関しては、製造上発生する欠陥であってもよいが、アドレス等を特定して、意図的に生成した暗電流による出力変化が大きい画素で何ら問題ない。

さらに、本実施形態で説明している局所的なシェーディングが、画像の周辺部にある場合、該周辺部のうちの上下の部分もしくは垂直方向に特化して着目し、該部分の出力値もしくは形状により暗電流を予測することも何ら問題ない。

加えて、本発明の実施形態では撮像素子がＣＭＯＳセンサーである場合を例に説明を行ったが、本発明はそれに特化したものではなく、例えば撮像素子がＣＣＤであった場合でも同様の問題に対して効果を得る事が可能である。

本実施形態によれば、画像に影響の出やすい過酷な撮影条件においても高品位な画像を撮影できる撮像装置を提供でき、撮影可能シーンを拡張することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態における撮像装置（電子カメラ）の構成例を示すブロック図である。 本発明の実施形態における動作シーケンス（メイン１）を示すフローチャートである。 本発明の実施形態における動作シーケンス（メイン２）を示すフローチャートである。 本発明の実施形態における動作シーケンス（撮影）を示すフローチャートである。 本発明の実施形態における動作シーケンス（現像）を示すフローチャートである。 本発明の実施形態における垂直シェーディングの補正例を示す図である。 本発明の実施形態における画像データの出力例を示す図である。 本発明の実施形態におけるＣＭＯＳ型エリアセンサの画素部を示す回路図である。 従来のＣＭＯＳセンサーの動作タイミングチャート（概念図）である。 従来のＣＭＯＳセンサーの動作タイミングチャート（詳細図）である。 本発明の実施形態におけるＡＦＥ内部のクランプ回路の構成例を示す図である。 本発明の実施形態における撮像素子及びＡＦＥの駆動タイミングチャート（概略図）である。 本発明の実施形態における撮像素子及びＡＦＥの駆動タイミングチャート（詳細図）である。 従来の垂直シェーディングの補正例を示す図である。

符号の説明

１１１ 撮影用レンズ
１１２ シャッター
１１４ 撮像素子（ＣＭＯＳセンサー）
１１６ ＡＦＥ
１１８ タイミング発生回路
１２０ 画像処理回路
１２２ メモリ制御回路
１５０ システム制御回路
１６０ 操作部

Claims (5)

1. 光電変換により画像データを生成する撮像素子と、
   前記撮像素子のオプティカルブラック領域のクランプ動作における電荷の引き込み量から前記撮像素子内の上下位置差に応じて発生する前記撮像素子の暗電流差を検知することで上下差補正係数を算出する暗電流差検知手段と、
   予め記憶されている垂直シェーディング補正値に前記暗電流差検知手段により算出された前記上下差補正係数を加味して、前記画像データに対する垂直方向のシェーディング補正を行うシェーディング補正手段と、
   を有することを特徴とする撮像装置。
2. 前記引き込み量のデータは、前記撮像素子の各行の画像データに追加されたものであることを特徴とする請求項１記載の撮像装置。
3. 前記シェーディング補正手段は、前回の撮影からの経過時間が所定時間未満である場合に、前記画像データに対する垂直方向のシェーディング補正を行うことを特徴とする請求項１又は２記載の撮像装置。
4. 前記シェーディング補正手段は、前回の撮影モードが連写モードまたは天体撮影モードである場合に、前記画像データに対する垂直方向のシェーディング補正を行うことを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
5. 撮像素子の光電変換により画像データを生成する撮像ステップと、
   前記撮像素子のオプティカルブラック領域のクランプ動作における電荷の引き込み量から前記撮像素子内の上下位置差に応じて発生する前記撮像素子の暗電流差を検知することで上下差補正係数を算出する暗電流差検知ステップと、
   予め記憶されている垂直シェーディング補正値に前記算出された前記上下差補正係数を加味して、前記画像データに対する垂直方向のシェーディング補正を行うシェーディング補正ステップと、
   を有することを特徴とする撮像方法。

Images