JP2006121293A - 固体撮像装置 - Google Patents

Abstract

【課題】 固体撮像素子を用いた撮像装置において、固体撮像素子における欠陥画素部の補正について、補正に関するメモリの使用容量を抑え、かつ補正演算処理の高速化を図り、速写性等の使用感を損なわずに良好な画質を得ることを目的とする。
【解決手段】 撮像装置は、固体撮像素子における欠陥画素が一方向に連続する欠陥画素部については、連続する欠陥画素部用の一律の補正値にて補正を行う。
【選択図】 図６

Description

本発明は、固体撮像素子を用いた撮像装置に関するもので、特に固体撮像素子における欠陥画素部の補正に関するものである。

従来、デジタルカメラやビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤやＣＭＯＳエリアセンサ等の固体撮像素子が一般的に使用されている。

また、前記固体撮像素子については、その製造過程において発生する欠陥画素が存在し、画質の低下や製造上の歩留まりを下げ、コストアップの要因の一つとなっていることが知られている。

さらに前記欠陥画素は、一画素部単独のみの欠陥である場合に加え、一方向に隣接する画素が連続して欠陥となる連続する欠陥画素部となる場合がある。

図４は前記連続する欠陥画素部による画像の一例を示したものであり、図中Ｃが一方向に連続する欠陥画素部となっている。

図２、図３に示すＣＭＯＳエリアセンサの画素部回路の一例および、動作タイミングの一例を用いて説明を行う。

図２はＣＭＯＳエリアセンサの画素部回路の一例を示した図である。

同図において、画素内にはフォトダイオード１、転送スイッチ２、リセットスイッチ３、画素アンプ１０、行選択スイッチ６が設けてあり、転送スイッチ２のゲートは垂直走査回路１４からのΦＴＸ（ｎ，ｎ＋１）に接続され、リセットスイッチ３のゲートは垂直走査回路１４からのΦＲＥＳ（ｎ，ｎ＋１）に接続され、行選択スイッチ６のゲートは垂直走査回路１４からのΦＳＥＬ（ｎ，ｎ＋１）に接続されている。

光電変換は該フォトダイオード１でおこなわれ、光量電荷の蓄積期間中は転送スイッチ２はオフ状態であり、画素アンプを構成するソースフォロアのゲートにはこのフォトダイオード１で光電変換された電荷は転送されない。該画素アンプを構成するソースフォロアのゲート１１は、蓄積開始前に該リセットスイッチ３がオンし、適当な電圧に初期化されている。すなわち、これがダークレベルとなり、フォトダイオード１に電荷が蓄積される前の基準レベルとなる。

連続する欠陥画素部のダークレベルついては、他の正常画素に比べオフセットをもった、異なった値となっている。これは、連続する欠陥画素部となる箇所の横の列方向に共通配線されているリセット電源４のラインが、製造時の不具合によって抵抗成分等をもってしまい、そのために初期化される電圧が正常画素とは異なってしまう為である。

このダークレベルの差、つまり蓄積前のフォトダイオードの基準レベルの差が、信号レベルを読み出した際にオフセットをもつ連続する欠陥画素部を発生させることになる。

次に同時に行選択スイッチ６がオンになると、負荷電流源７と該画素アンプ１０で構成されるソースフォロア回路が動作状態になり、ここで該転送スイッチ２をオンさせることで該フォトダイオード１に蓄積されていた電荷は、該画素アンプを構成するソースフォロアのゲートに転送される。ここで４はリセット電源、５はソースフォロアを駆動する電源である。

ここで、選択行の出力が垂直出力線１３上に発生する。この出力は転送ゲート１５ａを介して、信号蓄積部１５に蓄積される。信号蓄積部１５に一時記憶された出力は水平走査回路１６によって順次出力アンプ部へ読み出される。

図３は図２のＣＭＯＳ型エリアセンサの動作タイミング図の一例である。

全画素リセット期間Ｔ１のタイミングで、ΦＴＸ（ｎ），ΦＴＸ（ｎ＋１）がアクティブになり、全画素の該フォトダイオード１の電荷は、該転送スイッチ２を介して該ソースフォロアのゲートに転送され、該フォトダイオード１はリセットされる。この状態はフォトダイオード１のカソード電荷がソースフォロアのゲートに移って平均化された状態であるが、ソースフォロアのゲートのキャパシタ９の容量成分を大きくすることで、フォトダイオード１のカソードをリセットしたレベルと同様になる。このときのリセット状態が前述のダークレベルであり、正常画素部と連続する欠陥画素部とで異なる値の状態となる。

さらにこのとき、対象画像の光量を導光する不図示のメカシャッターは開いており時間Ｔ１の終了と同時に、全画素同時に蓄積を開始する。該メカシャッターはＴ３の期間を開いたままで、この間がフォトダイオード１の蓄積期間となる。

Ｔ３の時間経過後、Ｔ４のタイミングでメカシャッターは閉じ、該フォトダイオード１の光電荷の蓄積が終了する。この状態では該フォトダイオード１に電荷が蓄積されている。次に各ライン毎に読み出しがスタートする。すなわち、Ｎ−１行目を読み出してからＮ行目を読み出す。

時間Ｔ５の期間ΦＳＥＬ（ｎ）がアクティブになり該行選択スイッチ６がオンし、ｎ行目につながっている全ての画素の該画素アンプ１０で構成されるソースフォロア回路が動作状態になる。

ここで、該画素アンプ１０で構成されるソースフォロアのゲートは、Ｔ２の期間、リセットスイッチ３がオン、ΦＳＥＬ（ｎ）がアクティブになり、該行選択スイッチ６がオンし、該ソースフォロアのゲート１１は初期化され、リセットレベルつまりダークレベルとなる。

次に、該フォトダイオード１に蓄積されていた信号電荷をΦＴＸ（ｎ）をアクティブとすることで、転送スイッチ２をオンとし、該画素アンプ１０で構成されるソースフォロアのゲート１１に転送する。この時、該画素アンプ１０で構成されるソースフォロアのゲート１１は転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。

ここで、ΦＴＳがアクティブになり、転送ゲート１５ａがオンし、信号レベルが該信号蓄積部１５に保持される。この動作は、Ｎ行につながっている全ての画素に対して同時並列に実行される。この信号を該水平走査回路１６によって、該信号蓄積部１５に蓄積された信号レベルの信号を水平走査し、時系列的に、Ｔ７のタイミングで出力される。これでＮ行の出力は終了である。同様に、ΦＳＥＬ（ｎ＋１），ΦＲＥＳ（ｎ＋１），ΦＴＸ（ｎ＋１），ΦＴＳを図３に示す様にＮ行目と同様に駆動することで、Ｎ＋１行目の信号を読み出すことができる。

このように読み出された信号レベルは、基準のダークレベルを含めた信号レベルであり、連続する欠陥画素部については、前述のオフセットをもつダークレベルであることから、正常画素に比べオフセットをもった信号レベルとなってしまう。このため図４に示したような連続する欠陥画素部によって、一方向に連続するオフセットをもった線状の部位を有する画像となってしまう。

ここで、前記連続する欠陥画素部について補正を行う場合、公知の複数の撮影画像を用いた補正処理により、画像の画質向上を行うことが考えられる。

例えば、実際の撮像動作直前または直後に、固体撮像素子全体を遮光した状態で撮像動作を行い、実際の撮像画像信号から遮光状態時の画像信号を減算するようにすることで、暗電流等に起因した欠陥画素による画質の低下を低減させる技術が知られている（例えば、特許文献１参照。）。

また、従来より欠陥画素部に対しては、欠陥画素の周囲画素を用いた補間処理により、撮影画像の画質向上を図ることも知られており、たとえば、欠陥画素の位置情報について一画素毎にメモリに記憶し、その位置情報をもとに周辺の隣接画素からの出力を置換することで補正を行わせる技術が知られている（例えば、特許文献２参照。）。

さらには、欠陥画素に対して補間対象である隣接画素が欠陥画素であった場合、その隣接する欠陥画素を除外し、残りの補間対象の隣接画素を用いて補間処理を行うことにより、隣接画素が欠陥画素であっても良好な補正を行う技術が提案されている（例えば、特許文献３参照。）。
特開２００１−０２８７１３号公報 特開２００１−０５７６５６号公報 特開２０００−２４４８２３号公報

しかしながら、連続する欠陥画素部について補正を行う場合、従来の実際の撮像画像信号から撮影動作の直前または直後の遮光状態時における画像信号を減算して補正を行う方法では、ノイズ成分はランダム成分が加算されてしまうためＳ／Ｎの低下は避けらず、さらに減算用のダーク画像取得のために撮影動作が２回も必要となるので、その分連写性を損ねてしまうことになる。

また、前記特許文献３等のように、補間するために欠陥画素の一画素一画素毎に位置情報を要していると、記憶させるメモリ容量も横一ライン分の総画素数分が必要であるため、その分多大なメモリ容量が必要となってしまい、さらには隣接画素のアドレスも一画素毎に読み出す必要があるため、読み出し時間もその分費やしてしまうことになる。とくに昨今の高画質化に伴う多画素化が進む中では、画素数が増えるほどに費やしてしまうことになる。

本発明は上述の事情に鑑みてなされたものであり、
本発明の目的は、固体撮像素子における欠陥画素部の補正について、欠陥画素が一方向に連続する欠陥画素部については、連続する欠陥画素部用の一律の補正値にて補正を行うことにより、欠陥画素部の補正に関するメモリ使用容量を抑え、かつ補正演算処理の高速化を図る撮像装置を提供することにある。

この発明は下記の構成を備えることにより上記課題を解決できるものである。

（１）固体撮像素子における欠陥画素部に関する情報を記憶する記憶手段と、該記憶手段にて記憶された欠陥画素部に関する情報に基づいて欠陥画素部からの信号を補正する補正手段とを備える固体撮像装置において、前記記憶手段にて記憶する欠陥画素部に関する情報は、欠陥画素が一方向に連続する欠陥画素部として判定されている欠陥画素部については、連続する欠陥画素部の先頭画素の位置情報および連続する画素数とし、前記補正手段による補正は、欠陥画素が一方向に連続する欠陥画素部として判定されている欠陥画素部については、前記一方向に連続する欠陥画素部の平均値と前記一方向に連続する欠陥画素部の方向と平行に隣接する複数の画素信号の平均値との差分を、前記一方向に連続する欠陥画素部の信号と加減算することにより補正することを特徴とする固体撮像装置。

（２）前記一方向に連続する欠陥画素部は、正常画素に対して所定値以下または所定値以上のオフセットを有する画素部であることを特徴とする前記（１）記載の固体撮像装置。

（３）前記固体撮像素子はベイヤー配列であり、前記欠陥画素の方向と平行に隣接する複数の画素は、前記連続する欠陥画素と同色となることを特徴とする前記（１）記載の固体撮像装置。

固体撮像素子における欠陥画素部の補正について、欠陥画素が一方向に連続する場合においても、欠陥画素部の補正に関するメモリ使用容量を抑え、かつ補正演算処理に要する時間も短縮化された固体撮像装置を提供することが可能となる。

以下本発明を実施するための最良の形態を、実施例により詳しく説明する。

図１は実施の形態における撮像装置であるところの電子カメラの構成を示すブロック図である。図において、１００は画像処理装置である。２１は撮像素子１７の露光量を制御するシャッターである。１７は光学像を電気信号に変換する撮像素子であり、本実施例上は撮像素子１７としてベイヤー配列のＣＭＯＳエリアセンサを使用している。なお、上述の図２で示したＣＭＯＳエリアセンサと同様のものであり、詳細な説明は割愛する。

レンズユニット３００内の撮影レンズ３１０に入射した光線は、絞り３１２、レンズマウント３０６、１０６、ミラー１３０およびシャッター２１を通じて一眼レフ方式により導かれた撮像素子１７上に光学像として結像する。

１９は撮像素子１７から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換器である。１８は撮像素子１７、Ａ／Ｄ変換器１９およびＤ／Ａ変換器２６にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路２２およびシステム制御回路５０によって制御される。

２０は画像処理回路であり、Ａ／Ｄ変換器１９からのデータあるいはメモリ制御回路２２からのデータに対して所定の画素補間処理や色変換処理を行う。

画像処理回路２０は必要に応じて撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づき、システム制御回路５０が露光（シャッター）制御部４０および測距制御部４２を制御するためのＴＴＬ（スルー・ザ・レンズ）方式のＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理およびＥＦ（フラッシュ調光）処理を行う。

また、画像処理回路２０は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてＴＴＬ方式のＡＷＢ（オートホワイトバランス）処理を行う。

さらには、欠陥画素部の補正に関しても、不揮発性メモリ５６に記憶された欠陥画素部の情報に基づき、通常の一画素部単独の欠陥画素部、連続する欠陥画素部についても補正処理を行う。

尚、本実施形態では、測距制御部４２および測光制御部４６を専用に備えているので、システム制御回路５０は、測距制御部４２および測光制御部４６を用いてＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理の各処理を行い、画像処理回路２０を用いてＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理の各処理を行わない構成としてもよい。

また、測距制御部４２および測光制御部４６を用いてＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理の各処理を行い、さらに、画像処理回路２０を用いてＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ調光）処理の各処理を行う構成としてもよい。

２２はメモリ制御回路であり、Ａ／Ｄ変換器１９、タイミング発生回路１８、画像処理回路２０、画像表示メモリ２４、Ｄ／Ａ変換器２６、メモリ３０および圧縮・伸長回路３２を制御する。

Ａ／Ｄ変換器１９からのデータは、画像処理回路２０およびメモリ制御回路２２を介して、あるいは直接、メモリ制御回路２２を介して画像表示メモリ２４あるいはメモリ３０に書き込まれる。

２４は画像表示メモリ、２６はＤ／Ａ変換器である。２８はＴＦＴ方式のＬＣＤからなる画像表示部である。画像表示メモリ２４に書き込まれた表示用の画像データはＤ／Ａ変換器２６を介して画像表示部２８に表示される。撮像された画像データを画像表示部２８で逐次表示する場合、電子ファインダ機能を実現することが可能である。また、画像表示部２８はシステム制御回路５０の指示にしたがって表示のＯＮ／ＯＦＦを任意に行うことが可能であり、表示をＯＦＦにした場合、画像処理装置１００の電力消費を大幅に低減することができる。

３０は撮影された静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶容量を有している。したがって、複数枚の静止画像を連続して撮影する連写撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ３０に対して行うことが可能である。また、メモリ３０はシステム制御回路５０の作業領域としても使用することが可能である。

３２は適応離散コサイン変換（ＡＤＣＴ）などにより画像データを圧縮伸長する圧縮・伸長回路であり、メモリ３０に格納された画像を読み込んで圧縮処理あるいは伸長処理を行い、処理を終えたデータをメモリ３０に書き込む。

４０は測光制御部４６からの測光情報に基づいて絞り３１２を制御する絞り制御部３４０と連携しながらシャッター２１を制御するシャッター制御部である。

４２はＡＦ（オートフォーカス）処理を行うための測距手段であるところの測距制御部であり、レンズユニット３００内の撮影レンズ３１０に入射した光線を絞り３１２、レンズマウント３０６、１０６、ミラー１３０および測距用サブミラー（図示せず）を介して一眼レフ方式で入射することにより、光学像として結像された画像の合焦状態を測定する。

４６はＡＥ（自動露出）処理を行うための測光手段であるところの測光制御部であり、レンズユニット３００内の撮影レンズ３１０に入射した光線を、絞り３１２、レンズマウント３０６、１０６、ミラー１３０および測光用サブミラー（図示せず）を介して一眼レフ方式で入射することにより、光学像として結像された画像の露出状態を測定する。

該測光制御部４６はフラッシュ部４８と連携することにより、ＥＦ（フラッシュ調光）処理機能も有する。

また、本実施例における測光制御部４６は、複数の測光エリアを備える周知の分割測光方式であり、撮影シーン内の複数ポイント（例えば３５ポイント）を測光し、その結果に応じて露出を決定するものとする。

４８はフラッシュ部であり、ＡＦ補助光の投光機能およびフラッシュ調光機能を有する。

尚、前述したように、撮像素子１７によって撮像された画像データを用いて画像処理回路２０により演算された演算結果に基づき、システム制御回路５０が露光（シャッター）制御部４０、絞り制御部３４０、測距制御部３４２に対し、ビデオＴＴＬ方式を用いた露出制御およびＡＦ（オートフォーカス）制御を行うことが可能である。

また、測距制御部４２による測定結果と、撮像素子１７によって撮像された画像データを画像処理回路２０によって演算した演算結果とを用いて、ＡＦ（オートフォーカス）制御を行うようにしてもよい。さらに、測光制御部４６による測定結果と、撮像素子１７によって撮像された画像データを画像処理回路２０によって演算した演算結果とを用いて露出制御を行うようにしてもよい。

５０は画像処理装置１００全体を制御するシステム制御回路であり、周知のＣＰＵなどを内蔵する。５２はシステム制御回路５０の動作用の定数、変数、プログラムなどを記憶するメモリである。５４はシステム制御回路５０でのプログラムの実行に応じて、文字、画像、音声などで動作状態やメッセージなどを表示する液晶表示装置、スピーカなどを有する表示部であり、画像処理装置１００の操作部近辺の視認し易い単数あるいは複数箇所に設置されている。表示部５４は、ＬＣＤ、ＬＥＤ、発音素子などの組み合わせにより構成されている。また、表示部５４の一部の機能は光学ファインダ１０４内に設けられている。

表示部５４の表示内容のうち、ＬＣＤなどに表示するものとしては、シングルショット／連写撮影表示、セルフタイマ表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体２００、２１０の着脱状態表示、レンズユニット３００の着脱状態表示、通信Ｉ／Ｆ動作表示、日付・時刻表示、外部コンピュータとの接続状態を示す表示などがある。

また、表示部５４の表示内容のうち、光学ファインダ１０４内に表示するものとしては、合焦表示、撮影準備完了表示、手振れ警告表示、フラッシュ充電表示、フラッシュ充電完了表示、シャッタースピード表示、絞り値表示、露出補正表示、記録媒体書き込み動作表示などがある。

さらに、表示部５４の表示内容のうち、ＬＥＤ等に表示するものとしては、例えば、合焦表示、撮影準備完了表示、手振れ警告表示、フラッシュ充電表示、フラッシュ充電完了表示、記録媒体書き込み動作表示、マクロ撮影設定通知表示、二次電池充電表示などがある。

また、表示部５４の表示内容のうち、ランプ等に表示するものとしては、例えば、セルフタイマ通知ランプ等がある。このセルフタイマ通知ランプはＡＦ補助光と共用してもよい。

５６は後述するプログラムなどが格納された電気的に消去・記録可能な記憶手段であるところの不揮発性メモリであり、不揮発性メモリとしてＥＥＰＲＯＭなどが用いられる。この不揮発性メモリ５６には、各種パラメータやＩＳＯ感度などの設定値、欠陥画素部の補正処理を行う際に用いる欠陥画素部に関する補正用データ等が格納される。

尚、欠陥画素部に関する補正用データは、一画素部単独によるものと連続する欠陥画素部とで分けられており、一画素部単独による欠陥画素部では欠陥画素の位置を示す位置情報が、また一方向に連続する欠陥画素部では、連続する画素部における先頭の画素と終端の画素の位置情報が、連続する欠陥画素部の位置および画素数の情報として各々格納されている。

また上記補正データは、本実施例ではＣＭＯＳエリアセンサの製造工場によりチェックされて送られたセンサ個々に対応した補正データが格納されているが、これに限るものではなく、カメラに組み込んだ後、新たに欠陥画素部に関する情報を作り出し、格納させるようにしてもよい。

６０、６２、６４、６６、６８および７０はシステム制御回路５０の各種動作指示を入力するための操作部であり、スイッチ、ダイヤル、タッチパネル、視線検知によるポインティング、音声認識装置などの単数あるいは複数の組み合わせで構成される。これら操作部の詳細を以下に示す。

６０はモードダイアルスイッチであり、自動撮影モード、プログラム撮影モード、シャッター速度優先撮影モード、絞り優先撮影モード、マニュアル撮影モード、焦点深度優先（デプス）撮影モード、ポートレート撮影モード、風景撮影モード、接写撮影モード、スポーツ撮影モード、夜景撮影モード、パノラマ撮影モードなどの各機能撮影モードを切り替えて設定可能である。

６２はシャッタースイッチ（ＳＷ１）であり、シャッターボタン（図示せず）の操作途中でＯＮとなり、ＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュ調光）処理などの動作開始を指示する。

６４はシャッタースイッチ（ＳＷ２）であり、シャッターボタン（図示せず）の操作完了でＯＮとなる。このシャッタースイッチ（ＳＷ２）６４は、撮像素子１７から読み出した信号をＡ／Ｄ変換器１９、メモリ制御回路２２を介してメモリ３０に画像データを書き込む露光処理、画像処理回路２０やメモリ制御回路２２での演算を用いた現像処理、メモリ３０から画像データを読み出し、圧縮・伸長回路３２で圧縮を行い、記録媒体２００、２０１に画像データを書き込む記録処理という一連の処理の動作開始を指示する。

６６は再生スイッチであり、撮影モード状態で撮影した画像をメモリ３０あるいは記録媒体２００、２１０から読み出して画像表示部２８に表示する再生動作の開始を指示する。

６８は単写／連写スイッチであり、シャッタースイッチＳＷ２を押した場合、１コマの撮影を行って待機状態とする単写モードと、シャッタースイッチＳＷ２を押している間、連続して撮影を行い続ける連写モードとを設定可能である。

７０は各種ボタンやタッチパネルなどからなる操作部であり、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写／連写／セルフタイマ切替ボタン、メニュー移動＋（プラス）ボタン、メニュー移動−（マイナス）ボタン、再生画像移動＋（プラス）ボタン、再生画像−（マイナス）ボタン、撮影画質選択ボタン、露出補正ボタン、日付／時間設定ボタン、パノラマモード等の撮影および再生を実行する際に各種機能の選択および切り替えを設定する選択／切り替えボタン、パノラマモード等の撮影および再生を実行する際に各種機能の決定および実行を設定する決定／実行ボタン、画像表示部２８のＯＮ／ＯＦＦを設定する画像表示ＯＮ／ＯＦＦスイッチ、撮影直後に撮影した画像データを自動再生するクイックレビュー機能を設定するクイックレビューＯＮ／ＯＦＦスイッチ、ＪＰＥＧ圧縮の圧縮率を選択するため、あるいは撮像素子の信号をそのままディジタル化して記録媒体に記録するＣＣＤＲＡＷモードを選択するためのスイッチである圧縮モードスイッチ、再生モード、マルチ画面再生・消去モード、ＰＣ接続モード等の各機能モードを設定可能な再生スイッチ、シャッタースイッチＳＷ１を押した際にオートフォーカス動作を開始し、一旦合焦した場合、その合焦状態を保ち続けるワンショットＡＦモードとシャッタースイッチＳＷ１を押している間、連続してオートフォーカス動作を続けるサーボＡＦモードとを設定可能なＡＦモード設定スイッチなどがある。

また、上記プラスボタンおよびマイナスボタンの各機能は、回転ダイアルスイッチを備えることによって、より軽快に数値や機能を選択することが可能となる。

７２は電源スイッチであり、画像処理装置１００の電源オン、電源オフの各モードを切り替え設定可能である。また、画像処理装置１００に接続されたレンズユニット３００、外部ストロボ、記録媒体２００、２１０等の各種付属装置の電源オン、電源オフの設定も合わせて切り替え設定可能である。

８０は電源制御部であり、電池検出回路、ＤＣ−ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路などから構成されており、電池の装着の有無、電池の種類、電池残量の検出を行い、その検出結果およびシステム制御回路５０の指示に基づいてＤＣ−ＤＣコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部に供給する。

８２および８４はコネクタ、８６はアルカリ電池やリチウム電池などの一次電池、ＮｉＣｄ電池、ＮｉＭＨ電池、Ｌｉ電池などの二次電池、ＡＣアダプタなどからなる電源部である。

９０および９４はメモリカードやハードディスク等の記録媒体とのインターフェース、９２および９６はメモリカードやハードディスクなどの記録媒体との接続を行うコネクタ、９８はコネクタ９２、９６に記録媒体２００、２１０が装着されているか否かを検知する記録媒体着脱検知部である。

尚、本実施形態では、記録媒体を取り付けるインターフェースおよびコネクタが２系統装備されているが、記録媒体を取り付けるインターフェースおよびコネクタは単数あるいは任意の数の系統数装備されていてもよい。また、異なる規格のインターフェースおよびコネクタとして、ＰＣＭＣＩＡカードやＣＦ（コンパクトフラッシュ(登録商標)）カードなどの規格に準拠したものを用いてもよい。

さらに、インターフェース９０、９４、コネクタ９２、９６をＰＣＭＣＩＡカードやＣＦ（コンパクトフラッシュ(登録商標)）カードなどの規格に準拠したものを用いて構成した場合、ＬＡＮカード、モデムカード、ＵＳＢカード、ＩＥＥＥ１３９４カード、Ｐ１２８４カード、ＳＣＳＩカード、ＰＨＳなどの通信カードなどの各種通信カードを接続することより、他のコンピュータやプリンタなどの周辺機器との間で画像データや画像データに付属した管理情報を相互に転送することが可能である。

１０４は光学ファインダであり、撮影レンズ３１０に入射した光線を、一眼レフ方式によって、絞り３１２、レンズマウント３０６、１０６、ミラー１３０、１３２を介して導き、光学像として結像させて表示することが可能である。これにより、画像表示部２８による電子ファインダ機能を使用することなく、光学ファインダ１０４だけを用いて撮影を行うことが可能である。また、光学ファインダ１０４内には、表示部５４の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示などが設けられている。

１１０は通信部であり、ＲＳ２３２Ｃ、ＵＳＢ、ＩＥＥＥ１３９４、Ｐ１２８４、ＳＣＳＩ、モデム、ＬＡＮ、無線通信などの各種通信機能を有する。１１２は通信部１１０により画像処理装置１００を他の機器と接続するコネクタ、もしくは無線通信を行う場合のアンテナである。

１２０はレンズマウント１０６内で画像処理装置１００をレンズユニット３００と接続するためのインターフェースである。１２２は画像処理装置１００をレンズユニット３００と電気的に接続するコネクタである。また、レンズマウント１０６および／またはコネクタ１２２にレンズユニット３００が装着されているか否かは、不図示のレンズ着脱検知部により検知される。

コネクタ１２２は画像処理装置１００とレンズユニット３００との間で制御信号、状態信号、データ信号などを伝え合うと共に、各種電圧の電流を供給する機能も備えている。また、コネクタ１２２は電気通信だけでなく、光通信、音声通信などを伝達する構成としてもよい。

１３０、１３２はミラーであり、撮影レンズ３１０に入射した光線を、一眼レフ方式によって光学ファインダ１０４に導く。ミラー１３２はクイックリターンミラーの構成にしてもハーフミラーの構成にしてもどちらでもよい。

２００はメモリカードやハードディスクなどの記録媒体である。記録媒体２００は、半導体メモリや磁気ディスクなどから構成される記録部２０２、画像処理装置１００とのインターフェース２０４、および画像処理装置１００との接続を行うコネクタ２０６を有している。２１０は、記録媒体２００と同様、メモリカードやハードディスク等の記録媒体である。記録媒体２１０は、半導体メモリや磁気ディスク等から構成される記録部２１２、画像処理装置１００とのインターフェース２１４、および画像処理装置１００との接続を行うコネクタ２１６を有している。

３００は交換レンズタイプのレンズユニットである。３０６はレンズユニット３００を画像処理装置１００と機械的に結合するレンズマウントである。レンズマウント３０６内には、レンズユニット３００を画像処理装置１００と電気的に接続する各種機能が含まれている。

３１０は撮影レンズ、３１２は絞りである。３２０はレンズマウント３０６内でレンズユニット３００を画像処理装置１００と接続するためのインターフェースである。３２２はレンズユニット３００を画像処理装置１００と電気的に接続するコネクタである。

コネクタ３２２は画像処理装置１００とレンズユニット３００との間で制御信号、状態信号、データ信号などを伝え合うと共に、各種電流が供給され、あるいは電流を供給する機能を備えている。また、コネクタ３２２は電気信号だけでなく、光信号、音声信号などを伝達する構成としてもよい。

３４０は測光制御部４６からの測光情報に基づいて、シャッター２１を制御するシャッター制御部４０と連携しながら、絞り３１２を制御する絞り制御部である。３４２は撮影レンズ３１０のフォーカシングを制御する測距制御部である。３４４は撮影レンズ３１０のズーミングを制御するズーム制御部である。３５０はレンズユニット３００全体を制御するレンズシステム制御回路である。レンズシステム制御回路３５０は、動作用の定数、変数、プログラムなどを記憶するメモリやレンズユニット３００固有の番号などの識別情報、管理情報、開放絞り値や最小絞り値、焦点距離等の機能情報、現在や過去の各設定値などを保持する不揮発メモリの機能も備えている。

なお、本実施例では記載されていないが、不図示の、撮影環境における周囲温度を検出する温度計および撮像素子１７あるいは画像処理回路２０におけるゲインの設定を変更することによりＩＳＯ感度を設定できるＩＳＯ感度設定スイッチを撮像装置である電子カメラに設け、温度条件やＩＳＯ感度設定条件に応じて、補正手段による補正を変更できるように構成してもよい。

図６および図７は画像処理装置１００の撮影動作処理手順を示すフローチャートである。この処理プログラムは不揮発メモリ５６などの記憶媒体に格納されており、メモリ５２にロードされてシステム制御回路５０内のＣＰＵによって実行される。

Ｓ１０１は、電池交換などの電源投入により、システム制御回路５０はフラグや制御変数等を初期化し、画像処理装置１００の各部に対して必要な所定の初期設定を行う。

Ｓ１０２は、システム制御部５０は、電源スイッチ７２の設定位置を判別し、電源スイッチ７２が電源ＯＦＦに設定されているか否かを判別する。

ステップＳ１０３は、電源スイッチ７２が電源ＯＦＦに設定されている場合、各表示部の表示を終了状態に変更し、フラグや制御変数などを含む必要なパラメータや設定値、設定モードを不揮発性メモリ５６に記録し、電源制御部８０により画像表示部２８を含む画像処理装置１００各部の不要な電源を遮断する等の所定の終了処理を行った後、ステップＳ１０２の処理に戻る。

ステップＳ１０４は、ステップＳ１０２で電源スイッチ７２が電源ＯＮに設定されていた場合、システム制御回路５０は電源制御部８０により電池などの電源８６の残容量や動作状況が画像処理装置１００の動作に問題があるか否かを判別し、問題があると判別された場合はステップＳ１０５へ、問題がないと判別された場合はステップＳ１０６へ移行する。

ステップＳ１０５は、表示部５４に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。

ステップＳ１０６は、モードダイアルスイッチ６０の設定位置を判断し、モードダイアルスイッチ６０が撮影モードに設定されているか否かを判別し、モードダイアルスイッチ６０がその他のモードに設定されている場合は、ステップＳ１０７へ、モードダイアルスイッチ６０が撮影モードに設定されている場合はステップＳ１０８へ移行する。

ステップＳ１０７は、選択されたモードに応じた処理を実行し、実行後にステップＳ１０２の処理に戻る。

ステップＳ１０８は、記録媒体２００、２０１が装着されているか否かの判断、記録媒体２００、２０１に記録された画像データの管理情報の取得、および記録媒体２００、２０１の動作状態が画像処理装置１００の動作、特に記録媒体に対する画像データの記録再生動作に問題があるか否かを判別し、問題があると判別された場合は既に説明済みであるステップＳ１０５へ、問題がないと判別された場合はステップＳ１０９へ移行する。

ステップＳ１０９は、表示部５４を用いて画像や音声により画像処理装置１００の各種設定状態の表示を行う。ここで、画像表示部２８の画像表示スイッチがＯＮである場合、画像表示部２８を用いて画像や音声により画像処理装置１００の各種設定状態を表示するようにしてもよい。

ステップＳ１１０は、シャッタースイッチＳＷ１が押されているか否かを判別し、シャッタースイッチＳＷ１が押されていない場合、ステップＳ１０２の処理に戻り、シャッタースイッチＳＷ１が押されている場合は、ステップＳ１１１へ移行する。

ステップＳ１１１は、測距処理を行って撮影レンズ３１０の焦点を被写体に合わせ、測光処理を行って絞り値およびシャッター速度を決定する測距・測光処理を行う。

なお、測光処理では、必要であればフラッシュの設定も行う。

ステップＳ１１２は、シャッタースイッチＳＷ２が押されているか否かを判別し、シャッタースイッチＳＷ２が押されていない場合はステップＳ１１３へ、シャッタースイッチＳＷ２が押されている場合はステップＳ１１４へ移行する。

ステップＳ１１３は、シャッタースイッチＳＷ１が離されたか否かを判別し、シャッタースイッチＳＷ１が離されていない場合ステップＳ１１１へ戻り、シャッタースイッチＳＷ１が離されるとステップＳ１０２へ移行する。

ステップＳ１１４では、システム制御回路５０は、撮影した画像データの記憶可能な画像記憶バッファ領域がメモリ３０にあるか否かを判別し、メモリ３０の画像記憶バッファ領域内に新たな画像データの記憶可能な領域がないと判別された場合はステップＳ１１５へ、新たな画像データの記憶可能な領域があると判別された場合はステップＳ１１６へ移行する。

ステップＳ１１５では、表示部５４に画像の表示や音声の出力により所定の警告を行った後、ステップＳ１０２の処理に戻る。

例えば、メモリ３０の画像記憶バッファ領域内に記憶可能な最大枚数の連写撮影を行った直後であり、メモリ３０から読み出して記憶媒体２００、２１０に書き込むべき最初の画像がまだ記憶媒体２００、２１０に未記録な状態であり、まだ１枚の空き領域もメモリ３０の画像記憶バッファ領域上に確保できない状態である場合などである。

尚、撮影した画像データを圧縮処理してからメモリ３０の画像記憶バッファ領域に記憶する場合、圧縮した後の画像データ量が圧縮モードの設定に応じて異なることを考慮して、記憶可能な領域がメモリ３０の画像記憶バッファ領域上にあるか否かをステップＳ１１４の処理で判断することになる。

ステップＳ１１６では、システム制御回路５０は、撮像して所定時間蓄積した撮像信号を撮像素子１７から読み出し、Ａ／Ｄ変換器１９、画像処理回路２０およびメモリ制御回路２２を介して、あるいはＡ／Ｄ変換器１９から直接、メモリ制御回路２２を介して、メモリ３０の所定領域に撮影した画像データを書き込む撮影処理を実行する。なお、ここでは既に説明を行った図２、図３に示した撮像素子の駆動動作が行われている。

ステップＳ１１７では、欠陥画素部に対して補正処理が行われる。

システム制御回路５０は、不揮発性メモリ５０に書き込まれている欠陥画素部に関する補正用データとして、一画素部単独による欠陥画素部に対応する全画素中における位置情報として座標（Ｘ，Ｙ）を示したアドレスデータを読み出し、メモリ３０に書き込まれた撮影された画像データに対して、隣接画素からの補間による補正処理をおこなう。

また、連続する欠陥画素部に対応した位置情報として、連続する欠陥画素部の先頭および終端の欠陥画素の座標（Ｘ，Ｙ）を示したアドレスデータを読み出し、欠陥画素の先頭からその連続する方向と長さ情報を得て、補正値を求め、メモリ３０に書き込まれた撮影された画像データに対して連続する欠陥画素部に対する補正処理も行う。なお詳細については後述にて説明を行う。

ステップＳ１１８では、システム制御回路５０は、メモリ３０の所定領域に書き込まれた画像データの一部をメモリ制御回路２２を介して読み出して現像処理を行うために必要なＷＢ（ホワイトバランス）積分演算処理、ＯＢ（オプティカルブラック）積分演算処理を行い、演算結果をシステム制御回路５０の内部メモリあるいはメモリ５２に記憶し、システム制御回路５０は、メモリ制御回路２２、必要に応じて画像処理回路２０を用いて、メモリ３０の所定領域に書き込まれた撮影画像データを読み出し、システム制御回路５０の内部メモリあるいはメモリ５２に記憶した演算結果を用いて、ＡＷＢ（オートホワイトバランス）処理、ガンマ変換処理、色変換処理を含む各種現像処理を行う。

ステップＳ１１９は、システム制御回路５０は、メモリ３０の所定領域に書き込まれた画像データを読み出して、設定されたモードに応じた画像圧縮処理を圧縮・伸長回路３２により行い、メモリ３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みを行う。

ステップＳ１２０は、システム制御回路５０は、メモリ３０の画像記憶バッファ領域に記憶された画像データを読み出し、インターフェース９０、９４、コネクタ９２、９６を介して、メモリカードやコンパクトフラッシュ(登録商標)カード等の記録媒体２００、２１０に読み出した画像データを書き込む記録処理を開始する。

この記録開始処理は、メモリ３０の画像記憶バッファ領域の空き画像部分に、撮影して一連の処理を終えた画像データの書き込みが新たに行われる度に、その画像データに対して実行される。

尚、記録媒体２００、２０１に画像データの書き込みを行っている間、書き込み動作中であることを示すために、表示部５４に例えばＬＥＤを点滅させる等の記録媒体書き込み動作表示を行う。

ステップＳ１２１では、システム制御回路５０は、シャッタースイッチＳＷ１が押されているか否かを判別し、シャッタースイッチＳＷ１が離された状態である場合はステップＳ１０２の処理に戻り、シャッタースイッチＳＷ１が押された状態である場合は、ステップＳ１１２の処理に戻り次の撮影に備える。これにより、撮影に関する一連の処理が終了する。

図８は該図７のステップＳ１１７における欠陥画素部の補正処理手順を示すフローチャートである。

ステップＳ２０１は、メモリ３０に書き込まれた撮影された画像データを読み出す。

ステップＳ２０２は、不揮発性メモリ５０に書き込まれている欠陥画素部に関する補正用データから一画素単独による欠陥画素部のアドレスデータを読み出す。

ステップＳ２０３は、ステップ２０２で読み出したアドレスデータをもとに、一画素部単独による欠陥画素部のデータに対して、正常の出力データが得られている周辺の画素部をもちいて補間処理が行われる。本実施例においては図５に示すようなＲＧＢのベイヤー配列されたＣＭＯＳエリアセンサを撮像素子として使用しており、欠陥画素のベイヤーと同色である最近接の上下左右の画素部のうち、正常な出力データが得られている画素部の平均値データをもって補間処理が行われる。

なお、補間処理についてはこれに限るものではなく、任意の周辺画素による公知の補間処理であっても無論問題はない。

ステップＳ２０４は、不揮発性メモリ５０に書き込まれている欠陥画素部に関する補正用データから連続する欠陥画素部の先頭アドレスおよび終端アドレスデータを読み出す。

図５に示すように横１００行目が連続する欠陥画素部であった場合、連続する欠陥画素部の先頭アドレスデータの座標（Ｘｓ、Ｙｓ）が（０、１００）、終端アドレスデータの座標（Ｘｅ、Ｙｅ）が（２９９９、１００）として格納されているデータを読み出されることになる。

この連続する欠陥画素部の先頭から終端までアドレスを読み出すことにより、連続する欠陥画素部の先頭位置およびその方向と画素数つまり長さの情報を得ることになる。

ステップＳ２０５は、連続する欠陥画素部のベイヤー毎の平均値の算出を行う。ステップＳ２０４にて読み出した先頭アドレスのデータ座標（０、１００）から終端アドレスのデータ座標（２９９９、１００）までのＸ方向３０００個分の画素出力データについて、ベイヤーの色毎に平均値Ｃａｖｅがそれぞれ求められる。図５に示したＲＧＢのベイヤー配列においては、座標（０、１００）から（２９９９、１００）までのＸ方向のＲの平均値としてＣＲａｖｅ、Ｇの平均値としてＣＧａｖｅが算出される。

ステップＳ２０６は、連続する欠陥画素部に対する上下の画素部について、それぞれ上部画素部の平均値Ａａｖｅ、下部画素部の平均値Ｂａｖｅの算出をベイヤー毎に行う。前述の連続する欠陥画素部の上部画素部としては、座標（０、９８）から座標（２９９９、９８）までの平均値Ａａｖｅがベイヤー毎のＲの平均値としてＡＲａｖｅ、Ｇの平均値としてＡＧａｖｅが算出される。下部画素部として座標（０、１０２）から座標（２９９９、１０２）がＢａｖｅがベイヤー毎で、Ｒの平均値としてＢＲａｖｅ、Ｇの平均値としてＢＧａｖｅが算出される。

ステップＳ２０７は、オフセット値の平均値の算出をベイヤー毎に行う。ステップＳ２０５、Ｓ２０６にて求められたそれぞれの平均値Ｃａｖｅ、Ａａｖｅ、Ｂａｖｅから、上下画素部に対するオフセット値ＣｏｆｆをＣｏｆｆ＝Ｃａｖｅ―（Ａａｖｅ＋Ｂａｖｅ）／２により求める。前記の連続する欠陥画素部の場合においては、ベイヤー毎でのオフセット値ＣＲｏｆｆ、ＣＧｏｆｆを、ＣＲｏｆｆ＝ＣＲａｖｅ―（ＡＲａｖｅ＋ＢＲａｖｅ）／２、ＣＧｏｆｆ＝ＣＧａｖｅ―（ＡＧａｖｅ＋ＢＧａｖｅ）／２により求めることになる。

ステップＳ２０８は、画像データへと連続する欠陥画素部の補正処理を行いステップＳ１１７へと戻る。連続する欠陥画素部に対してベイヤー毎に求めた一律のオフセット値Ｃｏｆｆの引算を行い、連続する欠陥画素部からの出力に対する補正を行う。前記の連続する欠陥画素部の場合においては、ベイヤー毎にＣＲａｖｅ、ＣＧｏｆｆをそれぞれ引算し、補正を行う。

このように連続する欠陥画素部に対して上下画素部よりのオフセット量を求め、それにより一律の値による補正を行うので、補正に関するメモリの使用容量を抑え、また補正演算処理に要する時間も短縮化することができる。

なお、本発明の実施例では、ベイヤー毎の一律の補正値による補正を行うようにしているが、白黒のエリアセンサにおいては、これに限るものではなく全て一律の補正値による補正をおこなってもよい。

また、連続する欠陥画素部の情報を、連続する欠陥画素部の先頭および終端の欠陥画素の座標（Ｘ，Ｙ）データとしているが、連続する欠陥画素部の先頭の欠陥画素の座標（Ｘ，Ｙ）データとその方向およびその連続する画素数によるものとし、それから補正値を求めるようにしても構わない。

また、本発明の実施例では全てＣＭＯＳ型エリアセンサを例にとって説明しているが、ＣＣＤ型エリアセンサ等どのようなエリアセンサであってもかまわない。

本発明における撮像装置（電子カメラ）の構成ブロック図 本発明におけるＣＭＯＳ型エリアセンサの画素部回路図 本発明におけるＣＭＯＳ型エリアセンサの動作タイミング図 一方向に連続する欠陥画素部を有するＣＭＯＳ型エリアセンサの例を示した図 ＣＭＯＳ型エリアセンサのベイヤー配列を示した図 本発明の実施例における動作シーケンスフローチャート（メイン１） 本発明の実施例における動作シーケンスフローチャート（メイン２） 本発明の実施例における動作シーケンスフローチャート（欠陥画素補正処理）

符号の説明

１ フォトダイオード
２ 転送スイッチ
３ リセットスイッチ
４ リセット電源
５ ソースフォロアを駆動する電源
６ 行選択スイッチ
７ 負荷電流源
９ ソースフォロアのゲートのキャパシタ
１０ 画素アンプ
１１ ソースフォロアのゲート
１３ 垂直出力線
１４ 垂直走査回路
１５ 信号蓄積部
１５ａ 転送ゲート
１６ 水平走査回路
１７ 撮像素子
１８ タイミング発生回路
１９ Ａ／Ｄ変換器
２０ 画像処理回路
２１ シャッター
２２ メモリ制御回路
２４ 画像表示メモリ
２６ Ｄ／Ａ変換器
２８ 画像表示部
３０ メモリ
３２ 圧縮・伸長回路
４０ 露光（シャッター）制御部
４２ 測距制御部
４６ 測光制御部
４８ フラッシュ部
５０ システム制御回路
５２ メモリ
５４ 液晶表示装置
５６ 不揮発性メモリ
６０ モードダイアルスイッチ
６２ シャッタースイッチ（ＳＷ１）
６４ シャッタースイッチ（ＳＷ２）
６６ 再生スイッチ
６８ 単写／連写スイッチ
７０ 操作部
７２ 電源スイッチ
８０ 電源制御部
８２、８４ コネクタ
８６ 電源部
９０、９４ インターフェース
９２、９６ コネクタ
９８ 記録媒体着脱検知部
１００ 画像処理装置
１０４ 光学ファインダ
１１０ 通信部
１２２ コネクタ
１３０、１３２ ミラー
２００、２１０ 記録媒体
２０２、２１２ 記録部
２０４、２１４ インターフェース
２０６、２１６ コネクタ
３００ レンズユニット
３０６ レンズマウント
３１０ 撮影レンズ
３１２ 絞り
３２０ インターフェース
３２２ コネクタ
３４０ 制御部
３４２ 測距制御部
３４４ ズーム制御部
３５０ レンズシステム制御回路

Claims (3)

1. 固体撮像素子における欠陥画素部に関する情報を記憶する記憶手段と、該記憶手段にて記憶された欠陥画素部に関する情報に基づいて欠陥画素部からの信号を補正する補正手段とを備える固体撮像装置において、
   前記記憶手段にて記憶する欠陥画素部に関する情報は、欠陥画素が一方向に連続する欠陥画素部として判定されている欠陥画素部については、連続する欠陥画素部の先頭画素の位置情報および連続する画素数とし、
   前記補正手段による補正は、欠陥画素が一方向に連続する欠陥画素部として判定されている欠陥画素部については、前記一方向に連続する欠陥画素部の平均値と前記一方向に連続する欠陥画素部の方向と平行に隣接する複数の画素信号の平均値との差分を、前記一方向に連続する欠陥画素部の信号と加減算することにより補正することを特徴とする固体撮像装置。
2. 前記一方向に連続する欠陥画素部は、正常画素に対して所定値以下または所定値以上のオフセットを有する画素部であることを特徴とする請求１記載の固体撮像装置。
3. 前記固体撮像素子はベイヤー配列であり、前記欠陥画素の方向と平行に隣接する複数の画素は、前記連続する欠陥画素と同色となることを特徴とする請求１記載の固体撮像装置。