JP5311927B2 - 撮像装置、撮像方法 - Google Patents

Description

本発明は、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子を用いた撮像装置、撮像方法に関するものである。

近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の撮像素子を使用したデジタルカメラやビデオカメラ等の撮像装置が普及している。
このような撮像装置としては、静止画撮影モードと、撮像動作を繰り返して表示又は記録する撮影モード（いわゆる動画モード）とを切り替えて併用できるものも増えてきており、様々な環境下で使用されることが多くなってきている。
撮像装置の各種環境下での電気的特性変化への対応例として、例えば、動作環境・動作状況毎に最適化した駆動タイミング・補正データ等を予め記憶しておく。そして、外的情報（例えば、温度計の出力）等を動作の前に測定し、動作環境・動作状況に適合する記憶しておいた情報をピックアップして動作させることが行われている。
この一例としては、１次元のシェーディングデータを補正データとして予め記憶し、補正するものがある（特許文献１を参照）。

また、シェーディング補正方法の他の例としては、画像撮影時に暗時画像を取得し、本画像から差分することで、シェーディングを除去する、いわゆる“黒引き”等の補正方法も知られている（特許文献２を参照）。

さらに、近年の撮像装置では、撮像素子が高画素化してきており、撮像素子の出力の一部分のみを使用して撮影するトリミング撮影を行えるものが増えてきている。
トリミング撮影では、全画素領域の中から一部領域の画素出力を切り出した形で転送・読出しを行うことで１枚あたりの撮影動作にかかる時間を短縮することが可能である。なお、全画素領域とは、表示用あるいは保存用の画像データを形成するための画像信号を、受光した光量に応じて出力する有効画素領域における全ての画素領域という意味である。ノイズ検出のために有効画素領域外に設けられ、受光した光量に応じた画像信号を出力する機能を備えていない画素からなるＯＢ（オプティカルブラック）領域やＮＵＬＬ領域は、ここでいう全画素領域には含まれない。
図１２は、トリミング撮影の一例を示した図である。
図１２に示す例では、有効画素領域の全画素を使用した撮影は、静止画とし、動画撮影時にトリミング撮影を行っている。図１２のトリミング撮影（動画）では、全画素を使用した静止画に対して、画像信号を読み出すトリミング撮影領域と画像信号を読み出さない領域があり、読み出さない領域の分、画像としては画素が少なくなる。
特開２００３−３３３４３４号公報 特開２００３−２６４７３６号公報

トリミング撮影において、動作環境・動作状況においての最適なシェーディング補正を実施するためには、トリミング撮影領域に対応した補正データを予め記憶しておく必要がある。
しかし、複数のトリミング撮影領域がある場合には、それぞれの領域に対応した補正データが必要となり、補正データを記憶しておくためのメモリ容量が増大してしまうという問題がある。

また、全画像撮影用に記憶されている補正データから、トリミング撮影時の補正データを生成し補正を実施した場合には、トリミング撮影用に補正データを格納しておく必要はない。しかし、全画像撮影時とトリミング撮影時の撮像装置駆動方法の違いによって発生するシェーディング特性の差異には対応することができず、結果として十分な補正効果が得られないという問題がある。

一方、“黒引き”による補正は、トリミング撮影時においても、環境下での補正としては有効な方法である。しかし、本画像撮影時間以外に、暗時画像の撮影のために、撮像素子が蓄積、読出しを実施し、暗時画像の撮影を行なわなければならないため、処理時間が増大してしまうという問題がある。

本発明の課題は、トリミング撮影時に操作感を損なうことなく、補正データを取得し、表示・記録画質の向上を行える撮像装置、撮像方法を提供することである。

本発明の第１の側面としての撮像装置は、光電変換機能を有する画素を２次元状に配置した画素領域と、前記画素領域から画像信号を出力する領域を選択する選択手段と、前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を前記選択手段に実行させる制御手段と、前記トリミング撮影時に、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換える切り換え手段と、を備え、前記制御手段は、設定されたフレームレートにしたがい画像出力を繰り返し表示又は記録しながら前記トリミング撮影を前記選択手段に行わせることができ、前記選択手段は、前記フレームレートと前記第１の領域の画素数との少なくとも一方に応じて前記第２の領域の画素数を変更する。

本発明の第２の側面としての撮像装置は、光電変換機能を有する画素を２次元状に配置した画素領域と、前記画素領域から画像信号を出力する領域を選択する選択手段と、前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を前記選択手段に実行させる制御手段と、前記トリミング撮影時に、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換える切り換え手段と、前記第２の出力モードで取得した出力の垂直方向及び水平方向の射影データの少なくとも一方である１次元のシェーディング補正用データを生成する生成手段を備える。

本発明によれば、トリミング撮影時に、操作感を損なうことなく、補正用領域データを取得し、表示・記録画質の向上を図ることができる。トリミング撮影画像として不要な領域を撮影時にシェーディング補正用データ生成用として取得し、利用することから、動作環境の変動に応じて変化する撮像素子の特性に対応した補正を行える。また、連続画像撮影時において、トリミング撮影領域の画素数とフレームレートに応じてシェーディング補正用データ生成用として取得する画素領域を変更するので、必要なフレームレートを満たしつつ、補正精度を向上できる。

以下、本発明を実施するための最良の形態について図面等を参照して説明する。

（第１実施形態）
図１は、本発明による撮像装置の第１実施形態を示すブロック図である。
なお、図１を含め、以下に示す各図は、模式的に示した図であり、各部の大きさ、形状等は、理解を容易にするために、適宜誇張して示している。
また、以下の説明では、具体的な構成、動作等を示して説明を行うが、これらは、適宜変更することができる。
第１実施形態の撮像装置は、撮影レンズ１１０、レンズ制御手段１１１、シャッター１１２、シャッター制御部１４０、アナログ・フロント・エンド回路（以下、ＡＦＥと称する）１１６、デジタル・フロント・エンド回路（以下、ＤＦＥと称する）１１７、タイミング発生回路（以下、ＴＧと称する）１１８、メモリ制御回路１２２、画像表示メモリ１２４、画像表示部１２８、メモリ１３０、測距制御部１４２、温度計１４４、測光制御部１４６、フラッシュ部１４８、システム制御回路１５０、メモリ１５２、不揮発性メモリ１５６、操作部１６０、電源制御部１８２、電源部１８６、記録媒体１９０、撮像素子１１４、ローパスフィルタ（以下、ＬＰＦと称する）１１５、画像処理部１２０を備えたデジタルカメラである。

撮影レンズ１１０は、被写体像を撮像素子１１４上に結像する撮影用のレンズである。撮影レンズ１１０には、不図示のモーターが備えられ、後述する測距制御部１４２の処理結果に応じて、モーターを駆動し、焦点を合わせる機構が備えられている。

レンズ制御手段１１１は、撮影レンズ１１０からの情報をシステム制御回路１５０に伝達するとともに、撮影レンズ１１０の動作制御を行う。レンズ制御手段１１１は、制御信号発生手段を含んでおり、撮影レンズ１１０の焦点調整動作等のモーター駆動は、この制御信号発生手段で得られるパルス信号によって行なわれる。
シャッター１１２は、撮像素子１１４の露光量を制御するメカニカルシャッターである。なお、シャッター１１２は、メカニカルシャッターに限らず、電気的に遮光することのできる液晶シャッター等を用いてもよい。

撮像素子１１４は、光学像である被写体像を電気信号に変換する光電変換機能を備えている。本実施形態では、撮像素子１１４としてＣＭＯＳイメージセンサを使用している。撮像素子１１４は、複数の画素が２次元状に配置された画素領域を有している。また、撮像素子１１４は、光電変換を行う半導体部の表面に、画素毎に光を透過・集光するためのマイクロレンズと、ベイヤー配列された分光透過率の異なるカラーフィルタを有している。撮像素子１１４の詳細については、後述する。
ＬＰＦ１１５は、撮影用レンズ１１０を透過してきた光の余分な波長（色再現に影響する不要となる波長）をカットするためのローパスフィルタであり、撮影用レンズ１１０と撮像素子１１４との間に設けられている。

ＡＦＥ１１６は、撮像素子１１４から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、クランプ回路（オフセット調整回路）、及びＤ／Ａ変換器から構成されている。
ＤＦＥ１１７は、ＡＦＥ１１６からのデジタル出力を受けて、補正や並び替え等をデジタル処理する。ＤＦＥ１１７は、後述するシェーディング補正を実行する補正手段としても機能する。このシェーディング補正時等に、ＤＦＥ１１７は、必要に応じて、後述するメモリ１５２や不揮発性メモリ１５６に格納されている補正用データを取得し、補正処理に使用する。

ＴＧ１１８は、撮像素子１１４、ＡＦＥ１１６、ＤＦＥ１１７にクロック信号や制御信号を供給する。ＴＧ１１８は、メモリ制御回路１２２及びシステム制御回路１５０によって制御される。
また、ＴＧ１１８は、第１ＴＧ部１１８−１と第２ＴＧ部１１８−２とを備えている。第１ＴＧ部１１８−１は、制御信号ＴＧｓｉｇ１を発生し、第２ＴＧ部１１８−２は、制御信号ＴＧｓｉｇ２を発生する。
トリミング撮影時には、撮影画像を取得する領域は、制御信号ＴＧｓｉｇ１に基づいて駆動され、補正用領域データを取得する領域は、制御信号ＴＧｓｉｇ２に基づいて駆動される。すなわち、ＴＧ１１８は、撮影画像を得る第１の出力モードと、シェーディング補正用データを生成するための補正用領域データを出力する第２の出力モードとを切り換える切り換え手段として機能する。

画像処理部１２０は、ＤＦＥ１１７からのデータあるいはメモリ制御回路１２２からのデータに対して所定の画素補間処理や色変換処理等の各種画像処理を行う。画像処理部１２０は、必要に応じて撮像した画像データを用いて所定の演算処理を行う。
画像処理部１２０において、撮像素子１１４から出力される電荷信号に対し、後述するメモリ１５２に格納された補正用データ等を元に補正をかけて、各出力信号にカラー変換等の現像処理を行なって画像化する。
また、本実施形態の画像処理部１２０は、データ演算ブロック１２０−１を備え、画像から、焦点検出及び明るさ検出を行なうことができる。
さらに、データ演算ブロック１２０−１で検出したデータから、システム制御回路１５０を介して、レンズ制御手段１１１へ制御情報を送り、撮影用レンズ１１０の焦点調節動作を行なうこともできる。

メモリ制御回路１２２は、ＡＦＥ１１６、ＤＦＥ１１７、ＴＧ１１８、画像処理部１２０、画像表示メモリ１２４、メモリ１３０を制御する。ＤＦＥ１１７からのデータは、画像処理部１２０及びメモリ制御回路１２２を介して、または直接メモリ制御回路１２２を介して、画像表示メモリ１２４あるいはメモリ１３０に書き込まれる。
画像表示メモリ１２４は、画像表示用のメモリである。
画像表示部１２８は、画像を表示する表示パネルであり、例えば、ＴＦＴ（Thin
Film Transistor）方式のＬＣＤ（Liquid Crystal Display）からなる画像表示部である。画像表示部１２８は、電子ビューファインダ（ＥＶＦ）動作（ライブビュー動作とも呼ばれる）時は、画像表示部１２８上に連続的に画像が表示（すなわち、動画像が表示）され、被写体の動きを確認することができる。
メモリ１３０は、撮影された静止画像や動画像を格納するメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶容量を有している。

シャッター制御部１４０は、シャッター１１２を制御する。
測距制御部１４２は、システム制御回路１５０により制御されてＡＦ（オートフォーカス）処理を行うための測距を行う。
温度計１４４は、撮影環境における周囲温度やカメラ内部（撮像素子周辺等）の温度を計測する温度計測手段である。
測光制御部１４６は、システム制御回路１５０により制御されてＡＥ（自動露出）処理を行うための測光を行う。また、測光制御部１４６は、フラッシュ部１４８と連携することにより、フラッシュ撮影機能も有する。

フラッシュ部１４８は、被写体が暗い低輝度時に補助照明光を閃光発光するエレクトロニックフラッシュである。フラッシュ部１４８は、ＡＦ補助光の投光機能等も兼ねている。なお、フラッシュ部１４８は、不図示のアクセサリーシューに直接接続されるものであってもよいし、撮像装置に内蔵された形態であってもよい。

システム制御回路１５０は、本実施形態の撮像装置全体を統括的に制御する制御手段であり、周知のＣＰＵなどを内蔵する。
メモリ１５２は、システム制御回路１５０の動作用の定数、変数、プログラムなどを記憶する記憶手段である。
不揮発性メモリ１５６は、撮像装置の動作に必要な各種プログラムなどが格納された電気的に消去・記録可能なＥＥＰＲＯＭ等の記憶手段である。不揮発性メモリ１５６には、各種パラメータやＩＳＯ感度などの設定値、設定モード、及び各種補正データ等が格納される。

操作部１６０は、システム制御回路１５０の各種動作指示を入力するためのメインスイッチ（起動スイッチ）、レリーズスイッチ等を含んだ操作部である。
操作部１６０に含まれるレリーズスイッチは、押し込むことで２つのスイッチ（ＳＷ１、ＳＷ２）が段階的にＯＮする形態の２段階スイッチとなっている。第一段階（ＳＷ１：ＯＮ）でＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュ調光）処理などの動作を実施する。第二段階（ＳＷ２ ＯＮ）でシャッター１４０等の制御をし、撮像素子１１４から読み出した信号をＡＦＥ１１６、メモリ制御回路１２２を介してメモリ１３０に画像データを書き込む露光処理を行なう。そして、画像処理部１２０やメモリ制御回路１２２での演算を用いた現像処理、メモリ１３０からの画像データ読み出し、圧縮を行い、記録媒体１９０に画像データを書き込む記録処理という一連の処理の動作を開始する。
また、操作部１６０は、上述の他に、画像表示部１２８に被写体を連続的に表示する電子ビューファインダ動作スイッチ、各種撮影モードの切り替えを行うモード設定ダイアル、単写／連写を切り替える単写／連写スイッチ、連続的にＡＦ処理・レンズの焦点合わせ動作を繰り返す連続測距動作設定スイッチ、撮影感度を設定するＩＳＯ感度設定スイッチ、各種システムに電源供給するための電源スイッチ等を含む。

電源制御部１８２は、電池検出回路やＤＣ−ＤＣコンバータ等から構成され、電源を制御する。
電源部１８６は、アルカリ電池やリチウム電池などの一次電池、ＮｉＣｄ電池、ＮｉＭＨ電池、Ｌｉ電池などの二次電池、ＡＣアダプタなどからなる電源である。
記録媒体１９０は、メモリカードやハードディスクなどの着脱可能な記録媒体である。記録媒体１９０は、不図示の読み書き装置に装着された状態で情報の読み書きが可能である。

図２は、ＣＭＯＳイメージセンサの単位画素（１画素分）６０の回路の一例を示す図である。
単位画素６０は、フォトダイオード（以下、ＰＤと称する）６１、転送スイッチ（以下、ＴＸと称する）６２、リセットスイッチ６３、フローティングディフージョン（以下、ＦＤと称する）６４、アンプ６５、行選択スイッチ６６を備えている。これらは、垂直出力線６７に接続されている。
ＰＤ６１は、撮影レンズ１０（図１参照）によって結像された被写体像の光を受光して電荷を発生し蓄積する。
ＴＸ６２は、ＰＤ６１で発生した電荷をＦＤ６４に転送するスイッチであり、ＭＯＳトランジスタで構成されている。
リセットスイッチ６３は、ＦＤ６４及びＰＤ６２の電位をリセットする。
ＦＤ６４は、電荷を一時的に蓄積するコンデンサである。
アンプ６５は、ソースフォロアとして機能する増幅ＭＯＳアンプである。
行選択スイッチ６６は、行の選択スイッチである。
以上の構成から、ＰＤ６１で蓄積された電荷をＴＸ６２でＦＤ６４に転送して電荷が電圧に変換され、アンプ６５からソースフォロワで垂直出力線６７に画素出力が出力される。

図３は、撮像素子１１４の有効画素領域と駆動回路のレイアウトの一例を示す図である。
図３に示す例では、撮像素子１１４は、図２で説明した単位画素（１画素）６０がマトリックス状に配置〔画素６０（１，１）〜６０（ｎ，ｍ）〕される構成となっている。
各画素の蓄積制御は、垂直方向の選択手段であるところの垂直走査回路７７ａ又は７７ｂからの信号により行なわれる。なお、説明の便宜上、図３上における上下を垂直、左右を水平と称しているが、この垂直及び水平とは、重力方向との関係を表すものではない。
本実施形態における垂直走査回路７７ａ及び７７ｂは、シフトレジスタで構成されている。垂直走査回路７７ａ及び７７ｂの基準となる信号は、ＴＧ１１８より送られてくるＴＧｓｉｇ１及びＴＧｓｉｇ２の信号である。

画素の水平１ライン毎に垂直走査回路７７ａ又は７７ｂのいずれの信号を制御信号として使用するかを設定するのが各水平ラインの制御線である。電荷転送制御線（ＴＸを制御）、リセット制御線（以後、ＲＥＳと称する）、行選択制御線（以後、ＳＥＬと称する）に配設されたスイッチ群ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１又はＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿２である。
すなわち、スイッチ群ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１がＯＮしている場合は、ＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿２がＯＦＦ状態となり、垂直走査回路７７ａの制御信号（基準信号ＴＧｓｉｇ１）で動作する。また、スイッチ群ＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿がＯＮしている場合は、２ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１がＯＦＦ状態となり、垂直走査回路７７ｂの制御信号（基準信号ＴＧｓｉｇ２）で動作する。
なお、スイッチ群（ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１）、（ＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿２）は、システム制御回路１５０からの通信によってＯＮ／ＯＦＦ設定される。スイッチ群（ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１）又は（ＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿２）は、いずれかのスイッチ群しかＯＮしない構成となっている。

垂直走査回路７７ａからの信号は、転送スイッチ６２の制御信号φＴＸａ、リセットスイッチ６３の制御信号φＲＥＳａ、選択スイッチ６６の制御信号φＳＥＬａである。これらの信号は前記スイッチ群ＳＷｔ＿ｘ＿１、ＳＷｒ＿ｘ＿１、ＳＷｓ＿ｘ＿１を介し、各画素６０を制御する。
一方、垂直走査回路７７ｂからの信号は、転送スイッチ６２の制御信号φＴＸｂ、リセットスイッチ６３の制御信号φＲＥＳｂ、選択スイッチ６６の制御信号φＳＥＬｂである。これらの信号は前記スイッチ群ＳＷｔ＿ｘ＿２、ＳＷｒ＿ｘ＿２、ＳＷｓ＿ｘ＿２を介し、各画素６０を制御する。

垂直出力線６７は、垂直方向に並ぶ画素に共通で接続されている。垂直出力線６７は、１ライン毎に、Ｓ−Ｎ回路７５に接続されている。Ｓ−Ｎ回路７５〔７５（１）から７５（ｍ）〕の出力選択等の制御は、水平走査回路７６〔７６ａ又は７６ｂ〕により行なわれる。Ｓ−Ｎ回路７５には、不図示の読出し信号ΦＰＴＮ又はΦＰＴＳが供給され、各々の画素の信号成分とノイズ成分を読出して、差動動作を行い出力アンプ７４へ出力する。

水平方向の選択手段であるところの水平走査回路７６は、制御基準にＴＧｓｉｇ１又はＴＧｓｉｇ２に伴う信号が送られ、各々の出力に対応した駆動信号を個別に送ることができる。水平１行目が接続されているときは、Ｓ−Ｎ回路７５（１）、７５（ｍ）等に送る駆動信号は、ＴＧｓｉｇ１基準の信号とし、水平２行目が接続されたときは、Ｓ−Ｎ回路７５（１）〜７５（ｍ）等に送る駆動信号は、ＴＧｓｉｇ２基準の信号とすることができる。

本実施形態における水平走査回路７６は、垂直走査回路７７と同様にシフトレジスタ構成となっている。なお、トリミング撮影モード時は、前述の垂直走査回路７７及び、水平走査回路７６により、有効画素領域における所望のトリミング領域のみ読出しが行なわれ、トリミング画像が生成される。すなわち、有効画素領域の所望の一部の領域のみ各走査回路に接続されるように駆動信号の制御がおこなわれる。

本実施形態では、有効画素領域において、トリミング撮影モード時に使用するｋ〜ｋ＋Ｌ行目（図５参照）までは光出力用の第１の領域として使用する。また、有効画素領域において、ｂ〜ｋ−１行目までは補正用領域データ出力用の第２の領域として用いるものとする。すなわち、ｋ〜ｋ＋Ｌ行目選択時は、Ｓ−Ｎ回路７５（１）、７５（ｍ）等に送る駆動信号はＴＧｓｉｇ１基準の信号として後述する光出力用のＳ−Ｎ駆動モード（第１の出力モード）を行なう。一方、ｂ〜ｋ−１行目選択時は、Ｓ−Ｎ回路７５（１）、７５（ｍ）等に送る駆動信号はＴＧｓｉｇ２基準の信号として補正用領域データ出力用として後述のＮ−Ｎ駆動モード（第２の出力モード）を行なう。なお、光出力とは、画素のＰＤ６１で光電変換された出力である。
Ｓ−Ｎ回路７５の出力は、出力アンプ７４〔１〕〜７４〔４〕を介して後段の処理回路（ＡＦＥ１１６等）へ出力される。出力アンプ７４は、４個設けられ、出力経路に振り分けて出力する構成となっている。

図４は、撮像素子の撮影時の基本動作タイミングを示す図である。
図４（ａ）は、トリミング領域の光出力用データ取得時のＳ−Ｎ駆動モード（第１の出力モード）における基本動作タイミングを示し、図４（ｂ）は、補正用領域データ取得時のＮ−Ｎ駆動モード（第２の出力モード）における基本動作タイミングを示す。
まず、図４（ａ）に示すＳ−Ｎ駆動モードを説明する。Ｓ−Ｎ駆動モードは、第１の出力モードである。タイミングＴ０で画素部のリセットを開始する。ΦＴＸａ（ｎ），ΦＴＸａ（ｎ＋１），…がアクティブになり、全画素のＰＤ６１の電荷は、ＴＸ６２を介してＦＤ６４に転送され、ＰＤ６１はリセットされる。同様のタイミングＴ０〜Ｔ１期間に、ΦＲＥＳａ（ｎ），ΦＲＥＳａ（ｎ＋１），…をアクティブにすることで、ＦＤ６４の電位は、リセット電源とほぼ同等のレベルになり、リセットされた状況となる。
また、この状態は、ＰＤ６１のカソード電荷がＦＤ６４に移って平均化された状態であるが、ＦＤ６４の容量成分を大きくすることで、ＰＤ６４のカソードがリセットしたレベルと同様になる。

タイミングＴ１と同時に、ＰＤ６１への蓄積を開始する。
タイミングＴ１〜Ｔ２の期間経過後、タイミングＴ２でＰＤ６１の光電荷の蓄積が終了する。この状態では、ＰＤ６１に電荷が蓄積されている。次に選択されたライン毎に読み出しがスタートする。すなわち、ｎ−１行目を読み出してからｎ行目を読み出す。
まず、ΦＳＥＬａ（ｎ）がアクティブになり行選択スイッチ６６がオンし、ｎ行目につながっている全ての画素の、画素アンプで構成されるＳＦ６５が動作状態になる。
ここで、画素アンプで構成されるＳＦ６５のゲートであるＦＤ６４はタイミングＴ２〜Ｔ５の期間でΦＲＥＳａ（ｎ）がアクティブになり、リセットスイッチ６３がオンとなり、ＳＦ６５のゲートＦＤ６４はリセットされる。すなわち、垂直出力線６７には、このダークレベルの信号が出力される。

次に、ΦＰＴＮ（ｎ）がアクティブになり、タイミングＴ３〜Ｔ４期間に転送スイッチ６２がオンし、ＦＤ６４の電位をＳ−Ｎ回路７５へノイズ成分を読み出す。すなわち、光信号のないリセット状態での読み込みとなる。ここで、タイミングＴ３〜Ｔ４までの期間を「Ｎ読み」（ノイズ成分読み込み）という。
Ｎ読みが終了した時点で、ＰＤ６１に蓄積されていた信号電荷を、ΦＴＸａ（ｎ）をタイミングＴ５〜Ｔ６の期間アクティブとし、転送スイッチ６２をオンすることで、ＦＤ６４に転送する。この時、画素アンプで構成されるＳＦ６５のゲートＦＤ６４は、転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し信号レベルが確定する。

次に、ΦＰＴＳがタイミングＴ７〜Ｔ８の期間だけアクティブになり、ＦＤ６４の電位をＳ−Ｎ回路７５へ信号成分を読み出す。すなわち、ＰＤ６１で蓄積され、ＦＤ６４へ転送された光信号の読み込みとなる。ここで、タイミングＴ７からＴ８までの期間を「Ｓ読み」という。
この動作を終了した時点で、ｎ行につながっている画素のダークレベルと信号レベルがＳ−Ｎ回路で保持される。そして、各画素での信号レベルとダークレベルとの差をとることでＳＦ６５のスレッシュホールド電圧（しきい値電圧）Ｖｔｈのバラツキによる固定パターンノイズ（ＦＰＮ）やリセットスイッチ６３がリセット時に発生するリセットノイズ（ＫＴＣノイズ）をキャンセルする。これにより、Ｓ／Ｎの高い、ノイズ成分が除去された信号が得られる。

すなわち、Ｓ−Ｎ回路７５は、信号成分に対してノイズ成分を差し引く機能を有している。そして、水平走査回路７６ａ，７６ｂによって、Ｓ−Ｎ回路７５で光の信号成分からノイズ成分を差し引いた信号を、出力アンプ７４へ向けて読み出す動作を順次開始する。ここで、トリミング撮影時は、水平走査回路７６ａ、７６ｂによりトリミング領域が選択され出力される。
図５は、トリミング撮影時の画像領域及び、その領域での駆動モードの対応を示す図である。
例えば、列方向としてｄ〜ｄ＋Ｃ列をトリミング領域とする場合には、水平走査回路７６ａ、７６ｂによりＳ−Ｎ回路７５（ｄ）〜７５（ｄ＋Ｃ）が水平走査され、トリミング領域に対応する信号が出力アンプ７４へ向けて読み出される。これでｎ行の出力は終了である。同様に、ΦＳＥＬａ（ｎ＋１），ΦＲＥＳａ（ｎ＋１），ΦＴＸａ（ｎ＋１），ΦＰＴＮ，ΦＰＴＳがｎ行目と同様に駆動されることで、ｎ＋１行目の信号を読み出すことができる。
以上がトリミング領域の撮影画像用データ取得時のＳ−Ｎ駆動モードにおける基本動作である。すなわち、トリミング領域の撮影画像用データに対応するｋ〜ｋ＋Ｌ行目までの第１の領域はＳ−Ｎ駆動モードで動作が行なわれる。

続いて、図４（ｂ）に示すＮ−Ｎ駆動モードを説明する。Ｎ−Ｎ駆動モードは、第２の出力モードである。基本的にΦＴＸｂ（ｎ）の動作以外は、図４（ａ）のＳ−Ｎ駆動モードと同様の動き（ΦＲＥＳａ（ｎ）＝ΦＲＥＳｂ（ｎ）、ΦＳＥＬａ（ｎ）＝ΦＳＥＬｂ（ｎ））となる。Ｎ−Ｎ駆動モードがＳ−Ｎ駆動モードと異なる点は、タイミングＴ５〜Ｔ６間でΦＴＸｂ（ｎ）をアクティブにしない点であり、ＰＤ６１に蓄積された電荷は、ＦＤ６４へ転送されない。

そのため、タイミングＴ７〜Ｔ８間でΦＰＴＳ（ｎ）をアクティブにし、ＦＤ６４の電位をＳ−Ｎ回路７５へ読み出す信号は、光信号（ＰＤ６１に蓄積された電荷）ではなく、リセット電位にあるＦＤ６４の電荷となる。すなわち、図４（ｂ）に示すＮ−Ｎ駆動モードは、ＰＤ６１の光出力は行われず、回路系のノイズ成分のみ読み出される出力モードである。
以上が補正用領域データを取得するときのＮ−Ｎ駆動モードにおける基本動作である。すなわち、補正用領域データを取得する領域のｂ〜ｋ−１行目までの第２の領域はＮ−Ｎ駆動モードで動作が行なわれる。
以上のように、トリミング撮影時の撮影画像領域は、Ｓ−Ｎ駆動モードにより光信号を取得する。また、補正用領域データを取得する領域は、Ｎ−Ｎ駆動モードが行なわれ、光出力のない信号を取得する（図５参照）。

次に、本発明のシェーディング補正用データの生成方法について説明する。
図６は、Ｎ−Ｎ駆動モードで取得した補正用領域データから、水平方向のシェーディング補正に用いる１次元のシェーディング補正用データの生成を説明する模式図である。
図４（ｂ）に示したＮ−Ｎ駆動モードにより、シェーディング補正用データを生成するための補正用領域データの取得が行なわれると、メモリ１３０にこの補正用領域データが格納される。次に、メモリ１３０に格納された補正用領域データを読出し、システム制御部１５０で垂直方向に射影データの生成が行なわれる。この垂直方向の射影データが水平方向のシェーディングを補正する１次元のシェーディング補正用データとなる。この生成されたシェーディング補正用データは、メモリ１５２に格納する。
次に、トリミング撮影用の画像データの読出しが行なわれる。この際、ＤＦＥ１１７でメモリ１５２に格納されたシェーディング補正用データを用いて、水平方向のシェーディング補正が行なわれ、メモリ制御回路１２２を介して、メモリ１３０にシェーディング補正済みのトリミング撮影データが格納される。

本実施形態によれば、トリミング撮影毎にトリミング撮影では使用しない有効画素領域内の別領域をＮ−Ｎ駆動モードで駆動することで、シェーディング補正用データをリアルタイムに取得し、これを用いて補正することが可能となる。したがって、温度等の環境条件によりシェーディング特性が変化した場合でも、トリミング撮影時に環境変化に応じたシェーディングの補正が可能となり、画質の向上を行える。また、トリミング撮影時の操作感を損なわず、良好な操作感を保つことができる。

（第２実施形態）
第２実施形態の撮像装置は、電子ビューファインダ（ＥＶＦ）撮影時のトリミングモード（画像拡大モード）における、画像補正に関する動作に特徴を有した撮像装置である。第２実施形態の撮像装置は、前述した第１実施形態と同様な形態を備えている。よって、前述した第１実施形態と同様の機能を果たす部分には、同一の符号を付して、重複する説明を適宜省略する。
本実施形態では、ＥＶＦ撮影時のトリミングモードにおいて、画像のフレームレート、及び、画像の拡大倍率（すなわち、トリミング範囲）に応じてシェーディング補正用データの生成用に取得する補正用領域データ取得のための領域変更を行う形態である。

なお、ＥＶＦ撮影は、撮像動作を繰り返して表示する撮影モードであり、以下に説明する動作は、ＥＶＦの使用不使用に関わらず動画をトリミング撮影する場合にも適用できる。
ＥＶＦ撮影時のトリミング撮影モード時は、図３で説明した垂直走査回路７７及び、水平走査回路７６により、所望のトリミング領域のみ読出しが行なわれる。すなわち、所望の領域のみ走査回路に接続されるように駆動信号の制御がおこなわれるのは第１実施形態と同様である。本実施形態では、有効画素領域において、トリミング撮影モード時に使用するｋ〜ｋ＋Ｌ行目（以下、図５参照）までは光出力用として使用する。また、有効画素領域において、ｂ〜ｋ−１行目までは補正用領域データの出力用として用いるものとする。すなわち、第１の領域としてのｋ〜ｋ＋Ｌ行目選択時は、Ｓ−Ｎ回路７５（１）、７５（ｍ）等に送る駆動信号は、ＴＧｓｉｇ１基準の信号として後述する光出力用のＳ−Ｎ駆動を行なう。一方、第２の領域としてのｂ〜ｋ−１行目選択時は、Ｓ−Ｎ回路７５（１）、７５（ｍ）等に送る駆動信号は、ＴＧｓｉｇ２基準の信号として補正用領域データの出力用として後述のＮ−Ｎ駆動モードで動作を行なう。
Ｓ−Ｎ回路７５の出力は、出力アンプ７４（１）〜７４（４）を介して後段の処理回路（ＡＦＥ１１６等）へ出力される。

図７は、ＥＶＦ撮影時に使用される撮像素子のローリング蓄積動作の基本動作タイミングのうち、トリミング撮影データを取得する第１の出力モードである画像信号のＳ−Ｎ駆動モードを示す図である。
Ｓ−Ｎ駆動モードでは、最初に、タイミングＴ０で画素部のリセットを開始する。タイミングＴ０でΦＲＥＳａ（ｎ）からΦＴＸａ（ｎ）をアクティブにする。この状態は、ＰＤ６１及びＦＤ６４をリセットした状態とする。
続いて、タイミングＴ１でΦＴＸａ（ｎ）及びΦＲＥＳａ（ｎ）をオフする。この段階でＰＤ６１への電荷蓄積動作が開始される。
次に、読み出し直前のタイミングＴ２でΦＲＥＳａ（ｎ）をアクティブにし、タイミングＴ３でΦＲＥＳａ（ｎ）をオフする。すなわち、タイミングＴ２〜Ｔ３間で、蓄積動作中にＦＤ６４に蓄積した暗電流電荷をリセットした状態とする。
続いて、タイミングＴ４でΦＳＥＬａ（ｎ）をアクティブにして、ＦＤ６４の出力を垂直出力線６７へ転送しはじめる。
次に、タイミングＴ５〜Ｔ６間でΦＰＴＮ（ｎ）をアクティブにし、ＦＤ６４の電位をＳ−Ｎ回路７５へノイズ成分を読み出す。すなわち、光信号のないリセット状態での読み込みとなる。

次に、タイミングＴ７〜Ｔ８間でΦＴＸａ（ｎ）をアクティブにし、ＰＤ６１に蓄積された電荷をＦＤ６４へ転送を行なう。すなわち、タイミングＴ１〜Ｔ８間が撮像装置としての露光期間（電荷蓄積期間）となる。
続いて、タイミングＴ８〜Ｔ９間でΦＰＴＳ（ｎ）をアクティブにし、ＦＤ６４の電位をＳ−Ｎ回路７５へ信号成分を読み出す。すなわち、ＰＤ６１で蓄積され、ＦＤ６４へ転送された光信号の読み込みとなる。
タイミングＴ１０でΦＳＥＬａ（ｎ）をオフすると同時に、水平走査回路７６から、Ｓ−Ｎ回路７５に対しての制御信号が送られる。Ｓ−Ｎ回路７５で光の蓄積電荷からＦＤ６４リセット状態のノイズ分出力を差分した信号を、出力アンプ７４へ向けて読み出す動作を順次開始する。

以上が第１の出力に対する水平方向一列分の蓄積−読み出し動作の一例であり、トリミング撮影時は、水平走査回路７６ａ、７６ｂにより第１の領域としてのトリミング領域が選択され出力される。例えば、列方向としてｄ〜ｄ＋Ｃ列（図５参照）をトリミング領域とする場合には、水平走査回路７６ａ、７６ｂによりＳ−Ｎ回路７５（ｄ）〜７５（ｄ＋Ｃ）が水平走査され、トリミング領域に対応する信号が出力アンプ７４へ向けて読み出される。同様に、次の対象行がΦＲＥＳａ（ｎ＋１）、ΦＴＸａ（ｎ＋１）、ΦＳＥＬａ（ｎ＋１）、ΦＰＴＮ（ｎ＋１）、ΦＰＴＳ（ｎ＋１）のように行なわれる。

図８は、ＥＶＦ撮影時に使用される撮像素子のローリング蓄積動作の基本動作タイミングのうち、シェーディング補正用データの生成用の補正用領域データを取得するＮ−Ｎ駆動モードを示す図である。
Ｎ−Ｎ駆動モードでは、基本的にΦＴＸｂ（ｎ）の動作以外はＳ−Ｎ駆動モード（図７）と同様の動き（ΦＲＥＳａ（ｎ）＝ΦＲＥＳｂ（ｎ）、ΦＳＥＬａ（ｎ）＝ΦＳＥＬｂ（ｎ））となる。異なる部分は、タイミングＴ７〜Ｔ８間でΦＴＸｂ（ｎ）をアクティブにしない点で、フォトダイオード６１に蓄積された電荷はＦＤ６４へ転送されない。
そのため、タイミングＴ８〜Ｔ９間でΦＰＴＳ（ｎ）をアクティブにし、ＦＤ６４の電位をＳ−Ｎ回路７５へ読み出す信号は、光信号（フォトダイオード６１に蓄積された電荷）ではなく、リセット電位にあるＦＤ６４の電荷となる。
すなわち、Ｎ−Ｎ駆動モードは、フォトダイオード６１の光出力は行われず、回路系のノイズ成分のみの出力となる光出力のない出力モードである。

以上がシェーディング補正用データの生成用の補正用領域データを取得する第２の出力モードに対する水平方向一列分の読み出し動作の一例である。すなわち、補正用領域データを取得する第２の領域としてのｂ〜ｋ−１行目（図５参照）まではＮ−Ｎ駆動モードで動作が行なわれる。同様に、次の対象行がΦＲＥＳｂ（ｎ＋１）、ΦＴＸｂ（ｎ＋１）、ΦＳＥＬｂ（ｎ＋１）のように行なわれる。以上が補正用領域データを取得するときのＮ−Ｎ駆動モードにおける基本動作である。すなわち、補正用領域データを取得する領域のｂ〜ｋ−１行目まではＮ−Ｎ駆動モードで動作が行なわれる。

ここで、本実施形態で行うフレームレート、トリミング領域に連動して補正用領域データを取得する領域を変更する動作について説明する。
図９は、図７，８で詳細に説明した撮像素子１１４の動作を簡略化したタイミングチャートである。
１行毎の第１の出力（画像出力）を得るためのリセット−蓄積−転送−読み出しを行う。そして、垂直走査回路７７ａ・Ｓ−Ｎ回路７５・水平走査回路７６を用いてシェーディング補正用データの生成用の補正用領域データ出力とトリミング撮影領域の画像出力を合わせた１フレーム分のデータ読み出しを行う。ここで、図９に示した例では、１フレーム分のデータ読み出しを行なった後、次フレームのデータ取得開始までの期間として、フレームレート調整期間を設けている。このフレームレート調整期間は、撮像装置のシステムとして安定した連続動作をするために、事前に定められたフレームレート（例えば３０ｆｐｓ等）で動作するために設けられている。
本実施形態では、このフレームレート調整期間を有効に利用して、シェーディング補正用データの生成用の補正用領域データを出力する第２の出力モードをより多くの領域で実行する。

所定のフレームレートを満足し、かつ、ランダムノイズ等の影響を排除し、補正用領域データの精度を向上させるためには、可能な限り多くの行数について第２の出力モードを行うことが望ましい。そこで、本実施形態では、フレームレート調整期間に相当する行数まで、Ｎ−Ｎ駆動モード（第２の出力モード）を行う行数を増やしている。

図１０は、本実施形態のトリミング撮影でトリミング領域が変更されたときの撮像素子１１４の動作を示す図である。図１０は、図９のタイミングチャート中の１フレーム部分に相当する部分を図９と同様に示している。
図１０（ａ）は、図９に示した動作と同じものを参考のため示したものであり、フレームレート調整期間を設けている。
図１０（ｂ）は、本実施形態で補正用領域データを出力する第２の出力モード（Ｎ−Ｎ駆動モード）を最大限多く取得する例である。この例では、図１０（ａ）のフレームレート調整期間に相当する行数分だけＮ−Ｎ駆動モードを行う行を増加させている。
また、図１０（ｃ）は、図１０（ｂ）の状態よりもトリミング撮影のトリミング領域が広く設定された場合の例である。この例では、画像データ取得に用いるＳ−Ｎ駆動モードを行う行数が増加した分、Ｎ−Ｎ駆動モードを行う行数が減少している。
このように、本実施形態では、トリミング撮影のトリミング領域が変更されると、それに応じて、Ｎ−Ｎ駆動モードを行う行数が変化する。

図１１は、本実施形態のトリミング撮影でフレームレートが変更されたときの撮像素子１１４の動作を示す図である。図１１は、図１０と同様に１フレーム部分を示している。
図１１（ａ）は、図９及び図１０（ａ）に示した動作と同じものを参考のため示したものであり、フレームレート調整期間を設けている。
図１１（ｂ）は、本実施形態で補正用領域データを出力する第２の出力モード（Ｎ−Ｎ駆動モード）を最大限多く取得する例であり、図１０（ｂ）と同じものである。
図１１（ｃ）は、トリミング領域を変えずに図１１（ｂ）の場合よりよりも高いフレームレート、すなわち短い時間で１フレームの撮影を行う場合の例である。この例では、１フレームの撮影に使える時間が図１１（ｂ）の場合より短くなっているので、これに対応して補正用領域データを出力する第２の出力モード（Ｎ−Ｎ駆動モード）を行う行数を減らしている。

このように、本実施形態では、フレームレートが変更されると、それに応じて、Ｎ−Ｎ駆動モードを行う行数が変化する。具体的には、第２の出力モード（Ｎ−Ｎ駆動モード）により補正用領域データを出力する第２の領域の行数（画素数）は、この第２の出力モード（Ｎ−Ｎ駆動モード）の実行に必要な時間が特定の条件を満たすように設定される。その条件とは、第２の出力モード（Ｎ−Ｎ駆動モード）の実行に必要な時間が、１フレームに必要な時間から、第１の出力モード（Ｓ−Ｎ駆動モード）の実行に必要な時間を差し引いた時間を超えないという条件である。そして、第２の出力モード（Ｎ−Ｎ駆動モード）により補正用領域データを出力する第２の領域の行数（画素数）は、この条件を満たす範囲内で可能な限り大きくなるように設定する。ここで、上述の１フレームに必要な時間は、フレームレートに応じて決まる。

次に、Ｎ−Ｎ駆動モードで取得した補正用領域データは、メモリ１３０に格納される。次に、メモリ１３０に格納された補正用領域データを読出し、システム制御部１５０で垂直方向に射影データの生成が行なわれる。この垂直方向の射影データが水平方向のシェーディングを補正する１次元のシェーディング補正用データとなる。この生成されたシェーディング補正用データは、メモリ１５２に格納する。
次に、トリミング領域の画像データの読出しが行なわれる。この際、ＤＦＥ１１７でメモリ１５２に格納されたシェーディング補正用データを用いて、水平方向のシェーディング補正が行なわれ、メモリ制御回路１２２を介して、メモリ１３０にシェーディング補正済みの撮影データが格納される。本実施形態では、上述の動作が、ＥＶＦ表示用の連続撮影画像に対して順次実施される。すなわち、トリミング領域の画像データ取得時と同一フレーム内で取得した補正用領域データから生成したシェーディング補正用データにより、各フレームの補正が可能となる。

本実施形態によれば、所望のフレームレートを満足し、かつ、シェーディング補正用データ生成用の補正用領域データを取得する領域を、有効画素領域内で最大限に設定することが可能となる。したがって、ランダムノイズの影響等を軽減し精度の高いシェーディング補正用データを生成することができる。

（変形形態）
以上説明した実施形態に限定されることなく、種々の変形や変更が可能であって、それらも本発明の範囲内である。

（１）第１実施形態において、トリミング撮影用の画像データの読出しに先立って補正用領域データを読出し、シェーディング補正用データを生成する例を説明した。しかし、この逆の手順、すなわち、トリミング撮影用の画像データの読出し後に補正用領域データを取得し、その後シェーディング補正用データを生成し、トリミング撮影データに対して後処理でシェーディング補正を実施してもよい。つまり、同じ領域であっても、トリミングする位置に応じて、光出力用の領域として機能する場合と、補正用領域データの出力用として機能する場合が切り替わることになる。

（２）第１実施形態において、補正用領域データの取得は、常に実施する例を示したが、これに限らず、補正用領域データの取得を行うか否かを判断する判断手段を設けてもよい。例えば、温度計１４４の計測結果に応じて、補正用領域データを取得せずに予め製造工程等で準備し不揮発性メモリ１５６等に格納されている補正用データを使用する等の判断を行う判断手段を設ける。そして、温度計１４４の計測結果によって、使用する補正用データを切り替えてもよい。

（３）第１実施形態において、１次元の補正として水平シェーディング補正を実施する例を説明したが、垂直方向のシェーディング補正を行ってもよいし、水平及び垂直の両方向のシェーディング補正を行ってもよい。

なお、第１実施形態と第２実施形態及び変形形態は、適宜組み合わせて用いることもできるが、詳細な説明は省略する。また、本発明は以上説明した各実施形態によって限定されることはない。

本発明による撮像装置の第１実施形態を示すブロック図である。 ＣＭＯＳイメージセンサの単位画素（１画素分）６０の回路の一例を示す図である。 撮像素子１１４の有効画素領域と駆動回路の一例を示す図である。 撮像素子の撮影時の基本動作タイミングを示す図である。 トリミング撮影時の画像領域及び、その領域での駆動モードの対応を示す図である。 Ｎ−Ｎ駆動モードで取得した補正用領域データから、水平方向のシェーディング補正に用いる１次元のシェーディング補正用データの生成を説明する模式図である。 ＥＶＦ撮影時に使用される撮像素子のローリング蓄積動作の基本動作タイミングのうち、トリミング撮影データを取得する第１の出力モードである画像信号のＳ−Ｎ駆動モードを示す図である。 ＥＶＦ撮影時に使用される撮像素子のローリング蓄積動作の基本動作タイミングのうち、シェーディング補正用データの生成用の補正用領域データを取得するＮ−Ｎ駆動モードを示す図である。 図７，８で詳細に説明した撮像素子１１４の動作を簡略化したタイミングチャートである。 本実施形態のトリミング撮影でトリミング領域が変更されたときの撮像素子１１４の動作を示す図である。 本実施形態のトリミング撮影でフレームレートが変更されたときの撮像素子１１４の動作を示す図である。 トリミング撮影の一例を示した図である。

符号の説明

６０ 単位画素
６１ フォトダイオード（ＰＤ）
６２ 転送スイッチ（ＴＸ）
６３ リセットスイッチ
６４ フローティングディフージョン（ＦＤ）
６５ アンプ
６６ 行選択スイッチ
６７ 垂直出力線
１１０ 撮影レンズ
１１１ レンズ制御手段
１１２ シャッター
１４０ シャッター制御部
１１６ アナログ・フロント・エンド回路（ＡＦＥ）
１１７ デジタル・フロント・エンド回路（ＤＦＥ）
１１８ タイミング発生回路（ＴＧ）
１２２ メモリ制御回路
１２４ 画像表示メモリ
１２８ 画像表示部
１３０ メモリ
１４２ 測距制御部
１４４ 温度計
１４６ 測光制御部
１４８ フラッシュ部
１５０ システム制御回路
１５２ メモリ
１５６ 不揮発性メモリ
１６０ 操作部
１８２ 電源制御部
１８６ 電源部
１９０ 記録媒体
１１４ 撮像素子
１１５ ローパスフィルタ（ＬＰＦ）
１２０ 画像処理部

Claims (9)

1. 光電変換機能を有する画素を２次元状に配置した画素領域と、
   前記画素領域から画像信号を出力する領域を選択する選択手段と、
   前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を前記選択手段に実行させる制御手段と、
   前記トリミング撮影時に、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換える切り換え手段と、を備え、
   前記制御手段は、設定されたフレームレートにしたがい画像出力を繰り返し表示又は記録しながら前記トリミング撮影を前記選択手段に行わせることができ、
   前記選択手段は、前記フレームレートと前記第１の領域の画素数との少なくとも一方に応じて前記第２の領域の画素数を変更すること、
   を特徴とする撮像装置。
2. 光電変換機能を有する画素を２次元状に配置した画素領域と、
   前記画素領域から画像信号を出力する領域を選択する選択手段と、
   前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を前記選択手段に実行させる制御手段と、
   前記トリミング撮影時に、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換える切り換え手段と、
   前記第２の出力モードで取得した出力の垂直方向及び水平方向の射影データの少なくとも一方である１次元のシェーディング補正用データを生成する生成手段を備えること、
   を特徴とする撮像装置。
3. 請求項１または２に記載の撮像装置において、
   前記第２の出力モードにより出力した前記補正用領域データに基づいて生成された１次元のシェーディング補正用データを用いて、前記第１の出力モードにより出力した前記画像データを補正する補正手段を備えること、
   を特徴とする撮像装置。
4. 請求項１に記載の撮像装置において、
   前記第２の領域の画素数は、前記第２の出力モードの実行に要する時間が、前記フレームレートに対応する１フレームに要する時間から前記第１の出力モードの実行に要する時間を差し引いた時間を超えない範囲となるように決められること、
   を特徴とする撮像装置。
5. 請求項１から請求項４までのいずれか１項に記載の撮像装置において、
   前記第２の出力モードを実行するか否かの判断を行う判断手段を備えること、
   を特徴とする撮像装置。
6. 請求項５に記載の撮像装置において、
   温度計測手段を有し、
   前記判断手段は、前記温度計測手段の計測結果に応じて前記第２の出力モードを実行するか否かの判断を行うこと、
   を特徴とする撮像装置。
7. 請求項１から請求項６までのいずれか１項に記載の撮像装置において、
   前記第２の出力モードは、光出力を行わずにデータを取得すること、
   を特徴とする撮像装置。
8. 光電変換機能を有する画素を２次元状に配置した画素領域から画像信号を出力する領域を選択し、
   前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を実行する際、設定されたフレームレートにしたがい画像出力を繰り返し表示又は記録しながら前記トリミング撮影を行い、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換え、
   前記フレームレートと前記第１の領域の画素数との少なくとも一方に応じて前記第２の領域の画素数を変更し、前記第２の出力モードにより出力した前記補正用領域データに基づいて１次元のシェーディング補正用データを生成し、前記１次元のシェーディング補正用データを用いて前記第１の出力モードにより出力した前記画像データを補正する撮像方法。
9. 光電変換機能を有する画素を２次元状に配置した画素領域から画像信号を出力する領域を選択し、
   前記画素領域中で選択された一部の領域から画像信号を出力してトリミング画像を得るトリミング撮影を実行し、
   前記トリミング撮影時に、前記トリミング画像に対応する第１の領域から画像データを出力する第１の出力モードと、前記画素領域中で前記第１の出力モードで出力を行わない領域の少なくとも一部である第２の領域から補正用領域データを出力する第２の出力モードとを切り換え、
   前記第２の出力モードにより出力した前記補正用領域データに基づいて、前記第２の出力モードで取得した出力の垂直方向及び水平方向の射影データの少なくとも一方である１次元のシェーディング補正用データを生成し、前記１次元のシェーディング補正用データを用いて前記第１の出力モードにより出力した前記画像データを補正する撮像方法。
   
   

Images