JP2656112B2 - 赤外線検出装置 - Google Patents
赤外線検出装置Info
- Publication number
- JP2656112B2 JP2656112B2 JP11039189A JP11039189A JP2656112B2 JP 2656112 B2 JP2656112 B2 JP 2656112B2 JP 11039189 A JP11039189 A JP 11039189A JP 11039189 A JP11039189 A JP 11039189A JP 2656112 B2 JP2656112 B2 JP 2656112B2
- Authority
- JP
- Japan
- Prior art keywords
- fetj
- semiconductor substrate
- present
- variation
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は焦電型検出器を用いた赤外線検出装置に関す
るものである。
るものである。
従来から知られている赤外線検出装置の回路図を第７
図に示す。図示の通り、インピーダンス変換用の接合型
FETJ1のゲートには焦電型検出器２が接続され、焦電型
検出器２と並列に高抵抗素子RSが接続されている。ま
た、FETJ1のソース（SJ1）とCOMMON電源VCMの間には、
負荷としての抵抗素子RLが接続されている。この回路は
一般にソースフォロワ回路と呼ばれ、FETJ1は半導体基
板１に形成され、負荷抵抗素子RLは個別部品として形成
されている。
図に示す。図示の通り、インピーダンス変換用の接合型
FETJ1のゲートには焦電型検出器２が接続され、焦電型
検出器２と並列に高抵抗素子RSが接続されている。ま
た、FETJ1のソース（SJ1）とCOMMON電源VCMの間には、
負荷としての抵抗素子RLが接続されている。この回路は
一般にソースフォロワ回路と呼ばれ、FETJ1は半導体基
板１に形成され、負荷抵抗素子RLは個別部品として形成
されている。
このような従来装置の動作をIDS−VGS特性で示すと、
第８図のようになっている。FETJ1の特性曲線は同図のL
1のようになり、VGS（OFF）のピンチオフ電圧を持つこ
とがわかる。出力電圧（オフセット電圧）Vofは第８図
において1/RLの負荷曲線を描き、曲線L1との交点、すな
わち動作点を求めることで得られる。
第８図のようになっている。FETJ1の特性曲線は同図のL
1のようになり、VGS（OFF）のピンチオフ電圧を持つこ
とがわかる。出力電圧（オフセット電圧）Vofは第８図
において1/RLの負荷曲線を描き、曲線L1との交点、すな
わち動作点を求めることで得られる。
〔発明が解決しようとする課題〕 しかしながら、従来装置ではFETJ1と負荷抵抗素子RL
が個別部品で構成されるため、製品ごとにこれらの特性
がばらつくことがある。例えば、FETJ1の特性のばらつ
きにより、第８図の特性曲線L1がΔ１あるいはΔ２だけ
シフトしたときには、動作点もシフトしてオフセット出
力はVofからVof（Δ１）あるいはVof（Δ２）へシフト
する。このように、FETJ1の特性上のばらつきが、その
まま赤外線検出装置のオフセット電圧Vofのばらつきに
なって現れる。
が個別部品で構成されるため、製品ごとにこれらの特性
がばらつくことがある。例えば、FETJ1の特性のばらつ
きにより、第８図の特性曲線L1がΔ１あるいはΔ２だけ
シフトしたときには、動作点もシフトしてオフセット出
力はVofからVof（Δ１）あるいはVof（Δ２）へシフト
する。このように、FETJ1の特性上のばらつきが、その
まま赤外線検出装置のオフセット電圧Vofのばらつきに
なって現れる。
また、第７図の従来装置において、電圧ゲインAVは AVgmRL/（１＋gmRL） ……（１） となるため（但し、gmは動作点でのFETJ1の相互コンダ
クタンス）、FETJ1の特性のばらつきが赤外線検出装置
のゲインAVのばらつきとなって現れる。このような特性
のばらつきは、赤外線検出装置の利用にとって著しく不
都合である。
クタンス）、FETJ1の特性のばらつきが赤外線検出装置
のゲインAVのばらつきとなって現れる。このような特性
のばらつきは、赤外線検出装置の利用にとって著しく不
都合である。
そこで本発明は、回路を構成するインピーダンス変換
用のFETなどに特性上のばらつきがあっても、回路全体
の特性のばらつきを少なくすることのできる赤外線検出
装置を提供することを目的とする。
用のFETなどに特性上のばらつきがあっても、回路全体
の特性のばらつきを少なくすることのできる赤外線検出
装置を提供することを目的とする。
本発明に係る赤外線検出装置は、焦電型検出器と、こ
の出力をインピーダンス変換するトランジスタと、この
トランジスタの負荷となる抵抗手段とを備え、トランジ
スタと抵抗手段が同一の半導体基板に形成されているこ
とを特徴とする。ここで、抵抗手段はゲート・ソース間
が短絡又は抵抗を介して接続された電界効果トランジス
タで構成されるようにしてもよい。
の出力をインピーダンス変換するトランジスタと、この
トランジスタの負荷となる抵抗手段とを備え、トランジ
スタと抵抗手段が同一の半導体基板に形成されているこ
とを特徴とする。ここで、抵抗手段はゲート・ソース間
が短絡又は抵抗を介して接続された電界効果トランジス
タで構成されるようにしてもよい。
本発明によれば、インピーダンス変換用のトランジス
タと負荷抵抗用の素子等が同一の半導体基板に形成され
るので、トランジスタの特性にばらつきがあったときは
負荷抵抗等も同様にばらつくようにできるので、互いに
相殺させて回路全体の特性のばらつきを抑えることがで
きる。
タと負荷抵抗用の素子等が同一の半導体基板に形成され
るので、トランジスタの特性にばらつきがあったときは
負荷抵抗等も同様にばらつくようにできるので、互いに
相殺させて回路全体の特性のばらつきを抑えることがで
きる。
以下、添付図面を参照して本発明の実施例を説明す
る。
る。
第１実施例に係る赤外線検出装置の構成を第１図に示
し、その動作を第２図に示す。第１図（ａ）の通り、イ
ンピーダンス変換用のFETJ1と負荷抵抗素子RLは同一の
半導体基板１に集積して形成される。同図（ｂ）は半導
体基板１の要部断面図である。ｐ型の半導体基板１の上
面にはｎ型領域11が形成され、ここにFETJ1と負荷抵抗
素子RLが形成される。
し、その動作を第２図に示す。第１図（ａ）の通り、イ
ンピーダンス変換用のFETJ1と負荷抵抗素子RLは同一の
半導体基板１に集積して形成される。同図（ｂ）は半導
体基板１の要部断面図である。ｐ型の半導体基板１の上
面にはｎ型領域11が形成され、ここにFETJ1と負荷抵抗
素子RLが形成される。
このような赤外線検出装置によれば、インピーダンス
変換用のFETJ1の特性がばらつくときでも、負荷抵抗素
子RLの特性は同様にばらつくようにし得る。具体的に
は、FETJ1と負荷抵抗素子RLは単一の半導体基板１にお
いて、共通するプロセスを経て形成されるので、第２図
でFETJ1のIDSが小さくなる方向にばらつくとき、RLを大
きくなる方向にばらつかせ得るので、出力特性（Vof）
のばらつきは第２図のように小さくなる。すなわち、FE
TJ1のIDS−VGS曲線がL1から点線Ｌ′１へばらつくとき
は、負荷抵抗素子RLによる1/RL線も点線のようにばらつ
く。このため、出力Vofは従来装置では第２図のV
of（Δ′）へと大きくばらつくが、本実施例によれば同
図のVof（Δ）のように小さなばらつきになる。なお、V
ofとVof（Δ）については、第２図のようにVof＞V
of（Δ）となることは必須でなく、理想的にはVof≒Vof
（Δ）となる時、ばらつきは生じない。また、（１）式
においてFETJ1の相互コンダクタンスgmが小さくなる方
向にばらつくときに、負荷抵抗素子RLが大きくなるよう
にでるので、結局は利得AVのばらつきも抑えられる。
変換用のFETJ1の特性がばらつくときでも、負荷抵抗素
子RLの特性は同様にばらつくようにし得る。具体的に
は、FETJ1と負荷抵抗素子RLは単一の半導体基板１にお
いて、共通するプロセスを経て形成されるので、第２図
でFETJ1のIDSが小さくなる方向にばらつくとき、RLを大
きくなる方向にばらつかせ得るので、出力特性（Vof）
のばらつきは第２図のように小さくなる。すなわち、FE
TJ1のIDS−VGS曲線がL1から点線Ｌ′１へばらつくとき
は、負荷抵抗素子RLによる1/RL線も点線のようにばらつ
く。このため、出力Vofは従来装置では第２図のV
of（Δ′）へと大きくばらつくが、本実施例によれば同
図のVof（Δ）のように小さなばらつきになる。なお、V
ofとVof（Δ）については、第２図のようにVof＞V
of（Δ）となることは必須でなく、理想的にはVof≒Vof
（Δ）となる時、ばらつきは生じない。また、（１）式
においてFETJ1の相互コンダクタンスgmが小さくなる方
向にばらつくときに、負荷抵抗素子RLが大きくなるよう
にでるので、結局は利得AVのばらつきも抑えられる。
次に、第２実施例の赤外線検出装置を第３図および第
４図により説明する。
４図により説明する。
第２図（ａ）に示す通り、この実施例ではインピーダ
ンス変換用のFETJ1の負荷抵抗として、ゲート・ソース
間を短絡した接合型FETJ2による能動負荷を用いてい
る。そして、FETJ1とFETJ2は同一の半導体基板１に集積
して形成される。すなわち、同図（ｂ）に示す通り、ｐ
型の半導体基板１の上面にはｎ型領域11が形成され、こ
こにn+型領域、ｐ型領域によるFETJ1,J2が形成される。
なお、FETJ1のピンチオフ電圧をFETJ2のピンチオフ電圧
より大きくするためには、一方のFETの製造に際してイ
オン注入工程を付加することが必要になる。
ンス変換用のFETJ1の負荷抵抗として、ゲート・ソース
間を短絡した接合型FETJ2による能動負荷を用いてい
る。そして、FETJ1とFETJ2は同一の半導体基板１に集積
して形成される。すなわち、同図（ｂ）に示す通り、ｐ
型の半導体基板１の上面にはｎ型領域11が形成され、こ
こにn+型領域、ｐ型領域によるFETJ1,J2が形成される。
なお、FETJ1のピンチオフ電圧をFETJ2のピンチオフ電圧
より大きくするためには、一方のFETの製造に際してイ
オン注入工程を付加することが必要になる。
この第２実施例の動作をIDS−VGS特性で示すと、第４
図のようになる。同図において、L1,L2はそれぞれFET
J1,J2によるIDS−VGS特性曲線であり、VGS1（OFF）,V
GS2（OFF）はそれらのピンチオフ電圧を示す。このよう
な赤外線検出装置において、FETJ1の特性にばらつきが
あってIDS−VGS曲線L1が第４図中の一点鎖線のようにば
らつくと、FETJ2は定電流源として働くようになる。す
なわち、FETJ1のIDSが少なくなる方向にばらついたと
き、FETJ2による定電流源についても同様にIDSが減少す
るようにできる。このため、従来装置では出力VofはVof
（Δ′）へと大きくばらついていたが、本実施例によれ
ばVofからVof（Δ）への小さなばらつきに止まる。な
お、この点は（１）式における利得AVについても同様で
あり、そのばらつきが抑えられる。
図のようになる。同図において、L1,L2はそれぞれFET
J1,J2によるIDS−VGS特性曲線であり、VGS1（OFF）,V
GS2（OFF）はそれらのピンチオフ電圧を示す。このよう
な赤外線検出装置において、FETJ1の特性にばらつきが
あってIDS−VGS曲線L1が第４図中の一点鎖線のようにば
らつくと、FETJ2は定電流源として働くようになる。す
なわち、FETJ1のIDSが少なくなる方向にばらついたと
き、FETJ2による定電流源についても同様にIDSが減少す
るようにできる。このため、従来装置では出力VofはVof
（Δ′）へと大きくばらついていたが、本実施例によれ
ばVofからVof（Δ）への小さなばらつきに止まる。な
お、この点は（１）式における利得AVについても同様で
あり、そのばらつきが抑えられる。
第５図は本発明の第３実施例を示している。これが第
２の実施例と異なる点は、インピーダンス変換用のFETJ
1のソースに抵抗R1、能動負荷用のFETJ2のソース１に抵
抗R2が接続され、これらが１個の半導体基板１に集積さ
れていることである。この例によっても、FETJ1,J2のば
らつきを相殺させうるだけでなく、付設されたR1,R2に
ついてもそのばらつきの影響を抑えうる。
２の実施例と異なる点は、インピーダンス変換用のFETJ
1のソースに抵抗R1、能動負荷用のFETJ2のソース１に抵
抗R2が接続され、これらが１個の半導体基板１に集積さ
れていることである。この例によっても、FETJ1,J2のば
らつきを相殺させうるだけでなく、付設されたR1,R2に
ついてもそのばらつきの影響を抑えうる。
第６図は本発明の第４実施例を示している。これが第
１実施例と異なる点は、高抵抗素子RSが逆並列に接続さ
れたダイオードD1,D2に置換され、かつこれらがFETJ1お
よび負荷抵抗素子RLと共に半導体基板１に集積されてい
ることである。これによれば、焦電型検出器２以外の全
てを１チップに構成できるので、オフセット電圧出力V
ofおよびゲインAVのばらつきを最少にできる。
１実施例と異なる点は、高抵抗素子RSが逆並列に接続さ
れたダイオードD1,D2に置換され、かつこれらがFETJ1お
よび負荷抵抗素子RLと共に半導体基板１に集積されてい
ることである。これによれば、焦電型検出器２以外の全
てを１チップに構成できるので、オフセット電圧出力V
ofおよびゲインAVのばらつきを最少にできる。
本発明については、種々の変形が可能である。例え
ば、インピーダンス変換用のFETはｐ型の接合型FETでも
よく、絶縁ゲート型等のFETでもよい。
ば、インピーダンス変換用のFETはｐ型の接合型FETでも
よく、絶縁ゲート型等のFETでもよい。
以上、詳細に説明した通り本発明では、インピーダン
ス変換用のトランジスタと負荷抵抗用の素子等が同一の
半導体基板に形成されるので、回路を構成するインピー
ダンス変換用のFETなどに特性上のばらつきがあって
も、回路全体の特性のばらつきを少なくすることができ
る効果がある。
ス変換用のトランジスタと負荷抵抗用の素子等が同一の
半導体基板に形成されるので、回路を構成するインピー
ダンス変換用のFETなどに特性上のばらつきがあって
も、回路全体の特性のばらつきを少なくすることができ
る効果がある。
第１図は本発明の第１実施例に係る赤外線検出装置の構
成図、第２図はその作用を説明する特性図、第３図は本
発明の第２実施例に係る赤外線検出装置の構成図、第４
図はその作用を説明する特性図、第５図は本発明の第３
実施例に係る赤外線検出装置の構成図、第６図は本発明
の第４実施例に係る赤外線検出装置の構成図、第７図は
従来の赤外線検出装置の構成図、第８図はその作用の説
明図である。 １……半導体基板、２……焦電型検出器、J1……インピ
ーダンス変換用のFET、J2……能動負荷用のFET、RL……
負荷抵抗素子。
成図、第２図はその作用を説明する特性図、第３図は本
発明の第２実施例に係る赤外線検出装置の構成図、第４
図はその作用を説明する特性図、第５図は本発明の第３
実施例に係る赤外線検出装置の構成図、第６図は本発明
の第４実施例に係る赤外線検出装置の構成図、第７図は
従来の赤外線検出装置の構成図、第８図はその作用の説
明図である。 １……半導体基板、２……焦電型検出器、J1……インピ
ーダンス変換用のFET、J2……能動負荷用のFET、RL……
負荷抵抗素子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−102321（ＪＰ，Ａ) 特開 昭62−822（ＪＰ，Ａ) 特開 昭61−91528（ＪＰ，Ａ)
Claims (2)
- 【請求項１】焦電型検出器と、この焦電型検出器の出力
をインピーダンス変換するトランジスタと、このトラン
ジスタの負荷となる抵抗手段とを備え、前記トランジス
タと前記抵抗手段が同一の半導体基板に形成されている
ことを特徴とする赤外線検出装置。 - 【請求項２】前記抵抗手段はゲート・ソース間が短絡又
は抵抗を介して接続された電界効果トランジスタで構成
される請求項１記載の赤外線検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039189A JP2656112B2 (ja) | 1989-04-28 | 1989-04-28 | 赤外線検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11039189A JP2656112B2 (ja) | 1989-04-28 | 1989-04-28 | 赤外線検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02287224A JPH02287224A (ja) | 1990-11-27 |
| JP2656112B2 true JP2656112B2 (ja) | 1997-09-24 |
Family
ID=14534622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11039189A Expired - Fee Related JP2656112B2 (ja) | 1989-04-28 | 1989-04-28 | 赤外線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656112B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002372455A (ja) * | 2001-06-15 | 2002-12-26 | Shimadzu Corp | 赤外線検出装置 |
| JP4917953B2 (ja) * | 2007-04-20 | 2012-04-18 | パナソニック株式会社 | 撮像装置 |
| JP5760406B2 (ja) | 2010-11-29 | 2015-08-12 | セイコーエプソン株式会社 | 検出回路、センサーデバイス及び電子機器 |
-
1989
- 1989-04-28 JP JP11039189A patent/JP2656112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02287224A (ja) | 1990-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| US5013934A (en) | Bandgap threshold circuit with hysteresis | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JPH04343034A (ja) | 半導体センサ | |
| JPS6290967A (ja) | 受光用半導体集積回路 | |
| JPH0479002B2 (ja) | ||
| JP2656112B2 (ja) | 赤外線検出装置 | |
| JP4019439B2 (ja) | Ｃｃｄ型電荷転送読出し用レジスタの電荷／電圧変換装置 | |
| Münch et al. | Pyroelectric detector array with PVDF on silicon integrated circuit | |
| JPH04239809A (ja) | 振幅制限回路 | |
| US4602207A (en) | Temperature and power supply stable current source | |
| JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
| US4647798A (en) | Negative input voltage CMOS circuit | |
| JPS5937860B2 (ja) | 半導体集積回路装置 | |
| US6566721B2 (en) | Semiconductor device | |
| JP2653408B2 (ja) | 高速スイツチング過程用半導体回路装置 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| US5093589A (en) | Charge injection circuit having impedance conversion means | |
| JPH01215114A (ja) | 半導体集積回路 | |
| JP2666601B2 (ja) | ピークホールド回路 | |
| JPH05198846A (ja) | 温度感知装置およびこの装置を用いる温度感知回路 | |
| JPH0441613Y2 (ja) | ||
| JPH0535624Y2 (ja) | ||
| JPS6344744Y2 (ja) | ||
| JPH04233774A (ja) | 光検出装置及びエリアセンサー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |