JP2002223393A - 電荷転送素子 - Google Patents

Abstract

(57)【要約】 【課題】 固体撮像装置において、電荷転送素子の出力
部における消費電力を低減する。 【解決手段】 ＣＣＤイメージセンサ３０の出力アンプ
４６を構成するソースフォロア増幅回路に制御トランジ
スタＴ_S1、Ｔ_S2、Ｔ_S3を設ける。ゲート電圧を電荷転送
素子の動作状態に応じて切り換えることによって、制御
トランジスタのオン／オフを切り換える。例えば、撮像
装置がスタンバイモードである場合には、制御トランジ
スタをオフ状態としてソースフォロア増幅回路の動作を
停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電荷転送素子に関
し、特に電荷転送素子の出力部の省電力化に関する。

【０００２】

【従来の技術】図３はＣＣＤイメージセンサを用いた固
体撮像装置の出力部の構成を説明する概略の回路図であ
る。ＣＣＤイメージセンサの撮像部２にて生成された画
素ごとの情報電荷は、水平ＣＣＤレジスタ４を介して浮
遊拡散層６に順次、転送される。

【０００３】そして情報電荷は電圧信号である画像信号
に変換され、出力アンプ８に入力される。出力アンプ８
は、ソースの負荷にトランジスタを用いたソースフォロ
ワ増幅回路であり、ここではソースフォロワを３段に接
続した構成を示している。各ソースフォロワ回路は電源
Ｖ_DとアースＧＮＤとの間に接続され、増幅を行うトラ
ンジスタＴ_D1，Ｔ_D2，Ｔ_D3はそれぞれ浮遊拡散層６の出
力信号又は前段のソースフォロワ出力をゲートに入力さ
れる。これらトランジスタＴ_D1，Ｔ_D2，Ｔ_D3のソースに
は負荷トランジスタＴ_L1，Ｔ_L2，Ｔ_L3のドレインが接続
される。負荷トランジスタは、設定されたゲートバイア
ス電圧に応じて、ソース−ドレイン間に一定の電流を流
す定電流源として機能する。

【０００４】最終段のソースフォロワから、ＣＣＤイメ
ージセンサの出力信号として取り出されるＣＣＤ出力
は、周辺回路１０に入力される。周辺回路１０ではエミ
ッタフォロワ増幅回路１２がＣＣＤ出力を受け、増幅さ
れた信号がフロントエンド回路１４へ入力される。

【０００５】

【発明が解決しようとする課題】従来の出力アンプは、
通常の撮像動作時に得られる画像信号の周波数特性を考
慮して、十分な帯域が得られるように設計され、ゲート
バイアス電圧もその観点から所定の値に設定されてい
た。ここで、周波数特性を改善するためには、一般にソ
ースフォロワに流れる電流を大きくすればよいが、その
反面、消費電力が大きくなるという問題があった。この
問題は、周辺回路のエミッタフォロワ増幅回路について
も同様である。すなわち、ＣＣＤ出力の周波数特性を劣
化させないためには、エミッタフォロワ増幅回路に十分
な電流を流すことが必要であり、そのため大きな電力が
消費されるという問題があった。

【０００６】また、出力アンプは、画像信号が生じてい
ない期間を含め常時動作している。そのため、画像信号
以外の不要な信号が出力アンプ等で増幅されて、後段の
画像信号処理回路に入力される。

【０００７】本発明は上記問題点を解消するためになさ
れたもので、画質を維持しつつ、出力部における消費電
力が低減される電荷転送素子を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明に係る電荷転送素
子は、情報電荷をパケット単位で転送する電荷転送部
と、前記電荷転送部の出力側に設けられ、前記情報電荷
をパケット単位で電圧値に変換する出力部と、前記出力
部から得られる電圧値をインピーダンス変換して取り出
すソースフォロワ増幅回路と、を有する電荷転送素子に
おいて、前記ソースフォロワ増幅回路は、前記出力部の
電圧値をゲートに受けて、ソースから電圧値の変化に対
応する出力信号を得る増幅トランジスタと、前記増幅ト
ランジスタと接地点との間に接続されて前記増幅トラン
ジスタから接地側へ定電流を流す負荷トランジスタと、
前記増幅トランジスタと電源との間に接続され、ゲート
に印加される制御信号に応答して、電源から前記増幅ト
ランジスタへ流れる電流を制御する制御トランジスタ
と、を備えたことを特徴とするものである。

【０００９】電荷転送素子の出力部には、順次転送出力
される情報電荷に従う信号を増幅する出力アンプが設け
られる。この出力アンプは電荷転送素子内に設けられ、
電荷転送素子と同一プロセスで製造されるものであり、
ＭＯＳ ＦＥＴを用いたソースフォロワ増幅回路を多段
に設けた構成とされる。ここでソースフォロワ増幅回路
は、入力された信号を増幅するトランジスタと、これに
定電流を供給する負荷トランジスタとを含んで構成さ
れ、負荷トランジスタが供給する定電流量は、ゲートに
印加されるゲートバイアス電圧に応じて定まる。本発明
によれば、ソースフォロワ増幅回路は、さらに制御トラ
ンジスタが増幅トランジスタのドレインと電源との間に
接続される。この制御トランジスタのゲート電圧を制御
することにより、ソースフォロワ増幅回路に流れる電流
を断続、又は増減することができる。これにより、ソー
スフォロワ増幅回路を動作させる必要がない場合には停
止させることができ、また必要とされる周波数特性等に
応じてソースフォロワ増幅回路に流れる電流を可変する
ことができるので、出力アンプでの必要以上の電力消費
を避けることができる。

【００１０】他の本発明に係る電荷転送素子において
は、前記制御トランジスタが、エンハンスメント型であ
る。

【００１１】本発明によれば、制御トランジスタは、ド
レインに接続された電源の電圧をゲートに印加すること
により基本的にオフ状態となり、ソースフォロワ増幅回
路に流れる電流が遮断され、電力消費が基本的になくな
る。一方、ゲート電圧を０Ｖとすればオン状態とするこ
とができる。ここでデプレッション型のトランジスタで
は、十分なオフ状態となるゲート電圧として電源電圧以
上の電圧を必要とする。これに対してエンハンスメント
型では、デプレッション型より低い電圧で、オフ状態と
することができ、制御信号の生成上、都合がよい。すな
わち、電荷転送素子の駆動に通常使用される信号を用い
て、制御トランジスタの断続を制御することができる。

【００１２】他の本発明に係る電荷転送素子は、前記制
御トランジスタのゲートと負荷トランジスタのゲートと
が、当該電荷転送素子の同一の入力端子に接続されるも
のである。

【００１３】本発明によれば、制御トランジスタのゲー
トと負荷トランジスタのゲートとが共通端子に接続さ
れ、電荷転送素子の入出力端子数が抑制される。制御ト
ランジスタがオフ状態とされるときには、ソースフォロ
ワ増幅回路の動作は基本的にオフ状態とされるので、こ
のとき負荷トランジスタに印加されるゲート電圧が負荷
トランジスタをオン状態とするかオフ状態とするかはい
ずれでもよい。

【００１４】本発明に係る電荷転送素子は、前記制御ト
ランジスタのゲートと前記入力端子との間に、外部から
当該入力端子へ入力される入力信号に基づいて前記制御
信号を生成する制御信号生成回路を有し、前記負荷トラ
ンジスタが、前記入力信号に対しオン状態を維持するも
のである。

【００１５】本発明によれば、負荷トランジスタは入力
信号のいずれの電圧レベルでもオン状態を維持する。そ
のような入力信号を直接、制御トランジスタのゲートに
印加しても、制御トランジスタのオン／オフを制御し得
るとは限らない。そこで、制御信号生成回路は入力信号
の電圧レベルの変化を、制御トランジスタをオン／オフ
するレベル変化に変換する。これにより、制御トランジ
スタがオフ状態にあるときに、負荷トランジスタはオン
状態にあり、出力アンプの出力端子は、負荷トランジス
タのソースに接続されるアースに短絡される。つまり、
制御トランジスタがオフ状態にあるとき、出力端子が所
定電位に設定される。通常、電荷転送素子の出力端子に
接続される周辺回路では、電荷転送素子の出力をエミッ
タフォロワ増幅回路又はソースフォロワ増幅回路で受け
る。特に、通常はそれらはＮＰＮトランジスタを用いた
エミッタフォロワ増幅回路又はＮチャネルのソースフォ
ロワ増幅回路に構成され、この場合、本発明の電荷転送
素子によれば、制御トランジスタをオフ状態とすると、
周辺回路のエミッタフォロワ増幅回路又はソースフォロ
ワ増幅回路もオフ状態若しくは低電流状態となり、周辺
回路での省電力化が図られる。

【００１６】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００１７】［実施形態１］図１は本発明の電荷転送素
子に係る第１の実施形態の固体撮像装置の概略の回路構
成図である。本装置は電荷転送素子の一種であるＣＣＤ
イメージセンサ３０を用い、ＣＣＤイメージセンサ３０
の動作を制御するＣＣＤ制御ＬＳＩ３２、及びＣＣＤイ
メージセンサ３０の出力信号を処理する周辺回路３４を
含んで構成される。

【００１８】ＣＣＤイメージセンサ３０の撮像部４０に
て画素ごとに生成された情報電荷は垂直ＣＣＤレジスタ
により水平ＣＣＤレジスタ４２に１ラインずつ読み出さ
れる。水平ＣＣＤレジスタ４２は情報電荷を水平転送し
て浮遊拡散層４４に出力する。浮遊拡散層４４は、水平
ＣＣＤレジスタ４２から入力される電荷量に応じて電圧
信号である画像信号を出力する。これにより得られた画
像信号は、出力アンプ４６に入力される。

【００１９】出力アンプ４６はソースフォロワ回路を複
数段接続したものであり、本実施形態では３段構成であ
る。各ソースフォロワ回路は電源Ｖ_DとアースＧＮＤと
の間に接続される。ソースフォロワ回路は、制御トラン
ジスタＴ_S1，Ｔ_S2，Ｔ_S3と、増幅を行うトランジスタＴ
_D1，Ｔ_D2，Ｔ_D3と、負荷トランジスタＴ_L1，Ｔ_L2，Ｔ _L3
とで構成される。増幅トランジスタＴ_D1，Ｔ_D2，Ｔ
_D3は、それぞれ浮遊拡散層４４の出力信号又は前段のソ
ースフォロワ出力をゲートに受ける。これら増幅トラン
ジスタＴ_D1，Ｔ_D2，Ｔ_D3のソースには負荷トランジスタ
Ｔ_L1，Ｔ_L2，Ｔ_L3のドレインが接続される。負荷トラン
ジスタは、設定されたゲートバイアス電圧に応じて、ソ
ース−ドレイン間に一定の電流を流す定電流源として機
能する。各負荷トランジスタのゲートはＣＣＤイメージ
センサ３０のゲートバイアス入力端子Ｖ_GBに接続され、
一定の電圧を印加される。また制御トランジスタＴ_S1，
Ｔ_S2，Ｔ_S3は、電源Ｖ_Dと各増幅トランジスタのドレイ
ンとの間に接続され、各ソースフォロワ回路に流れる電
流を制御する。各制御トランジスタのゲートは、ＣＣＤ
イメージセンサ３０の制御端子Ｖ_SCに接続され、この制
御端子Ｖ_SCはＣＣＤ制御ＬＳＩ３２から制御電圧信号を
入力される。ここでは、各トランジスタＴ_S1〜Ｔ _S3，Ｔ
_D1〜Ｔ_D3，Ｔ_L1〜Ｔ_L3は撮像部４０等と同一の基板上に
形成されたＭＯＳＦＥＴであり、Ｔ_S1〜Ｔ_S3はＰチャネ
ル・エンハンスメント型、またＴ_D1〜Ｔ_{D 3}，Ｔ_L1〜Ｔ_L3
はＮチャネル・デプレション型のＭＯＳ ＦＥＴであ
る。また電源Ｖ_Dは正電圧、例えば１０〜１５Ｖの電圧
を供給する。本装置では、制御トランジスタは、ソース
フォロワ回路に流れる電流をオン／オフ制御するスイッ
チとして機能し、オン状態においてソースフォロワ回路
に流れる電流に制限を課さないように構成される。具体
的には、制御トランジスタは、極力大きいチャネル幅に
するといった構成によりチャネルのインピーダンスが低
くなるように形成されている。

【００２０】最終段のソースフォロワから、ＣＣＤイメ
ージセンサの出力信号として取り出されるＣＣＤ出力
は、周辺回路３４に入力される。周辺回路３４ではエミ
ッタフォロワ増幅回路５０がＣＣＤ出力を受け、増幅さ
れた信号がフロントエンド回路５２へ入力される。フロ
ントエンド回路５２の後段には映像信号処理回路（図示
せず）が続き、映像信号に対する処理が行われる。その
処理には例えば、利得制御やガンマ補正の他、モニタ
（図示せず）への画像表示や、記録媒体への画像信号の
記録等も含まれる。ちなみに、エミッタフォロワ増幅回
路５０は従来と同様にＮＰＮ型のトランジスタを用いて
構成されている。

【００２１】ＣＣＤ制御ＬＳＩ３２は、ＣＣＤイメージ
センサ３０の動作を制御する回路が集積された半導体素
子である。ＣＣＤ制御ＬＳＩ３２は、駆動回路６０と出
力制御回路６２とを含む。

【００２２】駆動回路６０は、撮像部４０での信号電荷
の蓄積と、ＣＣＤを用いて行われる情報電荷の垂直転送
及び水平転送とを制御する各種のクロックパルスを生成
してＣＣＤイメージセンサ３０へ供給する。例えば駆動
回路６０は、垂直転送クロックパルスφ_V、水平転送ク
ロックパルスφ_H、電子シャッタ動作のための電圧パル
スφ_SHなどを供給する。

【００２３】出力制御回路６２は、出力アンプ４６の動
作を制御する回路であり、具体的には制御トランジスタ
Ｔ_S1，Ｔ_S2，Ｔ_S3のゲート電圧を制御する。出力制御回
路６２は、駆動回路６０から駆動状態の情報を取得し、
その駆動状態に応じて制御トランジスタのゲート電圧を
切り換え、そのオン／オフを制御する。

【００２４】本装置では、出力制御回路６２は、制御ト
ランジスタをオン状態とするゲート電圧であるオン電圧
と、オフ状態とするゲート電圧であるオフ電圧とのそれ
ぞれに応じたデジタル値を格納しており、その何れかを
選択して出力する。ＤＡＣ（Digital-to-Analog Conver
ter）６６は、出力制御回路６２から出力されたデジタ
ル値に応じた電圧を発生させる。生成された電圧は、ゲ
ート電圧としてＣＣＤイメージセンサ３０のゲート入力
端子へ出力される。ここでは制御トランジスタにＰチャ
ネル・エンハンスメント型を採用し、また制御トランジ
スタはドレインを電源Ｖ_Dに接続されているので、例え
ば、オン電圧は０Ｖ、オフ電圧は電源Ｖ_Dの電圧とする
ことができる。なお、ここではＤＡＣ６６を用いて電圧
信号を発生させたが、これを用いずに、出力制御回路６
２が直接、電圧信号を発生するように構成してもよい。
そして、出力制御回路６２は、インターフェース６４を
介して外部システムに接続することができ、接続された
外部システムから条件の設定／変更や、その外部システ
ムの制御に基づいて制御トランジスタの制御を行うこと
もできる。

【００２５】次に本装置におけるＣＣＤイメージセンサ
３０の出力部に関する動作を説明する。上述したように
本装置では、出力制御回路６２が、所定の条件に基づい
て制御トランジスタＴ_S1〜Ｔ_S3のゲート電圧を変更す
る。

【００２６】例えば、制御トランジスタのオン／オフ
は、ＣＣＤ出力に画素信号が出力される期間か否かに応
じて切り換えられる。出力制御回路６２は、水平ブラン
キング期間、または垂直ブランキング期間の少なくとも
一方に対応して、浮遊拡散層４４に画素信号が読み出さ
れていない期間において、制御トランジスタをオフさせ
る。一方、浮遊拡散層４４に画素信号が読み出されてい
る期間には、制御トランジスタをオンさせる。これによ
り、画素信号が読み出される期間においては、出力アン
プ４６を動作させて、画素信号に応じて浮遊拡散層４４
に生じる電圧変動を増幅してＣＣＤ出力信号とする一
方、画素信号が読み出されない期間においては、出力ア
ンプを基本的に停止させる。すなわち、画素信号が読み
出されない期間においては、出力アンプ４６を構成する
ソースフォロワ回路に流れる電流をほぼ０とすることが
でき、消費電力の抑制が図られる。

【００２７】また、このようにブランキング期間におい
て、出力アンプ４６の動作を基本的に停止させることに
より、ブランキング期間にＣＣＤ出力に不要なノイズ信
号が現れるのを防止できる。例えば、電子シャッタ動作
は、いずれかの水平ブランキング期間においてＣＣＤイ
メージセンサ３０の基板に電圧パルスを印加して、その
タイミングまで画素に蓄積されていた信号電荷を基板に
排出する。また、水平ブランキング期間には、水平ＣＣ
Ｄレジスタ４２へ１行分の信号電荷を垂直転送するライ
ン送りの動作が行われる。さらに、ＣＣＤイメージセン
サ３０がフレームトランスファ型である場合には、撮像
領域から蓄積領域へ信号電荷を高速に垂直転送するフレ
ームシフト動作が垂直ブランキング期間に行われる。こ
のようなブランキング期間内に行われる動作においてＣ
ＣＤイメージセンサ３０に印加される電圧パルスに起因
して、例えば浮遊拡散層４４の電位が変動し、それが出
力アンプ４６で増幅されることにより、ＣＣＤ出力に不
要電圧変動を生じるおそれがある。本装置では、上述の
ように、ブランキング期間において制御トランジスタを
オフ状態として出力アンプ４６の動作を基本的に停止さ
せることにより、これら不要電圧変動がフロントエンド
回路５２に伝達されることが防止される。

【００２８】また、本装置では、ＣＣＤイメージセンサ
３０において、出力アンプ４６以外の部分を駆動して撮
像は行いながら、ゲート電圧の制御により出力アンプ４
６を停止させるスタンバイモードを設けることができ
る。このスタンバイモードでは、出力アンプ４６の消費
電力が低減される一方で、その解除時には、撮像部４０
やＣＣＤレジスタの駆動の立ち上がり時間を要せずに直
ちにＣＣＤ出力に安定した画像信号が得られる。

【００２９】本装置によれば、制御トランジスタをエン
ハンスメント型のＭＯＳ ＦＥＴで構成することによ
り、デプレッション型と異なりゲート電圧をドレインに
印加された電源の電圧とすれば、ソースフォロワ増幅回
路が基本的に完全に遮断される。また、ゲート電圧を例
えば接地電位である０Ｖとすることにより、制御トラン
ジスタは導通状態となる。このように、制御トランジス
タをオン／オフする制御信号は、ソースフォロワ増幅回
路の駆動電圧の範囲内で生成でき、制御信号の生成回路
が簡易となる。

【００３０】さらに、固体撮像装置では多くの場合、エ
ミッタフォロワ増幅回路５０はＮＰＮトランジスタを用
いて構成され、また出力アンプ４６の増幅トランジス
タ、負荷トランジスタはＮチャネルに構成される。本装
置の制御トランジスタを用いた出力アンプ４６を用いれ
ば、この従来の構成を基本的に維持しながら、上述した
出力アンプ４６自体の消費電力の低減だけでなく、周辺
回路のエミッタフォロワ増幅回路の消費電力も低減する
ことができる。この理由を説明する。ソースフォロワ最
終段の制御トランジスタＴ_S3がオンのとき、エミッタフ
ォロワ増幅回路５０は、ベースバイアス電圧に接地電位
と電源の正電圧Ｖ_Dとの中間の正電圧を印加されオンす
る。一方、制御トランジスタＴ_S3がオフしたとき、負荷
トランジスタＴ_L3はオン状態を維持しているため、エミ
ッタフォロワ増幅回路のベースは、負荷トランジスタＴ
_L3を介してアースに接続される。すなわち、制御トラン
ジスタがオフしたときには、エミッタフォロワ増幅回路
のベースバイアス電圧が接地電位へシフトし、エミッタ
フォロワ増幅回路も動作を停止する。

【００３１】なお、これは周辺回路３４においてエミッ
タフォロワ増幅回路５０に代えてソースフォロワ増幅回
路を用いてＣＣＤ出力を受ける場合も同様である。具体
的には、出力アンプ４６の電源Ｖ_Dが正電圧である本装
置の構成の場合には、周辺回路３４のソースフォロワ増
幅回路にはＮチャネルＭＯＳ ＦＥＴが採用される。

【００３２】以上の第１の実施形態では、制御トランジ
スタをオン／オフの２値制御としたが、出力制御回路６
２が、本装置の動作状態に応じて制御トランジスタのゲ
ート電圧を変更し、出力アンプ４６のソースフォロワ増
幅回路に流れる電流が異なる複数のオン状態を提供する
ように構成することもできる。

【００３３】例えば、デジタルスチルカメラを構成する
場合、動作状態としては、出力アンプ４６からＣＣＤ出
力信号を出力しないスタンバイモードの他に、撮像モー
ドとして動画撮像モード及び静止画撮像モードを有して
いる。

【００３４】動画撮像モードでは駆動回路６０は、ＣＣ
Ｄイメージセンサ３０に画像信号の生成及び読み出しを
反復させ、これにより連続的な複数画像から構成される
動画像が生成される。生成された動画像は、操作者が被
写体を確認するビューファインダにモニタ画像として表
示されると共に、操作者の指示により記録媒体（図示せ
ず）に記録することもできる。この動画撮像モードで
は、人間の視覚特性上、又ビューファインダの解像度の
制約からそれほど高い解像度は必要とされない。よっ
て、インターレース走査とすることができる。一方、静
止画撮像モードでは駆動回路６０は、ＣＣＤイメージセ
ンサ３０をノンインターレース走査で駆動し、これによ
り解像度の高い静止画像が生成される。この静止画の撮
影は、操作者がモニタ画像で被写体を確認してシャッタ
ボタン（図示せず）を押下することにより行われる。す
なわち、シャッタボタンを押すことにより静止画撮影指
示信号が生成され、これが駆動回路６０に伝達される
と、駆動回路６０は撮像モードを静止画撮像モードに切
り換える。撮影された静止画像は記録媒体に記録され
る。

【００３５】また駆動回路６０は、ＣＣＤイメージセン
サ３０からのＣＣＤ出力信号の読み出し速度が異なる複
数の読み出しモードを提供することができる。例えば、
動画撮像モードでは、１秒間に３０フレームの画素信号
を読み出すように構成される。一方、静止画撮像モード
では、ある静止画の撮影から次の静止画の撮影までのイ
ンターバルは、一般に１／３０秒より大きくすることが
でき、その場合には動画撮像モードよりも低い読み出し
速度で画素信号を読み出すように構成することができ
る。

【００３６】また、静止画の撮影に先だって、露光条件
を決定するための予備撮像を行うように構成することが
できる。例えば、この予備撮像は、シャッタボタンが半
押しされたことにより起動されるように構成され、静止
画撮像の直前タイミングにおいて露光状態を検出する。
静止画撮像は予備撮像で検知された露光条件に基づいて
実行される。この予備撮像は静止画撮像の指示があった
時点では完了していることが望ましいため、短時間で露
光し、短時間で読み出すように構成される。このため、
駆動回路６０は、この予備撮像の画素信号を動画撮像モ
ードよりも高速で読み出すように構成される。

【００３７】本装置では、これらの各動作状態に適した
出力アンプ特性が得られるように、制御トランジスタの
チャネルのコンダクタンスを制御する。すなわち、静止
画撮像モードに対しては、良好な画質で画素信号が出力
されるように、出力アンプ４６のソースフォロワ回路に
比較的大きな電流を流すゲート電圧Ｖ_SC1が制御トラン
ジスタに印加される。ソースフォロワ回路に流れる電流
が大きいことにより、ソースフォロワ回路の周波数特性
が向上し、画像信号の波形の劣化が抑制され、良好な画
質が確保される。出力制御回路６２はこの電圧Ｖ_SC1に
応じたデジタル値を保持し、駆動回路６０が静止画撮像
モードでＣＣＤイメージセンサ３０を駆動する場合にお
いてはそれに連動して、これを読み出してＤＡＣ６６へ
出力する。

【００３８】一方、動画撮像モードに対しては静止画撮
像モードほどの画質は要求されない。そのため、出力ア
ンプ４６の周波数特性も静止画撮像モードほど良好であ
る必要はなく、出力アンプ４６のソースフォロワ回路に
は、静止画撮像モードほどの大きな電流を流さなくてよ
い。よって、動画撮像モードでは、静止画撮像モードに
比べて小さな電流が流れるようなゲート電圧Ｖ_SC2が制
御トランジスタに印加され、消費電力が抑制される。特
に、デジタルスチルカメラの動作において、動画撮像モ
ードは静止画撮像モードに比べて長い時間を占めるの
で、動画撮像モードでの消費電力の低減の効果は、デジ
タルスチルカメラの長時間動作に大きく寄与する。

【００３９】ちなみに本装置では、制御トランジスタに
ＰチャネルＭＯＳ ＦＥＴを採用しているので、ゲート
電圧が低いほど制御トランジスタのチャネルコンダクタ
ンスが大きくなり、ソースフォロワ増幅回路に流れる電
流量は大きくなる。よって、本装置においては、Ｖ_SC1
＜Ｖ_SC2である。

【００４０】また、ＣＣＤ出力の読み出し速度に応じて
制御トランジスタのゲート電圧を変更することができ
る。上述したように、本装置は、動画撮像モード、静止
画撮像モード、及び予備撮像動作での駆動が可能であ
り、これらは異なる速度で画素信号を読み出すように構
成される。例えば、動画撮像モードよりも予備撮像動作
での読み出しを高速に行うように構成される。予備撮像
動作に対し動画撮像モードと同程度の画質を要求するこ
ととした場合、読み出し速度が高速である分、予備撮像
動作では出力アンプ４６の周波数特性が良好である必要
がある。そのため、本装置では予備撮像動作において
は、ソースフォロワ増幅回路に十分な電流が流れるゲー
ト電圧Ｖ_SC3が制御トランジスタに印加され、本装置の
動作期間において大きな割合を占める動画撮像モードに
おいては、ソースフォロワ増幅回路に流れる電流が予備
撮像動作での電流より小さくなるようなゲート電圧Ｖ
_SC2が制御トランジスタに印加される。出力制御回路６
２はこの電圧Ｖ_SC3に応じたデジタル値を保持し、予備
撮像動作においては、これを読み出してＤＡＣ６６へ出
力する。このように出力制御回路６２が、ＣＣＤイメー
ジセンサ３０の各動作状態に応じて必要十分な電流が出
力アンプ４６に流れるように、制御トランジスタのゲー
ト電圧を制御することにより、本装置では不必要な電力
消費が抑制される。

【００４１】［実施形態２］図２は本発明の電荷転送素
子に係る第２の実施形態の固体撮像装置の主要部の概略
の回路構成図である。この図において、図１と同一の構
成要素には同一の符号を付し、説明の簡略化を図る。ま
た、ＣＣＤイメージセンサ３０の撮像部４０やＣＣＤ制
御ＬＳＩ３２は、図１と同様の構成であるので、図示を
省略した。本装置が上記実施形態と相違する点は、制御
トランジスタのゲートと、負荷トランジスタのゲートと
が、ＣＣＤイメージセンサ３０の同一の入力端子Ｖ_SCに
接続される構成にある。この入力端子の共通化により、
ＣＣＤイメージセンサ３０のＩＣパッケージのピン数を
減らすことができる。

【００４２】入力端子Ｖ_SCと制御トランジスタのゲート
との間には、制御信号生成回路７０が設けられる。一
方、負荷トランジスタのゲートは直接、入力端子Ｖ_SCに
接続される。Ｖ_SCには、出力制御回路６２からＨレベル
（電圧Ｖ_H）とＬレベル（電圧Ｖ_L）との２つのレベルを
有する２値化電圧信号が入力される。ここで制御信号生
成回路７０が入力電圧Ｖ_H、Ｖ_Lに対し出力する電圧を、
それぞれＶ_H'、Ｖ_L'で表す。Ｖ_H、Ｖ_Lはいずれも負荷ト
ランジスタをオン状態とするという条件を満たすように
設定される。一方、Ｖ_H'、Ｖ_L'に関しては、いずれか一
方が制御トランジスタをオンし、他方が制御トランジス
タをオフするという条件が課される。これらの条件が満
たされるように、Ｖ_H、Ｖ_Lが定められ、また制御信号生
成回路７０が構成される。

【００４３】例えば、Ｖ_H＝７Ｖ、Ｖ_L＝２Ｖに設定す
る。負荷トランジスタはＮチャネル・デプレッション型
なので、正電圧Ｖ_H、Ｖ_LからなるＶ_SC信号に対してオン
状態を維持する。制御信号生成回路７０は、例えばＶ_H
とＶ_Lとの間に閾値を有する比較器と、その出力に接続
されるインバータとを用いて構成される。比較器は
Ｖ_H，Ｖ_Lそれぞれに対して例えば論理値“０”，“１”
に対応する電圧０Ｖ，Ｖ_Dを出力し、インバータは論理
値を反転して入力電圧０Ｖに対してＶ_Dを出力し、入力
電圧Ｖ_Dに対して０Ｖを出力する。これにより、制御信
号生成回路７０はＶ_H'＝０Ｖ、Ｖ_L'＝Ｖ_Dを出力する。
制御トランジスタはＰチャネル・エンハンスメント型で
あり、ドレインを電源Ｖ_Dに接続されるので、Ｖ_H'＝０
Ｖに対してオンし、Ｖ_L'＝Ｖ_Dに対してオフする。

【００４４】制御トランジスタのオフ状態において負荷
トランジスタがオン状態を維持することにより、上記第
１の実施形態と同様、周辺回路のＮＰＮトランジスタを
用いたエミッタフォロワ増幅回路５０のベースバイアス
電圧が接地電位にシフトする。これにより、出力アンプ
４６の停止に連動してエミッタフォロワ増幅回路５０の
動作を停止させることができ、消費電力の抑制が図られ
る。なお、制御トランジスタをオン／オフする条件に関
しては、上記第１の実施形態と同様である。

【００４５】

【発明の効果】本発明の電荷転送素子によれば、電荷転
送素子の出力アンプを構成するソースフォロワ増幅回路
に制御トランジスタが設けられ、そのゲート電圧を制御
することにより、ソースフォロワ増幅回路に流れる電流
の断続、又は可変制御が実施される。これにより、出力
アンプに流れる電流が低減され、電荷転送素子での消費
電力が低減される効果が得られる。また、制御トランジ
スタのオフ状態で、電荷転送素子の出力端に接続される
エミッタフォロワ増幅回路又はソースフォロワ増幅回路
がオフするように構成することで、周辺回路のエミッタ
フォロワ増幅回路又はソースフォロワ増幅回路での消費
電力も低減される効果がある。また、ＣＣＤイメージセ
ンサから読み出される画素信号の間欠期間において、制
御トランジスタをオフ状態として出力アンプの動作を停
止させることで、出力アンプの消費電力の低減が図られ
ると共に、その期間に不要な電圧変動が電荷転送素子か
ら出力されることが防止される。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施形態の固体撮像装置
の概略の回路構成図である。

【図２】 本発明に係る第２の実施形態の固体撮像装置
の主要部の概略の回路構成図である。

【図３】 ＣＣＤイメージセンサを用いた従来の固体撮
像装置の出力部の構成を説明する概略の回路図である。

【符号の説明】

３０ ＣＣＤイメージセンサ、３２ ＣＣＤ制御ＬＳ
Ｉ、３４ 周辺回路、４０ 撮像部、４２ 水平ＣＣＤ
レジスタ、４４ 浮遊拡散層、４６ 出力アンプ、５０
エミッタフォロワ増幅回路、５２ フロントエンド回
路、６０ 駆動回路、６２ 出力制御回路、７０ 制御
信号生成回路、Ｔ_S1，Ｔ_S2，Ｔ_S3 制御トランジスタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 情報電荷をパケット単位で転送する電荷
   転送部と、前記電荷転送部の出力側に設けられ、前記情
   報電荷をパケット単位で電圧値に変換する出力部と、前
   記出力部から得られる電圧値をインピーダンス変換して
   取り出すソースフォロワ増幅回路と、を有する電荷転送
   素子において、 前記ソースフォロワ増幅回路は、 前記出力部の電圧値をゲートに受けて、ソースから電圧
   値の変化に対応する出力信号を得る増幅トランジスタ
   と、 前記増幅トランジスタと接地点との間に接続されて前記
   増幅トランジスタから接地側へ定電流を流す負荷トラン
   ジスタと、 前記増幅トランジスタと電源との間に接続され、ゲート
   に印加される制御信号に応答して、電源から前記増幅ト
   ランジスタへ流れる電流を制御する制御トランジスタ
   と、 を備えたことを特徴とする電荷転送素子。
2. 【請求項２】 請求項１記載の電荷転送素子において、 前記制御トランジスタは、エンハンスメント型であるこ
   とを特徴とする電荷転送素子。
3. 【請求項３】 請求項１又は請求項２に記載の電荷転送
   素子において、 前記制御トランジスタのゲートと前記負荷トランジスタ
   のゲートとに共通に接続される入力端子を有すること、 を特徴とする電荷転送素子。
4. 【請求項４】 請求項３記載の電荷転送素子において、 前記制御トランジスタのゲートと前記入力端子との間
   に、外部から当該入力端子へ入力される入力信号に基づ
   いて前記制御信号を生成する制御信号生成回路を有し、 前記負荷トランジスタは、前記入力信号に対しオン状態
   を維持すること、 を特徴とする電荷転送素子。