WO2016006302A1 - 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法 - Google Patents

撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法 Download PDF

Info

Publication number
WO2016006302A1
WO2016006302A1 PCT/JP2015/062617 JP2015062617W WO2016006302A1 WO 2016006302 A1 WO2016006302 A1 WO 2016006302A1 JP 2015062617 W JP2015062617 W JP 2015062617W WO 2016006302 A1 WO2016006302 A1 WO 2016006302A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
imaging
unit
chip
suppression
Prior art date
Application number
PCT/JP2015/062617
Other languages
English (en)
French (fr)
Inventor
理 足立
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Publication of WO2016006302A1 publication Critical patent/WO2016006302A1/ja

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/26—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes using light guides
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to an imaging device, an imaging device, an endoscope, an endoscope system, and an imaging device driving method for imaging a subject and generating image data of the subject.
  • Patent Document 1 since the load of the termination resistor of the transmission cable is driven by the emitter follower circuit, a current flows through the transmission cable even during the blanking period in which the imaging signal is not transmitted. There is a problem that becomes larger.
  • the present invention has been made in view of the above, and an object of the present invention is to provide an imaging device, an imaging device, an endoscope, an endoscope system, and an imaging device driving method capable of suppressing power consumption. To do.
  • the imaging device is arranged in a two-dimensional matrix, receives light from the outside, and generates and outputs an imaging signal corresponding to the amount of received light.
  • a plurality of pixels receives light from the outside, and generates and outputs an imaging signal corresponding to the amount of received light.
  • a plurality of pixels receives light from the outside, and generates and outputs an imaging signal corresponding to the amount of received light.
  • a plurality of pixels receives light from the outside, and generates and outputs an imaging signal corresponding to the amount of received light.
  • a plurality of pixels a signal output unit that outputs the imaging signal output from each of the plurality of pixels to the outside; and a blanking period during which each of the plurality of pixels does not output the imaging signal.
  • a suppression unit that suppresses a current output from the output unit, and the suppression unit generates a suppression signal having a voltage different from that of the imaging signal and outputs the suppression signal to the signal output unit, and the blanking
  • a switching unit configured to switch and output the
  • an imaging apparatus is characterized by including the above-described imaging element.
  • the endoscope according to the present invention is characterized in that the above-described imaging device is provided on the distal end side of the insertion portion.
  • an endoscope system includes the endoscope described above and a processing device that converts the imaging signal into an image signal.
  • the image sensor driving method includes a signal output unit that outputs an imaging signal corresponding to the amount of received light to the outside, and a suppression signal that is different in voltage from the imaging signal and outputs the suppression signal to the signal output unit
  • a suppression signal generation unit wherein the imaging signal and the suppression signal are determined according to whether the imaging element is in a blanking period during which the imaging signal is not output. It is characterized by switching and outputting.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing functions of main parts of the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 3 is a circuit diagram showing a detailed configuration of the second chip shown in FIG. 2 and a configuration of a main part of the connector unit.
  • FIG. 4 is a circuit diagram showing the detailed configuration of the second chip and the configuration of the main part of the connector unit according to Embodiment 2 of the present invention.
  • FIG. 5 is a circuit diagram showing the detailed configuration of the second chip and the configuration of the main part of the connector unit according to Embodiment 3 of the present invention.
  • FIG. 6 is a circuit diagram showing the detailed configuration of the second chip and the configuration of the main part of the connector unit according to Embodiment 4 of the present invention.
  • an endoscope system including an imaging device will be described as a mode for carrying out the present invention (hereinafter referred to as “embodiment”). Further, the present invention is not limited by this embodiment. Furthermore, the same code
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to Embodiment 1 of the present invention.
  • An endoscope system 1 shown in FIG. 1 includes an endoscope 2, a transmission cable 3, a connector unit 5, a processor 6 (processing device), a display device 7, and a light source device 8.
  • the endoscope 2 captures an in-vivo image of the subject by inserting the insertion unit 100 that is a part of the transmission cable 3 into the body cavity of the subject, and outputs an imaging signal (image data) to the processor 6.
  • the transmission cable 3 connects the endoscope 2 and the connector unit 5, and connects the endoscope 2 and the light source device 8.
  • the connector unit 5 is connected to the endoscope 2, the processor 6, and the light source device 8, performs predetermined signal processing on the imaging signal output from the connected endoscope 2, and converts the imaging signal into an analog-digital conversion (A / D-converted) and output to the processor 6 as an image signal.
  • the processor 6 performs predetermined image processing on the image signal output from the connector unit 5 and comprehensively controls the entire endoscope system 1.
  • the processor 6 functions as a processing device.
  • the display device 7 displays an image corresponding to the image signal subjected to image processing by the processor 6.
  • the display device 7 displays various information related to the endoscope system 1.
  • the light source device 8 is configured by using, for example, a halogen lamp or a white LED (Light Emitting Diode), and is directed from the distal end side of the insertion portion 100 of the endoscope 2 to the subject via the connector portion 5 and the transmission cable 3. Irradiate with illumination light.
  • a halogen lamp or a white LED Light Emitting Diode
  • the endoscope 2 is provided on one end side of the transmission cable 3 and an imaging unit 20 (imaging device) that captures an in-vivo image on the distal end 101 side of the insertion unit 100 inserted into the body cavity of the subject.
  • An operation unit 4 that accepts various operations on the endoscope 2 is connected to the proximal end 102 side of the insertion unit 100.
  • the imaging unit 20 is connected to the connector unit 5 via the operation unit 4 by the transmission cable 3.
  • the imaging signal of the image captured by the imaging unit 20 is output to the connector unit 5 through the transmission cable 3 having a length of several meters, for example.
  • FIG. 2 is a block diagram showing functions of a main part of the endoscope system 1. With reference to FIG. 2, the detail of each part structure of the endoscope system 1 and the path
  • the imaging unit 20 includes a first chip 21, a second chip 22, and a third chip 23.
  • the first chip 21 is arranged in a two-dimensional matrix, and has a light receiving unit 24 that has a plurality of pixels that generate and output an imaging signal corresponding to the amount of received light, and reads out the imaging signal photoelectrically converted by the light receiving unit 24 And a buffer 26 that temporarily holds and outputs the imaging signal read from the light receiving unit 24 by the reading unit 25.
  • the second chip 22 includes a buffer 27 that outputs an imaging signal output from each of the plurality of pixels output from the first chip 21 via the transmission cable 3 and the connector unit 5, and each of the plurality of pixels images.
  • a suppression unit that suppresses a current output from the buffer 27 during a blanking period in which no signal is output.
  • the suppression unit 28 generates a suppression signal having a voltage different from that of the imaging signal, and the imaging signal depending on whether or not each of the plurality of pixels is in a blanking period in which the imaging signal is not output.
  • a switching unit 282 for switching between the suppression signals.
  • the buffer 27 functions as a signal output unit
  • the voltage generation unit 281 functions as a suppression signal generation unit.
  • the third chip 23 generates a timing signal based on the reference clock signal and the synchronization signal input from the connector unit 5, and outputs the reading unit 25 of the first chip 21 and a drive signal ( ⁇ Hold) indicating the blanking period to the second chip. And a timing generation unit 29 that outputs to 22 switching units 282. Note that the combination of circuits mounted on the first chip 21, the second chip 22, and the third chip 23 can be appropriately changed according to the convenience of setting. Furthermore, each circuit of the first chip 21, the second chip 22, and the third chip 23 may be provided on one chip.
  • the connector unit 5 includes an analog front end unit 51 (hereinafter referred to as “AFE unit 51”), an imaging signal processing unit 52, and a drive signal generation unit 53.
  • the connector unit 5 functions as a relay processing unit that electrically connects the endoscope 2 (imaging unit 20) and the processor 6 and relays an electrical signal.
  • the connector unit 5 and the imaging unit 20 are connected by a transmission cable 3, and the connector unit 5 and the processor 6 are connected by a coil cable.
  • the connector unit 5 is also connected to the light source device 8.
  • the AFE unit 51 receives the imaging signal transmitted from the imaging unit 20, performs impedance matching with a passive element such as a resistor, and then extracts an AC component with a capacitor and determines an operating point with a voltage dividing resistor.
  • the AFE unit 51 performs A / D conversion on the analog imaging signal transmitted from the imaging unit 20 and outputs the analog imaging signal to the imaging signal processing unit 52 as a digital imaging signal.
  • the imaging signal processing unit 52 performs predetermined signal processing such as vertical line removal and noise removal on the digital imaging signal input from the AFE unit 51 and outputs the result to the processor 6.
  • the imaging signal processing unit 52 is configured by using, for example, an FPGA (Field Programmable Gate Array).
  • the drive signal generation unit 53 is supplied from the processor 6 and is a synchronization that represents the start position of each frame based on a reference clock signal (for example, a 27 MHz clock signal) that serves as a reference for the operation of each component of the endoscope 2.
  • a signal is generated and output together with the reference clock signal to the timing generation unit 29 of the imaging unit 20 via the transmission cable 3.
  • the synchronization signal generated by the drive signal generation unit 53 includes a horizontal synchronization signal and a vertical synchronization signal.
  • the processor 6 is a control device that comprehensively controls the entire endoscope system 1.
  • the processor 6 includes a power supply unit 61, an image signal processing unit 62, and a clock generation unit 63.
  • the power supply unit 61 generates a power supply voltage (VDD), and supplies the generated power supply voltage to the imaging unit 20 via the connector unit 5 and the transmission cable 3 together with the ground (GND).
  • VDD power supply voltage
  • the image signal processing unit 62 performs a synchronization process, a white balance (WB) adjustment process, a gain adjustment process, a gamma correction process, a digital analog (for a digital image signal subjected to the signal processing in the image signal processing unit 52) D / A) Image processing such as conversion processing and format conversion processing is performed to convert it into an image signal, and this image signal is output to the display device 7.
  • WB white balance
  • WB white balance
  • gain adjustment process for a digital image signal subjected to the signal processing in the image signal processing unit 52
  • a gamma correction process a digital analog (for a digital image signal subjected to the signal processing in the image signal processing unit 52)
  • D / A) Image processing such as conversion processing and format conversion processing is performed to convert it into an image signal, and this image signal is output to the display device 7.
  • the clock generation unit 63 generates a reference clock that serves as a reference for the operation of each component of the endoscope system 1, and outputs this reference clock signal to the drive signal generation unit 53.
  • the display device 7 displays the image captured by the imaging unit 20 based on the image signal input from the image signal processing unit 62.
  • the display device 7 is configured using a display panel such as liquid crystal or organic EL (Electro Luminescence).
  • FIG. 3 is a circuit diagram showing the detailed configuration of the second chip 22 shown in FIG. 2 and the configuration of the main part of the connector unit 5.
  • the suppression unit 28 includes a voltage generation unit 281 and a switching unit 282.
  • the voltage generator 281 generates a suppression signal having a voltage different from that of the imaging signal supplied from the first chip 21.
  • the voltage generation unit 281 includes a resistance circuit including two resistors 281a and 281b.
  • the resistor 281a has one end connected to the power supply voltage VDD and the other end connected to one end of the resistor 281b and one end (source side) of the switch 282a.
  • the resistor 281b has one end connected to one end of the resistor 281a and the switch 282a and the other end connected to the ground.
  • the switching unit 282 includes a switch 282a and a switch 282b that are driven according to the drive signal ⁇ Hold input from the timing generation unit 29 of the third chip 23.
  • the switch 282a is configured using a PMOS, one end side (drain side) is connected to the gate of the buffer 27, and the other end side (source side) is a voltage Vhold corresponding to the suppression signal generated by the resistor 281a and the resistor 281b. Is connected to the signal line to be supplied, and the gate is connected to the signal line for supplying the drive signal ⁇ Hold input from the timing generation unit 29 of the third chip 23.
  • the switch 282b is configured by using a PMOS, and one end side (drain side) is connected to a signal line to which an imaging signal Vin supplied from the first chip 21 is connected, and the other end side (source) is a gate of the buffer 27. And a signal line for supplying a drive signal ⁇ Hold input from the timing generation unit 29 is connected to the gate.
  • the level of the voltage Vhold supplied from the voltage generator 281 is set higher than the level of the imaging signal Vin supplied from the first chip 21 (Vhold> Vin).
  • the buffer 27 is configured by using NMOS, one end side is connected to the power supply voltage VDD, the other end side is connected to the transmission cable 3, and the voltage generating unit 281 and the switching unit 282 are connected to the gate.
  • the connector unit 5 includes a DC termination resistor 501, an AC termination resistor 502, a DC cut capacitor 503, and an AFE unit 51.
  • the drive signal ⁇ Hold (Low) is supplied from the timing generation unit 29 during the blanking period of the imaging unit 20, so that the switch 282 a is turned on and corresponds to the suppression signal.
  • the voltage Vhold to be supplied is supplied to the buffer 27.
  • the channel resistance of the buffer 27 increases, so that the current output from the buffer 27 to the transmission cable 3 decreases (the current is reduced).
  • the power consumption of the imaging unit 20 can be reduced during the blanking period of the imaging unit 20.
  • the switch 282 a when the drive signal ⁇ Hold (High) is supplied from the timing generation unit 29 during the imaging period of the imaging unit 20, the switch 282 a is turned off and the switch 282 b is turned on.
  • the imaging signal Vin supplied from the first chip 21 is supplied to the buffer 27.
  • the channel resistance of the buffer 27 is reduced, and the current output from the buffer 27 to the AFE unit 51 via the transmission cable 3 is increased.
  • the suppression unit 28 since the suppression unit 28 outputs a suppression signal to the buffer 27 during the blanking period of the imaging unit 20, the power consumption of the imaging unit 20 can be reduced.
  • the power consumption of the imaging unit 20 can be reduced, heat generation due to the power consumption by the imaging unit 20 can be suppressed.
  • the heat generation of the imaging unit 20 can be suppressed, the image quality of the dark image can be improved.
  • the heat generation of the imaging unit 20 can be suppressed, it is possible to prevent the saturation signal amount from being lowered. As a result, a high-quality image can be obtained.
  • the endoscope system according to the second embodiment has the same configuration as that of the endoscope system 1 according to the first embodiment described above, and the configuration of the second chip of the imaging unit (imaging device) is different. Therefore, hereinafter, the configuration of the second chip in the imaging unit according to the second embodiment will be described.
  • symbol is attached
  • FIG. 4 is a circuit diagram showing the detailed configuration of the second chip of the imaging unit and the configuration of the main part of the connector unit according to the second embodiment.
  • the second chip 22a shown in FIG. 4 includes a buffer 27a and a suppression unit 28.
  • the suppression unit 28 includes a voltage generation unit 281 and a switching unit 282.
  • the level of the voltage Vhold supplied from the voltage generator 281 is set lower than the level of the imaging signal Vin supplied from the first chip 21 (Vhold ⁇ Vin).
  • the buffer 27a is configured by using PMOS, one end side is connected to the power supply voltage VDD, the other end side is connected to the transmission cable 3, and the voltage generating unit 281 and the switching unit 282 are connected to the gate.
  • the drive signal ⁇ Hold is supplied from the timing generation unit 29 during the blanking period of the imaging unit 20, whereby the switch 282a is turned on and the voltage Vhold is supplied to the buffer 27a. Is done. As a result, the channel resistance of the buffer 27a is reduced, so that the current output from the buffer 27a to the transmission cable 3 is reduced (current is reduced).
  • the switch 282a when the drive signal ⁇ Hold (High) is supplied from the timing generation unit 29 during the imaging period of the imaging unit 20, the switch 282a is turned off and the switch 282b is turned on.
  • the imaging signal Vin supplied from the first chip 21 is supplied to the buffer 27a.
  • the channel resistance of the buffer 27a increases, and the current output from the buffer 27a to the AFE unit 51 via the transmission cable 3 increases.
  • the suppression unit 28 since the suppression unit 28 outputs a suppression signal to the buffer 27a during the blanking period of the imaging unit 20, the power consumption of the imaging unit 20 can be reduced.
  • the endoscope system according to the third embodiment has the same configuration as that of the endoscope system 1 according to the first embodiment described above, and the configurations of the second chip and the connector unit of the imaging unit (imaging device) are the same. Each is different. Therefore, in the following, the configuration of the second chip in the imaging unit and the configuration of the main part in the connector unit according to the third embodiment will be described.
  • symbol is attached
  • FIG. 5 is a circuit diagram showing the detailed configuration of the second chip of the imaging unit and the configuration of the main part of the connector unit according to the third embodiment.
  • the second chip 22b shown in FIG. 5 includes a buffer 27b and a suppression unit 28.
  • the level of the voltage Vhold supplied from the voltage generator 281 is set higher than the level of the imaging signal Vin supplied from the first chip 21 (Vhold> Vin).
  • the buffer 27b is configured using NMOS, one end side is connected to the transmission cable 3, the other end side is connected to the ground, and the voltage generation unit 281 and the switching unit 282 are connected to the gate.
  • the connector unit 5b includes a DC termination resistor 501b, an AC termination resistor 502, a DC cut capacitor 503, and an AFE unit 51.
  • the DC termination resistor 501b is connected to the power supply voltage VDD at one end side.
  • the drive signal ⁇ Hold (Low) is supplied from the timing generation unit 29 during the blanking period of the imaging unit 20, whereby the switch 282a is turned on and the voltage Vhold is buffered. 27b.
  • the channel resistance of the buffer 27b increases, so that the current output from the buffer 27b to the transmission cable 3 decreases.
  • the switch 282a when the drive signal ⁇ Hold (High) is supplied from the timing generation unit 29 during the imaging period of the imaging unit 20, the switch 282a is turned off and the switch 282b is turned on.
  • the imaging signal Vin supplied from the first chip 21 is supplied to the buffer 27.
  • the channel resistance of the buffer 27 is reduced, and the current output from the buffer 27 to the AFE unit 51 via the transmission cable 3 is increased.
  • the suppression unit 28 since the suppression unit 28 outputs a suppression signal to the buffer 27b during the blanking period of the imaging unit 20, the power consumption of the imaging unit 20 can be reduced.
  • the endoscope system according to the fourth embodiment has a configuration similar to that of the endoscope system 1 according to the first embodiment described above, and the configuration of the second chip and the connector unit of the imaging unit (imaging device) is the same. Different. Therefore, in the following, the configuration of the second chip in the imaging unit and the configuration of the main part in the connector unit according to the fourth embodiment will be described.
  • symbol is attached
  • FIG. 6 is a circuit diagram showing the detailed configuration of the second chip of the imaging unit and the configuration of the main part of the connector unit according to the fourth embodiment.
  • the second chip 22c shown in FIG. 6 includes a buffer 27c and a suppression unit 28.
  • the level of the voltage Vhold supplied from the voltage generator 281 is set lower than the level of the imaging signal Vin supplied from the first chip 21 (Vhold ⁇ Vin).
  • the buffer 27c is configured by using PMOS, one end side is connected to the transmission cable 3, the other end side is connected to the ground, and the voltage generation unit 281 and the switching unit 282 are connected to the gate.
  • the drive signal ⁇ Hold (Low) is supplied from the timing generation unit 29 during the blanking period of the imaging unit 20, whereby the switch 282a is turned on and the voltage Vhold is buffered. 27c.
  • the channel resistance of the buffer 27c is reduced, so that the current output from the buffer 27c to the transmission cable 3 is reduced.
  • the switch 282a when the drive signal ⁇ Hold (High) is supplied from the timing generation unit 29 during the imaging period of the imaging unit 20, the switch 282a is turned off and the switch 282b is turned on.
  • the imaging signal Vin supplied from the first chip 21 is supplied to the buffer 27c.
  • the channel resistance of the buffer 27c increases, so that the current output from the buffer 27c to the AFE unit 51 via the transmission cable 3 increases.
  • the suppression unit 28 since the suppression unit 28 outputs a suppression signal to the buffer 27c during the blanking period of the imaging unit 20, the power consumption of the imaging unit 20 can be reduced.
  • the present invention can include various embodiments not described herein, and various design changes can be made within the scope of the technical idea specified by the claims. It is.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Surgery (AREA)
  • Engineering & Computer Science (AREA)
  • Radiology & Medical Imaging (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Endoscopes (AREA)

Abstract

　消費電力を抑制することができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供する。撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、第１チップ２１から出力される撮像信号を外部へ出力するバッファ２７と、ブランキング期間に、バッファ２７が出力する電流を抑制する抑制部２８と、を備える。

Description

撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法
　本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法に関する。
　従来、ＣＣＤ（Charge　Coupled　Device）やＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）等の撮像素子において、低い単一電源を用いつつ、安定動作が可能な技術が知られている（特許文献１参照）。この技術では、エミッタフォロア回路によってＣＣＤから出力された撮像信号を増幅して外部へ出力する。
特開２０１１－１３９７９５号公報
　しかしながら、上述した特許文献１では、エミッタフォロア回路によって伝送ケーブルの終端抵抗の負荷を駆動しているので、撮像信号を伝送しないブランキング期間であっても、伝送ケーブルに電流が流れるため、消費電力が大きくなるという問題点があった。
　本発明は、上記に鑑みてなされたものであって、消費電力を抑制することができる撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、前記複数の画素の各々から出力される前記撮像信号を外部へ出力する信号出力部と、前記複数の画素の各々が前記撮像信号を出力していないブランキング期間に、前記信号出力部が出力する電流を抑制する抑制部と、を備え、前記抑制部は、前記撮像信号と電圧が異なる抑制信号を発生して前記信号出力部へ出力する抑制信号発生部と、前記ブランキング期間であるか否かに応じて、前記撮像信号と前記抑制信号とを切り替えて出力する切替部と、を有することを特徴とする。
　また、本発明に係る撮像装置は、上記の撮像素子を備えたことを特徴とする。
　また、本発明に係る内視鏡は、上記の撮像装置を、挿入部の先端側に備えたことを特徴とする。
　また、本発明に係る内視鏡システムは、上記の内視鏡と、前記撮像信号を画像信号に変換する処理装置と、を備えたことを特徴とする。
　また、本発明に係る撮像素子の駆動方法は、受光量に応じた撮像信号を外部へ出力する信号出力部と、前記撮像信号と電圧が異なる抑制信号を発生して前記信号出力部へ出力する抑制信号発生部と、を備えた撮像素子の駆動方法であって、前記撮像素子が前記撮像信号を出力していないブランキング期間であるか否かに応じて、前記撮像信号と前記抑制信号とを切り替えて出力させることを特徴とする。
　本発明によれば、消費電力を抑制することができるという効果を奏する。
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、図２に示す第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。 図４は、本発明の実施の形態２に係る第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。 図５は、本発明の実施の形態３に係る第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。 図６は、本発明の実施の形態４に係る第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。
　以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
（実施の形態１）
　〔内視鏡システムの構成〕
　図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。
　内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。
　伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。
　コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号としてプロセッサ６へ出力する。
　プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を統括的に制御する。なお、本実施の形態１では、プロセッサ６が処理装置として機能する。
　表示装置７は、プロセッサ６が画像処理を施した画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。
　光源装置８は、例えばハロゲンランプや白色ＬＥＤ（Light　Emitting　Diode）等を用いて構成され、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部１００の先端側から被写体へ向けて照明光を照射する。
　内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられ、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０は、伝送ケーブル３により、操作部４を介してコネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。
　図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路を説明する。
　図２に示すように、撮像部２０は、第１チップ２１と、第２チップ２２と、第３チップ２３と、を有する。
　第１チップ２１は、二次元マトリクス状に配置され、受光量に応じた撮像信号を生成して出力する複数の画素を有する受光部２４と、受光部２４で光電変換された撮像信号を読み出す読み出し部２５と、読み出し部２５が受光部２４から読み出した撮像信号を一時的に保持して出力するバッファ２６と、を有する。
　第２チップ２２は、伝送ケーブル３およびコネクタ部５を介して、第１チップ２１から出力される複数の画素の各々から出力される撮像信号を出力するバッファ２７と、複数の画素の各々が撮像信号を出力していないブランキング期間に、バッファ２７が出力する電流を抑制する抑制部２８と、を有する。抑制部２８は、撮像信号と電圧が異なる抑制信号を発生する電圧発生部２８１と、複数の画素の各々が撮像信号を出力していないブランキング期間であるか否かに応じて、撮像信号と抑制信号とを切り替える切替部２８２と、を有する。なお、本実施の形態１では、バッファ２７が信号出力部として機能し、電圧発生部２８１が抑制信号発生部として機能する。また、第２チップ２２のより詳細な構成については、図３を参照して後述する。
　第３チップ２３は、コネクタ部５から入力された基準クロック信号および同期信号に基づきタイミング信号を生成して第１チップ２１の読み出し部２５およびブランキング期間を示す駆動信号（φＨｏｌｄ）を第２チップ２２の切替部２８２に出力するタイミング生成部２９を有する。なお、第１チップ２１、第２チップ２２および第３チップ２３に搭載される回路の組み合わせは設定の都合に合わせて適宜変更可能である。さらに、第１チップ２１、第２チップ２２および第３チップ２３の各々の回路を１枚のチップ上に設けてもよい。
　コネクタ部５は、アナログ・フロント・エンド部５１（以下、「ＡＦＥ部５１」という）と、撮像信号処理部５２と、駆動信号生成部５３と、を有する。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０は、伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。
　ＡＦＥ部５１は、撮像部２０から伝送された撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分をとりだし、分圧抵抗で動作点を決定する。ＡＦＥ部５１は、撮像部２０から伝送されたアナログの撮像信号をＡ／Ｄ変換を行ってデジタルの撮像信号として撮像信号処理部５２へ出力する。
　撮像信号処理部５２は、ＡＦＥ部５１から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。撮像信号処理部５２は、例えばＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）を用いて構成される。
　駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング生成部２９へ出力する。ここで、駆動信号生成部５３が生成する同期信号は、水平同期信号と垂直同期信号とを含む。
　プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を備える。
　電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグランド（ＧＮＤ）とともに、コネクタ部５および伝送ケーブル３を介して、撮像部２０に供給する。
　画像信号処理部６２は、撮像信号処理部５２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。
　クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロックを生成し、この基準クロック信号を駆動信号生成部５３へ出力する。
　表示装置７は、画像信号処理部６２から入力される画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶や有機ＥＬ（Electro　Luminescence）等の表示パネル等を用いて構成される。
　〔第２チップおよびコネクタ部の構成〕
　次に、上述した第２チップ２２およびコネクタ部５要部の詳細な構成について説明する。図３は、図２に示す第２チップ２２の詳細な構成およびコネクタ部５の要部の構成を示す回路図である。
　図３に示す第２チップ２２は、バッファ２７と、抑制部２８と、を有する。抑制部２８は、電圧発生部２８１と、切替部２８２と、を有する。
　電圧発生部２８１は、第１チップ２１から供給される撮像信号と電圧が異なる抑制信号を発生する。電圧発生部２８１は、２つの抵抗２８１ａおよび抵抗２８１ｂからなる抵抗回路と、を有する。
　抵抗２８１ａは、一端側が電源電圧ＶＤＤに接続され、他端側が抵抗２８１ｂの一端側およびスイッチ２８２ａの一端側（ソース側）に接続されている。
　抵抗２８１ｂは、一端側が抵抗２８１ａおよびスイッチ２８２ａの一端側に接続され、他端側がグランドに接続されている。
　切替部２８２は、第３チップ２３のタイミング生成部２９から入力される駆動信号φＨｏｌｄに従って駆動するスイッチ２８２ａおよびスイッチ２８２ｂを有する。
　スイッチ２８２ａは、ＰＭＯＳを用いて構成され、一端側（ドレイン側）がバッファ２７のゲートに接続され、他端側（ソース側）が抵抗２８１ａおよび抵抗２８１ｂによって生成された抑制信号に対応する電圧Ｖｈｏｌｄが供給される信号線に接続され、ゲートには第３チップ２３のタイミング生成部２９から入力される駆動信号φＨｏｌｄを供給する信号線が接続される。
　スイッチ２８２ｂは、ＰＭＯＳを用いて構成され、一端側（ドレイン側）が第１チップ２１から供給される撮像信号Ｖｉｎが供給される信号線が接続され、他端側（ソース）がバッファ２７のゲートに接続され、ゲートにはタイミング生成部２９から入力される駆動信号φＨｏｌｄを供給する信号線が接続される。本実施の形態１では、電圧発生部２８１が供給する電圧Ｖｈｏｌｄのレベルは、第１チップ２１から供給される撮像信号Ｖｉｎのレベルより高く設定されている（Ｖｈｏｌｄ＞Ｖｉｎ）。
　バッファ２７は、ＮＭＯＳを用いて構成され、一端側が電源電圧ＶＤＤに接続され、他端側が伝送ケーブル３に接続され、ゲートには電圧発生部２８１および切替部２８２が接続されている。
　コネクタ部５は、直流終端抵抗５０１と、交流終端抵抗５０２と、直流カットコンデンサ５０３と、ＡＦＥ部５１と、を有する。
　このように構成された第２チップ２２は、撮像部２０のブランキング期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｌｏｗ）が供給されることによって、スイッチ２８２ａがオン状態となり、抑制信号に対応する電圧Ｖｈｏｌｄがバッファ２７に供給される。これにより、バッファ２７のチャンネル抵抗が大きくなるので、バッファ２７が伝送ケーブル３に出力する電流が小さくなる（電流が絞られる）。この結果、撮像部２０のブランキング期間に、撮像部２０の消費電力を低減することができる。
　また、第２チップ２２は、撮像部２０の撮像期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｈｉｇｈ）が供給されることによって、スイッチ２８２ａがオフ状態となるとともに、スイッチ２８２ｂがオン状態となり、第１チップ２１から供給される撮像信号Ｖｉｎがバッファ２７に供給される。これにより、バッファ２７のチャンネル抵抗が小さくなるので、バッファ２７が伝送ケーブル３を介してＡＦＥ部５１に出力する電流が大きくなる。
　以上説明した本実施の形態１によれば、撮像部２０のブランキング期間に、抑制部２８が抑制信号をバッファ２７に出力するので、撮像部２０の消費電力を低減することができる。
　また、本実施の形態１によれば、撮像部２０の消費電力を低減することができるので、撮像部２０による消費電力による発熱を抑制することができる。
　また、本実施の形態１によれば、撮像部２０の発熱を抑制することができるので、暗時画像の画質を向上させることができる。
　また、本実施の形態１によれば、撮像部２０の発熱を抑制することができるので、飽和信号量が低下することを防止することができる。この結果、高画質の画像を得ることができる。
（実施の形態２）
　次に、本発明の実施の形態２について説明する。本実施の形態２に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１と同様の構成を有し、撮像部（撮像装置）の第２チップの構成が異なる。このため、以下においては、本実施の形態２に係る撮像部における第２チップの構成を説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。
　〔第２チップおよびコネクタ部の構成〕
　図４は、本実施の形態２に係る撮像部の第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。
　図４に示す第２チップ２２ａは、バッファ２７ａと、抑制部２８と、を有する。抑制部２８は、電圧発生部２８１と、切替部２８２と、を有する。なお、本実施の形態２では、電圧発生部２８１が供給する電圧Ｖｈｏｌｄのレベルは、第１チップ２１から供給される撮像信号Ｖｉｎのレベルより低く設定されている（Ｖｈｏｌｄ＜Ｖｉｎ）。
　バッファ２７ａは、ＰＭＯＳを用いて構成され、一端側が電源電圧ＶＤＤに接続され、他端側が伝送ケーブル３に接続され、ゲートには電圧発生部２８１および切替部２８２が接続されている。
　このように構成された第２チップ２２ａは、撮像部２０のブランキング期間に、タイミング生成部２９から駆動信号φＨｏｌｄが供給されることによって、スイッチ２８２ａがオン状態となり、電圧Ｖｈｏｌｄがバッファ２７ａに供給される。これにより、バッファ２７ａのチャンネル抵抗が小さくなるので、バッファ２７ａが伝送ケーブル３に出力する電流が小さくなる（電流が絞られる）。
　また、第２チップ２２ａは、撮像部２０の撮像期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｈｉｇｈ）が供給されることによって、スイッチ２８２ａがオフ状態となるとともに、スイッチ２８２ｂがオン状態となり、第１チップ２１から供給される撮像信号Ｖｉｎがバッファ２７ａに供給される。これにより、バッファ２７ａのチャンネル抵抗が大きくなるので、バッファ２７ａが伝送ケーブル３を介してＡＦＥ部５１に出力する電流が大きくなる。
　以上説明した本実施の形態２によれば、撮像部２０のブランキング期間に、抑制部２８が抑制信号をバッファ２７ａに出力するので、撮像部２０の消費電力を低減することができる。
（実施の形態３）
　次に、本発明の実施の形態３について説明する。本実施の形態３に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１と同様の構成を有し、撮像部（撮像装置）の第２チップおよびコネクタ部の構成がそれぞれ異なる。このため、以下においては、本実施の形態３に係る撮像部における第２チップの構成およびコネクタ部における要部の構成を説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。
　〔第２チップおよびコネクタ部の構成〕
　図５は、本実施の形態３に係る撮像部の第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。
　図５に示す第２チップ２２ｂは、バッファ２７ｂと、抑制部２８と、を有する。なお、本実施の形態３では、電圧発生部２８１が供給する電圧Ｖｈｏｌｄのレベルは、第１チップ２１から供給される撮像信号Ｖｉｎのレベルより高く設定されている（Ｖｈｏｌｄ＞Ｖｉｎ）。
　バッファ２７ｂは、ＮＭＯＳを用いて構成され、一端側が伝送ケーブル３に接続され、他端側がグランドに接続され、ゲートには電圧発生部２８１および切替部２８２が接続されている。
　コネクタ部５ｂは、直流終端抵抗５０１ｂと、交流終端抵抗５０２と、直流カットコンデンサ５０３と、ＡＦＥ部５１と、を有する。直流終端抵抗５０１ｂは、一端側に電源電圧ＶＤＤが接続されている。
　このように構成された第２チップ２２ｂは、撮像部２０のブランキング期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｌｏｗ）が供給されることによって、スイッチ２８２ａがオン状態となり、電圧Ｖｈｏｌｄがバッファ２７ｂに供給される。これにより、バッファ２７ｂのチャンネル抵抗が大きくなるので、バッファ２７ｂが伝送ケーブル３に出力する電流が小さくなる。
　また、第２チップ２２ｂは、撮像部２０の撮像期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｈｉｇｈ）が供給されることによって、スイッチ２８２ａがオフ状態となるとともに、スイッチ２８２ｂがオン状態となり、第１チップ２１から供給される撮像信号Ｖｉｎがバッファ２７に供給される。これにより、バッファ２７のチャンネル抵抗が小さくなるので、バッファ２７が伝送ケーブル３を介してＡＦＥ部５１に出力する電流が大きくなる。
　以上説明した本実施の形態３によれば、撮像部２０のブランキング期間に、抑制部２８が抑制信号をバッファ２７ｂに出力するので、撮像部２０の消費電力を低減することができる。
（実施の形態４）
　次に、本発明の実施の形態４について説明する。本実施の形態４に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１と同様の構成を有し、撮像部（撮像装置）の第２チップおよびコネクタ部の構成が異なる。このため、以下においては、本実施の形態４に係る撮像部における第２チップの構成およびコネクタ部における要部の構成を説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。
　〔第２チップの構成〕
　図６は、本実施の形態４に係る撮像部の第２チップの詳細な構成およびコネクタ部の要部の構成を示す回路図である。
　図６に示す第２チップ２２ｃは、バッファ２７ｃと、抑制部２８と、を有する。なお、本実施の形態４では、電圧発生部２８１が供給する電圧Ｖｈｏｌｄのレベルは、第１チップ２１から供給される撮像信号Ｖｉｎのレベルより低く設定されている（Ｖｈｏｌｄ＜Ｖｉｎ）。
　バッファ２７ｃは、ＰＭＯＳを用いて構成され、一端側が伝送ケーブル３に接続され、他端側がグランドに接続され、ゲートには電圧発生部２８１および切替部２８２が接続されている。
　このように構成された第２チップ２２ｃは、撮像部２０のブランキング期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｌｏｗ）が供給されることによって、スイッチ２８２ａがオン状態となり、電圧Ｖｈｏｌｄがバッファ２７ｃに供給される。これにより、バッファ２７ｃのチャンネル抵抗が小さくなるので、バッファ２７ｃが伝送ケーブル３に出力する電流が小さくなる。
　また、第２チップ２２ｃは、撮像部２０の撮像期間に、タイミング生成部２９から駆動信号φＨｏｌｄ（Ｈｉｇｈ）が供給されることによって、スイッチ２８２ａがオフ状態となるとともに、スイッチ２８２ｂがオン状態となり、第１チップ２１から供給される撮像信号Ｖｉｎがバッファ２７ｃに供給される。これにより、バッファ２７ｃのチャンネル抵抗が大きくなるので、バッファ２７ｃが伝送ケーブル３を介してＡＦＥ部５１に出力する電流が大きくなる。
　以上説明した本実施の形態４によれば、撮像部２０のブランキング期間に、抑制部２８が抑制信号をバッファ２７ｃに出力するので、撮像部２０の消費電力を低減することができる。
　このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。
　１　内視鏡システム
　２　内視鏡
　３　伝送ケーブル
　４　操作部
　５，５ｂ　コネクタ部
　６　プロセッサ
　７　表示装置
　８　光源装置
　２０　撮像部
　２１　第１チップ
　２２，２２ａ，２２ｂ，２２ｃ　第２チップ
　２３　第３チップ
　２４　受光部
　２５　読み出し部
　２６，２７，２７ａ，２７ｂ，２７ｃ　バッファ
　２８　抑制部
　２９　タイミング生成部
　５１　ＡＦＥ部
　５２　撮像信号処理部
　５３　駆動信号生成部
　６１　電源部
　６２　画像信号処理部
　６３　クロック生成部
　１００　挿入部
　２８１　電圧発生部
　２８１ａ，２８１ｂ　抵抗
　２８２　切替部
　２８２ａ，２８２ｂ　スイッチ
　５０１，５０１ｂ　直流終端抵抗
　５０２　交流終端抵抗
　５０３　直流カットコンデンサ

Claims (5)

  1. 　二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、
    　前記複数の画素の各々から出力される前記撮像信号を外部へ出力する信号出力部と、
    　前記複数の画素の各々が前記撮像信号を出力していないブランキング期間に、前記信号出力部が出力する電流を抑制する抑制部と、
    　を備え、
    　前記抑制部は、
    　前記撮像信号と電圧が異なる抑制信号を発生して前記信号出力部へ出力する抑制信号発生部と、
    　前記ブランキング期間であるか否かに応じて、前記撮像信号と前記抑制信号とを切り替えて出力する切替部と、
    　を有することを特徴とする撮像素子。
  2. 　請求項１に記載の撮像素子を備えたことを特徴とする撮像装置。
  3. 　請求項２に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。
  4. 　請求項３に記載の内視鏡と、
    　前記撮像信号を画像信号に変換する処理装置と、
    　を備えたことを特徴とする内視鏡システム。
  5. 　受光量に応じた撮像信号を外部へ出力する信号出力部と、前記撮像信号と電圧が異なる抑制信号を発生して前記信号出力部へ出力する抑制信号発生部と、を備えた撮像素子の駆動方法であって、
    　前記撮像素子が前記撮像信号を出力していないブランキング期間であるか否かに応じて、前記撮像信号と前記抑制信号とを切り替えて出力させることを特徴とする撮像素子の駆動方法。
PCT/JP2015/062617 2014-07-10 2015-04-24 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法 WO2016006302A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-142348 2014-07-10
JP2014142348 2014-07-10

Publications (1)

Publication Number Publication Date
WO2016006302A1 true WO2016006302A1 (ja) 2016-01-14

Family

ID=55063947

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/062617 WO2016006302A1 (ja) 2014-07-10 2015-04-24 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法

Country Status (1)

Country Link
WO (1) WO2016006302A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017187738A1 (ja) * 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
EP3195789A4 (en) * 2015-04-16 2018-04-18 Olympus Corporation Endoscope and endoscope system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171448A (ja) * 2000-12-04 2002-06-14 Sanyo Electric Co Ltd 固体撮像装置及び固体撮像素子の駆動方法
JP2002223393A (ja) * 2000-11-27 2002-08-09 Sanyo Electric Co Ltd 電荷転送素子
JP2009260701A (ja) * 2008-04-17 2009-11-05 Fujifilm Corp 撮像装置及び固体撮像素子の制御方法
WO2012020709A1 (ja) * 2010-08-09 2012-02-16 オリンパスメディカルシステムズ株式会社 インピーダンスマッチング装置及びこれを備えた内視鏡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223393A (ja) * 2000-11-27 2002-08-09 Sanyo Electric Co Ltd 電荷転送素子
JP2002171448A (ja) * 2000-12-04 2002-06-14 Sanyo Electric Co Ltd 固体撮像装置及び固体撮像素子の駆動方法
JP2009260701A (ja) * 2008-04-17 2009-11-05 Fujifilm Corp 撮像装置及び固体撮像素子の制御方法
WO2012020709A1 (ja) * 2010-08-09 2012-02-16 オリンパスメディカルシステムズ株式会社 インピーダンスマッチング装置及びこれを備えた内視鏡

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3195789A4 (en) * 2015-04-16 2018-04-18 Olympus Corporation Endoscope and endoscope system
US10506917B2 (en) 2015-04-16 2019-12-17 Olympus Corporation Endoscope and endoscope system with transmission buffer
WO2017187738A1 (ja) * 2016-04-25 2017-11-02 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
JPWO2017187738A1 (ja) * 2016-04-25 2018-07-05 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
US10542226B2 (en) 2016-04-25 2020-01-21 Olympus Corporation Imaging element, endoscope, and endoscope system

Similar Documents

Publication Publication Date Title
JP5826968B2 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
US9813645B2 (en) Image sensor, imaging device, endoscope, and endoscopic system
US9974431B2 (en) Image sensor, imaging device, endoscope, and endoscope system
US9596977B2 (en) Imaging element, imaging device, endoscope, endoscope system, and method of driving imaging element
EP2988492A1 (en) Image-capturing element, image-capturing device, and endoscope system
JP6028135B1 (ja) 内視鏡および内視鏡システム
WO2016027487A1 (ja) 撮像装置、内視鏡、内視鏡システムおよび撮像装置の駆動方法
WO2016006302A1 (ja) 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法
WO2018088005A1 (ja) 撮像素子および内視鏡
WO2019058637A1 (ja) 内視鏡および内視鏡システム
JP5974202B1 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
JP5826977B1 (ja) 撮像装置、内視鏡、内視鏡システムおよび撮像装置の駆動方法
WO2014175006A1 (ja) 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法
JP6987666B2 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
JP6253551B2 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
JP2017123971A (ja) 内視鏡
JP2009233178A (ja) 内視鏡システム、内視鏡および内視鏡信号処理装置
JP2019022096A (ja) 内視鏡、制御装置、補正方法およびプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15819610

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15819610

Country of ref document: EP

Kind code of ref document: A1