JP3116550B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP3116550B2 JP3116550B2 JP04137526A JP13752692A JP3116550B2 JP 3116550 B2 JP3116550 B2 JP 3116550B2 JP 04137526 A JP04137526 A JP 04137526A JP 13752692 A JP13752692 A JP 13752692A JP 3116550 B2 JP3116550 B2 JP 3116550B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifiers
- buffer
- imaging device
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は複数のセンサ列を備える
固体撮像素子に関し、詳細には、ディジタルカラーＰＰ
Ｃ、あるいはカラーイメージスキャナの画像入力に使用
される固体撮像素子に関する。
固体撮像素子に関し、詳細には、ディジタルカラーＰＰ
Ｃ、あるいはカラーイメージスキャナの画像入力に使用
される固体撮像素子に関する。
【０００２】
【従来の技術】実施例の説明のために添付した図１を参
照して従来の固体撮像素子の概略構成を説明する。ディ
ジタルカラーＰＰＣ、あるいはカラーイメージスキャナ
の画像入力に使用される固体撮像素子はＲ、Ｇ、Ｂの各
色に対応するリニアセンサ(10)(20)(30)、各列のリニア
センサ出力に対して設けたリードアウトゲート(12)(22)
(32)、シフトレジスタ(14)(24)(34)、バッファアンプ(1
8)(28)(38)、出力バッファ(42)等から構成される。
照して従来の固体撮像素子の概略構成を説明する。ディ
ジタルカラーＰＰＣ、あるいはカラーイメージスキャナ
の画像入力に使用される固体撮像素子はＲ、Ｇ、Ｂの各
色に対応するリニアセンサ(10)(20)(30)、各列のリニア
センサ出力に対して設けたリードアウトゲート(12)(22)
(32)、シフトレジスタ(14)(24)(34)、バッファアンプ(1
8)(28)(38)、出力バッファ(42)等から構成される。
【０００３】Ｒ、Ｇ、Ｂの各列のリニアセンサ(10)(20)
(30)の蓄積電荷はそれぞれリードアウトパルスφｒｏｇ
１〜φｒｏｇ３により制御されるリードアウトゲート(1
2)(22)(32)を介してシフトレジスタ(14)(24)(34)に一斉
に読み出され、シフトパルスφＨ１、φＨ２によりシフ
トレジスタ(14)(24)(34)内を図面左方向に転送される。
シフトパルスφＨ１、φＨ２は全てのシフトレジスタ(1
4)(24)(34)に共通入力されるため、電荷転送が終了し、
リードアウトパルスφｒｏｇ１〜φｒｏｇ３がＬレベル
にされた非選択列のシフトレジスタ(14)(24)(34)はノイ
ズとなる残存電荷を転送する。
(30)の蓄積電荷はそれぞれリードアウトパルスφｒｏｇ
１〜φｒｏｇ３により制御されるリードアウトゲート(1
2)(22)(32)を介してシフトレジスタ(14)(24)(34)に一斉
に読み出され、シフトパルスφＨ１、φＨ２によりシフ
トレジスタ(14)(24)(34)内を図面左方向に転送される。
シフトパルスφＨ１、φＨ２は全てのシフトレジスタ(1
4)(24)(34)に共通入力されるため、電荷転送が終了し、
リードアウトパルスφｒｏｇ１〜φｒｏｇ３がＬレベル
にされた非選択列のシフトレジスタ(14)(24)(34)はノイ
ズとなる残存電荷を転送する。
【０００４】各列のシフトレジスタ(14)(24)(34)の出力
端にはフローティングディフュージョン(16)(26)(36)が
それぞれ連続形成され、それぞれのフローティングディ
フュージョン(16)(26)(36)の電荷がバッファアンプ(18)
(28)(38)により電圧信号として検出される。図４に従来
の固体撮像素子のバッファアンプ(54)(64)(74)および出
力バッファ(82)の具体回路を示す。同図を参照すると、
シフトレジスタ(50)(60)(70)の出力端に形成されたフロ
ーティングディフュージョン(52)(62)(72)の出力電荷を
電圧信号として検出するバッファアンプ(54)(64)(74)
は、ＭＯＳＦＥＴ Ｇ20〜Ｇ22を抵抗負荷とする２段ソ
ースホロアで構成される。ＭＯＳＦＥＴ Ｇ20〜Ｇ22は
ゲートバイアスＶｇｇで常時バイアスされている。
端にはフローティングディフュージョン(16)(26)(36)が
それぞれ連続形成され、それぞれのフローティングディ
フュージョン(16)(26)(36)の電荷がバッファアンプ(18)
(28)(38)により電圧信号として検出される。図４に従来
の固体撮像素子のバッファアンプ(54)(64)(74)および出
力バッファ(82)の具体回路を示す。同図を参照すると、
シフトレジスタ(50)(60)(70)の出力端に形成されたフロ
ーティングディフュージョン(52)(62)(72)の出力電荷を
電圧信号として検出するバッファアンプ(54)(64)(74)
は、ＭＯＳＦＥＴ Ｇ20〜Ｇ22を抵抗負荷とする２段ソ
ースホロアで構成される。ＭＯＳＦＥＴ Ｇ20〜Ｇ22は
ゲートバイアスＶｇｇで常時バイアスされている。
【０００５】非選択列のシフトレジスタ(50)(60)(70)が
残存電荷を転送し、バッファアンプ(54)(64)(74)が常時
動作状態にあるため、選択列のシフトレジスタ(50)(60)
(70)の出力のみを得るため、バッファアンプ(54)(64)(7
4)の出力は制御パルスφｓｗ１〜φｓｗ３により選択制
御されるゲートＧ23〜Ｇ25を介して出力バッファ(82)に
出力される。
残存電荷を転送し、バッファアンプ(54)(64)(74)が常時
動作状態にあるため、選択列のシフトレジスタ(50)(60)
(70)の出力のみを得るため、バッファアンプ(54)(64)(7
4)の出力は制御パルスφｓｗ１〜φｓｗ３により選択制
御されるゲートＧ23〜Ｇ25を介して出力バッファ(82)に
出力される。
【０００６】
【発明が解決しようとする課題】従来の固体撮像素子
は、非選択列のバッファアンプ(54)(64)(74)も動作状態
にあるため、バッファアンプ(54)(64)(74)の電力消費お
よびその抵抗負荷のバイアス電源の電力消費が大となる
問題を有する。また、それら電源の配線容量が大とな
り、微細化の妨げとなる問題も有する。
は、非選択列のバッファアンプ(54)(64)(74)も動作状態
にあるため、バッファアンプ(54)(64)(74)の電力消費お
よびその抵抗負荷のバイアス電源の電力消費が大となる
問題を有する。また、それら電源の配線容量が大とな
り、微細化の妨げとなる問題も有する。
【０００７】さらには、全てのバッファアンプ(54)(64)
(74)の負荷ＭＯＳＦＥＴにゲートバイアスＶｇｇが共通
入力されるため、非選択列の空転送ノイズがその負荷Ｍ
ＯＳＦＥＴのゲート容量を介してゲートバイアスＶｇｇ
を変調し、選択列のバッファアンプ(54)(64)(74)出力を
変調する問題も有している。
(74)の負荷ＭＯＳＦＥＴにゲートバイアスＶｇｇが共通
入力されるため、非選択列の空転送ノイズがその負荷Ｍ
ＯＳＦＥＴのゲート容量を介してゲートバイアスＶｇｇ
を変調し、選択列のバッファアンプ(54)(64)(74)出力を
変調する問題も有している。
【０００８】
【課題を解決するための手段】本発明は、共通のバイア
スが入力されるようになされた複数のバッファアンプを
備え、リードアウトゲートを順次選択することにより複
数のセンサ列の蓄積電荷を順次選択出力するようにした
固体撮像素子において、複数のバッファアンプに対して
制御回路を介して選択的にバイアスを入力するように
し、この制御回路の制御により、複数のバッファアンプ
の内、非選択列のシフトレジスタに対応するバッファア
ンプを、共通のバイアスの入力を停止することによって
非動作にした点を主要な特徴とする。
スが入力されるようになされた複数のバッファアンプを
備え、リードアウトゲートを順次選択することにより複
数のセンサ列の蓄積電荷を順次選択出力するようにした
固体撮像素子において、複数のバッファアンプに対して
制御回路を介して選択的にバイアスを入力するように
し、この制御回路の制御により、複数のバッファアンプ
の内、非選択列のシフトレジスタに対応するバッファア
ンプを、共通のバイアスの入力を停止することによって
非動作にした点を主要な特徴とする。
【０００９】
【作用】非選択列のシフトレジスタに対応するバッファ
アンプを非動作にしたため、バッファアンプおよびその
負荷のゲートバイアスの電力消費が低減され、配線容量
を小とすることができる。また、非選択列のシフトレジ
スタ出力によるゲートバイアス電圧の変調が防止され、
クロストークが低減される。
アンプを非動作にしたため、バッファアンプおよびその
負荷のゲートバイアスの電力消費が低減され、配線容量
を小とすることができる。また、非選択列のシフトレジ
スタ出力によるゲートバイアス電圧の変調が防止され、
クロストークが低減される。
【００１０】
【実施例】図１乃至図３を参照して本発明の一実施例を
説明する。図１にディジタルカラーＰＰＣ、あるいはカ
ラーイメージスキャナの画像入力に使用される固体撮像
素子のブロック図を示す。同図に示すように、この固体
撮像素子はＲ、Ｇ、Ｂの各色に対応するリニアセンサ(1
0)(20)(30)、リードアウトゲート(12)(22)(32)、シフト
レジスタ(14)(24)(34)、バッファアンプ(18)(28)(38)、
出力バッファ(42)等から構成される。
説明する。図１にディジタルカラーＰＰＣ、あるいはカ
ラーイメージスキャナの画像入力に使用される固体撮像
素子のブロック図を示す。同図に示すように、この固体
撮像素子はＲ、Ｇ、Ｂの各色に対応するリニアセンサ(1
0)(20)(30)、リードアウトゲート(12)(22)(32)、シフト
レジスタ(14)(24)(34)、バッファアンプ(18)(28)(38)、
出力バッファ(42)等から構成される。
【００１１】Ｒ、Ｇ、Ｂの各リニアセンサ(10)(20)(30)
は数１０〜数１０００の画素が直線配列され、その蓄積
電荷はそれぞれリードアウトパルスφｒｏｇ１〜φｒｏ
ｇ３により制御されるリードアウトゲート(12)(22)(32)
を介してシフトレジスタ(14)(24)(34)に一斉にリードア
ウトされる。このシフトレジスタ(14)(24)(34)はシフト
パルスφＨ１、φＨ２（図２参照）により２相駆動さ
れ、図面左方向に電荷を転送する。
は数１０〜数１０００の画素が直線配列され、その蓄積
電荷はそれぞれリードアウトパルスφｒｏｇ１〜φｒｏ
ｇ３により制御されるリードアウトゲート(12)(22)(32)
を介してシフトレジスタ(14)(24)(34)に一斉にリードア
ウトされる。このシフトレジスタ(14)(24)(34)はシフト
パルスφＨ１、φＨ２（図２参照）により２相駆動さ
れ、図面左方向に電荷を転送する。
【００１２】シフトレジスタ(14)(24)(34)の出力端には
フローティングディフュージョン(16)(26)(36)が連続形
成され、それぞれのフローティングディフュージョン(1
6)(26)(36)の電荷がバッファアンプ(18)(28)(38)により
電圧信号として検出される。このバッファアンプ(18)(2
8)(38)は制御パルスφｓｗ１〜φｓｗ３により動作が制
御され、さらにその制御パルスを使用して出力の１が出
力バッファ(42)に選択出力される。
フローティングディフュージョン(16)(26)(36)が連続形
成され、それぞれのフローティングディフュージョン(1
6)(26)(36)の電荷がバッファアンプ(18)(28)(38)により
電圧信号として検出される。このバッファアンプ(18)(2
8)(38)は制御パルスφｓｗ１〜φｓｗ３により動作が制
御され、さらにその制御パルスを使用して出力の１が出
力バッファ(42)に選択出力される。
【００１３】図３を参照すると、バッファアンプ(18)(2
8)(38)はＭＯＳＦＥＴ Ｇ１〜Ｇ３を抵抗負荷とする２
段ソースホロアで構成され、その出力は選択ゲートＧ10
〜Ｇ12により出力バッファ(42)に選択出力される。バッ
ファアンプ(18)のＭＯＳＦＥＴ Ｇ１のゲートとゲート
バイアスＶｇｇ間にはこのバッファアンプ(18)の動作を
制御するＭＯＳＦＥＴ Ｇ４が接続され、さらにＭＯＳ
ＦＥＴ Ｇ１のゲートと接地間にＭＯＳＦＥＴ Ｇ５が接
続される。同様に、他のバッファアンプ(28)(38)にもＭ
ＯＳＦＥＴ Ｇ６〜Ｇ９が接続される。これらＭＯＳＦ
ＥＴ Ｇ４〜Ｇ12は共通の制御パルスφｓｗ１〜φｓｗ
３および反転制御パルスφｓｗ１＊〜φｓｗ３＊により
制御される。
8)(38)はＭＯＳＦＥＴ Ｇ１〜Ｇ３を抵抗負荷とする２
段ソースホロアで構成され、その出力は選択ゲートＧ10
〜Ｇ12により出力バッファ(42)に選択出力される。バッ
ファアンプ(18)のＭＯＳＦＥＴ Ｇ１のゲートとゲート
バイアスＶｇｇ間にはこのバッファアンプ(18)の動作を
制御するＭＯＳＦＥＴ Ｇ４が接続され、さらにＭＯＳ
ＦＥＴ Ｇ１のゲートと接地間にＭＯＳＦＥＴ Ｇ５が接
続される。同様に、他のバッファアンプ(28)(38)にもＭ
ＯＳＦＥＴ Ｇ６〜Ｇ９が接続される。これらＭＯＳＦ
ＥＴ Ｇ４〜Ｇ12は共通の制御パルスφｓｗ１〜φｓｗ
３および反転制御パルスφｓｗ１＊〜φｓｗ３＊により
制御される。
【００１４】上記リニアセンサ(10)(20)(30)、リードア
ウトゲート(12)(22)(32)、シフトレジスタ(14)(24)(34)
およびバッファアンプ(18)(28)(38)等は、通常、ｎサブ
ストレートに形成したｐウェル内に形成される。次に、
図２を参照して上記構成される本発明の固体撮像素子の
動作を説明する。
ウトゲート(12)(22)(32)、シフトレジスタ(14)(24)(34)
およびバッファアンプ(18)(28)(38)等は、通常、ｎサブ
ストレートに形成したｐウェル内に形成される。次に、
図２を参照して上記構成される本発明の固体撮像素子の
動作を説明する。
【００１５】リードアウトパルスφｒｏｇ１＝Ｈとなる
タイミングｔ１では、このリードアウトパルスφｒｏｇ
１により、リニアセンサ(10)の電荷が一斉にシフトレジ
スタ(14)に転送される。図示する固体撮像素子ではリー
ドアウトパルスφｒｏｇ１〜φｒｏｇ３の周期が電荷蓄
積時間となる。なお、このタイミングでは制御パルスφ
ｓｗ１〜φｓｗ３＝Ｌであるため、ＭＯＳＦＥＴ Ｇ
４、Ｇ６、Ｇ８がオフし、Ｇ５、Ｇ７、Ｇ９がオンす
る。この結果、バッファアンプ(18)(28)(38)は全て非動
作状態となり、電力が消費されない。
タイミングｔ１では、このリードアウトパルスφｒｏｇ
１により、リニアセンサ(10)の電荷が一斉にシフトレジ
スタ(14)に転送される。図示する固体撮像素子ではリー
ドアウトパルスφｒｏｇ１〜φｒｏｇ３の周期が電荷蓄
積時間となる。なお、このタイミングでは制御パルスφ
ｓｗ１〜φｓｗ３＝Ｌであるため、ＭＯＳＦＥＴ Ｇ
４、Ｇ６、Ｇ８がオフし、Ｇ５、Ｇ７、Ｇ９がオンす
る。この結果、バッファアンプ(18)(28)(38)は全て非動
作状態となり、電力が消費されない。
【００１６】制御パルスφｓｗ１＝Ｈとなるタイミング
ｔ２では、バッファアンプ(18)のＭＯＳＦＥＴ Ｇ４が
オンし、抵抗負荷として使用されているＭＯＳＦＥＴ
Ｇ１のゲートがゲートバイアスＶｇｇに接続される。こ
の結果、ＭＯＳＦＥＴ Ｇ１がオンしてバッファアンプ
(18)のみが動作状態となる。また、選択ゲートＧ10がオ
ンしてバッファアンプ(18)の出力端が出力バッファ(42)
の入力端に接続される。
ｔ２では、バッファアンプ(18)のＭＯＳＦＥＴ Ｇ４が
オンし、抵抗負荷として使用されているＭＯＳＦＥＴ
Ｇ１のゲートがゲートバイアスＶｇｇに接続される。こ
の結果、ＭＯＳＦＥＴ Ｇ１がオンしてバッファアンプ
(18)のみが動作状態となる。また、選択ゲートＧ10がオ
ンしてバッファアンプ(18)の出力端が出力バッファ(42)
の入力端に接続される。
【００１７】タイミングｔ３では、シフトパルスφＨ１
およびφＨ２が供給され、シフトレジスタ(14)の電荷が
順次フローティングディフュージョン(16)に出力され
る。なお、このとき、他のシフトレジスタ(24)(34)にも
同時にシフトパルスφＨ１およびφＨ２が供給され、空
転送動作を行う。フローティングディフュージョン(16)
の電荷はバッファアンプ(18)により電圧信号として検出
され、選択ゲートＧ10および出力バッファ(42)を介して
Ｖｏｕｔとして出力される。フローティングディフュー
ジョン(16)はＶｏｕｔ出力毎にリセットパルスφｒが入
力されるリセットゲート(40)によりドレイン電位にリセ
ットされる。
およびφＨ２が供給され、シフトレジスタ(14)の電荷が
順次フローティングディフュージョン(16)に出力され
る。なお、このとき、他のシフトレジスタ(24)(34)にも
同時にシフトパルスφＨ１およびφＨ２が供給され、空
転送動作を行う。フローティングディフュージョン(16)
の電荷はバッファアンプ(18)により電圧信号として検出
され、選択ゲートＧ10および出力バッファ(42)を介して
Ｖｏｕｔとして出力される。フローティングディフュー
ジョン(16)はＶｏｕｔ出力毎にリセットパルスφｒが入
力されるリセットゲート(40)によりドレイン電位にリセ
ットされる。
【００１８】以下、タイミングｔ４まで、シフトレジス
タ(14)の電荷転送、信号検出を繰り返してリニアセンサ
(10)の電荷転送、検出が行われる。リードアウトパルス
φｒｏｇ２＝Ｈとなるタイミングｔ４では、このリード
アウトパルスφｒｏｇ２により、リニアセンサ(20)の電
荷が一斉にシフトレジスタ(24)に転送される。なお、こ
のタイミングではバッファアンプ(18)(28)(38)は再び全
て非動作状態となる。
タ(14)の電荷転送、信号検出を繰り返してリニアセンサ
(10)の電荷転送、検出が行われる。リードアウトパルス
φｒｏｇ２＝Ｈとなるタイミングｔ４では、このリード
アウトパルスφｒｏｇ２により、リニアセンサ(20)の電
荷が一斉にシフトレジスタ(24)に転送される。なお、こ
のタイミングではバッファアンプ(18)(28)(38)は再び全
て非動作状態となる。
【００１９】タイミングｔ５では、制御パルスφｓｗ２
＝Ｈとなり、バッファアンプ(28)のＭＯＳＦＥＴ Ｇ６
がオンし、Ｇ７がオフする。この結果、バッファアンプ
(28)のＭＯＳＦＥＴ Ｇ２がオンして、バッファアンプ
(28)のみが動作状態となる。以下、リニアセンサ(10)の
動作と同様にリニアセンサ(20)(30)の電荷転送、検出動
作が行われる。
＝Ｈとなり、バッファアンプ(28)のＭＯＳＦＥＴ Ｇ６
がオンし、Ｇ７がオフする。この結果、バッファアンプ
(28)のＭＯＳＦＥＴ Ｇ２がオンして、バッファアンプ
(28)のみが動作状態となる。以下、リニアセンサ(10)の
動作と同様にリニアセンサ(20)(30)の電荷転送、検出動
作が行われる。
【００２０】上記したように、本発明の固体撮像素子は
選択ゲートを制御するパルスを利用してバッファアンプ
(18)(28)(38)の１を選択的に動作させるため、簡素な構
成で低消費電力を実現することができるばかりか、バッ
ファアンプ(18)(28)(38)への電力供給のための配線を小
容量とすることができる。また、ゲートバイアスＶｇｇ
の電源およびその配線を小容量にすることができる。さ
らには、バッファアンプ(18)(28)(38)の１が動作すると
き、他のバッファアンプのゲートバイアス回路を遮断す
るため、シフトレジスタの空転送ノイズがバッファアン
プのゲート容量、ゲートバイアス回路を介してゲートバ
イアスＶｇｇを変調するおそれがなく、クロストークが
低減される。
選択ゲートを制御するパルスを利用してバッファアンプ
(18)(28)(38)の１を選択的に動作させるため、簡素な構
成で低消費電力を実現することができるばかりか、バッ
ファアンプ(18)(28)(38)への電力供給のための配線を小
容量とすることができる。また、ゲートバイアスＶｇｇ
の電源およびその配線を小容量にすることができる。さ
らには、バッファアンプ(18)(28)(38)の１が動作すると
き、他のバッファアンプのゲートバイアス回路を遮断す
るため、シフトレジスタの空転送ノイズがバッファアン
プのゲート容量、ゲートバイアス回路を介してゲートバ
イアスＶｇｇを変調するおそれがなく、クロストークが
低減される。
【００２１】以上、ディジタルカラーＰＰＣ、あるいは
カラーイメージスキャナの画像入力に使用される固体撮
像素子を例として本発明を説明したが、本発明は上記実
施例に限定されるものではなく、例えば、複数のフロー
ティングディフュージョンを備える面撮像デバイスにも
適用可能である。また、バッファアンプ(18)(28)(38)を
オンチップ形成する固体撮像素子を説明したが、外部回
路として構成することも可能である。さらには、バッフ
ァアンプ(18)(28)(38)をアナログインバータ、演算増幅
器にて構成することも可能である。
カラーイメージスキャナの画像入力に使用される固体撮
像素子を例として本発明を説明したが、本発明は上記実
施例に限定されるものではなく、例えば、複数のフロー
ティングディフュージョンを備える面撮像デバイスにも
適用可能である。また、バッファアンプ(18)(28)(38)を
オンチップ形成する固体撮像素子を説明したが、外部回
路として構成することも可能である。さらには、バッフ
ァアンプ(18)(28)(38)をアナログインバータ、演算増幅
器にて構成することも可能である。
【００２２】
【発明の効果】以上述べたように本発明の固体撮像素子
は選択ゲートを制御するパルスを利用してバッファアン
プの１を選択的に動作させるため、簡素な構成で低消費
電力を実現することができるばかりか、バッファアンプ
への電力供給のための配線を小容量とすることができ
る。また、ゲートバイアス電源およびその配線を小容量
にすることができる。さらには、バッファアンプの１が
動作するとき、他のバッファアンプのゲートバイアス回
路を遮断するため、シフトレジスタの空転送ノイズがバ
ッファアンプのゲート容量、ゲートバイアス回路を介し
てゲートバイアスＶｇｇを変調するおそれがなく、クロ
ストークが低減される。
は選択ゲートを制御するパルスを利用してバッファアン
プの１を選択的に動作させるため、簡素な構成で低消費
電力を実現することができるばかりか、バッファアンプ
への電力供給のための配線を小容量とすることができ
る。また、ゲートバイアス電源およびその配線を小容量
にすることができる。さらには、バッファアンプの１が
動作するとき、他のバッファアンプのゲートバイアス回
路を遮断するため、シフトレジスタの空転送ノイズがバ
ッファアンプのゲート容量、ゲートバイアス回路を介し
てゲートバイアスＶｇｇを変調するおそれがなく、クロ
ストークが低減される。
【図１】本発明の一実施例のブロック図。
【図２】実施例のタイミングチャート。
【図３】実施例の具体回路図。
【図４】従来のバッファアンプの具体回路図。
【符号の説明】 １０、２０、３０ リニアセンサ １２、２２、３２ リードアウトゲート １４、２４、３４ シフトレジスタ １６、２６、３６ フローティングディフュージョン １８、２８、３８ バッファアンプ ４０ リセットゲート ４２ 出力バッファ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/028 - 1/031 H04N 5/30 - 5/335
Claims (3)
- 【請求項１】 並列配置した複数のセンサ列と、 この複数のセンサ列の信号電荷をリードアウトゲートを
介してそれぞれ読み出すと共に転送する複数のシフトレ
ジスタと、 この複数のシフトレジスタの各出力端にそれぞれ接続さ
れ、共通のバイアスが入力されるようになされた複数の
バッファアンプとを備え、 前記リードアウトゲートを順次選択することにより前記
複数のセンサ列の蓄積電荷を順次選択出力するようにし
た固体撮像素子において、前記共通のバイアスを選択的に前記複数のバッファアン
プの各々に入力するとと もに、前記複数のバッファアン
プの内、非選択列のシフトレジスタに対応するバッファ
アンプを、前記共通のバイアスの入力を停止することに
よって非動作にする制御回路を有することを特徴とする
固体撮像素子。 - 【請求項２】 前記複数のバッファアンプの出力のうち
の１つを選択して出力バッファに供給する選択ゲートを
有し、 前記制御回路は、前記複数のバッファアンプのうち前記
選択ゲートによって出力が選択されるバッファアンプへ
の前記共通のバイアスの入力制御を、前記選択ゲートを
オン／オフ制御する制御パルスによって行う ことを特徴
とする請求項１の固体撮像素子。 - 【請求項３】 前記複数のセンサ列、前記複数のシフト
レジスタおよび前記複数のバッファアンプは共通の基板
上に設けられてなることを特徴とする請求項１の固体撮
像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137526A JP3116550B2 (ja) | 1992-05-01 | 1992-05-01 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04137526A JP3116550B2 (ja) | 1992-05-01 | 1992-05-01 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308468A JPH05308468A (ja) | 1993-11-19 |
| JP3116550B2 true JP3116550B2 (ja) | 2000-12-11 |
Family
ID=15200742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04137526A Expired - Lifetime JP3116550B2 (ja) | 1992-05-01 | 1992-05-01 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002223393A (ja) * | 2000-11-27 | 2002-08-09 | Sanyo Electric Co Ltd | 電荷転送素子 |
| JP2006186853A (ja) | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | 読取駆動回路及びその駆動制御方法並びに画像読取装置 |
-
1992
- 1992-05-01 JP JP04137526A patent/JP3116550B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308468A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0653881B1 (en) | Solid-state image pickup device | |
| US8218048B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US5881184A (en) | Active pixel sensor with single pixel reset | |
| EP1341372B1 (en) | Photoelectric conversion device | |
| KR100797506B1 (ko) | 증폭형 고체 촬상 장치 | |
| US5949061A (en) | Active pixel sensor with switched supply row select | |
| US4573077A (en) | Solid state image sensing device with photometry function | |
| JP4787764B2 (ja) | 多重読み出し回路の電力低減方法 | |
| KR20000047872A (ko) | 상검출기 | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| US6903772B1 (en) | Image sensor | |
| US7196303B2 (en) | CCD image sensor | |
| JPH08195908A (ja) | 能動画素画像センサ | |
| WO2007078960A2 (en) | Image sensor array with ferroelectric element and method therefor | |
| JP3116550B2 (ja) | 固体撮像素子 | |
| US6323476B1 (en) | Active pixel sensor with switched supply row select | |
| US6747700B1 (en) | Solid state image pickup apparatus having a plurality of split buses | |
| JP2624138B2 (ja) | 固体撮像素子 | |
| JP2003046865A5 (ja) | ||
| JPH0831992B2 (ja) | 固体撮像装置 | |
| WO2009148055A1 (ja) | 固体撮像装置 | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JP2833854B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3862683B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |