JP3972446B2

JP3972446B2 - Ｃｃｄ固体撮像素子の出力回路

Info

Publication number: JP3972446B2
Application number: JP03089598A
Authority: JP
Inventors: 耕一原田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-02-13
Filing date: 1998-02-13
Publication date: 2007-09-05
Anticipated expiration: 2018-02-13
Also published as: JPH11234567A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ固体撮像素子の水平レジスタにより転送されて来た信号電荷を検出し、低い出力インピーダンスにインピーダンス変換して出力する、ソースフォロア回路を複数個縦続接続したＣＣＤ固体撮像素子の出力回路に関する。
【０００２】
【従来の技術】
ＣＣＤ固体撮像素子は図２に示すような概略構成を有する。図において、１はイメージエリア（撮像領域）で、受光素子を縦横に配置し且つ各受光素子垂直列に対応して垂直転送レジスタが設けられている。２は水平転送レジスタで、各垂直転送レジスタから垂直転送されてきた信号電荷を水平方向に転送する。ＦＤは水平転送レジスタ２の出力端側に設けられたフローティングディフュージョン領域で、所定のリセット電位にリセットされその後水平転送レジスタ２からの信号電荷を受け入れて信号電荷に対応した電位になるという動作を繰り返す。３はその出力回路（出力バッファ回路）で、図３はその一つの従来例を示すものである。
【０００３】
Ｍ１はゲートが上記フローティングディフュージョン領域ＦＤに接続されたＭＯＳトランジスタで、初段のソースフォロア回路の駆動トランジスタを成し、ドレインは電源Ｖ_DD端子に接続されている。Ｍ２はそれに対しての電流供給手段を成すＭＯＳトランジスタで、そのゲートは一定電圧Ｖ_GGを受け、ドレインはＭＯＳトランジスタＭ１のソースに、ソースは抵抗Ｒ_SSを介してアースされている。Ｍ３は次段のソースフォロア回路の駆動トランジスタを成すＭＯＳトランジスタ、Ｍ４はその電流供給手段を成すＭＯＳトランジスタトランジスタ、Ｍ５は最終段のソースフォロア回路の駆動トランジスタを成すＭＯＳトランジスタ、Ｍ６はその電流供給手段を成すＭＯＳトランジスタである。尚、これらのトランジスタＭ１〜Ｍ６はすべてＮチャンネルＭＯＳトランジスタで、駆動ＭＯＳトランジスタＭ１、Ｍ３、Ｍ５がエンハンスメントモード、負荷ＭＯＳトランジスタＭ２、Ｍ４、Ｍ６がデプレッションモードである。
【０００４】
このように、固体撮像素子の水平転送レジスタ２により搬送された信号電荷は多段のソースフォロア回路からなる出力回路によりインピーダンス変換されて外部（固体撮像素子外部）に出力される。尚、出力の取り出し方法として一般的な方法には、ＦＤＡ（floating diffussion amplifier)法と、ＦＧＡ(floating gate amplifier) 法があるが、いずれも信号電荷の量に対応した電位になるフローティングディフュージョン領域（ＦＤ）或いはフローティングゲート電極の電位をソースフォロア回路を用いた出力回路によりインピーダンス変換して出力するようにしており、その点では変わりがない。
【０００５】
【発明が解決しようとする課題】
ところで、ＣＣＤ固体撮像素子の出力回路には、周波数特性の向上を図ることが要請されており、それも消費電流の増大を伴うことなく実現することが求められている。この点について詳細に説明すると次のとおりである。
【０００６】
現行のＨＤ（High Definition)ＣＣＤ固体撮像素子は、水平転送レジスタを２本備えた構成になっており、その駆動周波数は３７M Ｈｚで、出力回路の周波数特性は例えば１５０ＭＨｚ程度に設定されている。そして、ＣＣＤ固体撮像素子の出力回路のトータルの消費電流は例えば約１０ｍＡである。ところで、テレビジョン放送のディジタル化の促進に伴って高画質化の要請が強くなり、有効走査線数１０８０本のプログレシッブスキャンの計画が進んでいるし、また、２本あった水平転送レジスタを１本に減らして（戻して）ＭＴＦ(modulation transfer function)の改善を図ろうとする動きもある。
【０００７】
しかし、水平転送レジスタの数を１に減らすと、その駆動周波数は３７ＭＨｚの２倍の７４ＭＨｚにしなければならなくなり、その結果、出力回路に要求される周波数特性も現行の２倍の３００ＭＨｚ程度になる。これに対して出力回路の電流を増加させることだけによって対応しようとすると、ＣＣＤ固体撮像素子の消費電流が４０ｍＡ程度の大きさになり、現実に許容される範囲を大きく逸脱することになるので、実用性が全くない。そこで、本願発明者はＣＣＤ固体撮像素子の回路形式を見直すことにより消費電流の増加を伴うことなく周波数特性を必要な高さに向上させることを模索した。以下に、模索の過程を説明する。
【０００８】
先ず、ＣＣＤ固体撮像素子の出力回路の周波数特性の向上を律則するものは何かについて考察した。ここで、考察の対象を消費電流の殆どが決まる最終段のソースフォロア回路だけに絞ることにした。というのは、出力回路３の初段や、次段は最終段のようにＣＣＤ固体撮像素子外部にそれ相応の出力電流を供給するわけではなく、従って出力電流はきわめて小さくて済むし、また、その結果として立ち上がり時間、立ち下がり時間は短くすることが容易であるが、最終段は相当の大きさの出力電流を外部に送出する必要があるので、消費電流の殆どを最終段が占めるし、また、その当然の帰結として高速化が難しく、従って、最終段が消費電流を概ね決定し、周波数特性を律則することになるからである。
【０００９】
図４（Ａ）は従来のＣＣＤ固体撮像素子における最終段のソースフォロア回路を示す。図において、Ｃ_L は負荷であり、負荷はこのように純粋な容量とみなすことができる。Ｖ_INは入力信号で、略矩形波と考えて良い。ここで、入力信号Ｖ_INがロウレベルで回路が定常状態にあるとすると、定常状態における出力もロウレベルになる。このとき負荷トランジスタＭ_L （図３のＭ６に相当）に流れる電流をＩｏとし、このときの出力電圧をＶ_L とする。図４（Ａ）に示す状態から入力信号Ｖ_IN（今までロウレベルにあった）がハイレベルに切り換わったときの動作は図４（Ｂ）に示すとおりになる。このとき最終段への入力電圧は、入力信号Ｖ_INの振幅をΔＶとしたとき、Ｖ_B ＋ΔＶとなる。そして、駆動ＭＯＳトランジスタＭ_D （図３のＭ５に相当する。）は飽和領域で動作している状態になるので、これＭ_D に流れる電流Ｉは、下記の式数１で表される。
【００１０】
【数１】

【００１１】
ここで、Ｌeff ：トランジスタＭ_D の実効ゲート長、Ｗ：トランジスタＭ_D のゲート幅、ｄox：ゲート酸化膜の膜厚、εox：ゲート酸化膜を成すＳｉＯ₂ の誘電率、Ｎeff ：電子の実効モビリティである。
【００１２】
ここで、出力電圧の立ち上がり時間をｔとすると、Ｃ_L ・ΔＶ＝Ｉ_L ・ｔであることから、ｔ＝（Ｃ_L ・ΔＶ）Ｉ_L と略言える。即ち、立ち上がり時間t はＩ_L に反比例するのである。従って、この立ち上がり時間ｔを短くするには、駆動トランジスタＭ_D の（Ｗ・Ｎeff ）／（Ｌeff ・ｄox）、即ちｇｍを大きくすれば良いということになる。
【００１３】
次に、入力信号Ｖ_INがハイレベルからロウレベルへ立ち下がった場合を考察する。この最終段のソースフォロア回路において、入力信号Ｖ_INがハイレベルで回路が定常状態にあったとすると、出力もハイレベルになり、負荷ＭＯＳトランジスタＭ_L は定電流源として動作しているので、このとき該負荷ＭＯＳトランジスタＭ_L に流れる電流もＩｏである。尚、この時の出力電圧をＶ_H とする。
【００１４】
この状態で入力信号Ｖ_INがハイレベルからロウレベルに切り換わったときの動作を図４（Ｃ）に示す。この時の入力電圧はＶ_B ＋ΔＶ（ΔＶ：入力パルスの振幅）からＶ_B に戻る。この時負荷容量Ｃ_L に蓄積されていた電荷が電流Ｉ_L の形となって負荷ＭＯＳトランジスタＭ_L を通じて放電して出力電圧はＶ_H からＶ_L （Ｖ_L ：ロウレベルのときの出力電圧）に遷移する。そして、上述したように負荷ＭＯＳトランジスタＭ_L は定電流源であり、そこに流れる電流Ｉｏは或る一定の値であるので、放電電流Ｉ_L はその定電流Ｉｏを越えることは不可能である。即ち、Ｉ_L ≦Ｉｏとなり、ｄＶout ／ｄｔ≦Ｉｏ／Ｃ_L となる。
【００１５】
従って、立ち下がり時間の短縮をするには、ＣＣＤ固体撮像素子の最終段の負荷ＭＯＳトランジスタＭ_L に流す電流、即ち定電流源の電流値Ｉｏを大きくすることが必要であるが、そうすると、当然にＣＣＤ固体撮像素子の電流値が大きくなってしまうのである。即ち、従来の図３に示すような出力回路によれば、信号の立ち上がりに関しては最終段の駆動トランジスタのｇｍを大きくすることにより周波数特性を高めることができるが、立ち下がりに関しての周波数特性は負荷ＭＯＳトランジスタＭ_L に流す電流Ｉｏと負荷容量Ｃ_L だけで決まるスルーレートにより律則され、負荷容量Ｃ_L が一定であるとすると、電流Ｉｏを増やすことなくして高速性を向上させることは不可能である。少なくとも、現在定電流Ｉｏを許容範囲（十数ｍＡ）に止めると、上述した水平転送レジスタの１本化に対応することができる周波数特性を得ることができないのが実状である。
【００１６】
本発明はこのような問題点を解決すべく為されたものであり、ソースフォロア回路を複数個縦続接続してなるＣＣＤ固体撮像素子の出力回路において、ＣＣＤ固体撮像素子の消費電力の増加を伴うことなく周波数特性の向上を図ることを目的とする。
【００１７】
【課題を解決するための手段】
請求項１のＣＣＤ固体撮像素子の出力回路は、最終段のソースフォロア回路を、ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタからなるプッシュプル回路で構成してなることを特徴とする。
【００１８】
従って、請求項１のＣＣＤ固体撮像素子の出力回路によれば、従来、電流供給ＭＯＳトランジスタとしてのみ機能し、定電流源としての役割しか果たさなかったＭＯＳトランジスタをＰチャンネルＭＯＳトランジスタにより構成し、該ＰチャンネルＭＯＳトランジスタにも入力信号（最終段のソースフォロア回路に対する入力信号）を印加するようにしたので、入力信号の立ち上がりのときは従来から駆動トランジスタとしての役割を果たしていたＮチャンネルＭＯＳトランジスタにソースフォロアの駆動トランジスタの機能を果たさせ、立ち下がり時にはそのＰチャンネルＭＯＳトランジスタにソースフォロアの駆動トランジスタとして機能させることができる。従って、立ち下がり時における高速性を、消費電流を増加させなくてもＰチャンネルＭＯＳトランジスタのｇｍを高める事で、高めることができる。
【００１９】
【発明の実施の形態】
本発明ＣＣＤ固体撮像素子の出力回路は、最終段のソースフォロア回路を、ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタからなるプッシュプル回路で構成してなる。ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタを共にデプレッションモードにすると、定常状態においてアイドリング電流を流すことができる。そして、アイドリング電流を流すようにすることにより変換効率の低下を防止し、また、周波数特性を高くすることができる。しかし、アイドリング電流を流すようにすることは絶対に必要であると言うわけではない。上記プッシュプル回路を構成する二つのトランジスタを共にエンファンスメントモードにするという形態でも本発明を実施することができる。
【００２０】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。図１は本発明ＣＣＤ固体撮像素子の出力回路の第１の実施例３ａを示す回路図である。図面において、Ｍ１はゲートがＣＣＤ固体撮像素子のフローティングディフュージョン領域ＦＤ（図２参照）に接続されたＭＯＳトランジスタで、初段のソースフォロア回路の駆動トランジスタを成し、ドレインは電源Ｖ_DD端子に接続されている。Ｍ２はそれに対しての電流供給手段を成すＭＯＳトランジスタで、そのゲートは一定電圧Ｖ_GGを受け、ドレインはＭＯＳトランジスタＭ１のソースに、ソースは抵抗Ｒ_SSを介して接地されている。Ｍ３は次段のソースフォロア回路の駆動トランジスタを成すＭＯＳトランジスタ、Ｍ４はその電流供給手段を成すＭＯＳトランジスタで、そのソースは上記抵抗Ｒ_SSを介して接地され、ゲートは一定電圧Ｖ_GGを受けている。Ｍ１〜Ｍ４はＮチャンネルＭＯＳトランジスタで、駆動ＭＯＳトランジスタＭ１、Ｍ３はエンファンスメントモード、負荷ＭＯＳトランジスタＭ２、Ｍ４はデプレッションモードのトランジスタである。
【００２１】
Ｍ_N 、Ｍ_P は出力回路の最終段を成すＭＯＳトランジスタで、Ｍ_N がＮチャンネルＭＯＳトランジスタ、Ｍ_P がＰチャンネルＭＯＳトランジスタであり、共にＭ３、Ｍ４からなる第２段目のソースフォロア回路の出力信号を受けてプッシュプル動作をする。そして、アイドリング動作をするように、具体的には、定常状態でアイドリング電流（例えば１０ｍＡ程度）が流れるように、ＭＯＳトランジスタＭ_N 、Ｍ_P は共にデプレッションモードにされている。
【００２２】
このような出力回路によれば、最終段への入力信号が立ち上がったときはＮチャンネルＭＯＳトランジスタＭ_N がオンし、ＰチャンネルＭＯＳトランジスタＭ_P が略オフする（このトランジスタＭ_P がデプレッションモードなので完全にはオフせず若干電流が流れる。）。従って、ＮチャンネルＭＯＳトランジスタＭ_N がエミッタフォロア回路の駆動トランジスタとして機能し、該トランジスタＭ_N を通じて出力側（負荷容量）が充電される。この場合、ＰチャンネルＭＯＳトランジスタＭ_P が略カットオフするので、従来よりも速く負荷容量の充電ができ、立ち上がり速度を速めることができる。
【００２３】
次に、最終段への入力信号が立ち下がったときは、逆にＮチャンネルＭＯＳトランジスタＭ_N が略オフ（このトランジスタＭ_N はデプレッションモードなので完全にはオフしない。）し、ＰチャンネルＭＯＳトランジスタＭ_P がオンする。従って、このときはＰチャンネルＭＯＳトランジスタＭ_P がこの最終段のソースフォロア回路の駆動トランジスタとして機能し、このトランジスタＭ_P を通して出力側（負荷容量）が放電される。このオンし、飽和状態になるトランジスタＭ_P を通じて放電できるので、従来の場合よりも顕著に立ち下がり速度を高めることができる。
【００２４】
即ち、従来においては立ち下がりには定電流手段たる負荷ＭＯＳトランジスタ（能動的動作をしないので実質的には受動素子でしかない。）を通じて放電するしかなかったが、本出力回路３ａによれば、能動的動作をするＰチャンネルＭＯＳトランジスタＭ_P を通じて放電させるようにし、立ち上がり動作のみならず立ち下がり動作をも能動的動作により為すようにすることができるのである。従って、従来における立ち下がり速度を電流の増大を伴うことなく高めることができなかったという問題を解決することができる。
【００２５】
依って、ＨＤ−ＣＣＤ型固体撮像素子のプログレシブスキャン化の実現が可能となり、ＨＤ−ＣＣＤ型固体撮像素子において水平転送レジスタの１本化も可能となるし、また、通常のＣＣＤ固体撮像素子においても低消費電力化に寄与する、或いは消費電力の増大を伴うこと無く周波数特性（特に立ち下がりの高速性）の向上を図ることができる。
【００２６】
尚、本出力回路は、最終段のＮチャンネルＭＯＳトランジスタＭ_N と、ＰチャンネルＭＯＳトランジスタＭ_P を共にデプレッションモードにしてどんなときでも最低或る値（例えば１０ｍＡ）のアイドリング電流を流れるようにしているが、そのようにする理由を次に述べる。その理由は二つあり、第１の理由は変換効率の低下を防ぐという理由である。図５（Ａ）はそのプッシュプル回路を成すＭＯＳトランジスタＭ_N とＭ_P が共にエンファンスメントモードであった場合の問題点を示す回路図である。ここで、その二つのＭＯＳトランジスタＭ_N 及びＭ_P が共にエンファンスメントモードであり、そのしきい値電圧Ｖｔｈが０．５Ｖであったとし、電源電圧Ｖ_DDが１０Ｖ、入力信号ＩＮを２Ｖ_P-P の矩形波であるとする。そして、入力信号がロウレベル（４Ｖ）になると、ＮチャンネルＭＯＳトランジスタＭ_N がオフし、ＰチャンネルＭＯＳトランジスタＭ_P がオンし、出力信号はやはりロウレベルになるが、その出力レベルＯＵＴはＰチャンネルＭＯＳトランジスタＭ_N のゲートよりそのしきい値電圧（０．５Ｖ）分高い４．５Ｖとなる。逆に、入力信号ＩＮがハイレベル（６Ｖ）になると、ＮチャンネルＭＯＳトランジスタＭ_N がオンし、ＰチャンネルＭＯＳトランジスタＭ_P がオフし、出力信号はやはりハイレベルになりますが、その電位はトランジスタＭ_N のゲートよりも０．５Ｖ低い５．５Ｖになる。従って、入力信号の振幅は２Ｖ（６−４Ｖ）であるが、出力信号の振幅は１Ｖ（５．５−４．５Ｖ）と小さくなる。つまり、二つのトランジスタＭ_N 、Ｍ_P のしきい値電圧の和の分出力信号の振幅が入力信号の振幅よりも小さくなる。これは、回路の動作中に二つのトランジスタＭ_N 、Ｍ_P が共にオフとなる期間が存在するためである。従って、必ず少なくともいずれか一方のトランジスタがオンするようにすると、このような変換効率の低下はおきる。
【００２７】
そこで、そのようにする手段として図５（Ｂ）に示すようにバイアス回路を設けてゲート・ソース間にトランジスタのしきい値電圧Ｖｔｈ以上の電圧（例えば１Ｖ）を常に印加するようにすることが考えられる。しかし、このようにした場合には、このバイアス回路にも電流が流れ、消費電流が増大する要因になり、また、前段のソースフォロア回路の負荷が増大し、その結果、周波数特性の低下という問題が生じるし、また、素子数の増大にも繋がる。従って、ＣＣＤ固体撮像素子用の出力回路としては適当ではない。
【００２８】
結局、両方のトランジスタＭ_N と、Ｍ_P をデプレッションモードにしてどんなときでも或る値のアイドリング電流（例えば１０ｍＡ）以上の電流が常に流れるようにすることが最適であると言えるのである。
【００２９】
常に最低限アイドリング電流が流れるようにする第２の理由はソースフォロア回路の周波数特性を高めるためである。即ち、図５（Ｃ）において模式的に示すソースフォロア回路の周波数特性ｆｃ（遮断周波数）は、ｆｃ＝ｇｍ／２πＣ_L （Ｃ_L ：負荷容量）となり、そして、そのｇｍは電流Ｉの平方根に比例するので、或る程度の電流Ｉを流さないと、ｇｍを高くすることができず、ｇｍを高くすることができなければ周波数特性を高くすることできないのである。例えば、４００ＭＨｚ（遮断周波数）程度の周波数特性を得るためにはアイドリング電流として１０ｍＡ程度の電流を流すことが必要のようである。
【００３０】
但し、上述した各種不利益を甘受するならば、最終段の二つのトランジスタＭＮ、ＭＰを共にエンファンスメントモードするようにしても良い。
【００３１】
【発明の効果】
請求項１のＣＣＤ固体撮像素子の出力回路によれば、従来、電流供給ＭＯＳトランジスタとしてのみ機能し、定電流源としての役割しか果たさなかったＭＯＳトランジスタをＰチャンネルＭＯＳトランジスタにより構成し、該ＰチャンネルＭＯＳトランジスタにも入力信号を印加するようにしたので、入力信号の立ち上がりのときは従来から駆動トランジスタとしての役割を果たしていたＮチャンネルＭＯＳトランジスタにソースフォロアの駆動トランジスタの機能を果たさせ、立ち下がり時にはそのＰチャンネルＭＯＳトランジスタにソースフォロアの駆動トランジスタとして機能させることができる。従って、立ち下がり時における高速性を、特に消費電流を増加させなくてもＰチャンネルＭＯＳトランジスタのｇｍを高めることにより、高めることができる。
【００３２】
請求項２のＣＣＤ固体撮像素子の出力回路によれば、最終段を成すＮチャンネルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジスタの双方をデプレッションモードにしたので、動作中はどのようなときでも最低限アイドリング電流が流れるようにすることができ、延いては、変換効率の低下、周波数特性の低下が生じない。
【図面の簡単な説明】
【図１】本発明ＣＣＤ固体撮像素子の出力回路の第１の実施例を示す回路図である。
【図２】固体撮像素子（従来例、本発明を問わず）の概略構成図である。
【図３】ＣＣＤ固体撮像素子の出力回路の従来例を示す回路図である。
【図４】（Ａ）〜（Ｃ）は従来例の問題点を説明するための回路図で、（Ａ）はＣＣＤ固体撮像素子の出力回路の最終段を示し、（Ｂ）は入力電圧が立ち上がったときの動作を示し、（Ｃ）は入力電圧が立ち下がったときの動作を示す。
【図５】（Ａ）〜（Ｃ）はアイドリング電流を流す理由を説明する回路図である。
【符号の説明】
１・・・ＣＣＤ固体撮像素子、３ａ・・・出力回路、Ｍ_N ・・・出力回路の最終段を成すＮチャンネルＭＯＳトランジスタ、Ｍ_P ・・・出力回路の最終段を成すＰチャンネルＭＯＳトランジスタ。

Claims

ソースフォロア回路を複数個縦続接続してなるＣＣＤ固体撮像素子の出力回路において、
最終段のソースフォロア回路を、ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタからなるプッシュプル回路で構成してなる
ことを特徴とするＣＣＤ固体撮像素子の出力回路。
最終段を構成するＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタが共に、デプレッションモードである
ことを特徴とする請求項１記載のＣＣＤ固体撮像素子の出力回路。