KR20160030139A - 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20160030139A
KR20160030139A KR1020160021813A KR20160021813A KR20160030139A KR 20160030139 A KR20160030139 A KR 20160030139A KR 1020160021813 A KR1020160021813 A KR 1020160021813A KR 20160021813 A KR20160021813 A KR 20160021813A KR 20160030139 A KR20160030139 A KR 20160030139A
Authority
KR
South Korea
Prior art keywords
voltage level
pixel
pixels
power supply
charge
Prior art date
Application number
KR1020160021813A
Other languages
English (en)
Inventor
타케시 야나기타
케이지 마부치
히로아키 이시와타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008271673A external-priority patent/JP4735702B2/ja
Priority claimed from JP2008316452A external-priority patent/JP5012782B2/ja
Priority claimed from JP2009129783A external-priority patent/JP5306906B2/ja
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20160030139A publication Critical patent/KR20160030139A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/3698—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H04N5/351—
    • H04N5/3745—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Abstract

고체 촬상 센서는 어레이에서 복수의 화소에 의해 각각 공유되는 증폭기, 전하-전압 변환부, 리셋 게이트뿐만 아니라 화소 어레이를 포함한다. 리셋 게이트 전원의 전압 레벨은 증폭기 전원의 전압 레벨보다 높게 설정된다. 또한, 화소에서 광검출기로부터 넘쳐흐르는 전하는 전하전압 변환부로 버려진다. 촬상 센서는 화소 어레이에서 신호를 판독하기 위해 행을 주사하는 동안, 판독된 행 상의 화소와 전하전압 변환부를 공유하는 화소의 광 검출기에서 전하를 리셋하는 행 주사부를 포함한다. 전하 리셋은 판독된 행상의 화소로부터 신호를 판독하기 전 또는 동시에 수행된다.

Description

고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기{SOLID STATE IMAGE SENSOR, METHOD FOR DRIVING A SOLID STATE IMAGE SENSOR, IMAGING APPARATUS, AND ELECTRONIC DEVICE}
본 발명은, 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기에 관한 것이다.
고체 촬상 센서의 한 방식으로서, X-Y어드레스형 고체 촬상 센서의 일종인 증폭형 고체 촬상 센서, 예를 들면 CMOS(Complementary Metal Oxide Semiconductor)형 (MOS형을 포함한다)의 고체 촬상 센서(이하, 「CMOS 이미지 센서」라고 기술한다)가 있다.
그런데, CMOS 이미지 센서는, 광 검출기를 포함하는 화소가 2차원 어레이형상으로 복수 배치되어 있다. 개개의 화소는, 광 검출기 외에, 전송 게이트부, 리셋 게이트부 및 증폭부 등을 구성하는 많은 구성 요소(예를 들면, 트랜지스터)를 한 화소 영역 내에 갖기 때문에, 화소의 미세화를 도모하는데 한계가 있다.
그러나, 최근에는, 본래는 한 화소마다 마련되는 구성 요소의 일부를 복수의 화소 사이에서 공유함에 의해, 1화소당의 광 검출기 이외의 점유 면적을 억제하는, 이른바 다-화소 공유 구조가 제안되어 있다. 그리고, 이 다-화소 공유 구조는, CMOS 이미져에 있어서의 화소의 미세화를 도모하는데 필수의 기술로 되어 있다.
다-화소 공유 구조로서, 예를 들어, 2개의 광 검출기 사이에, 상기 2개의 광 검출기에서 공급하는 전하-전압 변환부나 그 이외의 구성 요소군(예를 들어, 리셋 게이트나 다른 구성요소를 포함하는 트랜지스터군)을 배치하는 구조이다(예를 들어 미국 특허 제6,423,994호). 다른 구조는 2개의 광 검출기 사이에 전하-전압 변환부나 그 이외의 구성 요소군을 고유하는 것과 함께, 그 공유하는 구성 요소군을 각 광 검출기와 나란히 되도록 배치하는 구조이다(예를 들어, 일본 특개2001-298177호).
이러한 CMOS 촬상 센서에서, 전 변환부에 대해 배선층이 배치되는 측을 표면측으로 하였을 때, 해당 표면측으로부터 입사광을 받아들이는 표면 입사형(표면 조사형이라고 호칭되는 경우도 있다)의 화소 구조가 일반적이다. 이에 대해, 배선층이 배치되는 측과 반대측, 즉 이면측으로부터 입사광을 받아들이는 이면 입사형(이면 조사형이라고 호칭되는 경우도 있다)의 화소 구조가 있다(예를 들면, 일본 특개2003-031785호).
그런데, 광 검출기로부터 넘치는 전하가 인접 화소에 누입(漏入)되지 않도록 하기 위해, 표면 입사형의 화소 구조에서는, 일반적으로, 도 1에 도시하는 종방향 오버플로 드레인 구조를 채택하고 있다. 이 종방향 오버플로 드레인 구조는, 광 검출기(PD)(51)의 바닥의 포텐셜 장벽을 전송 게이트(53)의 아래의 포텐셜 장벽보다도 낮게 설정하고, 광 검출기(51)로부터 넘치는 전하를 기판(52)측에 버리는 구조이다.
한편, 이면 입사형의 화소 구조는 기판이 존재하지 않기 때문에, 광 검출기로부터 넘치는 전하를 버릴 수가 없다. 그 때문에, 이면 입사형의 화소 구조인 경우, 도 17에 도시하는 바와 같이, 광 검출기(51)로부터 넘치는 전하를, 전송 게이트(53)의 아래를 통과하여 플로팅 디퓨전부(이하, 「FD부」라고 기술한다)(54)에 버리는 횡방향 오버플로 드레인 구조를 채택할 필요가 있다. 그와 관련하여, 광 검출기(51)로부터 넘치는 전하가 인접 화소에 누입되지 않도록 함으로써, 블루밍(광이 입사하지 않는 부분도 밝게 보이는 현상)을 억제할 수 있다.
또한, 블루밍 대책의 다른 기술로서, 1프레임 기간에 한번도 전하가 판독되지 않은 화소행에 대해서도, 노광 시간(축적 시간)을 규정하는 전자 셔터와 동시에, 블루밍 대책을 위한 전자 셔터를 행하는 기술이 있다(예를 들면, 일본 특개 2008-288904호). 이 블루밍 대책의 다른 기술은, 기본적으로, 표면 입사형의 고체 촬상 센서를 대상으로 한 기술이고, 광 검출기(51)의 전하를 FD부(54) 경유로 전원에 버리도록 하고 있다.
근래, 디지털 카메라, 디지털 캠코더 등, 고체 촬상 센서를 이용한 장치가 폭넓게 이용되고 있다. 또한, 휴대 전화기등의 휴대 단말에도, 카메라 기능을 탑재한 제품이 일반화되고 있다. 이러한 용도에는, 저소비 전력에 유리한 CMOS(Complementary Oxide Metal Semiconductor）이미지 센서(CIS)가, CCD(Charge Coupled Device)보다 더 사용되는 경향이 있다.
CIS에서, 각 화소는 광 검출기(PD)와, 전송 트랜지스터(TRF)를 탑재하고 있다. 일반적으로, 각 화소는, 플로팅 디퓨전(FD), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 선택 트랜지스터(SEL)를 탑재하고 있다.
이러한 CIS가 휴대 전화기의 용도로 사용되더라도, 근래, 보다 고정밀 촬상 요구가 있고, 그 요구에 대응하기 위해, 화소 사이즈가 2.5㎛, 2.0㎛, 1.75㎛로 매년 미세화되고, 화소의 수가 증가되었다. 한편, 휴대 전화기의 단말의 자체 사이즈를 작게 하기 위해, 카메라 모듈의 사이즈의 축소 요구가 있다. 이 요구에 충족시키기 위해, 화소 사이즈를 축소하고, 렌즈 사이즈를 작게하여, 카메라 모듈의 사이즈의 축소화를 실현할 수 있다. 이와 같은, 화소 사이즈의 축소 요구는 항상 있어 왔다.
한편, 화소 사이즈가 작아지면, 입사광을 전기 신호로 변환하는 포토 다이오드의 면적이 작아지고, 감도, 포화 신호량등이 저하되고, 촬상 특성이 떨어진다. 이와 같은 열화를 막기 위해, 복수 화소로, 플로팅 디퓨전, 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터를 공유한 것이 제안되고 있다. 이와 같이 공유함으로써, 일화소당 트랜지스터수가 적어지게 되고, 포토다이오드의 면적이 증가하게 된다고 제안되었다.
예를 들면, 일본 특개 제2007-201863호에 제안된 구성에서는, 가로, 세로방향에서 2×2 화소의 4 화소 중에 플로팅 디퓨전이 공유되고, 포토 다이오드의 면적을 증가되는 것이 제안되고 있다. 또, 일본특개 제2005-268537호에서, 리셋 트랜지스터의 드레인 전위 및 증폭 트랜지스터의 드레인 전위를 개별적으로 설정한 것이 제안되고 있다.
도 25는, 일본 특개 제2005-268537호에 기재되어 있는 촬상 장치의 일례의 구성을 나타내는 그림이다. 도 25에 도시된 촬상 장치는, 2개의 화소부 PD1과 PD2로 형성되고 있다. 화소부(PD1)는, 광전 변환 기능을 갖는 포토 다이오드(1), 포토 다이오드(1)에 축적된 포토캐리어를 플로팅 디퓨전에 전달하는 전송 트랜지스터(2), 및 플로팅 디퓨전의 전위를 리셋하기 위한 리셋 트랜지스터(3)을 포함한다.
화소부(PD2)는, 광전 변환 기능을 갖는 포토 다이오드(4), 포토 다이오드(4)에 축적된 포토캐리어를 플로팅 디퓨전에 전달하는 전송 트랜지스터(5), 및 플로팅 디퓨전에 전달된 신호를 증폭하고 출력하는 증폭 트랜지스터(6)를 포함한다.
화소부(PD1 및 PD2)는, 플로팅 디퓨전에 의해 서로 전기적으로 결합되고 있다. 포토 다이오드(1)와 전송 트랜지스터(2)는, 고정 전위(GND)와 플로팅 디퓨전 사이에 직렬로 접속되고 있다. 전송 트랜지스터(2)의 게이트는, 제어 신호(TX1)이 입력된 제어 단자(7)와 전기적에 접속되고 있다. 리셋 트랜지스터(3)은, 플로팅 디퓨전(FD)과 제어 전위(Vref1)이 인가되는 제어 단자(9) 사이에 배치되고, 리셋 트랜지스터(3)의 게이트는 제어 신호 리셋 트랜지스터(RST)가 입력된 제어 단자(8)와 전기적으로 접속되고 있다.
포토 다이오드(4)와 전송 트랜지스터(5)는, 고정 전위(GND)와 플로팅 디퓨전과의 사이에 직렬로 접속되고 있다. 전송 트랜지스터(5)의 게이트는, 제어 신호(TX2)가 입력된 제어 단자(10)와 전기적으로 접속되고 있다. 증폭 트랜지스터(6)는, 제어 전위(Vref2)가 인가되는 제어 단자(11)와, 증폭 신호를 출력하는 출력 단자(12)와의 사이에 배치되고, 그 게이트는 플로팅 디퓨전(FD)와 전기적으로 접속되고 있다.
미국 특허 제6,423,994호 일본 특개 2001-298177호 일본 특개 2003-031785호 일본 특개 2008-288904호 일본 특개 2007-201863호 일본특개 2005-268537호
상술한 다-화소 공유 구조를 채용하고 화소의 미세화를 도모한 다음, 촬상 화상의 고정밀화의 요구에 대응하기 위해 다-화소화, 그것에 수반한 화소의 새로운 미세화를 생각한 경우, 화소 면적의 미소화에 따라 광 검출기의 점유 면적을 작게 하지 않을 수 없다. 광 검출기의 점유 면적이 작아지면, 광 검출기가 취급하고 전하량(즉, 축적 가능한 전하량）이 적어지기 때문에, 충분한 포화 특성을 얻는 것이 어려워진다.
따라서, 본 발명은, 다-화소 공유 구조를 채용하고 화소의 미세화를 도모한 다음, 충분한 포화 특성을 얻는 것이 가능한 고체 촬상 센서, 해당 고체 촬상 센서의 구동 방법 및 상기 고체 촬상 센서를 이용한 촬상 장치를 제공하는 것을 목적으로 한다.
이면 입사형의 화소 구조에 있어서, 다-화소 공유 구조를 채용할 때, 판독행에 대해 FD부를 공유하는 화소의 광 검출기 내의 전하를 사전에 버리지 않으면, 다음과 같은 이상이 발생한다. 즉, FD부를 공유하는 화소의 광 검출기 내에 전하가 쌓여 있으면, 포텐셜 장벽이 낮은 전송 게이트 아래를 통과하여 해당 전하가 판독행의 화소의 FD부에 누입되기 때문에, 전자 셔터로 규정되는 축적 시간에 의존하는 신호 출력의 선형성(線形性)을 유지할 수가 없다(그 상세에 관해서는 후술한다).
여기서는, 다-화소 공유 구조를 채용한 때의 이면 입사형의 화소 구조에 있어서의 문제점에 관해 설명하지만, 해당 문제점에 관해서는, 횡방향 오버플로 드레인 구조를 채택하는 경우의 표면 입사형의 화소 구조에서도 마찬가지이다. 즉, 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수 없다는 문제점은, 다-화소 공유 구조를 채택하는 횡방향 오버플로 드레인 구조의 고체 촬상 센서 전반에 대해 말할 수 있는 것이다.
그래서, 본 발명은, 다-화소 공유 구조를 채택함에 있어서, 축적 시간에 의존하는 신호 출력의 선형성을 유지 가능한 횡방향 오버플로 드레인 구조의 고체 촬상 센서, 해당 고체 촬상 센서의 구동 방법 및 해당 고체 촬상 센서를 갖는 전자 기기를 제공하는 것을 목적으로 한다.
일본 특개2007-201863호에서는, 4 화소로 플로팅 디퓨전을 공유한 것이 제안되고 있으나, 그렇게 4 화소를 병렬 배치하는 것으로 촬상 장치를 구성하여도, 레이아웃이 커져버리게 될 가능성이 있다. 또, 소형화가 되어도, 촬상 특성이 떨어지게 될 가능성이 있다. 즉, 촬상 특성을 떨어지게 하지 않는 양호한 상태에서, 소형화를 실현하는 것은 어렵다.
일본 특개2005-268537호에서는, 2 화소 각각의 화소 영역에, 리셋 트랜지스터와 증폭 트랜지스터가 각각 배치되고 있다. 환언하면, 일본 특개2005-268537호에서는, 리셋 트랜지스터와 증폭 트랜지스터는, 화소로 공유되고 있어도, 배선에 의해 전기적으로 접속되고 있기 때문에, 배선 수가 증가되어, 그 결과, 소형화할 가능성이 낮아진다.
본 발명은, 이와 같은 상황을 감안하고 이루어진 것이고, 화소 사이즈를 작게 해도, 촬상 특성의 열화를 억제할 수 있도록 한 것이다.
본 발명의 고체 촬상 센서는: 복수의 전하-전압 변환부; 각 화소는 광 검출기와 광 검출기에 의해 광전 변환된 전하를 전하-전압 변환부중 하나로 전송하도록 구성된 전송 게이트를 포함하도록 배치된 복수의 화소를 갖는 화소 어레이; 광 검출기를 리셋하도록 구성된 복수의 리셋 게이트; 및 광 검출기의 전위에 대응하는 신호를 출력하는 복수의 증폭기를 포함한다. 여기에서, 각 전하-전압 변환부, 리셋 게이트 및 증폭기는 복수의 화소에서 공유된다. 또한, 리셋 게이트 전원의 전압 레벨은 증폭기 전원의 전압 레벨보다 높게 설정된다.
리셋 게이트는, 증폭기의 전원의 전압 레벨보다도 높게 설정된 전압 레벨을
리셋 전압으로 하여 전하-전압 변환부를 리셋한다. 이것에 의해, 전하 전압 변환부의 전위는, 리셋 전압이 증폭기의 전원의 전압 레벨로 설정되고 있는 때보다도 깊어진다(즉, 크기가 커진다). 전하 전압 변환부의 리셋시의 전위를 깊게 할 수 있면, 그 정도 만큼 광 검출기의 전위를 깊게 할 수 있다. 그 결과, 광 검출기가 취급하는 전하량을, 리셋 전압이 증폭부의 전원의 전압 레벨로 설정될 때보다도 늘릴 수 있다.
본 발명의 다른 실시예에 따른 고체 촬상 센서는: 복수의 전하-전압 변환부; 각 화소는 광 검출기와 광 검출기에 의해 광전 변환된 전하를 전하-전압 변환부중 하나로 전송하도록 구성된 전송 게이트를 포함하도록 배치된 복수의 화소를 갖는 화소 어레이; 광 검출기를 리셋하도록 구성된 복수의 리셋 게이트; 및 광 검출기의 전위에 대응하는 신호를 출력하는 복수의 증폭기를 포함한다. 여기에서, 각 전하-전압 변환부, 리셋 게이트 및 증폭기는 복수의 화소에서 공유된다. 복수의 화소는 동일 화소 컬럼에 속하는 4개의 연속 화소로 규정되며, 또한, 4화소중 인접 화소는 2그룹으로 짝지어진다. 한 그룹에서, 전하-전압 변환부 및 리셋 게이트가 2화소 사이에 공유되고, 리셋 게이트가 2화소의 각 광 검출기 사이에 배치된다. 다른 그룹에서, 전하-전압 변환부와 증폭기가 2화소 사이에 공유되고, 증폭기는 2화소의 각 광검출기 영역 사이에 배치된다.
각 그룹에서, 2개의 화소사이에 전하 전압 변환부를 공유하고, 해당 2개의 화소사이에 리셋게이트부와 증폭부 중 하나를 설치한 레이아웃 구조로 하는 것으로, 광 검출기의 점유 면적을 확보하는데에 효율이 좋은 레이아웃으로 된다. 따라서 다-화소 공유 구조를 채용하고, 촬상 화상의 고정밀화의 요구에 영향을 주기 위해 새로운 미세화를 도모한 경우에도, 한정된 화소 면적내에서 광 검출기의 점유 면적을 크게 확보할 수 있다.
본 발명의 다른 실시예에 따른 고체 촬상 센서는, 복수의 전하-전압 변환부; 및 각 화소가 광 검출기에 의해 광전 변환된 전하를 전하-전압 변환부중 하나로 전송하도록 구성된 전송 게이트와 광 검출기를 포함하도록 배치된 복수의 화소를 갖는 화소 어레이를 갖는다. 상기 화소 어레이는 상기 광 검출기로부터 넘치는 전하를 상기 전송 게이트부를 통과하여 상기 전하전압 변환부에 버리는 구조를 갖는다. 화소 어레이는 적어도 상기 전하전압 변환부를 복수의 화소 사이에서 공유하도록 구성된다. 상기 화소 어레이의 각 화소로부터 신호를 판독하는 행을 주사하면서, 해당 판독행의 화소로부터 신호를 판독하는 동시 또는 그보다도 전에, 상기 판독행의 화소와 상기 전하전압 변환부를 공유하는 화소(공유 화소)의 상기 광 검출기 내의 전하를 리셋하는 구성을 취하고 있다.
광 검출기로부터 넘치는 전하를, 전송 게이트부를 통과하여 전하전압 변환부에 버리는 구조는 횡방향 오버플로 드레인 구조이다. 이 횡방향 오버플로 드레인 구조의 고체 촬상 센서에 있어서, 전하전압 변환부를 복수의 화소 사이에서 공유하는데 있어서, 판독행의 화소로부터 신호를 판독하는 동시 또는 그보다도 전에, 공유 화소의 광 검출기 내의 전하를 리셋한다. 이 리셋 동작에 의해, 공유 화소의 광 검출기 내에 전하가 쌓여 있다고 하여도 해당 전하는 버려지기 때문에, 판독행의 화소로부터 신호를 판독하기 전에, 공유 화소의 광 검출기로부터 전하가 넘쳐서 전하전압 변환부에 누입되는 일은 없다.
본 발명의 다른 실시예에 따른 촬상 장치는: 각 화소가 전송 트랜지스터를 포함하도록 배치된 복수의 화소를 갖는 화소 어레이; 가로 세로 2×2로 구성된 4화소의 중심에 마련된 복수의 플로팅 디퓨전 영역; 복수의 증폭 트랜지스터; 및 복수의 리셋 트랜지스터를 포함한다. 플로팅 디퓨전 주위의 4방향으로 4개의 화소를 구성하는 전송 트랜지스터가 배치되고, 플로팅 디퓨전은 전송 트랜지스터에 의해 둘러싸인다. 각 플로팅 디퓨전, 증폭 트랜지스터 ,및 리셋 트랜지스터는 4개의 화소중에 공유된다. 4화소씩 2세트로 수직으로 배치되어 형성된 8개 화소의 그룹이 화소 어레이의 기본 구성 단위가 된다.
리셋 트랜지스터의 드레인과, 상기 증폭 트랜지스터의 드레인은, 각각 배치되도록 할 수 있다.
상기 리셋 트랜지스터의 드레인에 펄스를 가하고, 증폭 트랜지스터의 드레인에는 정전위를 가하도록 할 수 있다.
리셋 트랜지스터의 드레인의 HIGH 전위를, 증폭 트랜지스터의 드레인 전위보다 높게 설정할 수 있다.
화소로부터의 신호 출력선을 2열로 접합할 수 있다.
본 발명의 한 측면의 촬상 장치에 있어서는, 가로 세로 방향으로 2×2 구성으로 배치된 4개의 화소의 중심에 각각의 플로팅 디퓨전이 마련되고, 각 플로팅 디퓨전은 전송 트랜지스터로 감싸는 구성으로 되다. 또한, 플로팅 디퓨전, 증폭 트랜지스터, 리셋 트랜지스터는, 4화소로 공유된다.
본 발명에 의하면, 화소 면적의 미소화에 수반하고 광 검출기의 점유 면적이 작아져도, 광 검출기의 취급 전하량을 늘릴 수 있기 때문에, 리셋 전압이 증폭부의 전원의 전압 레벨로 설정될 때보다도 높은 포화 특성을 얻을 수 있다.
또한, 화소의 미세화에 수반하여 화소 면적이 작아져도, 한정된 화소 면적내로 광 검출기의 점유 면적을 확보하고, 광 검출기의 취급 전하량을 늘릴 수 있기 때문에, 본 발명에 따른 레이아웃 구조를 취하지 않는 경우보다도 높은 포화 특성을 얻을 수 있다.
본 발명에 의하면, 횡방향 오버플로 드레인 구조의 고체 촬상 센서에 있어서, 공유 화소의 광 검출기로부터 전하가 넘쳐서 전하전압 변환부에 누입되는 일이 없기 때문에, 판독행의 화소에 관해 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수 있다.
본 발명에 따르면, 화소 크기가 작아지더라도, 촬상 특성의 열화를 억제할 수 있다.
도 1은 표면 입사형 화소 구조를 도시하는 단면도.
도 2는 이면 입사형 화소 구조를 도시하는 단면도.
도 3은 본 발명이 적용된 실시예의 CMOS 촬상 센서의 시스템도.
도 4의 A는 표면 입사형 화소 구조를 도시하는 단면도.
도 4의 B는 이면 입사형 화소 구조를 도시하는 단면도.
도 5는 다-화소 공유 구조를 채택하지 않은 화소 회로의 한 예를 도시하는 회로도.
도 6는 다-화소 공유 구조를 채택하는 화소 회로의 한 예를 도시하는 회로도.
도 7는 4화소 공유의 화소 회로의 회로 동작을 설명하기 위한 타이밍 차트.
도 8은 화소 회로의 레이아웃을 도시하는 평면 패턴도.
도 9는 촬상 장치의 구조를 도시하는 블록도.
도 10은 본 발명이 적용된 CMOS 촬상 센서의 시스템 구성을 도시하는 시스템도.
도 11은 이면 입사형 화소 구조의 구성을 도시하는 단면도.
도 12는 4화소 공유 구조를 갖는 화소 회로에서 회로 동작을 설명하는 타이밍도.
도 13은 4화소 공유 구조를 갖는 화소 회로의 경우의 종래의 문제점을 설명하기 위한 타이밍 차트.
도 14은 전하 축적 시간에 따른 신호 출력의 선형성에 관한 설명도.
도 15은 2화소 공유의 화소 회로인 경우의 종래의 문제점을 설명하기 위한 타이밍 차트.
도 16는 본 실시 형태에 관한 CMOS 이미지 센서에 있어서의 4화소 공유인 경우의 구동을 설명하기 위한 타이밍 차트.
도 17은 순차 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도.
도 18은 1/3 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도.
도 19는 2/8 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도.
도 20은 2/15 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도.
도 21는 1/5 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도.
도 22는 본 발명에 관한 촬상 장치의 구성의 한 예를 도시하는 블록도.
도 23은 촬상 장치의 구성을 도시하는 도면.
도 24는 촬상 장치의 전위 변화를 도시하는 도면.
도 25는 종래 기술의 촬상장치의 구성을 도시하는 도면.
이하 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
[시스템 구성]
도 3은, 본 발명이 적용된 고체 촬상 센서，예를 들면 CMOS 이미지 센서의 구성의 개량을 나타내는 시스템 구성도이다.
이하, 각 구성요소는 다음과 같은 참조 번호를 갖는다. CMOS 촬상 센서(10), 화소 어레이(11), 수직 구동부(12), 컬럼 처리부(13), 수평 구동부(14). 시스템 제어부(15), 화소 구동선(16), 수직 신호선(17), 승압 회로(18), 화소(20;20-1 내지 20-4), 포토다이오드(21; 21-1 내지 21-4), 전송 트랜지스터(22; 22-1 내지 22-4), 리셋 트랜지스터(23), 증폭 트랜지스터(24), 플로팅 디퓨전(FD)(25).
도 3에 도시된 바와 같이, 본 실시예에 따른 CMOS 이미지 센서(110)는, 반도체 기판(예를 들어, 칩; 도시되지 않음) 상에 형성된 화소 어레이(11)와, 예를 들어 화소 어레이(11)와 동일한 반도체 기판 상에 집적된 주변 회로를 갖는다. 주변 회로부는, 예를 들면，수직 구동부(12)，칼럼 처리부(13)，수평 구동부(14)，시스템 제어부(15) 및 승압 회로(18)를 구비한다.
화소 어레이(11)에서는, 단위 화소(이하 단지 '화소'로 기술함; 도시되지 않음)가 2차원 어레이로 배치된다. 각 단위 화소는 입사한 가시광을 그 광량에 따라 전하로 광전 변환하는 광검출기를 포함한다. 화소의 구체적인 구성에 관해서는 후술한다.
화소 구동선(16)이 도 3에 도시된 좌우 방향(화소가 행으로 배열된 방향)으로 연장되고 각 화소 행에 대해 화소 어레이(11)에 형성된다. 수직 신호선(17)은 도 3에 도시된 상하 방향(화소가 열로 배열된 방향)으로 연장된 각 열에 대해 형성된다. 도 3에 하나의 선을 도시하고 있지만, 화소 구동선(16)의 수는 하나로 제한되지 않는다. 화소 구동선(16)의 한 끝은, 수직 구동부(12)의 각 행에 대응한 출력단에 접속된다.
수직 구동부(12)는, 시프트 레지스터나 어드레스 디코더 등으로 구성되고 있다. 여기에서는, 구체적인 구성에 관해서는 도시를 생략하지만, 수직 구동부(12)는, 판독 주사 서브시스템과 리셋 주사 서브시스템을 포함하도록 구성된다.
판독 주사 서브시스템은, 신호를 판독한 단위 화소에 관하여 행 단위로 순서로 선택 주사를 행한다.
한편, 리셋 주사 서브시스템은, 판독 주사 서브시스템에 의해 주시되어야 하는 판독 행상의 단위 화소의 광검출기로부터 불필요한 전하를 리셋(예를 들어, 버리는) 리셋 주사를 행한다. 리셋 주사는 셔터 스피드와 동일한 시간만큼 판독 주사를 행한다. 리셋 주사 서브시스템에 의해 불필요한 전하를 리셋(예를 들어 버림)함으로써, 전자 셔터 동작이 수행된다. 여기에서, 전자 셔터 동작은 광검출기의 광 전하를 버리고, 새롭게 노광을 개시하는(광 전하의 축적을 시작하는）동작에 관한 것을 말한다.
판독 주사 서브시스템에 의한 판독 동작에 의해 판독된 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응한다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 리셋 타이밍으로부터, 이번의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서 광 전하의 축적 시간(노광 시간)이 된다.
수직 구동부(12)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력된 신호는, 수직 신호선(17) 각각을 통하여 칼럼 처리부(13)에 공급된다. 칼럼 처리부(13)는, 화소 어레이(11)의 화소열마다, 선택 행의 각 화소(20)로부터 출력된 아날로그의 화소 신호에 대하여 여러 가지의 신호 처리를 행한다.
칼럼 처리부(13)로의 신호 처리로서는, 예를 들면, 화소 고유의 고정 패턴 노이즈를 제거 하기 위한 CDS(Correlated Double Sampling)처리를 들 수 있다. 이 칼럼 처리부(13)에, 아날로그의 화소 신호를 디지털의 화소 신호에 변환한 AD 변환 기능을 주는 것도 가능한다.
수평 구동부(14)는, 시프트 레지스터나 어드레스 디코더등에 의하고 구성되고, 칼럼 처리부(13)의 화소열에 대응한 회로 부분을 순서대로 선택한다. 이 수평 구동부(14)에 의한 선택 주사에 의하여, 칼럼 처리부(13)로 신호 처리된 화소 신호가 순서대로 출력된다.
시스템 제어부(15)는, 각종의 타이밍 신호를 생성한 타이밍 제너레이터 등에 의하고 구성되고, 해당 타이밍 제너레이터로 생성된 각종의 타이밍 신호를 기초로 수직 구동부(12), 칼럼 처리부(13) 및 수평 구동부(14) 등의 구동 제어를 행한다.
승압 회로(18)는, 수직 구동부(12)등으로 이용한 전원 전압의 전압 레벨(Vdd)를 해당 전압 레벨(Vdd)보다도 높은 전압 레벨(Vdd+α)로 승압한다. 이 승압 회로(18)로서는, 예를 들면 주지의 차지 펌프 회로가 사용된다. 승압 회로(18)로 승압된 전압 레벨(Vdd+α)은, 후술한 화소 선택을 행한 선택 전원(SELVdd)의 고전압측의 레벨으로서 사용된다. 그 상세에 대해서는 후술한다.
(조사 구조）
화소의 광 검출기에 빛을 조사한 구조로서, 광 검출기가 형성된 반도체 기판의 표면측에서 빛을 조사하는 표면 조사형과; 해당 반도체 기판의 이면측에서 빛을 조사하는 이면 조사형이 있다. 상기 구성의 CMOS 이미지 센서(110)는, 표면 조사 형, 이면 조사형의 어느 조사 구조에도 대응 가능한다. 이들 조사 구조의 구성의 대략에 관하여 이하에 설명한다.
도면 4의 A의 B는, 화소의 광 검출기에 광을 조사하는 구조의 대략을 나타내는 단면도이다. 도 4의 A는 표면 조사형의 다면 구조를 도 4의 B는 이면 조사형의 단면 구조를 각각 나타내고 있다.
<표면 조사 형>
도 4의 A에 도시된 바와 같이, 표면 조사형은, 반도체 기판(101)의 한 면측, 즉 표면측에, 포토 다이오드(PD)(102)를 형성함으로써 광 검출기를 구성하고 있다. 이 포토 다이오드(102)의 상방에 금속층(103)이 마련되어 있다. 금속층(103)의 위에는, 컬러 필터(104) 및 마이크로 렌즈(105)가 순서대로 배치되고 있다.
상술한 바와 같이, 표면 조사형으로는, CMOS 촬상 센서(10)에 의해 광이 취입되는 측에 금속층(103)이 위치한 것으로, 입사광의 광로를 피하여 금속층(103)의 각 배선을 레이아웃할 필요가 있다. 그러나, 광로를 피하고 금속층(103)의 각 배선을 레이아웃하는 것에도 한계가 있다. 따라서 입사광을 마이크로 렌즈(105)에 의해 배선 사이를 통과시키고 포토 다이오드(102)에 집광하도록 하고 있다. 본 발명의 모든 실시예는 표면 조사형 고체 촬상 센서에 적용될 수 있다.
<이면 조사형>
도 4의 (B)에 도시하는 바와 같이, 이면 조사형은, 반도체 기판을 소정의 두께로 연마함에 의해 형성된 소자층(201)에, 포토 다이오드(PD)(202)가 형성되어 광전 변환부를 구성하고 있다. 소자층(201)의 한쪽의 면(이면)측에는, 컬러 필터(204) 및 마이크로 렌즈(205)가 그 순서로 배치되어 있다. 소자층(201)의 다른쪽의 면(표면)측에는, 배선층(203)이 마련되어 있다.
상술한 바와 같이, 이면 조사형에서는, 배선층(203)과 반대측, 즉 이면측으로부터 입사광을 받아들이는 구조로 되어 있기 때문에, 포토 다이오드(202)의 수광면을 고려하여 배선층(203)의 각 배선을 레이아웃할 필요가 없다. 따라서 배선의 레이아웃의 자유도가 높아지기 때문에, 표면 조사형에 비하여 화소의 미세화를 도모할 수 있는 이점이 있다. 또한, 포토 다이오드(202)와 컬러 필터(24) 사이의 거리가 표면 조사형에 비하여 극히 짧고, 입사광을 집광할 필요성이 낮기 때문에, 극단적인 경우, 마이크로 렌즈(205)를 생략하는 것도 가능하다.
본 발명의 모든 실시예는 이면 조사형 고체 촬상 센서에 적용될 수 있다.
(복수화소 공유 구조)
상기 구성의 CMOS 이미지 센서(110)에 있어서, 본 실시 형태에서는, 화소 어레이(11)의 개개의 화소에 관해, 본래는 1화소마다 마련되는 구성 요소의 일부를 복수의 화소 사이에서 공유하는 복수화소 공유 구조를 채용함에 있어서, 그 화소 구조를 특징으로 하고 있다. 본 실시 형태에 관해 설명하기 전에, 복수화소 공유 구조를 채택하지 않은 화소 구성에 관해 설명한다.
<복수화소 공유 구조를 채택하지 않은 화소 회로>
도 5는, 복수화소 공유 구조를 채택하지 않은 화소 회로의 한 예를 도시하는 회로도이다. 도 5에 도시하는 바와 같이, 본 회로예에 관한 화소(20)는, 광전 변환부인 예를 들면 포토 다이오드(21)에 더하여, 전송 트랜지스터(22), 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 3개의 트랜지스터를 갖는 구성으로 되어 있다. 여기서는, 이들 트랜지스터(22 내지 24)로서, 예를 들면 N채널의 MOS 트랜지스터를 이용한 경우를 나타내고 있다.
여기서, 전송 트랜지스터(22)는, 포토 다이오드(21)에서 광전 변환된 전하를 전하전압 변환부인 FD부(플로팅 디퓨전부)(25)에 전송하는 전송 게이트부를 구성하고 있다. 리셋 트랜지스터(23)는, FD부(25)의 전위를 리셋하는 리셋 게이트부를 구성하고 있다. 증폭 트랜지스터(24)는, FD부(25)의 전위에 대응한 신호를 수직 신호선(17)에 출력하는 증폭부를 구성하고 있다.
도 5에서, 포토 다이오드(21)의 애노드 전극은 접지되어 있다. 전송 트랜지스터(22)는, 포토 다이오드(21)의 캐소드 전극과 FD부(25) 사이에 접속되고, 그 게이트 전극에 전송 펄스(TRG)가 수직 구동부(12)로부터 선택적으로 주어진다. 전송 펄스(TRG)가 주어지면, 전송 트랜지스터(22)는 온 상태가 되어, 포토 다이오드(21)에서 광전 변환되어, 이곳에 축적된 신호 전하(여기서는, 광전자)를 FD부(25)에 전송한다.
리셋 트랜지스터(23)는, 선택 전원(SELVdd)에 드레인이, FD부(25)에 소스 전극이 각각 접속되고, 포토 다이오드(21)로부터의 전하 전송에 앞서서, 그 게이트 전극에 리셋 펄스(RST)가 수직 구동부(12)로부터 선택적으로 주어진다. 리셋 펄스(RST)가 주어지면, 리셋 트랜지스터(23)는 온 상태가 되어, FD부(25)의 전하를 선택 전원(SELVdd)에 버림에 의해 FD부(25)를 리셋한다. 여기서, 선택 전원(SELVdd)은, 전원 전압으로서 Vdd 레벨과 예를 들면 GND 레벨을 선택적으로 취한다.
증폭 트랜지스터(24)는, FD부(25)에 게이트 전극이, 선택 전원(SELVdd)에 드레인이, 수직 신호선(17)에 소스 전극이 각각 접속된 소스 폴로워 구성으로 되어 있다. 그리고, 증폭 트랜지스터(24)는, 선택 전원(SELVDD)이 Vdd 레벨이 됨에 의해 동작 상태가 되고, 리셋 트랜지스터(23)에 의한 리셋 후의 FD부(25)의 전위를 리셋 레벨로서 수직 신호선(17)에 출력한다. 증폭 트랜지스터(24)는 또한, 전송 트랜지스터(22)에 의한 전하 전송 후의 FD부(25)의 전위를 신호 레벨로서 수직 신호선(17)에 출력한다.
여기서, 선택 전원(SELVdd)은, GND 레벨(0V) 또는 그 부근의 제 1 전압 레벨(예를 들면, 0.6V)과 Vdd 레벨을 선택적으로 취하고, GND 레벨 또는 제 1 전압 레벨로부터 Vdd 레벨로 전환됨에 의해 화소 선택을 행한다.
본 발명의 모든 실시예는 복수화소 공유 구조를 채택하지 않은 화소 회로를 갖는 고체 촬상 센서에 적용될 수 있다.
<복수화소 공유 구조를 채택하는 본 실시 형태에 관한 화소 회로>
도 6은, 복수화소 공유 구조를 채택하는 본 실시 형태에 관한 화소 회로의 한 예를 도시하는 회로도이고, 도면 중, 도 5과 동등 부분에는 동일 부호를 붙여서 나타내고 있다.
본 실시 형태에 관한 화소 회로에서는, 근접하는 복수의 화소, 예를 들면 동일 화소열에 속하고, 서로 인접하는 세로 4화소(20-1, 20-2, 20-3, 20-4)를 단위로 하여, 이들 4화소 사이에서 하나의 FD부(25)를 공통화(공유)하는 구성으로 되어 있다. 근접하는 복수의 화소 사이에서의 공통화에 있어서는, 동일 화소열로 공통화하는 편이, 각 화소로부터의 신호 판독의 타이밍 제어가 용이하다.
단위로 되는 4개의 화소(20-1, 20-2, 20-3, 20-4)는 각각, 광전 변환부인 포토 다이오드(21-1, 21-2, 21-3, 21-4)를 갖고 있다. 4개의 화소(20-1, 20-2, 20-3, 20-4)는, 2개씩이 그룹(組)(쌍(對))가 되어 있다. 그리고, 한쪽의 그룹의 2개의 화소(20-1, 20-2)의 화소 영역에 증폭 트랜지스터(24)가 마련되고, 다른쪽의 그룹의 2개의 화소(20-3, 20-4)의 화소 영역에 리셋 트랜지스터(23)가 마련되어 있다.
상술한 복수화소 공유 구조를 채택하지 않은 화소 회로에서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인이 함께 선택 전원(SELVdd)에 접속되어 있다. 즉, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원으로서 공통의 선택 전원(SELVdd)이 준비되어 있다.
이에 대해, 본 실시 형태에 관한 화소 회로에서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원으로서 별개의 전원이 준비되어 있다. 별개의 전원으로서는, 전원 전압(전압 레벨)이 고정인 고정 전원(Vdd)과, 전원 전압이 가변의 선택 전원(SELVDD)이 준비되어 있다. 선택 전원(SELVDD)은, GND 레벨(0V) 또는 그 부근의 제 1 전압 레벨과, 고정 전원(Vdd)의 전압 레벨(Vdd)보다도 높은 제 2 전압 레벨(VDD)을 선택적으로 취하고, 제 1 전압 레벨로부터 제 2 전압 레벨(VDD)로 전환됨에 의해 화소 선택을 행한다. 이 제 2 전압 레벨(VDD)로서 선술한 승압 회로(18)에서 승압된 전압 레벨(Vdd+α)이 이용된다.
그리고, 리셋 트랜지스터(23)의 드레인이 선택 전원(SELVDD)에, 증폭 트랜지스터(24)의 드레인이 고정 전원(Vdd)에 각각 접속되어 있다. 리셋 트랜지스터(23)의 소스 전극은 세로 4화소(20-1, 20-2, 20-3, 20-4) 사이에서 공유하는 FD부(15)에 접속되어 있다. 리셋 트랜지스터(23)의 게이트 전극에는 리셋 펄스(RST)가 선택적으로 인가된다. 증폭 트랜지스터(24)의 게이트 전극은 FD부(25)에 접속되고, 소스 전극은 수직 신호선(17)에 접속되어 있다.
<본 실시 형태에 관한 화소 회로의 회로 동작>
다음에, 상기 구성의 본 실시 형태에 관한 화소 회로의 회로 동작에 관해, 도 7의 타이밍 차트를 이용하여 설명한다.
시각(t11)에서 선택 전원(SELVDD)이 제 1 전압 레벨(예를 들면, GND)로부터 제 2 전압 레벨(VDD)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 선택 상태가 된다. 이 때 동시에, 리셋 펄스(RST)가 액티브 상태(본 예에서는, "H"레벨)가 됨으로써, 4화소 공통(1행째 내지 4행째)의 리셋 트랜지스터(23)가 온 상태가 된다. 이로써, 4화소 공통의 FD부(25)의 전하가 리셋 트랜지스터(23)를 통하여 선택 전원(SELVDD)에 버려진다. 그 결과, FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)로 리셋된다. 그리고, 이 때의 FD부(25)의 전위가 1행째의 화소(20-1)의 리셋 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
다음에, 리셋 펄스(RST)가 비액티브 상태(본 예에서는, "L"레벨)로 천이한 후, 시각(t12)에서 1행째의 전송 펄스(TR1)가 액티브 상태(본 예에서는, "H"레벨)가 됨으로써, 화소(20-1)의 전송 트랜지스터(22-1)가 온 상태가 된다. 이로써, 포토 다이오드(21-1)에서 광전 변환된 신호 전하(광전자)가 전송 트랜지스터(22-1)에 의해 FD부(25)에 전송된다. 이 때, FD부(25)의 전위는, 포토 다이오드(21-1)로부터 전송된 신호 전하의 전하량에 대응한 전위가 된다. 그리고, 이 FD부(25)의 전위가 1행째의 화소(20-1)의 신호 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
그 후, 시각(t13)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어, 시각(t14)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로부터 제 1 전압 레벨(GND)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 비선택 상태가 된다.
계속해서, 시각(t21)에서 선택 전원(SELVDD)이 제 1 전압 레벨(GND) 제 2 전압 레벨(VDD)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 재차 선택 상태가 된다. 이 때 동시에, 리셋 펄스(RST)가 액티브 상태가 되고, 4화소 공통의 리셋 트랜지스터(23)가 온 상태가 됨으로써, 4화소 공통의 FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)로 리셋된다. 그리고, 이 때의 FD부(25)의 전위가 2행째의 화소(20-2)의 리셋 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
다음에, 리셋 펄스(RST)가 비액티브 상태로 천이한 후, 시각(t22)에서 2행째의 전송 펄스(TR2)가 액티브 상태가 됨으로써, 화소(20-2)의 전송 트랜지스터(22-2)가 온 상태가 된다. 이로써, 포토 다이오드(21-2)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-2)에 의해 FD부(25)에 전송된다. 그리고, 이 때의 FD부(25)의 전위가 2행째의 화소(20-2)의 신호 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
그 후, 시각(t23)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어, 시각(t24)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로부터 제 1 전압 레벨(GND)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 비선택 상태가 된다.
계속해서, 시각(t31)에서 선택 전원(SELVDD)이 제 1 전압 레벨(GND) 제 2 전압 레벨(VDD)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 재차 선택 상태가 된다. 이 때 동시에, 리셋 펄스(RST)가 액티브 상태가 되고, 4화소 공통의 리셋 트랜지스터(23)가 온 상태가 됨으로써, 4화소 공통의 FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)로 리셋된다. 그리고, 이 때의 FD부(25)의 전위가 3행째의 화소(20-3)의 리셋 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
다음에, 리셋 펄스(RST)가 비액티브 상태로 천이한 후, 시각(t32)에서 3행째의 전송 펄스(TR3)가 액티브 상태가 됨으로써, 화소(20-3)의 전송 트랜지스터(22-3)가 온 상태가 된다. 이로써, 포토 다이오드(21-3)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-3)에 의해 FD부(25)에 전송된다. 그리고, 이 때의 FD부(25)의 전위가 3행째의 화소(20-3)의 신호 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
그 후, 시각(t33)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어, 시각(t34)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로부터 제 1 전압 레벨(GND)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 비선택 상태가 된다.
계속해서, 시각(t41)에서 선택 전원(SELVDD)이 제 1 전압 레벨(GND) 제 2 전압 레벨(VDD)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 재차 선택 상태가 된다. 이 때 동시에, 리셋 펄스(RST)가 액티브 상태가 되고, 4화소 공통의 리셋 트랜지스터(23)가 온 상태가 됨으로써, 4화소 공통의 FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)로 리셋된다. 그리고, 이 때의 FD부(25)의 전위가 4행째의 화소(20-4)의 리셋 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
다음에, 리셋 펄스(RST)가 비액티브 상태로 천이한 후, 시각(t42)에서 4행째의 전송 펄스(TR4)가 액티브 상태가 됨으로써, 화소(20-4)의 전송 트랜지스터(22-4)가 온 상태가 된다. 이로써, 포토 다이오드(21-4)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-4)에 의해 FD부(25)에 전송된다. 그리고, 이 때의 FD부(25)의 전위가 4행째의 화소(20-4)의 신호 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(17)에 출력된다.
그 후, 시각(t43)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어, 시각(t44)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로부터 제 1 전압 레벨(GND)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 비선택 상태가 된다. 이후, 4행을 단위로 하여 상술한 일련의 회로 동작이 전(全) 화소행에 대해 반복하여 실행된다.
상술한 바와 같이, 본 실시 형태에 관한 화소 회로에서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원을 별도 전원으로 하고, 선택 전원(SELVDD)의 고전위측의 전압 레벨(VDD)을 고정 전원(Vdd)의 전압 레벨(Vdd)보다도 높게 설정하고 있다. 구체적으로는, FD부(25)를 리셋할 때의 전압 레벨(VDD)을, 고정 전원(Vdd)의 전압 레벨(Vdd)보다도 소정치(α)만큼 높게 하고 있다(VDD=Vdd+α).
이로써, FD부(25)의 리셋시의 포텐셜을, FD부(25)의 리셋 전압을 Vdd 레벨로 설정한 때보다도 소정치(α)에 대응한 분만쿰 깊게 할 수 있다. FD부(25)의 리셋시의 포텐셜을 깊게 할 수 있으면, 그 정도만큼 포토 다이오드(21)의 포텐셜을 깊게 설계할 수 있다. 그 결과, 포토 다이오드(21)의 취급 전하량(즉, 축적 가능한 전하량)을, FD부(25)의 리셋 레벨이 Vdd 레벨일 때보다도 늘릴 수 있다.
그런데, 복수화소 공유 구조를 채용하여 화소(20)의 미세화를 도모한 다음, 촬상 화상의 고정밀화의 요구에 응하기 위해 다화소화, 그것에 수반하는 화소(20)의 더한층의 미세화를 도모하는 경우, 화소 면적의 미소화에 수반하여 포토 다이오드(21)의 점유 면적이 작아지지 않을 수 없다. 포토 다이오드(21)의 점유 면적이 작아지면, 포토 다이오드(21)의 취급 전하량이 적어지기 때문에, 충분한 포화 특성을 얻기가 어려워진다.
이에 대해, 본 실시 형태에 관한 화소 회로에서는, FD부(25)의 리셋 전압을 Vdd 레벨보다도 높게 설정하고, FD부(25)의 리셋시의 포텐셜을 깊게 함으로써, 포토 다이오드(21)의 취급 전하량을 늘리도록 하고 있다. 이로써, 화소 면적의 미소화에 수반하여 포토 다이오드(21)의 점유 면적이 작아져도, 포토 다이오드(21)의 취급 전하량을 늘릴 수 있기 때문에, 리셋 전압이 Vdd 레벨일 때보다도 높은 포화 특성을 얻을 수 있다.
여기서, 본 실시 형태에 관한 화소 회로에 있어서, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원을 별도 전원으로 하고 있는 이유에 관해 이하에 설명한다.
수직 구동부(12)를 포함하는 주변 회로부를 화소 어레이(11)와 같은 칩(반도체 기판)상에 집적하는 구성을 채택하는 경우, 일반적으로, 주변 회로부에서 이용하는 각종의 전원 전압을 칩의 외부로부터 입력하게 된다. 이 때, 전압 레벨(Vdd)과는 다른 전압 레벨(VDD)을 새롭게 이용함에 잇어서 해당 전압 레벨(VDD)를 칩 밖으로부터 입력하게 한 경우, 그를 위한 단자 핀이 1개 증가한다. 그러나, 단자 핀을 늘리고 싶지 않은 경우는, 칩상에 승압 회로를 마련하여, 해당 승압 회로에 의해 전압 레벨(Vdd)을 전압 레벨(VDD)로 승압한 수법이 채택된다. 그리고, 칩상에 승압 회로를 형성하는 경우, 해당 승압 회로로서 차지 펌프 회로를 이용하는 것이 일반적이다.
여기서, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원을 같은 선택 전원(SELVDD)으로 한 경우, 증폭 트랜지스터(24)에는 선택 전원(SELVdd)으로 한 도 5의 경우보다도 큰 전류가 흐른다. 그러면, 선택 전원(SELVDD)을 생성하는 차지 펌프 회로에도 큰 전류가 흐른다. 그러나, 일반적으로, 차지 펌프 회로에 큰 전류를 흘릴 수는 없다. 따라서 칩상에 차지 펌프 회로로 이루어지는 승압 회로를 집적하는 시스템 구성을 채택하는 경우는, 차지 펌프 회로에 큰 전류를 흘리지 않도록 하기 위해서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원을 별도 전원으로 할 필요가 있다.
상기 실시예에서는, 단위가 되는 복수의 화소를, 동일 화소열에 속하는 서로 인접하는 4개의 화소(20-1 내지 20-4)로 하고, 이들 화소(20-1 내지 20-4)중 이웃하는 2개씩을 한그룹로 하였다. 그리고, 한쪽의 그룹의 2개의 화소(20-1, 20-2) 사이에서 증폭 트랜지스터(24)를 공유하고, 다른쪽의 그룹의 2개의 화소(20-3, 20-4) 사이에서 리셋 트랜지스터(23)을 공유한다고 하였지만, 이것은 한 예에 지나지 않다. 단, 동일 화소열에서 공통화하는 편이, 각 화소로부터의 신호 판독의 타이밍 제어가 용이하다.
본 발명의 모든 실시예는 화소 회로의 회로 동작을 수행하는 고체 촬상 센서에 적용될 수 있다.
<본 실시 형태에 관한 화소 회로의 레이아웃 구조>
다음에, 복수화소 공유 구조를 채택하는 본 실시 형태에 관한 화소 회로의 레이아웃 구조에 관해 설명한다.
도 8은, 본 실시 형태에 관한 화소 회로의 레이아웃 구조의 한 예를 도시하는 평면 패턴도이다. 여기서는, 세로 4화소를 단위로 하는 경우에 있어서, 2개의 화소열(A, B)의 합계 8개의 화소의 레이아웃 구조를 도시하고 있다.
우선, 화소열(A)의 4개의 화소(20-1A, 20-2A, 20-3A, 20-4A)의 레이아웃 구조에 관해 설명한다.
1그룹째(組目)의 화소(20-1A)의 포토 다이오드(21-1A)와 화소(20-2A)의 포토 다이오드(21-2A)가 소정의 간격만큼 떨어져서 형성되어 있다. 또한, 포토 다이오드(21-1A, 21-2A) 사이의 예를 들면 좌측에 FD부(25-1A)가 형성되어 있다. 그리고, 포토 다이오드(21-1A)와 FD부(25-1A) 사이에, 전송 트랜지스터(22-1A)의 게이트 전극(221A)이 배치되어 있다. 또한, 포토 다이오드(21-2A)와 FD부(25-1A) 사이에, 전송 트랜지스터(22-2A)의 게이트 전극(222A)이 배치되어 있다.
포토 다이오드(21-1A, 21-2A) 사이의 중앙부로부터 우측에는, 증폭 트랜지스터(24A)가 형성되어 있다. 증폭 트랜지스터(24A)의 소스 영역은, 콘택트부(31A)를 통하여 수직 신호선(17)에 전기적으로 접속되어 있다. 증폭 트랜지스터(24A)의 드레인 영역은, 콘택트부(32)를 통하여 고정 전원(Vdd)에 전기적으로 접속되어 있다.
2그룹째의 화소(20-3A)의 포토 다이오드(21-3A)와 화소(20-4A)의 포토 다이오드(21-4A)가 소정의 간격만큼 떨어져서 형성되어 있다. 또한, 포토 다이오드(21-3A, 21-4A)사이의 예를 들면 좌측에 FD부(25-2A)가 형성되어 있다. 그리고, 포토 다이오드(21-3A)와 FD부(25-2A) 사이에, 전송 트랜지스터(22-3A)의 게이트 전극(223A)이 배치되어 있다. 또한, 포토 다이오드(21-4A)와 FD부(25-2A) 사이에, 전송 트랜지스터(22-2A)의 게이트 전극(224A)이 배치되어 있다.
포토 다이오드(21-3A, 21-4A)사이에는, 리셋 트랜지스터(23A)가 형성되어 있다. 리셋 트랜지스터(23A)의 소스 영역은, FD부(25-2A)와 일체적으로 형성되어 있다. 리셋 트랜지스터(23A)의 드레인 영역은, 콘택트부(33)을 통하여 선택 전원(SELVDD)에 전기적으로 접속되어 있다.
1그룹째의 화소(20-1A, 20-2A)에 있어서, FD부(25-1A)는 콘택트부(34A)로 다른 층의 배선(도시 생략)과 전기적으로 접속되어 있다. 2그룹째의 화소(20-3A, 20-4A)에서도, FD부(25-2A)는 콘택트부(35A)에서 상기 배선과 전기적으로 접속되어 있다. 즉, FD부(25-1A)와 FD부(25-2A)란 상기 배선을 통하여 서로 전기적으로 접속되어 있다.
계속해서, 화소열(A)과 이웃하는 화소열(B)의 4개의 화소(20-1B, 20-2B, 20-3B, 20-4B)의 레이아웃 구조에 관해 설명한다.
1그룹째의 화소(20-1B)의 포토 다이오드(21-1B)와 화소(20-2B)의 포토 다이오드(21-2B)가 소정의 간격만큼 떨어져서 형성되어 있다. 또한, 포토 다이오드(21-1B, 21-2B) 사이의 예를 들면 우측에 FD부(25-1B)가 형성되어 있다. 그리고, 포토 다이오드(21-1B)와 FD부(25-1B) 사이에, 전송 트랜지스터(22-1B)의 게이트 전극(221B)이 배치되어 있다. 또한, 포토 다이오드(21-2B)와 FD부(25-1B) 사이에, 전송 트랜지스터(22-2B)의 게이트 전극(222B)이 배치되어 있다.
포토 다이오드(21-1A, 21-2A) 사이의 중앙부로부터 좌측에는, 증폭 트랜지스터(24B)가 형성되어 있다. 증폭 트랜지스터(24B)의 소스 영역은, 콘택트부(31B)를 통하여 수직 신호선(17)에 전기적으로 접속되어 있다. 증폭 트랜지스터(24B)의 드레인 영역은, 증폭 트랜지스터(24A)의 드레인 영역과 일체적으로 형성되어 있다. 따라서 증폭 트랜지스터(24B)의 드레인 영역도 콘택트부(32)를 통하여 고정 전원(Vdd)에 전기적으로 접속되어 있다.
2그룹째의 화소(20-3B)의 포토 다이오드(21-3B)와 화소(20-4B)의 포토 다이오드(21-4B)가 소정의 간격만큼 떨어져서 형성되어 있다. 또한, 포토 다이오드(21-3B, 21-4B) 사이의 예를 들면 우측에 FD부(25-2B)가 형성되어 있다. 그리고, 포토 다이오드(21-3B)와 FD부(25-2B) 사이에, 전송 트랜지스터(22-3B)의 게이트 전극(223B)이 배치되어 있다. 또한, 포토 다이오드(21-4B)와 FD부(25-2B) 사이에, 전송 트랜지스터(22-2B)의 게이트 전극(224B)이 배치되어 있다.
포토 다이오드(21-3B, 21-4B) 사이에는, 리셋 트랜지스터(23B)가 형성되어 있다. 리셋 트랜지스터(23B)의 소스 영역은, FD부(25-2B)와 일체적으로 형성되어 있다. 리셋 트랜지스터(23B)의 드레인 영역은, 리셋 트랜지스터(23A)의 드레인 영역과 일체적으로 형성되어 있다. 따라서 리셋 트랜지스터(23B)의 드레인 영역도 콘택트부(33)를 통하여 선택 전원(SELVDD)에 전기적으로 접속되어 있다.
1그룹째의 화소(20-1B, 20-2B)에 있어서, FD부(25-1B)는 콘택트부(34B)로 다른 층의 배선(도시 생략)과 전기적으로 접속되어 있다. 2그룹째의 화소(20-3B, 20-4B)에서도, FD부(25-2B)는 콘택트부(35B)로 상기 배선과 전기적으로 접속되어 있다. 즉, FD부(25-1B)와 FD부(25-2B)는 상기 배선을 통하여 서로 전기적으로 접속되어 있다.
상기 구성의 화소 회로의 레이아웃 구조는, 각 그룹의 2개의 화소마다 FD부를 하나씩 마련하고, 이 하나의 FD 영역(FD부)을 2개의 화소 사이에서 공유하는 레이아웃 구조로 되어 있다. 구체적으로는, 화소(20-1A, 20-2A) 사이에서 FD부(25-1A)를 공유하고, 화소(20-3A, 20-4A) 사이에서 FD부(25-2A)를 공유하고 있다. 또한, 화소(20-1B, 20-2B) 사이에서 FD부(25-1B)를 공유하고, 화소(20-3B, 20-4B) 사이에서 FD부(25-2B)를 공유하고 있다.
또한, 각 그룹의 2개의 화소 사이에는, 리셋 트랜지스터(23)와 증폭 트랜지스터(24)의 어느 하나를 마련한 레이아웃 구조로 되어 있다. 즉, 본 실시 형태에 관한 화소 회로는, 하나의 화소가 3개의 트랜지스터(Tr)(22, 23, 24)를 갖는 3Tr의 화소 구성(도 5 참조)을 베이스로 하여, 하나의 화소가 1.5Tr의 화소 구성으로 되어 있다. 또한, 특히 도 8으로부터 분명한 바와 같이, 화소열(A)의 4개의 화소군과 화소열(B)의 4개의 화소군은, 양 화소열(A, B)의 경계선(O)에 관해 선대칭으로 배치됐다, 즉 각 그룹마다 마주 대하여 배치된 레이아웃 구조로 되어 있다.
즉, 본 실시 형태에 관한 레이아웃 구조는 우선, 각 그룹의 2개의 화소 사이에서 FD 영역을 공유하고, 해당 2개의 화소 사이에는 리셋 트랜지스터(23)와 증폭 트랜지스터(24)의 어느 하나를 마련한 레이아웃 구조로 되어 있다. 이 레이아웃 구조는, 포토 다이오드(21)의 점유 면적을 확보하는데 효율이 좋은 레이아웃이다. 본 실시 형태에 관한 레이아웃 구조는 또한, 2개의 화소씩 화소열 사이에서 마주 보고 배치한 레이아웃 구조로 되어 있다. 이 레이아웃 구조를 채택함으로서, 고정 전원(Vdd)의 콘택트부(32) 및 선택 전원(SELVDD)의 콘택트부(33)를 2개의 화소열(A, B) 사이에서 공통화할 수 있기 때문에, 레이아웃의 효율이 더욱 좋은 것으로 할 수 있다.
상술한 바와 같이, 본 실시 형태에 관한 레이아웃 구조는, 레이아웃의 효율이 좋기 때문에, 복수화소 공유 구조를 채용하고, 촬상 화상의 고정밀화의 요구에 응하기 위해 더한층의 미세화를 도모하는 경우에도, 포토 다이오드(21)의 점유 면적을 크게 확보할 수 있다. 특히, 선술한 이면 조사형(도 2(B) 참조)에 적용한 경우에는, 입사광을 받아들이는 측에 배선이 존재하지 않기 때문에, 한정된 화소 면적 내에서 포토 다이오드(21)의 수광 면적을 최대한으로 확보할 수 있다. 따라서 본 실시 형태에 관한 레이아웃 구조를 채택하지 않은 경우에 비하여, 포토 다이오드(21)의 취급 전하량을 늘릴 수 있기 때문에, 높은 포화 특성을 얻을 수 있다.
본 발명의 모든 실시예는 상기 화소 회로의 레이아웃을 갖는 고체 촬상 센서에 적용될 수 있다.
[변형례]
상기 실시 형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 단위화소가 행렬형상으로 배치되어 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어서 설명하였다. 단, 본 발명은 CMOS 이미지 센서에의 적용으로 한정되는 것이 아니고, 복수화소 공유 구조를 채용함에 의해 화소의 미세화를 도모하는 고체 촬상 센서 전반에 대해 적용 가능하다.
또한, 본 발명은, 화소 어레이의 각 화소를 행 단위로 차례로 주사하여 선택행의 각 화소로부터 신호를 판독하는 고체 촬상 센서로 한하지 않고, 화소 단위로 임의의 화소를 선택하여, 해당 선택 화소로부터 화소 단위로 신호를 판독하는 X-Y어드레스형의 고체 촬상 센서에도 적용 가능하다.
또한, 고체 촬상 센서는 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 본 발명은, 고체 촬상 센서에의 적용에 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기인 것을 말하다. 또한, 전자 기기에 탑재된 상기 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
본 발명의 모든 실시예는 상기 변형예에 따라 구성된 촬상 장치에 적용될 수 있다.
[촬상 장치]
도 9는, 본 발명에 관한 촬상 장치의 구성의 한 예를 도시하는 블록도이다. 도 9에 도시하는 바와 같이, 본 발명에 관한 촬상 장치(100)은, 렌즈군(101) 등을 포함하는 광학계, 촬상 소자(102), 카메라 신호 처리 회로인 DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 유저 인터페이스 시스템(107) 및 전원계(108) 등을 갖고 있다. 그리고, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 유저 인터페이스 시스템(107) 및 전원계(108)가 버스 라인(109)을 통하여 서로 접속된 구성으로 되어 있다.
렌즈군(101)은, 피사체로부터의 입사광(상광(像光))을 받아들여서 촬상 소자(102)의 촬상면상에 결상한다. 촬상 소자(102)는, 렌즈군(101)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(102)로서, 선술한 실시 형태에 관한 CMOS 이미지 센서가 사용된다.
표시 장치(105)는, 액정 표시 장치나 유기 EL(electro l㎛inescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(102)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(106)는, 촬상 소자(102)에서 촬상된 동화 또는 정지화를, 비디오 테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
유저 인터페이스 시스템(107)은, 유저에 의한 조작하에, 본 촬상 장치가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(108)는, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106) 및 유저 인터페이스 시스템(107)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
본 발명의 모든 실시예는 상기 촬상 장치에 적용될 수 있다.
[제 2의 실시예]
이하, 전술한 화소 어레이를 사용하는 본 발명의 제 2의 실시예에 관해 도면을 이용하여 상세히 설명하다. 또한, 설명은 이하의 순차로 행한다.
1. 제 2의 실시예가 적용되는 고체 촬상 센서(CMOS 이미지 센서의 예)
2. 이면 입사형의 화소 구조
3. 다-화소 공유 구조(4화소 공유의 예)
4. 이면 입사형에서 다-화소 공유 구조를 채택한 때의 문제점
5. 본 실시 형태의 특징 부분
6. 전자 기기(촬상 장치의 예)
7. 화소 유닛 예
<1. 제 2의 실시예가 적용되는 고체 촬상 센서>
(시스템 구성)
도 10은, 본 발명이 적용되는 고체 촬상 센서, 예를 들면 X-Y어드레스형 고체 촬상 센서의 일종인 CMOS 이미지 센서의 시스템 구성의 개략을 도시하는 시스템 구성도이다. 여기서, CMOS 이미지 센서란, CMOS 프로세스를 응용하여, 또는 부분적으로 사용하여 작성된 이미지 센서이다.
본 적용례에 관한 CMOS 이미지 센서(110)는, 반도체 기판(이하, 「칩」이라고 기술하는 경우도 있다)(111)상에 형성된 화소 어레이(112)와, 해당 화소 어레이(112)와 같은 칩(111)상에 집적된 주변 회로부를 갖는 구성으로 되어 있다. 본 예에서는, 주변 회로부로서, 예를 들면, 행 주사부(수직 구동부)(113), 칼럼 처리부(114), 열 주사부(수평 구동부)(115) 및 시스템 제어부(116)가 마련되어 있다.
화소 어레이(112)에는, 입사광량에 응한 전하량의 광 전하를 발생하여 내부에 축적하는 광 검출기를 갖는 단위 화소(이하, 단지 「화소」라고 기술하는 경우도 있다)가 행렬형상으로 2차원 배치되어 있다. 단위 화소의 구체적인 구성에 관해서는 후술한다.
화소 어레이(112)에는 또한, 행렬형상의 화소 배열에 대해 화소행마다 화소 구동선(117)이 수평 방향/행방향(화소행의 화소의 배열 방향)에 따라 배선되고, 화소열마다 수직 신호선(118)이 수직 방향/열방향(화소열의 화소의 배열 방향)에 따라 배선되어 있다. 화소 구동선(117)은, 화소로부터 신호를 판독하는 구동을 행하는 구동 신호를 전송한다. 도 10에서는, 화소 구동선(117)에 관해 1개의 배선으로서 나타내고 있지만, 1개로 한정되는 것이 아니다. 화소 구동선(117)의 일단은, 행 주사부(113)의 각 행에 대응한 출력단에 접속되어 있다.
행 주사부(113)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이(112)의 각 화소을, 전(全) 화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 행 주사부(113)는 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사 서브시스템와 리셋 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사 서브시스템는, 단위 화소로부터 신호를 판독하기 위해, 화소 어레이(112)의 단위 화소을 행 단위로 순차로 선택 주사한다. 단위 화소로부터 판독되는 신호는 아날로그 신호이다. 리셋 주사 서브시스템은, 판독 주사 서브시스템에 의해 판독 주사가 행하여지는 판독행에 대해, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하여 리셋 주사를 행한다.
이 리셋 주사 서브시스템에 의한 리셋 주사에 의해, 판독행의 단위 화소의 광전 변환 소자로부터 불필요한 전하가 리셋됨으로써, 해당 광전 변환 소자가 리셋된다. 그리고, 이 리셋 주사 서브시스템에 의한 불필요 전하의 리셋(소출(掃出))에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광 전하를 버리고, 새롭게 노광을 시작하는(광 전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사 서브시스템에 의한 판독 동작에 의해 판독된 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 광 전하의 축적 기간(노광 기간)이 된다.
행 주사부(113)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 신호는, 수직 신호선(118)의 각각을 통하여 칼럼 처리부(114)에 공급된다. 칼럼 처리부(114)는, 화소 어레이(112)의 화소열마다, 선택행의 각 화소로부터 수직 신호선(118)을 통하여 출력되는 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 보존한다.
구체적으로는, 칼럼 처리부(114)는, 단위 화소의 신호를 받아서 해당 신호에 대해, 예를 들면 CDS(Correlated Double ampling ; 상관 이중 샘플링)에 의한 노이즈 제거나, 신호 증폭이나, AD(아날로그-디지털) 변환 등의 신호 처리를 행한다. 노이즈 제거 처리에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 그리고, 여기서 예시한 신호 처리는 한 예에 지나지 않고, 신호 처리로서는 이들로 한정되는 것이 아니다.
열 주사부(115)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(114)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 열 주사부(115)에 의한 선택 주사에 의해, 칼럼 처리부(114)에서 신호 처리된 화소 신호가 순번대로 수평 버스(119)에 출력되고, 해당 수평 버스(119)를 통하여 칩(111)의 외부에 전송된다.
시스템 제어부(116)는, 칩(111)의 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 본 CMOS 이미지 센서(110)의 내부 정보 등의 데이터를 출력한다. 시스템 제어부(116)는 또한 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 해당 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행 주사부(113), 칼럼 처리부(114) 및 열 주사부(115) 등의 주변 회로부의 구동 제어를 행한다.
이상 설명한 CMOS 이미지 센서(110)의 구성은, 기본적으로, 표면 입사형의 화소 구조인 경우도, 이면 입사형의 화소 구조인 경우도 같다. 단, 본 발명에 관한 CMOS 이미지 센서는, 이면 입사형의 화소 구조를 채택하는 것을 전제로 한다. 이하에, 이면 입사형의 화소 구조의 구체적인 구성에 관해 설명한다.
<2. 이면 입사형의 화소 구조>
도 11은, 이면 입사형의 화소 구조의 구성의 한 예를 도시하는 단면도이다. 여기서는, 2화소분의 단면 구조를 나타내고 있다.
도 11에서, 실리콘부(121)에는, 광 검출기인 포토 다이오드(122)나 해당 포토 다이오드(122)를 구동하는 화소 트랜지스터(123)가 형성된다. 즉, 실리콘부(121)는 소자 형성부이다.
실리콘부(121)의 한쪽의 면측에는, 층간막(124)을 통하여 컬러 필터(125)가 만들어진다. 이로써, 실리콘부(121)의 한쪽의 면측으로부터 입사하는 광은, 컬러 필터(125)를 경유하여 포토 다이오드(122)의 수광면에 유도된다.
한편, 실리콘부(121)의 다른쪽의 면측에는, 층간 절연막 내에 화소 트랜지스터(123)의 게이트 전극이나 금속 배선이 다층 배선되어 이루어지는 금속층(127)을 형성한다. 금속층(127)의 실리콘부(121)와 반대측의 면에는, 접착제(128)에 의해 지지 기판(129)이 부착된다.
상기한 화소 구조에 있어서, 포토 다이오드(122)나 화소 트랜지스터(123)가 형성되는 실리콘부(121)의 금속층(127)측을 표면측이라고 부르고, 실리콘부(121)의 금속층(127)과 반대측을 이면측이라고 부르기로 한다. 이와 같은 정의하에서, 본 화소 구조는, 실리콘부(121)의 이면측으로부터 입사광을 받아들이는 것이 되기 때문에 이면 입사형의 화소 구조가 된다.
이 이면 입사형의 화소 구조에 의하면, 금속층(127)과 반대의 면측, 즉 이면측으로부터 입사광을 받아들이기 때문에, 포토 다이오드(122)의 수광면을 고려하여 금속층(127)의 각 배선을 레이아웃 할 필요가 없다. 따라서 배선의 레이아웃의 자유도가 높아지기 때문에, 표면 조사형에 비하여 화소의 미세화를 도모할 수 있는 이점이 있다.
또한, 포토 다이오드(122)와 컬러 필터(125) 사이의 거리가 표면 조사형에 비하여 극히 짧다. 이면 입사형의 화소 구조인 경우에도, 마이크로 렌즈(온 칩 렌즈)는 필요해지지만, 마이크로 렌즈를 줄이는 것도 실시예의 하나로서 생각할 수 있다.
<3. 다-화소 공유 구조>
상기 구성의 이면 입사형의 화소 구조를 채택하는 CMOS 이미지 센서(110)에 있어서, 본 실시 형태에서는, 화소 어레이(11)의 개개의 화소에 관해, 본래는 한 화소마다 마련되는 구성 요소의 일부를 복수의 화소 사이에서 공유하는 다-화소 공유 구조를 채택한다. 다-화소 공유 구조에 관해 설명하기 전에, 다-화소 공유 구조를 채택하지 않은 화소 구성에 관해 설명한다.
(다-화소 공유 구조를 채택하지 않은 화소 회로)
도 5는, 다-화소 공유 구조를 채택하지 않은 화소 회로의 한 예를 도시하는 회로도이다. 도 3에 도시하는 바와 같이, 본 회로례에 관한 화소(20)는, 광 검출기인 예를 들면 포토 다이오드(21)에 더하여, 전송 트랜지스터(22), 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 3개의 트랜지스터를 갖는 구성으로 되어 있다. 여기서는, 이들 트랜지스터(22 내지 24)로서, 예를 들면 N채널의 MOS 트랜지스터를 이용한 경우를 나타내고 있다.
여기서, 전송 트랜지스터(22)는, 포토 다이오드(21)에서 광전 변환된 전하를 전하전압 변환부인 FD부(플로팅 디퓨전부)(25)에 전송하는 전송 게이트부를 구성하고 있다. 리셋 트랜지스터(23)는, FD부(25)의 전위를 리셋하는 리셋 게이트부를 구성하고 있다. 증폭 트랜지스터(24)는, FD부(25)의 전위에 대응한 신호를 수직 신호선(118)에 출력한 증폭부를 구성하고 있다.
도 5에서, 포토 다이오드(21)의 애노드 전극은 접지되어 있다. 전송 트랜지스터(22)는, 포토 다이오드(21)의 캐소드 전극과 FD부(25) 사이에 접속되고, 그 게이트 전극에 전송 펄스(TRG)가 행 주사부(113)로부터 선택적으로 주어진다. 그러면, 전송 트랜지스터(22)는 온 상태가 되어, 포토 다이오드(21)에서 광전 변환되고, 이곳에 축적된 신호 전하(여기서는, 광 전자)를 FD부(25)에 전송한다.
리셋 트랜지스터(23)는, 선택 전원(SELVdd)에 드레인이, FD부(25)에 소스 전극이 각각 접속되고, 포토 다이오드(21)로부터의 전하 전송에 앞서서, 그 게이트 전극에 리셋 펄스(RST)가 행 주사부(113)로부터 선택적으로 주어진다. 그러면, 리셋 트랜지스터(23)는 온 상태가 되어, FD부(25)의 전하를 선택 전원(SELVdd)에 버림에 의해 FD부(25)를 리셋한다. 여기서, 선택 전원(SELVdd)은, 전원 전압으로서 Vdd 레벨과 예를 들면 GND 레벨을 선택적으로 취한다.
증폭 트랜지스터(24)는, FD부(25)에 게이트 전극이, 선택 전원(SELVdd)에 드레인이, 수직 신호선(118)에 소스 전극이 각각 접속된 소스 폴로워 구성으로 되어 있다. 그리고, 증폭 트랜지스터(24)는, 선택 전원(SELVdd)이 Vdd 레벨이 됨에 의해 동작 상태가 되고, 리셋 트랜지스터(23)에 의한 리셋 후의 FD부(25)의 전위를 리셋 레벨로서 수직 신호선(118)에 출력한다. 증폭 트랜지스터(24)는 또한, 전송 트랜지스터(22)에 의한 전하 전송 후의 FD부(25)의 전위를 신호 레벨로서 수직 신호선(118)에 출력한다.
여기서, 선택 전원(SELVdd)은, GND 레벨(0V) 또는 그 부근의 제 1 전압 레벨(예를 들면, 0.6V)과 Vdd 레벨을 선택적으로 취하여, GND 레벨 또는 제 1 전압 레벨로부터 Vdd 레벨로 전환됨에 의해 화소 선택을 행한다.
(다-화소 공유 구조를 채택하는 본 실시 형태에 관한 화소 회로)
도 6은, 다-화소 공유 구조를 채택하는 화소 회로의 한 예를 도시하는 회로도이고, 도면중, 도 5과 동등 부분에는 동일 부호를 붙여서 나타내고 있다. 여기서는, 한 예로서, 본래는 한 화소마다 마련되는 구성 요소의 적어도 FD부(전하전압 변환부)(25)를, 근접하는 복수의 화소, 예를 들면 동일 화소열에 속하고, 서로 인접하는 세로 4화소 사이에서 공유하는 4화소 공유 구조에 관해 설명한다.
4화소 공유 구조를 채택하는 화소 회로에서는, 예를 들면 동일 화소열에 속하고, 서로 인접하는 세로 4화소(20-1, 20-2, 20-3, 20-4)를 단위로 하여, 이들 4화소 사이에서 하나의 FD부(25)를 공통화(공유)하는 구성으로 되어 있다. 근접하는 복수의 화소 사이에서의 공통화에 있어서는, 동일 화소열로 공통화하는 편이, 각 화소로부터의 신호 판독의 타이밍 제어가 용이하다.
단위로 되는 4개의 화소(20-1, 20-2, 20-3, 20-4)는 각각, 광 검출기인 포토 다이오드(21-1, 21-2, 21-3, 21-4)를 갖고 있다. 4개의 화소(20-1, 20-2, 20-3, 20-4)는, 2개씩이 그룹(組)(쌍(對))이 되어 있다. 그리고, 한쪽의 그룹의 2개의 화소(20-1, 20-2)의 화소 영역에 증폭 트랜지스터(24)가 마련되고, 다른쪽의 그룹의 2개의 화소(20-3, 20-4)의 화소 영역에 리셋 트랜지스터(23)가 마련되어 있다.
선술한 다-화소 공유 구조를 채택하지 않은 화소 회로에서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인이 함께 선택 전원(SELVdd)에 접속되어 있다. 즉, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원으로서 공통의 선택 전원(SELVdd)이 준비되어 있다.
이에 대해, 본 예에 관한 화소 회로에서는, 리셋 트랜지스터(23) 및 증폭 트랜지스터(24)의 각 드레인 전원으로서 별개의 전원이 준비되어 있다. 별개의 전원으로서는, 전원 전압(전압 레벨)이 고정인 고정 전원(Vdd)과, 전원 전압이 가변인 선택 전원(SELVDD)이 준비되어 있다. 선택 전원(SELVDD)은, GND 레벨(0V) 또는 그 부근의 제 1 전압 레벨과, 예를 들면 고정 전원(Vdd)의 전압 레벨(VDD)보다도 높은 제 2 전압 레벨(VDD)을 선택적으로 취하고, 제 1 전압 레벨로부터 제 2 전압 레벨(VDD)로 전환됨에 의해 화소 선택을 행한다.
그리고, 리셋 트랜지스터(23)의 드레인이 선택 전원(SELVDD)에, 증폭 트랜지스터(24)의 드레인이 고정 전원(Vdd)에 각각 접속되어 있다. 리셋 트랜지스터(23)의 소스 전극은 세로 4화소(20-1, 20-2, 20-3, 20-4) 사이에서 공유하는 FD부(25)에 접속되어 있다. 리셋 트랜지스터(23)의 게이트 전극에는 리셋 펄스(RST)가 선택적으로 인가된다. 증폭 트랜지스터(24)의 게이트 전극은 FD부(25)에 접속되고, 소스 전극은 수직 신호선(118)에 접속되어 있다.
(화소 회로의 회로 동작)
다음에, 상기 구성의 4화소 공유의 화소 회로의 회로 동작에 관해, 축적 시간이 1H(H는 수평 주사 기간)인 경우를 예로 들어, 도 12의 타이밍 차트를 이용하여 설명한다.
시각(t10)에서 선택 전원(SELVDD)이 제 1 전압 레벨(예를 들면, GND 레벨)로부터 제 2 전압 레벨(VDD)로 전환됨으로써, 1행째 내지 4행째의 각 화소가 선택 상태가 된다. 뒤이어, 시각(t11)에서 1행째의 전송 펄스(TRG1) 및 리셋 펄스(RST)가 함께 액티브 상태(본 예에서는, "H" 레벨)가 됨으로써, 화소(20-1)의 전송 트랜지스터(22-1) 및 4화소 공통의 리셋 트랜지스터(23)가 함께 온 상태가 된다. 이로써, 포토 다이오드(21-1) 내의 전하, 즉 불필요한 전하는, FD부(25)를 경유하여 선택 전원(SELVDD)으로 소출된다.
다음에, 시각(t12)에서 선택 전원(SELVDD)이 제 2 전압 레벨로부터 제 1 전압 레벨(VDD)로 전환됨으로써, 리셋 트랜지스터(23)가 오프 상태가 된다. 이로써, 포토 다이오드(21-1)로부터 FD부(25) 및 리셋 트랜지스터(23)를 경유하여서의 선택 전원(SELVDD)으로의 전하의 소출 동작이 종료된다. 이 소출 동작은, 포토 다이오드(21-1) 내의 전하를 버려서 해당 포토 다이오드(21-1)를 리셋하는 리셋 동작이고, 축적 시간을 규정하는 전자 셔터 동작이다.
다음에, 시각(t13)에서 1행째의 전송 펄스(TRG1) 및 리셋 펄스(RST)가 함께 비액티브 상태(본 예에서는, "L"레벨)가 된다. 이로써, 화소(20-1)의 전송 트랜지스터(22-1) 및 리셋 트랜지스터(23)가 함께 오프 상태가 된다. 그리고, 전송 트랜지스터(22-1)가 오프 상태가 됨으로써, 1행째의 포토 다이오드(21-1)에서, 광전 변환된 신호 전하(광 전자)의 축적이 시작된다.
계속해서, 시각(t14)에서 리셋 펄스(RST)가 재차 액티브 상태가 되고, 뒤이어 시각(t15)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로 전환됨으로써, 4화소 공통의 리셋 트랜지스터(23)가 온 상태가 된다. 이로써, 4화소 공유의 FD부(25) 내의 전하가 리셋 트랜지스터(23)를 통하여 선택 전원(SELVDD)으로 소출된다. 그 결과, FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)에 리셋된다.
그리고, 시각(t16)에서 리셋 펄스(RST)가 비액티브 상태가 됨으로써, FD부(25)의 리셋 동작이 종료되고, 이 때의 FD부(25)의 전위가 1행째의 화소(20-1)의 리셋 레벨이 된다. 이 리셋 레벨은, 이른바 P상(相) 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t17)에서 1행째의 전송 펄스(TRG1)가 액티브 상태가 됨으로써, 화소(20-1)의 전송 트랜지스터(22-1)가 온 상태가 된다. 이로써, 포토 다이오드(21-1)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-1)에 의해 FD부(25)에 전송된다. 즉, 시각(t12) 내지 시각(t15)의 기간이, 1행째의 화소(20-1)의 신호 전하의 축적 기간이 된다.
그리고, 시각(t18)에서 1행째의 전송 펄스(TRG1)가 비액티브 상태가 됨으로써, 1행째에 있어서의 신호 전하의 전송이 졸료된다. 이 때, FD부(25)의 전위는, 포토 다이오드(21-1)로부터 전송된 신호 전하의 전하량에 대응한 전위가 된다. 그리고, 이 FD부(25)의 전위가 1행째의 화소(20-1)의 신호 레벨이 된다. 이 신호 레벨은, 이른바 D상(相) 레벨로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t19)에서 2행째의 전송 펄스(TRG2) 및 리셋 펄스(RST)가 함께 액티브 상태가 됨으로써, 화소(20-2)의 전송 트랜지스터(22-2) 및 리셋 트랜지스터(23)가 함께 온 상태가 된다. 이로써, 포토 다이오드(21-2) 내의 전하가 FD부(25)를 경유하여 선택 전원(SELVDD)으로 소출된다.
계속해서, 시각(t20)에서 선택 전원(SELVDD)이 제 1 전압 레벨(VDD)로 전환됨으로써, 리셋 트랜지스터(23)가 오프 상태가 된다. 이로써, 포토 다이오드(21-2)로부터 FD부(25) 및 리셋 트랜지스터(23)를 경유하여서의 선택 전원(SELVDD)으로의 전하의 소출 동작, 즉 포토 다이오드(21-2)의 리셋 동작이 종료된다.
그리고, 시각(t21)에서 2행째의 전송 펄스(TRG2)가 비액티브 상태가 됨으로써, 화소(20-2)의 전송 트랜지스터(22-2)가 오프 상태가 되고, 2행째의 포토 다이오드(21-2)에서, 광전 변환된 신호 전하의 축적이 시작된다.
계속해서, 시각(t22)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어 시각(t23)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로 전환됨으로써, 리셋 트랜지스터(23)가 온 상태가 된다. 이로써, FD부(25)의 전하가 리셋 트랜지스터(23)를 통하여 선택 전원(SELVDD)에 버려진다. 그 결과, FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)에 리셋된다.
그리고, 시각(t24)에서 리셋 펄스(RST)가 비액티브 상태가 됨으로써, FD부(25)의 리셋 동작이 종료되고, 이 때의 FD부(25)의 전위가 2행째의 화소(20-2)의 리셋 레벨(P상)로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t25)에서 2행째의 전송 펄스(TRG2)가 액티브 상태가 됨으로써, 화소(20-2)의 전송 트랜지스터(22-2)가 온 상태가 된다. 이로써, 포토 다이오드(21-2)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-2)에 의해 FD부(25)에 전송된다. 즉, 시각(t21) 내지 시각(t25)의 기간이, 2행째의 화소(20-2)의 신호 전하의 축적 기간이 된다.
그리고, 시각(t26)에서 2행째의 전송 펄스(TRG2)가 비액티브 상태가 됨으로써, 2행째에 있어서의 신호 전하의 전송이 종료된다. 이 때, FD부(25)의 전위는, 포토 다이오드(21-2)로부터 전송된 신호 전하의 전하량에 대응한 전위가 된다. 그리고, 이 FD부(25)의 전위가 2행째의 화소(20-2)의 신호 레벨(D상)로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t27)에서 3행째의 전송 펄스(TRG3) 및 리셋 펄스(RST)가 함께 액티브 상태가 됨으로써, 화소(20-3)의 전송 트랜지스터(22-3) 및 리셋 트랜지스터(23)가 함께 온 상태가 된다. 이로써, 포토 다이오드(21-3) 내의 전하가 FD부(25)를 경유하여 선택 전원(SELVDD)으로 소출된다.
계속해서, 시각(t28)에서 선택 전원(SELVDD)이 제 1 전압 레벨(VDD)로 전환됨으로써, 리셋 트랜지스터(23)가 오프 상태가 된다. 이로써, 포토 다이오드(21-3)로부터 FD부(25) 및 리셋 트랜지스터(23)를 경유하여서의 선택 전원(SELVDD)으로의 전하의 소출 동작, 즉 포토 다이오드(21-3)의 리셋 동작이 종료된다.
그리고, 시각(t29)에서 3행째의 전송 펄스(TRG3)가 비액티브 상태가 됨으로써, 화소(20-3)의 전송 트랜지스터(22-3)가 오프 상태가 되고, 3행째의 포토 다이오드(21-3)에서, 광전 변환된 신호 전하의 축적이 시작된다.
계속해서, 시각(t30)에서 리셋 펄스(RST)가 액티브 상태가 되고, 뒤이어 시각(t31)에서 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)로 전환됨으로써, 리셋 트랜지스터(23)가 온 상태가 된다. 이로써, FD부(25)의 전하가 리셋 트랜지스터(23)를 통하여 선택 전원(SELVDD)에 버려진다. 그 결과, FD부(25)의 전위가 선택 전원(SELVDD)의 제 2 전압 레벨(VDD)에 리셋된다.
그리고, 시각(t32)에서 리셋 펄스(RST)가 비액티브 상태가 됨으로써, FD부(25)의 리셋 동작이 종료되고, 이 때의 FD부(25)의 전위가 3행째의 화소(20-3)의 리셋 레벨(P상)로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t33)에서 3행째의 전송 펄스(TRG3)가 액티브 상태가 됨으로써, 화소(20-3)의 전송 트랜지스터(22-3)가 온 상태가 된다. 이로써, 포토 다이오드(21-3)에서 광전 변환된 신호 전하가 전송 트랜지스터(22-3)에 의해 FD부(25)에 전송된다. 즉, 시각(t29) 내지 시각(t33)의 기간이, 3행째의 화소(20-3)의 신호 전하의 축적 기간이 된다.
그리고, 시각(t34)에서 3행째의 전송 펄스(TRG3)가 비액티브 상태가 됨으로써, 3행째에 있어서의 신호 전하의 전송이 졸료된다. 이 때, FD부(25)의 전위는, 포토 다이오드(21-3)로부터 전송된 신호 전하의 전하량에 대응한 전위가 된다. 그리고, 이 FD부(25)의 전위가 3행째의 화소(20-3)의 신호 레벨(D상)로서, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다.
다음에, 시각(t35)에서 4행째의 전송 펄스(TRG4) 및 리셋 펄스(RST)가 함께 액티브 상태가 됨으로써, 화소(20-4)의 전송 트랜지스터(22-4) 및 리셋 트랜지스터(23)가 함께 온 상태가 된다. 이로써, 포토 다이오드(21-4) 내의 전하가 FD부(25)를 경유하여 선택 전원(SELVDD)으로 소출된다.
그 후 마찬가지로 하여, 4행째의 화소(20-4)에 관해, 리셋 레벨(P상) 및 신호 레벨(D상)이 판독되고, 증폭 트랜지스터(24)에 의해 수직 신호선(118)에 출력된다. 이후, 4행을 단위로 하여 상술한 일련의 회로 동작이 전(全) 화소행에 대해 반복하여 실행된다.
<4. 이면 입사형에서 다-화소 공유 구조를 채택한 때의 문제점>
앞에서도 기술하였지만, 이면 입사형의 화소 구조에 있어서, 다-화소 공유 구조를 채용한 때에, 판독행에 대해 FD부(25)를 공유하는 화소의 포토 다이오드(21) 내의 전하를 사전에 버려 두지 않으면 생기는 문제점에 관해 기술한다.
이 문제점은, 이면 입사형의 화소 구조가, 포토 다이오드(21)로부터 넘치는 전하를, 전송 트랜지스터(22)의 게이트 아래를 통과하여 FD부(25)에 버리는 횡방향 오버플로 드레인 구조를 채택하는 것에 기인하여 발생한다. 즉, FD부(25)를 공유하는 화소의 포토 다이오드(21) 내에 전하가 쌓여 있으면, 포텐셜 장벽이 낮은 전송 트랜지스터(22)의 게이트 아래를 통과하여 해당 전하가 판독행의 화소의 FD부(25)에 누입된다. 그 때문에, 전자 셔터로 규정되는 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수가 없다는 문제가 발생한다.
여기서, 상기 문제점에 관해, 선술한 4화소 공유의 화소 회로인 경우를 예로 들어, 도 13의 타이밍 차트를 이용하여 보다 구체적으로 설명한다.
4화소 공유의 화소 회로인 경우, 축적 시간이 3H까지의 단시간 축적에서는, 화소 공유하고 있는 포토 다이오드(21)에서, 전자(전하)를 버리기 위한 셔터 동작이 행하여지지 않는 행이 있기 때문에, FD부(25)로의 전자의 누입이 발생한다. 구체적으로는, 도 13에 1점쇄선의 둥근표시로 도시하는 바와 같이, 축적 시간이 1H일 때는 2, 3, 4행째의 포토 다이오드(21-2, 21-3, 21-4)가 셔터 없음이기 때문에 전자가 넘친다. 축적 시간이 2H일 때는 3, 4행째의 포토 다이오드(21-3, 21-4)가 셔터 없음, 축적 시간이 3H일 때는 4행째의 포토 다이오드(21-4)가 셔터 없음이기 때문에 전자가 넘친다.
이와 같이, FD부(25)로의 전자의 누입이 발생하면, 도 14에 도시하는 바와 같이, 전자 셔터로 규정되는 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수가 없다. 4화소 공유의 화소 회로인 경우에는, 축적 시간이 4H 이상에서는, 축적 시간에 의존하는 신호 출력의 선형성은 유지할 수 있는 것이지만, 축적 시간이 3H까지의 단시간 축적에서는, 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수가 없게 된다.
여기서는, 4화소 공유의 화소 회로인 경우를 예로 들어 설명하였지만, 4화소 이외의 공유의 화소 회로인 경우에도 마찬가지의 문제가 발생한다. 예를 들면, 2화소 공유의 화소 회로인 경우에는, 도 15에 도시하는 바와 같이, 축적 시간이 1H의 단시간 축적일 때에, 화소 공유하고 있는 포토 다이오드(21)에서 셔터 동작이 행하여지지 않기 때문에, 축적 시간이 1H일 때에 신호 출력의 축적 시간의 의존성을 유지할 수가 없게 된다.
즉, FD부(25)를 n화소(n은 2 이상의 정수)에서 공유하는 화소 회로에 있어서, 축적 시간이 (n-1)H까지의 단시간 축적일 때에, 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수가 없게 된다.
또한, 축적 시간에 의존하는 신호 출력의 비선형성의 문제점에 관해, 이면 입사형의 화소 구조인 경우를 예로 들어 설명하였지만, 이면 입사형의 화소 구조로 한정되는 것이 아니다. 즉, 표면 입사형의 화소 구조에서도, 광 검출기(51)에서 넘치는 전하를 FD부(54)에 버리는 횡방향 오버플로 드레인 구조를 채택하는 것이 생각된다.
구체적으로는, 도 1에 있어서, 전송 게이트(53)의 아래의 포텐셜 장벽을, 해당 전송 게이트(53)에 인가하는 게이트 전압의 전압치의 설정에 의해, 광 검출기(51)의 바닥의 포텐셜 장벽보다도 낮게 함에 의해 횡방향 오버플로 드레인 구조를 실현할 수 있다. 그리고, 표면 입사형의 화소 구조라도, 횡방향 오버플로 드레인 구조를 채택하는 경우에는, 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수가 없게 된다.
<5. 본 실시 형태의 특징 부분>
상술한 바와 같이, 횡방향 오버플로 드레인 구조의 고체 촬상 센서에 있어서, 본 실시 형태는, 적어도 FD부(25)를 복수의 화소 사이에서 공유하는 화소 공유 구조를 채택함에 있어서, 축적 시간에 의존하는 신호 출력의 비선형성의 문제를 해결하기 위해 이루어진 것이다. 그리고, 본 실시 형태는, 화소 공유 구조를 채택함에 있어서, 판독행의 화소(20)로부터 신호를 판독하는 동시 또는 그보다도 전(사전)에, FD부(25)를 공유하는 화소(이하, 「공유 화소」라고 기술한다)의 포토 다이오드(21) 내의 전하를 리셋하는 것을 특징으로 하고 있다.
이하에, 본 실시 형태의 특징 부분에 관해 보다 구체적으로 설명한다. 여기서는, 화소 공유 구조로서, 예를 들면 도 6에 도시하는 FD부(25)를 근접하는 4화소 사이, 예를 들면 동일 화소열에 속하는 4화소 사이에서 공유하는 구조를 예로 들어 설명하는 것으로 한다. 단, 4화소 공유 구조에의 적용으로 한정되는 것이 아니다.
4화소 공유 구조를 채택하는 고체 촬상 센서의 구동은, 한 예로서, 선술한 바와 같이, 도 12의 타이밍 차트에 의거한 회로 동작에 의해 행하여진다. 이 구동의 경우는, FD부(25)를 공유하는 4개의 화소(20-1 내지 20-4)의 각각에 관해, 행 주사부(113)에 의한 주사에 의해 판독행으로서 선택될 때만, 포토 다이오드(21-1 내지 21-4) 내의 전하를 버리는 리셋 동작(전자 셔터 동작)이 행하여진다.
구체적으로는, 도 12의 타이밍 차트에서, 기간(t11 내지 t12)에서 1행째의 화소(20-1), 기간(t19 내지 t20)에서 2행째의 화소(20-2), 기간(t27 내지 t28)에서 3행째의 화소(20-3, …)라는 상태로 전자 셔터 동작이 행하여진다. 즉, 행 주사부(113)에 의해 선택된 각 판독행에서는, 포토 다이오드(21-1 내지 21-4)의 각 리셋 동작으로서, 축적 시간을 규정하는 전자 셔터 동작이 1회 실행될 뿐이다.0088]
이와 같이, 판독행으로서 선택될 때만, 포토 다이오드(21) 내의 전하를 버리는 리셋 동작을 행하는 구동의 경우에는, 판독행의 화소(20)로부터의 신호를 판독하기 전에, 다른 공유 화소에서는 포토 다이오드(21) 내에 전하가 쌓인 상태에 있다. 그리고, 횡방향 오버플로 드레인 구조의 고체 촬상 센서에 있어서, 공유 화소의 포토 다이오드(21) 내에 쌓인 전하가 전송 트랜지스터(22)의 게이트 아래를 통과하여 판독행의 화소에 누입되면, 선술한 축적 시간에 의존하는 신호 출력의 비선형성의 문제가 발생한다.
그래서, 횡방향 오버플로 드레인 구조의 고체 촬상 센서에 있어서, 본 실시 형태는, 화소 공유 구조를 채택함에 있어서, 판독행의 화소(20)로부터 신호를 판독하는 동시 또는 그보다도 전에, 공유 화소의 포토 다이오드(21) 내의 전하를 리셋하는 구성을 채택한다. 그 구체적인 구동에 관해, 도 16의 타이밍 차트를 이용하여 설명한다. 도 16에는, 축적 시간이 1H인 경우의 1행째 내지 4행째의 구동에 관한 타이밍 관계를 나타내고 있다.
여기서는, 한 예로서, 열 주사부(113)에 의해 판독행으로서 1행째가 선택된 경우에 관해 설명한다. 1행째가 판독행으로서 선택되면, 1행째의 각 화소로부터 신호를 판독함에 앞서서 전자 셔터 동작이 행하여진다. 이 전자 셔터 동작에 의해, 도 12에 의거한 동작 설명으로부터 븐명한 바와 같이, 포토 다이오드(21-1)의 신호 전하의 축적 시간이 결정된다. 실제로는, 도 12의 타이밍 차트에서, 리셋 펄스(RST) 및 전송 펄스(TRG1)가 함께 비액티브 상태가 되는 시각(t13)부터 신호 전하의 축적이 시작된다.
본 예에서는, 1행째의 전자 셔터의 타이밍에, 공유 화소, 즉 2행째 내지 4행째의 각 화소(20-2 내지 20-4)의 각 포토 다이오드(21-2 내지 21-4)에 대해 리셋 동작을 행한다. 이 리셋 동작은, 시스템 제어부(116)에 의한 제어하에, 행 주사부(113)에 의해 행하여진다.
구체적으로는, 1상째의 전송 펄스(TR1) 및 리셋 펄스(RST)가 액티브 상태가 될 때에, 2행째 내지 4행째의 전송 펄스(TR2 내지 TR4)에 대해서도 액티브 상태로 한다. 이로써, 2행째 내지 4행째의 전송 트랜지스터(22-2 내지 22-4)가 온 상태가 되기 때문에, 2행째 내지 4행째의 각 포토 다이오드(21-2 내지 21-4) 내의 전하가 FD부(25) 및 리셋 트랜지스터(23)를 경유하여 선택 전원(SELVDD)으로 소출된다.
이 리셋 동작은, 판독행의 화소에 대한 전자 셔터 동작과는 별개로, 공유 화소에 대해 행하여지는 셔터 동작이다. 이 리셋 동작에 관해서는, 일본 특개 제2008-288904호의 종래 기술 등에서 행하여지고 있는 블루밍 대책을 위한 셔터 동작에 유사한 기술이기 때문에, 본 명세서중에서는, 안티블루밍 셔터 동작이라고 부르기로 한다.
4화소 공유인 경우는, 도 17에 도시하는 바와 같이, 각 판독행의 화소의 전자 셔터 동작에 동기하여, 나머지 3개의 공유 화소에 대해 안티블루밍 셔터 동작을 행하게 된다. 도 17에서, ○표시가 판독행의 화소로부터 신호의 판독 타이밍을, □표시가 판독행에 대한 전자 셔터 타이밍을, ×표시가 공유 화소의 안티블루밍 셔터 타이밍을 각각 나타내고 있다.
또한, 도 17에서, 동일한 화소행에 있어서의 ○표시와 □표시 사이의 시간은, 신호 전하의 축적 시간(본 예에서는, 1H)을 나타내고 있다. 또한, 도 17에서, 이웃하는 화소행에 있어서의 ○표시와 □표시 사이의 시간(t)은, 이웃하는 화소행에 있어서의 신호의 판독과 전자 셔터와의 타이밍 차(差)(도 12 참조)를 나타내고 있다.
도 17의 예에서는, 축적 시간을 1H로 하고, 판독행을 0행째로 하였을 때, 해당 0행째의 판독 동작의 1H 전에 0행째의 전자 셔터 동작이 행하여진다. 이 0행째의 전자 셔터 동작과 같은 타이밍에서, 공유 화소, 즉1행째 내지 3행째의 각 화소의 안티블루밍 셔터 동작이 행하여진다. 그리고, 이 전자 셔터, 안티블루밍 셔터 및 판독의 각 동작이, 행 단위로 순번대로 반복되게 된다.
상술한 안티블루밍 셔터 동작에 의해, 판독행의 화소로부터 신호를 판독하는 동작 전에, 전 공유 화소의 포토 다이오드(21) 내의 전하를 한번 버릴 수가 있다. 이로써, 판독행의 화소로부터 신호를 판독하기 전에, 전 공유 화소의 포토 다이오드(21)로부터 전하가 넘쳐서 4화소 공유의 FD부(25)에 누입되는 일이 없기 때문에, 판독행의 화소에 관해 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수 있다.
이 축적 시간에 의존하는 신호 출력의 선형성을 유지하기 위한 기술은, 특히, 이면 입사형의 화소 구조를 채택하는 고체 촬상 센서에 적용하여 유용한 것이다. 왜냐하면, 이면 입사형의 화소 구조는, 포토 다이오드(21)로부터 넘치는 전하를 버리는 기판이 존재하지 않기 때문에, 해당 전하를 전송 트랜지스터(22)의 게이트 아래를 통과하여 FD부(25)에 버리는 횡방향 오버플로 드레인 구조를 채택할 필요가 있기 때문이다.
또한, 본 예에서는, 공유 화소에 대한 안티블루밍 셔터 동작을, 판독행의 전자 셔터 동작의 타이밍, 즉 판독행의 화소로부터 신호를 판독하기 전에 행한다고 하였지만, 판독행의 화소로부터 신호를 판독한 것과 함께 행하는 것도 가능하다.
여기서, 판독행의 화소로부터의 신호의 판독은, 도 12의 타이밍 차트에서, 리셋 레벨(P상)의 판독부터 시작된다. 따라서 판독행의 화소로부터 신호를 판독하는 것과 동시란, 판독행이 1행째인 경우에는, 선택 전원(SELVDD)이 제 2 전압 레벨(VDD)이며 또한 리셋 펄스(RST)가 액티브 상태로부터 비액티브 상태로 천이하는 시각(t16)을 말한다.
(샘플링 판독)
이상에서는, 축적 시간에 의존하는 신호 출력의 선형성을 유지하기 위한 기술을, 행 주사부(113)에 의해 화소 어레이(112)의 각 화소(20)를 행 단위로 순번대로 주사하여 신호를 판독하는 순차 판독에 적용하는 경우에 관해 기술하였지만, 샘플링 판독인 경우에도 적용할 수 있다. 여기서, 샘플링 판독이란, 일정한 행 주기로 화소행을 건너뛰어 판독하고, 나머지 화소행의 화소로부터 신호를 판독하는 기술이다. 이 샘플링 판독을 이용함으로써, 수직 판독 갯수(행 수/라인 수)를 줄일 수 있기 때문에 고속 촬상을 실현할 수 있다.
이 샘플링 판독에 적용하는 경우에도, 판독행으로서 선택한 화소행의 화소로부터 신호를 판독하는 동시(또는, 사전)에, 전 공유 화소의 각 포토 다이오드(21)에 대해 안티블루밍 셔터 동작을 행하도록 하면 좋다.
예를 들면, 3행을 단위로 하여, 2행을 건너뛰어 판독하고, 나머지 1행부터 신호를 판독하는 1/3 샘플링 판독인 경우의 전자 셔터, 안티블루밍 셔터 및 판독의 각 동작의 타이밍 관계를 도 18에 도시한다.
도 18에서, 동일한 화소행에 있어서의 ○표시와 □표시 사이의 시간은, 신호 전하의 축적 시간(본 예에서는, 1H)을 나타내고 있다. 또한, 이웃하는 화소행에 있어서의 ○표시와 □표시 사이의 시간은, 이웃하는 화소행에 있어서의 신호의 판독과 전자 셔터의 타이밍 차를 나타내고 있다.
1/3 샘플링 판독인 경우에는, 0행째, 3행째, 6행째, 9행째, 12행째, …의 화소행이 순번대로 판독행으로서 선택된다. 여기서, 판독행으로서 예를 들면 12행째가 선택된 때를 생각하면, 해당 12행째의 판독 동작의 1H 전에 12행째의 전자 셔터 동작이 행하여진다.
그리고, 12행째의 전자 셔터 동작과 같은 타이밍에서, 공유 화소중, 즉 14행째의 화소의 안티블루밍 셔터 동작이 행하여진다. 또한, 12행째의 전자 셔터 동작보다도 전의 전자 셔터 타이밍에서 다른 공유 화소, 즉 13행째와 15행째의 각 화소의 안티블루밍 셔터 동작이 행하여진다.
이로써, FD부(25)를 공유하는 4화소중의 하나의 화소로부터 신호를 판독할 때에, 해당 화소로부터 신호를 판독하기 전에 전 공유 화소의 각 포토 다이오드(21)에 대해 안티블루밍 셔터 동작이 행하여지게 된다. 본 예에서는, 도 18에 파선으로 둘러싸서 도시하는 바와 같이, 12행째의 화소로부터 신호를 판독할 때에, 해당 화소의 전자 셔터의 타이밍에서 14행째의 화소, 그보다도 전의 전자 셔터 타이밍에서 13행째와 15행째의 화소의 안티블루밍 셔터 동작이 행하여진다.
도 19, 도 20, 도 21에, 다른 샘플링 판독인 경우의 전자 셔터, 안티블루밍 셔터 및 판독의 각 동작의 타이밍 관계를 도시한다. 도 19, 도 20, 도 21에서, 동일한 화소행에 있어서의 ○표시와 □표시 사이의 시간은, 신호 전하의 축적 시간(본 예에서는, 1H)을 나타내고 있다. 또한, 이웃하는 화소행에 있어서의 ○표시와 □표시 사이의 시간은, 이웃하는 화소행에 있어서의 신호의 판독과 전자 셔터의 타이밍 차를 나타내고 있다.
도 19는, 2/8 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도이다. 도 20은, 2/15 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도이다. 도 21는, 1/5 샘플링 판독인 경우의 안티블루밍 셔터 동작에 관한 설명도이다.
도 18 내지 도 21로부터 븐명한 바와 같이, 각각의 솎아냄 동작에서 필요한 안티블루밍 셔터의 셔터 회수는 다르다. 그러나, 어느 샘플링 판독인 경우에도, FD부(25)를 공유하는 화소을 단위로 하여, 판독행의 화소로부터 신호를 판독하기 전(또는 와 동시)에, 전 공유 화소의 각 포토 다이오드(21)에 대해 안티블루밍 셔터 동작을 행하게 된다.
이와 같이, 샘플링 판독에 본 실시 형태에 관한 기술을 적용함에 의해, 축적 시간에 의존하는 신호 출력의 선형성을 유지하면서 고속 촬상을 실현할 수 있다. 여기서, 본 실시 형태에 관한 기술을 샘플링 판독에 적용할 때에는, 각 판독행의 전자 셔터의 타이밍에서 있어서 안티블루밍 셔터의 셔터 회수(포토 다이오드(21)의 리셋 회수)가 동수가 되도록 설정하는 것이 바람직하다(도 18 내지 도 21 참조).
각 판독행의 전자 셔터의 타이밍에서의 안티블루밍 셔터의 셔터 회수를 동수로 설정함으로써, 이른바 셔터 단차(段差)의 발생을 억제할 수 있기 때문에 양호한 촬상 화상을 얻을 수 있다. 여기서, 셔터 단차란, 수직 영상 기간 내에 셔터 동작이 정지함에 기인하여 촬상 화상상(上)에 횡대(橫帶)가 발생하고, 해당 횡대가 셔터 스피드에 응하여 상하로 이동하는 현상을 말한다.
또한, 상기 실시 형태에서는, CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였지만, CMOS 이미지 센서에의 적용으로 한정되는 것이 아니다. 즉, 가시광의 광량에 응한 전하를 물리량으로서 검지하여 전기 신호로서 출력하는 단위 화소가 행렬형상으로 배치되어 이루어지는 X-Y어드레스형의 고체 촬상 센서 전반에 적용 가능하다.
또한, 고체 촬상 센서는 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 패키징된 촬상 기능을 갖는 모듈상(狀)의 형태라도 좋다.
<6. 전자 기기>
본 발명에 관한 고체 촬상 센서는, 화상 취입부(광 검출기)에 고체 촬상 센서를 이용하는 전자 기기 전반에 탑재하여 이용할 수 있다. 전자 기기로서는, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치(카메라 시스템)나, 휴대 전화기 등의 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 센서를 이용하는 복사기 등을 들 수 있다. 또한, 전자 기기에 탑재되는 카메라 모듈을 촬상 장치로 하는 경우도 있다.
(촬상 장치)
도 9는, 본 발명에 관한 전자 기기의 하나인 예를 들면 촬상 장치의 구성의 한 예를 도시하는 블록도이다. 도 9에 도시하는 바와 같이, 본 발명에 관한 촬상 장치(100)는, 렌즈군(101) 등을 포함하는 광학계, 촬상 소자(102), 카메라 신호 처리부인 DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 유저 인터페이스 시스템(107) 및 전원계(108) 등을 갖고 있다. 그리고, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 유저 인터페이스 시스템(107) 및 전원계(108)가 버스 라인(109)을 통하여 상호 접속된 구성으로 되어 있다.
렌즈군(101)은, 피사체로부터의 입사광(상광)을 받아들여서 촬상 소자(102)의 촬상면상에 결상한다. 촬상 소자(102)는, 렌즈군(101)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(102)로서, 선술한 실시 형태에 관한 CMOS 이미지 센서 등의 고체 촬상 센서를 이용할 수 있다.
표시 장치(105)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(102)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(106)는, 촬상 소자(102)에서 촬상된 동화 또는 정지화를, 비디오 테이프나 DVD(Digital Versatile Disc) 등의 기록 매체에 기록한다.
유저 인터페이스 시스템(107)는, 유저에 의한 조작하에, 본 촬상 장치가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(108)는, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106) 및 유저 인터페이스 시스템(107)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
이와 같은 촬상 장치(100)는, 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용의 카메라 모듈에 적용된다. 이 촬상 장치(100)에 있어서, 촬상 소자(102)로서 선술한 실시 형태에 관한 CMOS 이미지 센서를 이용함으로써, 해당 CMOS 이미지 센서는 축적 시간에 의존하는 신호 출력의 선형성을 유지할 수 있기 때문에 양호한 촬상 화상을 제공할 수 있다.
<7. 화소 유닛 예>
이하에 설명하는 실시의 형태는, 예를 들면, 디지털 비디오 카메라나 디지털 스틸카메라라고 하는 촬상 소자를 갖는 장치에 적용할 수 있다. 또한, 이하에 설명하는 촬상 장치는, 소형화할 수 있고, 또한, 소형화하여도, 촬상 특성의 열화를 막을 수 있기 때문에, 휴대 단말, 예를 들면, 휴대 전화기에 구비되는 카메라에 적용할 수도 있다.
본 발명을 적용한 촬상 장치는, 이와 같이, 소형화할 수 있는 것을 하나의 특징으로 한다. 우선, 촬상 장치를 소형화할 때에 고려하여야 할 점을 열거하고, 그 고려하여야 할 점을 고려한 구체적인 구성을 도 22에 도시하고 설명한다.
이하, 다음과 같은 참조번호를 사용한다: 350은 이미지 센서, 351~358은 화소, 361~368은 포토다이오드(PD), 371~378은 전송 트랜지스터(TRF), 381~382는 증폭 트랜지스터(AMP), 391~392는 플로팅 디퓨전(FD), 401은 리셋 트랜지스터(RST), 402는 리셋 드레인 전극(RDN)이다.
촬상 장치는, 저소비 전력에 유리한 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서(CMOS Image Sensor ; CIS)가 이용된 일이 많다. 이 CIS는, 각 화소에 광전 변환 영역(포토 다이오드(PD))과, 전송 트랜지스터(TRF)를 탑재하고 있다. 일반적으로는, 이 밖에, 플로팅 디퓨전(FD), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 선택 트랜지스터(SEL)을 탑재하고 있다.
디지털 카메라 등에 이용되는 촬상 장치의 특성을 도모하는 지침의 하나로서, 신호/잡음비(S/N)가 있다. 촬상 장치의 S/N 특성을 좋게 하는데는, 신호(S)를 늘리던지, 잡음(N)을 줄일 필요가 있다.
신호(S)는, 입사광량, 양자효율(입사광을 광전 변환하고 포토 다이오드에 유도하는 신호 전하로 하는 비율), 및 변환효율(1전자를 전위로 변환하는 비율)에 의해 정해진다. 입사광량은, 화소 사이즈에 의존한다. 양자효율은, 포토 다이오드(PD)의 개구율(단위화소 면적당의 포토 다이오드(PD)의 개구 면적)에 의존한다. 이와 같은 의존 관계가 있기 때문에, 화소 사이즈가 작아지면, 화소에의 입사광량이 감소하고, 신호가 감소하여 버리게 된다.
잡음(N)은, 1/f 노이즈, 쇼트 노이즈, 열(熱) 노이즈 등으로 구성된다. 쇼트 노이즈는, 입사광량에 의존하기 때문에, 입사광량이 감소하는 미세 화소에서의 영향은 커진다. 1/f 노이즈는, 트랜지스터의 게이트 길이(L)와 게이트 폭(W)에 의존하고, 트랜지스터 사이즈가 작아지면 증대하는 경향에 있다.
상기한 바와 같이, 화소 사이즈가 축소하면, 물리적으로 1화소당의 입사광량이 감소하고, 신호(S)가 감소한다. 또한, 입사광량에 의존하는 쇼트 노이즈가 증대하고, 잡음(N)이 증대하여 버린다. 또한, 단위화소에 차지하는 트랜지스터 영역이 커지면, 포토 다이오드(PD) 개구율이 감소하고, 양자효율의 저하에 수반하여, 신호(S)가 감소하여 버린다. 한편, 트랜지스터 영역이 작아지면, 1/f 노이즈가 증대하고, 잡음(N)이 증대하여 버린다.
이와 같이, 촬상 장치(촬상 장치를 구성하는 화소)의 미세화는, S/N 특성에 관해서는 불리가 된다. 물리량으로 정해지는 입사광량은 개선할 수가 없기 때문에, 양자효율과 변환효율을 개선하던지 잡음을 줄일 필요가 있다.
신호(S)의 개선의 하나로서, 포토 다이오드(PD)의 개구율을 올리고, 양자효율을 증대시킨다. 포토 다이오드(PD)의 개구에는, 인접하는 화소에서 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 리셋 트랜지스터(RST), 플로팅 디퓨전(FD)을 공유하는 다-화소 공유 구조방식이 유효하다.
예를 들면, 4트랜지스터 구성의 CIS를 생각한다. 인접하는 2화소에서 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 리셋 트랜지스터(RST), 플로팅 디퓨전(FD)을 공유하고, 각 화소에 포토 다이오드(PD)와 전송 트랜지스터(TRF)를 탑재한다. 이와 같이 구성하면, 1화소당 (1×2+3)/2=2.5트랜지스터 영역으로 끝나고, 포토 다이오드(PD)의 개구에 유리해진다.
또한, 인접하는 4화소로 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 리셋 트랜지스터(RST), 플로팅 디퓨전(FD)을 공유하고, 각 화소에 포토 다이오드(PD)와 전송 트랜지스터(TRF)를 탑재하는 구성으로 한다. 이와 같은 구성으로 하면, 1화소당 (1×4+)/2=1.75트랜지스터 영역으로 끝나고, 포토 다이오드(PD)의 개구에, 보다 유리해진다.
여기서, CIS의 화소 구성을 3트랜지스터형으로 변경하고, 인접하는 4화소로 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 플로팅 디퓨전(FD)을 공유하고, 각 화소에 포토 다이오드(PD)와 전송 트랜지스터(TRF)를 탑재하는 구성을 생각한다. 이와 같은 구성으로 하면, 1화소당 (1×4+2)=1.5트랜지스터 영역으로 끝난다. 즉, 포토 다이오드(PD)의 개구에, 더욱 유리한 구성이 된다.
그래서, 도 22에 도시하는 촬상 장치는, 이와 같은 것을 고려하여, 포토 다이오드(PD)의 개구에 유리하고, 신호(S)의 증대에 유리한 구성인, 3트랜지스터형의 CIS로, 인접하는 4화소에서 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 플로팅 디퓨전(FD)을 공유하고, 각 화소에 포토 다이오드(PD)와 전송 트랜지스터(TRF)를 탑재하는 구성으로 한다.
또한, 신호(S)의 개선의 하나로서, 변환효율의 증대가 필요하다. 이것은, 플로팅 디퓨전(FD) 확산 용량의 삭감과 배선 용량을 삭감함으로써 실현할 수 있다. 상기한 복수의 화소에서, 트랜지스터를 공유함으로써, 포토 다이오드(PD)의 개구율은 확대할 수 있는 것은 설명하였다. 그와 같은 다-화소 공유 구조가, 세로 4화소에서 공유하도록 구성하면, 플로팅 디퓨전(FD)의 확산 영역이, 2 내지 5개소로 나누어져 버리는 구성이 된다. 이와 같은 구성에서는, 플로팅 디퓨전(FD)의 확산 용량의 증대를 초래하게 되고, 이들의 플로팅 디퓨전(FD)을 접속하는 배선의 길이가 증대하고, 배선 용량이 증대하여 버릴 가능성이 있다.
그래서 다-화소 공유 구조를 행하는 것이라도, 세로 2화소×가로 2화소로 구성되는 4화소에서 트랜지스터를 공유하는 구성으로 한다. 즉, 그와 같은 4화소의 중심에, 플로팅 디퓨전(FD)의 영역을 형성하고, 이것을 둘러싸도록 인접 4화소의 전송 트랜지스터(TRF)가 배치되도록 한다. 이와 같은 구성으로 함으로써, 플로팅 디퓨전(FD)의 확산 영역을, 이들 4개의 전송 트랜지스터(TRF)에 인접한 부분(드레인측)과, 리셋 트랜지스터(RST)의 소스측의 2개소로 끝낼 수 있는 있는 구성이 되고, 확산 용량을 삭감할 수 있는 구성으로 하는 것이 가능해진다.
또한, 이들 2개소의 영역은, 가까운 위치에 배치할 수가 있기 때문에, 이들의 영역을 접속하기 위한 배선의 길이를 단축할 수 있다. 따라서, 그와 같은 구성에 있어서의, 배선 용량을 삭감할 수 있다. 세로 2화소×가로 2화소로 구성되는 4화소의 중심에, 플로팅 디퓨전(FD)의 영역을 형성하고, 이것을 둘러싸도록 인접 4화소의 전송 트랜지스터(TRF)가 배치되는 구성으로 함으로써, 플로팅 디퓨전(FD) 확산 용량과 배선 용량을 동시에 삭감할 수 있고, 변환효율을 증대할 수 있고, 신호(S)를 개선할 수 있게 된다.
또한, S/N비를 유지(향상)하는데는, 잡음(N)을 감소시키지 않으면 안된다. 잡음(N)중, 1/f 노이즈를 감소시키는데는, 증폭 트랜지스터(AMP)의 트랜지스터 사이즈를 크게 하는 것이 유익한 수단이다.
CIS의 대표적인 화소 구성으로서, 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 리셋 트랜지스터(RST), 전송 트랜지스터(TRF), 플로팅 디퓨전(FD), 포토 다이오드(PD)로 구성한 4트랜지스터형과, 선택 트랜지스터(SEL)을 탑재하지 않는 3트랜지스터형이 있다.
4트랜지스터형에서는, 증폭 트랜지스터(AMP)와 선택 트랜지스터(SEL)가 직렬 접속되어 있다. 이 증폭 트랜지스터(AMP)와 선택 트랜지스터(SEL) 사이의 확산 영역, 선택 트랜지스터(SEL)의 트랜지스터 영역이, 3트랜지스터형에서는 불필요해진다. 따라서, 3트랜지스터형을 채용함으로써, 이들의 영역분만큼, 화소 피치의 축소에 충당하던지, 증폭 트랜지스터(AMP)의 트랜지스터 사이즈의 증대에 충당할 수 있다. 그래서, 이 영역분을, 증폭 트랜지스터(AMP)의 트랜지스터 사이즈의 증대에 충당하도록 하면, 상기한 바와 같이, 잡음(N)을 저감하는 것이 가능해진다.
또한 촬상 소자의 특성의 하나로서, 포화 신호 강도(Qs)가 있다. 촬상 소자의 특성인 감도는, 상기한 신호(S)로 정하여지는데, 포화 신호 강도(Qs)가 크면, 촬상 소자의 다이내믹 레인지(DR) 특성이 향상한다. 다이내믹 레인지는, 촬상 소자의 계조 정보이고, 다이내믹 레인지가 좁으면, 예를 들면, 밝은 점의 계조가 없어지고 하얗게 되어 버리는, 이른바 「백비(WHITEOUT)」 상태가 생기고, 색 정보가 결락(缺落)되어 버린다. 또한, 포화 신호 강도(Qs)가 적으면, 광전 변환한 광자 수가 적어지고, 광자 수로 정해지는 쇼트 노이즈 성분이 차지한 비율이 증가하고, 촬상 특성이 열화된다.
포화 신호 강도(Qs)를 확대하기 위해, 포토 다이오드(PD)의 개구율의 증대도 유효하다. 상기한 다-화소 공유 구조를 채용함으로써, 1화소당의 트랜지스터 수를 삭감하고, 트랜지스터 영역을 저감함으로써, 포토 다이오드(PD)의 면적을 확대할 수 있다. 이와 같은 것도 고려하여, 본 실시의 형태에서는, 다-화소 공유 구조방식을 채용한 때의 구성을 후술한다.
포화 신호 강도(Qs)은, 포토 다이오드(PD)의 면적과 공핍(空乏) 전위로 정하여진다. 포토 다이오드(PD)의 공핍 전위가 깊어지면, 포토 다이오드(PD)에 축적할 수 있는 전자 수를 늘릴 수는 있지만, 전송 트랜지스터(TRF)가 충분히 완전히 ON되지 않으면, 잔상이라는 화소 특성의 열화가 생길 가능성이 있다. 포토 다이오드(PD)로부터의 전하 전송을 생각한 경우, 전송 트랜지스터(TRF)에 충분한 전위 구배가 붙어 있지 않으면, 열(熱)진동에 의해 전송 트랜지스터(TRF)로부터 포토 다이오드(PD)에의 전하(전자수 레벨)의 역류나 취하지못하고 흘림이 생겨 버릴 가능성이 있다.
이와 같이, 실제의 전하 전송에는, 전송 트랜지스터(TRF)의 전위뿐만 아니라, 포토 다이오드(PD)의 전위로부터의 횡방향 전계도 기여하고 있고, 플로팅 디퓨전(FD)의 리셋 전위를 올리는 것은, 전송에 유리하게 작용한다. 한편, 항상 전위를 올려 버리면, 트랜지스터 신뢰성의 점에서 불리하게 된다. 그 때문에, 본 발명에서는, 도 24를 참조하여 후술하는 바와 같이, 전송 동작 기간의 부근만, 리셋 트랜지스터(RST)의 드레인 전위를 승압하고, 그 밖의 기간은 리셋 트랜지스터(RST)의 드레인 전위를 내림으로써, 신뢰성이 열화되는 시간이, 승압 없이 항상 ON인 경우와 마찬가지 레벨로 억제함으로써, 신뢰성을 유지할 수 있다.
다음에, 도 22, 도 23에, 상기한 것을 고려한 촬상 장치의 한 실시의 형태의 구성을 도시한다. 도 22, 도 23에 도시한 촬상 장치(350)는, 세로 4화소×가로 2화소의 8화소를 기본 구성 단위로 하는 촬상 장치이고, 도 22와 도 23에는, 그 기본 구성 단위의 구성을 도시하고 있다.
도 22 및 도 23에 도시된 촬상 장치(350)는 단일 리셋 드레인 전극(RDN)을 구비하는 점에서 도 6 및 8에 도시된 것과 유사하다. 따라서, 도 22 및 도 23에 도시된 촬상 장치(350)는 도 7 및 도 12 내지 21에 도시된 것과 동일한 구동법을 사용하여 구동될 수 있다.
그러나, 도 22 및 도 23에 도시된 촬상 장치(350)는 두개의 리셋 트랜지스터(RST)가 8화소마다 마련되어 있다는 점에서 도 6 및 도 8에 도시된 것과 상이하다.
화소(351)는, 포토 다이오드(PD)(361)와 전송 트랜지스터(TRF)(371)가 접속됨으로써 구성된다. 화소(352)는, 포토 다이오드(PD)(362)와 전송 트랜지스터(TRF)(372)가 접속됨으로써 구성된다. 화소(353)는, 포토 다이오드(PD)(363)와 전송 트랜지스터(TRF)(373)가 접속됨으로써 구성된다. 화소(354)는, 포토 다이오드(PD)(364)와 전송 트랜지스터(TRF)(374)가 접속됨으로써 구성된다. 이들의 화소(351 내지 354)는, 촬상 장치(350)의 세로 2화소×가로 2화소를 구성하는 4화소를 구성한다.
마찬가지로 화소(355)는, 포토 다이오드(PD)(365)와 전송 트랜지스터(TRF)(375)가 접속됨으로써 구성된다. 화소(356)는, 포토 다이오드(PD)(366)와 전송 트랜지스터(TRF)(376)가 접속됨으로써 구성된다. 화소(357)는, 포토 다이오드(PD)(367)와 전송 트랜지스터(TRF)(77)가 접속됨으로써 구성된다. 화소(358)는, 포토 다이오드(PD)(368)와 전송 트랜지스터(TRF)(378)가 접속됨으로써 구성된다. 이들의 화소(355 내지 358)는, 촬상 장치(350)의 세로 2화소×가로 2화소를 구성하는 4화소를 구성한다.
이들의 화소(351 내지 358)의 8개의 화소는, 세로 4화소×가로 2화소로 구성되는 촬상 장치(350)의 기본 구성 단위를 구성하고 있다. 또한 촬상 장치(350)는, 세로 2화소×가로 2화소로, 증폭 트랜지스터(AMP), 플로팅 디퓨전(FD), 리셋 트랜지스터(RST)를 공유하는 구성으로 되어 있다.
즉, 예를 들면, 화소(351) 내지 화소(354)로 구성되는 세로 2화소×가로 2화소는, 증폭 트랜지스터(AMP)(381), 플로팅 디퓨전(FD)(391), 및 리셋 트랜지스터(RST)(401)를 공유하고 있다. 또한, 화소(355) 내지 화소(358)로 구성되는 세로 2화소×가로 2화소는, 증폭 트랜지스터(AMP)(382), 플로팅 디퓨전(FD)(392), 및 리셋 트랜지스터(RST)(402)를 공유하고 있다. 또한 각 화소는, 전송 트랜지스터(TRF)(371 내지 378)를 갖고 있다.
이와 같이, 촬상 장치(350)는, 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 전송 트랜지스터(TRF)의 3개의 트랜지스터를 갖는 3트랜지스터형의 CIS이다. 상기한 바와 같이, 3트랜지스터형의 CIS이고, 인접하는 4화소로, 증폭 트랜지스터(AMP) 등을 공유하는 화소 공유형의 CIS는, 포토 다이오드(PD)의 개구에 유리하고, 신호(S)의 증대에 유리한 구성이다. 또한, 3트랜지스터형은, 상기한 바와 같이, 증폭 트랜지스터(AMP)를 사이즈를 증대할 수 있기 때문에, 잡음(N)을 저감시키는 것이 가능한 구성이다.
도 22, 도 23을 참조하면, 촬상 장치(350)의 기본 구성 단위는, 세로 2화소×가로 2화소의 중심에 플로팅 디퓨전(FD)을 배치하고, 이 플로팅 디퓨전(FD)을 4방에 배치한 전송 트랜지스터(TRF)로 둘러싸는 구성이 된다.
즉, 예를 들면, 도 23을 참조하면 화소(351) 내지 화소(354)로 구성되는 세로 2화소×가로 2화소는, 플로팅 디퓨전(FD)(391)이 중심에 배치되어 있다. 그리고, 그 플로팅 디퓨전(FD)(391)의 4방, 도 23에서는, 플로팅 디퓨전(FD)(391)의 오른쪽 위에 전송 트랜지스터(TRF)(371), 플로팅 디퓨전(FD)(391)의 왼쪽 위에 전송 트랜지스터(TRF)(372), 플로팅 디퓨전(FD)(391)의 오른쪽 밑에 전송 트랜지스터(TRF)(373), 플로팅 디퓨전(FD)(391)의 왼쪽 밑에 전송 트랜지스터(TRF)(374)가, 각각 배치되어 있다.
또한 마찬가지로, 도 23을 참조하면 화소(355) 내지 화소(58)로 구성되는 세로 2화소×가로 2화소는, 플로팅 디퓨전(FD)(392)이 중심에 배치되어 있다. 그리고, 그 플로팅 디퓨전(FD)(392)의 4방, 도 3에서는, 플로팅 디퓨전(FD)(392)의 오른쪽 위에 전송 트랜지스터(TRF)(375), 플로팅 디퓨전(FD)(392)의 왼쪽 위에 전송 트랜지스터(TRF)(376), 플로팅 디퓨전(FD)(392)의 오른쪽 밑에 전송 트랜지스터(TRF)(377), 플로팅 디퓨전(FD)(392)의 왼쪽 밑에 전송 트랜지스터(TRF)(378)가, 각각 배치되어 있다.
이와 같이, 플로팅 디퓨전(FD)의 4방이 전송 트랜지스터(TRF)로 둘러싸여 있는 구성으로 함으로써, 실효적인 접합 면적·접합 길이를 축소할 수가 있고, 접합 용량의 저감을 도모할 수 있다.
도 22 및 도 23에 도시한 바와 같이, 촬상 장치(350)는, 이 2화소×가로 2화소의 구성을 종방향으로 2개 배치된 구성이 된다. 화소(351 내지 354)로 이루어지는 4화소 공유 단위를 상부(U부로 호칭)로 하고, 화소(355 내지 358)로 이루어지는 4화소 공유 단위를 하부(D부로 호칭)로 한다.
이 U부와 D부의 배치의 방법으로서, U부와 D부의 리셋 트랜지스터(RST)의 드레인 부를 같은 확산층으로 결합한다. 이와 같이 배치함으로써, 2행마다, 증폭 트랜지스터(AMP)의 트랜지스터 행과, 리셋 트랜지스터(RST)의 트랜지스터 행이 배치된 구성이 된다.
즉 도 23을 참조하면, U부의 상측에는 증폭 트랜지스터(AMP)(381)가 있기 때문에, 이 부분은, 증폭 트랜지스터(AMP)의 트랜지스터 행이 된다. U부의 하측(D부의 상측)에는, 리셋 트랜지스터(RST)(401)가 있기 때문에, 이 부분은, 리셋 트랜지스터(RST)의 트랜지스터 행이 된다. D부의 하측에는 증폭 트랜지스터(AMP)(382)가 있기 때문에, 이 부분은, 증폭 트랜지스터(AMP)의 트랜지스터 행이 된다. 이와 같이, 증폭 트랜지스터(AMP)의 트랜지스터 행과 리셋 트랜지스터(RST)의 트랜지스터 행이, 교대로 배치된다.
기본 구성 단위의 8화소에 있어서, 전송 트랜지스터(TRF)의 게이트 전극에는, 각각 다른 제어선(TRF1, TRF2, TRF3, TRF4, TRF5, TRF6, TRF7, TRF8)이 접속되어 있다. 이와 같이 하면, 1화소당의 트랜지스터 수는, (1×4+2)/4=1.5가 된다.
이와 같이, 본 발명을 적용한 촬상 장치(350)는, 예를 들면, 플로팅 디퓨전(FD)(391)이 4방의 전송 트랜지스터(TRF)(371 내지 374)로 둘러싸여 있기 때문에, 실효적인 접합 면적·접합 길이를 축소할 수 있고, P-N 접합 용량을 저감할 수 있다. 그 결과, 변환효율을 향상시켜서 신호(S)의 증대 효과가 있다.
또한, 플로팅 디퓨전(FD) 영역과 리셋 트랜지스터(RST) 소스 영역을 공간적으로 가까운 위치에 배치하기 때문에, 이들의 소자를 접합하는 배선 길이를 단축할 수 있고, 그 결과, 변환효율을 향상시켜서 신호(S)를 증대시키는 효과가 있다. 또한, 촬상 장치(350)는, 각 화소(351 내지 358)로부터의 신호 출력선(수직 신호선)은, 도면에 도시한 바와 같이 2열로 접합되어 있기 때문에, 이 구성으로부터도 배선 길이를 단축할 수 있다.
이와 같은 구성으로 함으로써, 신호(S)를 증대시키는 것이 가능해지고, 촬상 장치(350)를 소형화하였다고 하여도, 촬상 특성이 열화되어 버리는 것을 막는 것이 가능해진다.
다음에 촬상 장치(350)의 동작에 관해 설명한다. 도 4를 참조하여, RDN(102)(리셋 드레인 전압)을 인가한 때의 동작에 관해 설명한다. 시각(t1)에서, 리셋 드레인 전극(RDN)(402)에 펄스가 인가되면, 리셋 트랜지스터(RST)(401)가 High의 상태가 된다. 리셋 드레인 전극(RDN)(402)은, 펄스 전위가 인가되어 있지 않을 때는, 예를 들면, 0.6V가 되고, 인가된 때에는, Vdd(증폭 트랜지스터(AMP)의 드레인 전위)가 된다.
또한 리셋 트랜지스터(RST)(401)는, High의 상태일 때는, Vdd가 되고, Low일 때는, -1볼트 또는 0볼트가 된다. 또한 리셋 트랜지스터(RST)(401)의 드레인에 펄스를 가하여, 증폭 트랜지스터(AMP)(381)(또는 382)의 드레인에는 정전위가 가하여진다.
리셋 트랜지스터(RST)(401)의 임계치 전위(Vth)를, 플로팅 디퓨전(FD)의 전위가 하드 리셋되는 전위로 설정하는 경우, 플로팅 디퓨전(FD)의 전위는, 리셋 드레인 전극(RDN)(402)의 전위나, 리셋 드레인 전극(RDN)(402)의 전위로부터 리셋 트랜지스터(RST)(401)의 OFF시의 커플링을 한 전위로 설정된다. 도 24에서는 리셋 드레인 전극(RDN)(402)의 전위와 동전위가 된 경우의 펄스 상태를 기재하고 있다.
여기서, 재차 도 22를 참조하면, 증폭 트랜지스터(AMP)(381)(증폭 트랜지스터(AMP)(382))와 리셋 드레인 전극(RDN)(402)은, 다른 배선으로 되어 있기 때문에, 보다 정확하게는, 리셋 트랜지스터(RST)(401)의 리셋 드레인 전극(402)과, 증폭 트랜지스터(AMP)(381)(382)의 드레인은, 제각기 배치되어 있기 때문에, 각각 제각기 제어하는 것이 가능하다.
그래서, 리셋 드레인 전극(RDN)(402)에 펄스가 인가된 때의 전위를, Vdd에 하는 것이 아니라, Vdd보다도 높은 전위가 되도록 제어하는 것도 가능하다. 예를 들면, 펄스가 인가된 때의 리셋 드레인 전극(RDN)(402)의 전위는, Vdd보다도 승압된 (Vdd+0.3)볼트라는 전위가 되도록 하여도 좋다.
마찬가지로, 리셋 트랜지스터(RST)(401)도, High의 상태일 때는, Vdd보다도 승압된 (Vdd+0.3)볼트라는 전위가 되도록 하여도 좋다. 또한, 리셋 드레인 전극(RDN)(402)의 전위가 승압된 경우, 전송 트랜지스터(TRF)(예를 들면, 전송 트랜지스터(TRF)(371))의 전위나, 플로팅 디퓨전(FD)(예를 들면, 플로팅 디퓨전(FD)(391))의 전위도, 그 승압에 맞는 전위, 예를 들면, Vdd보다도 승압된 (Vdd+0.3)볼트가 된다.
이와 같이, 리셋 트랜지스터(RST)(401)의 드레인 전위, 즉, 리셋 드레인 전극(RDN)(402)의 전위를, Vdd보다도 고전위로 인가함으로써, 플로팅 디퓨전(FD)의 전위를, Vdd보다도 승압하는 것이 가능해진다. 그 때문에, 포토 다이오드(PD)로부터의 전하 전송에 여유가 생기고, 잔상의 우려를 포토 다이오드(PD)의 포화 신호 강도(Qs)를 증대할 수 있다.
또한, 전송 동작 기간의 부근에만, 리셋 트랜지스터(RST)의 드레인 전위를 승압하고, 그 밖의 기간은 리셋 트랜지스터(RST)의 드레인 전위를 내리도록 제어된다. 이로써, 상기한 바와 같이, 신뢰성이 열화되는 시간이, 전위가 지속적으로 증가하지 않는 경우와 마찬가지 레벨로 억제할 수 있고, 신뢰성을 유지할 수 있게 된다.
이와 같이, 리셋 트랜지스터(RST)(401)의 드레인 전위(리셋 드레인 전압(102))가 제어됨으로써, 포화 신호 강도(Qs)를 증대하는 것이 가능해지고, 촬상 소자의 다이내믹 레인지(DR) 특성을 향상시키는 것이 가능해진다. 또한, 다이내믹 레인지(DR) 특성이 향상함에 의해, 이른바 「백비」상태가 생기고, 색정보가 결락되어 버리는 것을 막는 것이 가능해진다. 또한, 포화 신호 강도(Qs)를 증대시키는 것이 가능해지기 때문에, 광전 변환한 광자 수가 많아지고, 광자 수로 정해지는 쇼트 노이즈 성분이 차지하는 비율을 감소시켜서, 촬상 특성이 열화되는 것을 막는 것이 가능해진다.
본 발명을 적용한 촬상 장치(350)는, 도 22나 도 23에 도시한 바와 같이, 각 화소의 전송 트랜지스터(TRF)는 제각기 구동 가능한 구성으로 되어 있다. 그 때문에, 각 화소의 트랜지스터의 구동을 궁리하는 것이 가능해진다. 궁리함으로써, 각 화소로부터의 출력 신호선을 인접 2렬마다 결합하여도, 출력선을 배타적으로 이용할 수 있게 된다. 그리고, 그러한 이용이 가능해지기 때문에, 출력 신호선에 접속하는 회로(예를 들면, 칼럼(ADC) 등)를 2렬마다의 배치로 끝내게 할 수 있게 된다. 그리고, 그와 같은 배치로 끝내게 됨으로써, 회로 규모의 축소가 가능해지고, 칩 다이 면적을 축소할 수 있고, 수율이 증가되고 제조 비용 삭감 효과를 기대하는 것이 가능해진다.
나아가서는, 각 화소의 전송 트랜지스터(TRF)가 제각기 구동 가능해지기 때문에, 각 화소로부터의 출력 신호선에 접속하는 회로(예를 들면, 칼럼(ADC) 등)를 각 열로 배치하고, 동시 판독이 가능한 펄스를 입력할 수 있다. 그 때문에, 고속 판독(고프레임 레이트)에의 대응이나, 다(多)화소화에서의 판독 동작에 대응할 수 있는 촬상 장치(350)을 구성하는 것이 가능해진다. 나아가서는, 신호 펄스의 궁리로, 고속 판독에도 대응 가능해진다.
도 4에 도시된 것과 동일한 구동 방법으로 도 6 및 도 8에 도시된 촬상 장치를 구동하는 것이 가능하다.
상기 실시예의 화소 유닛은 도 9에 도시된 것과 동일한 카메라 시스템에 사용될 수 있다.
또한, 본 발명의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
본 발명은 일본 특허출원 JP2008-271673호(2008.10.22), JP2009-129783호(2009.5.29), JP2008-316452호(2008.12.12)의 우선권 주장 출원이다.
본 발명은 첨부된 청구항과 동등한 범주 내에서 필요에 따라 당업자에 의해 다양하게 변형, 조합, 대체 등이 이루어질 수 있다.

Claims (19)

  1. 복수의 전하전압 변환부, 제1의 복수의 화소가 배열되어 있는 화소 어레이, 상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터, 상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기, 리셋 트랜지스터 전원, 및 증폭기 전원을 포함하는 고체 촬상 장치를 구동하는 방법에 있어서,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 제2의 복수의 화소는 상기 제1의 복수의 화소의 서브 셋트이고,
    상기 고체 촬상 장치를 구동하는 방법은,
    상기 리셋 트랜지스터 전원의 전압 레벨을 상기 증폭기 전원의 전압 레벨보다 높게 설정하는 스텝과,
    상기 전하 전압 변환부를 상기 리렛 트랜지스터 전원의 전압 레벨로 재설정하는 스텝을 포함하는 것을 특징으로 하는 고체 촬상 장치를 구동하는 방법.
  2. 제 1항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되는 것을 특징으로 하는 고체 촬상 장치를 구동하는 방법.
  3. 제 2항에 있어서,
    상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 고체 촬상 장치를 구동하는 방법.
  4. 제 1항에 있어서,
    상기 승압 회로는 상기 화소 어레이와 동일 기판상에 형성되고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 고체 촬상 장치를 구동하는 방법.
  5. 고체 촬상 센서, 및 상기 고체 촬상 센서의 광전 변환 소자면 상에 입사광을 집광하는 광학 기기를 포함하는 촬상 장치에 있어서,
    상기 고체 촬상 센서는,
    복수의 전하전압 변환부, 제1의 복수의 화소가 배열되어 있는 화소 어레이,
    상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터, 상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기, 리셋 트랜지스터 전원, 및 증폭기 전원을 포함하고,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 리셋 트랜지스터 전원은 상기 증폭기 전원의 전압 레벨보다 높은 전압 레벨을 갖는 것을 특징으로 하는 촬상 장치.
  6. 제 5항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되고, 상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높으며 또한 상기 증폭기 전원의 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 촬상 장치.
  7. 제 5항에 있어서,
    상기 고체 촬상 센서는, 상기 화소 어레이와 동일 기판상에 형성된 승압 회로를 더 포함하고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 촬상 장치.
  8. 복수의 전하전압 변환부,
    제1의 복수의 화소가 배열되어 있는 화소 어레이,
    상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터,
    상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기,
    리셋 트랜지스터 전원, 및
    증폭기 전원을 포함하고,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 리셋 트랜지스터 전원은 상기 증폭기 전원의 전압 레벨보다 높은 전압 레벨을 갖고,
    각각의 리셋 트랜지스터의 드레인 전극과 각각의 증폭기의 드레인 전극이 별도로 배치된 것을 특징으로 하는 촬상 장치.
  9. 제 8항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되고, 상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높으며 또한 상기 증폭기 전원의 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 촬상 장치.
  10. 제 8항에 있어서,
    상기 화소 어레이와 동일 기판상에 형성된 승압 회로를 더 포함하고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 촬상 장치.
  11. 복수의 전하전압 변환부,
    제1의 복수의 화소가 배열되어 있는 화소 어레이,
    상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터,
    상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기,
    리셋 트랜지스터 전원, 및
    증폭기 전원을 포함하고,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 리셋 트랜지스터 전원은 상기 증폭기 전원의 전압 레벨보다 높은 전압 레벨을 갖고,
    각각의 리셋 트랜지스터의 드레인 전극에 펄스가 인가되고, 각각의 증폭기의 드레인 전극에 정전위가 인가되는 것을 특징으로 하는 촬상 장치.
  12. 제 11항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되고, 상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높으며 또한 상기 증폭기 전원의 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 촬상 장치.
  13. 제 11항에 있어서,
    상기 화소 어레이와 동일 기판상에 형성된 승압 회로를 더 포함하고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 촬상 장치.
  14. 복수의 전하전압 변환부,
    제1의 복수의 화소가 배열되어 있는 화소 어레이,
    상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터,
    상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기,
    리셋 트랜지스터 전원, 및
    증폭기 전원을 포함하고,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 리셋 트랜지스터 전원은 상기 증폭기 전원의 전압 레벨보다 높은 전압 레벨을 갖고,
    상기 제2의 복수의 화소는 화소의 사이에서 공유하는 복수 화소의 공유 구조로서 이루어지는 것을 특징으로 하는 촬상 장치.
  15. 제 14항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되고, 상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높으며 또한 상기 증폭기 전원의 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 촬상 장치.
  16. 제 14항에 있어서,
    상기 화소 어레이와 동일 기판상에 형성된 승압 회로를 더 포함하고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 촬상 장치.
  17. 복수의 전하전압 변환부,
    제1의 복수의 화소가 배열되어 있는 화소 어레이,
    상기 광전 변환 소자를 리셋하는 복수의 리셋 트랜지스터,
    상기 광전 변환 소자의 전위에 대응하는 신호를 출력하는 복수의 증폭기를 포함하고,
    각각의 화소는, 광전 변환 소자와, 상기 광전 변환 소자에 의해 광전 변환된 전하를 상기 전하전압 변환부 중의 하나에 전송하는 전송 게이트를 포함하고,
    제2의 복수의 화소는 상기 전하전압 변환부, 리셋 트랜지스터, 및 증폭기 각각의 하나를 공유하고,
    상기 제2의 복수의 화소는, 동일 화소열에 속한 4개의 연속화소로 규정되고, 4화소 중에서 인접하는 2화소끼리 짝지어 두 그룹으로 나뉘고,
    한 그룹에서, 상기 전하전압 변환부 및 상기 리셋 트랜지스터는 2화소 사이에 공유되고, 상기 리셋 트랜지스터는 2화소의 각각의 상기 광전 변환 소자 사이에 배치되며,
    다른 그룹에서, 상기 전하전압 변환부 및 증폭기는 2화소 사이에서 공유되고, 상기 증폭기는 2화소의 각각의 상기 광전 변환 소자 사이에 배치되고,
    각각의 리셋 트랜지스터의 드레인 전극에 펄스가 인가되고, 각각의 증폭기의 드레인 전극에 정전위가 인가되는 것을 특징으로 하는 촬상 장치.
  18. 제 17항에 있어서,
    상기 증폭기 전원의 전압 레벨은 고정되고, 상기 리셋 트랜지스터 전원은 제1 전압 레벨 또는 상기 제1 전압 레벨보다 높으며 또한 상기 증폭기 전원의 전압 레벨보다 높은 제2 전압 레벨을 선택적으로 취하는 것을 특징으로 하는 촬상 장치.
  19. 제 17항에 있어서,
    상기 화소 어레이와 동일 기판상에 형성된 승압 회로를 더 포함하고,
    상기 리셋 트랜지스터 전원의 전압 레벨은 상기 승압 회로가 상기 증폭기 전원의 전압 레벨을 승압한 결과 생성되는 것을 특징으로 하는 촬상 장치.
KR1020160021813A 2008-10-22 2016-02-24 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기 KR20160030139A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008271673A JP4735702B2 (ja) 2008-10-22 2008-10-22 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JPJP-P-2008-271673 2008-10-22
JP2008316452A JP5012782B2 (ja) 2008-12-12 2008-12-12 撮像装置
JPJP-P-2008-316452 2008-12-12
JP2009129783A JP5306906B2 (ja) 2009-05-29 2009-05-29 固体撮像装置、固体撮像装置の駆動方法および電子機器
JPJP-P-2009-129783 2009-05-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20090099594A Division KR20100044708A (ko) 2008-10-22 2009-10-20 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170054158A Division KR101836039B1 (ko) 2008-10-22 2017-04-27 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20160030139A true KR20160030139A (ko) 2016-03-16

Family

ID=41506405

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20090099594A KR20100044708A (ko) 2008-10-22 2009-10-20 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
KR1020160021813A KR20160030139A (ko) 2008-10-22 2016-02-24 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
KR1020170054158A KR101836039B1 (ko) 2008-10-22 2017-04-27 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20090099594A KR20100044708A (ko) 2008-10-22 2009-10-20 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170054158A KR101836039B1 (ko) 2008-10-22 2017-04-27 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기

Country Status (5)

Country Link
US (4) US8570412B2 (ko)
EP (3) EP2393117B1 (ko)
KR (3) KR20100044708A (ko)
CN (1) CN101729805B (ko)
TW (1) TWI433307B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979375B2 (ja) * 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5374110B2 (ja) * 2008-10-22 2013-12-25 キヤノン株式会社 撮像センサ及び撮像装置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011091341A (ja) * 2009-10-26 2011-05-06 Toshiba Corp 固体撮像装置
US9000500B2 (en) 2009-12-30 2015-04-07 Omnivision Technologies, Inc. Image sensor with doped transfer gate
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5530284B2 (ja) * 2010-07-22 2014-06-25 パナソニック株式会社 固体撮像装置及び撮像装置
US9103724B2 (en) * 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
US9001240B2 (en) * 2011-01-20 2015-04-07 Semiconductor Components Industries, Llc Common element pixel architecture (CEPA) for fast speed readout
JP5744543B2 (ja) * 2011-01-31 2015-07-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP5377549B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 固体撮像装置
KR101251744B1 (ko) * 2011-04-13 2013-04-05 엘지이노텍 주식회사 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
KR101241553B1 (ko) * 2011-04-13 2013-03-11 엘지이노텍 주식회사 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
KR20130011692A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 깊이 영상과 컬러 영상을 획득하는 픽셀 구조를 가진 이미지 센서
ITUD20110149A1 (it) * 2011-09-29 2013-03-30 Monica Vatteroni Dispositivo fotorilevatore per sensori elettro-ottici a dinamica di luce variabile
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP5911767B2 (ja) * 2012-07-13 2016-04-27 株式会社東芝 固体撮像装置
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
US9100600B2 (en) 2013-07-10 2015-08-04 Samsung Electronics Co., Ltd. Anti-blooming shutter control in image sensors
KR102083776B1 (ko) * 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
JP6151850B2 (ja) * 2014-03-28 2017-06-21 富士フイルム株式会社 内視鏡システム、内視鏡システムのプロセッサ装置、及び内視鏡システムの作動方法
US9531976B2 (en) * 2014-05-29 2016-12-27 Semiconductor Components Industries, Llc Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
KR102134636B1 (ko) 2014-07-14 2020-07-16 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP2016082306A (ja) * 2014-10-10 2016-05-16 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
CN104482370B (zh) * 2014-11-20 2017-02-22 深圳一电科技有限公司 拍摄设备固定装置、拍摄系统及拍摄系统的控制方法
KR102348682B1 (ko) * 2014-12-05 2022-01-06 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
JP6457822B2 (ja) * 2015-01-21 2019-01-23 キヤノン株式会社 光電変換装置及び撮像システム
KR102301620B1 (ko) * 2015-02-02 2021-09-14 삼성전자주식회사 빛 샘 보정을 위한 촬영 장치 및 방법
JP2016225774A (ja) * 2015-05-29 2016-12-28 キヤノン株式会社 撮像素子および撮像装置
WO2017022218A1 (ja) * 2015-08-04 2017-02-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
JPWO2017022220A1 (ja) * 2015-08-04 2018-05-31 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR102453812B1 (ko) * 2016-01-19 2022-10-14 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 구동 방법
KR102476722B1 (ko) * 2016-02-12 2022-12-14 에스케이하이닉스 주식회사 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
US9979912B2 (en) 2016-09-12 2018-05-22 Semiconductor Components Industries, Llc Image sensors with power supply noise rejection capabilities
JP6436953B2 (ja) 2016-09-30 2018-12-12 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
KR102617430B1 (ko) * 2016-11-08 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
US10638054B2 (en) * 2017-01-25 2020-04-28 Cista System Corp. System and method for visible and infrared high dynamic range sensing
KR102333610B1 (ko) 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
CN110291782B (zh) * 2017-03-13 2020-09-29 华为技术有限公司 Cmos图像传感器
CN117577652A (zh) * 2017-06-02 2024-02-20 索尼半导体解决方案公司 固态摄像装置和电子设备
US11016193B2 (en) * 2017-07-05 2021-05-25 Ouster, Inc. Light ranging device having an electronically scanned emitter array
CN111034177B (zh) * 2017-09-14 2022-06-28 新唐科技日本株式会社 固体摄像装置以及具备该固体摄像装置的摄像装置
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7054639B2 (ja) * 2018-03-16 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP7148269B2 (ja) 2018-05-02 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
US10630897B2 (en) * 2018-06-01 2020-04-21 Semiconductor Components Industries, Llc Image sensors with charge overflow capabilities
WO2020093197A1 (en) * 2018-11-05 2020-05-14 Huawei Technologies Co., Ltd. Image sensor and control method therefor
US10727268B1 (en) * 2019-01-25 2020-07-28 Smartsens Technology (Cayman) Co., Ltd CMOS image sensor with compact pixel layout
US11107847B2 (en) * 2019-04-19 2021-08-31 BAE Systems Imaging Solutions Inc. Pixel and imaging array with reduced dark current adapted to low light imaging
WO2020234646A1 (en) * 2019-05-21 2020-11-26 Sony Semiconductor Solutions Corporation Power supply contact sharing for imaging devices
FR3096855B1 (fr) * 2019-06-03 2022-08-05 St Microelectronics Grenoble 2 Capteur d'image et son procédé de commande
CN111355906A (zh) * 2020-03-13 2020-06-30 中国电子科技集团公司第四十四研究所 一种基于ccd与cmos集成技术的图像传感器
KR20210145390A (ko) * 2020-05-25 2021-12-02 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220077735A (ko) * 2020-12-02 2022-06-09 삼성전자주식회사 이미지 센서 및 이미지 센서의 픽셀 어레이

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787400A (ja) 1993-09-13 1995-03-31 Hitachi Ltd Ｃｃｄ固体撮像素子
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP3466886B2 (ja) 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP3854720B2 (ja) 1998-05-20 2006-12-06 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US6734906B1 (en) * 1998-09-02 2004-05-11 Canon Kabushiki Kaisha Image pickup apparatus with photoelectric conversion portions arranged two dimensionally
US6388242B1 (en) * 1998-10-14 2002-05-14 Photobit Corporation Micro power micro-sized CMOS active pixel
JP2001241491A (ja) 2000-02-29 2001-09-07 Togawa Rubber Co Ltd 防振装置
JP4721380B2 (ja) 2000-04-14 2011-07-13 キヤノン株式会社 固体撮像装置および撮像システム
US7053945B1 (en) * 2000-07-26 2006-05-30 Micron Technolopgy, Inc. Image sensor having boosted reset
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4248256B2 (ja) 2003-01-07 2009-04-02 パナソニック株式会社 固体撮像装置
DE602004020444D1 (de) * 2003-01-08 2009-05-20 Cypress Semiconductor Corp Aktiver cmos-pixel mit hard- und soft-reset
JP2004241491A (ja) 2003-02-04 2004-08-26 Seiko Epson Corp 固体撮像装置
KR100618245B1 (ko) * 2003-02-13 2006-09-01 마츠시타 덴끼 산교 가부시키가이샤 고체촬상장치, 그 구동방법 및 이를 이용한 카메라
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
JP4553612B2 (ja) 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置
KR100608105B1 (ko) 2004-04-14 2006-08-02 엠텍비젼 주식회사 Cmos 이미지 센서
DE602004017969D1 (de) * 2004-06-05 2009-01-08 St Microelectronics Res & Dev Bildsensor mit geteilten Rücksetz-Signalen und Zeilenauswahl
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
US7334211B1 (en) * 2004-12-30 2008-02-19 Ess Technology, Inc. Method for designing a CMOS sensor using parameters
JP2006210468A (ja) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 固体撮像装置
KR100657863B1 (ko) * 2005-02-07 2006-12-14 삼성전자주식회사 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
US7619670B2 (en) * 2005-04-26 2009-11-17 Micron Technology Inc. Rolling shutter for prevention of blooming
US7342213B2 (en) * 2005-06-01 2008-03-11 Eastman Kodak Company CMOS APS shared amplifier pixel with symmetrical field effect transistor placement
JP2007067379A (ja) 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4602889B2 (ja) 2005-10-03 2010-12-22 シャープ株式会社 増幅型固体撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP4747781B2 (ja) 2005-10-27 2011-08-17 船井電機株式会社 撮像装置
JP4851164B2 (ja) 2005-10-31 2012-01-11 シャープ株式会社 増幅型固体撮像装置
KR100877691B1 (ko) 2005-12-08 2009-01-09 한국전자통신연구원 이미지 센서 및 이미지 센서의 트랜스퍼 트랜지스터 구동방법
JP4777772B2 (ja) * 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP4747858B2 (ja) 2006-01-27 2011-08-17 船井電機株式会社 撮像装置
KR100808014B1 (ko) * 2006-09-11 2008-02-28 (주)실리콘화일 3개의 트랜지스터를 구비하는 단위픽셀 및 이를 구비하는픽셀 어레이
JP4957238B2 (ja) 2006-12-27 2012-06-20 ソニー株式会社 固体撮像装置
JP2008172580A (ja) 2007-01-12 2008-07-24 Toshiba Corp 固体撮像素子及び固体撮像装置
JP4888125B2 (ja) 2007-01-12 2012-02-29 ソニー株式会社 固体撮像装置、撮像装置
JP4215167B2 (ja) * 2007-01-16 2009-01-28 シャープ株式会社 増幅型固体撮像装置および電子情報機器
JP4804410B2 (ja) 2007-04-18 2011-11-02 三菱電機株式会社 発電計画策定装置および発電計画策定方法
JP5163935B2 (ja) 2007-05-17 2013-03-13 ソニー株式会社 イメージセンサ
JP5104036B2 (ja) 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
JP4320686B2 (ja) 2007-11-26 2009-08-26 トヨタ自動車株式会社 燃料電池システムおよびその電流制限方法
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5181840B2 (ja) * 2008-05-30 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件

Also Published As

Publication number Publication date
US20160088254A1 (en) 2016-03-24
KR20170053156A (ko) 2017-05-15
EP2595191A1 (en) 2013-05-22
EP2180514A2 (en) 2010-04-28
EP2393117A1 (en) 2011-12-07
US9247172B2 (en) 2016-01-26
EP2393117A8 (en) 2012-01-11
US9781371B2 (en) 2017-10-03
US10136092B2 (en) 2018-11-20
US8570412B2 (en) 2013-10-29
TWI433307B (zh) 2014-04-01
CN101729805A (zh) 2010-06-09
US20100097508A1 (en) 2010-04-22
EP2180514A3 (en) 2011-03-23
EP2393117B1 (en) 2013-07-31
EP2180514B1 (en) 2016-02-24
EP2595191B1 (en) 2018-09-05
KR101836039B1 (ko) 2018-03-07
US20140042302A1 (en) 2014-02-13
KR20100044708A (ko) 2010-04-30
TW201030951A (en) 2010-08-16
US20180007306A1 (en) 2018-01-04
CN101729805B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
KR101836039B1 (ko) 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
KR101799262B1 (ko) 촬상소자 및 촬상장치
JP4979893B2 (ja) 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
KR101945051B1 (ko) 전자 기기 및 전자 기기의 구동 방법
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8743252B2 (en) Solid-state imaging device for high density CMOS image sensor, and driving method thereof
KR101945052B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
JP4735702B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8766160B2 (en) Solid-state imaging device and imaging device
JP5012782B2 (ja) 撮像装置
JP5234100B2 (ja) 固体撮像装置および撮像装置
JP2021068758A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5306906B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP6053321B2 (ja) 固体撮像装置
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment