KR20220077735A - 이미지 센서 및 이미지 센서의 픽셀 어레이 - Google Patents

이미지 센서 및 이미지 센서의 픽셀 어레이 Download PDF

Info

Publication number
KR20220077735A
KR20220077735A KR1020200166961A KR20200166961A KR20220077735A KR 20220077735 A KR20220077735 A KR 20220077735A KR 1020200166961 A KR1020200166961 A KR 1020200166961A KR 20200166961 A KR20200166961 A KR 20200166961A KR 20220077735 A KR20220077735 A KR 20220077735A
Authority
KR
South Korea
Prior art keywords
pixels
pixel
sub
shared
shared pixels
Prior art date
Application number
KR1020200166961A
Other languages
English (en)
Inventor
김무영
정재진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200166961A priority Critical patent/KR20220077735A/ko
Priority to CN202111453885.7A priority patent/CN114598831A/zh
Priority to US17/539,586 priority patent/US11825226B2/en
Publication of KR20220077735A publication Critical patent/KR20220077735A/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/3741—
    • H04N5/37455—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Abstract

이미지 센서 및 이미지 센서의 픽셀 어레이가 개시된다. 이미지 센서는, 제1 방향 및 제2 방향으로 배치되고, 각각이 동일한 플로팅 디퓨전 노드에 연결되는 복수의 광전 변환 소자를 포함하는 복수의 공유 픽셀, 및 상기 복수의 공유 픽셀에 연결되고 상기 제2 방향으로 연장되며 상기 제1 방향으로 나란하게 배치되는 복수의 컬럼 라인을 포함하는 픽셀 어레이 및 상기 복수의 컬럼 라인 각각에 연결되는 복수의 아날로그-디지털 변환기(ADC)를 포함하고, 상기 복수의 ADC 각각이 상기 복수의 컬럼 라인 중 대응하는 컬럼 라인으로부터 수신되는 센싱 신호를 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함하고, 상기 복수의 공유 픽셀 중에서 상기 제1 방향 및 상기 제2 방향 중 적어도 한 방향으로 나란하게 연속 배치되며 제1 색상의 광 신호를 센싱하는 적어도 2개의 공유 픽셀이 상기 복수의 컬럼 라인 중 서로 다른 컬럼 라인에 연결될 수 있다.

Description

이미지 센서 및 이미지 센서의 픽셀 어레이{Image sensor and pixel array of image sensor}
본 개시의 기술적 사상은 이미지 센서에 관한 것으로서, 보다 상세하게는 이미지 센서의 픽셀 어레이의 출력 라인 연결 방식 및 독출 방식에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광 감지 소자를 이용해 대상물의 이미지를 생성한다. 최근 고해상도 구현이 가능한 CMOS (Complementary Metal-Oxide Semiconductor) 기반의 이미지 센서가 널리 사용되고 있다. 고해상도 구현을 위해 픽셀의 집적도를 증가시킬수록 픽셀당 광전 변환 소자의 면적이 작아져서 감도(sensitivity) 및 포화 신호량이 감소될 수 있다. 광전 변환 소자의 면적을 가능한 최대화하여 수광 효율을 높이기 위해서 다수의 광전 변환 소자가 플로팅 디퓨전 노드 및 독출 소자들를 공유하는 픽셀 센서 어레이가 적용되고 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 다수의 광전 변환 소자가 플로팅 디퓨전 노드를 공유하는 구조를 갖는 픽셀 어레이에서 독출(readout) 효율이 향상되는 출력 라인 연결 방식 및 독출 방식을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상에 따른 이미지 센서는, 제1 방향 및 제2 방향으로 배치되고, 각각이 동일한 플로팅 디퓨전 노드(및 출력 회로)에 연결되는 복수의 서브 픽셀을 포함하는 복수의 공유 픽셀, 및 상기 복수의 공유 픽셀에 연결되고 상기 제2 방향으로 연장되며 상기 제1 방향으로 나란하게 배치되는 복수의 컬럼 라인을 포함하는 픽셀 어레이 및 상기 복수의 컬럼 라인 각각에 연결되는 복수의 아날로그-디지털 변환기(ADC)를 포함하고, 상기 복수의 ADC 각각이 상기 복수의 컬럼 라인 중 대응하는 컬럼 라인으로부터 수신되는 센싱 신호를 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함하고, 상기 복수의 공유 픽셀 중에서 상기 제1 방향 및 상기 제2 방향 중 적어도 한 방향으로 나란하게 연속 배치되며 제1 색상의 광 신호를 센싱하는 적어도 2개의 제1 공유 픽셀이 상기 복수의 컬럼 라인 중 제1 컬럼 라인에 연결될 수 있다.
본 개시의 기술적 사상에 따른 이미지 센서는, 제1 방향 및 제2 방향으로 배치되고, 각각이 동일한 플로팅 디퓨전 노드에 연결되는 복수의 광전 변환 소자를 포함하는 복수의 공유 픽셀, 및 상기 복수의 공유 픽셀에 연결되고 상기 제2 방향으로 연장되며 상기 제1 방향으로 나란하게 배치되는 복수의 컬럼 라인을 포함하는 픽셀 어레이 및 상기 복수의 컬럼 라인 각각에 연결되는 복수의 ADC를 포함하고, 상기 복수의 ADC 각각이 상기 복수의 컬럼 라인 중 대응하는 컬럼 라인으로부터 수신되는 센싱 신호를 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함하고, 상기 복수의 공유 픽셀 중에서 상기 제1 방향 및 상기 제2 방향 중 적어도 한 방향으로 나란하게 연속 배치되며 제1 색상의 광 신호를 센싱하는 적어도 2개의 공유 픽셀이 상기 복수의 컬럼 라인 중 서로 다른 컬럼 라인에 연결될 수 있다.
본 개시의 기술적 사상에 따른 이미지 센서의 픽셀 어레이는, 제1 방향 및 제2 방향으로 행열로 배치된 복수의 서브 픽셀 및 상기 제2 방향으로 연장되고, 각각이 상기 복수의 서브 픽셀 중 제1 방향으로 인접한 두 서브 픽셀 사이에 배치되는 복수의 출력 라인을 포함하고, 상기 복수의 서브 픽셀 중 제1 색상의 광 신호를 센싱하며 상기 복수의 서브 픽셀 중 행열로 배치된 9개의 서브 픽셀을 포함하는 제1 픽셀이 상기 복수의 출력 라인 중 제1 출력 라인에 연결될 수 있다.
본 개시의 기술적 사상에 따른 이미지 센서 및 이미지 센서의 픽셀 어레이에 따르면 픽셀 어레이의 서브 픽셀들의 컬럼 별로 하나의 출력 라인이 배치되고, 픽셀에 포함되고, 각각이 플로팅 디퓨전 노드를 공유하는 복수의 광전 변환 소자를 포함하는 복수의 공유 픽셀이 하나의 출력 라인에 연결될 수 있다. 이에 따라, 픽셀 어레이의 출력 라인의 개수가 감소될 수 있어 이미지 센서의 전력 소모가 감소되고 및 한 프레임의 이미지 데이터를 생성하기 위한 독출 횟수가 감소되어 이미지 센서가 고속 동작할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서를 개략적으로 나타내는 블록도이다.
도 2a 및 도 2b는 본 개시의 예시적 실시예에 따른 이미지 센서의 픽셀 어레이의 실시예들을 개략적으로 나타내는 도면이다.
도 3a 및 도 3b는 본 개시의 예시적 실시예들에 다른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 4는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 픽셀 구조를 예시적으로 나타내는 회로도이다.
도 5는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 공유 픽셀을 예시적으로 나타내는 수직 단면도이다.
도 6a 및 6b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다.
도 7a 및 7b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다.
도 8a 내지 도 8b는 본 개시의 예시적 실시예에 따른 이미지 센서가 제1 독출 모드 및 제2 독출 모드로 동작할 때 생성되는 이미지 데이터를 나타낸다.
도 9는 본 개시의 예시적 실시예들에 다른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 10a 및 10b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다.
도 11a 및 11b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다.
도 12는 본 개시의 예시적 실시예에 따른 도 3a의 픽셀 어레이의 구조 및 출력 라인 연결 방식의 비교예를 나타낸다.
도 13a 및 도 13b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 14a 및 도 14b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 15a는 본 개시의 예시적 실시예에 따른 이미지 센서에 구비되는 픽셀 어레이를 일 예를 나타내며, 도 15b는 도 15a의 픽셀 어레이의 수직 단면도이다.
도 16은 본 개시의 예시적 실시예에 따른 도 14a의 픽셀 어레이의 일 구현예를 나타낸다.
도 17a 및 도 17b는 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다.
도 18은 도 17a 및 도 17b의 카메라 모듈의 상세 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서(100)를 개략적으로 나타내는 블록도이고, 도 2a 및 도 2b는 본 개시의 예시적 실시예에 따른 이미지 센서(100)의 픽셀 어레이(110)의 실시예들을 개략적으로 나타내는 도면이다.
본 개시의 예시적 실시예에 따른 이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있으며, 실시예에 있어서 오토 포커싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 아날로그-디지털 변환 회로(130)(이하 ADC 회로라고 함), 타이밍 컨트롤러(140), 이미지 신호 프로세서(150)를 포함할 수 있다.
픽셀 어레이(110)는 렌즈(LS)를 통해 입사되는 대상체로부터 반사되는 광 신호를 수신하고, 광 신호를 전기 신호로 변환할 수 있다. 실시예에 있어서 픽셀 어레이(110)는 CMOS(Complementary Metal Oxide Semiconductor)로 구현될 수 있다.
픽셀 어레이(110)는 복수의 로우 라인(RL), 복수의 컬럼 라인(CL)(또는 출력 라인이라고 함) 및 복수의 로우 라인(RL) 및 복수의 컬럼 라인(CL)과 접속되며, 행열로 배열된 복수의 픽셀(PX)을 포함한다.
복수의 픽셀(PX) 각각은 광전 변환 소자를 이용하여, 수신되는 광 신호를 센싱할 수 있다. 복수의 픽셀(PX)은 광 신호의 광량을 검출하고, 검출된 광량을 나타내는 전기적 신호인 센싱 신호를 출력할 수 있다. 복수의 픽셀(PX)은 레드(red) 픽셀, 그린(green) 픽셀, 및 블루(blue) 픽셀을 포함할 수 있다. 레드 픽셀은, 가시광 영역 중에서 레드 영역의 파장들에 응답하여, 레드 컬러 광 신호에 상응하는 센싱 신호를 생성할 수 있다. 그린 픽셀은, 가시광 영역 중에서 그린 영역의 파장들에 응답하여, 그린 컬러 광 신호에 상응하는 센싱 신호를 생성할 수 있다. 블루 픽셀은, 가시광 영역 중에서 블루 영역의 파장들에 응답하여, 블루 컬러 광 신호에 상응하는 센싱 신호를 생성할 수 있다. 그러나, 이에 한정되는 것은 아니며, 복수의 픽셀(PX)은 화이트 픽셀을 더 포함할 수 있다. 다른 예로서, 복수의 픽셀(PX)은 시안(cyan) 픽셀, 옐로우(yellow) 픽셀, 마젠타(magenta) 픽셀, 또는 화이트 픽셀을 포함할 수도 있다.
도 2a 및 도 2b에 예시적으로 도시된 픽셀 어레이(도 1의 10 및 도 2b의 20)가 도 1의 픽셀 어레이(110)에 적용될 수 있다. 도 2a 및 도 2b에 도시된 바와 같이 복수의 픽셀(PX), 예컨대 제1 내지 제4 픽셀(PX1~PX4)은 행열로 배치될 수 있으며, 복수의 픽셀(PX) 각각은 행열로 배치된 복수의 서브 픽셀(SPX)을 포함할 수 있다. 도시되지 않았으나 복수의 로우 라인(RL)(row line)은 픽셀 어레이(110) 내에서 제1 방향(예컨대 X축 방향)으로 연장되며, 제2 방향(예컨대 Y축 방향)으로 나란하게 배치될 수 있다. 복수의 컬럼 라인(CL)(column line)은 제2 방향으로 연장되고 제1 방향으로 나란하게 배치될 수 있다.
제1 방향(예컨대 X축 방향) 및 제2 방향(예컨대 Y축 방향)으로 연속하여 나란하게 배치된 2개의 픽셀(PX)은 서로 다른 색상의 광 신호를 센싱할 수 있다. 예컨대 제1 픽셀(PX1) 및 제2 픽셀 (PX2)은 서로 다른 색상의 광 신호를 센싱할 수 있으며, 또한 제1 픽셀(PX1) 및 제3 픽셀(PX3)은 서로 다른 색상의 광 신호를 센싱할 수 있다. 하나의 픽셀(PX)에 포함된 복수의 서브 픽셀(SPX)은 동일한 색상의 컬러 필터를 포함할 수 있으며, 동일한 색상의 광 신호를 센싱할 수 있다. 실시예에 있어서, 대각선 방향으로 배치되는 제1 픽셀(PX1) 및 제4 픽셀(PX4)은 그린 색상 광 신호를 센싱하고, 다른 대각선 방향으로 배치되는 제2 픽셀 (PX2) 및 제3 픽셀(PX3)은 레드 색상 광 신호, 및 블루 색상 광 신호를 각각 센싱할 수 있다. 제1 픽셀(PX1), 제2 픽셀(PX2), 제3 픽셀(PX3) 및 제4 픽셀(PX4)은 제1 그린 픽셀, 레드 픽셀, 블루 픽셀 및 제2 그린 픽셀로 각각 지칭될 수 있다.
픽셀 어레이(110)에서, 제1 내지 제4 픽셀(PX1~PX4)의 조합, 다시 말해서, 2
Figure pat00001
2 행열로 배치되는 제1 내지 제4 픽셀(PX1~PX4)을 포함하는 픽셀 그룹이 제1 방향 및 제2 방향으로 연속적으로 배치될 수 있다.
하나의 픽셀(PX)에 포함되는 복수의 서브 픽셀(SPX)은 복수의 공유 픽셀(FPX)로 구분될 수 있다. 복수의 공유 픽셀(FPX) 각각은 플로팅 디퓨전 노드(FD), 플로팅 디퓨전 노드(FD)에 축적된 광전하에 대응하는 센싱 신호를 출력하기 위한 독출 소자들, 및 제1 방향(예컨대 X축 방향) 및 제2 방향(예컨대 Y축 방향) 중 적어도 하나의 방향으로 연속 배치되며 플로팅 디퓨전 노드(FD)를 공유하는 복수의 서브 픽셀들(SPX)을 포함할 수 있다. 공유 픽셀(FPX)은 서브 픽셀 그룹으로 지칭될 수 있다.
예를 들어, 도 2a의 픽셀 어레이(10)에서 하나의 픽셀(PX)은 X축 방향으로 연속 배치되는 3개의 공유 픽셀(FPX)을 포함하고, 3개의 공유 픽셀(FPX) 각각은 Y축 방향으로 연속 배치되며 플로팅 디퓨전 노드(FD)를 공유하는 3개의 서브 픽셀(SPX)을 포함할 수 있다. 다른 예로서, 도 2b의 픽셀 어레이(20)에서 하나의 픽셀(PX)은 X축 방향 및 Y축 방향으로 연속 배치되는 4 개의 공유 픽셀(FPX)을 포함하고, 4 개의 공유 픽셀(FPX) 각각은 X축 방향 및 Y축 방향으로 연속 배치되며 플로팅 디퓨전 노드(FD)를 공유하는 4 개의 서브 픽셀(SPX)을 포함할 수 있다. 그러나, 본 개시의 기술적 사상이 도 2a의 픽셀 어레이(10) 및 도 2b의 픽셀 어레이(20)이의 구조에 제한되는 것은 아니며, 픽셀(PX)에 포함되는 공유 픽셀들(FPX)의 개수 및 배치 방향, 그리고, 공유 픽셀(FPX)에 포함하는 서브 픽셀들(SPX)의 개수 및 배치 방향은 가변될 수 있다.
서브 픽셀(SPX)은 광전 변환 소자, 컬러 필터 및 마이크로 렌즈를 포함할 수 있으며, 광전 변환 소자를 이용하여 마이크로 렌즈를 통해 수신되는 광 신호를 센싱할 수 있다. 본 개시에서 서브 픽셀(SPX)은 센싱 픽셀로 지칭될 수도 있다. 예를 들어, 광전 변환 소자는 포토 다이오드, 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode), 유기 포토 다이오드, 유기 포토 필름 등을 포함할 수 있다. 이하 본 개시에서 광전 변환 소자로서 포토 다이오드를 예를 들어 설명하기로 한다.
공유 픽셀(FPX)은 복수의 서브 픽셀(SPX) 및 플로팅 디퓨전 노드(FD)를 포함할 수 있으며, 또한, 복수의 독출 소자들을 포함할 수 있다. 복수의 독출 소자들은 로우 라인(RL)을 통해 수신되는 제어 신호들을 기초로 동작할 수 있다.
실시예에 있어서, 하나의 픽셀(PX)에 포함되는 복수의 공유 픽셀(FPX)이 하나의 컬럼 라인(CL)에 연결될 수 있다. 실시예에 있어서 복수의 공유 픽셀(FPX) 중 적어도 2개의 공유 픽셀(FPX)이 하나의 컬럼 라인(CL)에 연결될 수 있다. 실시예에 있어서, 복수의 공유 픽셀(FPX) 중 적어도 2개의 공유 픽셀이 서로 다른 컬럼 라인(CL)에 연결될 수 있다. 복수의 공유 픽셀(FPX)과 복수의 컬럼 라인(CL)의 연결 구조는 픽셀 어레이(110)의 독출 효율 및 이미지 센서(100)의 프레임 레이트에 영향을 미친다. 본 개시의 예시적 실시예에 따른 픽셀 어레이(110)의 복수의 공유 픽셀(PFX)과 복수의 컬럼 라인(CL)의 연결 관계, 및 복수의 컬럼 라인(CL)의 배치에 대하여 도 3a 내지 도 16을 참조하여 상세하게 후술하기로 한다.
계속하여 도 1을 참조하면, 로우 드라이버(120)는 타이밍 컨트롤러(140)의 제어에 따라, 각 로우에 배치된 픽셀들(PX)의 동작을 제어할 수 있는 복수의 제어 신호를 생성할 수 있다. 로우 드라이버(120)는 복수의 로우 라인(RL)을 통해 복수의 제어 신호를 픽셀 어레이(110)의 복수의 픽셀(PX) 각각에 제공할 수 있다. 로우 드라이버(120)로부터 제공되는 복수의 제어 신호에 응답하여, 픽셀 어레이(110)가 로우(row) 단위로 구동될 수 있다. 실시예에 있어서, 적어도 2개의 로우에 동일한 제어 신호들이 제공될 수 있으며, 픽셀 어레이(110)는 적어도 2개의 로우 단위로 구동될 수 있다.
로우 드라이버(120)의 제어에 따라 픽셀 어레이(110)는 복수의 컬럼 라인(CL)을 통해 복수의 센싱 신호를 출력할 수 있다.
ADC 회로(130)는 복수의 컬럼 라인(CL)을 통해 수신되는 복수의 센싱 신호 각각을 아날로그-디지털 변환할 수 있다. ADC 회로(130)는 복수의 컬럼 라인(CL) 각각에 대응하는 아날로그-디지털 변환기(이하, ADC라고 함)를 포함할 수 있으며, ADC는 대응하는 컬럼 라인(CL)을 통해 수신되는 센싱 신호를 픽셀 값으로 변환할 수 있다. 이미지 센서(110)의 동작 모드에 따라, 픽셀 값은 서브 픽셀(SPX)에 센싱되는 광 량을 나타내거나 또는 픽셀(PX)에서 센싱되는 광 량을 나타낼 수 있다.
ADC는 수신되는 신호를 샘플링 및 홀딩하기 위한 CDS(correlated double sampling) 회로를 포함할 수 있으며, CDS 회로는 상관 이중 샘플링 방식으로 센싱 신호를 샘플링 및 홀딩할 수 있다. CDS 회로는 픽셀(PX) 또는 공유 픽셀(PX)이 리셋 상태일 때의 노이즈 신호 및 센싱 신호를 이중 샘플링하고, 센싱 신호와 노이즈 신호의 차이에 해당하는 신호를 출력할 수 있다. ADC는 카운터를 포함할 수 있으며 카운터는 CDS 회로로부터 수신되는 신호를 카운팅 하여 픽셀 값을 생성할 수 있다. 예를 들어, CDS 회로는 OTA(Operational Transconductance Amplifier), 차동 증폭기 등으로 구현될 수 있다. 카운터는 업-카운터와 연산회로, 업/다운 카운터, 비트-와이즈 인버젼 카운터 등으로 구현될 수 있다.
타이밍 컨트롤러(140)는 로우 드라이버(120) 및 ADC 회로(130)의 동작을 제어하는 타이밍 제어 신호들을 생성할 수 있다. 로우 드라이버(120) 및 ADC 회로(130)는 타이밍 컨트롤러(140)로부터의 타이밍 제어 신호들을 기초로 전술한 바와 같이 픽셀 어레이(110)를 로우 단위 또는 적어도 2개의 로우 단위로 구동하고, 또한 복수의 컬럼 라인(CL)을 통해 수신되는 복수의 센싱 신호들을 픽셀 값으로 변환할 수 있다.
이미지 신호 프로세서(150)는 ADC 회로(130)로부터 제1 이미지 데이터(IDT1), 예컨대 가공되지 않은 이미지 데이터를 수신하고, 제1 이미지 데이터(IDT1)에 대하여 신호 처리를 수행할 수 있다. 이미지 신호 프로세서(150)는 블랙 레벨 보상, 렌즈 쉐이딩 보상, 크로스 토크 보상 및 배드 픽셀 보정 등의 신호 처리를 수행할 수 있다.
이미지 신호 프로세서(150)에서 출력되는 제2 이미지 데이터(IDT2), 예컨대 신호 처리된 이미지 데이터는 프로세서(200)로 전송될 수 있다. 프로세서(220)는 이미지 센서(100)가 탑재되는 전자 장치의 호스트 프로세서일 수 있으며, 예컨대 모바일 단말의 어플리케이션 프로세서일 수 있다. 이미지 센서(100)는 설정된 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에 기반한 데이터 통신 방식에 따라 제2 이미지 데이터(IDT2)를 프로세서(200)로 전송할 수 있다.
도 3a 및 도 3b는 본 개시의 예시적 실시예들에 다른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다. 도 3a 및 도 3b는 도 2a의 픽셀 어레이(10)를 보다 구체적으로 나타낸다. 도 2a를 함께 참조하여 설명하기로 한다.
설명의 편의를 위하여, 도 2a의 픽셀 어레이(10)에 구비되는 복수의 픽셀(PX) 중 X축 상에서 동일한 위치에 배치되는 3개의 픽셀, 예컨대 제1 내지 제3 픽셀(PXa, PXb, PXc)이 도시되었으며, 제1 내지 제3 픽셀(PXa, PXb, PXc)에 연결되는 컬럼 라인들(CL), 예컨대 제1 내지 제3 컬럼 라인(CL1~CL3)이 도시되었다. 제1 픽셀(PXa), 제2 픽셀(PXb) 및 제3 픽셀(PXc)은 동일한 색상의 광 신호를 센싱할 수 있다. 제1 픽셀(PXa), 제2 픽셀(PXb) 및 제3 픽셀(PXc) 사이에는 다른 색상의 픽셀이 배치될 수 있다. 예컨대 제1 픽셀(PXa), 제2 픽셀(PXb) 및 제3 픽셀(PXc)은 그린 픽셀이고, 제1 픽셀(PXa), 제2 픽셀(PXb) 및 제3 픽셀(PXc) 사이에 레드 컬러 또는 블루 컬러 픽셀이 배치될 수 있다.
도 3a를 참조하면, 픽셀(PXa)은 행열로 배열된 9개의 서브 픽셀(SPX)을 포함할 수 있다. 제2 방향(예컨대 Y축 방향)으로 연속 배치되는 3개의 서브 픽셀(SPX)이 플로팅 디퓨전 노드(FD)를 공유할 수 있으며, 공유 픽셀(FPX)에 포함될 수 있다. 3개의 공유 픽셀, 예컨대 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)은 제1 방향(예컨대 X축 방향)으로 나란하게 연속 배치될 수 있다. 픽셀(PXb) 및 픽셀(PXc)도 픽셀(PXa)과 동일한 구조를 가지므로 중복되는 설명은 생략하기로 한다.
Y축 방향으로 연장되는 복수의 컬럼 라인(CL), 예컨대 제1 내지 제3 컬럼 라인(CL1~CL3)이 X축 방향으로 나란하게 배치될 수 있다. X축 상에서 동일한 위치에 배치된 서브 픽셀들(SPX)이 픽셀 어레이(10a)의 하나의 컬럼을 구성할 수 있으며, 하나의 컬럼과 하나의 컬럼 라인(CL)이 나란하게 배치될 수 있다.
제1 내지 제3 컬럼 라인(CL1~CL3)에는 제1 내지 제3 픽셀 로드(PL1~PL3)가 각각 연결될 수 있다. 예를 들어, 픽셀 로드(PL)는 커런트 소스(current source)로 구현될 수 있으며, 컬럼 라인에 연결된 공유 픽셀(FPX)에 바이어스 전류를 제공할 수 있다. 제1 내지 제3 컬럼 라인(CL1~CL3)은 ADC 회로(130)에 구비되는 복수의 ADC, 예컨대 제1 내지 제3 ADC(ADC1~ADC3)에 각각 연결될 수 있다.
하나의 픽셀(PXa, PXb, 또는 PXc)에 구비되는 3개의 공유 픽셀(FPX)은 복수의 컬럼 라인(CL) 중 하나의 컬럼 라인(CL)에 연결될 수 있다. 예를 들어, 픽셀(PXa)에 구비되는 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)은 제1 컬럼 라인(CL1)에 연결될 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3) 각각에 구비되는 선택 트랜지스터(도 4의 SX)가 제1 컬럼 라인(CL1)에 연결될 수 있으며, 픽셀 어레이(110a)의 독출 동작 시 플로팅 디퓨전 노드(FD)에 저장된 광전하에 대응하는 센싱 신호가 선택 트랜지스터(SX)가 턴-온 되면 제1 컬럼 라인(CL1)으로 출력되고, 제1 컬럼 라인(CL1)을 통해 제1 ADC(ADC)로 제공될 수 있다.
픽셀(PXb)에 구비되는 제1 내지 제3 공유 픽셀(FPXb1~FPXb3)은 제2 컬럼 라인(CL2)에 연결되고, 픽셀(PXc)에 구비되는 제1 내지 제3 공유 픽셀(FPXc1~FPXc3)은 제c 컬럼 라인(CLc)에 연결될 수 있다.
도 3b를 참조하면, 픽셀(PXa)은 행열로 배열된 9개의 서브 픽셀(SPX)을 포함할 수 있다. 제1 방향(예컨대 X축 방향)으로 연속 배치되는 3개의 서브 픽셀(SPX)이 플로팅 디퓨전 노드(FD)를 공유할 수 있으며, 공유 픽셀(FPX)에 포함될 수 있다. 3개의 공유 픽셀(FPX), 예컨대 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)은 제2 방향(예컨대 Y축 방향)으로 나란하게 연속 배치될 수 있다. 픽셀(PXb) 및 픽셀(PXc)도 픽셀(PXa)과 동일한 구조를 가진다.
하나의 픽셀(PXa, PXb, 또는 PXc)에 구비되는 3개의 공유 픽셀(FPX)이 하나의 컬럼 라인(CL)에 연결될 수 있으며, 서로 다른 픽셀(PX)에 구비되는 공유 픽셀(FPX)들은 서로 다른 컬럼 라인(CL)에 연결될 수 있다.
도 3a 및 도 3b를 참조하여 설명한 바와 같이, 본 개시의 예시적 실시예에 따른 픽셀 어레이(10a, 10b)에서, 하나의 픽셀(PXa, PXb, 또는 PXc)에 구비되는 복수의 공유 픽셀(FPX)이 복수의 컬럼 라인(CL) 중 하나의 컬럼 라인(CL)에 연결될 수 있으며, 동일한 색상의 광 신호를 센싱하고, X축 상에서 동일한 위치에서 근접하게 배치되는 복수의 픽셀(PX), 예컨대 픽셀들(PXa, PXb 및 PXc)은 서로 다른 컬럼 라인(CL)에 연결될 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 픽셀 구조를 예시적으로 나타내는 회로도이다. 도 3a 및 도 3b의 픽셀(PXa)의 등가 회로이다.
도 4를 참조하면, 픽셀(PXa)은 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)을 포함할 수 있다.
제1 공유 픽셀(FPXa1)은, 복수의 포토 다이오드, 예컨대 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2) 및 제3 포트 다이오드(PD3), 및 복수의 포토 다이오드에 대응하는 복수의 전송 트랜지스터, 예컨대 제1 전송 트랜지스터(TX), 제2 전송 트랜지스터(TX2) 및 제3 전송 트랜지스터(TX3)를 포함할 수 있다. 그리고 제1 공유 픽셀(FPXa1)은 플로팅 디퓨전 노드(FD), 및 복수의 독출 소자, 예컨대 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있다.
제1 전송 트랜지스터(TX), 제2 전송 트랜지스터(TX2), 제3 전송 트랜지스터(TX3), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)는 복수의 로우 라인(도 1의 RL)을 통해 로우 드라이버(도1의 120)으로부터 수신되는 복수의 제어 신호들, 예컨대 제1 내지 제3 전송 제어 신호(TG1~TG3), 리셋 신호(RS), 및 선택 신호(SEL)에 응답하여 동작, 예컨대 턴-온 또는 턴-오프 할 수 있다.
제1 포토 다이오드(PD1) 및 제1 전송 트랜지스터(TX1)는 제1 서브 픽셀(SPX1)에 포함되고, 제2 포토 다이오드(PD2) 및 제2 전송 트랜지스터(TX2)는 제2 서브 픽셀(SPX2)에 포함되고, 제3 포토 다이오드(PD3) 및 제3 전송 트랜지스터(TX3)은 제3 서브 픽셀(SPX3)에 포함될 수 있다.
제1 서브 픽셀(SPX1), 제2 서브 픽셀(SPX2) 및 제3 서브 픽셀(SPX3)은 플로팅 디퓨전 노드(FD)(또는 플로팅 디퓨전 영역이라고 함) 및 복수의 독출 소자를 공유할 수 있다. 다시 말해서, 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2) 및 제3 포토 다이오드(PD3)에서 생성되는 광전하가 폴로팅 디퓨전 노드(FD)에 저장될 수 있으며, 플로팅 디퓨전 노드(FD)에 저장된 광전하에 대응하는 센싱 신호가 선택 트랜지스터(SX)를 통해 출력될 수 있다.
제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2) 및 제3 포토 다이오드(PD3) 각각은 입사되는 광의 세기에 따라 가변되는 광전하를 생성할 수 있다. 예를 들어, 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2) 및 제3 포토 다이오드(PD3) 각각은 P-N 접합 다이오드로서, 입사된 광량에 비례하여 전하, 즉, 음의 전하인 전자와 양의 전하인 정공을 생성할 수 있다.
플로팅 디퓨전 노드(FD)는 커패시터로 동작할 수 있다. 제1 전송 트랜지스터(TX1)가 게이트 단자에 인가되는 제1 전송 제어 신호(TS1)에 응답하여 턴-온(turn-on)되면, 제1 포토 다이오드(PD1)에서 생성된 전하(예컨대 광전하)가 플로팅 디퓨젼 노드(FD)에 전송되어 플로팅 디퓨젼 노드(FD)에 저장될 수 있다. 제2 전송 트랜지스터(TX2)가 게이트 단자에 인가되는 제2 전송 제어 신호(TS2)에 응답하여 턴-온되면, 제2 포토 다이오드(PD2)에서 생성된 광전하가 플로팅 디퓨젼 노드(FD)로 전송되어, 플로팅 디퓨전 노드(FD)에 저장될 수 있다. 또한, 제3 전송 트랜지스터(TX3)가 게이트 단자에 인가되는 제3 전송 제어 신호(TS3)에 응답하여 턴-온되면, 제3 포토 다이오드(PD3)에서 생성된 광전하가 플로팅 디퓨젼 노드(FD)로 전송되어, 플로팅 디퓨전 노드(FD)에 저장될 수 있다.
제1 전송 제어 신호(TS1), 제2 전송 제어 신호(TS2) 및 제3 전송 제어 신호(TS3)는 별개의 신호들이며, 따라서 제1 전송 트랜지스터(TX), 제2 전송 트랜지스터(TX2) 및 제3 전송 트랜지스터(TX3)의 턴-온 시점들은 제1 전송 제어 신호(TS1), 제2 전송 제어 신호(TS2) 및 제3 전송 제어 신호(TS3) 각각에 의해 독립적으로 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 디퓨젼 노드(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 소스 전극은 플로팅 디퓨젼 노드(FD)와 연결되며 드레인 전극은 전원 전압(VDD)에 연결될 수 있다. 리셋 트랜지스터(RX)가 게이트 단자에 인가되는 리셋 제어 신호(RS)에 응답하여 턴-온되면, 리셋 트랜지스터(RX)의 드레인 전극과 연결된 전원 전압(VDD)이 플로팅 디퓨전 노드(FD)로 전달된다. 리셋 트랜지스터(RX)가 턴-온될 때 플로팅 디퓨전 노드(FD)에 축적된 전하들이 배출되어 플로팅 디퓨전 노드(FD)가 리셋될 수 있다.
구동 트랜지스터(DX)는 소스 팔로워로서 동작할 수 있다. 구동 트랜지스터(DX)는 플로팅 디퓨전 노드(FD)에 축적된 전하량, 다시 말해서, 플로팅 디퓨전 노드(FD)의 전위에 따른 신호를 게이트 단자로 수신하고, 수신된 신호를 버퍼링하여 센싱 신호로서 출력할 수 있다. 선택 트랜지스터(SX)는 제1 컬럼 라인(CL1)에 연결될 수 있다. 선택 트랜지스터(SX)는 게이트 단자에 인가되는 제1 선택 신호(SEL)에 응답하여 턴-온 될 수 있고, 선택 트랜지스터(SX)가 턴-온 되면, 구동 트랜지스터(DX)로부터 출력된 센싱 신호가 제1 컬럼 라인(CL1)으로 출력될 수 있다.
제2 공유 픽셀(FPXa2) 및 제3 공유 픽셀(FPXa3)의 구조 및 동작은 제1 공유 픽셀(FPXa1)의 구조 및 동작과 유사하다. 제2 공유 픽셀(FPXa2) 및 제3 공유 픽셀(FPXa3) 각각은 복수의 제어 신호를 수신하고 이에 응답하여 동작할 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3) 각각에 제공되는 복수의 제어 신호는 별개의 신호들로서, 제1 공유 픽셀(FPXa1), 제2 공유 픽셀(FPXa2) 및 제3 공유 픽셀(FPXa3)은 각각 독립적으로 동작할 수 있다.
제2 공유 픽셀(FPXa2) 및 제3 공유 픽셀(FPXa3)의 선택 트랜지스터(SX) 또한 제1 컬럼 라인(CL1)에 연결될 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)의 선택 트랜지스터들(SX)은 서로 다른 선택 신호(SEL)에 응답하여 동작할 수 있다. 따라서, 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)의 선택 트랜지스터들(SX)은 독립적으로 제어될 수 있으며 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)이 센싱 신호를 출력하는 시점이 서로 상이하거나 또는 동일할 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 공유 픽셀을 예시적으로 나타내는 수직 단면도이다.
도 5를 참조하면, 공유 픽셀(FPX)은 제2 방향(예컨대 Y축 방향)으로 연속 배치된 3개의 서브 픽셀, 예컨대 제1 서브 픽셀(SPX1), 제2 서브 픽셀(SPX2) 및 제3 서브 픽셀(SPX3)을 포함할 수 있다. 그러나, 이에 제한되는 것은 아니며 복수의 서브 픽셀이 제2 방향 및 제2 방향에 직교하는 제1 방향(예컨대 Y축에 직교하는 X축 방향)으로 배치될 수 있다.
제1 서브 픽셀(SPX1)은 제1 포토 다이오드(PD1), 제1 컬러 필터(CF1) 및 제1 마이크로 렌즈(ML1)를 포함하고, 제2 서브 픽셀(SPX2)은 제1 포토 다이오드(PD1), 제1 컬러 필터(CF1) 및 제1 마이크로 렌즈(ML1)를 포함하고, 제3 서브 픽셀(SPX3)은 제1 포토 다이오드(PD1), 제1 컬러 필터(CF1) 및 제1 마이크로 렌즈(ML1)를 포함할 수 있다. 제1 내지 제3 컬러 필터(CF1~CF3)은 동일한 색상의 광을 투과시킬 수 있다.
기판(SUB)은 실리콘 웨이퍼이거나 SOI(Silicon on insulator) 기판 또는 반도체 에피택시얼층일 수 있다. 기판(SUB)은 서로 대향하는 제1 면(S1)과 제2 면(S2)을 포함할 수 있다. 예를 들어, 제1 면(S1)은 기판(SUB)의 전면이고, 제2 면(S2)은 기판(SUB)의 후면일 수 있다.
실시예에 있어서, 제1 내지 제3 포토 다이오드(PD1~PD3)는 기판(SUB) 내에 형성될 수 있으며, 기판(SUB)의 제2 면(S2)에 수직한 방향, 예컨대 Z축 방향으로 제1 내지 제3 컬러 필터(CF1~CF3) 및 제1 내지 제3 마이크로 렌즈(ML1~ML3)가 적층될 수 있다. 이에 따라 기판(SUB)의 제2 면(S2)으로 광 신호가 입사될 수 있다.
기판(SUB)의 제2 면(S2)으로부터 제1 면(S1)을 향해 연장되는 복수의 화소 분리막(SEP)(예컨대, 깊은 트렌치 아이솔레이션 (DTI: Deep Trench Isolation) 또는 P-형 이온 주입 영역)이 형성될 수 있다. 복수의 화소 분리막(SEP)에 의하여 제1 내지 제3 서브 픽셀(SPX1~SPX3)이 구분될 수 있다.
제1 내지 제3 서브 픽셀(SPX1~SPX3)은 플로팅 디퓨전 노드(FD)를 공유할 수 있다. 플로팅 디퓨전 노드(FD)는 제1 내지 제3 서브 픽셀(SPX1~SPX3)이 배치된 방향, 다시 말해서 제2 방향(예컨대 Y축 방향)으로 연장될 수 있다. 실시예에 있어서, 플로팅 디퓨전 노드(FD)는 기판(SUB) 내에 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 내지 제3 서브 픽셀(SPX1~SPX3) 각각에 구비되는 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 및 제3 포토 다이오드(PD3)에서 생성된 광전하를 플로팅 디퓨전 노드(FD)로 전송하는 제1 내지 제3 전송 트랜지스터(도 4의 TX1, TX2, TX3) 및 독출 소자들(도 4의 RX, DX, SX)의 엑티브 영역들이 기판(SUB)의 제2 면(S2)에 형성될 수 있다.
배선층(WL)에는 제1 내지 제3 전송 트랜지스터(도 4의 TX1, TX2, TX3) 및 독출 소자들(도 4의 RX, DX, SX)을 연결하기 위한 배선들(W), 그리고 제1 내지 제3 전송 트랜지스터 및 독출 소자들에 제어 신호들을 제공하는 로우 라인들, 및 공유 픽셀(FPXa)에 연결되는 칼럼 라인이 형성될 수 있다.
도 6a 및 6b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다. 도 6a는 픽셀 어레이(10a)에서 픽셀들(PXa~PXc)이 서브 픽셀(SPX) 단위로 독출되는 것을 나타낸다. 본 개시에서, 서브 픽셀이 독출된다는 것은 서브 픽셀에서 생성되는 광전하에 대응하는 센싱 신호가 출력되어 픽셀 값으로 변환되는 것을 의미한다. 도 6b는 제1내지 제3 ADC(ADC1~ADC3)에서 픽셀 값으로 변환되는 센싱 신호들을 나타낸다.
도 6a 및 도 6b를 참조하면, 픽셀들(PXa~PXc)은 제1 내지 제3 컬럼 라인(CL1~CL3) 각각에 연결되고, 제1 내지 제3 컬럼 라인(CL1~CL3)에 제1 내지 제3 ADC(ADC1~ADC3)가 각각 연결될 수 있다. 이에 따라 픽셀들(PXa~PXc)에서 동시에 센싱 신호들이 출력되고 출력된 센싱 신호들이 픽셀 값으로 변환될 수 있다. 예컨대, 픽셀들(PXa~PXc)에서 출력되는 3개의 센싱 신호들이 제1 내지 제3 컬럼 라인(CL1~CL3)을 통해 제1 내지 제3 ADC(ADC1~ADC3)에 각각 전송될 수 있다. 제1 내지 제3 ADC(ADC1~ADC3)는 수신된 3개의 센싱 신호들을 3개의 픽셀 값들로 변환할 수 있다.
이때, 픽셀들(PXa~PXc) 각각에 구비된 9개의 서브 픽셀(SPX)로부터 9개의 센싱 신호들이 차례로 출력될 수 있으며, 9 의 센싱 신호들이 하나의 ADC를 통해 차례로 9개의 픽셀 값으로 변환될 수 있다. 예를 들어, 픽셀(PXa)의 제1 서브 픽셀(SPXa1)로부터 제1 센싱 신호가 출력될 수 있다. 이후, 제2 서브 픽셀(SPXa2) 및 제3 서브 픽셀(SPXa3)로부터 차례로 제2 센싱 신호 및 제3 센싱 신호가 출력될 수 있다. 이후, 제4 서브 픽셀(SPXa4)로부터 제4 센싱 신호가 출력될 수 있다. 출력된 센싱 신호들은 제1 ADC(ADC1)에서 차례로 픽셀 값들로 변환될 수 있다. 이와 같이, 제1 서브 픽셀(SPXa1)부터 제9 서브 픽셀(SPXa9)까지 차례로 9개의 센싱 신호들이 출력되고 픽셀 값으로 변환될 수 있다.
도 4를 참조하여 설명한 바와 같이, 픽셀(PXa)의 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)은 서로 상이한 선택 신호(도 4의 SEL)를 수신할 수 있으며, 센싱 신호가 출력되는 공유 픽셀의 선택 트랜지스터(SX)는 턴-온되고, 다른 공유 픽셀의 선택 트랜지스터들은 턴-오프될 수 있다. 예를 들어, 제1 서브 픽셀(SPXa1)에서 생성된 광전하에 대응하는 센싱 신호가 제1 공유 픽셀(FPXa1)로부터 출력될 때, 제1 공유 픽셀(FPXa1)의 선택 트랜지스터(도 4의 SX)가 턴-온되고, 제2 공유 픽셀(FPXa2) 및 제3 공유 픽셀(FPXa3)의 선택 트린지스터들(SX)은 턴-오프될 수 있다.
픽셀(PXb) 및 픽셀(PXc)의 동작 또한 픽셀(PXa)의 동작과 동일할 수 있다. 예를 들어, 픽셀들(PXa, PXb 및 PXb)는 동일한 복수의 제어 신호들을 수신하고, 이에 응답하여 동일한 시점에 동일하게 동작할 수 있다.
도 6b를 참조하면, 제1 ADC(ADC1)은 픽셀(PXa)로부터 출력된 센싱 신호들(SSa1~SSa9)을 차례로 픽셀 값들로 변환하고, 제2 ADC(ADC2)는 픽셀(PXb)로부터 출력되는 센싱 신호들(SSb1~SSb9)을 픽셀 값들로 변환하고, 제3 ADC(ADC3)는 픽셀(PXc)로부터 출력되는 센싱 신호들(SSc1~SSc9)을 픽셀 값들로 변환할 수 있다. 이에 따라, 픽셀들(PXa, PXb, PXc) 각각에 대하여 9개의 픽셀 값들이 생성될 수 있다.
도 7a 및 7b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다. 도 7a는 픽셀 어레이(10a)에서 픽셀들(PXa~PXc)이 픽셀 단위로 독출되는 것을 나타낸다. 본 개시에서, 픽셀 단위로 독출된다는 것은 픽셀에서 합산된 센싱 시호가 출력되어 픽셀 값으로 변환됨을 의미한다. 도 7b는 제1내지 제3 ADC(ADC1~ADC3)에서 픽셀 값으로 변환되는 센싱 신호들을 나타낸다.
도 7a 및 도 7b를 참조하면, 픽셀들(PXa~PXc) 각각에서 합산된 센싱 신호(SSa, SSb, 또는 SSc)가 출력될 수 있으며, 3개의 합산된 센싱 신호(SSa, SSb, SSc)가 제1 내지 제3 ADC(ADC1~ADC3)에 각각 전송되고, 제1 내지 제3 ADC(ADC1~ADC3)는 수신된 3개의 센싱 신호들(SSa, SSb, SSc)을 3개의 픽셀 값들로 변환할 수 있다.
예를 들어, 픽셀(PXa)의 제1 내지 제3 공유 픽셀(FPXa1~FPXa3) 각각에 구비된 제1 내지 제3 전송 트랜지스터(도 4의 TX1~TX3)가 동시에 턴-온되고, 제1 내지 제3 포토 다이오드(PD1~PD3)에서 생성된 광전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 플로팅 디퓨전 노드(FD)의 전위에 따른 센싱 신호, 다시 말해서 제1 내지 제3 포토 다이오드(PD1~PD3) 각각에서 생성된 광전하의 합산된 양에 대응하는 센싱 신호가 출력될 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3) 각각에 구비된 선택 신호(도 4의 SX)가 턴-온되고, 제1 내지 제3 공유 픽셀(FPXa1~FPXa3) 각각에서 센싱 신호가 출력될 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)에서 출력된 3개의 센싱 신호의 평균 값(또는 가장 높은 값)이 합산된 센싱 신호로서 제1 컬럼 라인(CL1)을 통해 제1 ADC(ADC1)로 제공될 수 있다.
픽셀(PXb) 및 픽셀(PXc)의 동작 또한 픽셀(PXa)의 동작과 동일하며, 픽셀들(PXa~PXc)로부터 동시에 출력되는 3개의 합산된 센싱 신호(SSSa, SSSb, 또는 SSSc)가 제1 내지 제3 ADC(ADC1~ADC3)에서 3개의 픽셀 값들로 변환될 수 있다.
픽셀 어레이(10a)는 도 6a 및 도 6b를 참조하여 설명한 바와 같이, 복수의 픽셀(예컨대 PXa, PXb 및 PXc)이 서브 픽셀 단위로 센싱 신호를 출력하여 픽셀 값으로 변환하고, 또는 도 7b 및 도 7b를 참조하여 설명한 바와 같이, 복수의 픽셀(예컨대 PXa, PXb 및 PXc)이 픽셀 단위로 센싱 신호를 출력하여 픽셀 값으로 변환할 수 있다.
본 개시의 예시적 실시예에 따른 이미지 센서(도 1의 100)는 서브 픽셀 단위로 픽셀 값을 생성하는 것을 제1 독출 모드 또는 픽셀 단위로 픽셀 값을 생성하는 것을 제2 독출 모드로 동작할 수 있다. 예를 들어, 낮과 같이 고조도 환경에서는 이미지 센서(100)가 제1 독출 모드로 동작하여 해상도가 높은 이미지를 생성하고, 밤과 같이 저조도 환경에서는 이미지 센서(100)가 제2 독출 모드로 동작하여 저조도에서도 화질이 열화되지 않는 이미지를 생성할 수 있다.
도 8a 내지 도 8b는 본 개시의 예시적 실시예에 따른 이미지 센서가 제1 독출 모드 및 제2 독출 모드로 동작할 때 생성되는 이미지 데이터를 나타낸다.
도 8a는 이미지 센서에 구비되는 픽셀 어레이(110)를 예시적으로 나타내고, 도 8b는 제1 독출 모드에서 생성된 이미지 데이터(IDTa)를 나타내고 도 8c는 제2 독출 모드에서 생성된 이미지 데이터(IDTb)를 나타낸다.
도 8a를 참조하면, 픽셀 어레이(110)에 복수의 서브 픽셀(SPX)이 행열로 배치되고, 복수의 서브 픽셀(SPX)이 복수의 픽셀(PX)로 구분될 수 있다. 도 8a에는 설명의 편의를 위하여 제1 컬럼 내지 제12 컬럼(C1~C12) 및 제1 로우 내지 제12로우(R1~R12)에 144 개의 서브 픽셀(SPX)이 행열로 배치되는 되고, 144 개의 서브 픽셀(SPX)이 9개의 픽셀(PX)로 구분되는 것으로 도시되었으나, 서브 픽셀(SPX) 및 픽셀(PX)의 개수는 픽셀 어레이(110)의 해상도 및 종류에 따라 가변될 수 있다.
픽셀(PX)에 포함된 9개의 서브 픽셀(SPX)은 동일한 색상을 센싱할 수 있다. 다시 말해서, 픽셀(PX)에 포함된 9개의 서브 픽셀(SPX)은 동일한 색상의 컬럼 필터를 포함할 수 있다. 제1 그린 픽셀(Gr), 레드 픽셀(R), 블루 픽셀(B) 및 제2 그린 픽셀(Gb)이 행열로 인접하게 배치될 수 있으며, 제1 그린 픽셀(Gr), 레드 픽셀(R), 블루 픽셀(B) 및 제2 그린 픽셀(Gb)의 픽셀 조합이 픽셀 어레이(110)의 제1 방향(예컨대 X축 방향) 및 제2 방향(예컨대 Y축 방향)으로 반복적으로 배치될 수 있다.
도 8b를 참조하면, 이미지 센서(100)가 제1 모드로 동작할 경우, 이미지 데이터(IDTa)는 서브 픽셀(SPX)에 대응하는 픽셀 값(PVa)을 포함할 수 있다. 예컨대, 이미지 데이터(IDTa)는 픽셀 어레이(110)의 144 개의 서브 픽셀(SPX)의 위치에 각각 대응하는 144 개의 픽셀 값(PVa)을 포함할 수 있다. 144 개의 픽셀 값(PXa) 각각은 서브 픽셀(SPX)에서 생성된 광전하를 나타낼 수 있다. 3
Figure pat00002
3 행열로 배치된 9개의 픽셀 값(PXa)은 동일한 색상에 대한 픽셀 값을 나타낼 수 있다. 실시예에 있어서, 이미지 데이터(IDTa)는 가공되지 않은 이미지 데이터(예컨대 도 1의 제1 이미지 데이터(IDT1))이고, 이미지 신호 프로세서(도 1의 150)에서의 신호 처리에 의하여, 144 개의 픽셀 값(PXa)이 인접한 픽셀 값(PXa)이 서로 상이한 색상을 나타내도록 재배치(예컨대, remosaic)될 수 있다.
도 8c를 참조하면, 이미지 센서(100)가 제2 모드로 동작할 경우, 이미지 데이터(IDTb)는 픽셀(PX)에 대응하는 픽셀 값(PVb)을 포함할 수 있다. 예컨대, 이미지 데이터(IDTb)는 픽셀 어레이(110)의 16개의 픽셀(PX)의 위치에 각각 대응하는 16개의 픽셀 값(PVb)을 포함할 수 있다. 도 7a 를 참조하여 설명한 바와 같이, 3개의 공유 픽셀 각각에서, 각각에 포함된 3개의 서브 픽셀(SPX)에서 생성된 광전하의 합산된 양에 대응하는 센싱 신호가 출력될 수 있다. 3개의 공유 픽셀에서 출력되는 3개의 센싱 값들의 평균 값이 픽셀 값(PVb)으로 변환될 수 있다.
도 9는 본 개시의 예시적 실시예들에 다른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 9의 픽셀 어레이(10c)의 구조는 도 3a의 픽셀 어레이(10a)의 구조와 유사하다. 다만, 도 9의 픽셀 어레이(10c)에서, 하나의 픽셀(PXa, PXb, 또는 PXc)에 구비되는 3개의 공유 픽셀(FPXa1~FPXa3, FPXb1~FPXb3, 또는 FPXc1~FPXc3)은 제1 내지 제3 컬럼 라인(CL1~CL3) 각각에 연결될 수 있다. 이에 따라, 픽셀들(PXa, PXb, PXc)은 동일하게 제1 내지 제3 컬럼 라인(CL1~CL3)에 연결될 수 있다.
도 10a 및 10b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다. 도 10a는 도 9의 픽셀 어레이(10c)에서 픽셀들(PXa~PXc)이 서브 픽셀(SPX) 단위로 독출되는 것을 나타낸다. 도 10b는 제1 내지 제3 ADC(ADC1~ADC3)에서 픽셀 값으로 변환되는 센싱 신호들을 나타낸다.
도 10a를 참조하면, 이미지 센서(110)가 제1 모드로 동작 시, 하나의 픽셀, 예컨대 픽셀(PXa)의 한 로우에 배치된 3개의 서브 픽셀, 예컨대 제1 내지 제3 서브 픽셀(SPXa1~SPXa3)이 동시에 독출될 수 있다. 제1 내지 제3 서브 픽셀(SPXa1~SPXa3)서 출력된 3개의 센싱 신호들은 제1 내지 제3 컬럼 라인(CL1~CL3)을 통해 제1 내지 제3 ADC(ADC1~ADC3)으로 각각 전송되고, 제1 내지 제3 ADC(ADC1~ADC3)에서 3개의 픽셀 값들로 변환될 수 있다.
이후, 다음 로우에 배치된 3개의 서브 픽셀이 독출 될 수 있다. 이러한 방식으로, 픽셀(PXa)의 3개의 로우에 배치된 서브 픽셀들(SPX)이 차례로 독출된 후, 픽셀(PXb) 및 픽셀(PXc)의 각 로우에 배치된 서브 픽셀들(SPX)이 차례로 독출될 수 있다.
도 10b를 참조하면, 제1 내지 제3 ADC(ADC1~ADC3)은 픽셀(PXa)의 제1 로우(R1)에 배치된 서브 픽셀들, 예컨대 제1 내지 제3 서브 픽셀(SPXa1~SPXa3)로부터 출력된 제1 내지 제3 센싱 신호들(SSa1~SSa3)을 픽셀 값들로 변환할 수 있다. 이후, 제1 내지 제3 ADC(ADC1~ADC3)은 픽셀(PXa)의 제2 로우(R2)에 배치된 서브 픽셀들로부터 제4 내지 제6 센싱 신호들(SSa4~SSa6)을 수신하고, 픽셀 값들로 변환할 수 있다. 마지막으로, 제1 내지 제3 ADC(ADC1~ADC3)은 픽셀(PXa)의 제3 로우(R3)에 배치된 서브 픽셀들로부터 제7 내지 제9 센싱 신호들(SSa7~SSa9)을 수신하고, 이들을 픽셀 값들로 변환할 수 있다.
이후, 제1 내지 제3 ADC(ADC1~ADC3)는 픽셀(PXb)로부터 제1 내지 제9 센싱 신호(SSb1~SSb9)들을 3개의 센싱 신호 단위로 수신하여 픽셀 값들로 변환하고, 픽셀(PXc)로부터 제1 내지 제9 센싱 신호(SSc1~SSc9)들을 3개의 센싱 신호 단위로 수신하여 픽셀 값들로 변환할 수 있다. 이에 따라, 픽셀들(PXa, PXb, PXc) 각각에 대하여 9개의 픽셀 값들이 생성될 수 있다.
도 11a 및 11b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 독출 방법을 나타낸다. 도 11a는 도 9의 픽셀 어레이(10c)에서 픽셀들(PXa~PXc)이 픽셀 단위로 독출되는 것을 나타낸다. 도 11b는 제1 내지 제3 ADC(ADC1~ADC3)에서 픽셀 값으로 변환되는 센싱 신호들을 나타낸다.
도 11a 및 도 11b를 참조하면, 이미지 센서(110)가 제2 모드로 동작 시, 하나의 픽셀, 예컨대 픽셀(PXa)에 포함된 3개의 공유 픽셀, 예컨대 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)이 동시에 독출될 수 있다. 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)서 출력된 3개의 합산된 센싱 신호들(SSSa1, SSSa2, SSSa3)은 제1 내지 제3 컬럼 라인(CL1~CL3)을 통해 제1 내지 제3 ADC(ADC1~ADC3)로 각각 전송될 수 있다. 여기서, 합산된 센싱 신호(SSSa1, SSSa2, 또는 SSSa3)는 공유 픽셀(FPXa1, FPXa2 또는 FPXa3) 각각에 구비된 제1 내지 제3 포토 다이오드(도 4의 PD1~PD3)에서 생성된 광전하의 합을 나타내는 값일 수 있다. 3개의 합산된 센싱 신호들(SSSa1, SSSa2, SSSa3)은 제1 내지 제3 ADC(ADC1~ADC3)에서 각각 아날로그-디지털 변환되고, 변환된 3개의 값들이 평균되어 픽셀(PXa)에 대응하는 픽셀 값으로서 생성될 수 있다.
이후, 전술한 바와 같은 방식으로 픽셀(PXb)에서 3개의 합산된 센싱 신호들(SSSb1, SSSb2, SSSb3)이 출력되어, 픽셀(PXb)에 대응하는 픽셀 값이 생성되고, 또한, 픽셀(PXc)에서 3개의 합산된 센싱 신호들(SSSc1, SSSc2, SSSc3)이 출력되어, 픽셀(PXc)에 대응하는 픽셀 값이 생성될 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 도 3a의 픽셀 어레이의 구조 및 출력 라인 연결 방식의 비교예를 나타낸다.
도 12를 참조하면, 픽셀들(PXa, PXb, PXc) 각각은 제1 방향(예컨대 X 축 방향)으로 나란하게 연속 배치된 세개의 공유 픽셀(FPXa1~FPXa3, FPXb1~FPXb3, 및 FPXc1~FPXc3)을 포함할 수 있으며, 공유 픽셀 각각은 제2 방향(예컨대 Y축 방향)으로 나란하게 연속 배치되고, 플로팅 디퓨전 노드(FD)를 공유하는 3개의 서브 픽셀(SPX)을 포함할 수 있다.
Y축 방향으로 연장되는 복수의 컬럼 라인(CL), 예컨대 제1 내지 제6 컬럼 라인(CL1~CL6)이 X축 방향으로 나란하게 배치될 수 있다. X축 상에서 동일한 위치에 배치된 서브 픽셀들(SPX)이 픽셀 어레이(10')의 하나의 컬럼을 구성할 수 있으며, 2개의 컬럼과 2개의 컬럼 라인(CL)이 나란하게 배치될 수 있다. 도시되지 않았으나, 제1 내지 제6 컬럼 라인(CL1~CL6) 각각에는 픽셀 로드가 연결될 수 있다.
제1 컬럼 라인(CL1), 제3 컬럼 라인(CL3) 및 제5 컬럼 라인(CL5)에 픽셀(PXa)의 제1 내지 제3 공유 픽셀(FPXa1~FPXa3)이 각각 연결되고, 제2컬럼 라인(CL2), 제4 컬럼 라인(CL4) 및 제6 컬럼 라인(CL6)에 픽셀(PXb)의 제1 내지 제3 공유 픽셀(FPXb1~FPXa3)이 각각 연결될 수 있다. 제1 컬럼 라인(CL1), 제3 컬럼 라인(CL3) 및 제5 컬럼 라인(CL5)은 제1 ADC(ADC1)에 연결되고, 제2컬럼 라인(CL2), 제4 컬럼 라인(CL4) 및 제6 컬럼 라인(CL6)은 제2 ADC(ADC2)에 연결될 수 있다.
픽셀 어레이(10')를 포함하는 비교예에 따른 이미지 센서가 제1 모드로 동작 시, 서브 픽셀(SPX) 단위로 독출될 수 있으며, 2개의 ADC(ADC1, ADC2)의 9번의 독출 동작(예컨대, 제1 및 제2 ADC(adc1, ADC2)의 아날로그-디지털 변환 동작) 의하여 2개의 픽셀(PXa, PXb)에 포함되는 18개의 서브 픽셀(SPX)에 대응하는 18개의 픽셀 값들이 생성될 수 있다. 이미지 센서가 제2 모드로 동작 시, 픽셀(PXa, 또는 PXb) 단위로 독출될 수 있다. 2개의 ADC(ADC1, ADC2)의 2번의 독출 동작에 의하여 2개의 픽셀 값들이 생성될 수 있다.
그러나, 본 개시의 예시적 실시예에 따른 픽셀 어레이(10a)의 구조 및 출력 라인 연결 방식에 따르면, 이미지 센서(100)가 제1 모드로 동작 시, 도 6b에 도시된 바와 같이, 3개의 ADC(ADC1, ADC2, ADC3)의 9번의 독출 동작으로 3개의 픽셀들(PXa, PXb, PXc)에 포함되는 27개의 서브 픽셀(SPX)에 대응하는 27개의 픽셀 값들이 생성될 수 있다. 이미지 센서(100)가 제2 모드로 동작 시, 도 7b에 도시된 바와 같이, 3개의 ADC(ADC1, ADC2, ADC3)의 1번의 독출 동작으로 3개의 픽셀 값이 생성될 수 있다.
이와 같이, 본 개시의 예시적 실시예에 따른 픽셀 어레이(10a)의 구조 및 출력 라인 연결 방식에 따른 독출 방식에 따르면, 도 12의 비교예에 따른 픽셀 어레이(10')의 구조 및 출력 라인 연결 방식에 따른 독출 방식보다 독출 효율이 향상될 수 있다. 다시 말해서 한 프레임의 이미지 데이터를 생성하기 위한 독출 횟수가 감소될 수 있으므로 이미지 센서(100)의 프레임 레이트가 증가하고 이미지 센서가 고속 동작할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 픽셀 어레이(10a)의 구조 및 출력 라인 연결 방식에 따르면, 픽셀 어레이(10a)에 포함된 출력 라인들(즉, 컬럼 라인들)의 개수(예컨대 3개)가 도 12의 비교예에 따른 픽셀 어레이(10')의 구조 및 출력 라인 연결 방식에 따른 출력 라인들의 개수(예컨대 6개)보다 감소될 수 있으므로, 이미지 센서(100)의 전력 소모가 감소될 수 있다.
도 13a 및 도 13b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 13a 및 도13b를 참조하면, 픽셀들(PXa, PXa) 각각은 행열로 배치된 4 개의 공유 픽셀(FPXa1~FPXa4, FPXb1~FPXb4)를 포함하고, 공유 픽셀들(FPXa1~FPXa4 및 FPXb1~FPXb4) 각각은 행열로 배치되며 플로팅 디퓨전 노드(FD)를 공유하는 4 개의 서브 픽셀(SPX)을 포함할 수 있다.
도 13a를 참조하면, 제1 방향(예컨대 X축 방향)으로 나란하게 연속 배치된 2개의 공유 픽셀들(예컨대 FPXa1 및 FPXa2)사이에 2개의 컬럼 라인, 예컨대 제1 컬럼 라인(CL1) 및 제2 컬럼 라인(CL2)이 배치될 수 있다. 픽셀(PXa)의 제1 내지 제4 공유 픽셀(FPXa1~FPXa4)는 제1 컬럼 라인(CL1)에 연결되고, 픽셀(PXb)의 제1 내지 제4 공유 픽셀(FPXb1~FPXb4)는 제2 컬럼 라인(CL2)에 연결될 수 있다.
전술한 이미지 센서(100)의 1 모드 동작에 따라 픽셀 어레이(20a)에서 서브 픽셀 단위로 독출되거나 또는 제2 모드 동작에 따라 픽셀 어레이(20a)에서 픽셀 단위로 독출될 수 있다. 이미지 센서(100)의 제1 모드 및 제2 모드 동작에 따른 픽셀 어레이(20a)의 독출 방법은 본 기술 분야의 통상의 기술자가 도 6a 내지 도 7b를 참조하여 설명한 독출 방법을 기초로 쉽게 도출할 수 있는 바, 자세한 설명은 생략하기로 한다.
도 13b를 참조하면, 제1 방향(예컨대 X축 방향)으로 나란하게 연속 배치된 2개의 공유 픽셀들(예컨대 FPXa1 및 FPXa2) 각각에 대응하여 제1 방향으로 2개의 컬럼 라인, 예컨대 제1 컬럼 라인(CL1) 및 제2 컬럼 라인(CL2)이 배치될 수 있다. X축 상에서 제1 위치에 배치되는 복수의 공유 픽셀(예컨대 FPXa1, FPXa3, FPXb1, FPXb)이 제1 컬럼 라인(CL1)에 연결되고, X축 상에서 제2 위치에 배치되는 복수의 공유 픽셀(예컨대 FPXa2, FPXa4, FPXb2, FPX4)이 제2 컬럼 라인(CL2)에 연결될 수 있다.
이미지 센서(100)의 제1 모드 및 제2 모드 동작에 따른 픽셀 어레이(20a)의 독출 방법은 본 기술 분야의 통상의 기술자가 도 10a 내지 도 11b를 참조하여 설명한 독출 방법을 기초로 쉽게 도출할 수 있는 바, 자세한 설명은 생략하기로 한다.
도 14a 및 도 14b는 본 개시의 예시적 실시예에 따른 픽셀 어레이의 구조 및 출력 라인 연결 방식을 나타낸다.
도 14a 및 도14b를 참조하면, 픽셀들(PXa, PXa) 각각은 행열로 배치된 2개의 공유 픽셀(FPXa1, FPXa2, 및 FPXb1, PXb2)를 포함하고, 공유 픽셀들(FPXa1, FPXa2, 및 FPXb1, PXb2) 각각은 행열로 배치되며 플로팅 디퓨전 노드(FD)를 공유하는 8개의 서브 픽셀(SPX)을 포함할 수 있다.
도 14a를 참조하면, 제1 방향(예컨대 X축 방향)으로 나란하게 연속 배치된 2개의 공유 픽셀들(예컨대 FPXa1 및 FPXa2)사이에 2개의 컬럼 라인, 예컨대 제1 컬럼 라인(CL1) 및 제2 컬럼 라인(CL2)이 배치될 수 있다. 픽셀(PXa)의 제1 및 제2 공유 픽셀(FPXa1, FPXa2)은 제1 컬럼 라인(CL1)에 연결되고, 픽셀(PXb)의 제1 및 제2 공유 픽셀(FPXb1, FPXb2)는 제2 컬럼 라인(CL2)에 연결될 수 있다.
전술한 이미지 센서(100)의 1 모드 동작에 따라 픽셀 어레이(30a)에서 서브 픽셀 단위로 독출되거나 또는 제2 모드 동작에 따라 픽셀 어레이(30a)에서 픽셀 단위로 독출될 수 있다. 이미지 센서(100)의 제1 모드 및 제2 모드 동작에 따른 픽셀 어레이(30a)의 독출 방법은 본 기술 분야의 통상의 기술자가 도 6a 내지 도 7b를 참조하여 설명한 독출 방법을 기초로 쉽게 도출할 수 있는 바, 자세한 설명은 생략하기로 한다.
도 14b를 참조하면, 제1 방향(예컨대 X축 방향)으로 나란하게 연속 배치된 2개의 공유 픽셀들(예컨대 FPXa1 및 FPXa2) 각각에 대응하여 제1 방향으로 2개의 컬럼 라인, 예컨대 제1 컬럼 라인(CL1) 및 제2 컬럼 라인(CL2)이 배치될 수 있다. 픽셀들(PXa, PXb)의 제1 공유 픽셀들(FPXa1, FPXb1)이 제1 컬럼 라인(CL1)에 연결되고, 픽셀들(PXa, PXb)의 제2 공유 픽셀들(FPXa2, FPXb2)이 제2 컬럼 라인(CL2)에 연결될 수 있다.
이미지 센서(100)의 제1 모드 및 제2 모드 동작에 따른 픽셀 어레이(30b)의 독출 방법은 본 기술 분야의 통상의 기술자가 도 10a 내지 도 11b를 참조하여 설명한 독출 방법을 기초로 쉽게 도출할 수 있는 바, 자세한 설명은 생략하기로 한다.
도 15a는 본 개시의 예시적 실시예에 따른 이미지 센서에 구비되는 픽셀 어레이를 일 예를 나타내며, 도 15b는 도 15a의 픽셀 어레이의 수직 단면도이다. 도 15의 픽셀 어레이(40)는 도 1의 이미지 센서(100)에 구비될 수 있으며 전술한 도 8a의 픽셀 어레이(110)의 변형예일 수 있다.
최근, 촬상 장치는 이미지 센서의 초점을 자동으로 검출하는 오토 포커스 방식(AF)을 이용하고 있다. 위상차 신호들을 기초로 하는 위상차 오토 포커스(phase difference auto focusing, PAF) 기술이 이용되고 있으며, 위상차 신호들 생성을 위하여, 도 15에 도시된 바와 같이 픽셀 어레이(30)는 복수의 AF 픽셀(PXAF)(오토 포커스 픽셀)을 포함할 수 있다. 도 15에서는 픽셀 어레이(30)의 6
Figure pat00003
4 행열로 배치되는 24 개의 픽셀(PX)이 배치되는 영역에 4 개의 AF 픽셀(PXAF)이 구비되는 것으로 도시되었으나, 이에 제한되는 것은 아니며, AF 픽셀(PXAF)의 개수 및 배치 방식은 변경될 수 있다.
도 15b를 참조하면, AF 픽셀(PXAF)은 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)을 포함할 수 있다. 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)은 일반적인 서브 픽셀(SPX)과 유사한 구조를 가질 수 있다. 다만, 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR) 상부에 하나의 마이크로 렌즈(MLAF)가 구비될 수 있으며, 마이크로 렌즈(MLAF)의 광축(MLX)이 제1 방향(예컨대 X축 방향)에서, 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)의 중간 지점에 대응할 수 있다. 이에 따라, 광축(MLX)의 오른쪽에서 입사되는 광 신호(S_L)는 제1 서브 픽셀(SPXL)의 포토 다이오드(PD1)에서 센싱되고, 광축(MLX)의 왼쪽에서 입사되는 광 신호(S_R)는 제2 서브 픽셀의 포토 다이오드(PD2)에서 센싱될 수 있다. 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)이 독출되고, 광 신호들(S_L, S_R) 각각에 대응하는 AF 픽셀 값들이 위상차 신호들로서 생성될 수 있다. 픽셀 어레이(30)로부터 생성되는 복수의 위상차 신호들을 기초로 촬상 장치가 오토 포커싱을 수행할 수 있다.
이미지 센서(100)가 제1 모드로 동작 시, 복수의 서브 픽셀(SPX), 다시 말해서, 복수의 픽셀(PX)에 포함되는 복수의 서브 픽셀(SPX) 및 복수의 AF 픽셀(PXAF)에 포함되는 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR) 각각에 대응하는 픽셀 값들이 생성되고, 복수의 서브 픽셀(SPX)의 픽셀 값들은 이미지 데이터로서 생성되고, 복수의 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)에 대응하는 픽셀 값들은 AF 데이터로서 생성될 수 있다.
이미지 센서(100)가 제2 모드로 동작 시, 복수의 픽셀(PX)에 대응하는 픽셀 값들 및 AF 픽셀(PXAF)을 포함하는 픽셀(PX')들에 대응하는 픽셀 값들이 독출될 수 있다. 이때, 일반 픽셀(PX)에 대응하는 픽셀 값은, 도 7a 및 도 7b를 참조하여 설명한 바와 같이, 3개의 공유 픽셀(FPX)로부터 출력되는 3개의 서브 픽셀(SPX)에서 생성된 광전하의 합(sum)에 따른 합산된 센싱 신호들의 평균 값을 나타낼 수 있다. AF 픽셀(PXAF)을 포함하는 픽셀(PX')에 대응하는 픽셀 값은 AF 픽셀(PXAF)에 포함되는 제1 서브 픽셀(SPXL)들(또는 제2 서브 픽셀(SPXR)들) 각각에서 생성된 광전하의 합에 따른 합산된 센싱 신호를 나타낼 수 있다. 이미지 센서(100)가 제2 모드로 동작 시, AF 픽셀(PXAF)을 포함하는 픽셀(PX')에 포함된 일반 서브 픽셀들(SPX)에서 센싱된 광전하에 대응하는 센싱 신호는 출력되지 않을 수 있다.
도 16은 본 개시의 예시적 실시예에 따른 도 14a의 픽셀 어레이의 일 구현예를 나타낸다.
도 16을 참조하면, 픽셀 어레이(40)의 복수의 픽셀들, 예컨대 제1 내지 제4 픽셀(PX1~PX4)의 구조 및 출력 라인들의 연결 방식은 도 3a를 참조하여 설명한 픽셀들(PXa,PXb, PXc)의 구조 및 출력 라인들의 연경 방식과 동일할 수 있다.
복수의 로우 라인(RL1~RL8)을 통해 복수의 제어 신호들이 제공될 수 있다. 예를들어, 제1 내지 제6 로우 라인(RL1~RL6)을 통해 복수의 서브 픽셀(SPX)에 제1 내지 제3 전송 제어 신호(TG1, TG2 및TG3)가 제공될 수 있다. AF 픽셀(PXAF)에 포함되는 제1 서브 픽셀(SPXL) 및 제2 서브 픽셀(SPXR)에는 별도의 로우 라인들, 예컨대 제7 및 제8 로우 라인(RL7, RL8)을 통해 별도의 전송 제어 신호들(TG1s 및 TG2s) 및/또는 별도의 선택 신호들이 제공될 수 있다.
이에 따라, 독출 동작 시, 일반 픽셀들, 예컨대 제1 픽셀(PX1) 및 제2 픽셀(PX2)에 구비되는 서브 픽셀들(SPX)과 AF 픽셀(PXAF)을 포함하는 픽셀들, 예컨대 제3 픽셀(PX3) 및 제4 픽셀(PX4)에 구비되는 서브 픽셀들(SPX) 및 제1 서브 픽셀(SPXL) 또는 제2 서브 픽셀(SPXR)이 독립적으로 제어될 수 있다.
예를 들어, 이미지 센서(100)가 제2 모드로 동작 시, 제1 픽셀(PX1) 및 제2 픽셀(PX2)에 대하여 제1 픽셀 값 및 제2 픽셀 값이 각각 생성되고, 제1 픽셀 값 및 제2 픽셀 값은 이미지 데이터로서 이용될 수 있다. 그리고, 제3 픽셀(PX3) 및 제4 픽셀(PX4)에 대하여 AF 픽셀(PXAF)에 포함되는 제1 서브 픽셀(SPXL)들 및 제2 서브 픽셀(SPXR)들에 대응하는 제3 픽셀 값 및 제4 픽셀 값이 각각 생성될 수 있다. 제3 픽셀 값은 제1 서브 픽셀(SPXL)들에서 생성된 광전하의 합에 대응하고 이때 제3 픽셀(PX3)에 구비되는 일반 서브 픽셀(SPX)에서 생성된 광전하량은 제3 픽셀 값에 반영되지 않는다. 마찬가지로, 제4 픽셀 값은 제2 서브 픽셀(SPXR)들에서 생성된 광전하의 합에 대응하고 이때 제4 픽셀(PX4)에 구비되는 일반 서브 픽셀(SPX)에서 생성된 광전하량은 제4 픽셀 값에 반영되지 않는다. 제3 픽셀 값 및 제4 픽셀 값은 양안 시차 신호로서 이용될 수 있다.
도 17a 및 도 17b는 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다. 도 18은 도 17a 및 도 17b의 카메라 모듈의 상세 블록도이다.
도 17a 및 도 17b을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하거나, n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수 있다.
이하, 도 18을 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100b)에 대해서도 동일하게 적용될 수 있다.
도 18을 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ½OPFE½)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
몇몇 실시예에서, 카메라 모듈(1100b)은 2개 이상의 프리즘으로 구성될 수 있으며, 이를 통해 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로, 다시 제1 방향(X) 혹은 제3 방향(Z) 그리고 다시 제2 방향(Y)등으로 다양하게 변화시킬 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)을 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 도 1 내지 도11b 및 도 13a 내지 도 16을 참조하여 설명한 이미지 센서(도 1의 100)의 픽셀 어레이(도 1의 110, 도 2a의 10, 도 2b의 20, 도 3a의 10a, 도 3b의 10b, 도 9의 10c, 도 13a의 20a, 도 13b의 20c, 도 14a의 30a, 도 14b의 30b, 도 15a의 40)가 이미지 센서(1142)에 적용될 수 있다. 이미지 센서(1142)의 출력 라인, 예컨대 컬럼 라인의 개수가 감소되어 이미지 센서(1142)의 소모 전력이 감소될 수 있으며, 독츨 성능이 향상되어 이미지 센서(1142)의 프레임 레이트가 증가될 수 있다.
제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작의 제어 및 센싱된 이미지를 처리(Processing)를 할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있으며, 센싱된 이미지에서 특정 이미지에 해당되는 이미지 데이터(예를 들면, 이미지 내의 사람의 얼굴, 팔, 다리 등)를 추출할 수 있다.
몇몇 실시예에서, 제어 로직(1144)은 센싱된 이미지의 압축(Encoding), 노이즈 제거 (noise reduction)등의 이미지 처리를 수행할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보로, 예를 들어, 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 이미지 센서(1142)는 첫번째 칩으로 구성되고, 제어 로직(1144)과 저장부(1150)와 메모리(1146)는 두번째 칩으로 구성되어 2개의 칩이 스택된 형태로 구현될 수 있다.
몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 이미지 센서(1142)는 픽셀 어레이로 구성이 되어있고, 제어 로직(1144)은 아날로그 디지털 컨버터(Analog to digital converter) 및 센싱된 이미지 처리를 위한 이미지 신호 처리부를 포함할 수 있다.
도 17a와 도 18을 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액츄에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액츄에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 2개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 2개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 예를 들어, 카메라 모듈(1100a)은 울트라 와이드(ultrawide) 카메라이고, 카메라 모듈(1100b)은 와이드(wide) 카메라이고, 카메라 모듈(1100c)은 텔레(tele) 카메라일 수 있으나, 이에 제한되는 것은 아니다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 17a 및 도 17b를 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 예를 들어 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다. 이 때, 서브 이미지 프로세서(1212b)는 통합되지 않고, 카메라 모듈(1100b)로부터 이미지 데이터를 제공받을 수 있다.
또한, 몇몇 실시예에서, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 그리고, 서브 이미지 프로세서(1212b)에서 처리된 이미지 데이터는 이미지 생성기(1214)에 바로 제공되나, 서브 이미지 프로세서(1212a)에서 처리된 이미지 데이터와 서브 이미지 프로세서 (1212c)에서 처리된 이미지 데이터는 선택소자(예를 들어, 멀티플렉서) 등을 통해 어느 하나가 선택된 후, 이미지 생성기(1214)에 제공될 수 있다.
각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)는 카메라 모듈(1100a, 1100b, 1100c)로부터 제공된 이미지 데이터에 대해, 불량 픽셀 보정(bad pixel correction), 3A 조정(Auto-focus correction, Auto-white balance, Auto-exposure), 노이즈 제거(noise reduction), 샤프닝(sharpening), 감마 조정(gamma control), 리모자익(remosaic) 등의 이미지 처리를 수행할 수 있다.
몇몇 실시예에서, 리모자익(remosaic) 신호 처리는 각각의 카메라 모듈(1100a, 1100b, 1100c)에서 수행된 후, 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수도 있다.
각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)에서 처리된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 제공받은 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 이미지 프로세서(1212a, 1212b, 1212c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 이미지 프로세서(1212a, 1212b, 1212c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 서브 이미지 프로세서(1212a)로부터 출력된 이미지 데이터와 서브 이미지 프로세서(1212c)로부터 출력된 이미지 데이터 중, 서브 이미지 프로세서(1212a)로부터 출력된 이미지 데이터와, 서브 이미지 프로세서(1212b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 서브 이미지 프로세서(1212a)로부터 출력된 이미지 데이터와 서브 이미지 프로세서(1212c)로부터 출력된 이미지 데이터 중, 서브 이미지 프로세서(1212c)로부터 출력된 이미지 데이터와, 서브 이미지 프로세서(1212b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 및 제2 신호와 다른 제3 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
도 17b를 참조하면, 몇몇 실시예에서, 이미지 처리 장치(1210)는 서브 이미지 프로세서들(1212a, 1212b, 1212c)의 출력을 선택하여 이미지 생성기(1214)에 전달하는 선택부(1213)를 더 포함할 수 있다.
이 경우, 선택부(1213)는 줌 신호 또는 줌 팩터에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 선택부(1213)는 줌 신호가 제4 신호(예를 들어, 줌 배율이 제1 배율)일 경우, 서브 이미지 프로세서들(1212a, 1212b, 1212c)의 출력 중 어느 하나를 선택하여 이미지 생성기(1214)에 전달할 수 있다.
또한, 선택부(1213)는 줌 신호가 제4 신호와 다른 제5 신호(예를 들어, 줌 배율이 제2 배율)일 경우, 서브 이미지 프로세서들(1212a, 1212b, 1212c)의 출력 중 p개(p는 2이상의 자연수)의 출력을 순차적으로 이미지 생성기(1214)에 전달할 수 있다. 예를 들어, 선택부(1213)는 서브 이미지 프로세서(1212b)와 서브 이미지 프로세서(1212c)의 출력을 순차적으로 이미지 생성기(1214)에 전달할 수 있다. 또한, 선택부(1213)는 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212b)의 출력을 순차적으로 이미지 생성기(1214)에 전달할 수 있다. 이미지 생성기(1214)는 순차적으로 제공받은 p개의 출력을 병합하여 하나의 출력 이미지를 생성할 수 있다.
여기서, 디모자익(demosaic), 비디오/프리뷰(video/preview) 해상도 사이즈로 다운 스케일링(down scaling), 감마 보정, HDR(High Dynamic Range) 처리 등의 이미지 처리는 서브 이미지 프로세서들(1212a, 1212b, 1212c)에서 미리 수행된 후, 처리된 이미지 데이터가 이미지 생성기(1214)에 전달된다. 따라서, 처리된 이미지 데이터가 선택부(1213)를 통해 하나의 신호 라인으로 이미지 생성기(1214)에 제공되어도 이미지 생성기(1214)의 이미지 병합 동작이 고속으로 수행될 수 있다.
몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로써, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예를 들어, 이미지 처리 장치(1210)의 복수의 서브 이미지 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 이미지 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서
110, 10, 10a, 10b, 10c, 20, 20a, 30a, 30b, 40: 픽셀 어레이2
120: 로우 드라이버 130: 아날로그-디지털 변환기
140: 타이밍 컨트롤러 150: 이미지 신호 프로세서
200: 프로세서

Claims (20)

  1. 제1 방향 및 제2 방향으로 배치되고, 각각이 동일한 플로팅 디퓨전 노드(및 출력 회로)에 연결되는 복수의 서브 픽셀을 포함하는 복수의 공유 픽셀, 및 상기 복수의 공유 픽셀에 연결되고 상기 제2 방향으로 연장되며 상기 제1 방향으로 나란하게 배치되는 복수의 컬럼 라인을 포함하는 픽셀 어레이; 및
    상기 복수의 컬럼 라인 각각에 연결되는 복수의 아날로그-디지털 변환기(ADC)를 포함하고, 상기 복수의 ADC 각각이 상기 복수의 컬럼 라인 중 대응하는 컬럼 라인으로부터 수신되는 센싱 신호를 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함하고,
    상기 복수의 공유 픽셀 중에서 상기 제1 방향 및 상기 제2 방향 중 적어도 한 방향으로 나란하게 연속 배치되며 제1 색상의 광 신호를 센싱하는 적어도 2개의 제1 공유 픽셀이 상기 복수의 컬럼 라인 중 제1 컬럼 라인에 연결되는 것을 특징으로 하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 복수의 서브 픽셀은 상기 제2 방향으로 나란하게 연속 배치되는 N개의 서브 픽셀을 포함하고(N은 3 이상의 정수),
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은 상기 제1 방향으로 나란하게 연속 배치되는 N개의 제1 공유 픽셀을 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제1 항에 있어서, 상기 제1 방향으로 나란하게 연속 배치되는 2개의 서브 픽셀 사이에 상기 복수의 컬럼 라인 중 하나의 컬럼 라인이 배치되는 것을 특징으로 하는 이미지 센서.
  4. 제1 항에 있어서,
    상기 복수의 서브 픽셀은 상기 제1 방향으로 나란하게 연속 배치되는 N개의 서브 픽셀을 포함하고(N은 3 이상의 정수),
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은 상기 제2 방향으로 나란하게 연속 배치되는 N개의 제1 공유 픽셀을 포함하는 것을 특징으로 하는 이미지 센서.
  5. 제1 항에 있어서,
    상기 복수의 서브 픽셀 각각이 광전 변환 소자, 컬러 필터, 및 마이크로 렌즈를 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제5 항에 있어서,
    상기 복수의 서브 픽셀은, 상기 제1 방향 또는 상기 제2 방향으로 나란하게 연속 배치되는 3개의 서브 픽셀을 포함하고,
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은 상기 제2 방향 또는 상기 제1 방향으로 나란하게 연속 배치되는 3개의 제1 공유 픽셀을 포함하며, 상기 3개의 제1 공유 픽셀에 포함되는 9개의 서브 픽셀 각각이 상기 제1 색상의 광 신호를 투과시키는 제1 컬러 필터를 포함하는 것을 특징으로 하는 이미지 센서.
  7. 제6 항에 있어서,
    상기 제1 방향 또는 상기 제2 방향으로 상기 3개의 제1 공유 픽셀과 연속하여 배치되며, 상기 제1 색상과 상이한 제2 색상의 광 신호를 센싱하는 3개의 제2 공유 픽셀에 포함되는 9개의 서브 픽셀 각각이 상기 제2 색상의 광 신호를 투과시키는 제2 컬러 필터를 포함하는 것을 특징으로 하는 이미지 센서.
  8. 제1 항에 있어서, 상기 복수의 공유 픽셀 중 상기 제1 방향 및 상기 제2 방향 중 적어도 어느 한 방향으로 나란하게 연속 배치되는 다른 적어도 2개의 제1 공유 픽셀이, 상기 적어도 2개의 제1 공유 픽셀과 상기 제2 방향으로 이격 배치되며 상기 복수의 컬럼 라인 중 제2 컬럼 라인에 연결되는 것을 특징으로 하는 이미지 센서.
  9. 제1 항에 있어서,
    상기 복수의 서브 픽셀은, 상기 제1 방향 및 상기 제2 방향으로 행열로 배치되는 M개의 서브 픽셀(M은 4이상의 짝수)을 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제9 항에 있어서,
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은, 상기 제1 방향 및 상기 제2 방향으로 행열로 배치되는 M개의 제1 공유 픽셀을 포함하며,
    상기 복수의 공유 픽셀 중 상기 제1 방향 및 상기 제2 방향으로 행열로 배치되는 다른 M개의 제1 공유 픽셀이, 상기 M개의 제1 공유 픽셀과 상기 제2 방향으로 이격 배치되며 상기 복수의 컬럼 라인 중 상기 제1 컬럼 라인에 인접한 제2 컬럼 라인에 연결되는 것을 특징으로 하는 이미지 센서.
  11. 제9 항에 있어서,
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은, 상기 제2 방향으로 나란하게 연속 배치되는 M/2개의 제1 공유 픽셀을 포함하고,
    상기 M/2개의 제1 공유 픽셀과 상기 제1 방향으로 나란하게 연속 배치되는 다른 M/2개의 제1 공유 픽셀은 상기 복수의 컬럼 라인 중 상기 제1 컬럼 라인에 인접한 제2 컬럼 라인에 연결되는 것을 특징으로 하는 이미지 센서.
  12. 제9 항에 있어서,
    상기 제1 컬럼 라인에 연결되는 상기 적어도 2개의 제1 공유 픽셀은, 상기 제1 방향으로 나란하게 연속 배치되는 (M/4)개의 제1 공유 픽셀을 포함하는 것을 특징으로 하는 이미지 센서.
  13. 제1 항에 있어서,
    상기 복수의 컬럼 라인 각각에는 전류 소스가 연결되는 것을 특징으로 하는 이미지 센서.
  14. 제1 항에 있어서,
    제1 모드에서, 상기 적어도 2개의 제1 공유 픽셀이 상기 적어도 2개의 제1 공유 픽셀 각각에서 생성되는 적어도 2개의 제1 센싱 신호를 제1 컬럼 라인으로 순차적으로 출력하고, 상기 적어도 2개의 제1 센싱 신호 각각은 상기 적어도 2개의 제1 공유 픽셀 중 대응하는 제1 공유 픽셀에 포함되는 상기 복수의 서브 픽셀 중 하나의 서브 픽셀에서 센싱된 광량을 나타내며,
    상기 복수의 ADC 중 제1 ADC는 상기 제1 컬럼 라인을 통해 순차적으로 수신되는 상기 적어도 2개의 제1 센싱 신호를 수신하고, 상기 적어도 2개의 제1 센싱 신호 각각을 순차적으로 아날로그-디지털 변환하여 적어도 2개의 픽셀 값을 생성하는 것을 특징으로 하는 이미지 센서.
  15. 제14 항에 있어서,
    제2 모드에서, 상기 적어도 2개의 제1 공유 픽셀이 상기 적어도 2개의 제1 공유 픽셀 각각에서 생성되는 적어도 2개의 제2 센싱 신호를 제1 컬럼 라인으로 동시에 출력하고, 상기 적어도 2개의 제2 센싱 신호 각각은 상기 적어도 2개의 제1 공유 픽셀 중 대응하는 제1 공유 픽셀에 포함되는 상기 복수의 서브 픽셀에서 센싱된 광량을 나타내며,
    상기 제1 ADC는 상기 제1 컬럼 라인을 통해 상기 적어도 2개의 제2 센싱 신호의 평균에 대응하는 합산된 센싱 신호를 수신하고, 상기 합산된 센싱 신호를 아날로그-디지털 변환하여, 하나의 픽셀 값을 생성하는 것을 특징으로 하는 이미지 센서.
  16. 이미지 센서의 픽셀 어레이에 있어서,
    제1 방향 및 제2 방향으로 행열로 배치된 복수의 서브 픽셀; 및
    상기 제2 방향으로 연장되고, 각각이 상기 복수의 서브 픽셀 중 제1 방향으로 인접한 두 서브 픽셀 사이에 배치되는 복수의 출력 라인을 포함하고,
    상기 복수의 서브 픽셀 중 제1 색상의 광 신호를 센싱하며 상기 복수의 서브 픽셀 중 행열로 배치된 9개의 서브 픽셀을 포함하는 제1 픽셀이 상기 복수의 출력 라인 중 제1 출력 라인에 연결되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  17. 제 16항에 있어서,
    상기 9개의 서브 픽셀은 나란하게 배치된 3개의 공유 픽셀로 구분되고
    상기 3개의 공유 픽셀 각각이 플로팅 노드를 공유하는 3개의 서브 픽셀 및 상기 제1 출력 라인에 연결되어 상기 3개의 서브 픽셀 중 적어도 하나의 서브 픽셀에서 센싱된 제1 광 신호의 광량에 대응하는 센싱 신호를 상기 제1 출력 라인으로 출력하는 선택 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  18. 제 17항에 있어서,
    상기 3개의 공유 픽셀은 상기 제1 방향으로 나란하게 연속 배치되고,
    상기 3개의 공유 픽셀 각각에 구비되는 상기 3개의 서브 픽셀은 상기 제2 방향으로 나란하게 연속 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  19. 제 17항에 있어서,
    상기 3개의 공유 픽셀은 상기 제2 방향으로 나란하게 연속 배치되고,
    상기 3개의 공유 픽셀 각각에 구비되는 상기 3개의 서브 픽셀은 상기 제1 방향으로 나란하게 연속 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
  20. 제 16항에 있어서,
    상기 제1 색상의 광 신호를 센싱하며 상기 제2 방향으로 상기 제1 픽셀과 이격 배치되는 제2 픽셀은 상기 복수의 출력 라인 중 상기 제1 출력 라인에 인접한 제2 출력 라인에 연결되고,
    상기 제1 색상의 광 신호를 센싱하며 상기 제2 방향으로 상기 제2 픽셀과 이격 배치되는 제3 픽셀은 상기 복수의 출력 라인 중 상기 제2 출력 라인에 인접한 제3 출력 라인에 연결되는 것을 특징으로 하는 이미지 센서의 픽셀 어레이.
KR1020200166961A 2020-12-02 2020-12-02 이미지 센서 및 이미지 센서의 픽셀 어레이 KR20220077735A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200166961A KR20220077735A (ko) 2020-12-02 2020-12-02 이미지 센서 및 이미지 센서의 픽셀 어레이
CN202111453885.7A CN114598831A (zh) 2020-12-02 2021-12-01 图像传感器及图像传感器的像素阵列
US17/539,586 US11825226B2 (en) 2020-12-02 2021-12-01 Image sensor and pixel array of image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166961A KR20220077735A (ko) 2020-12-02 2020-12-02 이미지 센서 및 이미지 센서의 픽셀 어레이

Publications (1)

Publication Number Publication Date
KR20220077735A true KR20220077735A (ko) 2022-06-09

Family

ID=81751978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166961A KR20220077735A (ko) 2020-12-02 2020-12-02 이미지 센서 및 이미지 센서의 픽셀 어레이

Country Status (3)

Country Link
US (1) US11825226B2 (ko)
KR (1) KR20220077735A (ko)
CN (1) CN114598831A (ko)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929807B2 (en) 2007-02-27 2011-04-19 Phase One A/S Colour binning of a digital image to reduce the image resolution
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
WO2014055391A2 (en) 2012-10-05 2014-04-10 Rambus Inc. Conditional-reset, multi-bit read-out image sensor
WO2015038569A2 (en) 2013-09-10 2015-03-19 Rambus Inc. Oversampled image sensor with conditional pixel readout
JP2015115344A (ja) * 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
WO2015132726A1 (en) * 2014-03-03 2015-09-11 Photoneo S.R.O Methods and apparatus for superpixel modulation
WO2015187884A1 (en) 2014-06-06 2015-12-10 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
KR102383649B1 (ko) * 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
KR102301778B1 (ko) * 2014-08-28 2021-09-13 삼성전자주식회사 이미지 센서, 및 상기 이미지 센서의 픽셀
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
KR102210513B1 (ko) 2014-12-11 2021-02-02 삼성전자주식회사 커플링-프리 읽기를 수행할 수 있는 이미지 센서와 이를 포함하는 장치
KR102511493B1 (ko) 2015-05-19 2023-03-16 매직 립, 인코포레이티드 세미-글로벌 셔터 이미저
KR102374112B1 (ko) * 2015-07-15 2022-03-14 삼성전자주식회사 오토 포커싱 픽셀을 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP6736906B2 (ja) * 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
CN107105141B (zh) 2017-04-28 2019-06-28 Oppo广东移动通信有限公司 图像传感器、图像处理方法、成像装置和移动终端
US10116925B1 (en) 2017-05-16 2018-10-30 Samsung Electronics Co., Ltd. Time-resolving sensor using shared PPD + SPAD pixel and spatial-temporal correlation for range measurement
WO2018217770A2 (en) * 2017-05-22 2018-11-29 Washington University Multispectral imaging sensors and systems
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
US11153514B2 (en) * 2017-11-30 2021-10-19 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102520487B1 (ko) 2018-02-21 2023-04-12 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2019161577A (ja) 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、画素補正処理回路、及び、画素補正処理方法
FR3086799B1 (fr) 2018-09-27 2021-09-17 Commissariat Energie Atomique Capteur d'images rapide a regroupement de pixels
KR102618358B1 (ko) * 2019-06-05 2023-12-28 삼성전자주식회사 이미지 센서
JP7358079B2 (ja) * 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ

Also Published As

Publication number Publication date
CN114598831A (zh) 2022-06-07
US20220174232A1 (en) 2022-06-02
US11825226B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US11425323B2 (en) Image sensor and operating method thereof
KR20200113484A (ko) 이미지 센서 및 그 동작 방법
US11588988B2 (en) Image sensor and binning method thereof
KR20210156458A (ko) 이미지 센싱 장치 및 이를 포함하는 전자 장치
KR20220098587A (ko) 이미지 센서, 픽셀 및 픽셀의 동작 방법
CN113766155A (zh) 一种用于补偿具有多滤色器阵列的图像传感器的串扰的设备和方法
US11721713B2 (en) Image sensors
KR102632474B1 (ko) 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
CN114390227A (zh) 被配置为改善组合模式中的伪影的图像传感器
KR20230006674A (ko) 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
KR20220055390A (ko) 균등하게 배치된 위상 검출 픽셀을 포함하는 픽셀 어레이, 및 이를 포함하는 이미지 센서
US20220116557A1 (en) Pixel array and image sensor including the same
CN115224060A (zh) 图像传感器
US11825226B2 (en) Image sensor and pixel array of image sensor
US20220293653A1 (en) Image sensors and camera modules including the same
US11863893B2 (en) Image sensor including auto-focus pixels that receive the same transmission control signal
US20220399384A1 (en) Pixel array and image sensor including the same
US20220130876A1 (en) Pixel array and an image sensor including the same
US11889217B2 (en) Image sensor including auto-focus pixels
US20230005980A1 (en) Image sensor
KR20220047140A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20220054143A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20230078460A (ko) 이미지 센서 및 이미지 센서의 자동 초점 동작 방법
KR20220053067A (ko) 왜곡을 발생시키는 렌즈를 갖는 카메라 시스템에서 이미지 해상도를 개선하는 장치 및 그 동작 방법
JP2022070246A (ja) 均等に配置された位相検出ピクセルを含むピクセルアレイ及びそれを含むイメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination