JP2019161577A - 撮像装置、画素補正処理回路、及び、画素補正処理方法 - Google Patents

Abstract

【課題】破綻や偽色の発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減できるようにする。【解決手段】本開示の撮像装置は、第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部、並びに、画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路を備え、複数の画素には第１色のカラーフィルタが形成されており、画素補正処理回路は、ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする。【選択図】 図７

Description

本開示は、撮像装置、画素補正処理回路、及び、画素補正処理方法に関する。

デジタルカメラ等の撮像システムにおいて、カメラの焦点を自動的に合わせるＡＦ（オートフォーカス）方式の一つとして像面位相差ＡＦが知られている。像面位相差ＡＦを実現するために、色信号を出力する標準画素が２次元マトリクス状に配置されて成る画素アレイ部には、位相差を検出するための画素（以下、「位相差検出画素」と記述する）が、標準画素間に離散的に配置されている（例えば、特許文献１参照）。

位相差検出画素としては、複数の画素間、例えば２つの画素間で１つのオンチップレンズ（ＯＣＬ：On Chip Lens）を共有した構造（以下、「２×１ＯＣＬ構造」と記述する場合がある）のものが知られている。オンチップレンズは、画素の集光効率を向上するために画素の受光側に配されるレンズである。

２×１ＯＣＬ構造を有する位相差検出画素は、受光面に標準画素の２画素分の横長形状（又は、縦長形状）のオンチップレンズを備えている。そして、オンチップレンズが例えば横長形状の場合、当該オンチップレンズの右側及び左側をそれぞれ通った光を、位相差検出画素の各画素の光電変換部で受光することによって得られる画素値から位相差信号を生成することができる。

２×１ＯＣＬ構造を有する位相差検出画素が、標準画素間に離散的に配置されて成る撮像装置を用いる撮像システムでは、撮像装置の撮像結果を画像として使用する場合、２×１ＯＣＬ構造の２つの画素の位置に対応する色信号を得る必要がある。そのため、これらの画素の画素値に対して適切な補正処理を行うことになる。この補正処理には、例えば、２×１ＯＣＬ構造の２つの画素の周辺領域の方向性を検出して補間する方向補間処理や、周辺領域の各色のレベルを利用した相関補間処理などが用いられる。

ところで、撮像装置の多画素化に伴って、画素信号をフル画素の１／４、１／１６等にビニング（ｂｉｎｎｉｎｇ）処理し、縮小して使用することが現実的になってきている。ここで、「ビニング処理」とは、同色の複数の画素の画素値を加算平均して１つの画素の画素値とみなして出力する処理を言う。このビニング処理の際にも、２×１ＯＣＬ構造の２つの画素に対する補正処理が行われる（例えば、特許文献２参照）。

特開２０１６−１５４３０号公報 特開２０１８−１１２４６号公報

２×１ＯＣＬ構造では、例えば、Ｒ（赤）Ｇ（緑）Ｂ（青）の一般的なベイヤー配列において、位相差検出画素の２つの画素は、Ｇ画素及びＢ画素（又は、Ｇ画素及びＲ画素）の組み合わせから成る。そして、２つの画素には、同色のカラーフィルタ、例えば感度の高い緑色のカラーフィルタが用いられる。

このような状況下において、加算平均の対象となる複数の画素の中に位相差検出画素が含まれる場合に、当該位相差検出画素の画素値を保存しないビニング処理では、２×１ＯＣＬの成分を含む画素に対して、方向補間処理や相関補間処理などの一般的な補正技術を用いて補正処理を行うと、破綻や偽色が発生し、画面の色調が変わって見える現象が起こることになる。

そこで、本開示は、破綻や偽色の発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減することができる撮像装置、画素補正処理回路、及び、画素補正処理方法を提供することを目的とする。

上記の目的を達成するための本開示の撮像装置は、
第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部、並びに、
画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路を備え、
複数の画素には第１色のカラーフィルタが形成されており、
画素補正処理回路は、ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする。

上記の目的を達成するための本開示の画素補正処理回路は、
第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路であって、
複数の画素には第１色のカラーフィルタが形成されており、
ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする。

上記の目的を達成するための本開示の画素補正処理方法は、
第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理方法であって、
複数の画素には第１色のカラーフィルタが形成されており、
ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする。

本開示によれば、破綻や偽色の発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減することができる。

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の実施形態に係る撮像装置のシステム構成の概略を示すブロック図である。 図２は、ＣＭＯＳイメージセンサの構成の一例を示す概略構成図である。 図３は、カラーフィルタ及びオンチップレンズの配置例を示す図である。 図４Ａ、図４Ｂ、及び、図４Ｃは、列方向において隣接する同色の２画素間でのビニング処理について説明する図である。 図５は、１／１６ビニング処理を行った場合の画素配列を示す図である。 図６Ａ、図６Ｂ、及び、図６Ｃは、ベイヤー配列のカラーフィルタでの位相差検出画素の画素値を保存しない場合のビニング処理の具体例を示す図である。 図７は、実施例１に係る画素補正処理回路の構成の一例を示すブロック図である。 図８Ａは、補正処理対象の青色画素の画素値に含まれる緑色成分の推定について説明する図であり、図８Ｂは、画素補正処理回路における処理の流れを示す図である。 図９は、実施例２に係る画素補正処理のための一連の処理の流れの一例を示すフローチャートである。 図１０Ａ、図１０Ｂ、及び、図１０Ｃは、他のカラーコーディングのカラーフィルタでの位相差検出画素の画素値を保存しない場合のビニング処理の具体例を示す図である。 図１１は、本開示の技術の適用例を示す図である。 図１２は、電子機器の一例である撮像システムの構成の概略を示すブロック図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の撮像装置、画素補正処理回路、及び、処理方法、全般に関する説明
２．本開示の実施形態に係る撮像装置
２−１．ＣＭＯＳイメージセンサの構成例
２−２．カラーフィルタ及びオンチップレンズの配置例
２−３．ビニング処理について
２−３−１．位相差検出画素の画素値を保存する場合
２−３−２．位相差検出画素の画素値を保存しない場合
３．本開示の実施形態に係る画素補正処理
３−１．実施例１（画素補正処理をハードウェアで実現する例）
３−２．実施例１（画素補正処理をソフトウェアで実現する例）
４．変形例
５．適用例（撮像システム）
６．本開示がとることができる構成

＜本開示の撮像装置、画素補正処理回路、及び、処理方法、全般に関する説明＞
本開示の撮像装置、画素補正処理回路、及び、処理方法にあっては、第１色の色信号を出力する画素が緑色画素から成り、第１色以外の色信号を出力する画素が青色画素、又は、赤色画素から成る構成とすることができる。

上述した好ましい構成を含む本開示の撮像装置、画素補正処理回路、及び、処理方法にあっては、補正処理対象画素の画素値から緑色成分を引いた後、正規化することによって補正処理を行う構成とすることができる。また、補正処理対象画素の画素値に含まれている緑色成分を、補正処理対象画素の周辺の緑色画素の画素値の加重平均から推定し、補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合を、緑色成分推定値に乗じ、その乗算結果を、補正処理対象画素の画素値から減算する構成とすることができる。このとき、補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合については、ビニング処理の処理内容によって決まるようにすることが好ましい。

また、上述した好ましい構成を含む本開示の撮像装置、画素補正処理回路、及び、処理方法にあっては、補正処理対象画素の画素値から、緑色混合率乗算部の乗算結果を引いた結果に対して、１以上の正規化係数を乗じて補正処理対象画素に対する補正値とする構成とすることができる。このとき、正規化係数については、ビニング処理の処理内容によって決まるようにすることが好ましい。

また、上述した好ましい構成を含む本開示の撮像装置、画素補正処理回路、及び、処理方法にあっては、画素アレイ部の画素には、カラーフィルタがベイヤー配列されている構成とすることができる。あるいは又、画素アレイ部の画素には、複数行×複数列の画素を単位として同色のカラーフィルタが配列されている構成とすることができる。

＜本開示の実施形態に係る撮像装置＞
図１は、本開示の実施形態に係る撮像装置のシステム構成の概略を示すブロック図である。図１に示すように、本実施形態に係る撮像装置１は、撮像部１０、ビニング処理部２０、補正処理部３０、カメラ信号処理部４０、及び、エンコーダ部５０を備えるシステム構成となっている。

撮像部１０は、イメージセンサ、例えば、Ｘ−Ｙアドレス方式のイメージセンサの一種のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサから成る。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。但し、撮像部１０としては、ＣＭＯＳイメージセンサに限られるものではない。ＣＭＯＳイメージセンサの詳細については後述する。

撮像部１０から出力される画像データは、ビニングモードの設定時には、ビニング処理部２０において、複数の画素の画素値を加算平均して１つの画素の画素値として出力するビニング処理がデジタル的に行われる。ビニング処理部２０は、例えば、フル画素の画素値を１／４、１／１６等の画素値にビニングする。

尚、ここでは、ビニング処理を、撮像部１０の外部に設けられたビニング処理部２０においてデジタル的に行う場合を例示したが、撮像部１０の内部において、画素から信号を読み出す際にアナログ的に行うようにしてもよい。

ビニング処理部２０でビニング処理された画像データは補正処理部３０に供給される。補正処理部３０は、本開示の画素補正処理回路に相当する。補正処理部３０の詳細については後述する。補正処理部３０で補正処理された画像データは、カメラ信号処理部４０に供給される。尚、ビニングモード以外の通常の撮像モードの設定時には、撮像部１０から出力される画像データは、ビニング処理部２０及び補正処理部３０をバイパスしてカメラ信号処理部４０に供給されることになる。

カメラ信号処理部４０は、ビニングモードの設定時には、補正処理部３０から出力される画像データに対して、通常の撮像モードの設定時には、撮像部１０から出力される画像データに対して、一般的なカメラ信号処理を行う。一般的なカメラ信号処理としては、ホワイトバランス、デモザイク、カラーマトリックス処理、ガンマ補正等の処理を例示することができる。

カメラ信号処理部４０で信号処理された画像データはエンコーダ部５０に供給される。エンコーダ部５０は、カメラ信号処理部４０から出力される画像データに対して、ＪＰＥＧあるいはＭＰＥＧ／Ｈ．２６５等にエンコードしてファイル出力する。

［ＣＭＯＳイメージセンサの構成例］
次に、撮像部１０として用いる、例えばＣＭＯＳイメージセンサの構成について説明する。撮像部１０の一例であるＣＭＯＳイメージセンサの構成の一例を図２に示す。

図２に示すように、本例に係るＣＭＯＳイメージセンサは、画素アレイ部１１、及び、当該画素アレイ部１１の周辺に配置された周辺回路部を有する構成となっている。画素アレイ部１１の周辺回路部は、例えば、行選択部１２、カラム処理部１３、列走査部１４、及び、タイミング制御部１５等によって構成されている。

画素アレイ部１１には、フォトダイオードなどの光電変換部を含む画素２が行方向及び列方向に、即ち、行列状に２次元配置されている。ここで、行方向とは画素行の各画素２の配列方向（所謂、水平方向）を言い、列方向とは画素列の各画素２の配列方向（所謂、垂直方向）を言う。

画素２は、フォトダイオードなどの光電変換部の他に、複数の画素トランジスタを用いて構成されている。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び、選択トランジスタの４つのトランジスタから構成されている。また、画素２については、周知の共有画素構造とすることもできる。

共有画素構造は、複数の光電変換部、複数の転送トランジスタ、共有される１つのフローティングディフュージョン（浮遊拡散領域）、及び、共有される１つずつの他の画素トランジスタから構成される。すなわち、共有画素構造は、複数の単位画素を構成する光電変換部及び転送トランジスタが、リセットトランジスタ、増幅トランジスタ、及び、選択トランジスタを共有する構成となっている。

画素２としては、配線層が配される側の基板面を表面（正面）とするとき、その反対側の裏面側から照射される光を取り込む裏面照射型の画素構造のものを用いることもできるし、表面側から照射される光を取り込む表面照射型の画素構造のものを用いることもできる。

画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線２１₁〜２１_mが行方向に沿って配線されている。また、画素列毎に垂直信号線２２₁〜２２_nが列方向に沿って配線されている。画素駆動線２１₁〜２１_mは、画素２から信号を読み出す際の駆動を行うための駆動信号を伝送する。図２では、画素駆動線２１₁〜２１_mについて１本の配線として図示しているが、１本に限られるものではない。画素駆動線２１₁〜２１_mの一端は、行選択部１２の各行に対応した出力端に接続されている。

行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、タイミング制御部１５による制御の下に、画素アレイ部１１の各画素２を全画素同時あるいは行単位等で駆動する。すなわち、行選択部１２は、当該行選択部１２を制御するタイミング制御部１５と共に、画素アレイ部１１の各画素２を駆動する駆動部を構成している。

行選択部１２によって選択走査された画素行の各画素２から読み出される画素信号は、垂直信号線２２₁〜２２_nの各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列毎に、選択行の各画素２から垂直信号線２２₁〜２２_nの各々を通して出力される画素信号に対して所定の信号処理を施すとともに、信号処理後の信号を一時的に保持する。

カラム処理部１３の所定の信号処理としては、画素２から読み出されるアナログの画素信号をデジタル信号に変換するアナログ−デジタル変換処理や、ＣＤＳ（相関二重サンプリング）によるノイズ除去処理などを例示することができる。但し、ここで例示した信号処理は一例に過ぎず、カラム処理部１３の所定の信号処理としては、これらの処理に限られるものではない。

列走査部１４は、シフトレジスタやアドレスデコーダなどによって構成され、タイミング制御部１５による制御の下に、カラム処理部１３の画素列に対応する単位回路、例えば、アナログ−デジタル変換器を含む単位回路を順番に選択する。この列走査部１４による選択走査により、カラム処理部１３で信号処理された画素信号が順番に水平バス１６に読み出され、当該水平バス１６を通して出力される。

タイミング制御部１５は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、行選択部１２、カラム処理部１３、及び、列走査部１４等の駆動制御を行う。

上記の構成のＣＭＯＳイメージセンサでは、チップ構造として、画素アレイ部１１と同じ半導体基板（チップ）上に、画素アレイ部１１の周辺回路部を形成した、所謂、平置構造を例示したが、平置構造に限られるものではない。すなわち、画素アレイ部１１を形成した半導体基板とは別の少なくとも１枚の半導体基板上に周辺回路部を形成し、これら複数の半導体基板を積層した、所謂、積層構造とすることもできる。

上述した構成のＣＭＯＳイメージセンサは、カラム処理部１３において、アナログ−デジタル（ＡＤ）変換などの処理を行う単位回路が、例えば画素列毎に配置されて成る列並列ＡＤ方式と呼ばれる撮像素子である。

［カラーフィルタ及びオンチップレンズの配置例］
続いて、カラーフィルタ及びオンチップレンズ（ＯＣＬ）の配置例について、図３を用いて説明する。図３には、画素アレイ部１１の画素配列について、１８行×１８列の画素２を図示している。ここでは、画素アレイ部１１の各画素２に対して、例えば、Ｒ（赤）Ｇ（緑）Ｂ（青）の各カラーフィルタがベイヤー配列されている場合を例示している。

図３に示すように、画素アレイ部１１の各画素２には、画素２の集光効率を向上するために、基本的に、１つの画素２毎に受光側にオンチップレンズ２１が１つずつ配されている。オンチップレンズ２１が１つずつ配された画素２は、色信号を出力する標準画素である。本例に係るＣＭＯＳイメージセンサは、標準画素以外に、像面位相差ＡＦに用いる位相差を検出するための位相差検出画素３が、標準画素間に離散的に混在する構成となっている。

位相差検出画素３は、複数の画素間で１つのオンチップレンズを共有した構造となっている。本例では、一例として、行方向で隣接する２つの画素間で、例えばＧ画素及びＢ画素間で１つのオンチップレンズ２２を共有する構造（所謂、２×１ＯＣＬ構造）を例示している。すなわち、本例に係る位相差検出画素３は、１つのオンチップレンズ２２を共有する２つの画素から構成されている。そして、位相差検出画素３の２つの画素には、同じ色のカラーフィルタ、例えば感度の高い緑色（Ｇ）のカラーフィルタが配されている。

尚、ここでは、行方向で隣接する２つの画素間で１つのオンチップレンズ２２を共有する２×１ＯＣＬ構造を例示したが、この構造に限られるものではなく、列方向で隣接する２つの画素間で、例えばＧ画素及びＲ画素間で１つのオンチップレンズ２２を共有する２×１ＯＣＬ構造であってもよい。また、複数の画素についても、行方向又は列方向で隣接する２つの画素（２×１ＯＣＬ構造）に限られるものではなく、例えば、２行×２列の４つの画素などであってもよい。

［ビニング処理について］
次に、ビニング処理について説明する。ビニング処理は、同色の複数の画素の画素値を加算平均して１つの画素の画素値として出力する処理であり、ＣＭＯＳイメージセンサの内部において、画素２から信号を読み出す際にアナログ的に行うこともできるし、図１に示したように、外部のビニング処理部２０においてデジタル的に行うこともできる。

ビニング処理を行い、画像を縮小することで、ビニング処理部２０の後段の回路部におけるデータ処理量を削減できるため、当該回路部における消費電力を低減できる。また、ビニング処理には、ノイズ低減の効果があることから、暗所又は高感度設定時などのようにノイズが多いシーンの撮像や、あるいは、超高速撮像や小さい画面での画像確認に用いて好適なものとなる。また、画素２から信号を読み出す際にアナログ的に行う場合にあっては、ビニング処理を行うことによって、読み出し速度の高速化を図ることができる。

ここで、一例として、列方向において隣接する同色の２画素の画素値を加算平均して１つの画素の画素値として出力するビニング処理を行う場合について、図４を用いて説明する。図４Ａは、列方向において隣接する同色の２画素が標準画素（図中の□）である場合として示している。この場合、標準画素である２画素の画素値が加算平均され、その値が当該２画素の中心の位相に対応する画素値として出力される。

図４Ａ及び図４Ｂは、ビニング処理を行う列方向において隣接する同色の２画素の一方が、１つのオンチップレンズ２２を共有する２つの画素から成る位相差検出画素３の一方の画素（図中の■）である場合として示している。

図３において、オンチップレンズ２２を共有する２つの画素、即ち位相差検出画素３の左側の画素がビニング処理の対象画素の場合には、列方向において隣接するＧの標準画素と対になり、その画素値が当該Ｇの標準画素に対応する画素値として出力される。また、右側の画素がビニング処理の対象画素の場合には、列方向において隣接するＢの標準画素と対になり、その画素値が当該Ｂの標準画素に対応する画素値として出力される。

（位相差検出画素の画素値を保存する場合）
位相差検出画素３の画素値を、ビニング処理後にも、像面位相差ＡＦのための位相差検出に用いる場合がある。この場合は、位相差検出画素３の画素値を保存することになる。換言すれば、位相差検出画素３の画素値を、当該位相差検出画素３の位相（位置）に対応する画素値として保存することで、当該画素値に基づいて像面位相差ＡＦのための位相差検出を行うことができるため、ＡＦ性能を維持することができる。

また、ビニング処理結果を画像として使用する場合、位相差検出画素３の２つの画素の位置に対応する色信号を得る必要があるため、これらの画素の画素値に対して適切な補正処理を行うことになる。この補正処理には、２つの画素の周辺領域の方向性を検出して補間する方向補間処理や、周辺領域の各色のレベルを利用した相関補間処理などの一般的な補正処理を用いることができる。

ここで、位相差検出画素３の２つの画素が、例えばＧ画素及びＢ画素の組み合わせから成る場合について、１／１６ビニング処理時の補正処理を例に挙げて説明する。１／１６ビニング処理を行った際の画素配列について図５に示す。図５において、太線の破線で囲った領域が、一般的な補正処理を行う参照タップ４の範囲である。位相差検出画素３の画素値を保存する場合は、Ｇ画素の位置に対して、方向補間処理を用いて補正処理を行う。また、Ｂ画素の位置に対して、方向補間処理又は相関補間処理を選択的に用いて補正処理を行う。

（位相差検出画素の画素値を保存しない場合）
位相差検出画素３の画素値を保存する場合に対して、位相差検出画素３の画素値を、ビニング処理後に位相差検出に用いない場合がある。この場合は、位相差検出画素３の画素値を保存しないことになる。ここで、位相差検出画素３の画素値を保存しない場合のビニング処理の具体例について、２×１ＯＣＬ構造の位相差検出画素３の配置密度が例えば１．５％の場合を例に挙げて、図６を用いて説明する。

フル画素の画素配列を図６Ａに示し、１回目のビニング処理で１／４サイズにしたときの画素配列を図６Ｂに示し、２回目のビニング処理で１／１６サイズにしたときの画素配列を図６Ｃに示す。図６Ａにおいて、太枠で囲った２画素が、位相差検出画素３を示している。１回目のビニング処理及び２回目のビニング処理では、位相差検出画素３の画素値を保存せずビニングを行う。図６Ｂ及び図６Ｃにおいて、太枠で囲った画素が、ビニング処理によって位相差検出画素３の影響を受けている画素を示している。

ここでは、フル画素の画素配列中に、２×１ＯＣＬ構造の位相差検出画素３を混在させるに当たって、Ｇ画素及びＢ画素に跨って１つのオンチップレンズ２２を配置する場合のビニング処理を例示している。この場合、Ｂ画素の位置であっても、Ｇのカラーフィルタが設けられることになる。

位相差検出画素３の画素値を保存しないビニング処理において、４画素ビニング（図６Ｂ）→４画素ビニング（図６Ｃ）を繰り返していくと、２×１ＯＣＬ構造の位相差検出画素３の影響が薄まりながら拡散していく。これにより、位相差検出画素３の影響が弱まるものの、１／１６ビニング処理ともなれば、位相差検出画素３の影響を含む画素の割合が非常に増加する。すなわち、図６Ｃに示すように、１／１６サイズにしたときの画素配列では、多くの画素が位相差検出画素３の影響を受けることになる。

そして、２×１ＯＣＬ構造の位相差検出画素３が占有した非Ｇ画素の色の成分が強まってしまう現象が生じる。例えば、非Ｇ画素がＢ画素の場合、本来のＢ画素の位置に、感度の高いＧのカラーフィルタが配されているために、Ｂ画素の感度が上がり、Ｂ画素の成分が強まる。これがビニング処理によって空間的に拡散され、画面全体に青みがかかって見える。このとき、位相差検出画素３の成分を含む画素に対して、方向補間や相関補間などの一般的な補正技術で補正を行うと、テクスチャ部において破綻や偽色が大きく出る。

これは、補正処理対象の画素が多過ぎることに加えて、補正方法にも原因があり、周囲から算出した補正値に完全に入れ替えてしまうのでは処理量が大き過ぎてしまう。また、周囲の参照タップ４内にも位相差検出画素３の影響を受けた画素があるため、補正値の算出や検出系が正常に機能しない。

＜本開示の実施形態に係る画素補正処理＞
そこで、図１の補正処理部３０での補正処理でもある、本開示の実施形態に係る画素補正処理では、破綻や偽色の発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減するために、以下の構成を採る。本実施形態に係る画素補正処理では、第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素３を有する画素アレイ部の各画素に対してビニング処理を行うことを前提とする。

本実施形態では、図３に示すベイヤー配列において、第１色の色信号を出力する画素をＧ画素とし、第１色以外の色信号を出力する画素をＢ画素とする。そして、本実施形態に係る画素補正処理では、位相差検出画素３を有する画素アレイ部１１の各画素２に対するビニング処理によって位相差検出画素３の影響を受けている補正対象画素に対し、色調変化を補正する処理を行う際に、位相差検出画素３の影響を受けている画素のうち非Ｇ画素、例えばＢ画素を補正処理対象画素とする。解像度の影響が大きいＧ画素については、補正処理の対象外とする。

以下に、本実施形態に係る画素補正処理の具体的な実施例について、当該画素補正処理をハードウェアで実現する場合を実施例１として、ソフトウェアで実現する場合を実施例２として説明する。

［実施例１］
実施例１は、画素補正処理をハードウェアで実現する例である。実施例１に係る画素補正処理回路の構成の一例を図７に示す。ここでは、一例として、１／１６ビニング処理の場合を例に挙げて説明する。

図７に示すように、実施例１に係る画素補正処理回路６０は、画素位置特定部６１、Ｇ画素成分推定部６２、混合率乗算部６３、減算処理部６４、及び、正規化処理部６５を有する構成となっている。画素補正処理回路６０は、図１の補正処理部３０に相当する。画素補正処理回路６０には、ビニング処理結果が与えられる。

ここでは、ビニング処理によって位相差検出画素３の影響を受けている画素のうち非Ｇ画素、例えばＢ画素を補正処理対象画素としている。従って、画素位置特定部６１は、補正処理対象のＢ画素の位置を特定する。１つのオンチップレンズを共有する画素数が、本例では２画素と予め把握できるし、ビニング処理の処理内容（例えば、１／４ビニング、１／１６ビニングなど）も予めわかることから、これらの情報を基にＢ画素の位置を特定することができる。

Ｇ画素成分推定部６２は、画素位置特定部６１が特定した補正処理対象のＢ画素の画素値に含まれるＧ成分について推定する。具体的には、Ｇ画素成分推定部６２は、図８Ａに示すように、補正処理対象のＢ画素の周辺の例えば上下左右の４つのＧ画素の画素値を用いて、これら画素値の加重平均を、補正処理対象のＢ画素の画素値に含まれるＧ成分の推定値（Ｇ推定値）とする。尚、Ｇ成分の推定を行うタップについては、必ずしも、上下左右の４画素と同じである必要はなく、更に広げてもよい。後述する実施例２においても同様である。

混合率乗算部６３は、Ｇ画素成分推定部６２が推定したＧ推定値に、補正処理対象のＢ画素の画素値が含んでいる位相差検出画素３の成分の割合である混合率を乗じる。補正処理対象のＢ画素の画素値が含んでいる位相差検出画素３の成分の割合については、ビニング処理の処理内容から予め把握できている。本例の場合、１／１６ビニング処理であることから、補正処理対象のＢ画素の画素値に含まれる位相差検出画素３の成分の混合率は１／１６である。

減算処理部６４は、混合率乗算部６３の乗算結果を、補正処理対象のＢ画素の画素値から減算する処理を行う。この減算処理により、図８Ｂに示すように、補正処理対象のＢ画素の画素値から、ビニング処理による位相差検出画素３の影響を排除することができるため、Ｂ画素の画素値はＢ成分のみになる。そして、本例の場合、１／１６ビニング処理であることから、Ｂ画素の画素値は本来の１５／１６になっている状態になる。

補正処理対象のＢ画素の画素値から、混合率乗算部６３の乗算結果を引いたままでは、ビニング処理の加算画素数が減った状態となる。そこで、正規化処理部６５は、本例の場合、１／１６ビニング処理であることから、Ｂ画素の画素値について、１６画素分の画素値の加算相当となるように正規化処理を行う。具体的には、正規化処理部６５は、Ｂ画素の画素値に、ビニング処理の処理内容によって決まる１以上の正規化係数を乗じて補正値とする。本例の場合、正規化係数を１６／１５とする。

上述した実施例１に係る画素補正処理回路６０によれば、ビニング処理によって位相差検出画素３の影響を受けている画素のうち非Ｇ画素、本例では、Ｂ画素を補正処理対象画素とすることで、補正処理の対象及び処理量を抑えることができる。これにより、破綻や偽色が発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減することができる。また、処理量を少なくできることから、実施例１に係る画素補正処理回路６０にあっては、回路規模の増加を最小限に抑えることができる。

尚、補正処理対象のＢ画素の画素値に含まれる位相差検出画素３の成分の混合率（本例では、１／１６）や、位相差検出画素３の影響を排除したＢ画素の画素値に対する正規化係数（本例では、１６／１５）については、理論的な値であり、これらの数値に限定されるものではない。例えば、理論的な値よりも小さい値に設定してもよい。この場合は、色調補正の処理量が少なくなることになる。後述する実施例２においても同様である。

［実施例２］
実施例２は、画素補正処理をソフトウェアで実現する例である。実施例２に係る画素補正処理は、図１に示す画像処理部３０の処理となる。この場合、画像処理部３０は、ＭＰＵ（Micro Processing Unit）等のプロセッサを用いて構成されることになる。そして、以下に説明する、画素補正のための一連の処理は、画像処理部３０を構成するＭＰＵ等のプロセッサによる制御の下に、ソフトウェアによって実行される。

実施例２に係る画素補正処理のための一連の処理の流れの一例を図９のフローチャートに示す。ここでは、一例として、１／１６ビニング処理の場合を例に挙げて説明する。

プロセッサは、先ず、１つのオンチップレンズを共有する画素数や、１／４ビニング、１／１６ビニングなどのビニング処理の処理内容などの情報を基に、補正処理対象のＢ画素の位置を特定し（ステップＳ１１）、次いで、特定したＢ画素の画素値に含まれるＧ成分を推定する（ステップＳ１２）。この推定処理では、Ｂ画素の周辺の例えば上下左右の４つのＧ画素の画素値の加重平均を、Ｂ画素の画素値に含まれるＧ成分と推定する。

次に、プロセッサは、ビニング処理の処理内容から予め把握できている、Ｂ画素の画素値が含んでいる位相差検出画素３の成分の混合率を、Ｇ成分の推定値に乗じる（ステップＳ１３）。次に、プロセッサは、その乗算結果を、補正処理対象のＢ画素の画素値から減じることで、Ｂ画素の画素値から、ビニング処理による位相差検出画素３の影響を排除する（ステップＳ１４）。

そして、Ｂ画素の画素値から、ステップＳ１３での乗算結果を引いたままでは、ビニング処理の加算画素数が減った状態となることから、プロセッサは、Ｂ画素の画素値について、１６画素分の画素値の加算相当となるように正規化処理を行う（ステップＳ１５）。この正規化処理では、Ｂ画素の画素値に、ビニング処理の処理内容によって決まる１以上の正規化係数（本例では、１６／１５）を乗じて補正値とする。

以上の一連の処理により、ビニング処理によって位相差検出画素３の影響を受けている画素のうち、本例では、Ｂ画素を補正処理対象とし、当該Ｂ画素に対して、位相差検出画素３の影響相当のＧ成分を引いた後に正規化する画素補正処理を行うことができる。

上述した実施例２に係る画素補正処理によれば、ビニング処理によって位相差検出画素３の影響を受けている画素のうち非Ｇ画素、本例では、Ｂ画素を補正処理の対象とすることで、補正処理の対象及び処理量を抑えることができる。これにより、破綻や偽色の発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減することができる。また、処理量を少なくできることから、実施例２に係る画素補正処理にあっては、処理時間の増加を最小限に抑えることができる。

＜変形例＞
上記の実施形態では、画素２が行列状に配置されて成るＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術は、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、画素２が行列状に２次元配置されて成るＸ−Ｙアドレス方式の撮像素子全般に対して適用可能である。

また、上記の実施形態では、ベイヤー配列において、第１色の色信号を出力する画素をＧ画素とし、第１色以外の色信号を出力する画素をＢ画素とし、２つの画素にＧのカラーフィルタを配する構成を例示したが、これに限られるものではない。すなわち、第１色以外の色信号を出力する画素をＲ画素とし、２つの画素にＧのカラーフィルタを配する構成であっても、基本的に、同様の作用、効果を得ることができる。

また、カラーフィルタについても、ＲＧＢベイヤー配列に限られるものではなく、ＲＧＢの３色以外の組み合わせとすることもできる。例えば、ＲＧＢの各画素に加えて、白色（Ｗ）の画素を所定の配列で配列した構成とすることもできる。

更に、カラーフィルタについて、複数行×複数列の画素を単位として同色が配列されている構成とすることもできる。例えば、２行×２列の画素を単位として同色のカラーフィルタが配列されている例を図１０Ａに示す。図１０Ａの画素配列に対して、１回目のビニング処理で１／４サイズにしたときの画素配列を図１０Ｂに示し、２回目のビニング処理で１／１６サイズにしたときの画素配列を図１０Ｃに示す。図１０Ａにおいて、太枠で囲った２画素が、位相差検出画素を示している。１回目のビニング処理及び２回目のビニング処理では、位相差検出画素の画素値を保存せずビニングを行う。図１０Ｂ及び図１０Ｃにおいて、太枠で囲った画素が、ビニング処理によって位相差検出画素の影響を受けている画素を示している。

以上説明した本実施形態に係るＣＭＯＳイメージセンサは、例えば図１１に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。

・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜適用例＞
本開示に係る技術は、様々な製品に適用することができる。より具体的には、デジタルスチルカメラやビデオカメラ等の撮像システムや、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機などの電子機器に適用することができる。以下に、デジタルスチルカメラやビデオカメラ等の撮像システムに適用する場合について説明する。

［撮像システム］
図１２は、電子機器の一例である撮像システムの構成を示すブロック図である。図１２に示すように、本例に係る撮像システム１００は、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ(Digital Signal Processor)回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

撮像光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。

フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上記の構成の撮像システム１００において、撮像部１０２として、先述した実施形態に係る撮像装置を用いることができる。これにより、撮像光学系１０１の焦点を自動的に合わせる像面位相差ＡＦ（オートフォーカス）を実現できる。また、先述した実施形態に係る撮像装置は、破綻や偽色が発生を抑えつつ、ビニング処理時に画面の色調が変わって見える現象を低減することができる。従って、当該撮像装置を撮像部１０２として用いることで、特にビニング処理時における撮像画像の高画質化を図ることができる。

＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。

≪Ａ．撮像装置≫
［Ａ−１］第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部、並びに、
画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路を備え、
複数の画素には第１色のカラーフィルタが形成されており、
画素補正処理回路は、ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
撮像装置。
［Ａ−２］第１色の色信号を出力する画素は、緑色画素から成り、
第１色以外の色信号を出力する画素は、青色画素、又は、赤色画素から成る、
上記［Ａ−１］に記載の撮像装置。
［Ａ−３］画素補正処理回路は、補正処理対象画素の画素値から緑色成分を引いた後、正規化することによって補正処理を行う、
上記［Ａ−２］に記載の撮像装置。
［Ａ−４］画素補正処理回路は、
補正処理対象画素の画素値に含まれている緑色成分を、補正処理対象画素の周辺の緑色画素の画素値の加重平均から推定する緑色成分推定部、及び、
補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合を、緑色成分推定部による緑色成分推定値に乗じる緑色混合率乗算部を有し、
緑色混合率乗算部の乗算結果を、補正処理対象画素の画素値から減算する、
上記［Ａ−３］に記載の撮像装置。
［Ａ−５］補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合は、ビニング処理の処理内容によって決まる、
上記［Ａ−４］に記載の撮像装置。
［Ａ−６］画素補正処理回路は、補正処理対象画素の画素値から、緑色混合率乗算部の乗算結果を引いた結果に対して、１以上の正規化係数を乗じて補正処理対象画素に対する補正値とする、
上記［Ａ−４］又は上記［Ａ−５］に記載の撮像装置。
［Ａ−７］正規化係数は、ビニング処理の処理内容によって決まる、
上記［Ａ−６］に記載の撮像装置。
［Ａ−８］画素アレイ部の画素には、カラーフィルタがベイヤー配列されている、
上記［Ａ−１］乃至上記［Ａ−７］のいずれかに記載の撮像装置。
［Ａ−９］画素アレイ部の画素には、複数行×複数列の画素を単位として同色のカラーフィルタが配列されている、
上記［Ａ−１］乃至上記［Ａ−７］のいずれかに記載の撮像装置。

≪Ｂ．画素補正処理回路≫
［Ｂ−１］ 第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路であって、
複数の画素には第１色のカラーフィルタが形成されており、
ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
画素補正処理回路。
［Ｂ−２］第１色の色信号を出力する画素は、緑色画素から成り、
第１色以外の色信号を出力する画素は、青色画素、又は、赤色画素から成る、
上記［Ｂ−１］に記載の画素補正処理回路。
［Ｂ−３］補正処理対象画素の画素値から緑色成分を引いた後、正規化することによって補正処理を行う、
上記［Ｂ−２］に記載の画素補正処理回路。
［Ｂ−４］補正処理対象画素の画素値に含まれている緑色成分を、補正処理対象画素の周辺の緑色画素の画素値の加重平均から推定する緑色成分推定部、及び、
補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合を、緑色成分推定部による緑色成分推定値に乗じる緑色混合率乗算部を有し、
緑色混合率乗算部の乗算結果を、補正処理対象画素の画素値から減算する、
上記［Ｂ−３］に記載の画素補正処理回路。
［Ｂ−５］補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合は、ビニング処理の処理内容によって決まる、
上記［Ｂ−４］に記載の画素補正処理回路。
［Ｂ−６］補正処理対象画素の画素値から、緑色混合率乗算部の乗算結果を引いた結果に対して、１以上の正規化係数を乗じて補正処理対象画素に対する補正値とする、
上記［Ｂ−４］又は上記［Ｂ−５］に記載の画素補正処理回路。
［Ｂ−７］正規化係数は、ビニング処理の処理内容によって決まる、
上記［Ｂ−６］に記載の画素補正処理回路。
［Ｂ−８］画素アレイ部の画素には、カラーフィルタがベイヤー配列されている、
上記［Ｂ−１］乃至上記［Ｂ−７］のいずれかに記載の画素補正処理回路。
［Ｂ−９］画素アレイ部の画素には、複数行×複数列の画素を単位として同色のカラーフィルタが配列されている、
上記［Ｂ−１］乃至上記［Ｂ−７］のいずれかに記載の画素補正処理回路。

≪Ｃ．画素補正処理方法≫
［Ｃ−１］第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理方法であって、
複数の画素には第１色のカラーフィルタが形成されており、
ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
画素補正処理方法。
［Ｃ−２］第１色の色信号を出力する画素は、緑色画素から成り、
第１色以外の色信号を出力する画素は、青色画素、又は、赤色画素から成る、
上記［Ｃ−１］に記載の画素補正処理方法。
［Ｃ−３］補正処理対象画素の画素値から緑色成分を引いた後、正規化することによって補正処理を行う、
上記［Ｃ−２］に記載の画素補正処理方法。
［Ｃ−４］補正処理対象画素の画素値に含まれている緑色成分を、補正処理対象画素の周辺の緑色画素の画素値の加重平均から推定し、
補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合を、緑色成分推定値に乗じ、
その乗算結果を、補正処理対象画素の画素値から減算する、
上記［Ｃ−３］に記載の画素補正処理方法。
［Ｃ−５］補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合は、ビニング処理の処理内容によって決まる、
上記［Ｃ−４］に記載の画素補正処理方法。
［Ｃ−６］補正処理対象画素の画素値から、緑色混合率乗算部の乗算結果を引いた結果に対して、１以上の正規化係数を乗じて補正処理対象画素に対する補正値とする、
上記［Ｃ−４］又は上記［Ｃ−５］に記載の画素補正処理方法。
［Ｃ−７］正規化係数は、ビニング処理の処理内容によって決まる、
上記［Ｃ−６］に記載の画素補正処理方法。
［Ｃ−８］画素アレイ部の画素には、カラーフィルタがベイヤー配列されている、
上記［Ｃ−１］乃至上記［Ｃ−７］のいずれかに記載の画素補正処理方法。
［Ｃ−９］画素アレイ部の画素には、複数行×複数列の画素を単位として同色のカラーフィルタが配列されている、
上記［Ｃ−１］乃至上記［Ｃ−７］のいずれかに記載の画素補正処理方法。

１・・・撮像装置、２・・・画素（標準画素）、３・・・位相差検出画素、１０・・・撮像部、１１・・・画素アレイ部、１２・・・行選択部、１３・・・カラム処理部、１４・・・列走査部、１５・・・タイミング制御部、２０・・・ビニング処理部、２１，２２・・・オンチップレンズ、３０・・・補正処理部、４０・・・カメラ信号処理部、５０・・・エンコーダ部、６０・・・画素補正処理回路、６１・・・画素位置特定部、６２・・・Ｇ画素成分推定部、６３・・・混合率乗算部、６４・・・減算処理部、６５・・・正規化処理部

Claims (11)

1. 第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部、並びに、
   画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路を備え、
   複数の画素には第１色のカラーフィルタが形成されており、
   画素補正処理回路は、ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
   撮像装置。
2. 第１色の色信号を出力する画素は、緑色画素から成り、
   第１色以外の色信号を出力する画素は、青色画素、又は、赤色画素から成る、
   請求項１に記載の撮像装置。
3. 画素補正処理回路は、補正処理対象画素の画素値から緑色成分を引いた後、正規化することによって補正処理を行う、
   請求項２に記載の撮像装置。
4. 画素補正処理回路は、
   補正処理対象画素の画素値に含まれている緑色成分を、補正処理対象画素の周辺の緑色画素の画素値の加重平均から推定する緑色成分推定部、及び、
   補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合を、緑色成分推定部による緑色成分推定値に乗じる緑色混合率乗算部を有し、
   緑色混合率乗算部の乗算結果を、補正処理対象画素の画素値から減算する、
   請求項３に記載の撮像装置。
5. 補正処理対象画素の画素値が含んでいる位相差検出画素の成分の割合は、ビニング処理の処理内容によって決まる、
   請求項４に記載の撮像装置。
6. 画素補正処理回路は、補正処理対象画素の画素値から、緑色混合率乗算部の乗算結果を引いた結果に対して、１以上の正規化係数を乗じて補正処理対象画素に対する補正値とする、
   請求項４に記載の撮像装置。
7. 正規化係数は、ビニング処理の処理内容によって決まる、
   請求項６に記載の撮像装置。
8. 画素アレイ部の画素には、カラーフィルタがベイヤー配列されている、
   請求項１に記載の撮像装置。
9. 画素アレイ部の画素には、複数行×複数列の画素を単位として同色のカラーフィルタが配列されている、
   請求項１に記載の撮像装置。
10. 第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理回路であって、
    複数の画素には第１色のカラーフィルタが形成されており、
    ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
    画素補正処理回路。
11. 第１色の色信号を出力する画素、及び、第１色以外の色信号を出力する画素を含む複数の画素間で１つのオンチップレンズを共有する位相差検出画素を有する画素アレイ部の各画素に対するビニング処理によって位相差検出画素の影響を受けている画素に対して補正処理を行う画素補正処理方法であって、
    複数の画素には第１色のカラーフィルタが形成されており、
    ビニング処理によって位相差検出画素の影響を受けている画素のうち、第１色以外の色信号を出力する画素を補正処理対象画素とする、
    画素補正処理方法。

Images