CN114598831A - 图像传感器及图像传感器的像素阵列 - Google Patents

图像传感器及图像传感器的像素阵列 Download PDF

Info

Publication number
CN114598831A
CN114598831A CN202111453885.7A CN202111453885A CN114598831A CN 114598831 A CN114598831 A CN 114598831A CN 202111453885 A CN202111453885 A CN 202111453885A CN 114598831 A CN114598831 A CN 114598831A
Authority
CN
China
Prior art keywords
pixels
pixel
shared
sub
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111453885.7A
Other languages
English (en)
Inventor
金茂永
郑在珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114598831A publication Critical patent/CN114598831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器包括像素阵列，该像素阵列包括：多个共享像素，包括在第一方向和第二方向上排列并连接到相同的浮置扩散节点的多个光电转换元件；以及多个列线，连接到多个共享像素，在第二方向上延伸，并且平行排列。图像传感器还包括模数转换电路，该模数转换电路包括连接到多个列线的多个模数转换器(ADC)。多个共享像素当中在第一方向和第二方向中的至少一个方向上平行地连续排列并被配置为感测第一颜色的光学信号的至少两个第一共享像素连接到多个列线当中的不同列线。

Description

图像传感器及图像传感器的像素阵列
本申请基于2020年12月2日在韩国知识产权局提交的韩国专利申请No.10-2020-0166961并要求其优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思的实施例涉及一种图像传感器，并且更具体地，涉及一种图像传感器的像素阵列的输出线连接方法和读取方法。
背景技术
图像传感器是捕捉对象的二维或三维图像的设备。图像传感器通过使用根据从对象反射的光的强度而反应的感光元件来生成对象的图像。近来，已经广泛使用能够实现高分辨率图像的基于互补金属氧化物半导体(CMOS)的图像传感器。随着像素的集成度增加以用于高分辨率实施，每像素的光电转换元件的面积减小，因此，灵敏度和饱和信号电荷量可能减小。
发明内容
本发明构思的实施例旨在提供一种用于提高具有由多个光电转换元件共享浮置扩散节点的结构的像素阵列的读出效率的输出线连接方法和读取方法。
根据本发明构思的实施例，一种图像传感器包括像素阵列，该像素阵列包括：多个共享像素，包括在第一方向和第二方向上排列并连接到相同的浮置扩散节点的多个子像素；和多个列线，连接到多个共享像素，在第二方向上延伸，并且在第一方向上平行排列。该图像传感器还包括模数转换电路，其中该模数转换电路包括连接到多个列线的多个模数转换器(ADC)。多个ADC中的每一个将从多个列线当中的对应列线接收的感测信号转换为像素值。多个共享像素当中在第一方向和第二方向中的至少一个方向上平行地连续排列并被配置为感测第一颜色的光学信号的至少两个第一共享像素连接到多个列线当中的第一列线。
根据本发明构思的实施例，一种图像传感器包括像素阵列，该像素阵列包括：多个共享像素，包括在第一方向和第二方向上排列并连接到相同的浮置扩散节点的多个光电转换元件；和多个列线，连接到多个共享像素，在第二方向上延伸，并且在第一方向上平行排列。该图像传感器还包括模数转换电路，其中该模数转换电路包括连接到多个列线的多个模数转换器(ADC)。多个ADC中的每一个将从多个列线当中的对应列线接收的感测信号转换为像素值。多个共享像素当中在第一方向和第二方向中的至少一个方向上平行地连续排列并被配置为感测第一颜色的光学信号的至少两个第一共享像素连接到多个列线当中的不同列线。
根据本发明构思的实施例，一种图像传感器的像素阵列包括：多个子像素，在第一方向和第二方向上排列在矩阵中；以及多个输出线，在第二方向上延伸。多个输出线中的每一个排列在多个子像素当中在第一方向上彼此相邻的两个子像素之间。包括多个子像素当中被配置为感测第一颜色的光学信号并排列在矩阵中的九个子像素的第一像素连接到多个输出线当中的第一输出线。
附图说明
通过参考附图详细描述本发明构思的实施例，本发明构思的上述和其他特征将变得更加显而易见，其中：
图1是根据本发明构思的实施例的图像传感器的示意性框图；
图2A和图2B是示意性地示出根据本发明构思的实施例的图像传感器的像素阵列的示例的示图；
图3A和图3B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法；
图4是示出根据本发明构思的实施例的像素阵列的像素结构的电路图；
图5是示出根据本发明构思的实施例的像素阵列的共享像素的垂直截面图；
图6A和6B示出了根据本发明构思的实施例的像素阵列的读取方法；
图7A和7B示出了根据本发明构思的实施例的像素阵列的读取方法；
图8A至图8C示出了根据本发明构思的实施例的在图像传感器第一读取模式和第二读取模式下进行操作时生成的图像数据；
图9示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法；
图10A和图10B示出了根据本发明构思的实施例的像素阵列的读取方法；
图11A和图11B示出了根据本发明构思的实施例的像素阵列的读取方法；
图12示出了图3A所示的像素阵列的结构和输出线连接方法的比较示例；
图13A和图13B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法；
图14A和图14B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法；
图15A示出了根据本发明构思的实施例的图像传感器中包括的像素阵列的示例；
图15B是根据本发明构思的实施例的图15A的像素阵列的垂直截面图；
图16示出了根据本发明构思的实施例的图14A的像素阵列的示例；
图17A和图17B是根据本发明构思的实施例的包括多相机模块的电子设备的示例的框图；并且
图18是根据本发明构思的实施方式的图17A和图17B的相机模块的详细框图。
具体实施方式
下面将参考附图更全面地描述本发明构思的实施例。在整个附图中，相同附图标记可以指代相同元件。
将理解，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一个元件区分开，并且元件不受这些术语的限制。因此，实施例中的“第一”元件可以在另一个实施例中被描述为“第二”元件。
应当理解，除非上下文另有明确说明，否则每个实施例中的特征或方面的描述通常应该被认为可应用于其他实施例中的其他类似特征或方面。
如本文所使用的，除非上下文另有明确说明，否则单数形式“一”和“该”旨在也包括复数形式。
如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。
如在本发明构思的领域中的传统，在附图中以功能块、单元和/或模块的形式描述和示出实施例。本领域技术人员将理解，这些块、单元和/或模块由电子(或光学)电路(诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实施。
图1是示意性地示出根据本发明构思的实施例的图像传感器100的框图。图2A和图2B是示意性地示出根据本发明构思的实施例的图像传感器100的像素阵列110的示例的示图。
根据本发明构思的实施例，图像传感器100可以安装在具有图像或光感测功能的电子设备中。根据本发明构思的实施例，图像传感器100可以安装在具有自动对焦功能的电子设备中。例如，图像传感器100可以安装在诸如相机、智能电话、可穿戴设备、物联网(IoT)设备、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航设备等的电子设备中。图像传感器100还可以安装在作为例如车辆、家具、制造设施、门、各种测量设备等的组件提供的电子设备中。
图像传感器100可以包括像素阵列110、行驱动器120、模数转换电路(以下称为ADC电路)130、定时控制器140和图像信号处理器150。
像素阵列110可以接收通过透镜LS入射并从对象反射的光学信号，并将光学信号转换为电信号。在实施例中，像素阵列110可以体现为互补金属氧化物半导体(CMOS)。
像素阵列110可以包括多个行线RL、多个列线(或输出线)CL以及连接到多个行线RL和多个列线CL并排列在矩阵中的多个像素PX。
多个像素PX中的每一个可以通过使用光电转换元件来感测所接收的光学信号。多个像素PX可以检测光学信号的光量并输出感测信号，其中该感测信号是表示检测到的光量的电信号。多个像素PX可以包括例如红色像素、绿色像素和蓝色像素。红色像素可以响应于可见光区域的红色范围中的波长而生成与红色光信号相对应的感测信号。绿色像素可以响应于可见光区域的绿色范围中的波长而生成与绿色光信号相对应的感测信号。蓝色像素可以响应于可见光区域的蓝色范围中的波长而生成与蓝色光信号相对应的感测信号。然而，本发明构思的实施例不限于此。例如，根据本发明构思的实施例，多个像素PX还可以包括白色像素、青色像素、黄色像素、品红色像素和/或白色像素。
图2A所示的像素阵列10和图2B所示的像素阵列20可以应用于图1的像素阵列110。如图2A和图2B所示，多个像素PX(例如，第一像素PX1至第四像素PX4)可以排列在矩阵中，并且，多个像素PX中的每一个可以包括排列在矩阵中的多个子像素SPX。在实施例中，多个行线RL可以在像素阵列110内在第一方向(例如，X轴方向)上延伸，并且可以在第二方向(例如，Y轴方向)上平行排列。多个列线CL可以在第二方向上延伸并在第一方向上平行排列。
在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)上平行地连续排列的两个像素PX可以感测不同颜色的光学信号。例如，第一像素PX1和第二像素PX2可以感测不同颜色的光学信号，并且第一像素PX1和第三像素PX3可以感测不同颜色的光学信号。一个像素PX中包括的多个子像素SPX可以包括相同颜色的滤色器并感测相同颜色的光学信号。在实施例中，在对角线方向上排列的第一像素PX1和第四像素PX4可以感测绿色光信号，并且在另一对角线方向上排列的第二像素PX2和第三像素PX3可以分别感测红色光信号和蓝色光信号。可以将第一像素PX1、第二像素PX2、第三像素PX3和第四像素PX4分别称为第一绿色像素、红色像素、蓝色像素和第二绿色像素。
在像素阵列110中，也可以在第一方向和第二方向上排列各自包括第一像素PX1至第四像素PX4的组合(例如，排列在2×2矩阵中的第一像素PX1至第四像素PX4)的像素组。
可以将一个像素PX中包括的多个子像素SPX分类为多个共享像素FPX。多个共享像素FPX中的每一个可以包括浮置扩散节点FD、用于输出与在浮置扩散节点FD中累积的光电荷相对应的感测信号的读取元件、以及在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)中的至少一个方向上连续排列并共享浮置扩散节点FD的多个子像素SPX。多个共享像素FPX可以称为子像素组。
例如，在图2A的像素阵列10中，一个像素PX可以包括在X轴方向上连续排列的三个共享像素FPX，并且三个共享像素FPX中的每一个可以包括在Y轴方向上连续排列并共享浮置扩散节点FD的三个子像素SPX。作为另一示例，图2B的像素阵列20中的一个像素PX可以包括在X轴方向和Y轴方向上连续排列的四个共享像素FPX，并且四个共享像素FPX中的每一个可以包括在X轴方向和Y轴方向上连续排列并共享浮置扩散节点FD的四个子像素SPX。然而，本发明构思的实施例不限于图2A的像素阵列10的结构和图2B的像素阵列20的结构。例如，根据本发明构思的实施例，每个像素PX中包括的共享像素FPX的数量和排列方向以及每个共享像素FPX中包括的子像素SPX的数量和排列方向可以变化。
每个子像素SPX可以包括光电转换元件、滤色器和微透镜，并且可以通过使用光电转换元件来感测通过微透镜接收的光学信号。在本发明构思的实施例中，子像素SPX可以称为感测像素。光电转换元件的示例可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管、有机光电二极管、有机相机胶片等。在下文中，将作为光电转换元件的示例描述光电二极管。然而，本发明构思的实施例不限于此。
每个共享像素FPX可以包括多个子像素SPX和浮置扩散节点FD，并且还包括多个读取元件。多个读取元件可以基于通过行线RL接收的控制信号进行操作。
在实施例中，一个像素PX中包括的多个共享像素FPX可以连接到一个列线CL。在实施例中，多个共享像素FPX中的至少两个可以连接到一个列线CL。在实施例中，多个共享像素FPX中的至少两个可以连接到不同列线CL。多个共享像素FPX和多个列线CL的连接结构可能影响像素阵列110的读出效率和图像传感器100的帧率。下面将参考图3A至图16详细描述根据本发明构思的实施例的像素阵列110的多个共享像素FPX和多个列线CL之间的连接关系以及多个列线CL的排列。
返回参考图1，行驱动器120可以在定时控制器140的控制下生成用于控制排列在每行中的像素PX的操作的多个控制信号。行驱动器120可以通过多个行线RL将多个控制信号提供给像素阵列110的多个像素PX。可以响应于从行驱动器120提供的多个控制信号以行为单位驱动像素阵列110。在实施例中，可以向至少两行提供相同控制信号，并且可以以至少两行为单位驱动像素阵列110。
在行驱动器120的控制下，像素阵列110可以通过多个列线CL输出多个感测信号。
ADC电路130可以对通过多个列线CL接收的多个感测信号中的每一个执行模数转换。ADC电路130可以包括对应于多个列线CL的模数转换器(下文中称为ADC)。ADC中的每一个可以将通过与其相对应的列线CL接收的感测信号转换为像素值。根据图像传感器110的操作模式，像素值可以指示由子像素SPX或像素PX感测的光量。
ADC中的每一个可以包括用于采样和保持接收的信号的相关双采样(CDS)电路。CDS电路可以使用CDS方法来采样和保持感测信号。CDS电路可以在像素PX或共享像素FPX处于重置状态时对噪声信号和感测信号进行双采样，并输出与感测信号和噪声信号之间的差相对应的信号。ADC中的每一个可以包括计数器。计数器可以通过对从CDS电路接收的信号进行计数来生成像素值。例如，CDS电路可以体现为运算跨导放大器(OTA)、差分放大器等。计数器可以体现为递增计数器和运算电路、递增/递减计数器、逐位反转计数器等。
定时控制器140可以生成用于控制行驱动器120和ADC电路130的操作的定时控制信号。行驱动器120和ADC电路130可以基于来自定时控制器140的定时控制信号，如上所述以行或至少两行为单位驱动像素阵列110，并将通过多个列线CL接收的多个感测信号转换为像素值。
图像信号处理器150可以从ADC电路130接收第一图像数据IDT1(例如，原始图像数据)，并对第一图像数据IDT1执行信号处理。图像信号处理器150可以执行诸如例如黑电平补偿、透镜阴影补偿、串扰补偿和坏像素补偿的信号处理。
可以将从图像信号处理器150输出的第二图像数据IDT2(例如，经信号处理的图像数据)发送到处理器200。处理器200可以是安装有图像传感器100的电子设备的主处理器。处理器200可以是例如移动终端的应用处理器。图像传感器100可以根据基于设置接口(例如，移动行业处理器接口(MIPI))的数据通信方法将第二图像数据IDT2发送到处理器200。
图3A和图3B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法。图3A和图3B更详细地示出了图2A的像素阵列10。
为了便于解释，示出了在图2A的像素阵列10中包括的多个像素PX当中排列在X轴上的相同位置处的三个像素，例如第一像素至第三像素PXa、PXb和PXc，并且示出了连接到第一像素至第三像素PXa、PXb和PXc的列线CL，例如第一列线CL1至第三列线CL3。将理解，附加像素PX和附加列线CL包括在本发明构思的实施例中。第一像素PXa、第二像素PXb和第三像素PXc可以感测相同颜色的光学信号。不同颜色的像素可以排列在第一像素PXa、第二像素PXb和第三像素PXc之间。例如，第一像素PXa、第二像素PXb和第三像素PXc可以是绿色像素，并且红色像素或蓝色像素可以排列在第一像素PXa、第二像素PXb和第三像素PXc之间。
参考图3A，每个像素(例如，第一像素PXa、第二像素PXb、第三像素PXc)可以包括排列在矩阵中的九个子像素SPX。在第二方向(例如，Y轴方向)上连续排列的三个子像素SPX可以共享浮置扩散节点FD并被包括在共享像素FPX中。三个共享像素(例如，第一共享像素FPXa1至第三共享像素FPXa3)可以在第一像素PXa中在第一方向(例如，X轴方向)上平行地连续排列。因为第二像素PXb和第三像素PXc具有与第一像素PXa相同的结构，所以省略其冗余描述。
在Y轴方向上延伸的多个列线CL(例如，第一列线CL1至第三列线CL3)可以在X轴方向上平行排列。排列在X轴上的相同位置处的子像素SPX可以形成像素阵列10a的一列，并且一列和一个列线CL可以平行排列。
第一像素负载PL1至第三像素负载PL3可以分别连接到第一列线CL1至第三列线CL3。例如，像素负载PL可以体现为电流源，并向连接到列线的共享像素FPX提供偏置电流。第一列线CL1至第三列线CL3可以分别连接到包括在ADC电路130中的多个ADC，例如第一ADCADC1至第三ADC ADC3。
一个像素PXa、PXb或PXc中包括的三个共享像素FPX可以连接到多个列线CL之一。例如，第一像素PXa中包括的第一共享像素FPXa1至第三共享像素FPXa3可以连接到第一列线CL1。第一共享像素FPXa1至第三共享像素FPXa3中的每一个中包括的图4的选择晶体管SX可以连接到第一列线CL1，并且在像素阵列110a的读取操作期间，当感测晶体管SX导通时，与存储在浮置扩散节点FD中的光电荷相对应的感测信号可以输出到第一列线CL1并通过第一列线CL1提供给第一ADC。
第二像素PXb中包括的第一共享像素FPXb1至第三共享像素FPXb3可以连接到第二列线CL2，并且第三像素PXc中包括的第一共享像素FPXc1至第三共享像素FPXc3可以连接到第三列线CL3。
参考图3B，像素PXa可以包括排列在矩阵中的九个子像素SPX。在第一方向(例如，X轴方向)上连续排列的三个子像素SPX可以共享浮置扩散节点FD，并且可以包括在共享像素FPX中。三个共享像素FPX(例如，第一共享像素FPXa1至第三共享像素FPXa3)可以在第二方向(例如，Y轴方向)上平行地连续排列。像素PXb和像素PXc可以具有与像素PXa相同的结构，并将省略其冗余描述。
一个像素PXa、PXb或PXc中包括的三个共享像素FPX可以连接到一个列线CL，并且不同像素PX中包括的共享像素FPX可以连接到不同列线CL。
如上面参考图3A和图3B所述，在根据本发明构思的实施例的像素阵列10a和10b中，一个像素PXa、PXb或PXc中包括的多个共享像素FPX可以连接到多个列线CL之一并感测相同颜色的光学信号，并且在X轴上的相同位置处彼此相邻排列的多个像素PX(例如，像素PXa、PXb和PXc)可以连接到不同列线CL。
图4是示出根据本发明构思的实施例的像素阵列的像素结构的电路图。图4示出了图3A或图3B的像素PXa的等效电路。
参考图4，像素PXa可以包括第一共享像素FPXa1至第三共享像素FPXa3。
第一共享像素FPXa1可以包括多个光电二极管(例如，第一光电二极管PD1、第二光电二极管PD2和第三光电二极管PD3)以及与多个光电二极管相对应的多个传输晶体管(例如，第一传输晶体管TX1、第二传输晶体管TX2和第三传输晶体管TX3)。第一共享像素FPXa1可以包括浮置扩散节点FD和多个读取元件，例如重置晶体管RX、驱动晶体管DX和选择晶体管SX。
第一传输晶体管TX1、第二传输晶体管TX2、第三传输晶体管TX3、重置晶体管RX、驱动晶体管DX和选择晶体管SX可以响应于通过图1的多个行线RL从图1的行驱动器120接收的多个控制信号(例如，第一传输控制信号TG1至第三传输控制信号TG3、重置信号RS和选择信号SEL)而操作(例如，导通或截止)。
第一光电二极管PD1和第一传输晶体管TX1可以包括在第一子像素SPX1中，第二光电二极管PD2和第二传输晶体管TX2可以包括在第二子像素SPX2中，并且第三光电二极管PD3和第三传输晶体管TX3可以包括在第三子像素SPX3中。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以共享浮置扩散节点FD(也称为浮置扩散区域)和多个读取元件。换句话说，由第一光电二极管PD1、第二光电二极管PD2和第三光电二极管PD3生成的光电荷可以存储在浮置扩散节点FD中，并且与存储在浮置扩散节点FD中的光电荷相对应的感测信号可以通过选择晶体管SX输出。
第一光电二极管PD1、第二光电二极管PD2和第三光电二极管PD3中的每一个可以生成根据入射光的强度而变化的光电荷。例如，第一光电二极管PD1、第二光电二极管PD2和第三光电二极管PD3中的每一个可以是P-N结二极管，并且可以生成与入射光的量成比例的电荷，例如作为负电子的电子和作为正电荷的空穴。
浮置扩散节点FD可以作为电容器进行操作。当第一传输晶体管TX1响应于提供给其栅极端子的第一传输控制信号TG1而导通时，由第一光电二极管PD1生成的电荷(例如，光电荷)可以被发送到浮置扩散节点FD并存储在浮置扩散节点FD中。当第二传输晶体管TX2响应于提供给其栅极端子的第二传输控制信号TG2而导通时，由第二光电二极管PD2生成的光电荷可以被发送到浮置扩散节点FD并存储在浮置扩散节点FD中。当第三传输晶体管TX3响应于提供给其栅极端子的第三传输控制信号TG3而导通时，由第三光电二极管PD3生成的光电荷可以被发送到浮置扩散节点FD并存储在浮置扩散节点FD中。
第一传输控制信号TG1、第二传输控制信号TG2和第三传输控制信号TG3可以是不同信号，因此，第一传输晶体管TX1、第二传输晶体管TX2和第三传输晶体管TX3的导通定时可以由第一传输控制信号TG1、第二传输控制信号TG2和第三传输控制信号TG3独立并分别控制。
重置晶体管RX可以周期性地重置在浮置扩散节点FD中累积的电荷。重置晶体管RX的源电极可以连接到浮置扩散节点FD，并且其漏电极可以连接到电源电压VDD。当重置晶体管RX响应于提供给其栅极端子的重置控制信号RS而导通时，连接到重置晶体管RX的漏电极的电源电压VDD被施加到浮置扩散节点FD。当重置晶体管RX导通时，浮置扩散节点FD中累积的电荷被放电，从而重置浮置扩散节点FD。
驱动晶体管DX可以作为源极跟随器进行操作。驱动晶体管DX可以通过其栅极端子接收根据在浮置扩散节点FD中累积的电荷量(即，浮置扩散节点FD的电位)的信号，缓冲所接收的信号，并输出感测信号。选择晶体管SX可以连接到第一列线CL1。选择晶体管SX可以响应于提供给其栅极端子的第一选择信号SEL而导通，并且当选择晶体管SX导通时，从驱动晶体管DX输出的感测信号可以输出到第一列线CL1。
第二共享像素FPXa2和第三共享像素FPXa3的结构和操作类似于第一共享像素FPXa1的结构和操作，并省略其重复描述。第二共享像素FPXa2和第三共享像素FPXa3中的每一个可以接收多个控制信号并响应于此进行操作。提供给第一共享像素FPXa1至第三共享像素FPXa3中的每一个的多个控制信号可以是不同信号，并且第一共享像素FPXa1、第二共享像素FPXa2和第三共享像素FPXa3可以独立地操作。
第二共享像素FPXa2和第三共享像素FPXa3的选择晶体管SX也可以连接到第一列线CL1。第一共享像素FPXa1至第三共享像素FPXa3的选择晶体管SX可以响应于不同选择信号SEL进行操作。因此，可以独立地控制第一共享像素FPXa1至第三共享像素FPXa3的选择晶体管SX，并且第一共享像素FPXa1至第三共享像素FPXa3输出感测信号的定时可以不同或相同。
图5是示出根据本发明构思的实施例的像素阵列的共享像素的垂直截面图。
参考图5，共享像素FPX可以包括在第二方向(例如，Y轴方向)上连续排列的三个子像素，例如第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。然而，本发明构思的实施例不限于此。例如，根据本发明构思的实施例，多个子像素可以排列在第二方向和垂直于第二方向的第一方向(例如，垂直于Y轴的X轴方向)上。
第一子像素SPXL可以包括第一光电二极管PD1、第一滤色器CF1和第一微透镜ML1。第二子像素SPX2可以包括第二光电二极管PD2、第二滤色器CF2和第二微透镜ML2。第三子像素SPX3可以包括第三光电二极管PD3、第三滤色器CF3和第三微透镜ML3。第一滤色器CF1至第三滤色器CF3可以透射相同颜色的光。
衬底SUB可以是例如硅晶圆、绝缘体上硅(SOI)衬底或半导体外延层。衬底SUB可以包括彼此面对的第一表面S1和第二表面S2。例如，第一表面S1可以是衬底SUB的前表面，并且第二表面S2可以是衬底SUB的后表面。
在实施例中，第一光电二极管PD1至第三光电二极管PD3可以设置在衬底SUB上，并且第一滤色器CF1至第三滤色器CF3和第一微透镜ML1至第三微透镜ML3可以在垂直于衬底SUB的第二表面S2的方向上(例如，在Z轴方向上)堆叠。因此，光学信号可以入射在衬底SUB的第二表面S2上。
多个像素隔离膜(SEP)(例如，深沟槽隔离(DTI)或P型离子注入区域)可以从衬底SUB的第二表面S2朝向第一表面S1延伸。第一子像素SPXL至第三子像素SPX3可以由多个SEP划分。
第一子像素SPX1至第三子像素SPX3可以共享浮置扩散节点FD。浮置扩散节点FD可以在排列第一子像素SPX1至第三子像素SPX3的方向(例如，第二方向(例如，Y轴方向))上延伸。在实施例中，浮置扩散节点FD可以形成在衬底SUB中。然而，本发明构思的实施例不限于此。
将由第一子像素SPXL至第三子像素SPX3中的每一个中包括的第一光电二极管PD1、第二光电二极管PD2和第三光电二极管PD3生成的光电荷传输到浮置扩散节点FD以及图4的读取元件RX、DX和SX的、图4的第一传输晶体管至第三传输晶体管TX1、TX2和TX3的有源区域可以设置在衬底SUB的第二表面S2上。
用于连接图4的第一传输晶体管至第三传输晶体管TX1、TX2和TX3以及图4的读取元件RX、DX和SX的互连W、用于向第一传输晶体管至第三传输晶体管TX1、TX2和TX3以及读取元件RX、DX和SX提供控制信号的行线、以及连接到共享像素FPXa的列线可以设置在互连层WL中。
图6A和图6B示出了根据本发明构思的实施例的像素阵列的读取方法。图6A示出了以子像素SPX为单位从像素阵列10a读取像素PXa至PXc。在本公开中，读取子像素应该被理解为意味着与在子像素中生成的光电荷相对应的感测信号被输出并转换为像素值。图6B示出了由第一ADC ADC1至第三ADC ADC3转换为像素值的感测信号。
参考图6A和图6B，像素PXa至PXc可以分别连接到第一列线CL1至第三列线CL3，并且第一ADC ADC1至第三ADC ADC3可以分别连接到第一列线CL1至第三列线CL3。因此，可以同时从像素PXa至PXc输出感测信号并将感测信号转换为像素值。例如，从像素PXa至PXc输出的三个感测信号可以通过第一列线CL1至第三列线CL3分别发送到第一ADC ADC1至第三ADC ADC3。第一ADC ADC1至第三ADC ADC3可以将所接收的三个感测信号转换为三个像素值。
在这种情况下，可以从像素PXa至PXc中的每一个中包括的九个子像素SPX顺序地输出九个感测信号，并通过一个ADC顺序地将该九个感测信号转换为九个像素值。例如，可以从像素PXa的第一子像素SPXa1输出第一感测信号。接着，可以从像素PXa的第二子像素SPXa2和第三子像素SPXa3顺序地输出第二感测信号和第三感测信号。此后，可以从像素PXa的第四子像素SPXa4输出第四感测信号。输出的感测信号可以由第一ADC ADC1顺序地转换为像素值。如上所述，可以从像素PXa的第一子像素SPXa1至第九子像素SPXa9顺序地输出九个感测信号并将该九个感测信号转换为像素值。
如上面参考图4所述，像素PXa的第一共享像素FPXa1至第三共享像素FPXa3可以接收图4的不同选择信号SEL。可以导通输出感测信号的共享像素的选择晶体管SX，并且可以截止其他共享像素的选择晶体管SX。例如，当从第一共享像素FPXa1输出与在第一子像素SPXa1中生成的光电荷相对应的感测信号时，第一共享像素FPXa1的图4的选择晶体管SX可以导通，并且第二共享像素FPXa2和第三共享像素FPXa3的选择晶体管SX可以截止。
像素PXb和像素PXc的操作可以与像素PXa的操作相同，并省略其重复描述。例如，像素PXa、PXb和PXb可以接收多个相同控制信号，并响应于此在相同时间点同样地操作。
参考图6B，第一ADC ADC1可以将从像素PXa输出的感测信号SSa1至SSa9顺序地转换为像素值，第二ADC ADC2可以将从像素PXb输出的感测信号SSb1至SSb9顺序地转换为像素值，并且第三ADC ADC3可以将从像素PXc输出的感测信号SSc1至SSc9顺序地转换为像素值。因此，可以针对像素PXa、PXb和PXc中的每一个生成九个像素值。
图7A和图7B示出了根据本发明构思的实施例的像素阵列的读取方法。图7A示出了以像素为单位从像素阵列10a读取像素PXa至PXc。在本公开中，以像素为单位执行读取应该被理解为意味着像素中的感测信号的组合被输出并转换为像素值。图7B示出了由第一ADCADC1至第三ADC ADC3转换为像素值的感测信号。
参考图7A和图7B，组合的感测信号SSa、SSb和SSc可以从像素PXa至PXc输出并分别发送到第一ADC ADC1至第三ADC ADC3，并且第一ADC ADC1至第三ADC ADC3可以将三个组合的感测信号SSa、SSb和SSc转换为三个像素值。
例如，像素PXa的第一共享像素FPXa1至第三共享像素FPXa3中分别包括的图4的第一传输晶体管TX1至第三传输晶体管TX3可以大约同时导通，并且由图4的第一光电二极管PD1至第三光电二极管PD3生成的光电荷可以被发送到浮置扩散节点FD并存储在浮置扩散节点FD中。可以输出根据浮置扩散节点FD的电位的感测信号，即，与由第一光电二极管PD1至第三光电二极管PD3生成的光电荷的总量相对应的感测信号。可以导通第一共享像素FPXa1至第三共享像素FPXa3中的每一个中包括的选择晶体管(例如，图4的SX)，并且可以从第一共享像素FPXa1至第三共享像素FPXa3中的每一个输出感测信号。从第一共享像素FPXa1至第三共享像素FPXa3输出的三个感测信号的平均值(或最大值)可以通过第一列线CL1作为组合的感测信号提供给第一ADC ADC1。
像素PXb和像素PXc的操作与像素PXa的操作相同，并且从像素PXa至PXc同时输出的三个组合的感测信号SSSa、SSSb和SSSc可以由第一ADC ADC1至第三ADC ADC3转换为三个像素值。
在像素阵列10a中，多个像素(例如，像素PXa、PXb和PXc)可以如上参考图6A和图6B所述以子像素为单位输出感测信号并将感测信号转换为像素值，或者可以如上参考图7A和图7B所述以像素为单位输出感测信号并将感测信号转换为像素值。
根据本发明构思的实施例的图1的图像传感器100可以在第一读取模式下以子像素为单位生成像素值，并在第二读取模式下以像素为单位生成像素值。例如，在诸如白天的高照明环境中，图像传感器100可以在第一读取模式下进行操作以生成高分辨率图像，并且在诸如夜间的低光环境中，图像传感器100可以在第二读取模式下进行操作以生成即使在低光环境中质量也不会劣化的图像。
图8A至图8C示出了根据本发明构思的实施例的在图像传感器在第一读取模式和第二读取模式下进行操作时生成的图像数据。
图8A示出了图像传感器中包括的像素阵列110。图8B示出了在第一读取模式下生成的图像数据IDTa。图8C示出了在第二读取模式下生成的图像数据IDTb。
参考图8A，在像素阵列110中，多个子像素SPX可以排列在矩阵中并被划分为多个像素PX。尽管为了便于描述，图8A示出了144个子像素SPX在第一列C1至第十二列C12和第一行R1至第十二行R12中排列在矩阵中，并被划分为九个像素PX，但是根据本发明构思的实施例，子像素SPX的数量和像素PX的数量可以根据像素阵列110的分辨率和类型而变化。
像素PX中包括的九个子像素SPX可以感测相同颜色的光学信号。换言之，像素PX中包括的9个子像素SPX可以包括相同颜色的滤色器。第一绿色像素Gr、红色像素R、蓝色像素B和第二绿色像素Gb可以排列在矩阵中以彼此相邻，并且第一绿色像素Gr、红色像素R、蓝色像素B和第二绿色像素Gb的组合可以在第一方向(例如，X轴方向)和第二方向(例如，Y轴方向)上重复排列在像素阵列110中。
参考图8B，当图像传感器100在第一模式下进行操作时，图像数据IDTa可以包括与子像素SPX相对应的像素值PVa。例如，图像数据IDTa可以包括与像素阵列110的144个子像素SPX的位置相对应的144个像素值PVa。144个像素值PXa中的每一个可以表示在子像素SPX中生成的光电荷。3x3矩阵中的九个像素值PXa可以表示相同颜色的像素值。在实施例中，图像数据IDTa可以是原始图像数据(例如，图1的第一图像数据IDT1)，并且图1的图像信号处理器150可以执行信号处理以重新排列144个像素值PXa(例如，以重嵌马赛克(remosaic)图案)，使得相邻像素PXa的值表示不同颜色。
参考图8C，当图像传感器100在第二模式下进行操作时，图像数据IDTb可以包括与像素PX相对应的像素值PVb。例如，图像数据IDTb可以包括分别与像素阵列110的16个子像素PX的位置相对应的16个像素值PVb。如上参考图7A所述，可以从三个共享像素中的每一个输出与三个共享像素中的每一个中包括的三个子像素SPX中生成的光电荷的总量相对应的感测信号。可以将从三个共享像素输出的三个感测信号的平均值转换为像素值PVb。
图9示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法。
图9的像素阵列10c的结构类似于图3A的像素阵列10a的结构，并且为了便于解释，将省略先前描述的元件和方面的重复描述。然而，在图9的像素阵列10c中，一个像素PXa、PXb和PXc中分别包括的三个共享像素FPXa1至FPXa3、FPXb1至FPXb3和FPXc1至FPXc3可以分别连接到第一列线CL1至第三列线CL3。因此，像素PXa、PXb和PXc可以连接到第一列线CL1至第三列线CL3。
图10A和图10B示出了根据本发明构思的实施例的像素阵列的读取方法。图10A示出了在像素阵列10c中以子像素SPX为单位读取像素PXa至PXc。图10B示出了由第一ADCADC1至第三ADC ADC3转换为像素值的感测信号。
参考图10A，当图像传感器110在第一模式下进行操作时，可以同时读取排列在一个像素(例如，像素PXa)的行中的三个子像素(例如，第一子像素SPXa1至第三子像素SPXa3)。从第一子像素SPXa1至第三子像素SPXa3输出的三个感测信号可以通过第一列线CL1至第三列线CL3分别发送到第一ADC ADC1至第三ADC ADC3，并由第一ADC ADC1至第三ADC ADC3转换为三个像素值。
此后，可以读取排列在后续行中的三个子像素。以这种方式，在顺序读取排列在像素PXa的三行中的子像素SPX之后，可以顺序读取排列在像素PXb和像素PXc中的每一个的行中的子像素SPX。
参考图10B，第一ADC ADC1至第三ADC ADC3可以将从排列在像素PXa的第一行R1中的子像素(例如，第一子像素SPXa1至第三子像素SPXa3)输出的第一感测信号SSa1至第三感测信号SSa3转换为像素值。此后，第一ADC ADC1至第三ADC ADC3可以从排列在像素PXa的第二行R2中的子像素接收第四感测信号SSa4至第六感测信号SSa6，并将第四感测信号SSa4至第六感测信号SSa6转换为像素值。最后，第一ADC ADC1至第三ADC ADC3可以从排列在像素PXa的第三行R3中的子像素接收第七感测信号SSa7至第九感测信号SSa9，并将第七感测信号SSa7至第九感测信号SSa9转换为像素值。
此后，第一ADC ADC1至第三ADC ADC3可以从像素PXb接收第一感测信号SSb1至第九感测信号SSb9并将第一感测信号SSb1至第九感测信号SSb9以三个感测信号为单位转换为像素值，以及从像素PXc接收第一感测信号SSc1至第九感测信号SSc9并将第一感测信号SSc1至第九感测信号SSc9以三个感测信号为单位转换为像素值。因此，可以针对像素PXa、PXb和PXc中的每一个生成九个像素值。
图11A和图11B示出了根据本发明构思的实施例的像素阵列的读取方法。图11A示出了在图9的像素阵列10c中以像素为单位读取像素PXa至PXc。图11B示出了由第一ADCADC1至第三ADC ADC3转换为像素值的感测信号。
参考图11A和图11B，当图像传感器110在第二模式下进行操作时，可以同时读取一个像素(例如，像素PXa)中包括的三个共享像素(例如，第一共享像素FPXa1至第三共享像素FPXa3)。从第一共享像素FPXa1至第三共享像素FPXa3输出的三个组合的感测信号SSSa1、SSSa2和SSSa3可以分别通过第一列线CL1至第三列线CL3发送到第一ADC ADC1至第三ADCADC3。组合的感测信号SSSa1、SSSa2和SSSa3可以具有表示由共享像素FPXa1、FPXa2和FPXa3中的每一个中包括的图4的第一光电二极管PD1至第三光电二极管PD3生成的光电荷的总量的值。三个组合的感测信号SSSa1、SSSa2和SSSa3可以分别由第一ADC ADC1至第三ADC ADC3进行模数转换，并且可以生成通过转换获得的三个值的平均值作为与像素PXa相对应的像素值。
此后，以上述方式，可以从像素PXb输出三个组合的感测信号SSSb1、SSSb2和SSSb3，并且可以生成与像素PXb相对应的像素值，以及可以从像素PXc输出三个组合的感测信号SSSc1、SSSc2和SSSc3，并且可以生成与像素PXc相对应的像素值。
图12示出了图3A所示的像素阵列的结构和输出线连接方法的比较示例。
参考图12，像素PXa和PXb可以分别包括在第一方向(例如，X轴方向)上连续排列的三个共享像素FPXa1至FPXa3和FPXb1至FPXb3。这些共享像素中的每一个可以包括在第二方向(例如，Y轴方向)上平行地连续排列并共享浮置扩散节点FD的三个子像素SPX。
在Y轴方向上延伸的多个列线CL(例如，第一列线CL1至第六列线CL6)可以在X轴方向上平行排列。在X轴上的相同位置处排列的子像素SPX可以形成像素阵列10'的一列，并且两列和两个列线CL可以平行排列。像素棒(rob)可以连接到第一列线CL1至第六列线CL6中的每一个。
像素PXa的第一共享像素FPXa1至第三共享像素FPXa3可以分别连接到第一列线CL1、第三列线CL3和第五列线CL5，并且像素PXb的第一共享像素FPXb1至第三共享像素FPXb3可以分别连接到第二列线CL2、第四列线CL4和第六列线CL6。第一列线CL1、第三列线CL3和第五列线CL5可以连接到第一ADC ADC1，并且第二列线CL2、第四列线CL4和第六列线CL6可以连接到第二ADC ADC2。
当包括根据比较示例的像素阵列10'的图像传感器在第一模式下进行操作时，可以以子像素为单位执行读取，并且可以由两个ADC(例如，通过第一ADC ADC1和第二ADCADC2的模数转换)通过执行九次读取操作来生成与两个像素PXa和PXb中包括的18个子像素SPX相对应的18个像素值。当图像传感器在第二模式下进行操作时，可以以像素PXa或PXb为单位执行读取。可以由两个ADC ADC1和ADC ADC2通过执行两次读取操作来生成两个像素值。
然而，与图12的比较示例相反，依据根据本发明构思的实施例的像素阵列10a的结构和输出线连接方法，当图像传感器100在第一模式下进行操作时，可以由三个ADC ADC1、ADC ADC2和ADC ADC3通过执行九次读取操作来生成与三个像素PXa、PXb和PXc中包括的27个子像素SPX相对应的27个像素值。当图像传感器100在第二模式下进行操作时，如图7B所示，可以由三个ADC ADC1、ADC ADC2和ADC ADC3通过执行一次读取操作来生成三个像素值。
如上所述，依据根据本发明构思的实施例的结构和输出线连接方法的读取方法的读出效率可以大于根据图12的比较示例的像素阵列10'的结构和输出线的读取方法的读出效率。换句话说，可以减少为生成一个帧的图像数据而执行的读取次数，因此，与比较示例相比，可以增加图像传感器100的帧率，并且图像传感器100可以以增加的速度进行操作。
依据根据本发明构思的实施例的像素阵列10a的结构和输出线连接方法的像素阵列10a中包括的输出线(例如，列线CL)的数量(例如，三个)可以小于根据比较示例的像素阵列10'的结构和输出线连接方法的输出线的数量(例如，六个)，从而降低图像传感器100的功耗。
图13A和图13B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法。
参考图13A和图13B，像素PXa可以包括排列在矩阵中的四个共享像素FPXa1至FPXa4，像素PXb可以包括排列在矩阵中的四个共享像素FPXb1至FPXb4，并且共享像素FPXa1至FPXa4和FPXb1至FPXb4中的每一个可以包括排列在矩阵中并共享浮置扩散节点FD的四个子像素SPX。
参考图13A，两个列线(例如，第一列线CL1和第二列线CL2)可以排列在在第一方向(例如，X轴方向)上平行地连续排列的两个共享像素(例如，共享像素FPXa1和FPXa2)之间。像素PXa的第一共享像素FPXa1至第四共享像素FPXa4可以连接到第一列线CL1，并且像素PXb的第一共享像素FPXb1至第四共享像素FPXb4可以连接到第二列线CL2。
在像素阵列20a中，当图像传感器100在第一模式下进行操作时，可以以子像素为单位执行读取，或者当图像传感器100在第二模式下进行操作时，可以以像素为单位执行读取。当图像传感器100在第一模式或第二模式下进行操作时的像素阵列20a的读取方法类似于上面参考图6A至图7B描述的读取方法，因此，为了便于解释，省略其详细描述
参考图13B，在像素阵列20b中，两个列线(例如，第一列线CL1和第二列线CL2)可以排列为对应于在第一方向(例如，X轴方向)上平行地连续排列的两个共享像素(例如，共享像素FPXa1和FPXa2)。在X轴上的第一位置处排列的多个共享像素(例如，共享像素FPXa1、FPXa3、FPXb1和FPXb3)可以连接到第一列线CL1，并且在X轴上的第二位置处排列的多个共享像素(例如，共享像素FPXa2、FPXa4、FPXb2和FPXb4)可以连接到第二列线CL2。
当图像传感器100在第一模式或第二模式下进行操作时的像素阵列20a的读取方法类似于上面参考图10A至图11B描述的读取方法，因此，为了便于解释，省略其详细描述。
图14A和图14B示出了根据本发明构思的实施例的像素阵列的结构和输出线连接方法。
参考图14A和图14B，像素PXa可以包括排列在矩阵中的两个共享像素FPXa1和FPXa2，像素PXb可以包括排列在矩阵中的两个共享像素FPXb1和FPXb2，并且共享像素FPXa1、FPXa2、FPXb1和FPXb2中的每一个可以包括排列在矩阵中并共享浮置扩散节点FD的八个子像素SPX。
参考图14A，两个列线(例如，第一列线CL1和第二列线CL2)可以排列在在第一方向(例如，X轴方向)上平行地连续排列的两个共享像素(例如，共享像素FPXa1和FPXa2)之间。像素PXa的第一共享像素FPXa1和第二共享像素FPXa2可以连接到第一列线CL1，并且像素PXb的第一共享像素FPXb1和第二共享像素FPXb2可以连接到第二列线CL2。
在像素阵列30a中，当图像传感器100在第一模式下进行操作时，可以以子像素为单位执行读取，或者当图像传感器100在第二模式下进行操作时，可以以像素为单位执行读取。当图像传感器100在第一模式或第二模式下进行操作时的像素阵列30a的读取方法类似于上面参考图6A至图7B描述的读取方法，因此，为了便于解释，省略其详细描述。
参考图14B，两个列线(例如，第一列线CL1和第二列线CL2)可以排列为对应于在第一方向(例如，X轴方向)上平行地连续排列的两个共享像素(例如，共享像素FPXa1和FPXa2)。像素PXa和PXb的第一共享像素FPXa1和FPXb1可以连接到第一列线CL1，并且像素PXa和PXb的第二共享像素FPXa2和FPXb2可以连接到第二列线CL2。
当图像传感器100在第一模式或第二模式下进行操作时的像素阵列30a的读取方法类似于上面参考图10A至图11B描述的读取方法，因此，为了便于解释，省略其详细描述。
图15A示出了根据本发明构思的实施例的图像传感器中包括的像素阵列的示例。图15B是根据本发明构思的实施例的图15A的像素阵列的垂直截面图。
图15A的像素阵列40可以包括在图1的图像传感器100中，并且可以是上述图8A的像素阵列110的修改示例。
最近，在成像设备中已经采用自动对焦方法(AF)来自动检测图像传感器的焦点。已经使用了基于相位差信号的相位差自动对焦(PAF)技术，并且如图15A所示，像素阵列40可以包括多个自动对焦(AF)像素PXAF以生成相位差信号。虽然图15A示出了在24个像素PX排列在6×4矩阵中的像素阵列40的区域中设置四个AF像素PXAF，但是实施例不局限于此，并且AF像素PXAF的数量和排列可以变化。
参考图15B，AF像素PXAF可以包括第一子像素SPXL和第二子像素SPXR。第一子像素SPXL和第二子像素SPXR可以具有与一般子像素SPX类似的结构。然而，可以在第一子像素SPXL和第二子像素SPXR上设置一个微透镜MLAF，并且微透镜MLAF的光轴MLX可以对应于第一方向(例如，X轴方向)上第一子像素SPXL和第二子像素SPXR之间的中点。因此，入射在光轴MLX右侧的光学信号S_L可以由第一子像素SPXL的光电二极管PD1感测，并且入射在光轴MLX左侧的光学信号S_R可以由第二子像素SPXR的光电二极管PD2感测。可以读取第一子像素SPXL和第二子像素SPXR，并且可以生成与光学信号S_L和S_R相对应的AF像素值作为相位差信号。成像设备可以基于在像素阵列40中生成的多个相位差信号来执行自动对焦。
图15B的像素阵列还可以包括安置在衬底SUB中的光电二极管PD，其中该衬底SUB可以类似于参考图5描述的衬底SUB。像素阵列还可以包括设置在互连层WL中的互连W，其类似于参考图5描述的那些互连。像素阵列还可以包括与参考图5描述的滤色器CF1、CF2和CF3类似的滤色器CF，与参考图5描述的微透镜ML1、ML2和ML3类似的微透镜ML，与参考图5描述的多个SEP类似的多个SEP，以及先前描述的多个浮置扩散区域FD。
当图像传感器100在第一模式下进行操作时，可以生成与多个子像素SPX(例如，多个像素PX中包括的多个子像素SPX)相对应的像素值以及与多个AF像素PXAF中包括的第一子像素SPXL和第二子像素SPXR相对应的像素值，其中可以生成与多个子像素SPX相对应的像素值作为图像数据，并且可以生成与第一子像素SPXL和第二子像素SPXR相对应的像素值作为AF数据。
当图像传感器100在第二模式下进行操作时，可以读取与多个像素PX和包括AF像素PXAF的像素PX'相对应的像素值。在这种情况下，对应于像素PX的像素值可以表示根据由三个子像素SPX生成并从三个共享子像素FPX输出的光电荷之和的组合的感测信号的平均值。与包括AF像素PXAF的像素PX'相对应的像素值可以表示根据由AF像素PXAF中包括的第一子像素SPXL(或第二子像素SPXR)生成的光电荷之和的组合的感测信号。当图像传感器100在第二模式下进行操作时，可以不输出与由包括AF像素PXAF的像素PX'中包括的子像素SPX生成的光电荷相对应的感测信号。
图16示出了根据本发明构思的实施例的图14A的像素阵列30a的示例。
参考图16，像素阵列40的多个像素(例如，第一像素PX1至第四像素PX4)的结构和输出线可以与上面参考图3A描述的像素PXa、PXb和PXc的结构和输出线相同。因此，为了便于解释，将省略其进一步描述。
可以通过多个行线RL1至RL8提供多个控制信号。例如，可以通过第一行线RL1至第六行线RL6将第一传输控制信号至第三传输控制信号TG1、TG2和TG3提供给多个子像素SPX。其他传输控制信号TG1和TG2和/或选择信号可以通过单独的行线(例如，第七行线RL7和第八行线RL8)提供给AF像素PXAF中包括的第一子像素SPXL和第二子像素SPXR。
因此，在读取操作期间，可以独立地控制一般像素(例如，第一像素PX1和第二像素PX2)中包括的子像素SPX、以及包括AF像素PXAF的像素(例如，第三像素PX3和第四像素PX4)中包括的子像素SPX以及第一子像素SPXL或第二子像素SPXR。
例如，当图像传感器100在第二模式下进行操作时，可以分别为第一像素PX1和第二像素PX2生成第一像素值和第二像素值，并将其用作图像数据。另外，可以分别针对第三像素PX3和第四像素PX4生成与AF像素PXAF中包括的第一子像素SPXL和第二子像素SPXR相对应的第三像素值和第四像素值。第三像素值对应于在第一子像素SPXL中生成的光电荷之和，并且在这种情况下，在第三像素PX3中包括的一般子像素SPX中生成的光电荷的量不反映在第三像素值中。同样地，第三像素值对应于在第二子像素SPXR中生成的光电荷之和，并且在这种情况下，在第四像素PX4中包括的一般子像素SPX中生成的光电荷的量不反映在第四像素值中。第三像素值和第四像素值可以用作双目视差信号。
连接到图16的像素阵列的ADC电路130可以包括分别连接到第一列线CL1至第六列线CL6的第一ADC ADC1至第六ADC ADC6，其中该第一列线CL1至第六列线CL6分别连接到第一像素负载PL1至第六像素负载PL6。
图17A和图17B是根据本发明构思的实施例的包括多相机模块的电子设备的示例的框图。图18是根据本发明构思的实施例的图17A和图17B的相机模块的详细框图。
参考图17A和图17B，电子设备1000可以包括相机模块组1100、应用处理器1200、电源管理集成电路(PMIC)1300和外部存储器1400。
相机模块组1100可以包括多个相机模块1100a、1100b和1100c。尽管示出了排列三个相机模块1100a、1100b和1100c的实施例，但是实施例不限于此。例如，在一些实施例中，相机模块组1100可以仅包括两个相机模块或N个相机模块(其中，N是大于3的自然数)。
尽管下面将参考图18更详细地描述相机模块1100b的配置，但是以下描述也可以应用于本发明构思的实施例中的其他相机模块1100a和1100b。
参考图18，相机模块1100b可以包括棱镜1105、光路折叠元件(OPFE)1110、致动器1130、图像感测设备1140和存储装置1150。
棱镜1105可以改变从相机模块1100b外部入射的光L的路径，包括光反射材料的反射表面1107。
在一些实施例中，棱镜1105可以将在第一方向X上入射的光的路径改变为垂直于第一方向X的第二方向Y。另外，棱镜1105可以使光反射材料的反射表面1107围绕中心轴1106在方向A上旋转或者使中心轴1106在方向B上旋转，以便将在第一方向X上入射的光L的路径改变为垂直于第一方向X的第二方向Y。在这种情况下，OPFE 1110可以在第一方向X和垂直于第二方向Y的第三方向Z上移动。
在一些实施例中，如图18所示，棱镜1105的最大旋转角度在正(+)方向A上可以为大约15度或更小，在负(-)方向A上可以大于大约15度。然而，本发明构思的实施例不限于此。
在一些实施例中，棱镜1105可以在正(+)或负(-)方向B上在大约20度或更小的范围内、在大约10度至大约20度的范围内、或者在大约15度至大约20度的范围内移动。棱镜1105可以在正(+)或负(-)方向B上在大约1度或更小的误差范围内移动相同角度或基本相同角度。
在一些实施例中，棱镜1105可以在平行于中心轴1106延伸的方向的第三方向Z(例如，Z轴方向)上移动光反射材料的反射表面1107。
在一些实施例中，相机模块1100b可以包括两个或更多个棱镜，因此，在第一方向X上入射的光L的路径可以不同地改变，例如，改变到垂直于第一方向X的第二方向Y、改变到第一方向X或第三方向Z、以及改变到第二方向Y。
OPFE 1110可以包括例如m组光学透镜(其中，m是自然数)。可以在第二方向Y上移动m组透镜以改变相机模块1100b的光学变焦比。例如，当相机模块1100b的基本光学变焦比为Z时，在OPFE 1110的m组光学透镜移动时，相机模块1100b的光学变焦比可以改变为3Z、5Z或大于5Z。
致动器1130可以将OPFE 1110或光学透镜(其中的每一个在下文中可以被称为光学透镜)移动到某个位置。例如，为了准确感测，致动器1130可以调整光学透镜的位置，使得图像传感器1142位于光学透镜的焦距处。
图像感测设备1140可以包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可以通过使用通过光学透镜提供的光L来感测要被感测的对象的图像。上面参考图1至图11B和图13A至图16描述的图1的图像传感器100的图1的像素阵列110、图2A的像素阵列10、图2B的像素阵列20、图3A的像素阵列10a、图3B的像素阵列10b、图9的像素阵列10c、图13A的像素阵列20a、图13B的像素阵列20b、图14A的像素阵列30a、图14B的像素阵列30b、或图15A的像素阵列40可以应用为图像传感器1142。通过减少图像传感器1142的输出线(例如，列线CL)的数量，可以降低图像传感器114的功耗，并且可以提高其读出性能，从而提高图像传感器1142的帧率。
控制逻辑1144可以控制相机模块1100b的整体操作并处理感测的图像。例如，控制逻辑1144可以根据通过控制信号线CSLb提供的控制信号来控制相机模块1100b的操作，并从感测的图像中提取与例如人的面部、手臂或腿的某个图像相对应的图像数据。
在一些实施例中，控制逻辑1144可以对感测的图像执行图像处理，诸如例如编码和降噪。
存储器1146可以存储用于相机模块1100b的操作的信息，诸如例如校准数据1147。校准数据1147是相机模块1100b用来通过使用来自相机模块1100b外部的光L来生成图像数据的信息，并且可以包括例如关于旋转度的信息、关于焦距的信息、关于光轴的信息等。当相机模块1100b具有焦距根据光学透镜的位置而变化的多状态相机的形式时，校准数据1147可以包括光学透镜的每个位置(或每个状态)的焦距值和与自动对焦相关的信息。
存储装置1150可以存储通过图像传感器1142感测的图像数据。存储装置1150可以安置在图像感测设备1140的外部，并且可以堆叠在图像感测设备1140的传感器芯片上。在一些实施例中，图像传感器1142可以被配置作为第一芯片，控制逻辑1144、存储装置1150和存储器1146可以一起被配置作为第二芯片，并且两个芯片可以堆叠。
在一些实施例中，存储装置1150可以体现为电可擦除可编程只读存储器(EEPROM)。然而，本发明构思的实施例不限于此。例如，在一些实施例中，图像传感器1142可以包括像素阵列，并且控制逻辑1144可以包括模数转换器和用于处理感测的图像的图像信号处理器。
一起参考图17A和图18，在一些实施例中，多个相机模块1100a、1100b和1100c中的每一个可以包括致动器1130。因此，多个相机模块1100a、1100b和1100c中的每一个可以根据其中的致动器1130的操作包括相同或不同的校准数据1147。
在一些实施例中，多个相机模块1100a、1100b和1100c当中的相机模块(例如，相机模块1100b)可以是包括棱镜1105和OPFE 1110的折叠透镜型相机模块，并且其他相机模块(例如，相机模块1100a和1100c)可以是不包括棱镜1105和OPFE 1110的垂直相机模块。然而，本发明构思的实施例不限于此。
在一些实施例中，多个相机模块1100a、1100b和1100c当中的相机模块(例如，相机模块1100c)可以是例如通过使用红外(IR)射线提取深度信息的垂直深度相机。在这种情况下，应用处理器1200可以合并从深度相机提供的图像数据和从另一相机模块(例如，相机模块1100a或1100b)提供的图像数据，以生成三维(3D)深度图像数据。
在一些实施例中，多个相机模块1100a、1100b和1100c当中的至少两个相机模块(例如，相机模块1100a、1100b)可以具有不同的视场(视角)。在这种情况下，例如，多个相机模块1100a、1100b和1100c当中的至少两个相机模块(例如，相机模块1100a和1100b)可以包括不同的光学透镜。然而，本发明构思的实施例不限于此。
在一些实施例中，多个相机模块1100a、1100b和1100c的视角可以不同。例如，相机模块1100a可以是超宽相机，相机模块1100b可以是宽相机，并且相机模块1100c可以是长焦相机。然而，本发明构思的实施例不限于此。在这种情况下，包括在多个相机模块1100a、1100b和1100c中的光学透镜可以不同。然而，本发明构思的实施例不限于此。
在一些实施例中，多个相机模块1100a、1100b和1100c可以在物理上彼此分离。也就是说，一个图像传感器1142的感测区域没有被多个相机模块1100a、1100b和1100c划分和使用，但是图像传感器1142可以独立地设置在多个相机模块1100a、1100b和1100c中的每一个中。
返回参考图17A和图17B，应用处理器1200可以包括图像处理设备1210、存储器控制器1220和内部存储器1230。应用处理器1200可以是例如与多个相机模块1100a、1100b和1100c分开提供的半导体芯片。
图像处理设备1210可以包括多个子图像处理器1212a、1212b和1212c、图像生成器1214和相机模块控制器1216。
图像处理设备1210可以包括总数等于多个相机模块1100a、1100b和1100c的数量的多个子图像处理器1212a、1212b和1212c。
由相机模块1100a生成的图像数据可以通过图像信号线ISLa提供给子图像处理器1212a，由相机模块1100b生成的图像数据可以通过图像信号线ISLb提供给子图像处理器1212b，并且由相机模块1100c生成的图像数据可以通过图像信号线ISLc提供给子图像处理器1212c。可以例如使用基于移动工业处理器接口(MIPI)的相机串行接口(CSI)来发送图像数据。然而，本发明构思的实施例不限于此。
在一些实施例中，一个子图像处理器可以对应于多个相机模块。例如，在实施例中，与图17A和图17B所示不同，子图像处理器1212a和子图像处理器1212b不是分开实施的，而是可以集成在一起作为一个子图像处理器，并且从相机模块1100a和相机模块1100c提供的图像数据可以由选择器(例如，复用器)等选择并提供给集成的子图像处理器。在这种情况下，在实施例中，子图像处理器1212b没有被集成，并且可以从相机模块1100b接收图像数据。
在一些实施例中，由相机模块1100a生成的图像数据可以通过图像信号线ISLa提供给子图像处理器1212a，由相机模块1100b生成的图像数据可以通过图像信号线ISLb提供给子图像处理器1212b，并且由相机模块1100c生成的图像数据可以通过图像信号线ISLc提供给子图像处理器1212c。由子图像处理器1212b处理的图像数据可以直接提供给图像生成器1214，但是由子图像处理器1212a处理的图像数据或由子图像处理器1212c处理的图像数据可以由选择器(例如，复用器)选择并提供给图像生成器1214。
子图像处理器1212a、1212b和1212c可以对从相机模块1100a、1100b和1100c提供的图像数据执行图像处理，诸如例如坏像素校正、3A控制(自动对焦校正、自动白平衡和自动曝光)、降噪、锐化、伽马控制或重嵌马赛克(remosaicing)。
在一些实施例中，可以由相机模块1100a、1100b和1100c执行重嵌马赛克信号处理，并且可以将其结果提供给子图像处理器1212a、1212b和1212c。
由子图像处理器1212a、1212b和1212c中的每一个处理的图像数据可以被提供给图像生成器1214。图像生成器1214可以根据图像生成信息或模式信号通过使用从子图像处理器1212a、1212b和1212c中的每一个提供的图像数据来生成输出图像。
例如，图像生成器1214可以根据图像生成信息或模式信号通过合并由图像处理器1212a、1212b和1212c生成的图像数据的至少一部分来生成输出图像。可替代地，图像生成器1214可以根据图像生成信息或模式信号通过选择由图像处理器1212a生成的图像数据、由图像处理器1212b生成的图像数据和由图像处理器1212c生成的图像数据中的一个来生成输出图像。
在一些实施例中，图像生成信息可以包括变焦信号或变焦因子。在一些实施例中，模式信号可以是例如基于由用户选择的模式的信号。
当图像生成信息是变焦信号(或变焦因子)并且相机模块1100a、1100b和1100c具有不同的视场(视角)时，图像生成器1214可以根据变焦信号的类型来执行不同操作。例如，当变焦信号是第一信号时，可以使用从子图像处理器1212a输出的图像数据和从子图像处理器1212c输出的图像数据和从子图像处理器1212b输出的图像数据当中的从子图像处理器1212a输出的图像数据来生成输出图像。当变焦信号是与第一信号不同的第二信号时，图像生成器1214可以通过使用从子图像处理器1212a输出的图像数据和从子图像处理器1212c输出的图像数据和从子图像处理器1212b输出的图像数据当中的从子图像处理器1212c输出的图像数据来生成输出图像。当变焦信号是与第一信号和第二信号不同的第三信号时，图像生成器1214可以通过选择从子图像处理器1212a输出的图像数据、从子图像处理器1212b输出的图像数据或从子图像处理器1212c输出的图像数据而不合并图像数据来生成输出信号。然而，实施例不限于此，并且可以对根据本发明构思的实施例的处理图像数据的上述方法进行修改。
参考图17B，在一些实施例中，图像处理装置1210可以进一步包括选择器1213(例如，复用器)以选择子图像处理器1212a、1212b或1212c的输出并将该输出发送到图像生成器1214。
在这种情况下，选择器1213可以根据变焦信号或变焦因子来执行不同操作。例如，当变焦信号是第四信号(指示例如变焦比是第一变焦比)时，选择器1213可以选择子图像处理器1212a、1212b或1212c的输出，并将该输出发送到图像生成器1214。
当变焦信号是不同于第四信号的第五信号(指示例如变焦比是第二变焦比)时，选择器1213可以将图像处理器1212a、1211b和1212c的p个输出顺序地发送到图像生成器1214(其中，p是大于或等于2的自然数)。例如，选择器1213可以将子图像处理器1212b的输出和子图像处理器1212c的输出顺序地发送到图像生成器1214。可替代地，选择器1213可以将子图像处理器1212a的输出和子图像处理器1212b的输出顺序地发送到图像生成器1214。图像生成器1214可以合并顺序发送的p个输出以生成输出图像。
这里，可以由子图像处理器1212a、1212b和1212c提前对图像数据执行图像处理，诸如例如去马赛克(demosaicing)、缩小到视频/预览分辨率大小、伽马校正和高动态范围(HDR)处理，并且得到的图像数据被发送到图像生成器1214。因此，即使当由选择器1213通过一个信号线将得到的图像数据提供给图像生成器1214时，也可以高速执行图像生成器1214的图像合并操作。
在一些实施例中，图像生成器1214可以从多个子图像处理器1212a、1212b、1212c中的至少一个接收不同曝光时间的多条图像数据，并对多条图像数据执行HDR处理以生成具有增加的动态范围的合并图像数据。
相机模块控制器1216可以向相机模块1100a、1100b和1100c提供控制信号。由相机模块控制器1216生成的控制信号可以分别通过彼此分离的控制信号线CSLa、CSLb和CSLc提供给相机模块1100a、1100b和1100c。
根据包括例如变焦信号或模式信号的图像生成信息，相机模块1100a、1100b和1100c当中的相机模块(例如，相机模块1100b)可以被指定为主相机，并且其他相机模块(例如，相机模块1100a和1100c)可以被指定为从相机。这样的信息可以包括在控制信号中，并分别通过彼此分离的控制信号线CSLa、CSLb和CSLc提供给相机模块1100a、1100b和1100c。
根据变焦因子或操作模式信号，相机模块可以被改变为作为主设备或从设备进行操作。例如，当相机模块1100a的视角宽于相机模块1100b的视角并且变焦因子表示低变焦比时，相机模块1100a可以作为主设备进行操作，并且相机模块1100b可以作为从设备进行操作。相反，当变焦因子表示高变焦比时，相机模块1100b可以作为主设备进行操作，并且相机模块1100a可以作为从设备进行操作。
在一些实施例中，从相机模块控制器1216提供给相机模块1100a、1100b和1100c的控制信号可以包括同步使能信号。例如，当相机模块1100b是主相机并且相机模块1100a和1100c是从相机时，相机模块控制器1216可以将同步使能信号发送到相机模块1100b。接收同步使能信号的相机模块1100b可以基于同步使能信号来生成同步信号，并通过同步信号线SSL将同步信号提供给相机模块1100a和1100c。相机模块1100b以及相机模块1100a和1100c可以与同步信号同步地将图像数据发送到应用处理器1200。
在一些实施例中，从相机模块控制器1216提供给相机模块1100a、1100b和1100c的控制信号可以包括根据模式信号的模式信息。基于模式信息，相机模块1100a、1100b和1100c可以在关于感测速度的第一操作模式或第二操作模式下进行操作。
在第一操作模式下，相机模块1100a、1100b和1100c可以以第一速度生成图像信号(例如，以第一帧率生成图像信号)，以高于第一速度的第二速度编码图像信号(例如，以高于第一帧率的第二帧率编码图像信号)，并将编码的图像信号发送到应用处理器1200。在这种情况下，第二速度可以比第一速度小大约30倍。
应用处理器1200可以将所接收的图像信号(即，编码的图像信号)存储在其中的内部存储器1230或安置在应用处理器1200外部的外部存储器1400中，从内部存储器1230或存储装置1400读取编码的图像信号，解码读取的图像信号，并显示基于解码的图像信号生成的图像数据。例如，图像处理设备1210的多个子图像处理器1212a、1212b和1212c当中的对应子图像处理器可以对读取的图像信号进行解码，并对解码的图像信号执行图像处理。
在第二操作模式下，相机模块1100a、1100b和1100c可以以低于第一速度的第三速度生成图像信号(例如，生成低于第一帧率的第三帧率的图像信号)，并将图像信号发送到应用处理器1200。提供给应用处理器1200的图像信号可以是未编码信号。应用处理器1200可以对所接收的图像信号执行图像处理，或者将图像信号存储在内部存储器1230或外部存储器1400中。
PMIC 1300可以向相机模块1100a、1100b和1100c供应电力，例如电源电压。例如，PMIC 1300可以在应用处理器1200的控制下通过电力信号线PSLa向相机模块1100a供应第一电力，通过电力信号线SLb向相机模块1100b供应第二电力，并通过电力信号线PSLc向相机模块1100c供应第三电力。
PMIC 1300可以响应于来自应用处理器1200的电力控制信号PCON而生成与相机模块1100a、1100b和1100c中的每一个相对应的电力并调节电力电平。电力控制信号PCON可以包括与相机模块1100a、1100b和1100c中的每一个的操作模式相对应的电力调节信号。例如，操作模式可以包括低电力模式，在这种情况下，电力控制信号PCON可以包括关于以较低电力模式进行操作的相机模块和设置的电力电平的信息。提供给相机模块1100a、1100b和1100c的电力的电平可以彼此相同或不同。此外，可以动态地改变电力的电平。
虽然已经参考本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种图像传感器，包括：
像素阵列，包括：
多个共享像素，包括在第一方向和第二方向上排列并连接到相同的浮置扩散节点的多个子像素；和
多个列线，连接到所述多个共享像素，在所述第二方向上延伸，并且在所述第一方向上平行排列；以及
模数转换电路，包括连接到所述多个列线的多个模数转换器(ADC)，
其中，所述多个ADC中的每一个将从所述多个列线当中的对应列线接收的感测信号转换为像素值，
其中，所述多个共享像素当中在所述第一方向和所述第二方向中的至少一个方向上平行地连续排列并被配置为感测第一颜色的第一光学信号的至少两个第一共享像素连接到所述多个列线当中的第一列线。
2.如权利要求1所述的图像传感器，其中，所述多个子像素包括在所述第二方向上平行地连续排列的N个子像素，其中N是大于或等于3的整数，并且
连接到所述第一列线的所述至少两个第一共享像素包括在所述第一方向上平行地连续排列的N个第一共享像素。
3.如权利要求1所述的图像传感器，其中，所述多个列线当中的列线被设置在所述多个子像素当中在所述第一方向上平行地连续排列的两个子像素之间。
4.如权利要求1所述的图像传感器，其中，所述多个子像素包括在所述第一方向上平行地连续排列的N个子像素，其中N是大于或等于3的整数，并且
连接到所述第一列线的所述至少两个第一共享像素包括在所述第二方向上平行地连续排列的N个第一共享像素。
5.如权利要求1所述的图像传感器，其中，所述多个子像素中的每一个包括光电转换元件、滤色器和微透镜。
6.如权利要求5所述的图像传感器，其中，所述多个子像素包括在所述第一方向或所述第二方向上平行地连续排列的三个子像素，并且
连接到所述第一列线的所述至少两个第一共享像素包括在所述第二方向或所述第一方向上平行地连续排列的三个第一共享像素，其中，被包括在所述三个第一共享像素中的九个子像素中的每一个包括发送所述第一颜色的第二光学信号的第一滤色器。
7.如权利要求6所述的图像传感器，其中，被包括在三个第二共享像素中的九个子像素中的每一个包括发送不同于所述第一颜色的第二颜色的光学信号的第二滤色器，所述三个第二共享像素与所述三个第一共享像素在所述第一方向或所述第二方向上连续排列，并被配置为感测所述第二颜色的光学信号。
8.如权利要求1所述的图像传感器，其中，所述多个共享像素当中在所述第一方向和所述第二方向中的至少一个方向上平行地连续排列的至少两个附加第一共享像素在所述第二方向上与所述至少两个第一共享像素间隔开，并连接到所述多个列线当中的第二列线。
9.如权利要求1所述的图像传感器，其中，所述多个子像素包括在所述第一方向和所述第二方向上排列在矩阵中的M个子像素，其中M是大于或等于4的偶数。
10.如权利要求9所述的图像传感器，其中，连接到所述第一列线的所述至少两个第一共享像素包括在所述第一方向和所述第二方向上排列在矩阵中的M个第一共享像素，并且
所述多个共享像素当中在所述第一方向和所述第二方向上排列在矩阵中的M个附加第一共享像素在所述第二方向上与所述M个第一共享像素间隔开，并连接到所述多个列线当中与所述第一列线相邻的第二列线。
11.如权利要求9所述的图像传感器，其中，连接到所述第一列线的所述至少两个第一共享像素包括在所述第二方向上平行地连续排列的M/2个第一共享像素，并且
在所述第一方向上与所述M/2个第一共享像素平行地连续排列的M/2个附加第一共享像素连接到所述多个列线当中与所述第一列线相邻的第二列线。
12.如权利要求9所述的图像传感器，其中，连接到所述第一列线的所述至少两个第一共享像素包括在所述第一方向上平行地连续排列的M/4个第一共享像素。
13.如权利要求1所述的图像传感器，其中，电流源连接到所述多个列线。
14.如权利要求1所述的图像传感器，其中，在第一模式下，所述至少两个第一共享像素将在所述至少两个第一共享像素中生成的至少两个第一感测信号顺序地输出到所述第一列线，其中所述至少两个第一感测信号中的每一个指示在所述至少两个第一共享像素当中的对应第一共享像素中包括的所述多个子像素之一中感测的光量，并且
所述多个ADC当中的第一ADC接收通过所述第一列线顺序地接收的所述至少两个第一感测信号，并且通过顺序地对所述至少两个第一感测信号进行模数转换来生成两个像素值。
15.如权利要求14所述的图像传感器，其中，在第二模式下，所述至少两个第一共享像素同时将在所述至少两个第一共享像素中生成的至少两个第二感测信号输出到所述第一列线，其中所述至少两个第二感测信号中的每一个指示在所述至少两个第一共享像素当中的对应第一共享像素中包括的所述多个子像素中感测的光量，并且
所述第一ADC通过所述第一列线接收与所述至少两个第二感测信号的平均值相对应的组合的感测信号，并且通过对所述组合的感测信号进行模数转换来生成一个像素值。
16.一种图像传感器，包括：
像素阵列，包括：
多个共享像素，包括在第一方向和第二方向上排列并连接到相同的浮置扩散节点的多个光电转换元件；和
多个列线，连接到所述多个共享像素，在所述第二方向上延伸，并且在所述第一方向上平行排列；以及
模数转换电路，包括连接到所述多个列线的多个模数转换器(ADC)，其中所述多个ADC中的每一个将从所述多个列线当中的对应列线接收的感测信号转换为像素值，
其中，所述多个共享像素当中在所述第一方向和所述第二方向中的至少一个方向上平行地连续排列并被配置为感测第一颜色的第一光学信号的至少两个第一共享像素连接到所述多个列线当中的不同列线。
17.如权利要求16所述的图像传感器，其中，所述多个光电转换元件包括在所述第二方向上平行地连续排列的三个光电转换元件，并且
所述至少两个第一共享像素包括在所述第一方向上平行地连续排列的三个第一共享像素，
其中，所述三个第一共享像素连接到所述多个列线当中的三个不同的相邻列线。
18.如权利要求16所述的图像传感器，其中，所述多个光电转换元件包括在所述第一方向和所述第二方向上排列在矩阵中的M个光电转换元件，其中M是大于或等于4的偶数，并且
在所述第一方向上平行地连续排列的第一共享像素和第二共享像素分别连接到所述多个列线当中在所述第一方向上平行地连续排列的第一列线和第二列线。
19.如权利要求18所述的图像传感器，其中，第三共享像素和第四共享像素分别连接到所述第一列线和所述第二列线，所述第三共享像素和所述第四共享像素被配置为感测所述第一颜色的第二光学信号，并分别与所述第一共享像素和所述第二共享像素平行地连续排列。
20.一种图像传感器的像素阵列，所述像素阵列包括：
多个子像素，在第一方向和第二方向上排列在矩阵中；以及
多个输出线，在所述第二方向上延伸，所述多个输出线中的每一个排列在所述多个子像素当中在所述第一方向上彼此相邻的两个子像素之间，
其中，包括所述多个子像素当中被配置为感测第一颜色的第一光学信号并排列在矩阵中的九个子像素的第一像素连接到所述多个输出线当中的第一输出线。
CN202111453885.7A 2020-12-02 2021-12-01 图像传感器及图像传感器的像素阵列 Pending CN114598831A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200166961A KR20220077735A (ko) 2020-12-02 2020-12-02 이미지 센서 및 이미지 센서의 픽셀 어레이
KR10-2020-0166961 2020-12-02

Publications (1)

Publication Number Publication Date
CN114598831A true CN114598831A (zh) 2022-06-07

Family

ID=81751978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111453885.7A Pending CN114598831A (zh) 2020-12-02 2021-12-01 图像传感器及图像传感器的像素阵列

Country Status (3)

Country Link
US (1) US11825226B2 (zh)
KR (1) KR20220077735A (zh)
CN (1) CN114598831A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022113394A (ja) * 2021-01-25 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929807B2 (en) 2007-02-27 2011-04-19 Phase One A/S Colour binning of a digital image to reduce the image resolution
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
JP6374869B2 (ja) 2012-10-05 2018-08-15 ラムバス・インコーポレーテッド 条件付きリセットのマルチビット読み出しイメージセンサ
WO2015038569A2 (en) 2013-09-10 2015-03-19 Rambus Inc. Oversampled image sensor with conditional pixel readout
JP2015115344A (ja) * 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
WO2015132726A1 (en) * 2014-03-03 2015-09-11 Photoneo S.R.O Methods and apparatus for superpixel modulation
US10567683B2 (en) 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
KR102383649B1 (ko) * 2014-08-19 2022-04-08 삼성전자주식회사 Cmos 이미지 센서
KR102301778B1 (ko) * 2014-08-28 2021-09-13 삼성전자주식회사 이미지 센서, 및 상기 이미지 센서의 픽셀
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
KR102210513B1 (ko) 2014-12-11 2021-02-02 삼성전자주식회사 커플링-프리 읽기를 수행할 수 있는 이미지 센서와 이를 포함하는 장치
HK1252419A1 (zh) 2015-05-19 2019-05-24 Magic Leap, Inc. 半全局快門成像器
KR102374112B1 (ko) * 2015-07-15 2022-03-14 삼성전자주식회사 오토 포커싱 픽셀을 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP6736906B2 (ja) * 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
CN107105141B (zh) 2017-04-28 2019-06-28 Oppo广东移动通信有限公司 图像传感器、图像处理方法、成像装置和移动终端
US10116925B1 (en) 2017-05-16 2018-10-30 Samsung Electronics Co., Ltd. Time-resolving sensor using shared PPD + SPAD pixel and spatial-temporal correlation for range measurement
WO2018217770A2 (en) * 2017-05-22 2018-11-29 Washington University Multispectral imaging sensors and systems
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
US11153514B2 (en) * 2017-11-30 2021-10-19 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102520487B1 (ko) 2018-02-21 2023-04-12 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2019161577A (ja) 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、画素補正処理回路、及び、画素補正処理方法
FR3086799B1 (fr) 2018-09-27 2021-09-17 Commissariat Energie Atomique Capteur d'images rapide a regroupement de pixels
KR102618358B1 (ko) * 2019-06-05 2023-12-28 삼성전자주식회사 이미지 센서
JP7358079B2 (ja) * 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ

Also Published As

Publication number Publication date
US20220174232A1 (en) 2022-06-02
KR20220077735A (ko) 2022-06-09
US11825226B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US11425323B2 (en) Image sensor and operating method thereof
TWI858292B (zh) 包括相位檢測像素的像素陣列和包括所述像素陣列的影像感測器
CN113852769B (zh) 图像传感器及其合并方法
CN115209070A (zh) 图像传感器
CN113766155A (zh) 一种用于补偿具有多滤色器阵列的图像传感器的串扰的设备和方法
US20250107261A1 (en) Pixel array and an image sensor including the same
KR20220051881A (ko) 비닝 모드에서의 아티팩트를 개선하는 이미지 센서
CN114598794A (zh) 包括自动聚焦像素的图像传感器
JP2022166816A (ja) イメージセンサ
US20220293653A1 (en) Image sensors and camera modules including the same
US11637137B2 (en) Pixel group and pixel array of image sensor
CN115209072A (zh) 包括自动聚焦像素的图像传感器
CN114598831A (zh) 图像传感器及图像传感器的像素阵列
US20230005980A1 (en) Image sensor
US20220384508A1 (en) Pixel array of image sensor and method of manufacturing the same
KR20220054143A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20220047140A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
US12183750B2 (en) Pixel array and image sensor including the same
US20250221064A1 (en) Pixel array and image sensor including the same
CN118138896A (zh) 图像感测装置和图像信号处理方法
KR20220162583A (ko) 이미지 센서의 픽셀 어레이 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination