JP4957238B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP4957238B2
JP4957238B2 JP2006352561A JP2006352561A JP4957238B2 JP 4957238 B2 JP4957238 B2 JP 4957238B2 JP 2006352561 A JP2006352561 A JP 2006352561A JP 2006352561 A JP2006352561 A JP 2006352561A JP 4957238 B2 JP4957238 B2 JP 4957238B2
Authority
JP
Japan
Prior art keywords
shutter
rows
row
pixel
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006352561A
Other languages
English (en)
Other versions
JP2008167003A (ja
Inventor
正史 岡野
さつき 鴨川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006352561A priority Critical patent/JP4957238B2/ja
Priority to US11/959,698 priority patent/US7932945B2/en
Publication of JP2008167003A publication Critical patent/JP2008167003A/ja
Application granted granted Critical
Publication of JP4957238B2 publication Critical patent/JP4957238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、複数の画素トランジスタによって共有画素ブロックが構成される固体撮像装置において、任意の行数の間引き読み出しを実現する固体撮像装置に関する。
近年のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサは、多画素化が急速に進んでいる。それと同時に、CMOSイメージセンサの利点を活かした高速な画素信号読み出し動作への関心も高まっており、多画素と高速読み出しの相反するニーズがある。
一つの解決策として、CMOSイメージセンサが有する各画素への任意アクセス性を活かした、間引き読み出しが広く用いられている（特許文献１参照。）。例えば1/5行間引き動作の場合、１行分の画素信号を読み出し→４行飛ばす→１行分を読み出し→…という動作シーケンスにより、画素部の総行数の1/5にあたる信号のみ読み出すことができる（図１３参照）。
この間引き動作の利用例としては、例えばディジタルスチルカメラの場合、液晶モニタにおけるモニタリングがある。モニタリングでは、液晶モニタに映し出される映像は高解像度である必要が無いが、低消費電力での動作が要求されるため、このような場合センサの間引き動作が有効である。また読み出す行が少ないため、高速読み出しが可能となる点も大きなメリットである。
信号の間引き方に関しては、行単位で間引く方式と、列単位で間引く方式の２つに大別できるが、本件は上記の例のような行単位での間引き動作を実現するVデコーダ回路に関し、以下、「間引き」という場合は行単位で間引く動作を示すこととする。
特開２００４−１６５６８６号公報
ここで、従来の間引き動作で問題となっているのは、間引く行のシャッタ動作である。間引く行は、画素信号の読み出し動作は行わないが、シャッタ動作は必要である。これは、間引く行，読み出す行に関わらず、各画素のフォトダイオードは光に晒されるため、シャッタ動作を行わないとフォトダイオードから電荷が溢れ出し、隣接する画素に影響をおよぼす（ブルーミング）ためである。
図１４はブルーミングを説明する模式図であり、間引く行のフォトダイオードから電荷が溢れ出すことによって、読み出す行の画素信号に影響を及ぼす様子を示したものである。
例えば、携帯電話用途のCMOSイメージセンサについては、間引き読み出し時の画質へのニーズはそれほど高くなかったこともあり、間引かれる行のシャッタ動作は行っていないものが多かった。また、他の用途のCMOSイメージセンサについても、間引かれる行用のシャッタ動作用に新たにVデコーダを追加する、間引く行は常時シャッタし続ける（図１５でTRGおよびRSTを常時Hとしフォトダイオードの電荷を捨て続ける）などの対応策が用いられてきたが、チップサイズ，信頼性等において不利な面がある。
さらに問題となる要素に、画素の構成がある。近年、開口率等の観点から、複数の画素でトランジスタを共有する画素構成が広く採用されるようになってきた（例えば、特開平１１−１２６８９５号公報参照）。
図１５はその一例であり、RSTトランジスタ、AMPトランジスタ、SELトランジスタを４画素で共有する方式を示したものである。RSTトランジスタを４画素で共有する構成において、特に奇数行の間引き動作を行う際はシャッタ時のRSTトランジスタのアドレッシングが複雑なものとなり、かつ複数行を同時にシャッタ動作する必要もあるため、SCU設計者への負担も大きなものとなる。
今後CMOSイメージセンサの高速性への期待がさらに高まるにつれ、その画質もより高いものが要求されるようになる。従来の固体撮像装置では、複数の画素単位でトランジスタを共用する構成において、任意の行数の間引き読み出しに十分対応しておらず、画質劣化を招くという問題が生じている。
本発明はこのような課題を解決するために為されたものである。すなわち、本発明は、n（nは１以外の自然数。以下、本段落番号において同じ。）個の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路とを備える固体撮像装置において、行選択回路が、n行おきに信号を読み出す1/n行間引き動作を行う際、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属するｎ行分の一括でのシャッタ動作を行うものである。
このような本発明では、共有画素ブロックを備える固体撮像装置において、n行おきに信号を読み出す1/n行間引き動作を行う際、共有画素ブロックを構成するk個の画素トランジスタの属するｎ行分の一括でのシャッタ動作を行うことから、読み出し対象となるn行おきの信号に入り込む隣接の行からのブルーミング量をほぼ一定にすることができるようになる。
また、本発明は、4n（nは自然数。以下、本段落番号において同じ。）個の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで前記共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、4n行おきに信号を読み出す1/4n行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成する4n個の画素トランジスタの属する4n行分の一括でのシャッタ動作を行うものでもある。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-3)行おきに信号を読み出す1/(4n-3)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する4(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-3)行おきに信号を読み出す1/(4n-3)行間引き動作を行う際に、一括シャッタ用信号入力により、共有画素ブロックの２つ分である2k個の画素トランジスタの属する8(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-3)行おきに信号を読み出す1/(4n-3)行間引き動作を行う際に、一括シャッタ用信号入力により、共有画素ブロックの３つ分である3k個の画素トランジスタの属する12(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-2)行おきに信号を読み出す1/(4n-2)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する4(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-2)行おきに信号を読み出す1/(4n-2)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する8(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-2)行おきに信号を読み出す1/(4n-2)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する4(n+1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-1)行おきに信号を読み出す1/(4n-1)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する4(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-1)行おきに信号を読み出す1/(4n-1)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する8(n-1)行分の一括でのシャッタ動作を行うものである。
また、本発明は、4(n-1)個（nは１以外の自然数。以下、本段落番号において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本段落番号において同じ。）の画素トランジスタで構成される共有画素ブロックと、アドレス信号とタイミング信号との論理を取ることで共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路と備える固体撮像装置において、行選択回路が、(4n-1)行おきに信号を読み出す1/(4n-1)行間引き動作を行う際に、一括シャッタ用信号の入力により、共有画素ブロックを構成するk個の画素トランジスタの属する4(n+1)行分の一括でのシャッタ動作を行うものである。
上記各本発明においても、複数行おきに信号を読み出す間引き動作を行う際、共有画素ブロックを構成する複数個の画素トランジスタの属する行数分の一括でのシャッタ動作を行うことから、読み出し対象となる行に入り込む隣接の行からのブルーミング量をほぼ一定にすることができるようになる。
したがって、本発明によれば、間引き動作時において読み出し対象となる行へのブルーミング量を一定にでき、後段の信号処理で確実にブルーミングを低減させることが可能となる。これにより、間引き動作を行う場合であっても高画質化に大きく貢献することが可能となる。また、トランジスタ共有画素の場合でも間引く行数を柔軟に選択することが可能となる。
以下、本発明の実施の形態を図に基づき説明する。本実施形態では、図１５に示す複数の画素に対応した複数の画素トランジスタによって構成される共有画素ブロックを有する固体撮像装置に関し、所定の行おきに信号を読み出す間引き動作に特徴がある。ここで、間引きの表現について、1/n行間引き（nは自然数。）という場合には、n行おきに信号を読み出す間引き動作をいう。また、本実施形態では、説明を分かりやすくするために、図１５に示すような１つの共有画素ブロックが４画素で構成される場合を例とする。
（第１実施形態）
図１は、1/4行間引きの動作シーケンスを説明する図である。1/4n行間引き(nは自然数。)、すなわち1/4,1/8,1/12,…行間引きの場合には、読み出すのは4n行に1行ずつである。この時、シャッタ動作を4n行一括で行うようにする。
すなわち、図１に示すように、1/4行間引きにおいて、あるH（水平転送期間）のタイミングにおいて1〜4行目を一括シャッタし、次のH期間に5〜8行目、次に9〜12行目、…というように、4行一括シャッタを順次行っていく。シャッタ動作から適当な時間、フォトダイオードに電荷を蓄積した後、1,5,9,…行目の信号を順次読み出していく。この動作シーケンスを採用することにより、読み出し対象となる行において、隣接する行からのブルーミング量を一定にすることができる。
読み出し対象となる各行のブルーミング量を一定にできることで、後段の信号処理において安定してブルーミング除去を行うことができ、画像への横縞の発生を抑制して良好な画質を得ることが可能となる。
図２は、本実施形態の間引き動作を実現する固体撮像装置の回路（行選択回路）の構成例を示す図である。すなわち、図示する行選択回路１に、(m+1)bitのシャッタ行アドレスAPVSHが入力されると、PreDecoderにおいて2m+1bitにデコードされる。デコードされたアドレスとシャッタ時のRSTタイミング信号PSHRST、シャッタ時のTRGタイミング信号PSHTREとの論理和をとることにより、指定された画素行のシャッタ制御を行っている。
また、(m+1)bitの読み出し行アドレスAPVRDが入力されると、PreDecoderにおいて2m+1bitにデコードされる。デコードされたアドレスと読み出し時のRSTタイミング信号PRDRST、読み出し時のTRGタイミング信号PRDTRE、読み出し時のSELタイミング信号PRDSELとの論理和をとることにより、指定された画素行の読み出し制御を行っている。
この行選択回路１において、PreDecoderに複数画素一括での未使用画素リセット信号Ｓ１と、複数画素一括でシャッタ動作を行うための一括シャッタ用信号Ｓ２とが入力され、実施形態に対応した動作を実現している。
（第２実施形態）
図３は、1/5行間引きの動作シーケンス（その１）を説明する図である。1/(4n-3)行間引き(nは１以外の自然数。)、すなわち1/5,1/9,1/13,…行間引きの場合には、読み出すのは4n-3行に１行ずつである。
ここで、n=1の場合は1/1行間引き、すなわち全画素を読み出すことと同義であるため省略する。
シャッタ動作は、最小公倍数L.C.M(4n-3,4(n-1))行を１つのグループとして、これで１つのパターンを成す。このパターンは、4(n-1)行同時シャッタで構成される。読み出し行のない4(n-1)行のシャッタは別グループの読み出し行のない4(n-1)行のシャッタと合わせて、例えば不問期間（画像出力に使用されない画素の読み出し期間）で一括にて行い、読み出しは4n-3行に1行ずつ間引きで読んでいく。
図３に示す例では、L.C.M(5,4)=20より、２０行で１つのパターンを成す。1〜4行，5〜8行，9〜12行，13〜16行はそれぞれ4(n-1)行同時シャッタ（図３に示す例ではn=2なので4行同時シャッタ）され、17〜20行目は、37〜40行目，57〜60行目，…とともに一括シャッタされる。このシーケンスによって、間引く行に対してもシャッタ動作を行うことができる。
しかしこの動作シーケンスだと、一括シャッタ行と隣接する行（図３の例では16,21,36,40行目）と、隣接しない行(1,6,11,26,31行目)とで、隣接上下行からのブルーミング量に差が生ずる可能性がある。
第２実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4(n-1)行の一括シャッタ用信号Ｓ２の入力とにより、読み出しのない4(n-1)行のグループの一括シャッタ動作を実現している。
（第３実施形態）
図４は、1/5行間引きの動作シーケンス（その２）を説明する図である。上記説明した第２実施形態のような動作シーケンスでは横縞発生の可能性があるが、図４のように8(n-1)行同時シャッタ（図４は1/5行間引きの例なのでn=2、すなわち8行同時シャッタ）のみのシーケンスにすると、隣接行からのブルーミング量を、各行間で0Hないし1H分の差に抑えることができる。
ところがこのシーケンスでは、シャッタ→シャッタ→読み出し、という行と、シャッタ→読み出し、という行の２種類が存在する。そのため画像上で、これらの行間にシャッタのかかり具合の差に起因する段差（以下、「シャッタ段差」という。）が生じる恐れがある。
第３実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、8(n-1)行の一括シャッタ用信号Ｓ２の入力とにより、8(n-1)行の一括シャッタ動作を実現している。
（第４実施形態）
上記第３実施形態のようなシーケンスではシャッタ段差が生じる恐れがあるが、図５のように8(n-1)行同時シャッタと12(n-1)行同時シャッタ（図５は1/5行間引きの例なのでn=2、すなわち8行同時シャッタと12行同時シャッタ）を併用することにより、全ての読み出し行について、シャッタ→シャッタ→読み出し、というシーケンスに揃えることができる。
これにより、読み出し対象となる各行とも、隣接行からのブルーミング量がほぼ一定に揃う状態となり、後段の信号処理において安定してブルーミング除去を行うことができ、画像に縞を発生させずに良好な画質を得ることが可能となる。
第４実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、8(n-1)行の一括シャッタ用信号の入力と、12(n-1)行の一括シャッタ用信号の入力とにより、8(n-1)行の一括シャッタ動作と12(n-1)行の一括シャッタ動作とを実現している。なお、図２では、１つの一括シャッタ用信号Ｓ２のみ示されているが、本実施形態では上記２つの一括シャッタ用信号が入力されることになる。
（第５実施形態）
図６は、1/6行間引きの動作シーケンスを説明する図である。1/(4n-2)行間引き、すなわち1/6,1/10,…行間引きの場合には、読み出すのは4n-2行に１行ずつである。なお、n=1すなわち1/2行間引きの場合については後述する。
シャッタ動作は、L.C.M(4n-2，4)行を１つのグループとして、これで１つのパターンを成す。4(n-1)行同時シャッタを行い、読み出し動作は4n-2行に1行ずつ間引きで行う（図６は1/6行間引き（n=2）の例である）。読み出し行のない4(n-1)行のシャッタは別グループの読み出し行のない4(n-1)行のシャッタと合わせて、例えば不問期間（画像出力に使用されない画素の読み出し期間）で一括にて行う。
このシーケンスを採用することにより、間引く行に対してもシャッタ動作を行うことができる。しかし、第２実施形態の場合と同様の理由で、横縞が発生する可能性がある。ここで、n=1の場合、すなわち1/2行間引きの場合は2行同時シャッタを用いることにより、隣接行からのブルーミング量差を0H分に揃えることができる。
第５実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4n-2行の一括シャッタ用信号Ｓ２の入力とにより、4n-2行の一括シャッタ動作を実現している。
（第６実施形態）
上記説明した第５実施形態のようなシーケンスでは横縞発生の可能性がある。図７は8(n-1)行同時シャッタおよび4(n-1)行同時シャッタの併用で行い、読み出しは4n-2行に１行ずつ間引きで読んでいくというシーケンスであるが（図７は1/6行間引き(n=2)の例、すなわち4行同時シャッタおよび8行同時シャッタ）、この方式を採用することにより、隣接行からのブルーミング量を各行間で0Hないし1H分の差に抑えることができる。
しかしこのシーケンスでは、8(n-1)行一括シャッタと4(n-1)行一括シャッタが混在することになるため、それらの行間でシャッタ段差が生じる。
第６実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、8(n-1)行の一括シャッタ用信号の入力と、4(n-1)行の一括シャッタ用信号の入力とにより、8(n-1)行の一括シャッタ動作と4(n-1)行の一括シャッタ動作とを実現している。なお、図２では、１つの一括シャッタ用信号Ｓ２のみ示されているが、本実施形態では上記２つの一括シャッタ用信号が入力されることになる。
（第７実施形態）
図８は、1/6行間引きの動作シーケンス（その３）を説明する図である。上記説明した第６実施形態のようなシーケンスではシャッタ段差が生じる可能性がある。図８に示す例では、1/6行間引き(n=2)の例であるが、8(n-1)行一括シャッタのみで構成されており、前述のようなシャッタ段差が生じる恐れは無い。さらに、隣接行からのブルーミング量差を0Hに抑えることができる。
しかし、このシーケンスでは、シャッタ→シャッタ→読み出し、という行と、シャッタ→読み出し、という行の２種類が存在し、それらの行間にシャッタ段差が生じる恐れがある。
第７実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、8(n-1)行の一括シャッタ用信号Ｓ２の入力とにより、8(n-1)行の一括シャッタ動作を実現している。
（第８実施形態）
図９は、1/6行間引きの動作シーケンス（その４）を説明する図である。上記説明した第７実施形態のようなシーケンスではシャッタ段差の問題が生じる可能性がある。図９は1/6行間引き(n=2）の場合であるが、4(n+1)行同時シャッタ(すなわちこの例では12行同時シャッタ)のみとすることにより、全ての読み出し行について、シャッタ→シャッタ→読み出し、というシーケンスにすることができる。
第８実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4(n+1)行の一括シャッタ用信号Ｓ２の入力とにより、4(n+1)行の一括シャッタ動作を実現している。
（第９実施形態）
図１０は、1/7行間引きの動作シーケンス（その１）を説明する図である。1/(4n-1)行間引き、すなわち1/3,1/7,1/11,…行間引きの場合には、読み出すのは4n-1行に１行ずつである。シャッタ動作は、L.C.M(4n-1,2n)行を１つのグループとして、これで１つのパターンを成す。4(n-1)行同時および4n行同時シャッタの併用で行い、読み出しは4n-1行に1行ずつ間引きで読んでいく。
図１０は1/7（n=2、すなわち4行同時シャッタおよび8行同時シャッタ)の例である。隣接行からのブルーミング量を、各行間で0Hないし1H分の差に抑えることができる。
しかしこのシーケンスでは、4(n-1)行一括シャッタと4n行一括シャッタが混在することになるため、それらの行間にシャッタ段差が生じる恐れがある。
第９実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4(n-1)行の一括シャッタ用信号の入力と、4n行の一括シャッタ用信号の入力とにより、4(n-1)行の一括シャッタ動作と4n行の一括シャッタ動作とを実現している。なお、図２では、１つの一括シャッタ用信号Ｓ２のみ示されているが、本実施形態では上記２つの一括シャッタ用信号が入力されることになる。
（第１０実施形態）
図１１は、1/7行間引きの動作シーケンス（その２）を説明する図である。上記説明した第９実施形態のようなシーケンスではシャッタ段差の問題が生じる可能性がある。図１１は1/7行間引き(n=2)の例であるが、4n行同時シャッタ（すなわちこの例では8行同時シャッタ）のみで構成されており、前述のようなシャッタ段差が生じる恐れは無い。さらに、隣接行からのブルーミング量差を0Hないし1Hに抑えることができる。
しかしこのシーケンスでは、シャッタ→シャッタ→読み出し、という行と、シャッタ→読み出し、という行の２種類が存在し、それらの行間にシャッタ段差が生じる恐れがある。
第１０実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4n行の一括シャッタ用信号Ｓ２の入力とにより、4n行の一括シャッタ動作を実現している。
（第１１実施形態）
図１２は、1/7行間引きの動作シーケンス（その３）を説明する図である。上記説明した第１０実施形態のようなシーケンスではシャッタ段差の問題が生じる可能性がある。図１２は1/7行間引き(n=2）の場合であるが、4n行同時シャッタおよび4(n+1)行同時シャッタ(すなわちこの例では8行同時シャッタおよび12行同時シャッタ)を併用することにより、全ての読み出し行について、シャッタ→シャッタ→読み出し、というシーケンスにすることができる。
第１１実施形態における固体撮像装置の回路構成例としては、図２に示す回路図において、未使用画素リセット信号Ｓ１の入力と、4n行の一括シャッタ用信号と、4(n+1)行の一括シャッタ用信号とにより、4n行の一括シャッタ動作と4(n+1)行の一括シャッタ動作とを実現している。なお、図２では、１つの一括シャッタ用信号Ｓ２のみ示されているが、本実施形態では上記２つの一括シャッタ用信号が入力されることになる。
以上説明した本発明の実施形態に係る固体撮像装置では、次のような効果が期待できる。すなわち、近年のCMOSイメージセンサは、多画素化のニーズが強い一方、CCDイメージセンサに無い高速撮像への期待も高い。そういった状況において、多画素のCMOSイメージセンサを高速動作させる手段としての間引き動作は極めて重要な技術である。またトランジスタ共有画素も開口率アップ等の観点から今後さらに採用されることが予想される。本実施形態の固体撮像装置では、間引き動作時においてブルーミングを著しく低減させる効果を持つものであり、高画質化に大きく貢献するものである。またトランジスタ共有画素の場合でも間引く行数を柔軟に選択できるという点でも大きな効果が期待できる。
1/4行間引きの動作シーケンスを説明する図である。 本実施形態の間引き動作を実現する固体撮像装置の回路（行選択回路）の構成例を示す図である。 1/5行間引きの動作シーケンス（その１）を説明する図である。 1/5行間引きの動作シーケンス（その２）を説明する図である。 1/5行間引きの動作シーケンス（その３）を説明する図である。 1/6行間引きの動作シーケンス（その１）を説明する図である。 1/6行間引きの動作シーケンス（その２）を説明する図である。 1/6行間引きの動作シーケンス（その３）を説明する図である。 1/6行間引きの動作シーケンス（その４）を説明する図である。 1/7行間引きの動作シーケンス（その１）を説明する図である。 1/7行間引きの動作シーケンス（その２）を説明する図である。 1/7行間引きの動作シーケンス（その３）を説明する図である。 1/5行間引き動作を説明する模式図である。 ブルーミングを説明する模式図である。 CMOSイメージセンサの共有画素ブロックの構成を説明する回路図である。
符号の説明
１…行選択回路、Ｓ１…未使用画素リセット信号、Ｓ２…一括シャッタ用信号

Claims (3)

  1. 4(n-1)個（nは１以外の自然数。以下、本請求項において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本請求項において同じ。）の画素トランジスタで構成される共有画素ブロックと、
    アドレス信号とタイミング信号との論理を取ることで前記共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路とを備え、
    前記行選択回路は、(4n-3)行おきに信号を読み出す1/(4n-3)行間引き動作を行う際に、２つの一括シャッタ用信号入力により、前記共有画素ブロックの２つ分である2k個の画素トランジスタの属する8(n-1)行分の一括でのシャッタ動作と、前記共有画素ブロックの３つ分である3k個の画素トランジスタの属する12(n-1)行分の一括でのシャッタ動作とを行う
    固体撮像装置。
  2. 4(n-1)個（nは１以外の自然数。以下、本請求項において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本請求項において同じ。）の画素トランジスタで構成される共有画素ブロックと、
    アドレス信号とタイミング信号との論理を取ることで前記共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路とを備え、
    前記行選択回路は、(4n-2)行おきに信号を読み出す1/(4n-2)行間引き動作を行う際に、一括シャッタ用信号の入力により、前記共有画素ブロックを構成するk個の画素トランジスタの属する4(n+1)行分の一括でのシャッタ動作を行う
    固体撮像装置。
  3. 4(n-1)個（nは１以外の自然数。以下、本請求項において同じ。）の画素に対応したk個（kは１以外の自然数。以下、本請求項において同じ。）の画素トランジスタで構成される共有画素ブロックと、
    アドレス信号とタイミング信号との論理を取ることで前記共有画素ブロックにおける行毎の画素トランジスタを選択する行選択回路とを備え、
    前記行選択回路は、(4n-1)行おきに信号を読み出す1/(4n-1)行間引き動作を行う際に、２つの一括シャッタ用信号の入力により、前記共有画素ブロックを構成するk個の画素トランジスタの属する4n行分の一括でのシャッタ動作と、前記共有画素ブロックを構成するk個の画素トランジスタの属する4(n+1)行分の一括でのシャッタ動作とを行う
    固体撮像装置。
JP2006352561A 2006-12-27 2006-12-27 固体撮像装置 Active JP4957238B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006352561A JP4957238B2 (ja) 2006-12-27 2006-12-27 固体撮像装置
US11/959,698 US7932945B2 (en) 2006-12-27 2007-12-19 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352561A JP4957238B2 (ja) 2006-12-27 2006-12-27 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2008167003A JP2008167003A (ja) 2008-07-17
JP4957238B2 true JP4957238B2 (ja) 2012-06-20

Family

ID=39583337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352561A Active JP4957238B2 (ja) 2006-12-27 2006-12-27 固体撮像装置

Country Status (2)

Country Link
US (1) US7932945B2 (ja)
JP (1) JP4957238B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518953B2 (en) * 2007-01-19 2009-04-14 Pgs Geophysical As Method for detecting air gun faults in a marine seismic source array
JP5306906B2 (ja) * 2009-05-29 2013-10-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI433307B (zh) 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US8186596B2 (en) * 2008-12-16 2012-05-29 Ncr Corporation Apparatus, method and system for selective reading of pixels from an image capture device
JP4868021B2 (ja) 2009-01-07 2012-02-01 ソニー株式会社 固体撮像素子および駆動制御方法
JP5446738B2 (ja) * 2009-11-02 2014-03-19 ソニー株式会社 固体撮像素子およびカメラシステム
JP5504910B2 (ja) * 2010-01-22 2014-05-28 株式会社ニコン 撮像装置および撮像装置の駆動方法
US20110205384A1 (en) * 2010-02-24 2011-08-25 Panavision Imaging, Llc Variable active image area image sensor
US8629926B2 (en) 2011-11-04 2014-01-14 Honeywell International, Inc. Imaging apparatus comprising image sensor array having shared global shutter circuitry
KR102344871B1 (ko) * 2015-06-22 2021-12-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 기기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2156530A1 (en) * 1994-10-11 1996-04-12 Alexander George Dickinson Active pixel image sensor
JP3554224B2 (ja) * 1999-06-02 2004-08-18 キヤノン株式会社 光電変換装置
WO2003079675A1 (fr) * 2002-03-20 2003-09-25 Sony Corporation Dispositif capteur d'image a semiconducteurs et son procede d'attaque
JP3988189B2 (ja) * 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
JP3948456B2 (ja) 2003-12-18 2007-07-25 ソニー株式会社 固体撮像素子および固体撮像素子の制御方法
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
EP1641249A1 (en) * 2004-09-27 2006-03-29 STMicroelectronics Limited Improvements in or relating to image sensors
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
JP4979195B2 (ja) * 2005-02-21 2012-07-18 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP4581814B2 (ja) * 2005-04-26 2010-11-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7619670B2 (en) * 2005-04-26 2009-11-17 Micron Technology Inc. Rolling shutter for prevention of blooming
JP2007158740A (ja) * 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置

Also Published As

Publication number Publication date
US20080158402A1 (en) 2008-07-03
US7932945B2 (en) 2011-04-26
JP2008167003A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4957238B2 (ja) 固体撮像装置
JP4243870B2 (ja) 固体撮像装置及び撮像装置
JP5232189B2 (ja) 固体撮像装置
US9025064B2 (en) Solid-state imaging device, imaging device, and signal readout method
US20180352185A1 (en) Image processing apparatus, image processing method and manufacturing apparatus
JP5511220B2 (ja) 固体撮像装置
US8125553B2 (en) Solid-state imaging device
JP5447430B2 (ja) 撮像装置
KR20060070470A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
CN102282839A (zh) 固态图像拾取装置和照相机系统
TW201735622A (zh) 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法
JP2013005396A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US9025056B2 (en) Solid state imaging element and camera system that determine in which horizontal read period a dummy pixel section is to be shuttered
US5818526A (en) Solid state image pickup device having a number of vertical scanning circuit units which is half the number of pixels in the vertical direction
JP4765578B2 (ja) 固体撮像素子とその駆動方法、及びカメラモジュール
JP5672363B2 (ja) 固体撮像素子およびカメラシステム
JP2005318544A (ja) 高速アナログ信号処理可能なｃｍｏｓイメージセンサ
US10602088B2 (en) Solid-state imaging device and imaging apparatus
KR101046817B1 (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
JP2009100381A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2016025626A (ja) 撮像素子、撮像方法、撮像装置
JP4902308B2 (ja) 撮像素子
JP5847870B2 (ja) 固体撮像装置
JP5504910B2 (ja) 撮像装置および撮像装置の駆動方法
JPH0888808A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4957238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250