JP5504910B2 - 撮像装置および撮像装置の駆動方法 - Google Patents

Description

本発明は、撮像装置および撮像装置の駆動方法に関する。

近年、ＣＭＯＳ型の撮像装置を用いたビデオカメラやデジタルカメラが広く一般に普及している。ＣＭＯＳ型の撮像装置は、複数の画素が二次元行列状に配置された画素アレイを有している。ＣＭＯＳ型の撮像装置に対する電子シャッタ方式として、一画面同時にシャッタ動作を行うグローバルシャッタ方式と、選択された行毎にシャッタ動作を行うローリングシャッタ方式とがある。一般に、ＣＭＯＳ型の撮像装置では、ローリングシャッタ方式が用いられる場合が多い。

ここで、例えば、動画撮影やライブビュー画像（以下、スルー画像とも称する）の表示等のフレームレートの高い処理の場合、画素アレイから全画素の信号を読み出さずに、間引き読み出しが実施される。間引き読み出しが実施された場合、読み飛ばされる行の画素の光電変換部に蓄積された電荷は、読み出されない。このため、ローリングシャッタ方式では、露光量が光電変換部の飽和レベルより大きい場合、読み飛ばされる行の画素の光電変換部の電荷は、光電変換部から溢れる。この場合、光電変換部から溢れた電荷が読み出される行の画素に漏れ込むこと（ブルーミング現象）により、撮影された画像の質が低下する。

なお、ローリングシャッタ方式が用いられた撮像装置で間引き読み出しを実施する場合に、読み飛ばされる行の画素に対してブルーミング対策の電子シャッタ動作を行うことにより、画質の劣化を抑制する技術が提案されている（例えば、特許文献１）。特許文献１の構成では、センサコントローラは、同時に電子シャッタを実施する行数をアドレス加算量に基づいて求め、読み飛ばされる行の画素に対してブルーミング対策の電子シャッタ動作が実施されるように、垂直選択デコーダを制御する。

特開２００８−２８８９０４号公報

特許文献１の技術では、電子シャッタが同時に実施される行数を演算で求めて、読み飛ばされる全ての行の画素に対してブルーミング対策の電子シャッタ動作を実施するため、制御動作が複雑になり、回路規模が増大するおそれがある。

本発明の目的は、ローリングシャッタ方式が用いられる撮像装置において、回路規模を増大させることなく、間引き読み出しが実施された際の撮影画像の画質の劣化を容易に抑制することである。

撮像装置は、入射光に応じた信号電荷を生成し蓄積する光電変換部を有する画素が２次元行列状に配置された画素アレイと、光電変換部を行毎にリセットする第１制御と、信号電荷に対応する画素信号を画素から行毎に読み出す第２制御とを実行する垂直走査回路と、タイミング制御部とを有している。タイミング制御部は、１行分の画素信号を読み出すための水平期間に対応する周期毎に、画素信号が読み出される行の間隔に応じた回数の駆動クロックを垂直走査回路に出力する。また、タイミング制御部は、第１制御の実行タイミングを制御するリセットタイミング信号および第２制御の実行タイミングを制御する読み出しタイミング信号を、垂直走査回路に奇数番目の前記駆動クロックおよび偶数番目の前記駆動クロックの一方および他方でそれぞれ取り込まれるように出力する。垂直走査回路は、シフトレジスタおよび垂直駆動回路を有している。シフトレジスタは、リセットタイミング信号および読み出しタイミング信号を受け、受けた信号のレベルを駆動クロックに同期して後段に順次伝達する。垂直駆動回路は、画素アレイの各行に対応する垂直シフトパルスとしてシフトレジスタの各段の出力を受けるとともに、画素信号の読み出し対象が奇数行か偶数行かを示す選択信号を受け、第１制御が実行される行および第２制御が実行される行を垂直シフトパルスおよび選択信号に基づいて選択する。また、タイミング制御部は、間引き読み出しが実施される場合、画素信号が読み出される行の光電変換部のリセットのタイミングを制御する第１リセットタイミング信号をリセットタイミング信号としてシフトレジスタに出力し、かつ、読み出される行に隣接する行の一方の行の光電変換部のリセットのタイミングを制御する第２リセットタイミング信号と、隣接する行の他方の行の光電変換部のリセットのタイミングを制御する第３リセットタイミング信号とを、リセットタイミング信号としてシフトレジスタに出力する。

本発明によれば、ローリングシャッタ方式が用いられる撮像装置において、回路規模を増大させることなく、間引き読み出しが実施された際の撮影画像の画質の劣化を容易に抑制できる。

一実施形態における撮像装置の概要を示す図である。 図１に示した画素の一例を示す図である。 図１に示した垂直走査回路の一例を示す図である。 図１に示した撮像装置の動作の一例を示す図である。 図１に示した撮像装置の動作の別の例を示す図である。 図１に示した撮像装置を用いて構成されたカメラの一例を示す図である。 別の実施形態における撮像装置の動作の一例を示す図である。 １／５間引き読み出しが実施されるときの撮像装置の動作の一例を示す図である。 図２に示した画素の変形例を示す図である。 図９に示した画素を用いた撮像装置の動作の一例を示す図である。

以下、本発明の実施形態を図面を用いて説明する。

図１は、本発明の一実施形態を示している。この実施形態の撮像装置１０は、例えば、ローリングシャッタ方式により被写体像を撮影するＣＭＯＳ型の撮像装置であり、デジタルカメラに搭載される。撮像装置１０は、例えば、画素アレイ２０、垂直信号線２２、定電流源２４、垂直走査回路３０、水平シフトレジスタ４０、読み出し回路５０およびタイミングジェネレータ６０を有している。

画素アレイ２０は、ｎ行ｍ列の２次元行列状に配置された複数の画素ＰＸを有している。例えば、画素アレイ２０の撮像面には、赤色、緑色、青色のカラーフィルタ（図示せず）がベイヤー配列で配置されている。各画素ＰＸは、カラーフィルタを介して入射される光の量に応じた電気信号（以下、画素信号とも称する）を生成する。なお、列方向（図の縦方向）に配置された複数の画素ＰＸは、列毎に設けられた垂直信号線２２に接続されている。また、各垂直信号線２２には、各画素ＰＸからの信号を読み出すために、定電流源２４が接続されている。

垂直走査回路３０は、駆動クロックＶ１、Ｖ２、垂直スタート信号ＳＴＶ、制御信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＲＳＴＳ、ＴＸＳをタイミングジェネレータ６０から受け、制御信号ＳＥＬ、ＲＳＴ、ＴＸを生成する。そして、垂直走査回路３０は、制御信号ＳＥＬ、ＲＳＴ、ＴＸを用いて、画素アレイ２０の画素ＰＸを行毎に制御する。例えば、垂直走査回路３０は、制御信号ＳＥＬ（ｎ−１）、ＲＳＴ（ｎ−１）、ＴＸ（ｎ−１）を用いて、ｎ−１行目の画素ＰＸを制御する。

なお、垂直走査回路３０の詳細は、後述する図３で説明する。以下、制御信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＳＥＬを選択信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＳＥＬともそれぞれ称し、制御信号ＲＳＴＳ、ＲＳＴをリセット信号ＲＳＴＳ、ＲＳＴともそれぞれ称し、制御信号ＴＸＳ、ＴＸを転送信号ＴＸＳ、ＴＸともそれぞれ称する。

水平シフトレジスタ４０および読み出し回路５０は、垂直走査回路３０により選択された行の画素ＰＸの信号ＶＯＳ、ＶＯＮを順次出力する水平走査回路として機能する。ここで、信号ＶＯＮは、例えば、画素ＰＸのリセットノイズ成分等を含む固定ノイズ成分を示すノイズ信号である。また、信号ＶＯＳは、画素ＰＸのリセットノイズ成分等の固定ノイズ成分と、画素ＰＸ内の光電変換部で生成された電荷に応じた信号成分とを含む画素信号である。

水平シフトレジスタ４０は、駆動クロックＨ１、Ｈ２、水平スタート信号ＳＴＨをタイミングジェネレータ６０から受け、水平シフトパルスＳＨを読み出し回路５０に順次出力する。例えば、水平シフトレジスタ４０は、ｍ−１列目の画素ＰＸから読み出された信号に対応する信号ＶＯＳ、ＶＯＮを読み出し回路５０から出力させるとき、水平シフトパルスＳＨ（ｍ−１）を高レベルに制御し、水平シフトパルスＳＨ（ｍ）を含む他の水平シフトパルスＳＨを低レベルに制御する。

読み出し回路５０は、制御信号ＲＨをタイミングジェネレータ６０から受け、水平信号線（図示せず）をリセットする。また、読み出し回路５０は、タイミングジェネレータ６０から受ける制御信号ＴＳ、ＴＮに基づいて、画素ＰＸから出力された信号を蓄積する。例えば、読み出し回路５０は、制御信号ＴＳが高レベルの期間に、画素ＰＸから出力された画素信号を蓄積し、制御信号ＴＮが高レベルの期間に、画素ＰＸから出力されたノイズ信号を蓄積する。そして、読み出し回路５０は、水平シフトパルスＳＨにより選択された列の画素信号およびノイズ信号を、信号ＶＯＳ、ＶＯＮとして出力する。ここで、水平シフトレジスタ４０および読み出し回路５０については、周知のもの（例えば、特開２００８−１１１７９号公報等）を適宜選択して用いることができる。

タイミングジェネレータ６０は、垂直走査回路３０、水平シフトレジスタ４０および読み出し回路５０の動作を制御する。例えば、全ての画素ＰＸから画素信号が読み出される場合、タイミングジェネレータ６０は、後述する図４に示すような駆動クロックＶ１、Ｖ２、スタート信号ＳＴＶ、制御信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＲＳＴＳ、ＴＸＳを生成し、垂直走査回路３０の動作を制御する。また、例えば、間引き読み出しが実施される場合、タイミングジェネレータ６０は、後述する図５に示すような駆動クロックＶ１、Ｖ２、スタート信号ＳＴＶ、制御信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＲＳＴＳ、ＴＸＳを生成し、垂直走査回路３０の動作を制御する。

なお、タイミングジェネレータ６０は、画素アレイ２０および垂直走査回路３０等の周辺回路が形成される基板上に一体に形成されてもよいし、画素アレイ２０等が形成される基板とは別の基板等に設けられてもよい。例えば、タイミングジェネレータ６０は、後述する図６に示す制御部１３０内に設けられてもよい。

図２は、図１に示した画素ＰＸの一例を示している。画素ＰＸは、光電変換部としてのフォトダイオードＰＤ、転送トランジスタＭＴＲ、増幅トランジスタＭＡＭ、画素選択トランジスタＭＳＥ、リセットトランジスタＭＲＳおよびフローティングディフュージョンＦＤ（フローティングディフュージョン領域）を有している。なお、この実施形態では、画素ＰＸ内に形成されるトランジスタＭＴＲ、ＭＡＭ、ＭＳＥ、ＭＲＳは、全てｎＭＯＳトランジスタである。また、フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送される電荷を蓄積する寄生容量が形成される領域（トランジスタＭＴＲのドレイン領域、トランジスタＭＴＲ、ＭＡＭ間の配線領域、トランジスタＭＡＭのゲート領域、リセットトランジスタＭＲＳのソース領域等）である。

フォトダイオードＰＤは、入射光に応じた信号電荷を生成し蓄積する光電変換部であり、アノードが接地され、カソードが転送トランジスタＭＴＲのソースに接続されている。

転送トランジスタＭＴＲは、ゲートに印加される転送信号ＴＸが高レベルの期間にオンし、フォトダイオードＰＤに蓄積されている信号電荷をフローティングディフュージョンＦＤに転送する。

増幅トランジスタＭＡＭは、ソースが画素選択トランジスタＭＳＥのドレインに接続され、ドレインが電源ＶＤＤに接続され、ゲートが転送トランジスタＭＴＲのドレインに接続されている。すなわち、フローティングディフュージョンＦＤに転送された信号電荷に応じた電圧は、増幅トランジスタＭＡＭのゲートに入力される。そして、増幅トランジスタＭＡＭは、例えば、ゲートの電圧から増幅トランジスタＭＡＭの閾値電圧分降下した電圧を、ソースから出力する。このように、増幅トランジスタＭＡＭは、フローティングディフュージョンＦＤに転送された信号電荷に応じた信号を生成する。

画素選択トランジスタＭＳＥは、ゲートに印加される選択信号ＳＥＬが高レベルの期間にオンし、ソースに接続された垂直信号線２２と増幅トランジスタＭＡＭのソースとの間を導通させる。したがって、画素選択トランジスタＭＳＥがオンの期間では、増幅トランジスタＭＡＭと、画素選択トランジスタＭＳＥと、垂直信号線２２に接続された定電流源２４とにより、ソースフォロア回路が構成される。これにより、画素選択トランジスタＭＳＥにより選択された画素ＰＸの信号が、垂直信号線２２に出力される。

リセットトランジスタＭＲＳは、ソースが増幅トランジスタＭＡＭのゲートに接続され、ドレインが電源ＶＤＤに接続されている。そして、リセットトランジスタＭＲＳは、ゲートに印加されるリセット信号ＲＳＴが高レベルの期間にオンし、フローティングディフュージョンＦＤの電荷をリセットする。

図３は、図１に示した垂直走査回路３０の一例を示している。垂直走査回路３０は、垂直シフトレジスタ３２および垂直駆動回路３４を有している。

垂直シフトレジスタ３２は、縦続接続されたｎ段の単位回路３３を有している。単位回路３３は、クロック入力部ＣＫ１、ＣＫ２にそれぞれ入力される駆動クロックＶ１、Ｖ２により駆動される。例えば、単位回路３３は、２相クロック方式で動作するスタティック型のＤ型フリップフロップ回路である。なお、単位回路３３は、クロック入力部ＣＫ１、ＣＫ２の一方が省かれて構成されてもよいし、３つ以上のクロック入力部ＣＫを有してもよい。また、単位回路３３は、ダイナミック型のＤ型フリップフロップ回路でもよいし、Ｄ型フリップフロップ回路以外の回路でもよい。

１段目の単位回路３３のデータ入力部ＩＮには、垂直スタート信号ＳＴＶが入力される。２段目以降の単位回路３３のデータ入力部ＩＮは、前段の単位回路３３のデータ出力部ＯＵＴに接続される。さらに、各段の単位回路３３のデータ出力部ＯＵＴから出力される信号は、画素アレイ２０の各行に対応する垂直シフトパルスＳＶとして、垂直駆動回路３４に入力される。例えば、垂直シフトパルスＳＶ（２）は、画素アレイ２０の２行目に対応している。このように、垂直シフトレジスタ３２は、駆動クロックＶ１、Ｖ２、垂直スタート信号ＳＴＶをタイミングジェネレータ６０から受け、垂直シフトパルスＳＶを垂直駆動回路３４に出力する。

ここで、例えば、単位回路３３は、駆動クロックＶ１が高レベルの期間では、データ入力部ＩＮと単位回路３３内のデータ保持部（図示せず）とを電気的に接続し、駆動クロックＶ１が低レベルの期間では、データ入力部ＩＮと単位回路３３内のデータ保持部とを電気的に非接続する。また、単位回路３３は、駆動クロックＶ２が高レベルの期間では、データ出力部ＯＵＴと単位回路３３内のデータ保持部とを電気的に接続し、駆動クロックＶ２が低レベルの期間では、データ出力部ＯＵＴと単位回路３３内のデータ保持部とを電気的に非接続する。

したがって、例えば、単位回路３３は、駆動クロックＶ１の立ち下がり時のデータ入力部ＩＮの入力信号（入力値）を、駆動クロックＶ２の立ち上がりで、データ出力部ＯＵＴから出力する。なお、データ出力部ＯＵＴの出力信号（出力値）は、駆動クロックＶ２が再度立ち上がるまで保持される。これにより、垂直シフトパルスＳＶのレベルは、駆動クロックＶ２の立ち上がり毎に、後段にシフトする。

垂直駆動回路３４は、画素アレイ２０の行毎に設けられたｎ個の単位回路３５を有している。各単位回路３５は、選択信号ＳＥＬｏｄ、ＳＥＬｅｖの一方、リセット信号ＲＳＴＳ、転送信号ＴＸＳおよび垂直シフトパルスＳＶを受け、垂直シフトパルスＳＶに対応する行の画素ＰＸに、選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送信号ＴＸを出力する。なお、選択信号ＳＥＬｏｄは、奇数行目に対応する単位回路３５に入力され、選択信号ＳＥＬｅｖは、偶数行目に対応する単位回路３５に入力される。例えば、各単位回路３５は、ＡＮＤ回路３６、レベルシフト回路３７、ＮＡＮＤ回路３８およびＡＮＤ回路３９を有している。

ＡＮＤ回路３６は、垂直シフトパルスＳＶおよび転送信号ＴＸＳを受け、垂直シフトパルスＳＶと転送信号ＴＸＳとの論理積結果をレベルシフト回路３７に出力する。レベルシフト回路３７は、例えば、ＡＮＤ回路３６から受けた信号を必要な電圧レベルに変換し、変換した電圧を転送信号ＴＸとして画素ＰＸに出力する。ＮＡＮＤ回路３８は、垂直シフトパルスＳＶおよびリセット信号ＲＳＴＳを受ける。そして、ＮＡＮＤ回路３８は、垂直シフトパルスＳＶとリセット信号ＲＳＴＳとの否定論理積結果を、リセット信号ＲＳＴとして画素ＰＸに出力する。

ＡＮＤ回路３９は、選択信号ＳＥＬｏｄ、ＳＥＬｅｖの一方および垂直シフトパルスＳＶを受ける。そして、例えば、奇数行目に対応する単位回路３５のＡＮＤ回路３９は、垂直シフトパルスＳＶと選択信号ＳＥＬｏｄとの論理積結果を、選択信号ＳＥＬとして画素ＰＸに出力する。なお、偶数行目に対応する単位回路３５のＡＮＤ回路３９は、垂直シフトパルスＳＶと選択信号ＳＥＬｅｖとの論理積結果を、選択信号ＳＥＬとして画素ＰＸに出力する。

このように、垂直駆動回路３４は、垂直シフトパルスＳＶと、タイミングジェネレータ６０から受ける制御信号ＳＥＬｏｄ、ＳＥＬｅｖ、ＲＳＴＳ、ＴＸＳとに基づいて、制御信号ＳＥＬ、ＲＳＴ、ＴＸを生成する。

図４は、図１に示した撮像装置１０の動作の一例を示している。なお、図４は、画素アレイ２０の全ての画素ＰＸから画像信号ＶＯＳおよびノイズ信号ＶＯＮをそれぞれ読み出すときの垂直シフトレジスタ３２、垂直駆動回路３４およびタイミングジェネレータ６０の動作を示している。以下、画素アレイ２０の全ての画素ＰＸから画像信号ＶＯＳおよびノイズ信号ＶＯＮをそれぞれ読み出すことを、全画素読み出しとも称する。

図中の星印は、フォトダイオードＰＤをリセットするための制御信号ＳＥＬ、ＲＳＴ、ＴＸが生成されることを示し、三角形は、画素ＰＸから信号を読み出すための制御信号ＳＥＬ、ＲＳＴ、ＴＸが生成されることを示している。すなわち、図中の星印は、フォトダイオードＰＤがリセットされることを示し、三角形は、画素ＰＸから信号が読み出されることを示している。また、期間ＴＨ（ＴＨ１−ＴＨ１０）は、互いに同じ長さであり、例えば、１行分の画像信号ＶＯＳおよびノイズ信号ＶＯＮを画素ＰＸから順次読み出すための水平期間と同じ長さである。以下、期間ＴＨを、水平期間ＴＨとも称する。

垂直スタート信号ＳＴＶは、例えば、フォトダイオードＰＤのリセットのタイミングを制御するためのリセットタイミングパルスＳＴＶ１０と、画素ＰＸから信号を読み出すタイミングを制御するための読み出しタイミングパルスＳＴＶ２０である。また、駆動クロックＶ１、Ｖ２は、例えば、位相が互いに異なるクロックである。例えば、駆動クロックＶ１、Ｖ２は、垂直シフトレジスタ３２を動作させるとき、高レベルの期間が互いに重ならないように生成される。全画素読み出しの場合、高レベルの駆動クロックＶ２は、水平期間ＴＨ毎に、タイミングジェネレータ６０から垂直シフトレジスタ３２に１回出力される。したがって、全画素読み出しの場合、駆動クロックＶ１、Ｖ２の周期は、水平期間ＴＨと同じである。

選択信号ＳＥＬｅｖは、選択信号ＳＥＬｏｄの反転信号である。例えば、タイミングジェネレータ６０は、駆動クロックＶ２の立ち上がりに同期して、選択信号ＳＥＬｅｖ、ＳＥＬｏｄのレベルを変化させる。したがって、全画素読み出しの場合、選択信号ＳＥＬｅｖ、ＳＥＬｏｄの周期は、水平期間ＴＨの２倍である。例えば、高レベルの転送信号ＴＸＳは、水平期間ＴＨ毎に、タイミングジェネレータ６０から垂直駆動回路３４に１回出力される。したがって、転送信号ＴＸＳの周期は、水平期間ＴＨと同じである。なお、図４には図示していないが、リセット信号ＲＳＴＳは、高レベルに維持されている。

先ず、タイミングジェネレータ６０は、リセットタイミングパルスＳＴＶ１０から生成される垂直シフトパルスＳＶ（１）と選択信号ＳＥＬｏｄとが互いに逆のレベルになるように、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。例えば、タイミングジェネレータ６０は、リセットタイミングパルスＳＴＶ１０が高レベルのときに、駆動クロックＶ１を高レベルから低レベルに変化させる。そして、タイミングジェネレータ６０は、駆動クロックＶ２を低レベルから高レベルに変化させ、選択信号ＳＥＬｏｄを高レベルから低レベルに変化させる。これにより、水平期間ＴＨ１の動作が実施される。

水平期間ＴＨ１では、垂直シフトレジスタ３２は、駆動クロックＶ２の立ち上がりで、垂直シフトパルスＳＶ（１）を低レベルから高レベルに変化させる。すなわち、水平期間ＴＨ１では、リセットタイミングパルスＳＴＶ１０を１段シフトした垂直シフトパルスＳＶ（１）が、駆動クロックＶ２の立ち上がりで、垂直シフトレジスタ３２から垂直駆動回路３４に出力される。なお、垂直シフトパルスＳＶ（１）は、駆動クロックＶ２が再度立ち上がるまで、高レベルに維持される。

選択信号ＳＥＬ（１）は、選択信号ＳＥＬｏｄが低レベルであるため、低レベルに維持される。また、リセット信号ＲＳＴ（１）は、リセット信号ＲＳＴＳおよび垂直シフトパルスＳＶ（１）の両方が高レベルであるため、低レベルに変化する。そして、リセット信号ＲＳＴ（１）は、垂直シフトパルスＳＶ（１）が低レベルになるまで、低レベルに維持される。また、転送信号ＴＸ（１）は、垂直シフトパルスＳＶ（１）が高レベルであるため、高レベルの転送信号ＴＸＳが垂直駆動回路３４に入力されたとき、高レベルに変化する。そして、転送信号ＴＸ（１）は、転送信号ＴＸＳおよび垂直シフトパルスＳＶ（１）の両方が高レベルである期間、高レベルに維持される。

したがって、１行目の画素ＰＸでは、上述した図２に示した転送トランジスタＭＴＲは、転送信号ＴＸ（１）が高レベルの期間にオンし、フォトダイオードＰＤに蓄積されている信号電荷をフローティングディフュージョンＦＤに転送する。これにより、フォトダイオードＰＤは、リセットされる。なお、選択信号ＳＥＬ（１）が低レベルであるため、フローティングディフュージョンＦＤに転送された電荷は、垂直信号線２２に読み出されない。フローティングディフュージョンＦＤの電荷は、リセット信号ＲＳＴ（１）が高レベルの期間にリセットされる。

このように、水平期間ＴＨ１では、１行目の画素ＰＸのフォトダイオードＰＤがリセットされる。なお、水平期間ＴＨ１では、垂直シフトパルスＳＶ（１）以外の垂直シフトパルスＳＶが低レベルであるため、１行目以外の制御信号ＳＥＬ、ＲＳＴ、ＴＸは、低レベル、高レベルおよび低レベルにそれぞれ維持されている。このため、１行目以外の画素ＰＸでは、フローティングディフュージョンＦＤは、リセットされるが、フォトダイオードＰＤは、リセットされない。

このように、この実施形態では、垂直駆動回路３４は、フォトダイオードＰＤをリセットするために、選択信号ＳＥＬおよびリセット信号ＲＳＴを低レベルに設定し、高レベルの転送信号ＴＸＳを画素ＰＸに出力する。

水平期間ＴＨ２では、垂直スタート信号ＳＴＶは、例えば、少なくとも駆動クロックＶ２が立ち上がるまで、低レベルに維持されている。このため、垂直シフトレジスタ３２は、駆動クロックＶ２の立ち上がりで、垂直シフトパルスＳＶ（１）を高レベルから低レベルに変化させ、垂直シフトパルスＳＶ（２）を低レベルから高レベルに変化させる。すなわち、水平期間ＴＨ２では、リセットタイミングパルスＳＴＶ１０を２段シフトした垂直シフトパルスＳＶ（２）が、駆動クロックＶ２の立ち上がりで、垂直シフトレジスタ３２から垂直駆動回路３４に出力される。なお、垂直シフトパルスＳＶ（２）は、駆動クロックＶ２が再度立ち上がるまで、高レベルに維持される。

選択信号ＳＥＬ（２）は、選択信号ＳＥＬｅｖが低レベルであるため、低レベルに維持される。なお、選択信号ＳＥＬｅｖは、駆動クロックＶ２の立ち上がりで、高レベルから低レベルに変化している。また、リセット信号ＲＳＴ（２）は、リセット信号ＲＳＴＳおよび垂直シフトパルスＳＶ（２）の両方が高レベルであるため、低レベルに変化する。そして、リセット信号ＲＳＴ（２）は、垂直シフトパルスＳＶ（２）が低レベルになるまで、低レベルに維持される。

また、転送信号ＴＸ（２）は、垂直シフトパルスＳＶ（２）が高レベルであるため、転送信号ＴＸＳが垂直駆動回路３４に入力されたとき、高レベルに変化する。そして、転送信号ＴＸ（２）は、転送信号ＴＸＳおよび垂直シフトパルスＳＶ（２）の両方が高レベルである期間、高レベルに維持される。したがって、水平期間ＴＨ２では、２行目の画素ＰＸのフォトダイオードＰＤがリセットされる。なお、水平期間ＴＨ２では、垂直シフトパルスＳＶ（２）以外の垂直シフトパルスＳＶが低レベルであるため、２行目以外の画素ＰＸでは、フォトダイオードＰＤは、リセットされない。

水平期間ＴＨ２の後半では、タイミングジェネレータ６０は、水平期間ＴＨ３に垂直シフトパルスＳＶ（１）を高レベルにするために、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。

水平期間ＴＨ３では、駆動クロックＶ２の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）は、低レベルから高レベルに変化し、垂直シフトパルスＳＶ（２）は、高レベルから低レベルに変化する。すなわち、水平期間ＴＨ３では、垂直シフトレジスタ３２は、最初のリセットタイミングパルスＳＴＶ１０を３段シフトした垂直シフトパルスＳＶ（３）と、２つ目のリセットタイミングパルスＳＴＶ１０を１段シフトした垂直シフトパルスＳＶ（１）とを、垂直駆動回路３４に出力する。選択信号ＳＥＬ（１）、ＳＥＬ（３）は、選択信号ＳＥＬｏｄが低レベルであるため、低レベルに維持される。これにより、水平期間ＴＨ３では、１行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、３行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。

水平期間ＴＨ４では、垂直スタート信号ＳＴＶは、例えば、少なくとも駆動クロックＶ２が立ち上がるまで、低レベルに維持されている。このため、水平期間ＴＨ４では、垂直シフトレジスタ３２は、最初のリセットタイミングパルスＳＴＶ１０を４段シフトした垂直シフトパルスＳＶ（４）と、２つ目のリセットタイミングパルスＳＴＶ１０を２段シフトした垂直シフトパルスＳＶ（２）とを、垂直駆動回路３４に出力する。

これにより、水平期間ＴＨ４では、２行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、４行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。なお、水平期間ＴＨ４の後半では、タイミングジェネレータ６０は、水平期間ＴＨ５に垂直シフトパルスＳＶ（１）を高レベルにするために、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。

水平期間ＴＨ５では、垂直シフトレジスタ３２は、高レベルの垂直シフトパルスＳＶ（１）、ＳＶ（３）と、図４に図示していない高レベルの垂直シフトパルスＳＶ（５）とを、垂直駆動回路３４に出力する。これにより、水平期間ＴＨ５では、１行目の画素ＰＸのフォトダイオードＰＤに３回目のリセットが実施され、３行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、５行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。

なお、水平期間ＴＨ５の垂直シフトパルスＳＶ（１）は、３つ目のリセットタイミングパルスＳＴＶ１０を１段シフトした信号である。また、水平期間ＴＨ５の垂直シフトパルスＳＶ（３）、ＳＶ（５）は、水平期間ＴＨ４の垂直シフトパルスＳＶ（２）、ＳＶ（４）をそれぞれ１段シフトした信号である。すなわち、水平期間ＴＨ５では、垂直シフトパルスＳＶ（５）は、最初のリセットタイミングパルスＳＴＶ１０を５段シフトした信号であり、垂直シフトパルスＳＶ（３）は、２つ目のリセットタイミングパルスＳＴＶ１０を３段シフトした信号である。

このように、３つのリセットタイミングパルスＳＴＶ１０は、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に順次シフトする。これにより、全ての行の画素ＰＸのフォトダイオードＰＤは、３回リセットされる。３つ目のリセットタイミングパルスＳＴＶ１０が出力されてから露光時間ＴＳ後（図では、水平期間ＴＨ７の後半）に、読み出しタイミングパルスＳＴＶ２０が、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。なお、読み出しタイミングパルスＳＴＶ２０は、露光時間ＴＳが奇数回分の水平期間ＴＨになるように、出力される。この条件を満たしていれば、露光時間ＴＳは、３水平期間ＴＨでなくてもよい。なお、後述する図５、図７、図８、図１０の動作においても、露光時間ＴＳは、露光時間ＴＳが奇数回分の水平期間ＴＨになる条件を満たしていれば、３水平期間ＴＨでなくてもよい。

水平期間ＴＨ８では、垂直シフトレジスタ３２は、駆動クロックＶ２の立ち上がりで、垂直シフトパルスＳＶ（１）を低レベルから高レベルに変化させる。すなわち、水平期間ＴＨ８では、読み出しタイミングパルスＳＴＶ２０を１段シフトした垂直シフトパルスＳＶ（１）が、駆動クロックＶ２の立ち上がりで、垂直シフトレジスタ３２から垂直駆動回路３４に出力される。

また、水平期間ＴＨ８では、垂直シフトレジスタ３２は、高レベルの垂直シフトパルスＳＶ（４）と、図４に図示していない高レベルの垂直シフトパルスＳＶ（６）、ＳＶ（８）とを、垂直駆動回路３４に出力する。なお、垂直シフトパルスＳＶ（４）、ＳＶ（６）、ＳＶ（８）は、３つのリセットタイミングパルスＳＴＶ１０がそれぞれシフトした信号である。

選択信号ＳＥＬ（１）は、選択信号ＳＥＬｏｄが高レベルであるため、低レベルから高レベルに変化する。また、リセット信号ＲＳＴ（１）は、リセット信号ＲＳＴＳおよび垂直シフトパルスＳＶ（１）の両方が高レベルであるため、低レベルに変化する。これにより、１行目の画素ＰＸでは、上述した図２に示した画素選択トランジスタＭＳＥがオンし、画素ＰＸのノイズ信号が垂直信号線２２に出力される。なお、選択信号ＳＥＬ（１）は、垂直シフトパルスＳＶ（１）および選択信号ＳＥＬｏｄの一方が低レベルになるまで、高レベルに維持される。

転送信号ＴＸ（１）は、垂直シフトパルスＳＶ（１）が高レベルであるため、転送信号ＴＸＳが垂直駆動回路３４に入力されたとき、高レベルに変化する。これにより、１行目の画素ＰＸでは、転送トランジスタＭＴＲは、転送信号ＴＸ（１）が高レベルの期間にオンし、フォトダイオードＰＤに蓄積されている信号電荷をフローティングディフュージョンＦＤに転送する。

選択信号ＳＥＬ（１）が高レベルであるため、フローティングディフュージョンＦＤに転送された電荷に対応する画素信号が、画素ＰＸから垂直信号線２２に読み出される。このように、この実施形態では、垂直駆動回路３４は、画素ＰＸから信号を読み出すために、選択信号ＳＥＬおよびリセット信号ＲＳＴを高レベルおよび低レベルにそれぞれ設定し、高レベルの転送信号ＴＸを画素ＰＸに出力する。すなわち、この実施形態では、画素ＰＸから信号を読み出すための制御信号は、選択信号ＳＥＬが高レベルであることを除いて、フォトダイオードＰＤをリセットするための制御信号と同じである。

また、選択信号ＳＥＬ（４）と、図４に図示していない選択信号ＳＥＬ（６）、ＳＥＬ（８）とは、選択信号ＳＥＬｅｖが低レベルであるため、低レベルに維持される。すなわち、垂直駆動回路３４は、フォトダイオードＰＤをリセットするための制御信号として、低レベルの選択信号ＳＥＬと、低レベルのリセット信号ＲＳＴと、高レベルの転送信号ＴＸとを、４行目、６行目および８行目の画素ＰＸに出力する。

このように、水平期間ＴＨ８では、１行目の画素ＰＸの画素信号が垂直信号線２２に読み出され、４行目、６行目および８行目の画素ＰＸのフォトダイオードＰＤがリセットされる。なお、読み出しタイミングパルスＳＴＶ２０は、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に順次シフトする。これにより、この実施形態では、全ての行の画素ＰＸの信号を読み出すことができる。

ここで、読み出しタイミングパルスＳＴＶ２０は、リセットタイミングパルスＳＴＶ１０を読み込んだ駆動クロックＶ１の立ち下がりから奇数回後の駆動クロックＶ１の立ち下がりで取り込まれるように、出力される。このため、リセットタイミングパルスＳＴＶ１０が複数の場合、後のリセットタイミングパルスＳＴＶ１０は、先のリセットタイミングパルスＳＴＶ１０を読み込んだ駆動クロックＶ１の立ち下がりから偶数回後の駆動クロックＶ１の立ち下がりで取り込まれるように、出力される。これにより、この実施形態では、読み出し動作（図４の三角形）とリセット動作（図４の星印）とを同じ水平期間ＴＨに実施できる。

図５は、図１に示した撮像装置１０の動作の別の例を示している。なお、図５は、１／３間引き読み出しが実施されるときの垂直シフトレジスタ３２およびタイミングジェネレータ６０の動作を示している。例えば、１／３間引き読み出しでは、３×ｉ行目（ｉ＝１、２、３、…）の画素ＰＸから画像信号ＶＯＳおよびノイズ信号ＶＯＮがそれぞれ読み出される。図中の星印、三角形および期間ＴＨ（ＴＨ１−ＴＨ８）の意味は、図４と同じである。また、図５には図示していないが、リセット信号ＲＳＴＳは、高レベルに維持されている。

さらに、図５では、図を見やすくするために、垂直駆動回路３４から出力される制御信号ＳＥＬ、ＲＳＴ、ＴＸの記載を省略している。例えば、各水平期間ＴＨにおいて、星印が記載された垂直シフトパルスＳＶに対応する行の画素ＰＸには、フォトダイオードＰＤをリセットするための制御信号として、低レベルの選択信号ＳＥＬと、低レベルのリセット信号ＲＳＴと、高レベルの転送信号ＴＸとが、垂直駆動回路３４から出力される。また、例えば、各水平期間ＴＨにおいて、三角形が記載された垂直シフトパルスＳＶに対応する行の画素ＰＸには、画素ＰＸから信号を読み出すための制御信号として、高レベルの選択信号ＳＥＬと、低レベルのリセット信号ＲＳＴと、高レベルの転送信号ＴＸとが、垂直駆動回路３４から出力される。

垂直スタート信号ＳＴＶは、例えば、フォトダイオードＰＤのリセットのタイミングを制御するためのリセットタイミングパルスＳＴＶ１０、ＳＴＶ１１、ＳＴＶ１２と、画素ＰＸから信号を読み出すタイミングを制御するための読み出しタイミングパルスＳＴＶ２０である。なお、リセットタイミングパルスＳＴＶ１０は、読み出し対象行（３行目、６行目、９行目、…）のフォトダイオードＰＤのリセットのタイミングを制御するためのパルスである。

リセットタイミングパルスＳＴＶ１１は、読み出し対象行に隣接する行の一方（例えば、４行目、７行目、１０行目、…）のフォトダイオードＰＤのリセットのタイミングを制御するためのパルスである。また、リセットタイミングパルスＳＴＶ１２は、読み出し対象行に隣接する行の他方（例えば、２行目、５行目、８行目、…）のフォトダイオードＰＤのリセットのタイミングを制御するためのパルスである。

例えば、駆動クロックＶ１、Ｖ２は、位相が互いに異なるクロックである。１／３間引き読み出しの場合、高レベルの駆動クロックＶ２は、水平期間ＴＨ毎に、タイミングジェネレータ６０から垂直シフトレジスタ３２に３回出力される。例えば、画素ＰＸの信号の読み出しが３行目から開始される場合、駆動クロックＶ２は、各水平期間ＴＨの最初に、タイミングジェネレータ６０から垂直シフトレジスタ３２に３回出力される。したがって、駆動クロックＶ１および駆動クロックＶ２の繰り返し周期（パターンの周期）は、水平期間ＴＨと同じである。

選択信号ＳＥＬｅｖは、選択信号ＳＥＬｏｄの反転信号である。例えば、選択信号ＳＥＬｏｄ、ＳＥＬｅｖのレベルは、各水平期間ＴＨの３つ目の駆動クロックＶ２の立ち上がりに同期して、変化する。したがって、選択信号ＳＥＬｅｖ、ＳＥＬｏｄの繰り返し周期は、水平期間ＴＨの２倍である。なお、選択信号ＳＥＬｏｄ、ＳＥＬｅｖのレベルは、水平期間ＴＨ毎に変化してもよい。高レベルの転送信号ＴＸＳは、各水平期間ＴＨにおいて、例えば、駆動クロックＶ２が３回出力された後に、タイミングジェネレータ６０から垂直駆動回路３４に１回出力される。したがって、転送信号ＴＸＳの周期は、水平期間ＴＨと同じである。

先ず、タイミングジェネレータ６０は、リセットタイミングパルスＳＴＶ１０から生成される垂直シフトパルスＳＶ（１）と、高レベルの転送信号ＴＸＳが出力される期間の選択信号ＳＥＬｏｄとが互いに逆のレベルになるように、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。例えば、リセットタイミングパルスＳＴＶ１０は、水平期間ＴＨ１の駆動クロックＶ１の１つ目の立ち下がりで取り込まれるように、出力される。なお、図５では、各水平期間ＴＨの駆動クロックＶ１の１つ目の立ち下がりは、各水平期間ＴＨの起点と一致している。また、後述する図７、図８、図１０の動作においても、各水平期間ＴＨの駆動クロックＶ１の１つ目の立ち下がりは、各水平期間ＴＨの起点と一致している。

水平期間ＴＨ１では、垂直シフトレジスタ３２は、駆動クロックＶ２の１つ目の立ち上がりで、リセットタイミングパルスＳＴＶ１０を１段シフトした垂直シフトパルスＳＶ（１）を、垂直駆動回路３４に出力する。そして、垂直スタート信号ＳＴＶは、駆動クロックＶ１の２つ目の立ち下がりの前に、低レベルに変化する。これにより、駆動クロックＶ２の２つ目の立ち上がりで、垂直シフトパルスＳＶ（１）は、高レベルから低レベルに変化し、垂直シフトパルスＳＶ（２）は、低レベルから高レベルに変化する。

リセットタイミングパルスＳＴＶ１１は、駆動クロックＶ１の３つ目の立ち下がりの前に、タイミングジェネレータ６０から垂直駆動回路３４に出力される。これにより、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）は、低レベルから高レベルに変化し、垂直シフトパルスＳＶ（２）は、高レベルから低レベルに変化する。

すなわち、水平期間ＴＨ１では、垂直シフトレジスタ３２は、リセットタイミングパルスＳＴＶ１０を３段シフトした垂直シフトパルスＳＶ（３）と、リセットタイミングパルスＳＴＶ１１を１段シフトした垂直シフトパルスＳＶ（１）とを、垂直駆動回路３４に出力する。垂直シフトパルスＳＶ（１）、ＳＶ（３）が高レベルのときに、選択信号ＳＥＬｏｄが低レベルであるため、水平期間ＴＨ１では、１行目および３行目の画素ＰＸのフォトダイオードＰＤがリセットされる。

水平期間ＴＨ２では、垂直スタート信号ＳＴＶは、例えば、駆動クロックＶ２が立ち上がるまで、低レベルに維持されている。これにより、駆動クロックＶ２の１つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）は、高レベルから低レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）は、低レベルから高レベルに変化する。

リセットタイミングパルスＳＴＶ１２は、駆動クロックＶ１の２つ目の立ち下がりの前に、タイミングジェネレータ６０から垂直駆動回路３４に出力される。これにより、駆動クロックＶ２の２つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）、ＳＶ（５）は、低レベルから高レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）は、高レベルから低レベルに変化する。

そして、垂直スタート信号ＳＴＶは、駆動クロックＶ１の３つ目の立ち下がりの前に、低レベルに変化する。これにより、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）、ＳＶ（５）は、高レベルから低レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）、ＳＶ（６）は、低レベルから高レベルに変化する。

なお、垂直シフトパルスＳＶ（２）は、リセットタイミングパルスＳＴＶ１２が２段シフトした信号である。また、垂直シフトパルスＳＶ（４）は、リセットタイミングパルスＳＴＶ１１が４段シフトした信号である。そして、垂直シフトパルスＳＶ（６）は、リセットタイミングパルスＳＴＶ１０が６段シフトした信号である。垂直シフトパルスＳＶ（２）、ＳＶ（４）、ＳＶ（６）が高レベルのときに、選択信号ＳＥＬｅｖが低レベルであるため、水平期間ＴＨ２では、２行目、４行目および６行目の画素ＰＸのフォトダイオードＰＤがリセットされる。

水平期間ＴＨ２の後半では、タイミングジェネレータ６０は、水平期間ＴＨ３に垂直シフトパルスＳＶ（１）を高レベルにするために、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。

水平期間ＴＨ３では、駆動クロックＶ２の１つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）、ＳＶ（５）、ＳＶ（７）は、低レベルから高レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）、ＳＶ（６）は、高レベルから低レベルに変化する。垂直スタート信号ＳＴＶは、駆動クロックＶ１の２つ目の立ち下がりの前に、低レベルに変化する。これにより、駆動クロックＶ２の２つ目の立ち上がりで、垂直シフトパルスＳＶ（１）、ＳＶ（３）、ＳＶ（５）、ＳＶ（７）は、高レベルから低レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）、ＳＶ（６）、ＳＶ（８）は、高レベルから低レベルに変化する。

そして、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトパルスＳＶ（３）、ＳＶ（５）、ＳＶ（７）、ＳＶ（９）は、低レベルから高レベルに変化し、垂直シフトパルスＳＶ（２）、ＳＶ（４）、ＳＶ（６）、ＳＶ（８）は、高レベルから低レベルに変化する。なお、垂直シフトパルスＳＶ（１）は、低レベルに維持されている。

ここで、垂直シフトパルスＳＶ（３）は、２つ目のリセットタイミングパルスＳＴＶ１０が３段シフトした信号である。また、垂直シフトパルスＳＶ（５）は、リセットタイミングパルスＳＴＶ１２が５段シフトした信号である。そして、垂直シフトパルスＳＶ（７）は、リセットタイミングパルスＳＴＶ１１が７段シフトした信号である。なお、垂直シフトパルスＳＶ（９）は、最初のリセットタイミングパルスＳＴＶ１０が９段シフトした信号である。

水平期間ＴＨ３では、選択信号ＳＥＬｏｄは、垂直シフトパルスＳＶ（３）、ＳＶ（５）、ＳＶ（７）、ＳＶ（９）が高レベルのときに、低レベルである。このため、水平期間ＴＨ３では、３行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、５行目、７行目および９行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。

水平期間ＴＨ４では、垂直スタート信号ＳＴＶは、例えば、少なくとも３つ目の駆動クロックＶ２が立ち上がるまで、低レベルに維持されている。これにより、垂直シフトレジスタ３２は、駆動クロックＶ２の３つ目の立ち上がりで、高レベルの垂直シフトパルスＳＶ（６）、ＳＶ（８）、ＳＶ（１０）、ＳＶ（１２）を、垂直駆動回路３４に出力する。このように、垂直シフトパルスＳＶは、水平期間ＴＨ毎に、３段シフトする。

また、選択信号ＳＥＬｅｖは、垂直シフトパルスＳＶ（６）、ＳＶ（８）、ＳＶ（１０）、ＳＶ（１２）が高レベルのときに、低レベルである。このため、水平期間ＴＨ４では、６行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、８行目、１０行目および１２行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。このように、フォトダイオードＰＤがリセットされる行は、水平期間ＴＨ毎に、３行シフトする。

水平期間ＴＨ４の後半では、タイミングジェネレータ６０は、水平期間ＴＨ５に垂直シフトパルスＳＶ（３）を高レベルにするために、リセットタイミングパルスＳＴＶ１０を垂直シフトレジスタ３２に出力する。

水平期間ＴＨ５では、垂直シフトレジスタ３２は、駆動クロックＶ２の３つ目の立ち上がりで、高レベルの垂直シフトパルスＳＶ（３）、ＳＶ（９）、ＳＶ（１１）と、図５に図示していない高レベルの垂直シフトパルスＳＶ（１３）、ＳＶ（１５）を、垂直駆動回路３４に出力する。

なお、垂直シフトパルスＳＶ（３）は、３つ目のリセットタイミングパルスＳＴＶ１０を３段シフトした信号である。垂直シフトパルスＳＶ（９）は、２つ目のリセットタイミングパルスＳＴＶ１０を９段シフトした信号である。垂直シフトパルスＳＶ（１１）は、リセットタイミングパルスＳＴＶ１２を１１段シフトした信号である。垂直シフトパルスＳＶ（１３）は、リセットタイミングパルスＳＴＶ１１を１３段シフトした信号である。垂直シフトパルスＳＶ（１５）は、１つ目のリセットタイミングパルスＳＴＶ１０を１５段シフトした信号である。

また、選択信号ＳＥＬｏｄは、垂直シフトパルスＳＶ（３）、ＳＶ（９）、ＳＶ（１１）、ＳＶ（１３）、ＳＶ（１５）が高レベルのときに、低レベルである。このため、水平期間ＴＨ５では、３行目の画素ＰＸのフォトダイオードＰＤに３回目のリセットが実施され、９行目の画素ＰＸのフォトダイオードＰＤに２回目のリセットが実施され、１１行目、１３行目および１５行目の画素ＰＸのフォトダイオードＰＤに１回目のリセットが実施される。

このように、３つのリセットタイミングパルスＳＴＶ１０と、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２とは、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に３段シフトする。これにより、読み出し対象行の画素ＰＸのフォトダイオードＰＤは、３回リセットされ、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤは、１回リセットされる。

３つ目のリセットタイミングパルスＳＴＶ１０が出力されてから露光時間ＴＳ後（図では、水平期間ＴＨ７の後半）に、読み出しタイミングパルスＳＴＶ２０が、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。

水平期間ＴＨ８では、垂直シフトレジスタ３２は、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトパルスＳＶ（３）を低レベルから高レベルに変化させる。すなわち、水平期間ＴＨ８では、読み出しタイミングパルスＳＴＶ２０を３段シフトした垂直シフトパルスＳＶ（３）が、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトレジスタ３２から垂直駆動回路３４に出力される。

また、選択信号ＳＥＬｏｄは、垂直シフトパルスＳＶ（３）が高レベルのときに、高レベルである。これにより、上述した図４で説明したように、３行目の画素ＰＸの信号が垂直信号線２２に読み出される。なお、読み出しタイミングパルスＳＴＶ２０は、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に３段シフトする。これにより、この実施形態では、１／３間引き読み出しにおける読み出し対象行の画素ＰＸの信号を読み出すことができる。

また、水平期間ＴＨ８では、リセットタイミングパルスＳＴＶ１０、ＳＴＶ１１、ＳＴＶ１２がシフトした垂直シフトパルスＳＶ（垂直シフトパルスＳＶ（１２）等）が高レベルのとき、選択信号ＳＥＬｅｖは、低レベルである。このため、１２行目、１８行目、２０行目、２２行目および２４行目の画素ＰＸのフォトダイオードＰＤがリセットされる。

ここで、読み出しタイミングパルスＳＴＶ２０は、図４で説明した条件を満たすように、出力される。例えば、読み出しタイミングパルスＳＴＶ２０は、露光時間ＴＳが奇数回分の水平期間ＴＨになるように、出力される。したがって、リセットタイミングパルスＳＴＶ１０、ＳＴＶ１１、ＳＴＶ１２は、図４で説明したリセットタイミングパルスＳＴＶ１０の出力タイミングの条件を満たすように、出力される。これにより、この実施形態では、読み出し動作（図５の三角形）とリセット動作（図５の星印）とを同じ水平期間ＴＨに実施できる。

この実施形態では、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤがリセットされるため、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤの電荷がフォトダイオードＰＤから溢れることを防止できる。これにより、この実施形態では、読み飛ばされる行の画素ＰＸのフォトダイオードＰＤの電荷が読み出し対象行（読み出される行）の画素に漏れ込むこと（ブルーミング現象）を防止でき、撮影された画像の質の低下を抑制できる。

さらに、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤのリセット回数は、読み出し対象行の画素ＰＸのフォトダイオードＰＤのリセット回数より少なく設定されている。このため、この実施形態では、１つの水平期間ＴＨにおいて、リセット動作が実施される行数を、全ての行に同じ回数のリセットが実施される場合に比べて、少なくできる。

これにより、読み出し動作およびリセット動作が実施される水平期間ＴＨから読み出し動作のみが実施される水平期間ＴＨ（リセット動作が実施されない水平期間ＴＨ）に移ったときの電源電圧の変動は、抑制される。例えば、電源電圧変動により発生するノイズは、撮影画面に横線状のパターン（電子シャッタ傷）を発生させる。なお、この実施形態では、リセット動作の有無による電源電圧の変動を小さくできるため、読み出し動作およびリセット動作が実施される水平期間ＴＨの読み出し行と、リセット動作が実施されない水平期間ＴＨの読み出し行との境界付近に発生する電子シャッタ傷を抑制できる。

図６は、図１に示した撮像装置１０を用いて構成されたカメラの一例を示している。カメラ１００は、例えば、デジタルカメラであり、撮像装置１０、撮影レンズ１１０、メモリ１２０、制御部１３０、記憶媒体１４０、モニタ１５０および操作部１６０を有している。撮影レンズ１１０は、被写体の像を撮像装置１０の受光面に結像する。制御部１３０は、例えば、マイクロプロセッサであり、図示しないプログラムに基づいて、カメラ１００の動作を制御する。

メモリ１２０は、例えば、ＤＲＡＭ（Dynamic RAM）やＳＲＡＭ（Static RAM）等で形成された内蔵メモリであり、撮像装置１０により撮影された画像の画像データ等を一時的に記憶する。制御部１３０は、例えば、マイクロプロセッサであり、図示しないプログラムに基づいて、撮像装置１０の動作や撮影レンズ１１０等の動作を制御する。例えば、制御部１３０は、動画撮影やライブビュー画像（スルー画像）の表示等のフレームレートの高い処理を実施する場合、撮像装置１０に間引き読み出しを実施させる。

記憶媒体１４０は、撮影された画像の画像データ等を記憶する。モニタ１５０は、例えば、液晶ディスプレイであり、撮影された画像、メモリ１２０に記憶された画像、記憶媒体１４０に記憶された画像およびメニュー画面等を表示する。操作部１６０は、レリーズボタンおよびその他の各種スイッチを有し、カメラ１００を動作させるために、ユーザにより操作される。

以上、この実施形態では、タイミングジェネレータ６０は、間引き読み出しを実施するときに、読み出し対象行用のリセットタイミングパルスＳＴＶ１０と読み出し対象行に隣接する行用のリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２とを、垂直シフトレジスタ３２に出力する。これにより、この実施形態では垂直シフトレジスタ３２を有する垂直走査回路３０においても、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤを簡易にリセットでき、ブルーミング現象を簡易に防止できる。

また、この実施形態では、少ない数のリセットタイミングパルス（リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２の２つ）でブルーミング現象を抑制するため、電子シャッタ傷の発生を抑制できる。すなわち、この実施形態では、ローリングシャッタ方式が用いられる撮像装置１０において、回路規模を増大させることなく、間引き読み出しが実施された際の撮影画像の画質の劣化を容易に抑制できる。

図７は、別の実施形態における撮像装置１０の動作の一例を示している。この実施形態の撮像装置１０は、タイミングジェネレータ６０の動作を除いて、上述した実施形態（図１−図６）と同じである。図１−図６で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図７は、１／３間引き読み出しが実施されるときの垂直シフトレジスタ３２およびタイミングジェネレータ６０の動作を示している。図７の動作は、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２が出力されるタイミングを除いて、図５と同じである。なお、図中の星印、三角形および期間ＴＨ（ＴＨ１−ＴＨ８）の意味は、図５と同じである。また、図７には図示していないが、リセット信号ＲＳＴＳは、高レベルに維持されている。

リセットタイミングパルスＳＴＶ１１は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの１つ前の駆動クロックＶ１の立ち下がりで取り込まれるように、出力される。例えば、リセットタイミングパルスＳＴＶ１１は、水平期間ＴＨ７の駆動クロックＶ１の２つ目の立ち下がりの後で、駆動クロックＶ１の３つ目の立ち下がりの前に、出力される。

これにより、水平期間ＴＨ７では、駆動クロックＶ２の３つ目の立ち上がりで、垂直シフトパルスＳＶ（１）は、低レベルから高レベルに変化する。すなわち、垂直シフトレジスタ３２は、リセットタイミングパルスＳＴＶ１１を１段シフトした垂直シフトパルスＳＶ（１）を、垂直駆動回路３４に出力する。さらに、垂直シフトレジスタ３２は、３つのリセットタイミングパルスＳＴＶ１０がシフトした垂直シフトパルスＳＶ（高レベルの垂直シフトパルスＳＶ（９）等）を、垂直駆動回路３４に出力する。

また、水平期間ＴＨ７では、３つのリセットタイミングパルスＳＴＶ１０がシフトした垂直シフトパルスＳＶと垂直シフトパルスＳＶ（１）とが高レベルのとき、選択信号ＳＥＬｏｄは、低レベルである。このため、１行目、９行目、１５行目および２１行目の画素ＰＸのフォトダイオードＰＤがリセットされる。なお、リセットタイミングパルスＳＴＶ１０は、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に３段シフトする。これにより、この実施形態では、１／３間引き読み出しにおける読み出し対象行の画素ＰＸのフォトダイオードＰＤを３回リセットすることができる。以下、リセットタイミングパルスＳＴＶ１０による動作の説明を省略する。

水平期間ＴＨ７の後半に、読み出しタイミングパルスＳＴＶ２０が、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。

水平期間ＴＨ８では、タイミングジェネレータ６０は、駆動クロックＶ１の２つ目の立ち下がりの前に、リセットタイミングパルスＳＴＶ１２を垂直シフトレジスタ３２に出力し、駆動クロックＶ１の３つ目の立ち下がりの前に、垂直スタート信号ＳＴＶを低レベルに戻す。なお、読み出しタイミングパルスＳＴＶ２０は、駆動クロックＶ１の１つ目の立ち下がりの前（水平期間ＴＨ７の後半）に、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。ここで、タイミングジェネレータ６０は、リセットタイミングパルスＳＴＶ１２および読み出しタイミングパルスＳＴＶ２０を１つのパルスにして、垂直シフトレジスタ３２に出力してもよい。あるいは、タイミングジェネレータ６０は、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２および読み出しタイミングパルスＳＴＶ２０を１つのパルスにして、垂直シフトレジスタ３２に出力してもよい。

これにより、水平期間ＴＨ８では、垂直シフトレジスタ３２は、駆動クロックＶ２の３つ目の立ち上がりで、リセットタイミングパルスＳＴＶ１２を２段シフトした垂直シフトパルスＳＶ（２）と、読み出しタイミングパルスＳＴＶ２０を３段シフトした垂直シフトパルスＳＶ（３）と、リセットタイミングパルスＳＴＶ１１を４段シフトした垂直シフトパルスＳＶ（４）とを、垂直駆動回路３４に出力する。

また、選択信号ＳＥＬｏｄは、垂直シフトパルスＳＶ（３）が高レベルのときに、高レベルである。これにより、上述した図４で説明したように、３行目の画素ＰＸの信号が垂直信号線２２に読み出される。なお、選択信号ＳＥＬｅｖが選択信号ＳＥＬｏｄの反転信号であるため、２行目および４行目の画素ＰＸのフォトダイオードＰＤがリセットされる。

なお、読み出しタイミングパルスＳＴＶ２０およびリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２は、垂直シフトレジスタ３２の最終段の単位回路３３に伝達されるまで、水平期間ＴＨ毎に３段シフトする。この実施形態では、読み出しタイミングパルスＳＴＶ２０およびリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２は、連続して出力される。このため、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２は、読み出しタイミングパルスＳＴＶ２０が最終段の単位回路３３に到達したときの駆動クロックＶ２の前後の駆動クロックＶ２で、最終段の単位回路３３にそれぞれ到達する。

したがって、この実施形態では、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２に基づくリセット動作の有無による電子シャッタ傷は、画素アレイ２０の端の行に発生する。一般的に、画素アレイ２０の端の行の画素ＰＸの画素信号は、画像処理に使用されないため、電子シャッタ傷の発生を抑制できる。

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、読み出しタイミングパルスＳＴＶ２０およびリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２の出力タイミングが近いため、電子シャッタ傷の発生をさらに抑制できる。

なお、上述した実施形態では、読み出し対象行の画素ＰＸのフォトダイオードＰＤが３回リセットされる例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、読み出し対象行の画素ＰＸのフォトダイオードＰＤは、４回以上リセットされてもよい。あるいは、読み出し対象行の画素ＰＸのフォトダイオードＰＤのリセットの回数は、１回でもよいし、２回でもよい。すなわち、読み出し対象行の画素ＰＸのフォトダイオードＰＤのリセットの回数は、フォトダイオードＰＤの容量や露光時間ＴＳに応じて設定されればよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、１／３間引き読み出し（行間を２行飛ばして３行毎に画素信号を読み出す間引き読み出し）が実施される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、１／５間引き読み出し（行間を４行飛ばして５行毎に画素信号を読み出す間引き読み出し）が実施されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

図８は、１／５間引き読み出しが実施されるときの撮像装置１０の動作の一例を示している。図８の動作は、１水平期間ＴＨに出力される駆動クロックＶ１、Ｖ２の数と露光時間ＴＳとを除いて、上述した図５と同じである。なお、図８では、読み出しタイミングパルスＳＴＶ２０を図示するために、露光時間ＴＳを１水平期間ＴＨにして記載している。また、図中の星印、三角形および期間ＴＨ（ＴＨ１−ＴＨ８）の意味は、図５と同じである。図５で説明した動作と同様の動作については、詳細な説明を省略する。

１／５間引き読み出しの場合、高レベルの駆動クロックＶ２は、水平期間ＴＨ毎に、タイミングジェネレータ６０から垂直シフトレジスタ３２に５回出力される。例えば、画素ＰＸの信号の読み出しが５行目から開始される場合、駆動クロックＶ２は、各水平期間ＴＨの最初に、タイミングジェネレータ６０から垂直シフトレジスタ３２に５回出力される。また、選択信号ＳＥＬｏｄ、ＳＥＬｅｖのレベルは、例えば、各水平期間ＴＨの５つ目の駆動クロックＶ２の立ち上がりに同期して、変化する。

そして、リセットタイミングパルスＳＴＶ１１は、水平期間ＴＨ１の駆動クロックＶ１の５つ目（最後）の立ち下がりで取り込まれるように、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。また、リセットタイミングパルスＳＴＶ１２は、水平期間ＴＨ２の駆動クロックＶ１の２つ目の立ち下がりで取り込まれるように、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。なお、３つのリセットタイミングパルスＳＴＶ１０は、水平期間ＴＨ１、ＴＨ３、ＴＨ５の駆動クロックＶ１の１つ目の立ち下がりでそれぞれ取り込まれるように、タイミングジェネレータ６０から垂直シフトレジスタ３２に出力される。

これにより、読み出し対象行の画素ＰＸのフォトダイオードＰＤは、３回リセットされ、読み出し対象行に隣接する行の画素ＰＸのフォトダイオードＰＤは、１回リセットされる。なお、読み出し対象行から２行離れた行はリセットを入れない。読み飛ばされる行数が増えた場合でも、ブルーミング現象を防止するためのリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２を増やす必要がないため、電子シャッタ傷のレベルが大きくなることを防止できる。

上述した実施形態では、１／３間引き読み出しが実施される際に、３行目の画素ＰＸから信号が読み出される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、１／３間引き読み出しが実施される際に、１行目の画素ＰＸから信号が読み出されてもよいし、２行目の画素ＰＸから信号が読み出されてもよい。この場合、読み出しタイミングパルスＳＴＶ２０およびリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２の出力タイミングを、読み出し対象行に合わせてシフトさせればよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、増幅トランジスタＭＡＭが画素ＰＸ毎に設けられる例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図９に示すように、１つの増幅トランジスタＭＡＭは、複数の画素ＰＸに共用されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

図９は、図２に示した画素ＰＸの変形例を示している。図９に示した画素の構成は、１つの画素共用部ＰＸＣ（増幅トランジスタＭＡＭ、画素選択トランジスタＭＳＥ、リセットトランジスタＭＲＳおよびフローティングディフュージョンＦＤ）が２つの画素で共用されている点を除いて、上述した図２と同じである。図１−図６で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。

画素群ＰＸＧは、列方向に隣接する２つの画素により構成され、画素主要部ＰＸＭａ、ＰＸＭｂおよび画素共用部ＰＸＣを有している。画素主要部ＰＸＭ（ＰＸＭａ、ＰＸＭｂ）は、画素群ＰＸＧを構成する画素毎に設けられ、画素共用部ＰＸＣは、画素群ＰＸＧを構成する２つの画素で共用されている。各画素主要部ＰＸＭ（ＰＸＭａ、ＰＸＭｂ）は、フォトダイオードＰＤ（ＰＤａ、ＰＤｂ）および転送トランジスタＭＴＲ（ＭＴＲａ、ＭＴＲｂ）を有している。また、画素共用部ＰＸＣは、増幅トランジスタＭＡＭ、画素選択トランジスタＭＳＥ、リセットトランジスタＭＲＳおよびフローティングディフュージョンＦＤを有している。なお、転送トランジスタＭＴＲａ、ＭＴＲｂのドレインは、増幅トランジスタＭＡＭのゲートに共通に接続されている。

すなわち、画素主要部ＰＸＭａおよび画素共用部ＰＸＣにより構成される画素（画素群ＰＸＧのうちの１つの画素）は、図２に示した画素ＰＸと同じ構成である。また、画素主要部ＰＸＭｂおよび画素共用部ＰＸＣにより構成される画素（画素群ＰＸＧのうちの別の１つの画素）は、図２に示した画素ＰＸと同じ構成である。したがって、画素群ＰＸＧを有する固体撮像素子１０の構成および動作は、１つの画素共用部ＰＸＣが２つの画素で共用されている点を除いて、上述した図４、図５および図８とそれぞれ同じである。

例えば、画素群ＰＸＧの画素選択トランジスタＭＳＥを制御する選択信号ＳＥＬＧは、図３に示した選択信号ＳＥＬ（ａ）と選択信号ＳＥＬ（ｂ）との論理和により生成される。また、例えば、画素群ＰＸＧのリセットトランジスタＭＲＳを制御するリセット信号ＲＳＴＧは、上述した図３に示したリセット信号ＲＳＴ（ａ）とリセット信号ＲＳＴ（ｂ）との論理積により生成される。ここで、選択信号ＳＥＬ（ａ）およびリセット信号ＲＳＴ（ａ）は、例えば、図３に示した単位回路３５のうち、制御信号ＴＸ（ａ）を生成した単位回路３５から出力される。また、選択信号ＳＥＬ（ｂ）およびリセット信号ＲＳＴ（ｂ）は、例えば、図３に示した単位回路３５のうち、制御信号ＴＸ（ｂ）を生成した単位回路３５から出力される。

図１０は、図９に示した画素を用いた撮像装置１０の動作の一例を示している。なお、図１０の動作は、上述した図７の動作に対応し、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２が出力されるタイミングを除いて、図７と同じである。なお、図中の選択信号ＳＥＬＧ＿１およびリセット信号ＲＳＴＧ＿１は、１行目および２行目の画素を含む画素群ＰＸＧの選択信号ＳＥＬおよびリセット信号ＲＳＴである。選択信号ＳＥＬＧ＿２およびリセット信号ＲＳＴＧ＿２は、３行目および４行目の画素を含む画素群ＰＸＧの選択信号ＳＥＬおよびリセット信号ＲＳＴである。また、図中の星印、三角形および期間ＴＨ（ＴＨ１−ＴＨ１０）の意味は、図７と同じである。図７で説明した動作と同様の動作については、詳細な説明を省略する。

リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２によるリセット動作（図１０の星印）は、読み出し動作が実施される行（図１０の三角形）の２つ前に読み出された行に隣接する行に実施される。例えば、リセットタイミングパルスＳＴＶ１１は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの５つ後の駆動クロックＶ１の立ち下がりで取り込まれるように、出力される。また、例えば、リセットタイミングパルスＳＴＶ１２は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの７つ後の駆動クロックＶ１の立ち下がりで取り込まれるように、出力される。

これにより、読み出しタイミングパルスＳＴＶ２０およびリセットタイミングパルスＳＴＶ１１、ＳＴＶ１２は、最終段の単位回路３３に相対的に近い間隔で到達する。この結果、図１０の動作でも、電子シャッタ傷の発生を抑制できる。なお、読み出し対象の最終行等に隣接する行のリセット動作は、次のフレームの読み出し動作が実施される前までに実施される。したがって、図１０の動作でも、ブルーミング現象を防止できる。

ここで、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２によるリセット動作は、読み出し動作が実施される行の２つ後に読み出される行に隣接する行に実施されるようにしてもよい。この場合、例えば、リセットタイミングパルスＳＴＶ１１は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの７つ前の駆動クロックＶ１の立ち下がり（図１０では、水平期間ＴＨ５の駆動クロックＶ１の３つ目の立ち下がり）で取り込まれるように、出力される。また、例えば、リセットタイミングパルスＳＴＶ１２は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの５つ前の駆動クロックＶ１の立ち下がり（図１０では、水平期間ＴＨ６の駆動クロックＶ１の２つ目の立ち下がり）で取り込まれるように、出力される。この場合でも、電子シャッタ傷の発生を抑制できる。さらに、この場合、読み出し対象行に隣接する行のリセット動作が読み出し動作の前（水平期間ＴＨ単位で２つ前）に実施されるため、ブルーミング現象を確実に防止できる。

あるいは、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２は、読み出しタイミングパルスＳＴＶ２０を読み込む駆動クロックＶ１の立ち下がりの５つ後および５つ前の駆動クロックＶ１の立ち下がりでそれぞれ取り込まれるように、出力されてもよい。この場合でも、ブルーミング現象および電子シャッタ傷の発生を抑制できる。

上述したように、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２の出力タイミングを制御することにより、１つの増幅トランジスタＭＡＭが複数の画素ＰＸに共用される構成においても、上述した実施形態と同様の効果を得ることができる。

上述した図１−図６で説明した実施形態では、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２のそれぞれの出力タイミングとリセットタイミングパルスＳＴＶ１０の出力タイミングとの間隔が水平期間ＴＨの２倍より短く設定される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、リセットタイミングパルスＳＴＶ１１、ＳＴＶ１２のそれぞれの出力タイミングとリセットタイミングパルスＳＴＶ１０の出力タイミングとの間隔は、水平期間ＴＨの２倍以上に設定されてもよい。さらに、リセットタイミングパルスＳＴＶ１１の出力タイミングとリセットタイミングパルスＳＴＶ１２の出力タイミングとの間隔が、水平期間ＴＨの２倍以上に設定されてもよい。

この場合、リセットタイミングパルスＳＴＶ１０、ＳＴＶ１１、ＳＴＶ１２のリセット動作の有無による電子シャッタ傷の発生場所を分散でき、１つの電子シャッタ傷のレベルを小さくできる。これにより、電子シャッタ傷を目立たなくできる。したがって、この場合にも、上述した実施形態と同様の効果を得ることができる。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

撮像装置および撮像装置の駆動方法に利用できる。

１０‥撮像装置；２０‥画素アレイ；２２‥垂直信号線；２４‥定電流源；３０‥垂直走査回路；３２‥垂直シフトレジスタ；３４‥垂直駆動回路；４０‥水平シフトレジスタ；５０‥読み出し回路；６０‥タイミングジェネレータ；ＦＤ‥フローティングディフュージョン；ＭＡＭ‥増幅トランジスタ；ＭＲＳ‥リセットトランジスタ；ＭＳＥ‥画素選択トランジスタ；ＭＴＲ‥転送トランジスタ；ＰＤ‥フォトダイオード；ＰＸ‥画素

Claims (8)

1. 入射光に応じた信号電荷を生成し蓄積する光電変換部を有する画素が２次元行列状に配置された画素アレイと、
   前記光電変換部を行毎にリセットする第１制御と、前記信号電荷に対応する画素信号を前記画素から行毎に読み出す第２制御とを実行する垂直走査回路と、
   １行分の前記画素信号を読み出すための水平期間に対応する周期毎に、前記画素信号が読み出される行の間隔に応じた回数の駆動クロックを前記垂直走査回路に出力し、前記第１制御の実行タイミングを制御するリセットタイミング信号および前記第２制御の実行タイミングを制御する読み出しタイミング信号を、前記垂直走査回路に奇数番目の前記駆動クロックおよび偶数番目の前記駆動クロックの一方および他方でそれぞれ取り込まれるように出力するタイミング制御部とを備え、
   前記垂直走査回路は、
   前記リセットタイミング信号および前記読み出しタイミング信号を受け、受けた信号のレベルを前記駆動クロックに同期して後段に順次伝達するシフトレジスタと、
   前記画素アレイの各行に対応する垂直シフトパルスとして前記シフトレジスタの各段の出力を受けるとともに、前記画素信号の読み出し対象が奇数行か偶数行かを示す選択信号を受け、前記第１制御が実行される行および前記第２制御が実行される行を前記垂直シフトパルスおよび前記選択信号に基づいて選択する垂直駆動回路とを備え、
   間引き読み出しが実施される場合、前記タイミング制御部は、前記画素信号が読み出される行の前記光電変換部のリセットのタイミングを制御する第１リセットタイミング信号を前記リセットタイミング信号として前記シフトレジスタに出力し、かつ、前記読み出される行に隣接する行の一方の行の前記光電変換部のリセットのタイミングを制御する第２リセットタイミング信号と、前記隣接する行の他方の行の前記光電変換部のリセットのタイミングを制御する第３リセットタイミング信号とを、前記リセットタイミング信号として前記シフトレジスタに出力する
   ことを特徴とする撮像装置。
2. 請求項１記載の撮像装置において、
   前記タイミング制御部は、前記読み出される行の前記光電変換部のリセット回数が２回以上の所定回数になるように前記第１リセットタイミング信号を前記シフトレジスタに出力し、かつ、前記隣接する行の前記光電変換部のリセット回数が前記所定回数より少ない回数になるように前記第２リセットタイミング信号および前記第３リセットタイミング信号を前記シフトレジスタに出力することを特徴とする撮像装置。
3. 請求項１記載の撮像装置において、
   前記タイミング制御部は、前記第２リセットタイミング信号および前記第３リセットタイミング信号のそれぞれの出力タイミングと前記第１リセットタイミング信号の出力タイミングとの間隔が前記水平期間の２倍以上になるように、前記駆動クロック、前記第１リセットタイミング信号、前記第２リセットタイミング信号および前記第３リセットタイミング信号を前記シフトレジスタに出力することを特徴とする撮像装置。
4. 請求項３記載の撮像装置において、
   前記タイミング制御部は、前記第２リセットタイミング信号の出力タイミングと前記第３リセットタイミング信号の出力タイミングとの間隔が前記水平期間の２倍以上になるように、前記第２リセットタイミング信号および前記第３リセットタイミング信号を前記シフトレジスタに出力することを特徴とする撮像装置。
5. 請求項３記載の撮像装置において、
   前記タイミング制御部は、前記第２リセットタイミング信号および前記第３リセットタイミング信号のそれぞれの出力タイミングと前記読み出しタイミング信号の出力タイミングとの間隔が前記水平期間の３倍以下になるように、前記第２リセットタイミング信号および前記第３リセットタイミング信号を前記シフトレジスタに出力することを特徴とする撮像装置。
6. 請求項２記載の撮像装置において、
   前記第１リセットタイミング信号は、前記第１制御の間、周期的に出力され、
   最後に出力される前記第１リセットタイミング信号と、前記第２制御で出力される前記読み出しタイミング信号との間の期間で露光時間が制御され、
   前記期間は、奇数回分の水平期間である
   ことを特徴とする撮像装置。
7. 請求項１記載の撮像装置において、
   前記タイミング制御部は、転送信号を前記垂直駆動回路に更に出力し、
   前記垂直駆動回路は、前記転送信号および前記垂直シフトパルスに応じて、前記第１制御を実行する
   ことを特徴とする撮像装置。
8. 入射光に応じた信号電荷を生成し蓄積する光電変換部を有する画素が２次元行列状に配置された画素アレイと、前記光電変換部を行毎にリセットする第１制御と前記信号電荷に対応する画素信号を前記画素から行毎に読み出す第２制御とを実行する垂直走査回路とを備え、受けた信号のレベルを駆動クロックに同期して後段に順次伝達するシフトレジスタと、前記画素アレイの各行に対応する垂直シフトパルスとして前記シフトレジスタの各段の出力を受けるとともに、前記画素信号の読み出し対象が奇数行か偶数行かを示す選択信号を受け、前記第１制御が実行される行および前記第２制御が実行される行を前記垂直シフトパルスおよび前記選択信号に基づいて選択する垂直駆動回路とが前記垂直走査回路に含まれる撮像装置の駆動方法であって、
   １行分の前記画素信号を読み出すための水平期間に対応する周期毎に、前記画素信号が読み出される行の間隔に応じた回数の前記駆動クロックを前記シフトレジスタに出力し、前記第１制御の実行タイミングを制御するリセットタイミング信号および前記第２制御の実行タイミングを制御する読み出しタイミング信号を、前記シフトレジスタに奇数番目の前記駆動クロックおよび偶数番目の前記駆動クロックの一方および他方でそれぞれ取り込まれるように出力し、
   間引き読み出しが実施される場合、前記画素信号が読み出される行の前記光電変換部のリセットのタイミングを制御する第１リセットタイミング信号を前記リセットタイミング信号として前記シフトレジスタに出力し、かつ、前記読み出される行に隣接する行の一方の行の前記光電変換部のリセットのタイミングを制御する第２リセットタイミング信号と、前記隣接する行の他方の行の前記光電変換部のリセットのタイミングを制御する第３リセットタイミング信号とを前記リセットタイミング信号として前記シフトレジスタに出力することを特徴とする撮像装置の駆動方法。

Images