JP4242258B2

JP4242258B2 - 固体撮像素子

Info

Publication number: JP4242258B2
Application number: JP2003391735A
Authority: JP
Inventors: 信荘保; 和夫橋口
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-11-21
Filing date: 2003-11-21
Publication date: 2009-03-25
Anticipated expiration: 2023-11-21
Also published as: JP2005159494A

Description

本発明は、固体撮像素子に関する。

図９は、従来の固体撮像素子の一部を示す図である。

詳細には、図９は、従来の固体撮像素子における２次元マトリックス状に多数配列されている画素中におけるｍ（ｍ；自然数）行ｎ（ｎ；自然数）列画素２０およびこのｍ行ｎ列画素２０の周辺を示す図である。

図９に示すように、画素２０の内部には、入射した光を信号電荷に変換する光電変換素子としてのフォトダイオード１が配置されており、そのフォトダイオード１のカソード電極は、光電変換された信号電荷を増幅する増幅素子としての増幅トランジスタ３のゲートに接続されている。上記増幅トランジスタ３のドレインには、電源線７が接続されており、増幅トランジスタ３のソースには、増幅信号を読み出す行を選択する垂直選択トランジスタ４のドレインが接続されている。

上記垂直選択トランジスタ４のソースには、垂直信号線５が接続されており、垂直選択トランジスタ４のゲート電極には、水平選択線９が接続されている。また、垂直信号線５と水平信号線１１の間には、水平選択トランジスタ１０が配置されている。この水平選択トランジスタ１０は、水平選択トランジスタ１０のゲートに水平走査回路１３から水平選択信号φHｎが印加されたとき、導通状態になるように設定されている。

また、上記フォトダイオード１のカソード電極には、増幅トランジスタ３のゲート電極の他に、信号電荷をリセットするリセット素子としてのリセットトランジスタ２の一方の端子が接続されている。また、上記リセットトランジスタ２の他方の端子にはリセット電源線６が接続されている。

上記構成において、垂直選択トランジスタ４のゲート電極には、垂直走査回路１４から水平選択線９を通して垂直走査信号φSｍが与えられ、リセットトランジスタ２のゲート電極には、垂直走査回路１４からリセット信号線８を通して水平方向にリセット信号φＲｍが与えられる。

そして、画面が光ることを禁止する水平ブランキング期間において、このリセット信号φＲｍが印加される前後の信号が、読み出し素子としての相関２重サンプリング回路（ＣＤＳ回路）１７に読み出され、その差分をとることによって、ｍ行ｎ列画素２０に起因する固定パターンノイズを抑圧した画像信号を得るようになっている。

図１０は、上記従来の固体撮像素子の動作タイミングを表わすタイミングチャートを示す図である。

図１０に示すように、従来の固体撮像素子では、画面が光ることを禁止する水平ブランキング期間になると、垂直走査信号φSｍを‘Ｌ’の状態から‘Ｈ’の状態にし、かつ、垂直走査信号φSｍが‘Ｈ’になっている状態で、リセット信号φＲｍのパルスを１回印加することにより、‘リセット信号φＲｍを‘Ｌ’の状態から‘Ｈ’の状態にしてリセットを行なうようにしている。

ところで、フォトダイオード１のリセットを行なう際には、リセットトランジスタを強反転状態で動作させるハードリセットの他に、リセット信号φＲｍおよびリセット電源を、リセットトランジスタ２が弱反転状態で動作するように設定した状態で、リセットを行なう所謂ソフトリセットが用いられている場合もある。

以下に、図９を用いてこのソフトリセットを説明する。

このソフトリセットでは、ΦＲｍが‘Ｈ’の状態である時、リセット電源線６に印加するリセット電位をＶＰＤに固定した状態で、リセットトランジスタ２のゲートにかかる電位をＶ（Ｈ）、リセットトランジスタのしきい値電圧をＶ_ｔｈとするとき、
Ｖ（Ｈ）−ＶＰＤ＜Ｖ_ｔｈ
の関係を成立させて、リセットトランジスタ２を弱反転状態で動作させた状態で、リセット信号φＲｍを‘Ｌ’の状態から‘Ｈ’の状態にしてリセットを行なっている。そして、このリセットで、フォトダイオード１の電位を、リセットトランジスタ２のゲート下の表面ポテンシャルφＶ（Ｈ）にリセットして、リセット信号を‘L’にすることによって、リセットを完了させるようになっている。

リセットトランジスタを弱反転状態で動作させるソフトリセットは、リセットトランジスタを強反転状態で動作させるハードリセットに比べて、リセット時に発生するランダムノイズ（ｋＴＣノイズ）が小さく、暗いところで撮影を行った場合でも、リセット時に画像がざらつかないという利点を有することが知られている。

しかしながら、フォトダイオード１のリセットを行なう際に、ソフトリセットを用いると、リセットトランジスタ２を、弱反転領域で動作させることになるので、信号電荷がフォトダイオード１からリセットトランジスタ２のドレインに移るのに、リセットトランジスタ２のゲート下のチャンネル内を拡散して移動することになり、信号電荷のリセットに長い時間がかかるという問題がある。すなわち、ソフトリセットを用いると、フォトダイオード１に蓄積された信号電荷が完全にリセットトランジスタ２のドレインに排出されず、信号電荷の一部がフォトダイオード１に残り、特に明るいところで、前のフレームの信号が残ってしまい、このことに起因する残像やノイズが発生するという問題がある。
PAIN et al. :An Enhanced-Performance CMOS Imager With a Flushed-Reset Photodiode Pixel, IEEE Trans. Electron Devices, vol50, pp48-55, 2003

そこで、この発明の課題は、明るいところでは残像の無い画像を得ることができ、暗いところではランダムノイズが低減された画像を得ることができる固体撮像素子を提供することにある。

上記課題を解決するため、この発明の固体撮像素子は、
光電変換によって入射光を信号電荷に変換する光電変換素子と、上記光電変換素子によって発生した信号電荷を増幅する増幅素子と、上記光電変換素子により発生した信号電荷をリセットするリセット素子と、上記増幅素子によって増幅された信号を読み出す読み出し素子とを有する画素セルが行列状に配列された撮像領域と、
この撮像領域を行単位に選択する垂直走査回路と、
上記撮像領域を列単位に選択する水平走査回路と
を備える固体撮像素子であって、
上記リセット素子は、ＭＯＳ電界効果トランジスタで構成されており、
１つのリセット期間中に、上記ＭＯＳ電界効果トランジスタのゲートに、リセット信号を複数回印加させるリセット生成手段を備え、
上記ＭＯＳ電界効果トランジスタは、上記１つのリセット期間中において、強反転領域で動作した後に、弱反転領域で複数回動作することを特徴としている。

上記リセット期間とは、光電変換素子（例えば、画素内フォトダイオード）の電位をリセット電位にリセットする期間をさすものである。

また、上記リセット生成手段は、例えば、波形生成回路で構成しても良く、あるいは、固体撮像素子に含まれる内部タイミング発生回路に、複数回の断続的なパルスを発生させるようにして、構成しても良い。

上記発明の固体撮像素子によれば、１つのリセット期間中に、上記リセット生成手段によって、上記リセット素子のゲートにリセット信号が複数回印加されるようになっているので、リセットを繰り返し行うにつれて、上記光電変換素子に残存する信号電荷の量を、従来と比較して極短い時間に効率的に小さくすることができる。したがって、この残存信号電荷に起因して発生する残像を、従来と比較して格段に小さくすることができる。

また、本発明によれば、１つのリセット期間中において、リセット素子としてのＭＯＳ電界効果トランジスタを、強反転領域で動作させた後に、弱反転領域で複数回動作させるようにしているので、弱反転領域のみで複数回動作させる場合と比較して、始めの強反転領域での動作によって、はじめに信号電荷の残存を格段に小さくすることができる。したがって、残像を更に低減できる。

また、本発明によれば、強反転領域で動作させた後に、弱反転領域で複数回動作させるようにしているので、弱反転領域で複数回動作させることによって、ランダムノイズも効率よく低減できる。

したがって、本発明によれば、明るいところで、いっそう残像が低減された画像を得ることができると共に、暗いところで、ランダムノイズが低減された画像を得ることができる。

本発明の固体撮像素子によれば、リセット期間内に従来と比較して周期が短いリセット信号を複数個断続的に印加することにより、残像およびランダムノイズを大幅に低減することができる。したがって、明るいところで、残像の無い画像を得ることができると共に、暗いところで、ランダムノイズが低減された画像を得ることができる。

以下、本発明を図示の形態により詳細に説明する。

（参考例）
図１は、参考例の固体撮像素子の一部を示す図である。

参考例の固体撮像素子は、図１に５０で示すリセット生成手段の一例としての波形生成回路を備える点が、図９で説明した従来の固体撮像素子と異なっている。

参考例（および以下の第１実施形態）の固体撮像素子では、図９で説明した従来の固体撮像素子の構成部と同一構成部には同一参照番号を付して説明を省略することにする。

参考例の固体撮像素子では、上記波形生成回路５０は、同期発振による逓倍回路で構成されており、外部からのパルス信号を同期発振させ逓倍を行うようになっている。上記波形生成回路５０は、そのようにして、従来のリセット（ソフトリセットまたはハードリセット）に用いられるパルス信号と比較して周期が短いパルス信号を複数生成して、この周期が短いパルス信号を、複数回断続的に垂直走査回路１４に出力するようになっている。また、上記垂直走査回路１４は、上記波形生成回路５０からの周期が短い断続的なパルス信号を受けると、リセット信号線８を介してＭＯＳ電界効果トランジスタ２２（以後、リセットトランジスタ２２ということにする）に複数の周期が短いパルス信号を断続的に出力するようになっている。

参考例の固体撮像素子では、リセット生成手段を、同期発振による逓倍回路からなる波形生成回路５０で構成したが、この発明の固体撮像素子では、リセット生成手段を、固体撮像素子に含まれる内部タイミング発生回路（図示せず）に、複数回の断続的なパルスを発生させるようにして、構成しても良い。

参考例の固体撮像素子では、リセットトランジスタ２２が弱反転領域で動作するようになっている状態で、図２のタイミングチャートに示すように、リセット期間である水平ブランキング期間に、垂直走査信号φSｍが‘Ｈ’になっている状態で、垂直走査回路１４からリセットトランジスタ２２のゲートに、リセット信号ΦＲｍのパルスを、複数回断続的に印加して、フォトダイオード１のリセットを行なう際に、ソフトリセットを複数回断続的に行うようにしている。

図３は、上記断続的な複数回のパルス信号を示す図であり、詳細には、参考例の固体撮像素子においてリセットを行う際、リセットトランジスタ２２のゲートに印加される信号ΦＲｍのタイミングチャートを示す図である。

また、図４は、リセット信号ΦＲｍのパルスが複数回断続的に印加された時のフォトダイオード１の電位Ｖｓの時間変化を示す図である。

図３および図４において、時刻ｔ１に一回目のリセットが行われている。図１０に示す従来の駆動方式では、リセットパルスは一回しか印加されていない一方、図３に示すように、参考例における駆動方式では、複数回のリセットパルスが印加されるようになっている。ここで、リセットの回数は、リセットパルスを発生する回路の駆動能力や、リセットを実行する時間等によって決定されるようになっている。

また、図４に示すように、リセット信号ΦＲｍのパルスが複数回断続的に印加される参考例では、信号が断続的に印加されるに従って、フォトダイオード１の電位は、リセットトランジスタ２２のＯＮ時のゲート下の表面ポテンシャルの値ΦＶ(Ｈ)に、略階段状に段階的に徐々に収束している。

ところで、ある瞬間のリセットトランジスタ２２に流れるドレイン電流Ｉは、そのときのフォトダイオード１の電位をＶｓとすると、
Ｉ＝Ｉ_０・ｅｘｐ（−βＶｓ）
で表わされ、その瞬間に、該電流Ｉがリセットトランジスタ２２のドレインからフォトダイオード１へ流れ、該電流Ｉが流れることによって、フォトダイオード１に蓄積された信号電荷の幾らかが放電されることになる。

上記電流Ｉは、フォトダイオード１の容量をＣとすると
Ｉ＝Ｉ_０・ｅｘｐ（−βＶｓ）＝Ｃ（ｄＶｓ／ｄｔ）・・・（１）
と表わされ、信号リセット終了時のフォトダイオード１の電位をΦ_PD、リセットによって排出された電荷をΔＱとすると
リセット開始時のフォトダイオード１の電位は
Ｖｓ＝Φ_PD−ΔＱ／Ｃ・・・（２）
となる。また、リセットに伴うフォトダイオード１の電位の時間変化は
ｅｘｐ（βＶｓ）＝βｌ_０ｔ／Ｃ＋ｅｘｐ［β（Φ_PD−ΔＱ／Ｃ）］・・・（３）
と表わされる。

リセット後のフォトダイオード１の電位は、上記式（２）に示されるように、フォトダイオード１に蓄積されていた電荷の量に依存するので（電荷の変化量は、蓄積されている電荷の量に依存する）、従来の一回のパルス波のみを用いてソフトリセットを用いる方法では、フォトダイオード１の電荷を十分に排出できなくて、フォトダイオード１に電荷が残存する現象が顕著であり、その残存に対応して残像が頻繁に発生していた。

しかしながら、従来と比較して周期が短いパルス波を複数個断続的に印加する参考例では、１回目のリセットの後、フォトダイオード１に蓄積されていた信号電荷の多くがリセットトランジスタ２２のドレインに排出されることになるので、２回目のリセット前にフォトダイオード１に残存している信号電荷の量を、１回目のリセット前にフォトダイオード１に蓄積されている信号電荷の量よりもはるかに小さいものにできる。したがって、残像はリセット前にフォトダイオード１に残存している電荷の量に依存するので、２回目のリセット後に発生する残像を、１回目のリセット後に起こる残像よりも格段に小さなものにすることができる。

したがって、参考例のように、周期が短いパルス信号を複数個断続的に印加してソフトリセットを繰り返し行うにつれて、リセットトランジスタ２２を通過する電荷の量を効率良く減少させることができて、従来と比較して極短い時間にフォトダイオード１に残存する信号電荷を効率的に小さくすることができるので、これに対応する残像を従来と比較して格段に小さくすることができる。

更に、例えば、上記非特許文献１に記載されているように、フォトダイオード１に残存している電荷の量が小さい場合（＜１０００ｅ⁻）、リセット時に発生するランダム雑音が、フォトダイオード１に残存している信号電荷の量に依存することがわかっているので、短い時間のソフトリセットを複数回断続的に行う参考例の方法を採用することにより、フォトダイオード１に残存する信号電荷を効率よく減少させることができて、フォトダイオード１で発生するランダムノイズを格段に小さくすることができる。

以上より、参考例のように、リセット期間に短い周期のソフトリセットを複数回断続的に行うことにより、残像およびランダムノイズを効率良く低減することができて、明るいところで、残像の無い画像を得ることができると共に、暗いところで、ランダムノイズが低減された画像を得ることができる。

（第１実施形態）
第１実施形態の固体撮像素子は、参考例の固体撮像素子と同一の構造を有している。

このことから、第１実施形態の固体撮像素子においては、参考例の構成を説明した図１を用いて、発明を説明することにする。

上記のように、残像は、リセット後に残存している信号電荷の影響を完全に排除できないことに起因する。そこで、第１実施形態では、参考例と異なり、一度リセットトランジスタ２２を強反転状態で動作させてフォトダイオード１の電荷をリセットトランジスタ２２のドレイン電圧にハードリセットし、その後ソフトリセットを複数回動作させるようにしている。

リセットトランジスタ２２を強反転状態で動作させたときのランダムノイズはソフトリセット時に発生するランダムノイズよりも大きいが、参考例で記述したようにハードリセット後にソフトリセットを複数回断続的に行うことによってフォトダイオード１で発生するランダムノイズを低減することができる。

図５は、第１実施形態の固体撮像素子においてリセットを行う際、リセットトランジスタ２２のゲートに印加される信号ΦＲｍのタイミングチャートと、リセットトランジスタ２２のドレイン電圧Ｖｄのタイミングチャートを示す図であり、図６は、第１実施形態のフォトダイオード１の電位の時間変化を示す図である。

図５および図６に示すように、第１実施形態では、先ず、リセットトランジスタ２２のゲートにかかる電圧をＶｇ、フォトダイオード１の電圧をＶｓ、リセットトランジスタ２２の閾値電圧をＶ_ｔｈとしたとき、リセットトランジスタ２２のドレインの電圧Ｖｄを、
Ｖｄ−Ｖｓ＜Ｖｇ−Ｖｓ−Ｖ_ｔｈ・・・（４）
を満たすＶｄ＝Ｖｄ_hardに設定することによって、リセットトランジスタを強反転領域で動作させる条件にし、リセットの開始時間である時刻ｔ１においてハードリセットを、行うようにする。

図７は、時刻ｔ１における、フォトダイオード１からリセットトランジスタ２２を経由してリセット電源３０までに至るポテンシャルプロファイルを模式的に示す図である。

図７において、縦方向はポテンシャルを表わし、横方向は位置を表わしている。

図７に示すように、時刻ｔ１においては、リセットゲート下の表面ポテンシャルΦＲ(Ｈ)の方が、ドレイン電圧のポテンシャルＶｄ_hardよりも値が深いので、フォトダイオード１の電位は、リセット電位であるリセットドレイン電圧Ｖｄ_hardにリセットされることになる。

この後、第１実施形態では、図５に示すように、時刻ｔ１に行われるハードリセットを、時刻ｔ１’で終了させて、続いて、時刻ｔ２に、リセットトランジスタ２２のゲートにかかる電圧をＶｇ、フォトダイオード１の電圧をＶｓ、リセットトランジスタ２２の閾値電圧をＶ_ｔｈとしたとき、リセットトランジスタ２２のドレインの電圧Ｖｄを、
Ｖｄ−Ｖｓ＞Ｖｇ−Ｖｓ−Ｖ_ｔｈ・・・（５）
を満たすＶｄ＝Ｖｄ_softに設定して、リセットトランジスタを弱反転領域で動作させるソフトリセットを、行うようにする。

図８は、時刻ｔ２における、フォトダイオード１からリセットトランジスタ２２を経由してリセット電源３０までに至るポテンシャルプロファイルを模式的に示す図である。

図８において、縦方向はポテンシャルを表わし、横方向は位置を表わしている。

図８に示すように、時刻ｔ２においては、ドレイン電圧のポテンシャルＶｄ_softの方が、リセットトランジスタ２２のゲート下の表面ポテンシャルΦＲ(Ｈ)よりも値が深いので、フォトダイオード１の電位は、リセットトランジスタ２２のゲート下の表面ポテンシャルΦＲ(Ｈ)にリセットされる。ただし、この時、リセットトランジスタ２２は弱反転状態で動作しているので、フォトダイオード１の電位は指数関数的にリセットゲート下の表面ポテンシャルΦＲ(Ｈ)に漸近するだけである。

第１実施形態では、図５に示すように、時刻ｔ２’に２回目のリセットを終了する。この後は、参考例のように、リセットトランジスタ２２のゲートに印加される電圧ＶｇをＶｇ=Ｖｇ_softとして、ソフトリセットを複数回断続的に行う。このようにすることにより、第１実施形態においても、参考例と同様、ソフトリセットの回数に応じてリセット後のフォトダイオード１に蓄積されている信号電荷の量が減少させるようにしている。

第１実施形態によれば、参考例と同様、複数回リセットを行うことにより、フォトダイオード１に蓄積されている信号電荷の量を従来と比較して短い時間で効率的に減少させることができるので、信号電荷の量を短時間に小さくできて、リセット前の信号電荷の量に比例するリセット後フォトダイオード１のランダムノイズを、従来と比較して格段に小さくすることができる。

また、第１実施形態によれば、リセット期間にはじめにハードリセットを行なって画素に蓄積されている信号電荷を完全にリセットトランジスタ２２のドレイン電圧Ｖｄ_hardにリセットしてから、その後、ソフトリセットを複数回断続的に行うようにしているので、ソフトリセットのみを複数回断続的に行う参考例と比較して、はじめのハードリセットによって、信号電荷の残存を格段に小さくすることができて、このことにより、残像を更に低減できる。

また、第１実施形態によれば、ハードリセットの後、断続的にソフトリセットを行うので、この断続的なソフトリセットにより、ランダムノイズも効率よく低減できる。

したがって、第１実施形態によれば、明るいところで、いっそう残像が低減された画像を得ることができると共に、暗いところで、ランダムノイズが低減された画像を得ることができる。

尚、上記参考例および第１実施形態の固体撮像素子では、リセット生成手段としての波形生成回路５０を、同期発振による逓倍回路で構成したが、この発明の固体撮像素子では、リセット生成手段としての波形生成回路を、遅延パルスの合成による逓倍回路等、同期発振による逓倍回路以外の断続的な複数のパルス信号を生成できる回路で構成しても良い。

また、上記参考例および第１実施形態の固体撮像素子では、リセット生成手段としての波形生成回路５０を、垂直走査回路１４の外部に形成したが、この発明の固体撮像素子では、リセット生成手段としての波形生成回路を、垂直走査回路に内蔵させるようにしても良い。

また、上記参考例および第１実施形態の固体撮像素子では、リセット生成手段を、同期発振による逓倍回路からなる波形生成回路５０で構成したが、この発明の固体撮像素子では、リセット生成手段を、固体撮像素子に含まれる内部タイミング発生回路（図示せず）に、複数回の断続的なパルスを発生させるようにして、構成しても良い。リセット生成手段は、複数回の断続的なパルスを発生させるものであればどのようなものであっても良い。

また、上記参考例および第１実施形態の固体撮像素子では、垂直走査回路１４からリセットトランジスタ２２に、リセット信号を送信するようにして、リセットトランジスタにリセット信号を送信する回路を、垂直方向に配置したが、この発明の固体撮像素子では、リセットトランジスタにリセット信号を送信する回路を水平方向に配置しても良いことは勿論である。

参考例の固体撮像素子の一部を示す図である。上記参考例の固体撮像素子のタイミングチャートを示す図である。断続的な複数回のパルス信号を示す図である。リセット信号のパルスが複数回断続的に印加された時のフォトダイオードの電位の時間変化を示す図である。第１実施形態の固体撮像素子においてリセットを行う際、リセットトランジスタのゲートに印加される信号のタイミングチャートと、リセットトランジスタのドレイン電圧のタイミングチャートを示す図である。第１実施形態のフォトダイオードの電位の時間変化を示す図である。時刻ｔ１における、フォトダイオードからリセットトランジスタを経由してリセット電源までに至るポテンシャルプロファイルを模式的に示す図である。時刻ｔ２における、フォトダイオードからリセットトランジスタを経由してリセット電源までに至るポテンシャルプロファイルを模式的に示す図である。従来の固体撮像素子の一部を示す図である。従来の固体撮像素子の動作タイミングを表わすタイミングチャートを示す図である。

符号の説明

１フォトダイオード
３増幅トランジスタ
１３水平走査回路
１４垂直走査回路
１７相関２重サンプリング回路
２０ｍ行ｎ列画素
２２リセットトランジスタ
５０波形生成回路

Claims

光電変換によって入射光を信号電荷に変換する光電変換素子と、上記光電変換素子によって発生した信号電荷を増幅する増幅素子と、上記光電変換素子により発生した信号電荷をリセットするリセット素子と、上記増幅素子によって増幅された信号を読み出す読み出し素子とを有する画素セルが行列状に配列された撮像領域と、
この撮像領域を行単位に選択する垂直走査回路と、
上記撮像領域を列単位に選択する水平走査回路と
を備える固体撮像素子であって、
上記リセット素子は、ＭＯＳ電界効果トランジスタで構成されており、
１つのリセット期間中に、上記ＭＯＳ電界効果トランジスタのゲートに、リセット信号を複数回印加させるリセット生成手段を備え、
上記ＭＯＳ電界効果トランジスタは、上記１つのリセット期間中において、強反転領域で動作した後に、弱反転領域で複数回動作することを特徴とする固体撮像素子。