KR20050026897A - 반도체 장치와, 그 구동 제어 방법 및 장치 - Google Patents

반도체 장치와, 그 구동 제어 방법 및 장치 Download PDF

Info

Publication number
KR20050026897A
KR20050026897A KR1020040072435A KR20040072435A KR20050026897A KR 20050026897 A KR20050026897 A KR 20050026897A KR 1020040072435 A KR1020040072435 A KR 1020040072435A KR 20040072435 A KR20040072435 A KR 20040072435A KR 20050026897 A KR20050026897 A KR 20050026897A
Authority
KR
South Korea
Prior art keywords
unit
reset
pulse
signal
charge
Prior art date
Application number
KR1020040072435A
Other languages
English (en)
Other versions
KR101143641B1 (ko
Inventor
마부찌게이지
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050026897A publication Critical patent/KR20050026897A/ko
Application granted granted Critical
Publication of KR101143641B1 publication Critical patent/KR101143641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

CMOS 센서 등의 고체 촬상 장치는 신호 전하를 생성하기 위한 전하 생성부, 전하 생성부에 의해 생성된 신호 전하를 축적하기 위한 플로팅 디퓨젼, 전하 생성부 내의 신호 전하를 상기 플로팅 디퓨젼에 전송하기 위한 전송 게이트 트랜지스터, 플로팅 디퓨젼을 리셋팅하기 위한 리셋 트랜지스터, 및 전하 생성부에 의해 생성된 신호 전하에 따라 신호를 생성하고 그 신호를 수직 신호선에 출력시키기 위한 증폭용 트랜지스터를 포함한다. 리셋 트랜지스터를 구동시키는 리셋 펄스의 폭은, 리셋 펄스에 응답하여 수직 신호선 상에서 나타나는 신호의 응답 시간의, 예를 들어, 1/2 이하, 바람직하게는, 1/5 이하로 충분히 감소된다.

Description

반도체 장치와, 그 구동 제어 방법 및 장치{SEMICONDUCTOR DEVICE, AND CONTROL METHOD AND DEVICE FOR DRIVING UNIT COMPONENT OF SEMICONDUCTOR DEVICE}
본 발명은 복수의 단위 구성 요소들이 배열되어 있는 반도체 장치, 및 그 단위 구성 요소들을 구동시키기 위한 제어 방법 및 제어 장치에 관한 것이다. 특히, 본 발명은 고체 촬상 장치 등의 물리량 분포 센싱 반도체 장치의 소비 전력을 감소시킴과 함께 동적 범위를 증가시키는 기술에 관한 것이다. 물리량 분포 센싱 반도체 장치의 경우, 예를 들어, 광 및 방사선 등의 외부로부터 입력되는 전자파에 감응하는 단위 화소과 같은 단위 구성 요소들은 매트릭스 형태로 배열되며, 물리량 분포가 전기 신호로 변환되어 판독되게 된다.
광 및 방사선 등의 외부로부터 입력되는 전자파에 감응하는 단위 화소와 같은 단위 구성 요소들이 라인 또는 매트릭스 형태로 배열되어 있는 물리량 분포 센싱 반도체 장치는 여러 분야에서 광범위하게 사용되고 있다. 예를 들어, 촬상 장치 분야에서는, 전하 결합 소자(CCD), 금속 산화물 반도체(MOS), 또는 상보형 금속 산화물 반도체(CMOS)를 갖는 고체 촬상 장치가 사용되며, 이들 모두는 광을 물리량 중 하나로서 감지한다. 이러한 반도체 장치에서는, 단위 구성 요소들(고체 촬상 장치의 경우에는 단위 화소)이 물리량 분포로부터 변환된 전기 신호들을 판독한다.
또한, 고체 촬상 장치는 능동 화소 센서(APS, 또는 이득 셀로도 지칭됨) 구성의 화소를 갖는 능동 화소 센서 고체 촬상 장치를 포함한다. 각각의 APS 화소에서, 화소 신호 생성부는 캐패시턴스 생성부에 의해 생성된 신호 전하에 따라 화소 신호를 생성하는 증폭용 구동 트랜지스터를 포함한다. 예를 들어, 대부분의 CMOS 고체 촬상 장치는 이러한 구조를 갖는다. 이들 능동 화소 센서 고체 촬상 장치에서는, 화소 신호를 판독할 시에, 복수의 단위 화소를 갖는 화소부를 어드레스에 의해 제어함으로써 임의 단위 화소를 선택하여 거기로부터 신호를 판독해 낸다. 즉, 능동 화소 센서 고체 촬상 장치는 어드레스 제어형 고체 촬상 장치의 일례이다.
예를 들어, 단위 화소들이 매트릭스형으로 배열된 X-Y 어드레스형 고체 촬상 센서의 한 종류인 능동 화소 센서의 경우, 화소는 MOS 구조(MOS 트랜지스터)를 갖는 능동 소자로 이루어져 그 화소 자체가 증폭 기능을 갖고 있다. 즉, 능동 화소 센서는 포토다이오드(광전 변환기)에 축적되고 능동 소자에 의해 증폭되어진 신호 전하(광전자)를 화상 정보로서 판독한다.
이러한 X-Y 어드레스형 고체 촬상 센서에서는, 예를 들어, 복수의 화소 트랜지스터들이 2차원 매트릭스형으로 배열되어 화소부를 형성한다. 입사광에 따른 신호 전하들의 축적은 라인 단위로 또는 화소 단위로 개시된다. 어드레스를 지정함으로써, 각 화소로부터 축적된 신호 전하에 따른 전류 또는 전압 신호가 순차적으로 판독된다.
<단위 화소 구성; 4-TR 타입>
일반적으로, 상보형 금속 산화물 반도체(CMOS) 센서의 경우, 단위 화소의 구성은 전하 결합 소자(CCD) 센서의 구성에 비해 복잡한데, 이는 노이즈를 감소시키기기 때문이다. 예를 들어, 도 1a에서 도시된 바와 같이, 범용 CMOS 센서는 단위 화소(3) 내에 기생 캐패시턴스를 갖는 확산층인 플로팅 확산 amp(FDA)와, 4개 트랜지스터를 포함한다. 이런 구조는 공지되어 있는 것으로, 4-트랜지스터 화소 구성이라 한다(이하에서는, 4TR-구성이라 함).
이러한 4TR-구성에서, 전하 축적부의 일례인 플로팅 디퓨젼(floating diffusion; 38)은 신호 생성부의 일례인 증폭용 트랜지스터(42)의 게이트에 접속된다. 이에 따라, 증폭용 트랜지스터(42)는 플로팅 디퓨젼(38)의 전위(이하, FD 전위라고도 함)에 따른 신호(이 예에서는 전압 신호)를 화소선(51)을 통해 출력 신호선의 일례인 수직 신호선(53)에 출력한다. 리셋 트랜지스터(36)는 플로팅 디퓨젼(38)을 리셋시킨다.
전하 전송부로서 기능하는 전송 게이트 트랜지스터(판독 선택용 트랜지스터)(34)는 전하 생성부(32)에서 생성된 신호 전하를 플로팅 디퓨젼(38)에 전송한다. 수직 신호선(53)에는 복수의 화소가 접속되어 있지만, 한 화소를 선택하기 위해서는, 선택해야 할 화소 내의 수직 선택용 트랜지스터(40)를 턴-온시킨다. 그러면, 단지 선택된 화소만이 수직 신호선(53)과 접속되어, 수직 신호선(53)에는 선택된 화소의 신호가 출력된다.
이와 같이, 단위 화소(3)는 일반적으로 광전 변환 소자(예를 들어, 포토다이오드 PD)와 4개의 트랜지스터를 포함하며, 이들 트랜지스터 중 하나가 화소 선택용인 수직 선택용 트랜지스터(40)이다. 현재 대부분의 CMOS 센서에 있어서의 단위 화소(3)는 선택 트랜지스터를 갖고 있다. 그 때문에, CCD 센서에 비해 해상도 증가의 점에서 불리하다.
<단위 화소의 구성; 3-TR 타입>
한편, 성능을 유지시키면서 소자수를 감소시키기 위한 3-트랜지스터 화소 구성(이하, 3TR-구성이라 함)이 제안되어 있다. 도 1b에서 도시된 바와 같이, 단위 화소(3)에서 트랜지스터들이 차지하는 공간을 감소시켜 화소 사이즈를 감소시키기 위해, 단위 화소(3)는 포토다이오드(PD) 등의 광전 변환기와, 3개의 트랜지스터를 포함한다(예를 들어, 일본특허 제2708455호 참조). 이하에서는, 이 특허를 특허문헌 1이라 한다.
3TR-구성의 각 단위 화소(3)는, 광을 수광하여 이를 광전 변환시켜 신호 전하를 생성하는 포토다이오드 등의 전하 생성부(32), 수직 드레인선(DRN; 57)에 접속되고 전하 생성부(32)에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭시키는 증폭용 트랜지스터(42), 및 전하 생성부(32)를 리셋시키는 리셋 트랜지스터(36)를 포함한다. 또한, 전하 생성부(32)와 증폭용 트랜지스터(42)의 게이트 사이에 판독 선택용 트랜지스터(전송 게이트부)(34)가 배치된다. 판독 선택용 트랜지스터(34)는 전송 게이트 배선(TRG)(55)을 통해 수직 주사 회로(도시 안됨) 내의 수직 시프트 레지스터에 의해 주사된다. 즉, 3TR-구성의 단위 화소(3)는 전하 생성부(32) 이외에, 전송, 리셋, 및 증폭을 위한 3개의 트랜지스터를 포함한다.
증폭용 트랜지스터(42)의 게이트 및 리셋 트랜지스터(36)의 소스는 전송 게이트 트랜지스터(판독 선택용 트랜지스터)(34)를 통해 전하 생성부(32)에 접속된다. 리셋 트랜지스터(36)의 드레인 및 증폭용 트랜지스터(42)의 드레인은 드레인선에 접속된다. 증폭용 트랜지스터(42)의 소스는 수직 신호선(53)에 접속된다. 전송 게이트 트랜지스터(34)는 전송 게이트 배선(TRG)(55)을 통해 전송 구동용 버퍼(150)에 의해 구동된다. 리셋 트랜지스터(36)는 리셋 게이트 배선(RST)(56)을 통해 리셋 구동용 버퍼(152)에 의해 구동된다.
전송 구동용 버퍼(150) 및 리셋 구동용 버퍼(152)는 기준 전압 0V와 전원 전압인 두 값으로 동작된다. 특히, 이런 종류의 공지된 단위 화소에서는, 전송 게이트 트랜지스터(34)의 게이트에 인가되는 로우 레벨 전압은 0V이다.
동일 수평 행에 있는 화소들은 3개 신호선인, 즉 전송 게이트 배선(TRG)(55), 리셋 게이트 배선(RST)(56), 및 수직 드레인선(DRN)(57)에 접속된다. 동일 수직 열 내에 있는 화소들은 공통의 수직 신호선(판독 신호선)(53)에 접속된다. 증폭용 트랜지스터(42)는 각각의 수직 신호선(53)에 접속되며, 이 수직 신호선(53)은 대응하는 부하 트랜지스터부(도시 안됨)에 접속된다. 신호를 판독할 시에는, 각각의 증폭용 트랜지스터(42)에 접속된 MOS 부하 트랜지스터가 소정의 정전류를 수직 신호선(53)에 연속적으로 공급한다.
각각의 수직 신호선(53)은 컬럼 회로(도시 안됨)에 접속되며, 이 회로에서는 상관 이중 샘플링(correlated double sampling; CDS)을 이용하여 노이즈를 제거시킨다. 수평 주사 회로(도시 안됨)의 제어 하에 컬럼 회로로부터 처리된 화소 신호가 판독된다. 이후, 화소 신호는 증폭기 회로(출력 증폭기)에 전달되어 외부로 출력된다.
수직 주사 회로(도시 안됨)는 동일 수평 행 내의 화소들을 제어하기 위해 전송 게이트 배선(TRG)(55), 리셋 게이트 배선(RST)(56), 및 수직 드레인선(DRN)(57)을 적절한 타이밍으로 구동시킨다. 판독 동안, 수평 주사 회로는 CDS 처리부가 순차적으로 턴온되도록 이들에 신호들을 입력시킨다. 이와 같이 함으로써, 각각의 수직 신호선(53)으로부터 판독되어진 신호들은 출력 증폭기에 순차로 전달된다.
3TR-구성의 단위 화소(3)에서는, 4TR-구성에서와 같이, 증폭용 트랜지스터(42)의 게이트에 플로팅 디퓨젼(38)이 접속된다. 이에 따라, 증폭용 트랜지스터(42)는 플로팅 디퓨젼(38)의 전위에 따른 신호를 수직 신호선(53)에 출력시킨다.
리셋 트랜지스터(36)의 게이트에 접속된 리셋 게이트 배선(RST)(56)은 행(수평) 방향으로 연장하며, 리셋 트랜지스터(36)의 드레인에 접속된 수직 드레인선(DRN)(57)은 모든 화소에 공통으로 되어 있다. 수직 드레인선(DRN)(57)은 드레인 구동용 버퍼(140)(이하,(DRN) 구동용 버퍼라 함)에 의해 구동된다. 리셋 트랜지스터(36)는 리셋 구동용 버퍼(152)에 의해 구동되어 플로팅 디퓨젼(38)의 전위를 제어한다.
특허문헌 1에는, 한 행에 대한 수직 드레인선(DRN)(57)은 다른 행의 것과 분리되어 있다. 그러나, 수직 드레인선(DRN)(57)은 한 열 내에 있는 화소들의 전류 신호들이 흐를 수 있도록 해야 하므로, 수직 드레인선(DRN)(57)은 사실상 모든 행에 대해 공통이다.
전하 생성부(광전 변환기)(32)에 의해 생성된 신호 전하는 전송 게이트 트랜지스터(34)에 의해 플로팅 디퓨젼(38)으로 전송된다.
4TR-구성과는 달리, 3TR-구성의 단위 화소(3)는 증폭용 트랜지스터(42)에 직렬로 접속되는 수직 선택용 트랜지스터(40)는 구비되어 있지 않다. 수직 신호선(53)에 접속되어 있는 복수의 화소 중에서, 한 화소에 대한 선택은 수직 선택용 트랜지스터(40)에 의해서가 아니라, FD 전위를 제어시킴으로써 이루어진다.
이로써, 수직 드레인선(DRN)(57)에 대한 레벨 제어는 화소에 대한 선택으로서 작용한다. 수직 드레인선(DRN)(57)은 화소 선택선(SEL)으로서 효과적으로 사용되며, 이 화소 선택선은 제1 예에서의 수직 선택선(SEL)(52)과 동일한 기능을 가진다. 또한, 리셋 트랜지스터(36) 및 증폭용 트랜지스터(42)의 드레인 모두를 제어하는 수직 드레인선(DRN)(57) 상의 펄스 신호는 제1 예에서의 선택 펄스(SEL)과 동일한 기능을 가진다. 이하에서는, 수직 드레인선(DRN)(57) 상의 펄스 신호를 DRN 제어 펄스(SEL)이라 하기로 한다.
예를 들어, FD 전위는 통상적으로 수직 드레인선(DRN)(57)을 로우 레벨로 전환시킴으로써 로우 레벨(Low)로 만든다. 화소를 선택하기 위해서는, 수직 드레인선(DRN)(57)을 하이 레벨로 전환시킴과 함께 선택된 행 내의 리셋 트랜지스터(36)를 턴-온시킴에 의해 선택된 화소의 FD 전위를 하이 레벨(High)로 함으로써, 선택된 화소의 신호가 수직 신호선(53)에 출력된다. 그 후, 선택된 화소의 FD 전위는 수직 드레인선(DRN)(57)을 로우 레벨로 전환시킴으로써 로우 레벨로 복귀된다. 이러한 동작은 선택된 행 내의 모든 픽셀에 대해 동시에 행해진다.
이와 같이, FD 전위를 제어하기 위해서는, 다음의 동작들이 수행되어야 한다. 즉,
1) 선택된 행의 FD 전위를 하이 레벨로 전환시키고자 할 경우에는, 수직 드레인선(DRN)(57)을 하이 레벨로 전환시킴으로써 FD 전위는 선택된 행의 리셋 트랜지스터(36)를 통해 하이 레벨로 된다.
2) 선택된 행의 FD 전위를 로우 레벨로 전환시키고자 할 경우에는, 수직 드레인선(DRN)(57)을 로우 레벨로 전환시킴으로써 FD 전위는 선택된 행의 리셋 트랜지스터(36)를 통해 로우 레벨로 된다.
도 2는 3TR-구성의 단위 화소(3)를 구동시키기 위한 구동 펄스의 타이밍 차트의 일례를 도시하고 있다. 전송 게이트 배선(TRG)(55), 리셋 게이트 배선(RST)(56), 및 화소에 공통인 수직 드레인선(DRN)(57)을 제어함으로써, 플로팅 디퓨젼(38)의 전압이 변화되므로, 수직 신호선(53)의 전압 역시 변화된다.
예를 들어, DRN 구동용 버퍼(140)는 드레인 구동 펄스(DRN)(하이 레벨)을 수직 드레인선(DRN)(57)에 인가하여 수직 드레인선(DRN)(57)을 하이 레벨로 전환시킨다. 수직 드레인선(DRN)(57)이 전원 전압(하이) 레벨인 동안, 리셋 트랜지스터(36)에는 리셋 펄스(RST)(하이 레벨)가 인가되어, 리셋 게이트 배선(RST)(56)이 하이 레벨(t1)로 상승된다. 이에 따라, 플로팅 디퓨젼(38)은 전원 전압에 접속된다. 그 후, 리셋 게이트 배선(RST)(56)가 로우 레벨(t2)로 하강하면, 플로팅 디퓨젼(38)의 전압은 리셋 트랜지스터(36)의 게이트(리셋 게이트)와 플로팅 디퓨젼(38) 간의 용량 결합 C1으로 인해 하강된다.
이런 변화는 증폭용 트랜지스터(42)를 통해 수직 신호선(53) 상에서 나타난다. 따라서, 수직 신호선(53)의 전압이 하강된다. 그 후, 플로팅 디퓨젼(38)의 전압은 수직 신호선(53)과 증폭용 트랜지스터(42)의 게이트 간의 용량 결합 C2에 의해 더욱 하강된다.
이러한 효과로 인해, 플로팅 디퓨젼(38)의 전압(FD 전압)은 전원 전압 보다 낮게 감소된다(t2 내지 t3). 수직 신호선(53)에 접속되어 있는 다운스트림 회로에서, 이 FD 전압에 대응하는 수직 신호선(53)의 전압(리셋 레벨)을 수신한다.
이어서, 전송 게이트 펄스(TRG)(하이 레벨)가 전송 게이트 트랜지스터(34)에 인가되면(t3 내지 t4), 전하 생성부(32)는 신호 전하(광전자)를 플로팅 디퓨젼(38)에 전송하여 플로팅 디퓨젼(38)의 전압을 감소시키므로, 수직 신호선(53)의 전압 역시 플로팅 디퓨젼(38)의 전압 감소에 따라 감소한다((t4 내지 t5). 다운스트림 회로는 또한 이와 같은 수직 신호선(53)의 전압(신호 레벨)을 수신한다.
그 후, 수직 드레인선(57)을 로우 레벨로 전환시키고 리셋 펄스(RST)를 리셋 트랜지스터(36)에 인가하면((t5 내지 t6), 플로팅 디퓨젼(38)은 로우 레벨로 복귀된다(t5 이후). 다운스트림 회로는 리셋 레벨과 신호 레벨 간의 차를 계산하여 이를 화소 신호로서 출력한다.
그러나, 이러한 유형의 구동은 용량 결합 C1 및 C2에 의해 리셋팅 후의 플로팅 디퓨젼(38)의 전압을 감소시킨다((t2 내지 t3). 따라서, 이러한 감소를 보상하기 위해서는 고 전원 전압을 필요로 하는데, 즉, 로우 레벨의 전압은 사용할 수 없으므로, 저 소비 전력 및 광범위한 동적 범위를 제공할 수 없게 되므로, 문제가 발생된다.
수직 선택용 트랜지스터(40)가 증폭용 트랜지스터(42)와 직렬로 접속되어 있는 4TR-구성의 단위 화소(3)에서는, 예를 들어, 일본 특허 공개 공보 제2003-87662호에 개시되어 있는 바와 같이, 로우 레벨의 전압을 사용할 수 있도록 플로팅 디퓨젼(38)의 전압을 증가시킬 수 있다.
그러나, 이러한 선택용 트랜지스터를 구비하지 않은 3TR-구성의 단위 화소(3)에서는 이러한 기술을 채용할 수 없다.
선택용 트랜지스터를 구비한 4TR-구성의 단위 화소(3)에서는 소비 전력을 더욱 감소시키고 동적 범위를 더욱 증가시키는 것이 보다 바람직하다.
따라서, 본 발명의 목적은 3TR-구성 및 4TR-구성의 단위 화소에 관계없이, 즉, 선택용 트랜지스터의 유무에 관계없이, 소비 전력을 감소시키고 동적 범위를 증가시키기 위한 반도체 장치의 구조, 및 구동 방법을 제공하는 데 있다.
본 발명에 따르면, 반도체 장치는 신호 취득부 및 구동 제어부를 포함한다. 신호 취득부는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 전하 축적부를 리셋팅하는 리셋부를 구비한 단위 구성 요소를 포함한다. 구동 제어부는 전하 축적부에 축적되는 전하량이 증가되도록 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용한다.
본 발명에 따르면, 구동 제어 방법은 반도체 장치의 단위 구성 요소를 구동시킨다. 이 단위 구성 요소는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 전하 축적부를 리셋팅하는 리셋부를 포함한다. 본 발명의 구동 제어 방법은 전하 축적부에 축적되는 전하량이 증가되도록 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용하는 단계를 포함한다.
본 발명에 따르면, 반도체 장치의 단위 구성 요소를 구동시키는 구동 제어 장치는 구동 제어부를 포함한다. 단위 구성 요소는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 전하 축적부를 리셋팅하는 리셋부를 포함한다. 구동 제어부는 전하 축적부에 축적되는 전하량이 증가되도록 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용한다.
본 발명에 따르면, 카메라는 신호 취득부, 구동 제어부, 및 광학 시스템을 포함한다. 신호 취득부는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 전하 축적부를 리셋팅하는 리셋부를 구비한 단위 구성 요소를 포함한다. 구동 제어부는 전하 축적부에 축적되는 전하량이 증가되도록 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용한다. 광학 시스템은 전자파를 신호 취득부로 안내한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 이하, X-Y 어드레스형의 고체 촬상 장치의 일예인 CMOS 촬상 센서를 디바이스로서 이용한 실시형태를 설명한다. 또한, CMOS 촬상 센서의 모든 화소는 NMOS로 이루어진다. 그러나, 이것은 단지 예일 뿐이다. 본 장치는 MOS형 촬상 장치로 한정되는 것은 아니다. 이하 설명되는 모든 실시형태는, 광이나 방사선 등의 외부로부터 입력된 전자파에 감응성을 갖는 복수의 단위 구성 요소가 라인 형태 또는 매트릭스 형태로 배열된 물리량 분포 센싱 반도체 장치에 적용된다. 또한, 본 발명의 실시형태에서, 화소 배열의 방향과 라인에서 사용되는 단어 "행" 및 "열"은 각각 매트릭스의 수평 방향 및 수직 방향을 나타낸다. 그러나, 본 발명은 이러한 구성 요소의 배열로 한정되지 않는다. 화소로부터 촬상 영역의 외부로 전달되는 신호는 수평 방향으로 배치된 신호선을 통해 판독될 수 있다. 일반적으로, "행" 및 "열"의 방향은 그 정의에 의존한다. 예를 들어, "행"이 수직 방향을 나타내면, 본 발명에 사용되는 "행" 및 "열"은 서로 바뀌어야 한다.
<고체 촬상 장치의 구성: 제1 실시형태>
도 3a 및 도 3b는 본 발명의 제1 실시형태에 따른 CMOS 고체 촬상 장치의 개략 블록도이다. 고체 촬상 장치(1)는 각각 수광 소자(전하 생성부의 일예)를 갖는 복수의 화소가 행 및 열, 즉, 2차원 매트릭스로 배열된 화소부를 갖는다. 수광 소자는 입사광의 강도에 따라 신호를 출력한다. 각각의 화소로부터 출력된 신호는 전압 신호이고, 상관 이중 샘플링(correlated double sampling; CDS) 처리 기능부 및 디지털 변환부가 열마다 형성된다. 즉, 본 장치는 컬럼형이다.
즉, 도 3a에 도시된 바와 같이, 고체 촬상 장치(1)는 복수의 단위 화소(3)가 행 및 열으로 배열된 화소부(촬상부; 10), 화소부(10) 주변에 배치된 구동 제어부(7) 및 열 처리부(column processing unit; 26)를 포함한다. 구동 제어부(7)는 예를 들어 수평 주사 회로(12)와 수직 주사 회로(14)를 포함한다.
간략화를 위하여 모든 행과 열이 도 3a 및 도 3b에 도시되지 않지만, 실제로 수십 내지 수천 화소가 각 행 및 각 열에 배열된다. 도 3b에 도시된 바와 같이, 단위 화소(3)의 구성은 도 1b 및 본 명세서의 종래 기술에서 설명한 3TR-구성과 동일하다. 수직 드레인선(57)은 화소부(10)의 거의 모든 화소에 공통이다. 수직 드레인선(57)의 브랜치는 열 방향으로 연장하여 화소부(10)의 단부에서 함께 접속되거나 각각의 전하 생성부(32) 상에 개구된 격자를 형성하도록 연장한다.
고체 촬상 장치(1)의 구동 제어부(7)는 또한 수평 주사 회로(12), 수직 주사 회로(14), 및 통신 및 타이밍 제어부(20)를 더 포함한다. 구동 제어부(7)의 이들 구성 요소들은 화소부(10)와 함께 반도체 집적 회로 제조 기술과 동일한 기술을 사용하여 단결정 실리콘 등의 반도체 영역에 일체로 형성된다. 집적된 구성 요소들은 반도체 시스템의 일예인 고체 촬상 장치(촬상 장치)로서 기능한다.
단위 화소(3)는 수직 제어선(15)을 통해 화소의 수직 열을 선택하는 수직 주사 회로(14)에 접속된다. 또한, 단위 화소(3)는 수직 신호선(19)을 통해 열 AD 회로가 각 열마다 형성된 열 처리부(26)에 접속된다. 여기서, 수직 제어부(15)는 수직 주사 회로(14)로부터 화소로의 모든 선을 지칭한다.
이하에서 설명하는 바와 같이, 수평 주사 회로(12)와 수직 주사 회로(14)의 각각은 디코더를 포함하고 통신 및 타이밍 제어부(20)로부터 전달된 구동 펄스에 응답하여 시프트 동작(주사)를 시작한다. 이 때문에, 수직 제어선(15)은 예를 들어, 리셋 펄스(RST), 전송 펄스(TRG), 및 DRN 제어 펄스(DRN) 등의 다양한 펄스 신호를 포함한다.
도시하지는 않았지만, 통신 및 타이밍 제어부(20)는 각각의 구성 요소에 필요한 클럭 및 소정의 타이밍의 펄스 신호를 생성시키는 펄스 신호 생성부를 포함한다. 예를 들어, 펄스 신호 생성부는 수평 주사 회로(12), 수직 주사 회로(14) 및 열 처리부(26)에 펄스 신호를 공급하는 기능 블록(구동 제어 장치의 일예), 및 클럭 신호 및 동작 모드를 결정하기 위한 명령을 제공하는 데이터를 수신하고 고체 촬상 장치(1)의 정보를 포함하는 데이터를 출력하는 통신 인터페이스 기능 블록을 포함한다. 예를 들어, 통신 및 타이밍 제어부(20)는 수평 어드레스 신호를 수평 디코더(12a)에 출력하고, 수직 어드레스 신호를 수직 디코더(14a)에 출력한다. 신호의 수신시, 수평 디코더(12a) 및 수직 디코더(14a)는 각각 대응하는 열 및 대응하는 행을 선택한다.
본 실시형태에 따르면, 통신 및 타이밍 제어부(20)는, 단자(5a)로부터 입력된 입력 클럭(CLK0) (마스터 클럭)과 동일한 주파수의 클럭(CLK1), 마스터 클럭을 2분주한 클럭, 또는 더 분주한 저속 클럭을 장치 내의 구성 요소, 즉, 수평 주사 회로(12), 수직 주사 회로(14), 열 처리부(26), 및 출력 회로(28)에 공급한다. 이하, 2 분주한 클럭과 2분주 클럭보다 낮은 주파수를 갖는 클럭은 총괄하여 저속 클럭 CLK2라 지칭한다.
예를 들어, VGA (약 300,000 화소) 클래스의 고체 촬상 장치는 24 ㎒의 입력 클럭을 수신하고, 24 ㎒의 클럭(CLK1) 또는 12 ㎒의 저속 클럭(CLK2)으로 내부 회로를 동작시키고, 30 frames/s (fps)의 레이트에서 프레임을 출력한다. 여기에서 사용된 "VGA"는 "Video Graphics Array"의 약칭이고, 그래픽 모드 및 디스플레이 해상도를 정의한다.
수직 주사 화로(14)는 화소부(10)의 행을 선택하고 그 행에 필요한 펄스를 공급한다. 예를 들어, 수직 주사 회로(14)는 수직 방향의 판독 행을 규정하는 (화소부(10)의 행을 선택하는) 수직 디코더(14a)와, 단위 화소(3)에 대응하는 제어선에 펄스를 공급함으로써 수직 디코더(14a)에서 규정된 판독 어드레스 상(행방향)의 단위 화소(3)를 구동하는 수직 구동 회로(14b)를 포함한다. 또한, 수직 디코더(14a)는 신호를 판독하는 행 이외에 전자 셔터(electronic shutter)용 행을 선택한다.
수평 주사 회로(12)는 저속 클럭과 동기하여 열 처리부(26) 내의 열 AD 회로를 순차적으로 선택하고, 열 AD 회로로부터 수평 신호선(18)으로 신호를 유도한다. 예를 들어, 수평 주사 회로(12)는 수평 방향으로 판독 열을 결정하는, 즉, 열 처리부(26) 내의 열 회로 중 하나를 선택하는 수평 디코더(12a) 및 수평 디코더(12a)에 의해 결정된 판독 어드레스에 따라 열 처리부(26)의 각각의 신호를 수평 신호선(18)으로 유도하는 수평 구동 회로(12b)를 포함한다. 수평 신호선(18)의 수는 열 AD 회로가 취급하는 비트 수 n (여기서, n은 양의 정수이다)에 의해 결정된다. 예를 들어, n이 10이면, 10개의 수평 신호선(18)이 배치된다.
이 구성의 고체 촬상 장치(1)에서, 각각의 단위 화소(3)로부터 출력된 화소 신호(이 경우, 전압 신호)가 수직 열마다 수직 신호선(19)를 통해 대응하는 열 AD 회로로 전달된다. 열 처리부(26)의 각각의 열 AD 회로는 1열분의 화소 신호를 수신하여 그 신호를 처리한다. 예를 들어, 열 AD 회로는, 통신 및 타이밍 제어부(20)로부터 2개의 샘플 펄스(SHP 및 SHD)에 기초하여, 수직 신호선(19)을 통해 입력된 전압 모드의 화소 신호의 레벨인 신호 레벨 및 리셋 레벨(화소가 리셋한 직후의 신호 레벨)간의 차를 산출한다. 이 처리는 고정 패턴 잡음(FPN) 및 리셋 잡음이라 불리우는 잡음 신호 성분을 제거한다. 또한, 필요에 따라서, 신호를 증폭하는 자동 이득 제어(AGC) 회로가 열 처리부(26)와 동일한 반도체 영역의 열 처리부(26)의 후단에 접속될 수 있다.
각각의 열 AD 회로는, 또한 저속 클럭 CLK2를 사용하여 처리된 아날로그 신호를 10 비트 디지털 데이터로 변환하는 아날로그-디지털 변환기(ADC)회로를 포함한다. 디지털화된 화소 데이터는 수평 주사 회로(12)로부터의 수평 선택 신호에 의해 구동된 수평 선택 스위치(도시하지 않음)를 통해 수평 신호선(18)에 전달된다. 화소 데이터는 그후 출력 회로(28)에 입력된다. 10 비트 디지털 데이터는 단지 일예일 뿐이다. 비트의 수는 10보다 작거나(예를 들어, 8), 또는 10보다 클 수 있다(예를 들어, 14).
출력 회로(28)는 수평 신호선(18)로부터의 신호를 처리하고 출력 단자(5c)를 통해 그것을 촬상 데이터로서 출력한다. 예를 들어, 출력 회로(28)는 단지 버퍼링만을 수행하거나, 버퍼링 전에 흑 레벨 조정, 선 변동 보정, 신호 증폭, 및 색관계 처리를 수행할 수 있다.
본 실시형태에서, 각각의 열 회로는 AD 변환 기능을 가지며 각각의 수직선마다 디지털 데이터를 생성한다. 그러나, 열 회로 대신에 또다른 구성 요소가 AD 변환 기능을 가질 수 있다. 예를 들어, 화소부의 각각의 화소가 AD 변환 기능을 가질 수 있다. 즉, 화소부는 다수의 기능을 가질 수 있다. 대안으로, 아날로그 화소 신호가 수평 신호선(18)에 출력되고, 그후에 디지털 신호로 AD 변환하는 출력 회로(28)에 전달될 수 있다.
상술한 임의의 구성에서, 수광 소자가 전하 생성부로서 기능하는 화소부(10)가 매트릭스 형태로 배열되어, 행마다 화소 신호를 순차적으로 출력한다. 따라서, 하나의 화상, 즉, 화소부(10)에 대응하는 프레임 화상은 전체 화소부(10)로부터의 화소 신호 세트에 의해 표시된다.
이 구성의 고체 촬상 장치(1)에서, 화소 신호를 판독하기 위한 구동 타이밍은 도 2에 도시된 종래의 3TR-구성과 유사하다. 그러나, 본 실시형태에서는, 전하 축적부의 일예인 플로팅 디퓨젼(38)을 리셋 레벨로 스위칭하는 제어 펄스에 의한 구동 시간이 제어 펄스에 응답하기 위하여 수직 신호선(53)의 응답 시간보다 상당히(significantly) 짧다는 점에서 다르다.
제1 실시형태는, 단위 화소(3)가 3TR-구성을 가지며, 리셋 트랜지스터(36)를 구동하기 위한 리셋 펄스(RST)가 플로팅 디퓨젼(38)을 리셋 레벨로 스위칭하는 제어 펄스에 대응하고, 리셋 펄스(RST)가 플로팅 디퓨젼(38)에 축적된 전하량을 증가시키기 위하여 상당히 짧다는 점에서 특징이 있다.
<3TR-구성의 구동 방법; 제1예>
도 4는 제1 실시형태에 따라 신호 전하가 판독될 때의 구동 방법의 제1예의 타이밍 차트이다. 도 4는 특히 전송 게이트 배선(TRG) (55), 리셋 게이트 배선(RST) (56), 및 수직 드레인선(DRN) (57)에 대한 구동 펄스의 파형 패턴을 나타낸다. 모든 펄스에 대하여, 로우 레벨 "L"은 배선이 디스에이블(비활성화)되도록 하고, 하이 레벨 "H"은 배선이 인에이블(활성화)되도록 한다.
종래의 방법에서, 도 2에 도시된 바와 같이, 리셋 펄스(RST)의 폭은 수직 신호선(53)의 응답 시간을 고려하여 수직 신호선(53)이 리셋 펄스(RST)를 추종할 수 있도록 결정된다. 대조적으로, 제1 실시형태에서, 도 4의 t1-t2의 기간에 도시된 바와 같이 리셋 펄스(RST)의 폭은 리셋 펄스(RST)의 폭이 수직 신호선(53)의 응답 시간보다 짧도록 결정된다. 따라서, 선택 트랜지스터없이 플로팅 디퓨젼(38)의 전위를 제어함으로써 3TR-구성의 단위 화소(3)를 선택하여도, 플로팅 디퓨젼(38)의 전위를 증가시킬 수 있다. 원리는 도 4의 타이밍 차트를 참조하여 이하에서 상세히 설명된다.
먼저, 종래의 방법에서와 같이, 리셋 펄스(RST)가 상승하면(t1), 플로팅 디퓨젼(38)의 전압은 충분하게 빠른 속도, 예를 들어 수 나노초(ns)에서 전원 전압에 도달한다. 즉, 전하 축적부로서 기능하는 플로팅 디퓨젼(38)은 충분히 리셋된다. 대조적으로, 수직 신호선(53)의 응답 시간은 예를 들어 100 ns보다 길다.
다음에, 플로팅 디퓨젼(38)이 전원 전압에 도달한 후, 수직 신호선(53)이 추종하기 전에 리셋 펄스(RST)가 하강한다. 이 때, 플로팅 디퓨젼(38)의 전압은 플로팅 디퓨젼(38)과 리셋 트랜지스터(36)의 게이트(리셋 게이트)간의 용량 결합(도 3b의 C1)에 의해 감소된다. 이것은 종래의 방법과 동일하다.
그러나, 수직 신호선(53)의 전압이 여전히 상승하므로, 수직 신호선(53)과 증폭용 트랜지스터(42)의 용량 결합(도 3b의 C2)이 플로팅 디퓨젼(38)의 전압을 상승시킨다. 따라서, 플로팅 디퓨젼(38)의 전압은 종래의 방법보다 더 높이 상승한다. 따라서, 전압에 대응하는 리셋 레벨 또한 상승한다. 이것은 플로팅 디퓨젼(38)에 축적된 전하량을 상승시킨다.
리셋 펄스(RST)의 폭은 구동 제어 펄스로서 기능하는 리셋 펄스(RST)의 구동에 따른 수직 신호선(53)의 응답 시간보다 상당히 짧아질 수 있다. 여기서, 단어 "상당히"는 플로팅 디퓨젼(38)에 축적된 전하량을 증가시키기 위하여 현실적인 환경에서 리셋 펄스(RST)의 폭이 수직 신호선(53)의 응답 시간보다 충분히 짧은 레벨을 의미한다. 또한, 수직 신호선(53)의 응답 시간이 분포 용량(도 3b에 도시된 용량 결합 C1 및 C2)에 의존하므로, 분포 용량은 고려되어야 한다.
수직 신호선(53)의 응답 시간은 예를 들어 90% 응답 시간일 수 있다. 여기에서 사용된 90% 응답 시간은, 초기 값(완전 로우 레벨)로부터 최종 값(완전 하이 레벨)로의 레벨이 100%인 경우, 수직 신호선(53)이 펄스 인가로부터 그 최대 레벨의 90%에 도달하는데 걸리는 시간을 지칭한다. 이것은 통상의 펄스 신호의 과도 응답에 사용되는 규정과 동일하다.
"리셋 펄스(RST)의 구동에 따른 수직 신호선(53)의 응답 시간보다 상당히 짧은 리셋 트랜지스터(36)를 구동하기 위한" 조건은 종래의 구동 방법에서 사용된 방법에 관련된 리셋 펄스(RST)의 폭의 비율(배수), 화소수(특히, 구동 주파수 및 마스터 클럭)에 대응하는 비율, 특정 장치 내의 수직 신호선(53)의 응답 시간에 대한 비율, 또는 리셋 펄스(RST) 자체의 펄스 폭을 사용하여 정밀하게 정의될 수 있다.
어떤 경우에서도, 높은 전원 전압이 요구되고, 즉, 로우 레벨의 전압이 사용될 수 없고, 따라서, 저 소비 전력 및 광범위한 동적 범위를 달성할 수 없는 문제점을 개선할 수 있는 정의가 사용될 수 있다.
이 때, 리셋 펄스(RST)가 활성화(이 실시형태에서 하이 레벨)인 동안, 즉, 리셋 트랜지스터(36)가 온 상태인 동안, 플로팅 디퓨젼(38)이 전원 전압 레벨로 리셋되도록, 즉, 전하 축적부로서 기능하는 플로팅 디퓨젼(38)이 충분히 리셋되도록 하는 것이 바람직하다.
이것은, 리셋 펄스(RST)의 폭이 매우 작아서 플로팅 디퓨젼(38)이 활성화 기간 동안 충분히 리셋되지 않으면 플로팅 디퓨젼(38)이 리셋 펄스(RST)를 추종할 때 플로팅 디퓨젼(38)이 출력 신호에 큰 리셋 변동을 출력하기 때문이다. 플로팅 디퓨젼(38)을 충분히 리셋하기 위해서, 리셋 트랜지스터(36)의 게이트 전압이 증가하거나 깊은 공핍 모드 트랜지스터가 리셋 트랜지스터(36)로서 사용되는 것이 바람직하다.
예를 들어, 수직 신호선(53)이 약 100 ns의 응답 시간을 요하는 장치 구성에서, 응답 시간의 절반(50%)인 리셋 펄스(RST)의 폭, 즉, 50 ns이 상술한 이점을 제공할 수 있다. 물론, 폭은 그 값보다 작을 수도 있다. 예를 들어, 마스터 클럭(CLK0)이 25 ㎒이면, 1 클럭의 폭은 40 ns이고 절반 클럭의 폭은 20 ns이다. 이들 클럭은 그대로 펄스 신호로서 사용될 수 있다. 이들 펄스 폭보다 작은 펄스 폭이 필요하면, 예를 들어, 지연 회로가 그 펄스 폭을 발생시킬 수 있다.
도 5는 제1예의 구동 방법이 적용될 때의 3TR-구성의 실제 장치의 시뮬레이션 결과를 나타낸다. 도면에서, 부호 "◆" 직후의 수는 펄스 폭을 나타낸다. 장치로서, VGA 표준의 CMOS 센서(640×480, 약 300,000 화소)가 사용되었다. 단위 화소(3)는 3TR-구성이고 그 화소 피치는 4.1 ㎛이다. 입력 클럭 주파수는 24 ㎒이다. 장치의 전원 전압은 2.6 V이다. 수직 신호선(53)의 90% 응답 시간은 약 130 ns이다.
도 5에서 알 수 있는 바와 같이, 리셋 펄스(RST)의 폭이 수직 신호선(53)의 응답 시간인 약 130 ns 보다 작거나 같으면 리셋 레벨이 증가한다. 리셋 펄스(RST)의 폭이 수직 신호선(53)의 응답 시간의 절반(1/2)인 약 65 ns보다 작으면, 리셋 레벨은 현저히 증가한다. 또한, 리셋 펄스(RST)의 폭이 수직 신호선(53)의 응답 시간의 1/5인 26 ns보다 작거나 같으면, 리셋 레벨은 극심히 증가한다. 예를 들어, 20 ns의 펄스 폭은 약 200 mV만큼 리셋 레벨을 증가시키고, 10 ns의 펄스 폭은 약 300 mV 만큼 리셋 레벨을 증가시킨다. 또한, 리셋 펄스(RST)의 폭이 10 ns일 때에도, 플로팅 디퓨젼(38)는 펄스 폭 기간 동안 전원 전압에 도달한다.
시뮬레이션에서 사용된 장치에 있어서, 마스터 클럭(CLK0)은 24 ㎒이고 절반 클럭의 폭은 20 ns이다. 따라서, 리셋 펄스(RST)의 폭의 관점에서, 1 클럭(40 ns)보다 작으면 현저한 상승이 나타나고, 절반 클럭(20 ns)보다 작으면 극심한 상승이 나타난다.
이상에서 알 수 있는 바와 같이, 선택 트랜지스터없이 플로팅 디퓨젼(38)의 전위를 제어함으로써 선택된 3TR-구성의 단위 화소(3)에서, 제1 실시형태의 제1예를 사용함으로써, 플로팅 디퓨젼(38)에 축적된 전하량은 상술한 전압 증가 효과에 의해 증가할 수 있다. 따라서, 전원 전압이 감소하고, 즉, 더 낮은 레벨의 전압이 사용될 수 있고, 넓은 동작 마진이 제공될 수 있다.
따라서, 소비 전력이 감소될 수 있다. 또한, 종래의 방법과 동일한 레벨의 전원 전압이 사용되면, 플로팅 디퓨젼(38)의 동적 범위가 증가될 수 있다. 예를 들어, 칩 크기를 감소시키기 위하여 또는 화소의 수를 증가시키기 위하여 화소 사이즈가 감소되더라도(이하, "화소 사이즈 축소"라 한다), 광범위한 동적 범위는 충분한 신호 레벨의 촬상 신호를 제공한다. 이것은 더 낮은 레벨의 전압과 화소 사이즈 축소를 획득하기 위하여 플로팅 디퓨젼(38)의 동적 범위를 유지하는 우수한 기술이다.
<3TR-구성의 구동 방법; 제2예>
도 6은 제1 실시형태에 따른 구동 방법에서 신호 전하가 판독될 때의 제2예를 설명하는 도면이다. 도 6은 제2예의 구동 방법의 전압 전위를 나타낸다.
제2예의 구동 방법은, 리셋 트랜지스터(36)가 "임계치(Vth)를 강하"한 상태에서 플로팅 디퓨젼(38)의 리셋 처리가 수행되어 리셋 펄스(RST)의 폭이 긴 경우에도 플로팅 디퓨젼(38)의 전압이 증가하도록 한다는 점에서 특징이 있다. 여기에서 사용된 "임계치(Vth)의 강하"는 하이 레벨의 전압이 트랜지스터의 게이트에 인가될 때에도 게이트의 전위가 트랜지스터의 드레인의 전위보다 작은 상태를 지칭한다. 이하 이 방법을 상세히 설명한다.
예를 들어, 구동 펄스가 도 2에 도시된 종래의 예와 동일한 것으로 가정한다. 제1예의 구동 방법에 있어서, 플로팅 디퓨젼(38)은 제1 리셋 하이 기간(t1 내지 t2)동안 증폭용 트랜지스터(42)의 드레인용 전원 전압에 접속된다. 대조적으로, 제2예의 구동 방법에서, 리셋 트랜지스터(36)가 온 상태에 있을 때 리셋 트랜지스터(36)가 임계치(Vth)를 강하시키도록 구동 조건이 정해진다.
예를 들어, 도 6에 도시된 바와 같이, RST가 하이 레벨이 되면, 플로팅 디퓨젼(38)은 그 변화를 신속하게 추종하지만, 수직 신호선(53)은 그 변화를 천천히 추종한다. 따라서, 플로팅 디퓨젼(38)의 전압은 RST가 하이 레벨로 된 직후에 임계치(Vth) 강하의 전압이 된다. 그후, 수직 신호선(53)이 변화를 추종함에 따라, 플로팅 디퓨젼(38)의 전압은 증폭용 트랜지스터(42)와 수직 신호선(53)간의 용량 결합(C2)에 의해 증가한다. 증가된 FD 전압은 전원 전압보다 낮거나 높을 수 있다.
여기서, 리셋 펄스(RST)가 하이 레벨일 때, 즉, 리셋 트랜지스터(36)가 온 상태일 때, "리셋 트랜지스터(36)"가 임계치(Vth)를 강하시킨 상태로 했을 때의 상태는 플로팅 디퓨젼(38)의 전하량이 리셋 트랜지스터(36)의 임계치(Vth)의 강하시지키 않은 상태보다 많을 수 있는 범위에 있는 것이 바람직하다. 이 때, 리셋 트랜지스터(36)의 채널 전압은 리셋 트랜지스터(36)의 드레인에 대한 전원 전압으로부터 전원 전압보다 작은 제2 전압까지의 범위이다. 여기서, "제2 전압"은 예를 들어 전원 전압보다 약간 작다. 예를 들어, 제2 전압은 전원 전압보다 0.3 내지 0.7 V만큼 작고, 더 바람직하게는 약 0.5 V만큼 작다. 물론, 리셋 트랜지스터(36)가 임계치(Vth)를 강하시킨 상태이면, 제2 전압의 다른 값은 증가된 전압의 효과를 제공한다.
이 효과는, 수직 선택 트랜지스터를 갖지 않는 화소에 있어서, 수직 신호선(53)에 접속된 모든 화소 내의 플로팅 디퓨젼이 사전에 로우 레벨에 있고 수직 신호선(53)이 또한 선택 행이 리셋될 때까지 로우 레벨에 있을 때만 제공된다.
다음으로, RST가 로우 레벨(t2)로 되돌아가면, 플로팅 디퓨젼(38)의 전압은 리셋 트랜지스터(36)의 게이트(리셋 게이트)와 플로팅 디퓨젼(38)간의 용량 결합(C1)에 의해 감소한다. 이것은 종래의 방법과 동일하다.
제1예의 구동방법에서와 같이 임계치(Vth)를 강하시키지 않은 리셋 처리에서, 용량 결합(C1)이 플로팅 디퓨젼(38)의 전압을 증가시키려고 하여도, 플로팅 디퓨젼(38)이 전원 전압을 갖는 증폭용 트랜지스터(42)의 드레인에 접속되어 있기 때문에, 플로팅 디퓨젼(38)의 전압이 상승할 수 없다.
도 7은 3TR-구성의 장치의 실제 화소를 사용하는 제2예의 구동 방법의 계측 결과를 나타낸다. 도 5에 도시된 시뮬레이션에서와 같이, VGA 표준의 CMOS 센서(640×480, 약 300,000 화소)가 타겟 장치로서 사용되었다. 단위 화소(3)는 3TR-구성이고 그 화소 피치는 4.1 ㎛이다. 입력 클럭 주파수는 24 ㎒이다. 장치의 전원 전압은 2.6 V이다.
도 7에 도시된 계측 결과에서, 수직 신호선(53)으로부터 출력된 전압은 충분히 긴 리셋 펄스 기간 동안 리셋을 턴-온시키는 펄스의 전압을 변경함으로써 플로팅(plot)된다. 리셋 신호의 하이 레벨이 변경되면, 2.68 V보다 큰 레벨이 임계치(Vth) 강하를 발생시키지 않음을 알 수 있다.
리셋 신호의 하이 레벨이 2.68 V 아래로 감소될 때, 임계치(Vth) 강하가 발생하고 수직 신호선(53)의 전압이 떨어지는 것으로 생각된다. 그러나, 제2예의 구동 전압의 전압 증가의 효과 때문에, 도면의 원에 도시된 바와 같이, 약 2.1 V(전원 전압 2.6 V - 약 0.5 V) 및 약 2.68 V(전원 전압 2.6 V + 0.08 V)의 범위에서, 임계치(Vth) 강하가 발생하지 않을 때보다 리셋 레벨이 높게 상승한다.
따라서, 선택 트랜지스터없이 플로팅 디퓨젼(38)의 전위를 제어함으로써 선택된 3TR-구성의 단위 화소(3)에서, 설계시 이 전압 범위를 사용함으로써 리셋 신호의 하이 레베이 2.68 V 이상인 경우보다 낮게 전원 전압을 감소시킬 수 있다. 따라서, 제1예의 구동 방법에서와 같이, 소비 전력이 감소될 수 있다. 종래의 방법과 동일한 레벨의 전원 전압이 사용되면, 동적 범위는 증가될 수 있다.
<단위 화소의 구성; 제2 실시형태 및 그 구동 방법; 제1예>
도 8a 및 도 8b는 본 발명의 제2 실시형태에 따른 고체 촬상 장치(1)의 단위 화소의 구성의 예를 나타낸다. 고체 촬상 장치(1)의 전체 구성은 도 3a에 도시된 제1 실시형태와 동일할 수 있다. 제2 실시형태에 따르면, 단위 화소(3)는 적어도 플로팅 디퓨젼(38)과 4개의 트랜지스터를 포함한다.
즉, 이 구성의 단위 화소(3)는, 입사 광을 신호 전하로 변환하여 축적하는 광전 변환기(포토다이오드)를 갖는 전하 생성부(32), 플로팅 디퓨젼(38), 게이트가 플로팅 디퓨젼(38)에 접속된 증폭용 트랜지스터(42), 드레인이 증폭용 트랜지스터(42)의 드레인에 접속된 리셋 트랜지스터(36), 전하 생성부(32)에 의해 생성된 신호 전하를 플로팅 디퓨젼(38)으로 전송하는 전송 게이트 트랜지스터(34), 및 수직 열을 선택하는 수직 선택 트랜지스터(40)를 포함한다. 즉, 단위 화소(3)는, 증폭용 트랜지스터(42)와, 증폭용 트랜지스터(42)에 직렬로 접속된 선택 트랜지스터를 포함하여 화소를 선택하는 4TR-구성을 갖는다.
도 8a에 도시된 단위 화소(3)에서, 증폭용 트랜지스터(42)와 수직 선택 트랜지스터(40)의 2개의 트랜지스터 중, 수직 선택 트랜지스터(40)는 수직 신호선(53)에 접속된다. 대조적으로, 도 8b에 도시된 단위 화소(3)에서, 증폭용 트랜지스터(42)는 수직 신호선(53)에 접속된다. 도 8b에 도시된 단위 화소(3)는 도 1a에 도시된 것과 동일하다.
도 8a 및 도 8b에 도시된 구성에 있어서, 리셋 트랜지스터(36)의 드레인이 고정 전원에 접속되지 않고 3TR-구성과 동일한 방식으로 구동될 수 있으면, 제1 실시형태의 제1 또는 제2예에 설명된 동일한 구동 방법이 적용될 수 있다. 이 경우, 제1 실시형태의 제1 또는 제2예에 설명된 구동 방법은, 리셋 트랜지스터(36)의 드레인이 로우 레벨에서 구동되고 플로팅 디퓨젼(38)이 로우 레벨로 설정되고 수직 선택 트랜지스터(40)가 온 상태일 때 적용될 수 있다.
<4TR-구성의 구동 방법; 제2예>
도 9는 제2 실시형태에 따라 신호 전하가 판독될 때의 제2예의 구동 방법의 타이밍 차트이다. 이 제2예의 구동 방법은 도 8b에 도시된 바와 같이 증폭용 트랜지스터(42)가 수직 신호선(53)에 접속된 구성을 갖는 단위 화소(3)에만 적용될 수 있다. 즉, 이 제2예는 수직 선택 트랜지스터(40)가 증폭용 트랜지스터(42)의 드레인에 접속된 단위 화소(3)에만 적용될 수 있다.
제2 실시형태의 제2예에서, 타겟 단위 화소(3)는 4TR-구성이다. 전하 축적부의 예인 플로팅 디퓨젼(38)이 리셋 레벨로 되도록 하는 제어 펄스는 리셋 트랜지스터(36)를 구동하는 리셋 펄스(RST)와 수직 선택 트랜지스터(40)를 구동하는 선택 펄스(SEL)를 포함한다. 이 제2예는 다음의 구동 방법에 있어서 특징이 있다. 즉, 선택 스위치부의 일예인 수직 선택 트랜지스터(40)가 턴-온되고 리셋 트랜지스터(36)가 동시에 턴-오프되어 플로팅 디퓨젼(38)의 전하량을 증가시킨다. 대안으로, 수직 선택 트랜지스터(40)를 턴-온시키고 수직 신호선(53)의 응답 시간보다 상당히 짧은 시간 후에 리셋 트랜지스터(36)를 턴-오프시켜 플로팅 디퓨젼(38)의 전하량을 증가시킨다. 이 방법은 이하에서 상세히 설명한다.
도 9는 특히 판독 기간 동안 전송 게이트 배선(TRG) (55), 리셋 게이트 배선(RST) (56), 및 수직 선택선(SEL) (52)용 구동 펄스의 파형도이다. 모든 펄스에 있어서, 로우 레벨 "L"은 배선을 디스에이블(비활성화)시키고 하이 레벨 "H"은 배선을 인에이블(활성화)시킨다.
수직 선택 트랜지스터(40)가 증폭용 트랜지스터(42)의 드레인에 접속되면, 리셋 트랜지스터(36)의 드레인에 접속된 라인을 구동시키지 않고 제1 실시형태의 제1예 또는 제2예에서와 동일한 구동 방법이 적용될 수 있다.
리셋 펄스(RST)가 하이일 때, 임계치(Vth) 강하없이 플로팅 디퓨젼(38)이 전원 전압 레벨로 리셋되면, 도 7에 도시된 동작이 수행되어야 한다. 먼저, 선택 펄스(SEL)가 턴-온되기 전에 리셋 트랜지스터(36)가 턴-온된다(t0). 그후, 수직 선택 트랜지스터(40)가 턴-온되고(t1), 동시 또는 충분히 짧은 시간(t2)후에 리셋 트랜지스터(36)가 턴-오프된다.
여기서, "충분히 짧은 시간"은 수직 신호선(53)의 응답 시간과 비교하여 상당히 짧은 시간을 의미한다. 여기에 사용된 "상당히"는, 제어 펄스(여기서, 리셋 펄스(RST)와 선택 펄스(SEL)에 관련된 소정의 시간을, 선택 펄스(SEL)에 의해 수직 선택 트랜지스터(40)를 턴-온시키는 시점에서 리셋 펄스(RST)에 의해 리셋 트랜지스터(36)를 턴-오프시킬 때까지의 기간, 즉, 양 펄스의 활성화 기간의 중첩으로 정의하고 실제 환경에서 소정의 기간이 충분히 짧은 상태인 정도를 의미한다.
대안으로, 이것은 수직 신호선(53)의 응답 시간과 비교하여 리셋 펄스(RST)가 충분히 일찍 턴-오프되는 정도일 수 있다. 즉, 리셋 펄스(RST)는 먼저 리셋 트랜지스터(36)를 턴-온시키고, 그후 선택 펄스(SEL)가 수직 선택 트랜지스터(40)를 턴-온시킨다. 2 펄스의 활성화 기간의 중첩은 충분히 짧아야 한다. 리셋 트랜지스터(36)가 턴-오프되는 시간과 거의 동일한 시간에 수직 선택 트랜지스터(40)가 턴-온되면, 2 펄스의 활성화 기간의 중첩은 제로이다.
제2 실시형태에 따른 제2예의 구동 방법은 제1 실시형태의 제1예의 구동 방법과 유사하다. 수직 신호선(53)이 변화를 추종하면서, 수직 신호선(53)과 증폭용 트랜지스터(42) 사이의 용량 결합에 의해 플로팅 디퓨젼(38)의 전압이 증가한다.
따라서, "리셋 펄스(RST)로 수직 신호선(53)의 응답 시간보다 상당히 짧은 시간에 리셋 트랜지스터(36)를 구동"하는 상태는 제1 실시형태에 따른 제1예의 구동 방법과 동일한 방식으로 정밀하게 정의될 수 있다.
예를 들어, 수직 신호선(53)이 약 100 ns의 응답 시간을 요구하는 장치에서, 응답 시간의 약 절반(50%), 즉, 50 ns보다 짧거나 같은 중첩은 현저한 효과를 제공할 수 있다. 중첩이 20 ns보다 짧거나 동일하면, 최대 효과가 제공될 수 있다.
따라서, 수직 선택 트랜지스터(40)가 증폭용 트랜지스터(42)의 드레인에 접속된 4TR-구성의 단위 화소(3)에서도, 제2 실시형태에 따른 제2예의 구동 방법을 적용함으로써 전원 전압이 감소될 수 있고, 즉, 더 낮은 레벨의 전압이 사용될 수 있고, 넓은 동작 마진이 제공될 수 있다. 따라서, 제1예의 구동 방법과 같이, 소비 전력이 감소될 수 있다. 종래의 방법과 동일한 레벨의 전원 전압이 사용되면, 동적 범위가 증가될 수 있다.
<4TR-구성의 구동 방법; 제3예>
도 8b에 도시된 바와 같이, 수직 선택 트랜지스터(40)가 증폭용 트랜지스터(42)의 드레인에 접속된 4TR-구성의 화소 단위(3)에서, 리셋 펄스(RST)가 하이 레벨일 때 플로팅 디퓨젼(38)의 전압이 임계치(Vth) 강하의 전압이 되면, 리셋 펄스(RST)와 선택 펄스(SEL)간의 활성화 기간의 중첩이 길 수 있다. 즉, 다음의 구동 타이밍이 허용된다. 도 9에 도시된 바와 같이, 리셋 트랜지스터가 먼저 턴-온된다(t0). 그후, 수직 선택 트랜지스터(40)가 턴-온되고(t1), 그후 리셋 트랜지스터(36)가 턴-오프된다(t2). 이 때, 리셋 펄스(RST)와 선택 펄스(SEL)간의 활성화 기간의 중첩은 길다.
이것은, 제1 실시형태에 따른 제2예의 구동 방법에서와 같이, 플로팅 디퓨젼(38)이 리셋 트랜지스터(36) (리셋 게이트)를 신속하게 추종하더라도, 수직 신호선(53)은 천천히 변화를 추종하고, 따라서, 플로팅 디퓨젼의 전압은 리셋 채널에 의해 결정된 값으로부터 증가하기 때문이다. 임계치(Vth) 강하가 발생하지 않으면, 플로팅 디퓨젼(38)이 전압을 증가시키려고 하여도 드레인으로부터 전자가 유입되므로 플로팅 디퓨젼(38)의 전압은 증가할 수 없다.
따라서, 제1 실시형태에 따른 제2예의 구동 방법에서와 같이, 리셋 펄스(RST)가 하이 레벨일 때 리셋 트랜지스터(36)가 임계치(Vth)를 강하시키도록 구동 상태가 결정된다. 이 경우, 리셋 트랜지스터(36)의 드레인에 대한 전원 전압과 전원 전압보다 약간 작은 제2 전압을 사용함으로써 바람직한 상태가 정의될 수 있다.
따라서, 수직 선택 트랜지스터(40)가 증폭용 트랜지스터(42)의 드레인에 접속된 4TR-구성의 단위 화소(3)에서도, 제2 실시형태에 따른 제3예의 구동 방법을 적용함으로써, 제1 실시형태에 따른 제2예의 구동 방법에서와 같이, 전원 전압이 감소될 수 있고, 즉, 더 작은 레벨의 전압이 사용될 수 있고, 넓은 동작 마진이 제공될 수 있다. 따라서, 제1 실시형태의 제1예의 구동 방법에서와 같이, 소비 전력이 감소될 수 있다. 종래의 방법과 동일한 레벨의 전원 전압이 사용되면, 동적 범위가 증가될 수 있다.
또한, 본 발명에 따르면, 고체 촬상 장치는 단일칩 형태의 고체 촬상 장치가거나 다수 칩이 형성된 모듈형 고체 촬상 장치일 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 모듈형 고체 촬상 장치는 디지털 신호를 처리하는 신호 처리 칩 및 촬상용 센서 칩을 포함한다. 모듈형 고체 촬상 장치는 광학 시스템을 더 포함할 수 있다.
본 발명이 카메라에 적용되면, 카메라는 그 소비 전력을 줄일 수 있고 광범위한 동적 범위의 촬상 화상을 제공할 수 있다.
상술한 실시형태를 참조하여 본 발명을 설명하고 도시하였지만, 본 발명의 기술적 범위는 상술한 실시형태에 한정되는 것은 아니다. 본 발명의 사상과 범위를 벗어나지 않고 다양한 변경 및 변형이 가능하며, 이러한 실시형태는 본 발명의 기술적 범위내에 포함된다.
첨부된 청구범위에 의해 정의된 본 발명은 상술한 실시예에 한정되지 않는다. 상술한 실시형태에 설명된 특징의 모든 조합은 본 발명의 해결 수단을 위해 반드시 필요한 것은 아니다. 상술한 실시형태는 본 발명의 다양한 단계를 포함하고 다양한 발명이 개시된 다수의 구성 요소 및 인자를 적절히 결합함으로써 추출될 수 있다. 어떤 구성 요소 및 인자가 상술한 실시형태에 기재된 구성으로부터 제거되어도, 이들 구성 요소 및 인자가 제거된 구성은 그 구성이 효과를 제공하는 한 본 발명으로서 간주될 수 있다.
예를 들어, 위에서 상세히 설명한 구동 방법은 단지 본 발명에 관련된 특징이다. 실제적으로, 예를 들면, 도 4는 수직 드레인선(57)이 통상 하이 레벨에 있고 로우 레벨 펄스가 화소 판독 후에 인가되는 것을 나타내어도, 수직 드레인선(57)은 통상 로우 레벨에 있고 하이 레벨 펄스가 화소 판독 시간 동안 인가될 수 있다. 이 구동 동작은 상술한 설명을 변경하지 않는다. 또한, 화소 판독 이외의 단계에서, 전자 셔터의 동작과 같은 위에서 설명하지 않은 다른 동작이 수행되고, 따라서, 실제적으로 단계들이 다양하게 변경될 수 있다. 변경을 위한 특정 방법은 본 기술에 숙련된 자에 의해 용이하게 이해할 수 있으므로, 그 설명은 포함되지 않는다.
또한, 예를 들어, 상술한 실시형태는 전하 주입부의 일예인 플로팅 디퓨젼이 전하 축적부로서 사용되는 FDA 구성의 화소 신호 생성부(5)를 참조하여 설명하였지만, 화소 신호 생성부(5)는 FDA 유형일 필요는 없다. 예를 들어, 전하 주입부의 일예인 플로팅 게이트 FG가 전송 전극 아래의 기판상에 배치될 수 있고, 플로팅 게이트(FG) 아래의 채널을 통과하는 신호 전하의 변화에 의해 발생된 플로팅 게이트(FG)의 전위 변화가 이용되는 검출 방법이 사용될 수 있다.
또한, 상술한 실시형태는 전송 전극을 갖는 구성을 참조하여 설명하였지만, 그 구성은 전송 전극을 갖지 않는 가상 게이트(VG) 구성일 수 있다.
또한, 상술한 실시형태는 전하 생성부, 플로팅 디퓨젼, 및 3 또는 4개의 MOS 트랜지스터를 갖는 화소부를 구비하는 고체 촬상 장치를 참조하여 설명하였지만, 상술한 구성 및 방법은 전하 전송 수단에 의해 수광 소자와 같은 전하 생성부가 플로팅 디퓨젼과 같은 전하 축적부로부터 분리된 상태만을 요구한다. 예를 들어, JFET를 사용하여 동일한 기능을 수행하는 변경도 가능하다.
또한, 상술한 실시예는 행 및 열로 배열된 화소로부터의 출력 신호가 전압 신호이고 CDS 처리 기능부가 수직 열마다 배치된 컬럼형의 고체 촬상 장치에 대하여 설명하였지만, 촬상 신호의 1 스트림으로부터의 오프셋 고정 패턴 잡음을 억제하는 회로 구성이 컬럼형 회로 대신에 사용될 수 있다.
이상과 같이, 본 발명에 따르면, 3TR-구성 및 4TR-구성의 단위 화소에 관계없이, 즉, 선택용 트랜지스터의 유무에 관계없이, 소비 전력을 감소시키고 동적 범위를 증가시키기 위한 반도체 장치의 구조, 및 구동 방법을 제공할 수 있다
도 1a 및 도 1b는 CMOS 센서의 단위 화소의 구성도.
도 2는 3TR-구성의 단위 화소를 구동시키는 구동 펄스의 타이밍 차트의 일례를 도시.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 CMOS 고체 촬상 장치의 개략 블럭도.
도 4는 본 발명의 제1 실시예에 따라 신호 전하를 판독하는 동안의 제1 예인 구동 방법에 대한 타이밍 차트를 도시.
도 5는 제1 예인 구동 방법을 3TR-구성의 장치에 적용할 경우의 시뮬레이션 결과를 도시.
도 6은 본 발명의 제1 실시예에 따라 신호 전하를 판독하는 동안 제2 예인 구동 방법을 설명하기 위한 도면.
도 7은 제2 예인 구동 방법을 3TR-구성의 장치에 적용했을 때의 실제 화소를 이용한 측정을 도시.
도 8a 및 도 8b는 본 발명의 제2 실시예에 따른 고체 촬상 장치의 단위 화소의 구성에 대한 일례를 도시.
도 9는 본 발명의 제2 실시예에 따라 신호 전하를 판독하는 동안의 제2 예인 구동 방법에 대한 타이밍 차트를 도시.
도 10은 본 발명에 따른 고체 촬상 장치의 일례를 도시.
<도면의 주요 부분에 대한 부호의 설명>
1: 고체 촬상 장치
3: 단위 화소
7: 구동 제어부
10: 화소부
12: 수평 주사 회로
14: 수직 주사 회로
15: 수직 제어선
19: 수직 신호선
20: 통신 및 타이밍 제어부
26: 열 처리부

Claims (23)

  1. 반도체 장치에 있어서,
    입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 상기 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 상기 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 상기 전하 축적부를 리셋팅하는 리셋부를 구비한 단위 구성 요소를 포함하는 신호 취득부와;
    상기 전하 축적부에 축적되는 전하량이 증가되도록 상기 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용하는 구동 제어부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제어 펄스는 상기 리셋부를 구동시키는 리셋 펄스를 포함하며, 상기 구동 제어부는 상기 제어 펄스에 관련된 소정의 시간 주기가 상기 리셋 펄스에 응답하여 상기 신호 생성부의 출력 신호선 상에서 나타나는 신호의 응답 시간보다 상당히 짧게 되도록 동작하는 반도체 장치.
  3. 제2항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기를 상기 제어 펄스 중 하나의 폭으로서 고려하면서 동작하는 반도체 장치.
  4. 제2항에 있어서,
    상기 단위 구성 요소는 상기 신호 취득부 내의 상기 신호 생성부 중 하나를 선택하기 위한 선택 스위치부를 더 포함하고, 상기 선택 스위치부는 상기 신호 생성부의 출력 신호선의 대향측 전원선에 접속되며, 상기 제어 펄스는 상기 리셋부를 구동시키기 위한 리셋 펄스와 상기 선택 스위치부를 구동시키기 위한 선택 펄스를 포함하며, 상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기를 상기 선택 펄스에 의해 상기 선택 스위치부가 턴-온되는 시점부터 상기 리셋 펄스에 의해 상기 리셋부가 턴-오프될 때까지의 시간 주기로서 고려하면서 동작하는 반도체 장치.
  5. 제4항에 있어서,
    상기 구동 제어부는 상기 선택 펄스에 의해 상기 선택 스위치부를 턴-온시키고, 이와 동시에 상기 리셋 펄스에 의해 상기 리셋부를 턴-오프시키는 반도체 장치.
  6. 제2항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 상기 리셋 펄스에 응답하여 상기 신호 생성부의 출력 신호선 상에서 나타나는 상기 신호의 상기 응답 시간의 1/2과 동일하거나 짧게 되도록 동작하는 반도체 장치.
  7. 제6항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 상기 리셋 펄스에 응답하여 상기 신호 생성부의 출력 신호선 상에서 나타나는 상기 신호의 상기 응답 시간의 1/5과 동일하거나 짧게 되도록 동작하는 반도체 장치.
  8. 제2항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 상기 구동 제어부에서 사용된 마스터 클럭의 1 클럭과 동일하거나 짧게 되도록 동작하는 반도체 장치.
  9. 제8항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 상기 구동 제어부에서 사용된 상기 마스터 클럭의 절반 클럭과 동일하거나 짧게 되도록 동작하는 반도체 장치.
  10. 제2항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 40나노초(ns)와 동일하거나 짧게 되도록 동작하는 반도체 장치.
  11. 제10항에 있어서,
    상기 구동 제어부는 상기 제어 펄스에 관련된 상기 소정의 시간 주기가 20나노초(ns)와 동일하거나 짧게 되도록 동작하는 반도체 장치.
  12. 제2항에 있어서,
    상기 구동 제어부는, 상기 전하 축적부가 상기 제어 펄스에 관련된 상기 소정의 시간 주기 내에서 상기 리셋 펄스의 구동에 응답하여 충분히 리셋되도록 동작하는 반도체 장치.
  13. 제1항에 있어서,
    상기 제어 펄스는 상기 리셋부를 구동시키는 리셋 펄스를 포함하며, 상기 구동 제어부는 상기 리셋 펄스가 활성화 상태로 될 때, 상기 리셋부가 소정의 전압 범위 내에서 임계치(Vth)를 강하시키도록 동작하는 반도체 장치.
  14. 제13항에 있어서,
    상기 구동 제어부는 상기 소정의 전압 범위가 전원 전압에서 0.5V를 감한 전압 내지 상기 전원 전압이 되도록 동작하는 반도체 장치.
  15. 제13항에 있어서,
    상기 단위 구성 요소는 상기 신호 취득부 내의 상기 신호 생성부 중 하나를 선택하기 위한 선택 스위치부를 더 포함하고, 상기 선택 스위치부는 상기 신호 생성부의 출력 신호선의 대향측 전원선에 접속되며, 상기 제어 펄스는 상기 리셋부를 구동시키기 위한 리셋 펄스와 상기 선택 스위치부를 구동시키기 위한 선택 펄스를 포함하며, 상기 구동 제어부는 상기 리셋 펄스를 이용하여 상기 리셋부를 턴-온시키고 나서 상기 선택 펄스를 사용하여 상기 선택 스위치부를 턴-온시킨 다음에, 상기 선택 펄스를 사용하여 상기 선택 스위치부를 턴-온시키고, 이와 동시에 또는 그 후에 상기 리셋 펄스를 이용하여 상기 리셋부를 턴-오프시키는 반도체 장치.
  16. 반도체 장치의 단위 구성 요소를 구동시키기 위한 구동 제어 방법에 있어서,
    상기 단위 구성 요소는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 상기 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 상기 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 상기 전하 축적부를 리셋팅하는 리셋부를 포함하며, 상기 방법은
    상기 전하 축적부에 축적되는 전하량이 증가되도록 상기 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용하는 단계를 포함하는 구동 제어 방법.
  17. 제16항에 있어서,
    상기 제어 펄스는 상기 리셋부를 구동시키는 리셋 펄스를 포함하며, 상기 단계는 상기 제어 펄스에 관련된 소정의 시간 주기가 상기 리셋 펄스에 응답하여 상기 신호 생성부의 출력 신호선 상에서 나타나는 신호의 응답 시간보다 상당히 짧게 되도록 동작하는 구동 제어 방법.
  18. 제16항에 있어서,
    상기 제어 펄스는 상기 리셋부를 구동시키는 리셋 펄스를 포함하며, 상기 단계는 상기 리셋 펄스가 활성화 상태로 될 때, 상기 리셋부가 소정의 전압 범위 내에서 임계치(Vth)를 강하시키도록 동작하는 구동 제어 방법.
  19. 반도체 장치의 단위 구성 요소를 구동시키기 위한 구동 제어 장치에 있어서,
    상기 단위 구성 요소는 입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 상기 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 상기 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 상기 전하 축적부를 리셋팅하는 리셋부를 포함하며, 상기 장치는
    상기 전하 축적부에 축적되는 전하량이 증가되도록 상기 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용하는 구동 제어부를 포함하는 구동 제어 장치.
  20. 제19항에 있어서,
    상기 구동 제어 장치는 상기 리셋부를 구동시키는 리셋 펄스를 상기 제어 펄스 중 하나로서 생성하기 위한 펄스 신호 생성부를 포함하며, 상기 구동 제어 장치는 상기 제어 펄스에 관련된 소정의 시간 주기가 상기 리셋 펄스에 응답하여 상기 신호 생성부의 출력 신호선 상에서 나타나는 신호의 응답 시간보다 상당히 짧게 되도록 동작하는 구동 제어 장치.
  21. 제19항에 있어서,
    상기 구동 제어부는 상기 리셋부를 구동시키는 리셋 펄스를 상기 제어 펄스 중 하나로서 생성하기 위한 펄스 신호 생성부를 포함하며, 상기 구동 제어부는 상기 리셋 펄스가 활성화 상태로 될 때, 상기 리셋부가 소정의 전압 범위 내에서 임계치(Vth)를 강하시키도록 동작하는 구동 제어 장치.
  22. 제1항에 있어서,
    상기 전자파를 상기 신호 취득부로 안내하기 위한 광학 시스템을 더 포함하는 반도체 장치.
  23. 카메라에 있어서,
    입사된 전자파에 응답하여 신호 전하를 생성하는 전하 생성부, 상기 전하 생성부에 의해 생성된 신호 전하를 축적하는 전하 축적부, 상기 전하 축적부에 축적된 신호 전하에 따라 신호를 생성하는 신호 생성부, 및 상기 전하 축적부를 리셋팅하는 리셋부를 구비한 단위 구성 요소를 포함하는 신호 취득부와;
    상기 전하 축적부에 축적되는 전하량이 증가되도록 상기 전하 축적부를 리셋 레벨로 진행시키는 제어 펄스를 사용하는 구동 제어부와;
    상기 전자파를 상기 신호 취득부로 안내하기 위한 광학 시스템
    을 포함하는 카메라.
KR1020040072435A 2003-09-10 2004-09-10 고체 촬상 장치와, 그 구동 제어 방법 및 장치 KR101143641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003317709A JP4161855B2 (ja) 2003-09-10 2003-09-10 固体撮像装置、駆動制御方法及び駆動制御装置
JPJP-P-2003-00317709 2003-09-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122087A Division KR101186734B1 (ko) 2003-09-10 2011-11-22 고체 촬상 장치, 카메라 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050026897A true KR20050026897A (ko) 2005-03-16
KR101143641B1 KR101143641B1 (ko) 2012-05-09

Family

ID=34131987

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040072435A KR101143641B1 (ko) 2003-09-10 2004-09-10 고체 촬상 장치와, 그 구동 제어 방법 및 장치
KR1020110122087A KR101186734B1 (ko) 2003-09-10 2011-11-22 고체 촬상 장치, 카메라 및 그 구동 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110122087A KR101186734B1 (ko) 2003-09-10 2011-11-22 고체 촬상 장치, 카메라 및 그 구동 방법

Country Status (6)

Country Link
US (2) US7176462B2 (ko)
EP (3) EP1515540B1 (ko)
JP (1) JP4161855B2 (ko)
KR (2) KR101143641B1 (ko)
CN (2) CN100444395C (ko)
TW (1) TWI258311B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851494B1 (ko) * 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
KR101874784B1 (ko) * 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443427B2 (en) * 2002-08-23 2008-10-28 Micron Technology, Inc. Wide dynamic range linear-and-log active pixel
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
KR100680471B1 (ko) * 2004-11-24 2007-02-08 매그나칩 반도체 유한회사 보색 컬러 필터를 채택한 ＳｏＣ 카메라 시스템
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP4536540B2 (ja) * 2005-02-03 2010-09-01 浜松ホトニクス株式会社 固体撮像装置
US20080158401A1 (en) * 2005-02-22 2008-07-03 Hisato Ishimoto Method for Driving Solid-State Image Pickup Device, and Solid-State Image Pickup Device
JP5178994B2 (ja) * 2005-05-26 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4713997B2 (ja) * 2005-10-28 2011-06-29 株式会社東芝 固体撮像装置
JP4155996B2 (ja) * 2006-03-03 2008-09-24 シャープ株式会社 増幅型固体撮像装置
US7619671B2 (en) * 2006-07-18 2009-11-17 Aptina Imaging Corporation Method, apparatus and system for charge injection suppression in active pixel sensors
JP4872779B2 (ja) * 2007-04-24 2012-02-08 ソニー株式会社 転送パルス供給回路及び固体撮像装置
KR100851495B1 (ko) 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀
JP4425950B2 (ja) 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
US7995124B2 (en) * 2007-09-14 2011-08-09 Omnivision Technologies, Inc. Image sensor apparatus and method for improved dynamic range with multiple readout circuit paths
JP5164531B2 (ja) * 2007-11-13 2013-03-21 キヤノン株式会社 固体撮像装置
JP5183184B2 (ja) * 2007-12-13 2013-04-17 富士フイルム株式会社 撮像装置
JP5127536B2 (ja) * 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP2009278241A (ja) * 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP5258416B2 (ja) 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
JP5124368B2 (ja) * 2008-07-03 2013-01-23 富士フイルム株式会社 撮像装置及び固体撮像素子の駆動方法
JP4686582B2 (ja) 2008-08-28 2011-05-25 株式会社東芝 固体撮像装置
JP2010068433A (ja) 2008-09-12 2010-03-25 Toshiba Corp 固体撮像装置およびその駆動方法
JP5212022B2 (ja) * 2008-10-30 2013-06-19 ソニー株式会社 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
JP5313766B2 (ja) 2009-05-21 2013-10-09 シャープ株式会社 固体撮像装置および電子情報機器
JP2011044879A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 固体撮像装置およびその駆動方法
JP5238673B2 (ja) * 2009-11-09 2013-07-17 株式会社東芝 固体撮像装置
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP5511541B2 (ja) * 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5456652B2 (ja) * 2010-12-06 2014-04-02 本田技研工業株式会社 固体撮像装置、撮像方法及び２足歩行ロボット
CN103886826B (zh) * 2012-12-21 2018-08-07 上海天马微电子有限公司 一种有机发光二极管显示阵列
US9491386B2 (en) * 2014-12-03 2016-11-08 Omnivision Technologies, Inc. Floating diffusion reset level boost in pixel cell
WO2017089596A1 (en) * 2015-11-26 2017-06-01 Odos Imaging Ltd. Imaging system, distance measuring device, method for operating the imaging system and the distance measuring device
JP6719958B2 (ja) * 2016-04-22 2020-07-08 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
US10110783B2 (en) * 2017-03-27 2018-10-23 Omnivision Technologies, Inc. Image sensor precharge boost
US11050966B2 (en) * 2017-04-12 2021-06-29 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2020020675A (ja) * 2018-08-01 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 計測装置
JP2021141516A (ja) * 2020-03-09 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR102631193B1 (ko) * 2023-10-23 2024-01-31 주식회사 뷰웍스 방사선 검출기의 리프레시 장치 및 방법

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619445A (en) * 1970-12-28 1997-04-08 Hyatt; Gilbert P. Analog memory system having a frequency domain transform processor
US4782394A (en) * 1985-06-03 1988-11-01 Canon Kabushiki Kaisha Image pickup apparatus having saturation prevention control modes
JP2708455B2 (ja) 1988-03-25 1998-02-04 株式会社日立製作所 固体撮像装置
US4973833A (en) * 1988-09-28 1990-11-27 Minolta Camera Kabushiki Kaisha Image sensor including logarithmic converters
KR950002084A (ko) * 1993-06-22 1995-01-04 오가 노리오 전하전송장치
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6021172A (en) * 1994-01-28 2000-02-01 California Institute Of Technology Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter
US6166768A (en) * 1994-01-28 2000-12-26 California Institute Of Technology Active pixel sensor array with simple floating gate pixels
JPH08149376A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 固体撮像装置
US5898168A (en) * 1997-06-12 1999-04-27 International Business Machines Corporation Image sensor pixel circuit
US5891145A (en) * 1997-07-14 1999-04-06 Sdgi Holdings, Inc. Multi-axial screw
JP3814379B2 (ja) 1997-09-01 2006-08-30 キヤノン株式会社 光電変換装置
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
JP4127732B2 (ja) * 1998-07-10 2008-07-30 オリンパス株式会社 撮像装置
JP3415775B2 (ja) * 1998-07-17 2003-06-09 シャープ株式会社 固体撮像装置
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6388242B1 (en) * 1998-10-14 2002-05-14 Photobit Corporation Micro power micro-sized CMOS active pixel
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
US6825878B1 (en) * 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
JP2000253315A (ja) * 1999-03-01 2000-09-14 Kawasaki Steel Corp Ｃｍｏｓイメージセンサ
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
JP4397105B2 (ja) * 1999-06-28 2010-01-13 富士通株式会社 固体撮像装置
US6252462B1 (en) * 1999-06-30 2001-06-26 Raytheon Company Capacitor transimpedance amplifier ( CTIA) with shared load
JP4296638B2 (ja) * 1999-07-12 2009-07-15 ソニー株式会社 固体撮像素子およびカメラシステム
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP4179719B2 (ja) * 1999-10-07 2008-11-12 株式会社東芝 固体撮像装置
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP2001285717A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 固体撮像装置
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
US6952228B2 (en) * 2000-10-13 2005-10-04 Canon Kabushiki Kaisha Image pickup apparatus
JP4040261B2 (ja) * 2001-03-22 2008-01-30 富士フイルム株式会社 固体撮像装置とその駆動方法
US6937278B2 (en) * 2001-04-02 2005-08-30 Micron Technology, Inc. Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
US6917027B2 (en) * 2001-04-04 2005-07-12 Micron Technology Inc. Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device
US7224389B2 (en) * 2001-07-16 2007-05-29 Cypress Semiconductor Corporation (Belgium) Bvba Method to adjust the signal level of an active pixel and corresponding active pixel
JP4434530B2 (ja) * 2001-09-17 2010-03-17 ソニー株式会社 固体撮像装置
JP3846572B2 (ja) * 2001-09-20 2006-11-15 ソニー株式会社 固体撮像装置
DE60332005D1 (de) * 2002-02-12 2010-05-20 Sony Corp Festkörper-abbildungsvorrichtung und kamerasystem
JP3854887B2 (ja) * 2002-04-05 2006-12-06 キヤノン株式会社 光電変換装置
US7205988B2 (en) * 2002-07-12 2007-04-17 Toshiba Matsushita Display Technology Co., Ltd. Display device
US7375748B2 (en) * 2002-08-29 2008-05-20 Micron Technology, Inc. Differential readout from pixels in CMOS sensor
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US6888573B2 (en) * 2002-10-31 2005-05-03 Motorola, Inc. Digital pixel sensor with anti-blooming control
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US7417677B2 (en) * 2003-08-08 2008-08-26 Micron Technology, Inc. Lag cancellation in CMOS image sensors
US7456885B2 (en) * 2003-08-22 2008-11-25 Micron Technology, Inc. Per column one-bit ADC for image sensors
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP4534466B2 (ja) * 2003-11-18 2010-09-01 富士ゼロックス株式会社 携帯端末装置
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
US20060092316A1 (en) * 2004-11-03 2006-05-04 Gazeley William G Boost signal interface method and apparatus
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP4420913B2 (ja) 2006-08-01 2010-02-24 アルメタックス株式会社 複層板状部材のシール部構造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851494B1 (ko) * 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
US7928484B2 (en) 2007-05-14 2011-04-19 Crosstek Capital, LLC Small pixel for CMOS image sensors with vertically integrated set and reset diodes
US8362532B2 (en) 2007-05-14 2013-01-29 Intellectual Ventures Ii Llc Small pixel for CMOS image sensors with vertically integrated set and reset diodes
US9082896B2 (en) 2007-05-14 2015-07-14 Intellectual Ventures Ii Llc Small pixel for CMOS image sensors with vertically integrated set and reset diodes
KR101874784B1 (ko) * 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180078332A (ko) * 2010-03-08 2018-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10535691B2 (en) 2010-03-08 2020-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11139327B2 (en) 2010-03-08 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11710751B2 (en) 2010-03-08 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
EP2378763A3 (en) 2012-03-28
EP2378764A2 (en) 2011-10-19
JP2005086595A (ja) 2005-03-31
US20050062867A1 (en) 2005-03-24
KR101186734B1 (ko) 2012-09-28
CN100444395C (zh) 2008-12-17
CN101304471A (zh) 2008-11-12
JP4161855B2 (ja) 2008-10-08
EP1515540A2 (en) 2005-03-16
TWI258311B (en) 2006-07-11
EP2378764B1 (en) 2020-11-18
EP1515540A3 (en) 2007-11-28
EP2378763A2 (en) 2011-10-19
TW200514448A (en) 2005-04-16
CN101304471B (zh) 2011-01-19
KR101143641B1 (ko) 2012-05-09
US7511275B2 (en) 2009-03-31
EP2378763B1 (en) 2017-08-16
CN1601753A (zh) 2005-03-30
EP1515540B1 (en) 2017-01-04
US7176462B2 (en) 2007-02-13
US20060285000A1 (en) 2006-12-21
KR20110132540A (ko) 2011-12-08
EP2378764A3 (en) 2012-03-28

Similar Documents

Publication Publication Date Title
KR101143641B1 (ko) 고체 촬상 장치와, 그 구동 제어 방법 및 장치
US8618589B2 (en) Solid-state imaging device and driving method therefor
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
US7825974B2 (en) Solid-state image sensor and imaging system
US7733401B2 (en) Image capturing apparatus
JP5258416B2 (ja) 固体撮像装置
KR101320772B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템
US7499091B2 (en) Solid-state imaging device and method for driving same
US20150249798A1 (en) Solid state imaging device and camera system
US7787038B2 (en) Solid-state image pickup device and driving method therefor
JP2008167004A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011216969A (ja) 固体撮像素子および駆動方法、並びに電子機器
KR100895747B1 (ko) 고체 촬상 장치 및 이 장치의 구동 방법
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
JP4432510B2 (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 7