CN101304471B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101304471B
CN101304471B CN2008100992533A CN200810099253A CN101304471B CN 101304471 B CN101304471 B CN 101304471B CN 2008100992533 A CN2008100992533 A CN 2008100992533A CN 200810099253 A CN200810099253 A CN 200810099253A CN 101304471 B CN101304471 B CN 101304471B
Authority
CN
China
Prior art keywords
unit
reset
signal
pixel
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100992533A
Other languages
English (en)
Other versions
CN101304471A (zh
Inventor
马渕圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101304471A publication Critical patent/CN101304471A/zh
Application granted granted Critical
Publication of CN101304471B publication Critical patent/CN101304471B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种半导体器件，包括：信号采集单元，包括单元组件，该单元组件包括：电荷产生单元，用于产生响应于入射电磁波的信号电荷；电荷累积单元，用于累积由所述电荷产生单元产生的信号电荷；信号产生单元，用于根据在所述电荷累积单元中累积的信号电荷来产生信号；以及复位单元，用于使所述电荷累积单元复位；以及驱动控制单元，用于利用控制脉冲以便使所述电荷累积单元达到复位电平，以增加在所述电荷累积单元中待累积的电荷量，其中所述控制脉冲包括用于驱动所述复位单元的复位脉冲，并且所述驱动控制单元工作，使得当所述复位脉冲变为有效时，所述复位单元就变成预定电压范围之内的阈值电压降。

Description

半导体器件 
本申请是名称为“半导体器件及驱动其单元组件的控制方法和装置”(申请号：200410090013.9；申请日：2004年09月10日)的申请的分案申请。 
技术领域
本发明涉及一种其中设置有多个单元组件的半导体器件。具体地，本发明涉及一种降低功耗并提高物理量分布传感半导体器件例如固态成像器件的动态范围的技术。例如，在物理量分布传感半导体器件中，以矩阵方式排列对外界输入的电磁波例如光和射线敏感的单元组件，例如单元像素，并将物理量分布转换为电信号以便读出。 
背景技术
在各种领域中，正广泛采用物理量分布传感半导体器件，其中以行的方式或以矩阵方式排列对外界输入的电磁波例如光和射线敏感的单元组件例如单元像素。例如，在成像器件领域中，采用具有电荷耦合器件(CCD)、金属氧化物半导体(MOS)或互补金属氧化物半导体(CMOS)的固态成像器件，所有这些器件感测作为物理量之一的光。在这种半导体器件中，单元组件(在固态成像器件情况下的单元像素)读出从物理量分布中转换的电信号。 
此外，所述固态成像器件包括具有有源像素传感器(APS，也称为增益单元)结构的像素的有源像素传感器固态成像器件。在每个APS像素中，像素信号产生单元包括放大用于根据电容产生单元产生的信号电荷而产生像素信号的驱动晶体管。例如，大多数CMOS固态成像器件就具有这种结构。在这些有源像素传感器固态成像器件中，为了读出像素信号，就通过地址来控制具有多个单元像素的像素单元，以致可以选择任何一个单元像素以便从其中读出信号。就是说，有源像素传感器固态成像器件是地址控制固态成像器件的一个实例。 
例如，在有源像素传感器中，所述有源像素传感器是具有矩阵形式的单 元像素的X-Y地址型固态成像传感器的一种类型，像素是由具有MOS结构(MOS晶体管)的有源元件组成，以便提供自身具有放大功能的像素。就是说，此有源像素传感器读出在光电二极管(光电转换器)中累积并由有源元件作为图像信息放大的信号电荷(光电子)。 
例如，在这种X-Y地址型固态成像传感器中，以二维矩阵方式排列多个像素晶体管，以形成一个像素单元。根据入射光的信号电荷、以逐行或以逐像素的方式进行累积。通过指定地址，从每个像素中依次读出基于累积的信号电荷的电流或电压信号。 
单元像素结构：4-TR型 
通常，在互补金属氧化物半导体(CMOS)传感器中，为了降低噪声，单元像素的结构比电荷耦合器件(CCD)的结构复杂。例如，如图1A中所示，常规目的的CMOS传感器包括：具有寄生电容的扩散层的浮点扩散(floatingdiffusion)放大器(FDA)，以及在单元像素3中的四个晶体管。这种结构众所周知并被称为4-晶体管像素结构(此后，还称为4TR-结构)。 
在这种4TR-结构中，作为电荷累积单元的一个实例的浮点扩散单元38连接到作为信号产生单元的一个实例的放大晶体管42的栅极。因此，放大晶体管42就根据浮点扩散单元38的电位(此后，称为FD电位)、通过像素线51将信号输出到作为输出信号线的一个实例的垂直信号线53。复位晶体管36使浮点扩散单元38复位。 
用作电荷转移单元的转移栅极晶体管(读出选择晶体管)34将由电荷产生单元32产生的信号电荷转移到浮点扩散单元38。多个像素连接到垂直信号线53。为了选择出像素，接通待选择的像素中的垂直选择晶体管40。这仅使选择出的像素连接到垂直信号线53，由此，选择出的像素的信号就被输出到垂直信号线53。 
因此，单元像素3通常包括光电转换器例如光电二极管(PD)和四个晶体管，四个晶体管之一是用于选择像素的垂直选择晶体管40。大多数电流CMOS传感器的单元像素3具有选择晶体管。因此，在提高分辨率方面，与CCD传感器相比，CMOS传感器就存在缺点。 
单元像素结构：3-TR型 
另一方面，提出了一种3个晶体管的像素结构(此后，还称为3TR结构)，以便在保持性能的同时能减少元件的数量。如图1B中所示，为了通过减少单 元像素3中的晶体管占用的空间来降低像素尺寸，单元像素3包括光电转换器例如光电二极管(PD)和三个晶体管(例如，参照日本专利No.2708455)。此后，将所述专利文献称为专利文献1。 
3TR结构的每个单元像素3包括：电荷产生单元32，例如光电二极管，其接收光并使光进行光电转换以至产生信号电荷；放大晶体管42，其连接到垂直漏极线(DRN)57并放大相应于由电荷产生单元32产生的信号电荷的信号电压；以及复位晶体管36，用于使电荷产生单元32复位。此外，在电荷产生单元32和放大晶体管42的栅极之间设置读出选择晶体管(传送栅单元)34。通过转移栅极线(TRG)55，由垂直扫描电路(未示出)中的垂直移位寄存器扫描读出选择晶体管34。就是说，3TR结构的单元像素3除了包括电荷产生单元32之外，还包括用于转移、复位和放大的三个晶体管。 
放大晶体管42的栅极和复位晶体管36的源极通过转移栅极晶体管(读出选择晶体管)34连接到电荷产生单元32。复位晶体管36的漏极和放大晶体管的漏极连接到漏极线。放大晶体管42的源极连接到垂直信号线53。通过转移栅极线(TRG)55，由转移驱动缓冲器150驱动转移栅极晶体管34。通过复位栅极线(RST)56，由复位驱动缓冲器152驱动复位晶体管36。 
转移驱动缓冲器150和复位驱动缓冲器152通过两个值即参考电压0V和电源电压来工作。具体地，在公知的这种类型的单元像素中，提供到转移栅极晶体管34的栅极的低压电平为0V。 
在同一水平行中的像素连接到三个信号线，即转移栅极线(TRG)55、复位栅极线(RST)56和垂直漏极线(DRN)57。在同一垂直列中的像素连接到公共的垂直信号线(读出信号线)53。放大晶体管42连接到每个垂直信号线53，其连接到对应的负载晶体管单元(未示出)。当读出信号时，连接到每个放大晶体管42的MOS负载晶体管就连续地将预定的恒定电流提供到垂直信号线53。 
每个垂直信号线53连接到列电路(未示出)，其通过使用关联双工取样(correlated double sampling，CDS)来去除噪声。从处于水平扫描电路(未示出)控制之下的列电路中读取已处理的像素信号。然后，将此像素信号输送到放大器电路(输出放大器)并向外输出。 
垂直扫描电路(未示出)以合适的时钟来驱动转移栅极线(TRG)55、复位栅极线(RST)56和垂直漏极线(DRN)57，以控制同一水平行中的像素。在读出时间期间，水平扫描电路依序将信号输入到CDS处理单元，使它们导通。因此， 从各个垂直信号线53读出的信号依序被输送到输出放大器。 
与在4TR结构中一样，在3TR结构的单元像素3中，浮点扩散单元38连接到放大晶体管42的栅极。因此，放大晶体管42就根据浮点扩散单元38的电位将信号输出到垂直信号线53。 
连接到复位晶体管36的栅极的复位栅极线(RST)56在行方向上延伸，并且连接到复位晶体管36的漏极的垂直漏极线(DRN)57共用于所有像素。通过漏极驱动缓冲器140(此后称为DRN驱动缓冲器)驱动垂直漏极线(DRN)57。通过复位驱动缓冲器152驱动复位晶体管6，以便控制浮点扩散单元38的电位。 
在专利文献1中，用于一行的垂直漏极线(DRN)57与用于另一行的垂直漏极线(DRN)57分离。然而，由于垂直漏极线(DRN)57必须使一列中的像素的电流信号在其中流动，实际上，垂直漏极线(DRN)57共用于所有行。 
通过转移栅极晶体管34，由电荷产生单元(光电转换器)32产生的信号电荷被转移到浮点扩散单元38。 
与4TR结构不同，3TR结构的单元像素3没有被串联连接到放大晶体管42的垂直选择晶体管40。在连接到垂直信号线53的多个像素之中，不通过垂直选择晶体管40、但通过控制FD电位来选择像素。 
因此，垂直漏极线(DRN)57的电平控制就用作选择像素。有效地采用垂直漏极线(DRN)57来作为像素选择线(SEL)，其具有与第一实施例中的垂直选择线(SEL)52相同的作用。此外，垂直漏极线(DRN)57上的脉冲信号具有与第一实施例中的选择脉冲SEL相同的作用，所述脉冲信号控制复位晶体管36和放大晶体管42两者的漏极。此后，将垂直漏极线(DRN)57上的脉冲信号称为DRN控制脉冲SEL。 
例如，通常通过将垂直漏极线(DRN)57切换为低电平，而强迫FD电位为低电平(Low)。为了将已选择像素的信号输出到垂直信号线53，通过将垂直漏极线(DRN)57切换为高电平并切换已选择行中的复位晶体管36，迫使已选择像素的FD电位为高电平(High)，以选出一个像素。此后，通过将垂直漏极线(DRN)57切换为低电平，使已选择像素的FD电位返回到低电平。对已选择行中的所有像素同时进行这种操作。 
因此，为了控制FD电位，就必须进行以下操作： 
1)为了将已选择行的FD电位变成高电平，将垂直漏极线(DRN)57切 换为高电平，并通过已选择行中的复位晶体管36使FD电位变成高电平。 
2)为了使已选择行的FD电位返回到低电平，将垂直漏极线(DRN)57切换为低电平，并通过已选择行中的复位晶体管36使FD电位变成低电平。 
图2是用于驱动3TR结构的单元像素3的驱动脉冲的时序图的一个实例。通过控制转移栅极线(TRG)55、复位栅极线(RST)56、对像素共用的垂直漏极线(DRN)57，使浮点扩散单元38的电压改变，由此同样使垂直信号线53的电压改变。 
例如，DRN驱动缓冲器140将漏极驱动脉冲DRN(高电平)提供到垂直漏极线(DRN)57，以便将垂直漏极线(DRN)57切换为高电平。当垂直漏极线(DRN)57处于电源电压(高)电平时，复位脉冲RST(高电平)就被提供到复位晶体管36，以便将复位栅极线(RST)56提升到高电平(t1)。因此，浮点扩散单元38连接到电源电压。此后，当复位栅极线(RST)56下降到低电平(t2)时，由于复位晶体管36的栅极(复位栅极)和浮点扩散单元38之间的耦合电容C1，那么浮点扩散单元38的电压就会下降。 
通过放大晶体管42就会在垂直信号线53上出现这种变化。因此，垂直信号线53的电压就会下降。由于垂直信号线53和放大晶体管42的栅极之间的耦合电容C2，所以浮点扩散单元38的电压会进一步下降。 
由于这些影响，浮点扩散单元38的电压(FD电压)就会减少得比电源电压更低(从t2-t3)。连接到垂直信号线53的下游电路接收对应于此FD电压的垂直信号线53的电压(复位电平)。 
随后，当转移栅极脉冲TRG(高电平)提供到转移栅极晶体管34时(从t3到t4)，电荷产生单元32将信号电荷(光电子)传送到浮点扩散单元38，以便降低浮点扩散单元38的电压，因此，垂直信号线53的电压也会随着浮点扩散单元38电压的降低而降低(从t4到t5)。下游电路还接收垂直信号线53的此电压(信号电平)。 
此后，当将垂直漏极线57切换为低电平且将复位脉冲RST提供到复位晶体管36时(从t5到t6)，浮点扩散单元38就返回到低电平(t5之后)。下游电路计算出复位电平和信号电平之间的差值，将所述差值作为像素信号输出。 
然而，由于耦合电容C1和C2(从t2到t3)，因此在复位之后，这种类型 的驱动就会降低浮点扩散单元38的电压。因此，需要高电源电压来补偿此下降，就是说，不能使用较低的电压电平，因此，不能提供低功耗和宽的动态范围，这些都是问题。 
例如，与日本未审专利申请公开No.2003-87662所公开的一样，4TR结构的像素单元3可以提高浮点扩散单元38的电压，以便使用较低的电压电平，所述像素单元3具有串联连接到放大晶体管42的垂直选择晶体管40。 
然而，没有这种选择晶体管的3TR结构的像素单元3就不能采用这种技术。 
比较优选的是，即使具有选择晶体管的4TR结构的像素单元3也能进一步降低功耗并提高动态范围。 
发明内容
因此，本发明的目的在于提供一种用于降低功耗并提高动态范围的半导体器件结构和驱动方法，而不管是3TR结构的单元像素还是4TR结构的单元像素，即不管选择晶体管的存在与否。 
根据本发明，一种半导体器件，包括信号采集单元和驱动控制单元。所述信号采集单元包括：具有用于响应入射的电磁波而产生信号电荷的电荷产生单元、用于累积由电荷产生单元产生的信号电荷的电荷累积单元、用于根据在电荷累积单元中累积的信号电荷来产生信号的信号产生单元、以及用于使电荷累积单元复位的复位单元的单元组件。驱动控制单元采用控制脉冲，以便使电荷累积单元达到复位电平，以至增加将在电荷累积单元中累积的电荷量。其中所述控制脉冲包括用于驱动所述复位单元的复位脉冲，并且所述驱动控制单元工作，使得当所述复位脉冲变为有效时，所述复位单元就变成预定电压范围之内的阈值电压降。阈值电压降指一种状态，其中甚至当高电平电压提供到复位单元的栅极时，栅极的电位也小于复位单元的漏极的电位。 
根据本发明，一种驱动控制方法驱动半导体器件的单元组件。所述单元组件包括：用于响应入射的电磁波而产生信号电荷的电荷产生单元，用于累积由电荷产生单元产生的信号电荷的电荷累积单元，用于根据在电荷累积单元中累积的信号电荷而产生信号的信号产生单元，以及用于使电荷累积单元复位的复位单元。所述方法包括采用控制脉冲以便使电荷累积单元达到复位电平以至增加将在电荷累积单元中累积的电荷量的步骤。 
根据本发明，一种用于驱动半导体器件的单元组件的驱动控制器件，包 括驱动控制单元。所述单元组件包括：用于响应入射的电磁波而产生信号电荷的电荷产生单元，用于累积由电荷产生单元产生的信号电荷的电荷累积单元，用于根据在电荷累积单元中累积的信号电荷而产生信号的信号产生单元，以及用于使电荷累积单元复位的复位单元。所述驱动控制单元采用控制脉冲，以便使电荷累积单元达到复位电平，以至增加将在电荷累积单元中累积的电荷量。 
根据本发明，一种照相机，包括：信号采集单元、驱动控制单元和光学系统。所述信号采集单元包括具有用于响应入射的电磁波而产生信号电荷的电荷产生单元、用于累积由电荷产生单元产生的信号电荷的电荷累积单元、用于根据在电荷累积单元中累积的信号电荷而产生信号的信号产生单元、以及用于使电荷累积单元复位的复位单元的单元组件。所述驱动控制单元采用控制脉冲，以便使电荷累积单元达到复位电平，以至增加在电荷累积单元中的将累积的电荷量。所述光学系统将电磁波引导到所述信号采集单元。 
附图说明
图1A和1B示出了CMOS传感器的单元像素的结构； 
图2是用于驱动3TR结构的像素单元的驱动脉冲的时序图的一个实例； 
图3A和3B是根据本发明的第一实施例的CMOS固态成像器件的示意性方框图； 
图4是根据第一实施例的读出信号电荷期间的驱动方法的第一实例的时序图； 
图5示出了当将驱动方法的第一实例应用于3TR结构的器件时的模拟结果； 
图6是用于解释根据第一实施例的读出信号电荷期间的驱动方法的第二实例的附图； 
图7示出了当将驱动方法的第二实例应用于3TR结构的器件时采用实际像素的测量； 
图8A和8B是根据本发明的第二实施例的固态成像器件的单元像素结构的一个实例； 
图9是根据第二实施例的读出信号电荷期间的驱动方法的第二实例的时序图；以及 
图10是根据本发明的固态成像器件的一个实例。 
具体实施方式
下面，将参照附图详细地说明本发明的实施例。此后，将描述采用CMOS成像传感器的器件的实施例，CMOS成像传感器是X-Y地址型固态成像器件的一个实例。并且，CMOS成像传感器的所有像素均由NMOS组成。然而，这仅仅是一个实例。所述器件并不限于MOS型成像器件。以下描述的所有实施例应用于所有的物理量分布传感半导体器件，其中多个单元组件对外部输入的电磁波例如光和射线敏感并且以一行的方式或一个矩阵方式排列。并且，应当注意，在根据本发明的实施例中，用于像素排列和线的方向而采用的词“行”和“列”分别表示矩阵的水平方向和垂直方向。然而，本发明不限于组件的这些排列。从一个像素传送到成像区外部的信号可以通过在水平方向上设置的信号线进行读出。通常地，“行”和“列”的方向取决于它的定义。例如，如果“行”表示垂直方向，在本发明中采用的词“行”和“列”应当可以彼此进行互换。 
固态成像器件的结构：第一实施例 
图3A和3B是根据本发明的第一实施例的CMOS固态成像器件的示意性方框图。所述固态成像器件1具有一个像素单元，其中以行和列的方式即以二维矩阵方式排列多个像素，每个像素具有光接收器(电荷产生单元的一个实例)。光接收器输出与入射光的强度相应的信号。从每个像素输出的信号是电压信号，并且对于每一列，设置有关联双工取样(CDS)处理功能单元和数字转换器。就是说，所述器件是列型器件。 
就是说，如图3A中所示，所述固态成像器件1包括：像素单元(成像单元)10，其中以行和列的方式排列多个单元像素3；驱动控制单元7和列处理单元26，它们都设置在在像素单元10的外围。例如，驱动控制单元7包括水平扫描电路12和垂直扫描电路14。 
虽然为了简化在图3A和3B中未示出所有的行和列，但实际上每一行和每一列中排列有几十至几千个像素。如图3B中所示，单元像素3的结构与图1B中所示并在本说明书的“背景技术”部分中描述的三晶体管结构的单元像素结构相同。垂直漏极线57几乎共用于像素单元10中的所有像素。垂直漏极 线57的支线在列方向上延伸并在像素单元10的端部连接在一起，或者垂直漏极线57的支线延伸直至形成一个在每个电荷产生单元32之上展开的网格。 
固态成像器件1的驱动控制单元7还包括水平扫描电路12、垂直扫描电路14和通讯及定时控制单元20。利用与在半导体集成电路制造技术中相同的技术，将驱动控制单元7的这些组件与像素单元10集成地形成在半导体区例如单晶硅中。集成组件用作固态成像器件(成像器件)，所述集成组件是半导体系统的一个实例。 
通过垂直控制线15，将单元像素3连接到选择像素的垂直列的垂直扫描电路14。同样地，通过垂直信号线19，将单元像素3连接到列处理单元26，其中对于每一列设置有列AD电路。这里，垂直控制线15指从垂直扫描电路14至所述像素的所有类型的线。 
如下所述，水平扫描电路12和垂直扫描电路14的每一个都包括解码器，并响应于从通讯及定时控制单元20传送的驱动脉冲来启动移位操作(扫描)。为了此目的，垂直控制线15包括各种类型的脉冲信号，例如，复位脉冲RST、转移脉冲TRG和控制脉冲DRN。 
尽管未示出，通讯及定时控制单元20包括用于产生每个组件所需的时钟脉冲和预定定时下的脉冲信号的脉冲信号产生单元。例如，脉冲信号产生单元包括：用于在预定定时下将脉冲信号提供到水平扫描电路12、垂直扫描电路14和列处理单元26的功能块(驱动控制器件的一个实例)；以及用于接收提供指令以便确定时钟脉冲信号和操作模式的数据并用于输出含有固态成像器件1的信息的数据的通讯接口功能块。例如，通讯及定时控制单元20将水平地址信号输出到水平解码器12a，并且将垂直地址信号输出到垂直解码器14a。一旦接收到所述信号，水平解码器12a和垂直解码器14a就分别选择出相应的列和相应的行。 
根据本实施例，通讯及定时控制单元20将时钟脉冲CLK1、主时钟脉冲的二分频时钟脉冲或对器件中组件的进一步分频的低速时钟脉冲提供到水平扫描电路12、垂直扫描电路14、列处理单元26和输出电路28，所述时钟脉冲CLK1具有与从端子5a输入的输入时钟脉冲CLK0(主时钟脉冲)相同的频率。此后，二分频时钟脉冲和具有比二分频时钟脉冲更低频率的时钟脉冲统称为低速时钟脉冲CLK2。 
例如，在VGA类尺寸(大约300,000个像素)中的固态成像器件接收24 MHz的输入时钟脉冲，使内部电路在24MHz的时钟脉冲CLK1下或在12MHz的低速时钟脉冲CLK2下工作，并以30帧/秒(fps)的速度输出帧。在本文中，所采用的“VGA”是“视频图形阵列”的缩写，其定义了图形模式和显示分辨率。 
垂直扫描电路14选择像素单元10的行，并且提供所述行所需的脉冲。例如，垂直扫描电路14包括：垂直解码器14a，所述垂直解码器14a确定垂直方向上的读出行(像素单元10的行)；以及垂直驱动电路14b，所述垂直驱动电路14b通过将脉冲提供到对应于单元像素3的控制线、沿由垂直解码器14a确定的读出地址(行方向上)来驱动单元像素3。并且，垂直解码器14a除选择信号读出的行外，还选择电子快门的行。 
水平扫描电路12与低速时钟脉冲同步地依次选择列处理单元26中的列AD电路，并将来自列AD电路的信号引导到水平信号线18。例如，水平扫描电路12包括：水平解码器12a，其确定水平方向上的读出列，即，其选择列处理单元26中的一个列电路；以及水平驱动电路12b，其根据由水平解码器12a确定的读出地址将列处理单元26的每个信号引导到水平信号线18。水平信号线18的数量由列AD电路处理的n位(这里，n为正整数)的数量确定。例如，如果n为10，那么就设置10条水平信号线18。 
在此结构的固态成像器件1中，从每个单元像素3输出的像素信号(在此情况下，电压信号)通过垂直信号线19被传送到对应垂直列的列AD电路。在列处理单元26中的每个列AD电路接收来自所述列中的像素的信号并对它们进行处理。例如，列AD电路计算信号电平和复位电平(紧跟像素复位之后的信号电平)之间的差值，所述两个电平是基于来自通讯及定时控制单元20的两个取样脉冲SHP和SHD、通过垂直信号线19输入的电压模式的像素信号电平。这种处理消除了称作固定模式噪声(fixed pattern noise，FPN)和复位噪声的噪声信号成分。此外，当需要时放大信号的自动增益控制(AGC)电路可以连接在在与列处理单元26相同的半导体区中的列处理单元26的下游。 
每个列AD电路还包括模数转换器(ADC)电路，例如，所述模数转换器(ADC)电路通过采用低速时钟脉冲CLK2，将处理的模拟信号转换为10位数字数据。将数字化的像素数据通过由来自水平扫描电路12的水平选择信号驱动的水平选择开关(未示出)传送到水平信号线18。然后，将像素数据输入到输出电路28。10位数字数据仅仅是一个实例。数字数据的位的数量可以小于 10(例如，8)或大于10(例如，14)。 
输出电路28处理来自水平信号线18的信号并将其作为图像数据通过输出端子5c进行输出。例如，输出电路28可以仅仅进行缓冲，或者可以进行黑电平的调整、线变化校正、信号放大和在缓冲之前的色彩处理。 
在本实施例中，每个列电路具有AD转换功能并为每个垂直线产生数字信号。然而，其它组件也可以具有AD转换功能来代替此列电路。例如，像素单元的每个像素都可以具有AD转换功能。就是说，像素单元可以具有更多功能。可替换地，可以将模拟像素信号输出到水平信号线18，然后可以AD转换为数字信号，并可以将该数字信号传送到输出电路28。 
在任何一种上述结构中，像素单元10逐行按顺序输出像素信号，其中光接收器用作电荷产生单元。因此，一个图像即对应于像素单元10的帧图像就通过来自整个像素单元10的一组像素信号来表示。 
在此结构的固态成像器件1中，驱动时钟脉冲直至读出像素信号与图2中所示的公知的3TR结构类似。然而，不同之处在于，在本实施例中，由控制脉冲将作为电荷累积单元的一个实例的浮点扩散单元(floating diffusion)38切换至复位电平的驱动时间显著地比垂直信号线53用于响应控制脉冲的响应时间短。 
第一实施例的特征在于，单元像素3具有3TR结构，用于驱动复位晶体管36的复位脉冲RST以相应用于将浮点扩散单元38切换至低电平的控制脉冲，并且复位脉冲RST明显要短，以提高在浮点扩散单元38中累积的电荷量。 
3TR结构的驱动方法：第一实例 
图4是当读出信号电荷时的根据第一实施例的驱动方法的第一实例的时序图。具体地，图4示出了在转移栅极线(TRG)55、复位栅极线(RST)56和垂直漏极线(DRN)57上的驱动脉冲的波形图。对于所有的脉冲，低电平“L”使各线禁止(无效)，并且高电平“H”使各线使能(有效)。 
在公知的方法中，如图2中所示，复位脉冲RST的宽度由垂直信号线53的响应时间确定，以致垂直信号线53跟踪复位脉冲RST。相反，在第一实施例中，从图4中的t1到t2期间所示，确定复位脉冲RST的宽度，以使复位脉冲RST的宽度比垂直信号线53的响应时间更短。因此，虽然3TR结 构的单元像素3不具有选择晶体管并通过控制浮点扩散单元38的电位来进行选择，但可以提高浮点扩散单元38的电位。下面，将参照图4的时序图来详细说明此原理。 
首先，作为公知的方法，当复位脉冲RST上升时(t1)，浮点扩散单元38的电压就以足够快的速度例如在几纳秒(ns)内达到电源电压。就是说，用作电荷累积单元的浮点扩散单元38完全复位。但是，垂直信号线53的响应时间却很长，例如长于100ns。 
随后，在浮点扩散单元38达到电源电压之后，复位脉冲RST就下降，同时垂直信号线53就跟踪它(t2)。此时，通过浮点扩散单元38和复位晶体管36的栅极(复位栅极)之间的耦合电容(图3B中的C1)，降低浮点扩散单元38的电压。这等同于公知的方法。 
然而，由于垂直信号线53的电压仍然上升，在垂直信号线53和放大晶体管42之间的耦合电容(图3B中的C2)使浮点扩散单元38的电压上升。因此，浮点扩散单元38的电压就会上升至比公知方法的电压更高。因此，对应于此电压的复位电平也会变得更高。这就会增加在浮点扩散单元38中累积的电荷量。 
对于用作驱动控制脉冲的复位脉冲RST来说，复位脉冲RST的宽度可以比垂直信号线53的响应时间显著短。这里，词“显著”意味着一个电平，在该电平下，在实践环境中复位脉冲RST的宽度比垂直信号线53的响应时间显著地短以便增加在浮点扩散单元38中累积的电荷量。此外，由于垂直信号线53的响应时间依赖于分布电容(图3B中所示的耦合电容C1和C2)，因此必须考虑分布电容。 
例如，垂直信号线53的响应时间可以是90％响应时间。在此使用的90％响应时间指对于垂直信号线53从施加脉冲开始达到它的最大电平的90％所占用的时间，而从初始值(绝对低电平)达到最终值(绝对高电平)的电平为100％。这是与用于常规脉冲信号的瞬时响应使用相同的定义。 
条件“在比垂直信号线53的响应时间显著短的时间内驱动复位晶体管36达到复位脉冲RST”可以采用复位脉冲RST的宽度相对于公知方法中所采用宽度的比率(倍数)-该比率相应于像素数目(更具体讲，驱动频率和主时钟脉冲)、与特定器件中的垂直信号线53的响应时间相关的比率、或复位脉冲RST自身的脉冲宽度，以及其它因素，来进行精确定义。 
无论如何，可以采用上述定义，只要它能改进需要高电源电压的问题，即不能采用较低的电压电平由此不能获得低功耗和宽的动态范围的问题。 
在此情况下，当复位脉冲RST有效(在本实施例中的高电平)时，即当复位晶体管36导通，优选将浮点扩散单元38复位至电源电压电平，即，优选充分地重新复位作为电荷累积单元作用的浮点扩散单元38。 
这是因为，如果复位脉冲RST的宽度非常小，那么浮点扩散单元38就会在有效期间不能完全复位，当浮点扩散单元38跟踪复位脉冲RST时，浮点扩散单元38有时就会将大的复位偏差输出到输出信号。为了完全复位浮点扩散单元38，优选方式为提高复位晶体管36的栅极电压，或者优选方式为采用深耗尽型晶体管作为复位晶体管36。 
例如，在其中垂直信号线53需要大约100ns的响应时间的器件结构中，作为一半(50％)响应时间即50ns的复位脉冲RST的宽度就能提供上述优点。当然，所述宽度可以小于所述数值。例如，如果主时钟脉冲CLK0是25MHz，那么一个时钟脉冲的宽度就是40ns并且一半时钟脉冲的宽度就是20ns。不用修正就可以采用这些时钟脉冲来作为脉冲信号。如果脉冲宽度小于所需的那些脉冲宽度，那么例如延迟电路就可以产生它。 
图5示出了当应用所述驱动方法的第一实例时3TR结构的实际器件的模拟结果。在此附图中，紧跟在标记“◆”之后的数字表示脉冲宽度。采用VGA标准(640×480，大约300,000个像素)的CMOS传感器来作为所述器件。单元像素3是3TR结构型，并且它的像素间距为4.1μm。输入的时钟频率为24MHz。器件的电源电压为2.6V。垂直信号线53的90％响应时间为大约130ns。 
如图5中所见，如果复位脉冲RST的宽度小于或等于130ns，其是垂直信号线53的响应时间，那么就提高复位电平。如果复位脉冲RST的宽度小于大约65ns，其是垂直信号线53的一半(1/2)响应时间，那么就显著地提高复位电平。而且，如果复位脉冲RST的宽度小于或等于26ns，其是垂直信号线53的响应时间的1/5，那么就极大地提高复位电平。例如，20ns的脉冲宽度将复位电平提高大约200mV，而10ns的脉冲宽度将复位电平提高大约300mV。此外，即使复位脉冲RST的宽度为10ns，在脉冲宽度周期内，浮点扩散单元38也能达到电源电压。 
在用于模拟的器件中，主时钟脉冲CLK0是24MHz，且一半时钟脉冲的宽度是20ns。因此，考虑到复位脉冲RST的宽度，小于一个时钟脉冲(40ns) 就提供显著的增加量，而小于一半时钟脉冲(20ns)就提供极大的增加量。 
从上述说明可知，在3TR结构的单元像素3中，所述单元像素3不具有选择晶体管并且通过控制浮点扩散单元38的电位来选择所述单元像素3，通过采用第一实施例的第一实例，由于以上描述的电压提高效应，因此可以提高在浮点扩散单元38中累积的电荷量。因此，就能够提高电源电压，就是说，可以采用较低的电压电平，并且就能够提供宽的可操作余量。 
因此，就能够降低功耗。此外，如果采用与公知方法相同电平下的电源电压，就能够提高浮点扩散单元38的动态范围。尽管例如为了增加像素量或为了降低芯片尺寸(此后，称为“像素尺寸缩小”)、必须减少像素尺寸，但宽动态范围就能够提供足够信号电平下的成像信号。为了获得较低的电压电平和像素尺寸缩小，这是一种用于维持浮点扩散单元38的动态范围的优良技术。 
3TR结构的驱动方法：第二实例 
图6是用于解释当读出信号电荷时的根据第一实施例的驱动方法的第二实例的附图。图6示出了所述驱动方法的第二实例中的电压电位。 
所述驱动方法的第二实例的特征在于，当复位晶体管36处于“阈值(Vth)电压降”时进行浮点扩散单元38的复位处理，即使复位脉冲RST的宽度较长，也能使浮点扩散单元38的电压升高。在此采用的“阈值电压降”指一种状态，其中甚至当高电平电压提供到晶体管的栅极时，栅极的电位也小于晶体管的漏极的电位。下面，将详细地描述此方法。 
例如，假设驱动脉冲等于图2中所示的公知实例的驱动脉冲。在驱动方法的第一实例中，将浮点扩散单元38连接到电源电压，在第一复位高电平周期内(从t1到t2)所述电源电压作用于放大晶体管42的漏极。但是，在驱动方法的所述第二实例中，确定驱动条件以致当复位晶体管36导通时、复位晶体管36处于阈值电压降。 
例如，如图6中所示，当RST变高时，浮点扩散单元38就快速地跟踪此变化，同时垂直信号线53缓慢地跟踪此变化。因此，浮点扩散单元38的电压就在RST变高之后立即变成阈值电压降的电压。此后，当垂直信号线53跟踪此变化时，就通过放大晶体管42和垂直信号线53之间的耦合电容C2来提高浮点扩散单元38的电压。提高的FD电压可以小于或高于电源电压。 
这里，条件“当复位脉冲RST为高电平时，即当复位晶体管36导通时复 位晶体管36处于阈值电压降”优选在一个范围，其中浮点扩散单元38的电荷量可以大于复位晶体管36的阈值电压降情况下的电荷量。此时，复位晶体管36的沟道电压就处于从用于复位晶体管36的漏极的电源电压至小于电源电压的第二电压的范围。这里，例如，“第二电压”稍微低于电源电压。例如，第二电压低于电源电压0.3-0.7V，并且更优选为大约0.5V。当然，如果复位晶体管36处于阈值电压降，那么其它第二电压的值就提供有效的提高了的电压。 
只有当在连接到垂直信号线53的所有像素中的浮点扩散单元38处于预置的低电平并且垂直信号线53也处于低电平直到复位选择的行时，对于不具有垂直选择晶体管的像素才能提供这种效果。 
随后，当RST返回到低电平(t2)，就通过复位晶体管36的栅极(复位栅极)和浮点扩散单元38之间的耦合电容C1来提高浮点扩散单元38的电压。这与公知方法相同。 
在不用阈值电压降的驱动方法的第一实例的复位处理中，虽然耦合电容C1力图提高浮点扩散单元38的电压，但是由于浮点扩散单元38连接到具有电源电压的放大晶体管42的漏极，因此浮点扩散单元38的电压就不会上升。 
图7示出了采用3TR结构的器件的驱动方法的第二实例的测量值。与图5中所示的模拟一样，采用VGA标准(640×480，大约300,000个像素)的CMOS传感器来作为目标器件。单元像素3是3TR结构型，并且它的像素间距为4.1μm。输入的时钟频率为24MHz。器件的电源电压为2.6V。 
在图7中所示的测量值中，通过改变在足够长的复位脉冲周期内的脉冲上的复位电压来绘制从垂直信号线53输出的电压。可以看出，当复位信号的高电平变化时，高于2.68V的电平也不能导致阈值电压降。 
应当认为，当复位信号的高电平降低至2.68V以下时，就会发生阈值电压降，并且垂直信号线53的电压也下降。然而，与附图中的圆圈所示一样，由于驱动方法的第二实例的电压提高效应，因此测量表明复位电平升高至高于当阈值电压降不发生在大约2.1V(电源电压2.6V-大约0.5V)和大约2.68V(电源电压2.6V+0.08V)的范围内时的电平。 
因此，在3TR结构的单元像素3中，所述单元像素3没有选择晶体管并且通过控制浮点扩散单元38的电位来选择所述单元像素3，通过采用设计时的此电压范围，就可以将电源电压降低至小于复位信号的高电平高于或等于 2.68V情况下的电源电压。因此，与此驱动方法的第一实例相同，就能够降低功耗。如果采用与公知方法相同电平下的电源电压，就能够增加动态范围。 
单元像素结构：第二实施例及其驱动方法；第一实例 
图8A和8B示出了根据本发明的第二实施例的固态成像器件1的单元像素3的结构的实例。固态成像器件1的整体结构可以与图3A中所示的第一实施例的结构相同。根据第二实施例，单元像素3至少包括浮点扩散单元38和四个晶体管。 
就是说，所述结构的单元像素3包括：具有光电转换器(光电二极管)的电荷产生单元32，其将入射光转换为信号电荷并将其累积；浮点扩散单元38；放大晶体管42，它的栅极连接到浮点扩散单元38；复位晶体管36，它的漏极连接到放大晶体管42的漏极；转移栅极晶体管34，用于将由电荷产生单元32产生的信号电荷转移到浮点扩散单元38；以及垂直选择晶体管40，用于选择垂直列。换句话说，单元像素3具有4TR结构，其包括放大晶体管42和串联连接到放大晶体管42以选择像素的选择晶体管。 
在图8A所示的单元像素3中，在两个晶体管之间：放大晶体管42和垂直选择晶体管40，垂直选择晶体管40连接到垂直信号线53。但是，在图8B所示的单元像素3中，放大晶体管42连接到垂直信号线53。图8B中所示的单元像素3与图1A中所示的单元像素相同。 
对于图8A和8B中所示的两种结构，如果复位晶体管36的漏极不连接到固定的电源并以3TR结构的相同方式进行驱动，那么就可以使用第一实施例的第一实例或第二实例中描述的相同驱动方法。在此情况下，当复位晶体管36的漏极被驱动至低电平、浮点扩散单元38设置为低电平并且垂直选择晶体管40导通时，就可以使用第一实施例的第一实例或第二实例中描述的驱动方法。 
4TR结构的驱动方法：第二实例 
图9是当读出信号电荷时的根据第二实施例的第二实例的驱动方法的时序图。只有对具有此结构的单元像素3才采用所述驱动方法的第二实例，如图8B中所示，在此结构中放大晶体管42连接到垂直信号线53。换句话说，只有对其中垂直选择晶体管40连接到放大晶体管42的漏极的单元像素3才 采用所述第二实例。 
在第二实施例的第二实例中，目标单元像素3是4TR结构型。使作为电荷累积单元的一个实例的浮点扩散单元38达到复位电平的控制脉冲包括：用于驱动复位晶体管36的复位脉冲RST和用于驱动垂直选择晶体管40的选择脉冲SEL。所述第二实例的特征在于以下的驱动方法。就是说，接通作为选择开关单元的一个实例的垂直选择晶体管40，并且同时关断复位晶体管36，以便增加浮点扩散单元38的电荷量。此外，在接通垂直选择晶体管40之后，在显著地比垂直信号线53的响应时间更短的时间内关断复位晶体管36，以便增加浮点扩散单元38的电荷量。以下，将详细地描述这些方法。 
图9示出了在转移栅极线(TRG)55、复位栅极线(RST)56和垂直选择线(SEL)52上的特别是在读出时间间隔期间的驱动脉冲的波形图。对于所有脉冲，低电平“L”使线禁止(无效)，而高电平“H”使线使能(有效)。 
如果将垂直选择晶体管40连接到放大晶体管42的漏极，那么就可以采用与第一实施例的第一实例或第二实例中相同的驱动方法，而不用驱动连接到复位晶体管36的漏极的线。 
如果当复位脉冲RST为高电平时不用阈值电压降就使浮点扩散单元38复位至电源电压电平，那么就可以进行图7中所示的操作。首先，在接通选择脉冲SEL之前，导通复位晶体管36(t0)。然后，导通垂直选择晶体管40(t1)，并且同时或在足够短的时间内关断复位晶体管36(t2)。 
这里，词“足够短的时间”意味着与垂直信号线53相比较的非常短的时间。在此采用的词“非常”指一种程度，即，将与控制脉冲(这里，复位脉冲RST和选择脉冲SEL)相关的预定时间周期定义为从当选择脉冲SEL接通垂直选择晶体管40直到复位脉冲RST关断复位晶体管36时即两个脉冲的有效时间的重叠部分的时间周期，并且所述预定时间周期在实践环境下为足够短。 
此外，这可以是一种程度，即与垂直信号线53的响应时间相比足够早地关断复位脉冲RST。换句话说，复位脉冲RST首先导通复位晶体管36，然后，选择脉冲SEL导通垂直选择晶体管40。两个脉冲的有效时间的重叠部分应当足够短。如果基本上与关断复位晶体管36的同时导通垂直选择晶体管40，那么两个脉冲的有效时间的重叠部分就有效地为0。 
根据第二实施例的驱动方法的第二实例类似于根据第一实施例的驱动方法的第一实例。当垂直信号线53跟踪变化时，就通过垂直信号线53和放大 晶体管42之间的耦合电容来提高浮点扩散单元38的电压。 
因此，也可以按照与根据第一实施例的驱动方法的第一实例相同的方式来精确地定义条件“在显著地比垂直信号线53的响应时间至复位脉冲RST更短的时间内驱动复位晶体管36”。 
例如，在其中垂直信号线53需要大约100ns的响应时间的器件中，小于或等于一半(50％)响应时间即50ns的重叠部分就可以提供显著效果。如果重叠部分小于或等于20ns，也能够提供最大的效果。 
因此，甚至在4TR结构的单元像素3中，其中将垂直选择晶体管40连接到放大晶体管42的漏极，通过采用根据第二实施例的驱动方法的第二实例，就可以降低电源电压，即，就可以采用较低的电压电平，并能够获得宽的操作余量。因此，与第一实例的驱动方法一样，能够降低功耗。如果采用与公知方法相同电平下的电源电压，就能够增大动态范围。 
4TR结构的驱动方法：第三实例 
如图8B中所示，在4TR结构的单元像素3中，其中将垂直选择晶体管40连接到放大晶体管42的漏极，如果当复位脉冲RST处于高电平时浮点扩散单元38的电压变成阈值电压降的电压，那么在复位脉冲RST和选择脉冲SEL之间有效时间的重叠部分就会很长。就是说，出现下面的驱动定时。如图9中所示，首先导通复位晶体管36(t0)。此后，导通垂直选择晶体管40(t1)，然后关断复位晶体管36(t2)。此时，在复位脉冲RST和选择脉冲SEL之间有效时间的重叠部分就长。 
这是因为，与根据第一实例的驱动方法的第二实例一样，尽管浮点扩散单元38快速地跟踪复位晶体管36(复位栅极)，但垂直信号线53却缓慢地跟踪此变化，由此，就会从由复位沟道确定的值来提高浮点扩散单元38的电压。当不发生阈值电压降时，即使浮点扩散单元38力图提高电压，由于从漏极流入电子，因此就不会提高浮点扩散单元38的电压。 
因此，与根据第一实施例的驱动方法的第二实例一样，确定驱动条件使得当复位脉冲RST处于高电平时复位晶体管36处于阈值电压降。在此情况下，还可以通过采用用于复位晶体管36的电源电压和稍微低于电源电压的第二电压来定义出优选条件。 
因此，甚至在在4TR结构的单元像素3中，其中将垂直选择晶体管40 连接到放大晶体管42的漏极，通过采用根据第二实施例的驱动方法的所述第三实例，就可以降低电源电压，即与根据第一实例的驱动方法的第二实例一样，就可以采用较低的电压电平，并能够获得宽的操作余量。因此，与第一实施例中的驱动方法的第一实例一样，就能够降低功耗。如果采用与公知方法相同电平下的电源电压，就能够增大动态范围。 
而且，根据本发明，固态成像器件可以是单芯片型的固态成像器件，或者可以是由多个芯片形成的模块型固态成像器件。例如，如图10中所示，模块型固态成像器件包括：用于成像的传感器芯片和用于处理数字信号的信号处理芯片。模块型固态成像器件还包括光学系统。 
当将本发明应用于照相机时，就可以降低照相机的功耗并能提供宽动态范围的成像图片。 
虽然已经示出并参照上述实施例已经描述了本发明，但本发明的技术范围并不限于上述实施例中描述的范围。在不脱离本发明的精神和范围之内，在此可以进行各种变化和修改，并且应当将这些实施例包含在本发明的技术范围之中。 
附加的权利要求书所限定的本发明并不限于上述实施例。在上述实施例中描述的所有特征的组合不必强制地用于解释本发明。上述实施例包括本发明的各个步骤，并且可以通过适当组合多个公开的组件和要素来摘录各个发明。尽管从上述实施例描述的结构中去除了一些组件和要素，但是从其去除了这些组件和要素的结构可以摘取为本发明，只要此结构能够提供此效果。 
例如，以上详细描述的驱动方法仅仅是与本发明相关的特征。实际上，例如，尽管图4示出了垂直漏极线57通常处于高电平并在像素读出之后使用低电平脉冲，但垂直漏极线57也可以通常处于低电平并在像素读出时间之内使用高电平脉冲。总之，这种驱动操作根本不会改变上述说明。此外，在除了像素读出之外的步骤中，还进行以上未说明的其它操作、例如电子快门的操作，因此，实际上可以各种各样地修改各步骤。由于本领域普通技术人员易于理解修改的具体方法，因此在此不再包含对这些具体修改方法的说明。 
此外，例如，尽管已经参照FDA结构的像素信号操作单元5描述了上述实施例，其中采用电荷注入单元的一个实例的浮点扩散作为电荷累积单元，但是像素信号操作单元5不必是FDA型。例如，可以在转移电极之下的衬底上设置作为电荷注入单元的一个实例的浮置栅极FG，并且可以采用一种检测 方法，其中采用浮置栅极FG的电位变化，所述电位变化由穿过浮置栅极FG之下的沟道的信号电荷的变化引起。 
同样地，尽管已经参照具有传送电极的结构来描述了上述实施例，但此结构可以是不具有转移电极的虚拟栅极(VG)结构。 
同样地，尽管已经参照具有单元像素的固态成像器件来描述了上述实施例，所述单元像素包括电荷产生单元、浮点扩散和三个或四个MOS晶体管，但上述结构和方法只需要一个条件，即电荷产生单元例如光电二极管通过电荷转移装置与电荷累积单元例如浮点扩散而分离。例如，可以采用JFET进行修改以获得相同功能。 
此外，尽管已经参照列型的固态成像器件来描述了上述实施例，其中来自以行和列方式排列的像素的输出信号是电压信号，并且对每一垂直列设置CDS处理功能单元，但也可以采用能抑制来自一束成像信号的偏差固定模式噪声的电路结构来代替此列型电路。 

Claims (3)

1.一种半导体器件，包括：
信号采集单元，包括单元组件，该单元组件包括：电荷产生单元，用于产生响应于入射电磁波的信号电荷；电荷累积单元，用于累积由所述电荷产生单元产生的信号电荷；信号产生单元，用于根据在所述电荷累积单元中累积的信号电荷来产生信号；以及复位单元，用于使所述电荷累积单元复位；以及
驱动控制单元，用于利用控制脉冲以便使所述电荷累积单元达到复位电平，以增加在所述电荷累积单元中待累积的电荷量，其中所述控制脉冲包括用于驱动所述复位单元的复位脉冲，并且所述驱动控制单元工作，使得当所述复位脉冲变为有效时，所述复位单元就变成预定电压范围之内的阈值电压降，阈值电压降指一种状态，其中甚至当高电平电压提供到复位单元的栅极时，栅极的电位也小于复位单元的漏极的电位。
2.根据权利要求1的半导体器件，其中所述驱动控制单元工作，使得所述预定电压范围是从电源电压的最小值0.5V至所述电源电压。
3.根据权利要求1的半导体器件，其中所述单元组件还包括选择开关单元，用于选择所述信号采集单元中的所述信号产生单元之一，所述选择开关单元在所述信号产生单元的所述输出信号线的相对侧连接到电源线，所述控制脉冲包括用于驱动所述复位单元的复位脉冲和用于驱动所述选择开关单元的选择脉冲，并且所述驱动控制单元在通过采用所述选择脉冲来接通所述选择开关单元之前，通过采用所述复位脉冲来接通所述复位单元，然后同时或在此之后通过采用所述选择脉冲来接通所述选择开关单元并通过采用所述复位脉冲来关断所述复位单元。
CN2008100992533A 2003-09-10 2004-09-10 半导体器件 Expired - Fee Related CN101304471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003317709A JP4161855B2 (ja) 2003-09-10 2003-09-10 固体撮像装置、駆動制御方法及び駆動制御装置
JP317709/03 2003-09-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100900139A Division CN100444395C (zh) 2003-09-10 2004-09-10 半导体器件及驱动其单元组件的控制方法和装置

Publications (2)

Publication Number Publication Date
CN101304471A CN101304471A (zh) 2008-11-12
CN101304471B true CN101304471B (zh) 2011-01-19

Family

ID=34131987

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100992533A Expired - Fee Related CN101304471B (zh) 2003-09-10 2004-09-10 半导体器件
CNB2004100900139A Expired - Fee Related CN100444395C (zh) 2003-09-10 2004-09-10 半导体器件及驱动其单元组件的控制方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100900139A Expired - Fee Related CN100444395C (zh) 2003-09-10 2004-09-10 半导体器件及驱动其单元组件的控制方法和装置

Country Status (6)

Country Link
US (2) US7176462B2 (zh)
EP (3) EP2378764B1 (zh)
JP (1) JP4161855B2 (zh)
KR (2) KR101143641B1 (zh)
CN (2) CN101304471B (zh)
TW (1) TWI258311B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443427B2 (en) * 2002-08-23 2008-10-28 Micron Technology, Inc. Wide dynamic range linear-and-log active pixel
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
KR100680471B1 (ko) * 2004-11-24 2007-02-08 매그나칩 반도체 유한회사 보색 컬러 필터를 채택한 ＳｏＣ 카메라 시스템
JP4625685B2 (ja) * 2004-11-26 2011-02-02 株式会社東芝 固体撮像装置
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP4536540B2 (ja) * 2005-02-03 2010-09-01 浜松ホトニクス株式会社 固体撮像装置
EP1868376A1 (en) * 2005-02-22 2007-12-19 Matsushita Electric Industrial Co., Ltd. Method for driving solid-state image pickup device, and solid-state image pickup device
JP5178994B2 (ja) * 2005-05-26 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4828914B2 (ja) * 2005-10-28 2011-11-30 株式会社東芝 固体撮像装置およびその駆動方法
JP4155996B2 (ja) * 2006-03-03 2008-09-24 シャープ株式会社 増幅型固体撮像装置
US7619671B2 (en) * 2006-07-18 2009-11-17 Aptina Imaging Corporation Method, apparatus and system for charge injection suppression in active pixel sensors
JP4872779B2 (ja) * 2007-04-24 2012-02-08 ソニー株式会社 転送パルス供給回路及び固体撮像装置
KR100851495B1 (ko) 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀
KR100851494B1 (ko) 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
JP4425950B2 (ja) 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
US7995124B2 (en) * 2007-09-14 2011-08-09 Omnivision Technologies, Inc. Image sensor apparatus and method for improved dynamic range with multiple readout circuit paths
JP5164531B2 (ja) * 2007-11-13 2013-03-21 キヤノン株式会社 固体撮像装置
JP5183184B2 (ja) * 2007-12-13 2013-04-17 富士フイルム株式会社 撮像装置
JP5127536B2 (ja) * 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP2009278241A (ja) * 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP5258416B2 (ja) 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
JP5124368B2 (ja) * 2008-07-03 2013-01-23 富士フイルム株式会社 撮像装置及び固体撮像素子の駆動方法
JP4686582B2 (ja) 2008-08-28 2011-05-25 株式会社東芝 固体撮像装置
JP2010068433A (ja) 2008-09-12 2010-03-25 Toshiba Corp 固体撮像装置およびその駆動方法
JP5212022B2 (ja) * 2008-10-30 2013-06-19 ソニー株式会社 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
JP5313766B2 (ja) 2009-05-21 2013-10-09 シャープ株式会社 固体撮像装置および電子情報機器
JP2011044879A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 固体撮像装置およびその駆動方法
JP5238673B2 (ja) * 2009-11-09 2013-07-17 株式会社東芝 固体撮像装置
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP5511541B2 (ja) * 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5456652B2 (ja) * 2010-12-06 2014-04-02 本田技研工業株式会社 固体撮像装置、撮像方法及び２足歩行ロボット
CN103886826B (zh) * 2012-12-21 2018-08-07 上海天马微电子有限公司 一种有机发光二极管显示阵列
US9491386B2 (en) * 2014-12-03 2016-11-08 Omnivision Technologies, Inc. Floating diffusion reset level boost in pixel cell
DE102016122831A1 (de) * 2015-11-26 2017-06-01 Odos Imaging Ltd. Bildgebendes System, Abstandsmessvorrichtung, Verfahren zum Betreiben des bildgebenden Systems und der Abstandsmessvorrichtung
JP6719958B2 (ja) * 2016-04-22 2020-07-08 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
US10110783B2 (en) * 2017-03-27 2018-10-23 Omnivision Technologies, Inc. Image sensor precharge boost
JP6970743B2 (ja) * 2017-04-12 2021-11-24 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2020020675A (ja) * 2018-08-01 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 計測装置
JP2021141516A (ja) * 2020-03-09 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR102631193B1 (ko) * 2023-10-23 2024-01-31 주식회사 뷰웍스 방사선 검출기의 리프레시 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051263A (ja) * 2000-08-03 2002-02-15 Sony Corp 固体撮像装置およびカメラシステム
CN1374701A (zh) * 2000-10-13 2002-10-16 佳能株式会社 图象摄取装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619445A (en) * 1970-12-28 1997-04-08 Hyatt; Gilbert P. Analog memory system having a frequency domain transform processor
US4782394A (en) * 1985-06-03 1988-11-01 Canon Kabushiki Kaisha Image pickup apparatus having saturation prevention control modes
JP2708455B2 (ja) 1988-03-25 1998-02-04 株式会社日立製作所 固体撮像装置
US4973833A (en) * 1988-09-28 1990-11-27 Minolta Camera Kabushiki Kaisha Image sensor including logarithmic converters
KR950002084A (ko) * 1993-06-22 1995-01-04 오가 노리오 전하전송장치
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6021172A (en) * 1994-01-28 2000-02-01 California Institute Of Technology Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter
US6166768A (en) * 1994-01-28 2000-12-26 California Institute Of Technology Active pixel sensor array with simple floating gate pixels
JPH08149376A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 固体撮像装置
US5898168A (en) * 1997-06-12 1999-04-27 International Business Machines Corporation Image sensor pixel circuit
US5891145A (en) * 1997-07-14 1999-04-06 Sdgi Holdings, Inc. Multi-axial screw
JP3814379B2 (ja) 1997-09-01 2006-08-30 キヤノン株式会社 光電変換装置
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
JP4127732B2 (ja) * 1998-07-10 2008-07-30 オリンパス株式会社 撮像装置
JP3415775B2 (ja) * 1998-07-17 2003-06-09 シャープ株式会社 固体撮像装置
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6388242B1 (en) * 1998-10-14 2002-05-14 Photobit Corporation Micro power micro-sized CMOS active pixel
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
US6825878B1 (en) * 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
JP2000253315A (ja) * 1999-03-01 2000-09-14 Kawasaki Steel Corp Ｃｍｏｓイメージセンサ
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
JP4397105B2 (ja) * 1999-06-28 2010-01-13 富士通株式会社 固体撮像装置
US6252462B1 (en) * 1999-06-30 2001-06-26 Raytheon Company Capacitor transimpedance amplifier ( CTIA) with shared load
JP4296638B2 (ja) * 1999-07-12 2009-07-15 ソニー株式会社 固体撮像素子およびカメラシステム
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP4179719B2 (ja) * 1999-10-07 2008-11-12 株式会社東芝 固体撮像装置
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP2001285717A (ja) 2000-03-29 2001-10-12 Toshiba Corp 固体撮像装置
JP4040261B2 (ja) * 2001-03-22 2008-01-30 富士フイルム株式会社 固体撮像装置とその駆動方法
US6937278B2 (en) * 2001-04-02 2005-08-30 Micron Technology, Inc. Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
US6917027B2 (en) * 2001-04-04 2005-07-12 Micron Technology Inc. Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device
US7224389B2 (en) * 2001-07-16 2007-05-29 Cypress Semiconductor Corporation (Belgium) Bvba Method to adjust the signal level of an active pixel and corresponding active pixel
JP4434530B2 (ja) * 2001-09-17 2010-03-17 ソニー株式会社 固体撮像装置
JP3846572B2 (ja) * 2001-09-20 2006-11-15 ソニー株式会社 固体撮像装置
DE60332005D1 (de) * 2002-02-12 2010-05-20 Sony Corp Festkörper-abbildungsvorrichtung und kamerasystem
JP3854887B2 (ja) * 2002-04-05 2006-12-06 キヤノン株式会社 光電変換装置
TWI225232B (en) * 2002-07-12 2004-12-11 Toshiba Matsushita Display Tec Display device
US7375748B2 (en) * 2002-08-29 2008-05-20 Micron Technology, Inc. Differential readout from pixels in CMOS sensor
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US6888573B2 (en) * 2002-10-31 2005-05-03 Motorola, Inc. Digital pixel sensor with anti-blooming control
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US7417677B2 (en) * 2003-08-08 2008-08-26 Micron Technology, Inc. Lag cancellation in CMOS image sensors
US7456885B2 (en) * 2003-08-22 2008-11-25 Micron Technology, Inc. Per column one-bit ADC for image sensors
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP4534466B2 (ja) * 2003-11-18 2010-09-01 富士ゼロックス株式会社 携帯端末装置
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
US20060092316A1 (en) * 2004-11-03 2006-05-04 Gazeley William G Boost signal interface method and apparatus
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP4420913B2 (ja) 2006-08-01 2010-02-24 アルメタックス株式会社 複層板状部材のシール部構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051263A (ja) * 2000-08-03 2002-02-15 Sony Corp 固体撮像装置およびカメラシステム
CN1374701A (zh) * 2000-10-13 2002-10-16 佳能株式会社 图象摄取装置

Also Published As

Publication number Publication date
US20050062867A1 (en) 2005-03-24
US7176462B2 (en) 2007-02-13
CN100444395C (zh) 2008-12-17
EP2378763A2 (en) 2011-10-19
EP1515540B1 (en) 2017-01-04
CN1601753A (zh) 2005-03-30
JP4161855B2 (ja) 2008-10-08
TWI258311B (en) 2006-07-11
KR101143641B1 (ko) 2012-05-09
TW200514448A (en) 2005-04-16
US20060285000A1 (en) 2006-12-21
CN101304471A (zh) 2008-11-12
KR20050026897A (ko) 2005-03-16
JP2005086595A (ja) 2005-03-31
KR20110132540A (ko) 2011-12-08
EP2378763A3 (en) 2012-03-28
EP2378764B1 (en) 2020-11-18
EP2378764A2 (en) 2011-10-19
EP2378764A3 (en) 2012-03-28
EP1515540A3 (en) 2007-11-28
EP2378763B1 (en) 2017-08-16
KR101186734B1 (ko) 2012-09-28
US7511275B2 (en) 2009-03-31
EP1515540A2 (en) 2005-03-16

Similar Documents

Publication Publication Date Title
CN101304471B (zh) 半导体器件
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
EP2244455B1 (en) Physical quantity detecting device and imaging apparatus
US7474246B2 (en) AD converter device, physical quantity distribution detecting unit and imaging apparatus
US8274590B2 (en) Solid-state imaging device driving method
US8072528B2 (en) Solid state imaging device and camera system
EP1492334A1 (en) Solid-state image pickup device
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
CN102110701A (zh) 固态成像装置和成像系统
JP2010056965A (ja) 固体撮像装置
US20150357369A1 (en) Solid-state imaging device
JP2012010008A (ja) 撮像素子及び撮像装置
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
CN112019780A (zh) 一种cmos图像传感器的读出电路及读出电路去横纹噪声方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

CF01 Termination of patent right due to non-payment of annual fee