JPWO2016204225A1 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

Abstract

固体撮像装置１０は、蓄積期間（露光期間）に光電変換により生成した電荷を蓄積する光電変換素子であるフォトダイオードＰＤと、フォトダイオードに蓄積された電荷を転送期間に転送可能な電荷転送ゲート部としての転送トランジスタＴＧ−Ｔｒと、蓄積期間（露光期間）に、転送トランジスタＴＧ−Ｔｒのゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する状態制御部７０とを有する。これにより、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となる。

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。

光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。

ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。

ＣＭＯＳイメージセンサの各画素は、たとえば１個のフォトダイオードに対して、転送ゲートとしての転送トランジスタ、リセットゲートとしてのリセットトランジスタ、ソースフォロワゲート（増幅ゲート）としてのソースフォロワトランジスタ、および選択ゲートとしての選択トランジスタの４素子を能動素子として含んで構成される（たとえば特許文献１参照）。
また、各画素には、フォトダイオードの蓄積期間にフォトダイオードから溢れるオーバーフロー電荷を排出するためのオーバーフローゲート（オーバーフロートランジスタ）が設けられてもよい。

転送トランジスタは、フォトダイオードと出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。
転送トランジスタは、フォトダイオードの電荷蓄積期間には非導通状態に保持され、フォトダイオードの蓄積電荷をフローディングディフュージョンに転送する転送期間に、ゲートに駆動信号が印加されて導通状態に保持され、フォトダイオードで光電変換された電荷をフローティングディフュージョンＦＤに転送する。

リセットトランジスタは、電源ラインとフローティングディフュージョンＦＤとの間に接続されている。
リセットトランジスタは、そのゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源ラインの電位にリセットする。

フローティングディフュージョンＦＤには、ソースフォロワトランジスタのゲートが接続されている。ソースフォロワトランジスタは、選択トランジスタを介して垂直信号線に接続され、画素部外の負荷回路の定電流源とソースフォロアを構成している。
そして、制御信号（アドレス信号またはセレクト信号)が選択トランジスタのゲートに与えられ、選択トランジスタがオンする。
選択トランジスタがオンすると、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線に出力する。垂直信号線を通じて、各画素から出力された電圧は、画素信号読み出し回路としての列並列処理部に出力される。

また、各画素において、フォトダイオード（ＰＤ）としては、埋め込みフォトダイオード（Ｂｕｒｉｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＢＰＤ）が広く用いられている。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなるおそれがある。
埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
なお、フォトダイオード（ＰＤ）の感度は、たとえば露光時間を変えたりすることで変更できる。

特開２００５−２２３６８１号公報

ところが、上述した固体撮像装置（イメージセンサ）においては、フォトダイオードの蓄積期間中は、電荷を転送する機能を有する転送トランジスタまたはオーバーフロートランジスタは、非導通状態に保持されるが、蓄積時の余剰電荷を排出するために常時空乏化されており、暗電流が増加するという欠点がある。

本発明は、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。

本発明の第１の観点の固体撮像装置は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する状態制御部とを有する。

本発明の第２の観点は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、を有する固体撮像装置の駆動方法であって、少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する。

本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する状態制御部と、を含む。

本発明によれば、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することができる。

図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 図２（Ａ）および図２（Ｂ）は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。 図３は、本第１の実施形態に係る画素の一例を示す回路図である。 図４は、本第１の実施形態に係る画素における、埋め込み型フォトダイオード、転送トランジスタ、フローティングディフュージョンの断面を簡略的に示す図である。 図５は、Ｓｉ/絶縁層界面のＧＲセンタにおける電子と正孔（ホール）の振る舞いについて説明するための図である。 図６（Ａ）〜図６（Ｃ）は、本実施形態に係る読み出し回路における列信号処理回路の構成例を示す図である。 図７（Ａ）および図７（Ｂ）は、第１の実施形態に係る読み出し動作を説明するための図である。 図８（Ａ）〜図８（Ｃ）は、転送トランジスタのゲート電極へのゲートバイアスにおける空乏領域の状態と、暗電流、ブルーミング、飽和の抑制状態との関係を示す図である。 図９（Ａ）〜図９（Ｃ）は、転送トランジスタのゲート電極に、転送ゲート用パルスを印加した場合、中間電圧を印加した場合、および基板等にパルスを印加した場合と、暗電流、ブルーミング、飽和の抑制状態との関係をポテンシャル遷移で示す図である。 図１０は、光電変換特性においてブルーミングがパルス化によって抑制されることを示す図である。 図１１は、本第１の実施形態において、パルス化に伴いゲート電極下の埋め込みチャネルを経由してのオーバーフロー機能を容易に実現することができることを説明するための図である。 図１２（Ａ）および図１２（Ｂ）は、本発明の第２の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図１３（Ａ）および図１３（Ｂ）は、本発明の第３の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図１４は、本第４の実施形態に係る画素の一例を示す回路図である。 図１５（Ａ）および図１５（Ｂ）は、本発明の第４の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図１６（Ａ）および図１６（Ｂ）は、本発明の第５の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図１７（Ａ）および図１７（Ｂ）は、本発明の第６の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図１８は、本第７の実施形態に係る画素の一例を示す回路図である。 図１９（Ａ）および図１９（Ｂ）は、本発明の第７の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図２０は、本第８の実施形態に係る画素の一例を示す回路図である。 図２１（Ａ）および図２１（Ｂ）は、本発明の第８の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図２２は、本第９の実施形態に係る画素の一例を示す回路図である。 図２３（Ａ）および図２３（Ｂ）は、本発明の第９の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図２４は、本第１０の実施形態に係る画素の一例を示す回路図である。 図２５（Ａ）および図２５（Ｂ）は、本発明の第１０の実施形態に係る状態制御部によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。 図２６は、本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。

１０・・・固体撮像装置、２０・・・画素部、３０・・・垂直走査回路、４０・・・水平走査回路、５０・・・読み出し回路、６０・・・タイミング制御回路、７０・・・状態制御部、８０・・・読み出し部、１００・・・電子機器、１１０・・・ＣＭＯＳイメージセンサ、１２０・・・光学系、１３０・・・信号処理回路（ＰＲＣ）。

以下、本発明の実施形態を図面に関連付けて説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。

この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０およびタイミング制御回路６０を含んで状態制御部７０が構成される。
また、これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部８０が構成される。

本実施形態において、固体撮像装置１０は、後で詳述するように、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となるように、画素部２０に配置される画素の光電変換素子（フォトダイオード）に蓄積された電荷を転送可能な電荷転送ゲート部としての転送トランジスタ（またはオーバーフローゲート）のゲート下の状態を、蓄積期間（露光期間）に、状態制御部７０が、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する。
状態制御部７０は、たとえば転送トランジスタのゲート電極に間欠的（あるいは周期的）な電圧信号であるパルスを印加することにより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する。換言すれば、状態制御部７０は、パルスを印加することにより、ゲート電極下における空乏化を抑制する。

図２（Ａ）および図２（Ｂ）は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
図２（Ａ）はシャッタースキャン、露光期間、読み出しスキャンの関係を示し、図２（Ｂ）はシャッタースキャンおよび読み出しスキャンの具体的な動作タイミングを示している。

通常の画素読み出し動作においては、読み出し部８０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われるが、状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御は、シャッタースキャン期間ＰＳＨＴの蓄積期間（露光期間）ＥＸＰに行われる。

また、本実施形態において、読み出し部８０は、一つの読み出しスキャン期間ＰＲＤＯに、リセット期間ＰＲに続く第１読み出し期間ＰＲＤ１にリセット電圧Ｖｒｓｔを読み出す第１読み出しと、リセット期間ＰＲに続く第１読み出し期間ＰＲＤ１後に行われる転送期間ＰＴ後の第２読み出し期間ＰＲＤ２において、光電変換素子の蓄積電荷に応じた信号電圧Ｖｓｉｇを読み出す第２読み出しと、を行うことが可能に構成されている。

以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御等について詳述する。

（画素部２０および画素ＰＸＬの構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。

図３は、本第１の実施形態に係る画素の一例を示す回路図である。

この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
このフォトダイオードＰＤに対して、電荷転送ゲート部としての転送トランジスタＴＧ−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ−Ｔｒ、および選択素子としての選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。

フォトダイオードＰＤとしては、たとえば埋め込みフォトダイオード（Ｂｕｒｉｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＢＰＤ）が用いられる。
フォトダイオードＰＤを形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなるおそれがある。
埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオードＰＤの電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。

フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。

転送トランジスタＴＧ−Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）の間に接続され、制御線ＴＧを通じて制御される。
転送トランジスタＴＧ−Ｔｒは、状態制御部７０の制御の下、たとえば読み出しスキャン時に、制御線ＴＧが所定レベルＬＶ（たとえば電源電圧レベル）のハイレベルＨの期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。

そして、本第１の実施形態において、転送トランジスタＴＧ−Ｔｒは、図２（Ｂ）に示すように、状態制御部７０の制御の下、たとえばシャッタースキャン期間ＰＳＨＴ中の蓄積期間（露光期間）ＥＸＰに、制御線ＴＧに所定レベルより低い中間レベルＬＭに設定される間欠的（あるいは周期的）な電圧信号である転送ゲート用パルスＰＬＳＴが印加される。
このように、転送トランジスタＴＧ−Ｔｒは、ゲート電極にパルスＰＬＳＴが印加されることにより、ゲート電極下が、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御される。
換言すれば、転送トランジスタＴＧ−Ｔｒは、ゲート電極に、パルスＰＬＳＴが印加されることにより、ゲート電極下における空乏化が抑制される。

なお、転送ゲート用パルスＰＬＳＴのレベルは、状態制御部７０によりを調整可能である。
本実施形態において，図２（Ｂ）に示すように、印加する転送ゲート用パルスＰＬＳＴのレベル（電位）ＬＰは、所定レベルＬＶ、たとえば電源電圧レベルと、基準レベルＬＲ，たとえばグランドレベルとの間の中間レベルＬＭに設定される。すなわちパルスのレベルＬＰは、｛ＬＲ＜ＬＰ（＝ＬＭ）＜ＬＶ｝の関係をもって設定される。

図４は、本第１の実施形態に係る画素における、埋め込み型フォトダイオード、転送トランジスタ、フローティングディフュージョンの断面を簡略的に示す図である。

埋め込み型フォトダイオードＢＰＤは、表面側からシール層としての第１導電型のｐ＋層２０１、電荷蓄積部としての第２導電型のｎ−層２０２が形成されている。符号２０３はｐ−領域を、２０４はフローティングディフュージョンＦＤを形成するｎ＋層を示している。
フォトダイオードＰＤの側部に所定幅のｐ−領域２０３をおいてｎ＋層２０４が形成され、所定幅のｐ−領域２０３上にゲート酸化膜を介して転送トランジスタＴＧ−Ｔｒのゲート電極（ＧＴ）２０５が形成されている。

転送トランジスタＴＧ−Ｔｒは、上述したように蓄積期間（露光期間）ＥＸＰに、ゲート電極に対して任意の電圧であるパルスＰＬＳＴを印加したときに、ゲート電極２０５下のポテンシャルプロファイル（Ｐｏｔｅｎｔｉａｌ Ｐｒｏｆｉｌｅ）が埋め込み型となっていてもよい。そして、ゲート電極下のポテンシャルプロファイルにおいて、その最小点が印加する電圧信号であるパルスで制御可能である。
このように、本実施形態では、転送トランジスタＴＧ−Ｔｒのゲート電極下のいわゆる転送電極部が埋め込み型チャネルにより形成されてもよい。
転送トランジスタＴＧ−Ｔｒは、蓄積期間（露光期間）ＥＸＰに、ゲート電極に対して任意の電圧レベルであるパルスＰＬＳＴを印加することによって、ゲート電極２０５下において、多数キャリアをＳｉ/絶縁層界面に集め、Ｓｉ/絶縁層界面のジェネレーションリコンビネーションセンタ（ＧＲセンタ）に埋めることができる。

図５は、Ｓｉ/絶縁層界面のＧＲセンタにおける電子と正孔（ホール）の振る舞いについて説明するための図である。
ＧＲセンタでは、電子と正孔（ホール）との再結合が生じる。
ＧＲセンサでは、図５に示すように、再結合され、あるいは生成されたホールまたは電子によって占有される。
そして、蓄積期間（露光期間）ＥＸＰに、ゲート電極に対して任意の電圧レベルであるパルスＰＬＳＴを印加することを通して、ＧＲセンタからの電子の生成が抑制され、ホールで占有されたＧＲセンタを得ることができる。
これにより、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することができる。

リセットトランジスタＲＳＴ−Ｔｒは、図３に示すように、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、状態制御部７０の制御の下、たとえば読み出しスキャン時に、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。

本第１の実施形態において、リセットトランジスタＲＳＴ−Ｔｒは、状態制御部７０の制御の下、たとえばシャッタースキャン期間ＰＳＨＴ中の蓄積期間（露光期間）ＥＸＰに、制御線ＲＳＴに所定レベルＬＶに設定される、間欠的（あるいは周期的）な電圧信号であるリセットゲート用パルスＰＬＳＲが印加される。
リセットトランジスタＲＳＴ−Ｔｒは、ゲート電極に、パルスＰＬＳＲが印加されることにより、ゲート電極下における空乏化が抑制される。
リセットゲート用パルスＰＬＳＲは、転送ゲート用パルスＰＬＳＴと同相のパルス信号であり、そのレベルは所定レベル（電源電圧レベル）ＬＶであり、転送ゲート用パルスＰＬＳＴのレベル（中間レベルＬＭ）より大きい。

ソースフォロワトランジスタＳＦ−Ｔｒと選択トランジスタＳＥＬ−Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
ソースフォロワトランジスタＳＦ−Ｔｒは、選択トランジスタＳＥＬ−Ｔｒを介して列出力信号線ＬＳＧＮに接続され、画素部２０外で出力信号線ＬＳＧＮに接続された負荷回路とでソースフォロワを構成している。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し電圧（信号）ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。

画素部２０には、画素ＰＸＬがＮ行×Ｍ列配置されているので、各制御線ＳＥＬ、ＲＳＴ、ＴＧはそれぞれＮ本、垂直信号線ＬＳＧＮはＭ本ある。
図１においては、各制御線ＳＥＬ、ＲＳＴ、ＴＧを１本の行走査制御線として表している。

垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。

上述したように、通常の画素読み出し動作においては、読み出し部８０の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。

前述したように、図２（Ａ）および図２（Ｂ）は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示している。

選択トランジスタＳＥＬ−Ｔｒのオン（導通）、オフ（非導通）を制御する制御線ＳＥＬは、シャッタースキャン期間ＰＳＨＴにはＬレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが非導通状態に保持され、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
シャッタースキャン期間ＰＳＨＴにおいては、まず、制御線ＲＳＴがＨレベルの期間に所定期間制御線ＴＧがＨレベルに設定されて、リセットトランジスタＲＳＴ−Ｔｒおよび転送トランジスタＴＧ−Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
そして、前述したように、シャッタースキャン期間ＰＳＨＴの蓄積期間（露光期間）ＥＸＰに、制御線ＴＧに所定レベルＬＶにより低い中間レベルＬＭに設定される間欠的（あるいは周期的）な電圧信号である転送ゲート用パルスＰＬＳＴが印加される。このように、転送トランジスタＴＧ−Ｔｒは、ゲート電極にパルスＰＬＳＴが印加されることにより、ゲート電極下が、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御される。
このとき、リセットトランジスタＲＳＴ−Ｔｒは、状態制御部７０の制御の下、たとえばシャッタースキャン期間ＰＳＨＴ中の蓄積期間（露光期間）ＥＸＰに、制御線ＲＳＴに、所定レベルＬＶに設定される、間欠的（あるいは周期的）な電圧信号であるリセットゲート用パルスＰＬＳＲが印加される。

読み出しスキャン期間ＰＲＤＯには、制御線ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤがリセットされ、このリセット期間ＰＲ後の第１読み出し期間ＰＲＤ１にリセット状態の画素読み出し電圧であるリセット電圧Ｖｒｓｔが読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御線ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の第２読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた画素読み出し電圧である信号電圧Ｖｓｉｇが読み出される。

読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。

読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。

このように、読み出し回路４０は、たとえば図６（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図６（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図６（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。

水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。

タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。

状態制御部７０は、上述したように、シャッタースキャン期間ＰＳＨＴ中の蓄積期間（露光期間）ＥＸＰに、転送トランジスタＴＧ−Ｔｒのゲート電極２０５下の状態を、ゲート電極２０５に中間レベルＬＭの転送ゲート用パルスＰＬＳＴを印加することにより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する。
換言すれば、状態制御部７０は、転送トランジスタＴＧ−Ｔｒのゲート電極に、パルスＰＬＳＴを印加することにより、ゲート電極下における空乏化を抑制し、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制する。
これと並行して、状態制御部７０は、シャッタースキャン期間ＰＳＨＴ中の蓄積期間（露光期間）ＥＸＰにおいて、リセットトランジスタＲＳＴ−Ｔｒのゲート電極に、制御線ＲＳＴに所定レベルＬＶに設定される、間欠的（あるいは周期的）な電圧信号であるリセットゲート用パルスＰＬＳＲを印加する。
これにより、転送トランジスタＴＧ−Ｔｒの近傍領域の空乏化が抑制され、さらに暗電流を抑制することが可能となる。

以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本第１の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明する。

図７（Ａ）および図７（Ｂ）は、第１の実施形態に係る読み出し動作を説明するための図である。
図７（Ａ）が画素の等価回路を示し、図７（Ｂ）が動作波形を示している。

シャッタースキャン期間ＰＳＨＴにおいては、選択トランジスタＳＥＬ−Ｔｒのオン（導通）、オフ（非導通）を制御する制御線ＳＥＬがＬレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが非導通状態に保持される。
シャッタースキャンＰＳＨＴにおいては、まず、たとえば制御線ＲＳＴがＨレベルの期間に所定期間制御線ＴＧがＨレベルに設定されて、リセットトランジスタＲＳＴ−Ｔｒおよび転送トランジスタＴＧ−Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。

フォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされた後の蓄積期間（露光期間）ＥＸＰに、制御線ＴＧに所定レベルＬＶより低い中間レベルＬＭに設定される転送ゲート用パルスＰＬＳＴが印加される。
転送トランジスタＴＧ−Ｔｒは、ゲート電極にパルスＰＬＳＴが印加されることにより、ゲート電極下が、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御される。
これにより、転送トランジスタＴＧ−Ｔｒのゲート電極下における空乏化が抑制され、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流が抑制される。
また、これと並行して、シャッタースキャン期間中の蓄積期間（露光期間）ＥＸＰにおいて、リセットトランジスタＲＳＴ−Ｔｒのゲート電極に、制御線ＲＳＴを通じて所定レベルＬＶに設定されるリセットゲート用パルスＰＬＳＲが印加される。
これにより、転送トランジスタＴＧ−Ｔｒの近傍領域の空乏化が抑制され、暗電流が確実に抑制される。

続いて、読み出し動作は、シャッタースキャンから読み出しスキャンに移行する。
読み出しスキャン期間ＰＲＤＯにおいては、図７（Ｂ）に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ−Ｔｒが導通状態となる。
この選択状態において、図７（Ｂ）に示すように、リセット期間ＰＲ１にリセットトランジスタＲＳＴ−Ｔｒが、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
このリセット期間ＰＲ１が経過した後（リセットトランジスタＲＳＴ−Ｔｒが非導通状態）、転送期間ＰＴ１が開始されるまでの期間が、リセット状態時のリセット電圧Ｖｒｓｔを読み出す第１読み出し期間ＰＲＤ１となる。

リセット期間ＰＲ１後の第１読み出し期間ＰＲＤ１にリセット状態の画素読み出し電圧であるリセット電圧Ｖｒｓｔが垂直信号線ＬＳＧＮを通して読み出される。このとき、リセット電圧Ｖｒｓｔは、読み出し回路４０に供給されて、たとえば保持される。

ここで、第１読み出し期間ＰＲＤ１が終了し、転送期間ＰＴ１となる。
図７（Ｂ）に示すように、転送期間ＰＴ１に転送トランジスタＴＧ−Ｔｒが、制御線ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この転送期間ＰＴ１が経過した後（転送トランジスタＴＧ−Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた信号電圧Ｖｓｉｇを読み出す第２読み出し期間ＰＲＤ２となる。

上述したように、第１読み出し期間ＰＲＤ１後に、所定期間、制御線ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ１後の第２読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた画素読み出し電圧である信号電圧Ｖｓｉｇが読み出される。
このとき、信号電圧Ｖｓｉｇは、読み出し回路４０に供給されて、たとえば保持される。

そして、たとえば読み出し部８０の一部を構成する読み出し回路４０において、第２読み出し期間ＰＲＤ２に読み出された信号電圧Ｖｓｉｇと第１読み出し期間ＰＲＤ１に読み出されたリセット電圧Ｖｒｓｔとの差分（Ｖｓｉｇ−Ｖｒｓｔ）がとられてＣＤＳ処理が行われる。

以上説明したように、本第１の実施形態によれば、状態制御部７０が、シャッタースキャン期間中の蓄積期間（露光期間）ＥＸＰに、転送トランジスタＴＧ−Ｔｒのゲート電極２０５下の状態を、ゲート電極２０５に中間レベルＬＭの転送ゲート用パルスＰＬＳＴを印加することにより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する。
このように、本第１の実施形態にすれば、状態制御部７０は、転送トランジスタＴＧ−Ｔｒのゲート電極に、パルスＰＬＳＴを印加することにより、ゲート電極下における空乏化を抑制し、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となり、ゲート電極下のＧＲセンタからの暗電流に起因する画像欠陥を低減することが可能となり、ひいては高画質化を実現することが可能となる利点がある。

図８（Ａ）〜図８（Ｃ）は、転送トランジスタのゲート電極へのゲートバイアスにおける空乏領域の状態と、暗電流、ブルーミング、飽和の抑制状態との関係を示す図である。
図８（Ａ）〜図８（Ｃ）において、符号ＤＰＬで示す領域が空乏領域である。

図８（Ａ）は、本第１の実施形態において、転送トランジスタＴＧ−Ｔｒのゲート電極に、負のゲートバイアスＶｇを印加することにより、ゲート電極下における空乏化を抑制した場合を示している。
この場合、ゲート電極下の略全域における空乏化を抑制できることから、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となる。ただし、この場合、ブルーミングには十分な効果は得られない。

図８（Ｂ）は、転送トランジスタＴＧ−Ｔｒのゲート電極に、本実施形態のパルスＰＬＳＴ等を印加せずに、ゲート電極下に空乏化領域と空乏化を抑制した領域が混在する場合を示している。
図８（Ｃ）は、転送トランジスタＴＧ−Ｔｒのゲート電極に、本実施形態のパルスＰＬＳＴを印加せずに、正のゲート場合を印加して、ゲート電極下の略全域に空乏化領域が存在する場合を示している。
この場合、ゲート電極下の略全域における空乏化を抑制できないことから、飽和出力を損ない、暗電流を抑制することが困難となる。ただし、ブルーミングには十分な効果が得られる。

図９（Ａ）〜図９（Ｃ）は、転送トランジスタのゲート電極に、転送ゲート用パルスを印加した場合、中間電圧を印加した場合、および基板等にパルスを印加した場合と、暗電流、ブルーミング、飽和の抑制状態との関係をポテンシャル遷移で示す図である。
図１０は、光電変換特性においてブルーミングがパルス化によって抑制されることを示す図である。

図９（Ａ）は、本第１の実施形態において、転送トランジスタＴＧ−Ｔｒのゲート電極に、負のゲートバイアスＶｇでなく転送ゲート用パルスＰＬＳＴを印加することにより、ゲート電極下における空乏化を抑制した場合を示している。
この場合、ゲート電極下の略全域における空乏化を抑制できることから、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となる。そしてこの場合、図８（Ａ）の負のゲートバイアスの場合と異なり、図１０に示すように、パルス化によってブルーミングにも十分な効果が得られる。

図９（Ｂ）は、転送トランジスタＴＧ−Ｔｒのゲート電極に、本実施形態のパルスＰＬＳＴを印加せずに、一定の中間電圧を印加した場合を示している。
この場合、ゲート電極下の略全域における空乏化を抑制できないことから、飽和出力を損ない、暗電流を抑制することが困難となる。ただし、ブルーミングには十分な効果が得られる。

図９（Ｃ）は、本第１の実施形態において、転送トランジスタＴＧ−Ｔｒのゲート電極の他の部分に、パルスを印加した場合を示している。
この場合、蓄積時の余剰電荷を排出する機能を損なうことなく、暗電流を抑制することが可能となる。ただし、この場合、ブルーミングには十分な効果は得られない。

また、本第１の実施形態においては、ゲート電極下の埋め込みチャネルを経由してのオーバーフロー機能を容易に実現することができる。
図１１は、本第１の実施形態において、パルス化に伴いゲート電極下の埋め込みチャネルを経由してのオーバーフロー機能を容易に実現することができることを説明するための図である。
図１１において、横軸がＳｉの深さを、縦軸がポテンシャルを示している。

従来は、ゲート電極下をアキュムレーション状態にして、かつ、オーバーフローパスをポテンシャル設計することは容易ではなかった。特に、フォトダイオードに電荷が蓄積されるとその変調によりオーバーフローバスが有効でなくなる。
また、蓄積期間中にフローティングディフュージョンＦＤの電位を高く設定し変調させ、オーバーフローを有効にする方法も考えられるが、電源電圧や読み出し系回路に制約が生じる。

これに対して、本第１の実施形態によれば、図１１に示すように、パルス化に伴いゲート電極下の埋め込みチャネルを経由してのオーバーフロー機能を容易に実現することができる。
また、本第１の実施形態によれば、飽和電荷量を最適値に、外部よりあるいは自動的に調整することができる。

また、本第１の実施形態によれば、状態制御部７０が、シャッタースキャン期間中の蓄積期間（露光期間）ＥＸＰにおいて、転送ゲート用パルスＰＬＳＴの印加に並行して、リセットトランジスタＲＳＴ−Ｔｒのゲート電極に、制御線ＲＳＴを通じて所定レベルＬＶに設定される、間欠的（あるいは周期的）な電圧信号であるリセットゲート用パルスＰＬＳＲを印加する。
これにより、転送トランジスタＴＧ−Ｔｒの近傍領域の空乏化を抑制しさらに暗電流を抑制することが可能となり，ひいてはさらなる高画質化を実現することが可能となる利点がある。

（第２の実施形態）
図１２（Ａ）および図１２（Ｂ）は、本発明の第２の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１２（Ａ）が画素の等価回路を示し、図１２（Ｂ）が動作波形を示している。

本第２の実施形態が、第１の実施形態と異なる点は、次の通りである。
第１の実施形態では、状態制御部が、シャッタースキャン期間中の蓄積期間（露光期間）ＥＸＰにおいて、転送ゲート用パルスＰＬＳＴの印加に並行して、リセットトランジスタＲＳＴ−Ｔｒのゲート電極に、制御線ＲＳＴを通じて所定レベルＬＶに設定される、間欠的（あるいは周期的）な電圧信号であるリセットゲート用パルスＰＬＳＲを印加する。
これに対して、本第２の実施形態においては、リセットトランジスタＲＳＴ−Ｔｒのゲート電極に、制御線ＲＳＴを通じて所定レベルＬＶに設定される、一定の電圧信号ＶＲを印加する。

本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。

（第３の実施形態）
図１３（Ａ）および図１３（Ｂ）は、本発明の第３の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１３（Ａ）が画素の等価回路を示し、図１３（Ｂ）が動作波形を示している。

本第３の実施形態が、第１の実施形態と異なる点は、次の通りである。
第３の実施形態においては、状態制御部が、シャッタースキャン期間中の蓄積期間（露光期間）ＥＸＰにおいて、転送ゲート用パルスＰＬＳＴの印加に並行して、リセットトランジスタＲＳＴ−Ｔｒのゲート電極にパルスを印加する代わりに、基板ウェルのポテンシャルを安定させるために、グランドライン（ＧＮＤ）に転送ゲート用パルスＰＬＳＴと逆位相のパルスＩＰＬＳＧを印加している。

本第３の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、基板ウェルのポテンシャルを安定させることができる。

（第４の実施形態）
図１４は、本第４の実施形態に係る画素の一例を示す回路図である。
図１５（Ａ）および図１５（Ｂ）は、本発明の第４の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１５（Ａ）が画素の等価回路を示し、図１５（Ｂ）が動作波形を示している。

本第４の実施形態が、第１の実施形態と異なる点は、次の通りである。
第４の実施形態においては、画素ＰＸＬＡが、図３の構成に加えて、フォトダイオードＰＤのカソード側（電荷蓄積部側）と電源線ＶＤＤとの間に、フォトダイオードＰＤから溢れる電荷を排出するためのオーバーフローゲートトランジスタＯＦＧ−Ｔｒが接続されている。
オーバーフローゲートトランジスタＯＦＧ−Ｔｒのゲート電極が制御線ＯＦＧに接続され、転送ゲート用パルスＰＬＳＴの代わりに、オーバーフローゲートトランジスタＯＦＧ−Ｔｒのゲート電極に、制御線ＯＦＧを通じて中間レベルＬＭのオーバーフローゲート用パルスＰＬＳＯＦが印加される。
そして、転送トランジスタＴＧ−Ｔｒのゲート電極に、基板ウェルのポテンシャルを安定させるために、オーバーフローゲート用パルスＰＬＳＯＦと逆位相のパルスＩＰＬＳＯＦを印加している。

本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、基板ウェルのポテンシャルを安定させることができる。

（第５の実施形態）
図１６（Ａ）および図１６（Ｂ）は、本発明の第５の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１６（Ａ）が画素の等価回路を示し、図１６（Ｂ）が動作波形を示している。

本第５の実施形態が、第４の実施形態と異なる点は、次の通りである。
第５の実施形態においては、転送トランジスタＴＧ−Ｔｒのゲート電極に、基板ウェルのポテンシャルを安定させるために、オーバーフローゲート用パルスＰＬＳＯＦと逆位相のパルスの代わりに、逆相の一定の電圧信号ＩＶＯＦを印加する。

本第５の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができる。

（第６の実施形態）
図１７（Ａ）および図１７（Ｂ）は、本発明の第６の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１７（Ａ）が画素の等価回路を示し、図１７（Ｂ）が動作波形を示している。

本第６の実施形態が、第４の実施形態と異なる点は、次の通りである。
第６の実施形態においては、基板ウェルのポテンシャルを安定させるために、転送トランジスタＴＧ−Ｔｒのゲート電極に、オーバーフローゲート用パルスＰＬＳＯＦと逆位相のパルスを印加する代わりに、グランドラインにオーバーフローゲート用パルスＰＬＳＯＦと逆位相のパルスＩＰＬＳＧＯＦを印加している。

本第６の実施形態によれば、上述した第４の実施形態の効果と同様の効果を得ることができる。

（第７の実施形態）
図１８は、本第７の実施形態に係る画素の一例を示す回路図である。
図１９（Ａ）および図１９（Ｂ）は、本発明の第７の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図１９（Ａ）が画素の等価回路を示し、図１９（Ｂ）が動作波形を示している。

本第７の実施形態が、第１の実施形態と異なる点は、次の通りである。
第７の実施形態においては、画素ＰＸＬＢが、一つのフローティングディフュージョンＦＤを２つのフォトダイオードＰＤ１，ＰＤ２および転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒで共有する画素共有構造を有している。
そして、本第７の実施形態の状態制御部は、基板ウェルのポテンシャルを安定させるために、共有される各転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒのゲート電極にはタイミングをずらして転送ゲート用パルスＰＬＳＴ１，ＰＬＳＴ２を印加する。

本第７の実施形態によれば、画素共有構造の場合も、上述した第１の実施形態の効果と同様の効果を得ることができる。

（第８の実施形態）
図２０は、本第８の実施形態に係る画素の一例を示す回路図である。
図２１（Ａ）および図２１（Ｂ）は、本発明の第８の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図２１（Ａ）が画素の等価回路を示し、図２１（Ｂ）が動作波形を示している。

本第８の実施形態が、第１の実施形態と異なる点は、次の通りである。
第８の実施形態においては、画素ＰＸＬＣが、一つのフローティングディフュージョンＦＤを４つのフォトダイオードＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４および転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒ，ＴＧ３−Ｔ，ＴＧ４−Ｔｒで共有する画素共有構造を有している。
そして、本第８の実施形態の状態制御部は、基板ウェルのポテンシャルを安定させるために、共有される各転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒ，ＴＧ３−Ｔｒ，ＴＧ４−Ｔｒのゲート電極にはタイミングをずらして転送ゲート用パルスＰＬＳＴ１，ＰＬＳＴ２，ＰＬＳＴ３，ＰＬＳＴ４を印加する。

本第８の実施形態によれば、画素共有構造の場合も、上述した第１の実施形態の効果と同様の効果を得ることができる。

（第９の実施形態）
図２２は、本第９の実施形態に係る画素の一例を示す回路図である。
図２３（Ａ）および図２３（Ｂ）は、本発明の第９の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図２３（Ａ）が画素の等価回路を示し、図２３（Ｂ）が動作波形を示している。

本第９の実施形態が、第４の実施形態と異なる点は、次の通りである。
第９の実施形態においては、画素ＰＸＬＤが、一つのフローティングディフュージョンＦＤを２つのフォトダイオードＰＤ１，ＰＤ２、転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒ、およびオーバーフローゲートトランジスタＯＦＧ１−Ｔｒ，ＯＦＧ２−Ｔｒで共有する画素共有構造を有している。
そして、本第９の実施形態の状態制御部は、基板ウェルのポテンシャルを安定させるために、共有される各オーバーフローゲートトランジスタＯＦＧ１−Ｔｒ，ＯＦＧ２−Ｔｒのゲート電極にはタイミングをずらしてオーバーフローゲート用パルスＰＬＳＯＦ１，ＰＬＳＯＦ２を印加する。

本第９の実施形態によれば、画素共有構造の場合も、上述した第４の実施形態の効果と同様の効果を得ることができる。

（第１０の実施形態）
図２４は、本第１０の実施形態に係る画素の一例を示す回路図である。
図２５（Ａ）および図２５（Ｂ）は、本発明の第１０の実施形態に係る状態制御部７０によるアキュムレーションしている状態とアキュムレーションしていない状態とを混在させる制御を含む読み出し動作について説明するための図である。
図２５（Ａ）が画素の等価回路を示し、図２５（Ｂ）が動作波形を示している。

本第１０の実施形態が、第４の実施形態と異なる点は、次の通りである。
第１０の実施形態においては、画素ＰＸＬＥが、一つのフローティングディフュージョンＦＤを４つのフォトダイオードＰＤ１，ＰＤ２、ＰＤ３、ＰＤ４、転送トランジスタＴＧ１−Ｔｒ，ＴＧ２−Ｔｒ、ＴＧ３−Ｔｒ，ＴＧ４−Ｔｒ、およびオーバーフローゲートトランジスタＯＦＧ１−Ｔｒ，ＯＦＧ２−Ｔｒ，ＯＦＧ３−Ｔｒ，ＯＦＧ４−Ｔｒで共有する画素共有構造を有している。
そして、本第９の実施形態の状態制御部は、基板ウェルのポテンシャルを安定させるために、共有される各オーバーフローゲートトランジスタＯＦＧ１−Ｔｒ，ＯＦＧ２−Ｔｒ，ＯＦＧ３−Ｔｒ，ＯＦＧ４−Ｔｒのゲート電極にはタイミングをずらしてオーバーフローゲート用パルスＰＬＳＯＦ１，ＰＬＳＯＦ２，ＰＬＳＯＦ３，ＰＬＳＯＦ４を印加する。

本第１０の実施形態によれば、画素共有構造の場合も、上述した第４の実施形態の効果と同様の効果を得ることができる。

以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。

図２６は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。

本電子機器１００は、図２６に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ１１０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。

信号処理回路１３０は、ＣＭＯＳイメージセンサ１１０の出力信号に対して所定の信号処理を施す。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。

上述したように、ＣＭＯＳイメージセンサ１１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

Claims (21)

1. 蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
   前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、
   少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する状態制御部と
   を有する固体撮像装置。
2. 前記状態制御部は、
   パルスを印加することより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する
   請求項１記載の固体撮像装置。
3. 前記電荷転送ゲート部は、
   前記光電変換素子に蓄積された電荷をフローティングディフュージョンに転送する転送トランジスタを含み、
   前記状態制御部は、
   少なくとも前記蓄積期間に、前記転送トランジスタのゲート電極に前記パルスを印加する
   請求項２記載の固体撮像装置。
4. 前記転送トランジスタの転送電極部が埋め込み型チャネルにより形成されている
   請求項３記載の固体撮像装置。
5. 前記状態制御部は、
   前記転送トランジスタのゲート電極に印加する前記パルスのレベルを所定レベルと基準レベルとの間の中間レベルに設定する
   請求項３記載の固体撮像装置。
6. リセット期間に前記フローティングディフュージョンを所定電位にリセットするリセットトランジスタを含み、
   前記状態制御部は、
   前記転送トランジスタのゲート電極に前記パルスを印加しつつ、前記リセットトランジスタのゲート電極に所定レベルの電圧信号を印加する
   請求項３記載の固体撮像装置。
7. 前記状態制御部は、
   前記リセットトランジスタのゲート電極に前記転送トランジスタのゲート電極に印加する転送ゲート用前記パルスと同相のリセットゲート用パルスを印加する
   請求項６記載の固体撮像装置。
8. 前記転送ゲート用前記パルスのレベルは前記リセットゲート用パルスの所定レベルより小さい
   請求項７記載の固体撮像装置。
9. 前記状態制御部は、
   グランドラインに、前記転送トランジスタのゲート電極に印加する前記パルスと逆位相のパルスを印加する
   請求項３記載の固体撮像装置。
10. 前記画素部は、
    一つの前記フローティングディフュージョンを複数の前記光電変換素子および前記転送トランジスタで共有する画素共有構造を有し、
    前記状態制御部は、
    共有される前記各転送トランジスタのゲート電極にはタイミングをずらして前記パルスを印加する
    請求項３記載の固体撮像装置。
11. 前記電荷転送ゲート部は、
    前記光電変換素子に蓄積された電荷をフローティングディフュージョンに転送する転送トランジスタと、
    前記光電変換素子から溢れる電荷を排出するオーバーフローゲートと、を含み、
    前記状態制御部は、
    少なくとも前記蓄積期間に、前記転送トランジスタのゲート電極および前記オーバーフローゲートのうち少なくとも前記オーバーフローゲートに前記パルスを印加する
    請求項２記載の固体撮像装置。
12. 前記状態制御部は、
    前記オーバーフローゲートのゲート電極に印加する前記パルスのレベルを所定レベルと基準レベルとの間の中間レベルに設定する
    請求項１１記載の固体撮像装置。
13. 前記状態制御部は、
    前記転送トランジスタのゲート電極に、前記オーバーフローゲートに印加する前記パルスと逆位相のパルスを印加する
    請求項１１記載の固体撮像装置。
14. 前記状態制御部は、
    前記転送トランジスタのゲート電極に、前記オーバーフローゲートに印加する前記パルスと逆位相の電圧信号を印加する
    請求項１１記載の固体撮像装置。
15. 前記状態制御部は、
    グランドラインに、前記オーバーフローゲートに印加する前記パルスと逆位相のパルスを印加する
    請求項１１記載の固体撮像装置。
16. 前記画素部は、
    一つの前記フローティングディフュージョンを複数の前記光電変換素子、前記転送トランジスタ、および前記オーバーフローゲートで共有する画素共有構造を有し、
    前記状態制御部は、
    共有される前記各オーバーフローゲートにはタイミングをずらして前記パルスを印加する
    請求項１１記載の固体撮像装置。
17. 前記パルスは、電位レベルが調整可能である
    請求項２記載の固体撮像装置。
18. 蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、を有する固体撮像装置の駆動方法であって、
    少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する
    固体撮像装置の駆動方法。
19. パルスを印加することより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する
    請求項１８記載の固体撮像装置の駆動方法。
20. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送可能な少なくとも一つの電荷転送ゲート部と、
    少なくとも前記蓄積期間に、少なくとも前記電荷転送ゲート部のゲート下の状態をアキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する状態制御部と、を含む
    電子機器。
21. 前記状態制御部は、
    パルスを印加することより、アキュムレーションしている状態とアキュムレーションしていない状態とが混在するように制御する
    請求項２０記載の電子機器。

Images