JP7204429B2 - 表示装置および電子機器 - Google Patents

Description

本発明は、表示装置および電子機器に関する。

有機ＥＬ（エレクトロルミネセンス）素子を発光素子として用いた画素がアレイ状に配された表示装置が知られている。有機ＥＬ素子は、有機ＥＬ素子内を流れる電流に応じた輝度で発光する。特許文献１には、発光素子とその発光素子に輝度信号に応じた電流を供給するための駆動トランジスタとを備える画素が配された電子光学装置が示されている。

特開２０１３－１０４８９０号公報

駆動トランジスタのゲート電極には、輝度信号の信号電圧を保持するための容量素子が接続される。駆動トランジスタによって発光素子に輝度信号に応じた電流が供給されると、発光素子の陽極と陰極との間の容量が充電され、陽極の電位が高くなる。発光素子の陽極の電位が変化すると、発光素子の陽極と駆動トランジスタのゲート電極に接続された容量素子の電極との間の容量カップリングによって、輝度信号の電圧が変動する可能性がある。輝度信号の電圧が変動してしまった場合、表示される画像に表示むらが発生してしまう。

本発明は、表示装置の高画質化に有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る表示装置は、複数の画素がアレイ状に配される表示装置であって、複数の画素のそれぞれは、発光素子と、基板に設けられた発光素子に輝度信号に応じた電流を供給するための第１トランジスタと、基板に設けられた発光素子の発光または非発光を制御するための第２トランジスタと、第１電極および第２電極を含む第１容量素子と、第３電極および第４電極を含む第２容量素子と、を備え、第１電極は、第１トランジスタのゲート電極に接続され、第２電極および第３電極は、第１トランジスタの２つの主端子うち第２トランジスタの側の主端子に接続され、第４電極は、第２トランジスタの２つの主端子うち第１トランジスタとは反対の側の主端子に接続され、断面視において、第１容量素子および第２容量素子は、発光素子と基板との間に配され、かつ、第１容量素子は、基板と第２容量素子との間に配され、平面視において、第１電極の外縁は、第１辺と、第１辺と対向する第２辺と、を有し、第１辺と第２辺とのそれぞれ少なくとも一部が、第３電極の外縁よりも内側に配されることを特徴とする。

本発明によれば、表示装置の高画質化に有利な技術を提供することができる。

本発明の実施形態に係る表示装置の構成例を示す図。 図１の表示装置の画素の構成例を示す回路図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置を用いたカメラの構成例を示すブロック図。

以下、本発明に係る記録装置の具体的な実施形態を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。

図１～１２を参照して、本発明の実施形態における表示装置の構成について説明する。図１は、本発明の表示装置１０１の構成例を示す図であり、図２は、表示装置１０１に配される画素１０２の回路図である。

以下の説明において、表示装置１０１のそれぞれの画素１０２に配される発光素子２０１の陽極に駆動トランジスタ２０２が接続され、画素１０２に配されるトランジスタがすべてＰ型トランジスタである場合について説明する。しかしながら、表示装置１０１の画素１０２の構成は、これに限られることはない。例えば、それぞれのトランジスタなどの極性や導電型が、すべて逆であってもよい。また、例えば、駆動トランジスタがＰ型トランジスタであり、他のトランジスタがＮ型トランジスタであってもよい。適宜、表示装置１０１の画素１０２に含まれる発光素子やトランジスタの導電型や極性にあわせて、供給される電位や接続を変更すればよい。

本実施形態において、図１に示されるように、表示装置１０１は、画素アレイ部１０３と、画素アレイ部１０３の周辺に配置される駆動部と、を含む。画素アレイ部１０３は、後述するように基板の表面の側に、アレイ状に配された複数の画素１０２を含む。それぞれの画素１０２は、図２に示されるように発光素子２０１を備える。発光素子２０１は、陽極と陰極とを備え、陽極と陰極との間に発光層を含む有機層を有する。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層のうち１つまたは複数を適宜有していてもよい。

駆動部は、画素アレイ部１０３に配された画素１０２を駆動するための回路である。駆動部は、例えば、垂直走査回路１０４および信号出力回路１０５を含む。また、駆動部からの信号を画素１０２に供給するために、画素アレイ部１０３には、行方向（図１において横方向）に沿って延在する走査線１０６、走査線１０７および走査線１０８が、アレイ状に並ぶ画素１０２の画素行ごとに配されている。また、画素アレイ部１０３には、列方向（図１において縦方向）に沿って延在する信号線１０９が、アレイ状に並ぶ画素１０２の画素列ごとに配されている。

走査線１０６、走査線１０７および走査線１０８は、垂直走査回路１０４のそれぞれ対応する画素行の出力端に接続されている。信号線１０９は、信号出力回路１０５のそれぞれ対応する画素列の出力端に接続されている。

垂直走査回路１０４は、画素アレイ部１０３のそれぞれの画素１０２への輝度信号の書き込み時において、走査線１０６に書込制御信号を供給する。また、垂直走査回路１０４は、画素１０２を駆動し、発光させるための発光制御信号を走査線１０７に供給する。さらに、垂直走査回路１０４は、画素１０２の発光素子２０１をリセットするためのリセット信号を走査線１０８に供給する。

信号出力回路１０５は、それぞれの画素１０２の発光素子２０１を発光させる際の輝度情報に応じた電圧を有する輝度信号と、基準電圧を有する基準電圧信号と、の何れか一方を適宜選択し、信号線１０９に出力する。輝度信号は、表示装置１０１で表示する画像のそれぞれの画素１０２における輝度を表し、映像信号とも呼ばれうる。

次に、図２を用いて、本実施形態の画素１０２の回路構成について説明する。複数の画素１０２のそれぞれは、電流経路を構成する発光素子２０１、発光素子２０１に輝度信号に応じた電流を供給するための駆動トランジスタ２０２（第１トランジスタ）および発光素子２０１の発光または非発光を制御するための発光制御トランジスタ２０４（第２トランジスタ）を含む。また、それぞれの画素１０２は、輝度信号を駆動トランジスタ２０２のゲート電極に伝達するための書込トランジスタ２０３（第３トランジスタ）を含む。さらに、それぞれの画素１０２は、発光素子２０１の２つの電極の間を短絡し、リセットするためのリセットトランジスタ２０５（第４トランジスタ）を含む。また、それぞれの画素１０２は、容量素子２０６（第１容量素子）、容量素子２０７（第２容量素子）を含む。

ここで、トランジスタや容量素子の総数や、トランジスタの導電型の組み合わせに関しては、あくまで一例に過ぎず、本構成に限定されるものではない。例えば、より小面積の画素１０２を形成する場合、リセットトランジスタ２０５が省略されていてもよい。

以下の説明において、素子Ａと素子Ｂとの間にトランジスタが接続されると表現する場合、素子Ａにトランジスタの主端子の一方が接続され、素子Ｂにトランジスタの主端子の他方が接続される。つまり、素子Ａと素子Ｂとの間にトランジスタが接続される表現する場合、素子Ａにトランジスタの制御端子が接続され、かつ、主端子の一方が接続されず、素子Ｂに主端子の他方が接続されない場合は含まない。ここで、トランジスタの主端子とは、トランジスタのソース領域またはドレイン領域として機能する拡散領域のことをいう。また、トランジスタの制御端子とは、トランジスタのゲート電極のことをいう。

図２に示される構成において、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路の一端は電源電位Ｖｓｓに接続され、他端は電源電位Ｖｄｄに接続される。より具体的には、発光素子２０１の陰極は、電源電位Ｖｓｓに接続され、発光制御トランジスタ２０４の主端子の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。しかしながら、これに限られることはなく、電源電位Ｖｓｓと発光素子２０１との間や、電源電位Ｖｄｄと発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、発光素子２０１と駆動トランジスタ２０２との間や、駆動トランジスタ２０２と発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、図２に示される構成において、発光素子２０１と発光制御トランジスタ２０４との間に駆動トランジスタ２０２が配されるが、発光素子２０１と駆動トランジスタ２０２との間に発光制御トランジスタ２０４が配されていてもよい。

駆動トランジスタ２０２の主端子の一方（図２の構成において、ドレイン領域）は、発光素子２０１の陽極に接続されている。駆動トランジスタ２０２の制御端子は、書込トランジスタ２０３の主端子の一方（図２の構成において、ドレイン領域）に接続される。駆動トランジスタ２０２は、発光素子２０１に輝度信号に応じた電流を供給し、発光素子２０１を駆動する。

発光制御トランジスタ２０４は、駆動トランジスタ２０２に駆動電流を供給するための電源電位Ｖｄｄと駆動トランジスタ２０２との間に配されている。より具体的には、上述のように発光制御トランジスタ２０４の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。また、発光制御トランジスタ２０４の主端子の他方（図２の構成において、ドレイン領域）は、駆動トランジスタ２０２の主端子の他方（図２の構成において、ソース領域）に接続されている。また、発光制御トランジスタ２０４の制御端子は、走査線１０７に接続されている。図２に示される構成において、電源電位Ｖｄｄは、電源電位Ｖｓｓよりも電位が高い。

書込トランジスタ２０３は、信号線１０９と駆動トランジスタ２０２の制御端子との間に配されている。より具体的には、書込トランジスタ２０３の主端子の一方は、上述のように駆動トランジスタ２０２の制御端子に接続され、書込トランジスタ２０３の主端子の他方は、信号線１０９に接続されている。また、書込トランジスタ２０３の制御端子は、走査線１０６に接続されている。

リセットトランジスタ２０５の主端子の一方（図２の構成において、ソース領域）は、発光素子２０１の陽極および駆動トランジスタ２０２の主端子の一方（図２の構成において、ドレイン領域）に接続されている。リセットトランジスタ２０５の主端子の他方（図２の構成において、ドレイン領域）は、電源電位Ｖｓｓに接続されている。リセットトランジスタ２０５の制御端子は、走査線１０８に接続されている。非発光期間において、リセットトランジスタ２０５を導通状態にすることによって、発光素子２０１の陽極が電源電位Ｖｓｓに接続され、発光素子２０１の２つの電極の間が短絡される。これによって、発光素子２０１を非発光状態とすることができる（リセット動作）。画素１０２にリセットトランジスタ２０５を設けることによって、発光素子２０１を非発光期間において確実に黒表示させ、高いコントラスト比を有する表示装置１０１が実現できる。

容量素子２０６は、電極３０１（第１電極）および電極３０２（第２電極）を含む。容量素子２０７は、電極４０１（第３電極）および電極４０２（第４電極）を含む。電極３０１は、駆動トランジスタ２０２の制御端子（ゲート電極）に接続される。電極３０２および電極４０１は、駆動トランジスタ２０２の２つの主端子のうち発光制御トランジスタ２０４の側の主端子に接続される。換言すると、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路において、電極３０２、４０１は、駆動トランジスタ２０２と発光制御トランジスタ２０４との間のノードに接続される。電極４０２は、発光制御トランジスタ２０４の２つの主端子のうち駆動トランジスタ２０２とは反対の側の主端子に接続される。図２に示される構成において、電極４０２は、発光制御トランジスタ２０４と電源電位Ｖｄｄとの間のノードに接続される。ここで、図２に示すように容量素子２０６および容量素子２０７は、容量素子部２０８を構成する。

駆動トランジスタ２０２は、電源電位Ｖｄｄから発光制御トランジスタ２０４を介して発光素子２０１に電流を供給し、発光素子２０１を発光させる。より具体的には、駆動トランジスタ２０２は、容量素子２０６に保持された輝度信号の信号電圧に応じた電流を発光素子２０１に供給する。これによって、発光素子２０１は、電流駆動で発光する。

書込トランジスタ２０３は、垂直走査回路１０４から走査線１０６を介して制御端子に印加される書込制御信号に応答して導通状態となる。これによって、書込トランジスタ２０３は、信号線１０９を介して信号出力回路１０５から供給される輝度情報に応じた輝度信号の信号電圧または基準電圧をサンプリングして画素１０２に書き込む。この書き込まれた信号電圧または基準電圧は、駆動トランジスタ２０２の制御端子に印加されるとともに容量素子２０６に保持される。すなわち、書込トランジスタ２０３は、発光素子２０１を輝度情報に応じた輝度で発光させる輝度信号を伝達するために配され、輝度信号を駆動トランジスタ２０２の制御端子に伝達する。

発光制御トランジスタ２０４は、垂直走査回路１０４から走査線１０７を介して制御端子に印加される発光制御信号に応答して導通状態になることによって、電源電位Ｖｄｄから駆動トランジスタ２０２への電流の供給を許容する。これによって、上述したように、駆動トランジスタ２０２による発光素子２０１の駆動が可能になる。すなわち、発光制御トランジスタ２０４は、電流経路の導通状態を制御することによって、発光素子２０１の発光または非発光の状態を制御するスイッチ素子として機能する。

このように、発光制御トランジスタ２０４のスイッチング動作によって、発光素子２０１が非発光状態となる期間（非発光期間）を設け、発光素子２０１が発光する発光期間と非発光期間との割合を制御することができる（所謂、デューティ制御）。この発光素子２０１の発光／非発光を制御するデューティ制御によって、１フレーム期間に亘ってそれぞれの画素１０２の発光素子２０１が発光することに伴う残像ボケを低減でき、特に動画の画品位をより優れたものとすることができる。

発光素子２０１には、有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ）素子が用いられうる。発光素子２０１の発光時において、信号線１０９から書込トランジスタ２０３を介して駆動トランジスタ２０２の制御端子に印加される信号電圧に応じて、駆動トランジスタ２０２を流れる電流量が変化する。これによって、発光素子２０１の陽極と陰極との容量を所定の電位まで充電し、この電位差に応じた電流が流れる。これによって、発光素子２０１が所定の輝度で発光する。

次に、図３～８を用いて、画素１０２に含まれる駆動トランジスタ２０２、発光制御トランジスタ２０４、リセットトランジスタ２０５、容量素子２０６、２０７の配置の詳細について説明する。

図３は、容量素子部２０８のうち容量素子２０６の、画素１０２が配された基板５０９の表面５１９に対する正射影図である。本明細書において、基板５０９の表面５１９に対する正射影のことを、単に「平面視」ということもある。図４は、容量素子部２０８のうち容量素子２０７の、基板５０９の表面５１９に対する正射影図である。図３、４において、図の横方向であるＸ方向に沿って、３画素分の容量素子部２０８が示されている。図５は、図３、４に示されるＡ－Ａ間の断面図である。ここで、Ｘ方向は、図１に示される画素アレイ部１０３において、例えば、走査線１０６、１０７、１０８に沿った方向でありうる。また、例えば、Ｘ方向は、図１に示される画素アレイ部１０３において、信号線１０９に沿った方向でありうる。

図５に示されるように、駆動トランジスタ２０２、発光制御トランジスタ２０４、リセットトランジスタ２０５は、基板５０９の一方の主面である表面５１９の側に設けられる。書込トランジスタ２０３も同様に、基板５０９の表面５１９の側に設けられる。容量素子２０６は、図５に示されるように、電極３０１と電極３０２との間に酸化シリコンなどの絶縁膜を有する構造である。電極３０１は、駆動トランジスタ２０２のゲート電極５０１に接続される。電極３０２は、駆動トランジスタ２０２の２つの主端子のうち発光制御トランジスタ２０４の側の主端子である拡散領域５０３に接続される。図３に示されるように、基板５０９の表面５１９に対する正射影、つまり平面視において、電極３０２の外縁が、電極３０１の外縁よりも内側に配されていてもよい。しかしながら、これに限られことはなく、平面視において、電極３０１の外縁が、電極３０２の外縁よりも内側に配されていてもよい。また、例えば、平面視において、ある辺において電極３０１が電極３０２よりも内側に配され、他の辺において電極３０２が電極３０１よりも内側に配されていてもよい。また、例えば、平面視において、電極３０１と電極３０２との外縁同士が、重なっていてもよい。

また、図３～５に示されるように、複数の画素１０２のうちＸ方向に互いに隣接する画素１０２に配された容量素子部２０８の間に、少なくとも１層の配線層に配された配線パターン含む遮蔽層３０３が配されていてもよい。遮蔽層３０３は、互いに隣接する容量素子部２０８間の電界を遮蔽し、互いに隣接する容量素子部２０８間での容量カップリングによるクロストークを抑制しうる。遮蔽層３０３は、電源電位Ｖｓｓ、または、電源電位Ｖｄｄに接続されていてもよいし、他の電源電位に接続されていてもよい。遮蔽層３０３は、図３、４に示されるような、直線状の配線パターンであってもよい。また、遮蔽層３０３の配線パターンは、それぞれの配線層において同じパターンを備えていてもよいし、異なるパターンを備えていてもよい。

容量素子２０７は、図５に示されるように、電極４０１と電極４０２との間に酸化シリコンなどの絶縁膜を有する構造である。電極４０１は、駆動トランジスタ２０２の２つの主端子のうち発光制御トランジスタ２０４の側の主端子である拡散領域５０３に接続される。電極４０２は、発光制御トランジスタ２０４の２つの主端子うち駆動トランジスタ２０２とは反対の側の主端子である拡散領域５０５に接続される。換言すると、図２に示される構成において、電極４０２は、電源電位Ｖｄｄに接続される。図４に示されるように、平面視において、電極４０２の外縁が、電極４０１の外縁よりも内側に配されていてもよい。しかしながら、これに限られことはなく、平面視において、電極４０１の外縁が、電極４０２の外縁よりも内側に配されていてもよい。また、例えば、平面視において、ある辺において電極４０１が電極４０２よりも内側に配され、他の辺において電極４０２が電極４０１よりも内側に配されていてもよい。また、例えば、平面視において、電極４０１と電極４０２との外縁同士が、重なっていてもよい。

図５に示すように、駆動トランジスタ２０２は、ゲート電極５０１、Ｐ型の導電型の拡散層である拡散領域５０２、５０３を含む。発光制御トランジスタ２０４は、ゲート電極５０４、Ｐ型の導電型の拡散層である拡散領域５０３、５０５を含む。リセットトランジスタ２０５は、ゲート電極５０６、Ｐ型の導電型の拡散層である拡散領域５０７、５０２を含む。いずれのトランジスタも、Ｎ型の導電型のウェル５０８が配されたＰ型の導電型の基板５０９に設けられている。基板５０９には、例えば、シリコンなどの半導体材料が用いられる。

また、図５に示されるように、それぞれの画素１０２の間には、素子分離部５１０が設けられうる。素子分離部５１０は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）分離、Ｎ型の拡散層分離などを適宜用いればよい。

また、それぞれのトランジスタ間や、画素１０２と垂直走査回路１０４との間、画素１０２と信号出力回路１０５との間は、少なくとも１層の配線層に配された配線パターンによって接続される。それぞれの配線パターンは、上述の走査線１０６、１０７、１０８、信号線１０９などとして機能しうる。図５に示される構成において、画素１０２には、３層の配線層に配された配線パターン５１１、５１２、５１３を含む。配線パターン５１１、５１２、５１３は、それぞれコンタクトビア５１４などを介して、適宜、接続されている。上述の遮蔽層３０３は、配線パターン５１１、５１２、５１３が配される配線層と同じ配線層を用いたパターンでありうる。図５に示される構成において、３層の配線層が配されているが、配線層の層数は２層以下であってもよいし、４層以上であってもよい。

発光素子２０１は、図５に示されるように、駆動トランジスタ２０２と接続される陽極５１５と電源電位Ｖｓｓと接続される陰極５１７との間に有機発光層５１６を有する構造である。陽極５１５の端部には、バンク部５１８が配されており、陽極５１５と陰極５１７との間を流れる電流が、隣接する画素１０２へ漏れるのを抑制することができる。

図５に示される構成において、基板５０９の表面５１９と交差する方向における断面視（以下、単に「断面視」ということもある。）において、容量素子２０６および容量素子２０７は、発光素子２０１と基板５０９の表面５１９との間に配される。また、断面視において、容量素子２０６は、基板５０９の表面５１９と容量素子２０７との間に配される。さらに、平面視において、電極３０１と電極４０１とが重なるように配される。より具体的には、電極３０１の外縁は、辺３１１と、辺３１１と対向する辺３１２と、を有する。本実施形態において、辺３１１、３１２は、Ｘ方向に沿って配される。また、電極３０１の外縁は、辺３１１と辺３１２との間に配される辺３１３および辺３１４を有する。本実施形態において、辺３１３、３１４は、Ｘ方向と交差（直交）する図の縦方向であるＹ方向に沿って配される。つまり、図３に示されるように、電極３０１は、矩形でありうる。このとき、平面視において、電極３０１の外縁のうち辺３１１と辺３１２とのそれぞれ少なくとも一部が、電極４０１の外縁よりも内側に配される。この構成によって、電極３０１と発光素子２０１の陽極５１５との間の電界が、電極４０１によって遮蔽され、電極３０１と発光素子２０１の陽極５１５との間の静電容量を低減することができる。従って、陽極５１５の電位が高くなった際、電極３０１と陽極５１５との間の容量カップリングによる電極３０１の電位変動を抑制できる。つまり、電極３０１と電極３０２との間に保持された輝度信号の電圧の変動を抑制することが可能となり、表示される画像の表示むらを抑制できる。結果として、表示装置１０１の高画質化が実現できる。

図５に示される構成において、断面視において、電極３０２と基板５０９の表面５１９との間に電極３０１が配される。また、基板５０９の表面５１９と交差する方向において、電極４０２と基板５０９の表面５１９との間に電極４０１が配される。しかしながら、これに限られることはなく、例えば、電極４０１と基板５０９の表面５１９との間に電極４０２が配されていてもよい。

図６は、容量素子部２０８のうち電極３０１と電極４０１との、基板５０９の表面５１９に対する正射影図である。図７は、図６に示されるＢ－Ｂ間の断面図である。

辺３１１、３１２に沿ったＸ方向において、上述のように、互いに隣接する画素１０２の間に遮蔽層３０３が配される。この遮蔽層３０３によって、電極３０１と発光素子２０１の陽極５１５との間の電界を遮蔽することができる。このため、図７に示されるように、平面視において、Ｘ方向おける電極３０１の端部である辺３１３および辺３１４が、電極４０１よりも外側に配されていてもよい。

一方、図６に示される構成において、辺３１３、３１４に沿ったＹ方向には、遮蔽層３０３が容量素子部２０８に隣接して配されていない。このため、図５、６に示されるように、平面視において、Ｙ方向における電極３０１の端部である辺３１１、３１２が、電極４０１の外縁よりも内側に配されていてもよい。また、図６に示される構成では、Ｙ方向に互いに隣接する画素１０２の容量素子部２０８の間に遮蔽層３０３が配されていないが、遮蔽層３０３が配されていてもよい。ここで、図１に示される画素アレイ部１０３において、Ｘ方向が走査線１０６、１０７、１０８に沿った方向である場合、Ｙ方向は、信号線１０９に沿った方向でありうる。また、例えば、図１に示される画素アレイ部１０３において、Ｘ方向が信号線１０９に沿った方向である場合、Ｙ方向は、走査線１０６、１０７、１０８に沿った方向でありうる。

また、上述のように、遮蔽層３０３は、電極３０１と発光素子２０１の陽極５１５との間の電界を遮蔽する効果を有する。このために、図７に示されるように、断面視において、遮蔽層３０３に含まれる配線パターンのうち基板５０９の表面５１９から最も離れた配線層に配された配線パターンと基板５０９の表面５１９との間の高さに、電極３０１が配されていてもよい。遮蔽層３０３は、図６に示されるように、多層の配線層に配された配線パターンを含んでいてもよい。また、それぞれの遮蔽層３０３の配線パターンは、図７に示されるように、互いに接続されうる。

図８は、容量素子部２０８および発光素子２０１の陽極５１５の、基板５０９の表面５１９に対する正射影図である。図８に示される構成において、陽極５１５は、多角形（ここでは六角形）であり、隣り合う画素１０２ごとに互い違いに配され、電極４０１および遮蔽層３０３と部分的に重なっている。発光素子２０１の形状および配置は、これに限られることはなく、適宜、変更可能である。例えば、陽極５１５が四角形であってもよいし、画素１０２ごとにＸ方向に１列で直線状に並んでいてもよい。

次に、図９、１０を用いて、図６、７に示した電極３０１および電極４０１の変形例を説明する。図９は、容量素子部２０８のうち電極３０１と電極４０１との、基板５０９の表面５１９に対する正射影図である。図１０は、図９に示されるＣ－Ｃ間の断面図である。

図９、１０に示される構成では、平面視において、電極３０１の外縁の全体が、電極４０１の外縁よりも内側に配されている。換言すると、図９、１０に示されるように、断面視において、電極３０１は、電極４０１の直下に配され、平面視において、電極３０１は、電極４０１に対して完全に重なっていてもよい。つまり、平面視において、電極３０１の辺３１１～３１４は、電極４０１と重なる位置に配される。これによって、電極３０１と発光素子２０１の陽極５１５との間の静電容量をさらに低減することができる。

次いで、図１１、１２を用いて、画素１０２に配されるそれぞれのトランジスタと容量素子部２０８との関係について説明する。図１１、１２は、駆動トランジスタ２０２、書込トランジスタ２０３、発光制御トランジスタ２０４、リセットトランジスタ２０５および電極４０１の、基板５０９の表面５１９に対する正射影図である。図１１、１２には、さらに、駆動トランジスタ２０２のゲート電極５０１と書込トランジスタ２０３の主端子とを接続する配線パターン１１０１と、Ｎ型のウェル５０８に電源電位Ｖｄｄを印加しているウェルコンタクト部１１０２とが示されている。

配線パターン１１０１は、断面視において、電極４０１と基板５０９の表面５１９との間の高さに配される。このとき、平面視において、配線パターン１１０１と電極４０１とが重なるように配されていてもよい。さらに、図１１に示されるように、配線パターン１１０１の外縁の全体が、電極４０１の外縁よりも内側に配されていてもよい。配線パターン１１０１と電極４０１とが重なるように配されることによって、配線パターン１１０１と発光素子２０１の陽極５１５との間の静電容量を低減することができる。つまり、配線パターン１１０１に接続される電極３０１の電位変動をさらに抑制することができる。

また、図１２に示されるように、平面視において、駆動トランジスタ２０２のゲート電極５０１の外縁が、電極４０１の外縁よりも内側に配されていてもよい。さらに、平面視において、駆動トランジスタ２０２および発光制御トランジスタ２０４が、電極４０１の外縁よりも内側に配されていてもよい。ゲート電極５０１と電極４０１とが重なるように配されることによって、駆動トランジスタ２０２のゲート電極５０１と発光素子２０１の陽極５１５との間の静電容量を低減することができる。つまり、駆動トランジスタ２０２のゲート電極５０１に接続される電極３０１の電位変動をさらに抑制することができる。

以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。例えば、書込トランジスタ２０３や発光制御トランジスタ２０４がＮ型トランジスタで構成されていてもよい。

以上のような表示装置１０１は、種々の電子機器に組み込まれうる。そのような電子機器としては、例えば、カメラ、コンピュータ、携帯端末、車載表示装置等を挙げることができる。電子機器は、例えば、表示装置１０１と、表示装置１０１の駆動を制御する制御部とを含みうる。

ここでは、上述の表示装置１０１をデジタルカメラの表示部に適用した実施形態について図１３を用いて説明する。レンズ部１３０１は被写体の光学像を撮像素子１３０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部１３０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置１３０２を通じて制御部１３０９によって制御される。

メカニカルシャッタ１３０３はレンズ部１３０１と撮像素子１３０５との間に配置され、駆動はシャッタ駆動装置１３０４を通じて制御部１３０９によって制御される。撮像素子１３０５は複数の画素によってレンズ部１３０１で結像された光学像を画像信号に変換する。信号処理部１３０６は撮像素子１３０５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。

タイミング発生部１３０７は撮像素子１３０５および信号処理部１３０６に、各種タイミング信号を出力する。制御部１３０９は、例えば、メモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することによって、デジタルカメラの各種機能を実現する。制御部１３０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。

メモリ部１３０８は制御部１３０９や信号処理部１３０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部１３１０は、例えば、着脱可能なメモリカードである記録媒体１３１１を読み書きするためのインタフェースである。表示部１３１２は、撮影した画像やデジタルカメラの各種情報を表示する。表示部１３１２には、上述の表示装置１０１が適用できる。表示部１３１２としてデジタルカメラに搭載された表示装置１０１は、制御部１３０９によって駆動され、画像や各種情報を表示する。操作部１３１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。

次いで、撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部１３０９は、表示部１３１２（表示装置１０１）を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば、操作部１３１３のレリーズボタンの半押し）が入力されると、制御部１３０９は焦点検出処理を開始する。

そして、制御部１３０９は得られたデフォーカス量と方向とから、レンズ部１３０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置１３０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。

その後、撮影開始指示（例えば、レリーズボタンの全押し）が入力されると、制御部１３０９は記録用の撮影動作を実行し、得られた画像データを信号処理部１３０６で処理し、メモリ部１３０８に記憶する。そして、制御部１３０９はメモリ部１３０８に記憶した画像データを、媒体制御Ｉ／Ｆ部１３１０を通じて記録媒体１３１１に記録する。また、このとき制御部１３０９は、撮影した画像を表示するように、表示部１３１２（表示装置１０１）を駆動してもよい。また、制御部１３０９は、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。

１０１：表示装置、１０２：画素、２０１：発光素子、２０２：駆動トランジスタ、２０４：発光制御トランジスタ、２０６，２０７：容量素子、３０１，３０２，４０１，４０２：電極

Claims (16)

1. 複数の画素がアレイ状に配される表示装置であって、
   前記複数の画素のそれぞれは、
   発光素子と、
   基板に設けられた前記発光素子に輝度信号に応じた電流を供給するための第１トランジスタと、
   前記基板に設けられた前記発光素子の発光または非発光を制御するための第２トランジスタと、
   第１電極および第２電極を含む第１容量素子と、
   第３電極および第４電極を含む第２容量素子と、を備え、
   前記第１電極は、前記第１トランジスタのゲート電極に接続され、
   前記第２電極および前記第３電極は、前記第１トランジスタの２つの主端子うち前記第２トランジスタの側の主端子に接続され、
   前記第４電極は、前記第２トランジスタの２つの主端子うち前記第１トランジスタとは反対の側の主端子に接続され、
   断面視において、前記第１容量素子および前記第２容量素子は、前記発光素子と前記基板との間に配され、かつ、前記第１容量素子は、前記基板と前記第２容量素子との間に配され、
   平面視において、
   前記第１電極の外縁は、第１辺と、前記第１辺と対向する第２辺と、を有し、
   前記第１辺と前記第２辺とのそれぞれ少なくとも一部が、前記第３電極の外縁よりも内側に配されることを特徴とする表示装置。
2. 断面視において、前記第２電極と前記基板との間に前記第１電極が配されることを特徴とする請求項１に記載の表示装置。
3. 断面視において、前記第４電極と前記基板との間に前記第３電極が配されることを特徴とする請求項１または２に記載の表示装置。
4. 前記第１容量素子および前記第２容量素子は、容量素子部を構成し、
   前記複数の画素のうち、前記第１辺に沿った方向に互いに隣接する画素に配された前記容量素子部の間に少なくとも１層の配線層に配された配線パターンを含む遮蔽層が配されることを特徴とする請求項１乃至３の何れか１項に記載の表示装置。
5. 断面視において、前記遮蔽層に含まれる配線パターンのうち前記基板から最も離れた配線層に配された配線パターンと前記基板との間に、前記第１電極が配されることを特徴とする請求項４に記載の表示装置。
6. 平面視において、前記第１電極のうち前記第１辺と前記第２辺との間に配される第３辺および第４辺が、前記第３電極よりも外側に配されることを特徴とする請求項４または５に記載の表示装置。
7. 平面視において、前記第１電極の外縁が、前記第３電極の外縁よりも内側に配されることを特徴とする請求項１乃至５の何れか１項に記載の表示装置。
8. 前記複数の画素のそれぞれは、前記輝度信号を前記第１トランジスタの前記ゲート電極に伝達するための第３トランジスタをさらに含み、
   断面視において、前記第１トランジスタの前記ゲート電極と前記第３トランジスタの主端子とを接続する配線パターンが、前記第３電極と前記基板との間に配され、
   平面視において、前記第１トランジスタの前記ゲート電極と前記第３トランジスタの主端子とを接続する配線パターンと前記第３電極とが重なるように配されることを特徴とする請求項１乃至７の何れか１項に記載の表示装置。
9. 平面視において、前記第１トランジスタの前記ゲート電極と前記第３トランジスタの主端子とを接続する配線パターンの外縁が、前記第３電極の外縁よりも内側に配されることを特徴とする請求項８に記載の表示装置。
10. 平面視において、前記第１トランジスタの前記ゲート電極の外縁が、前記第３電極の外縁よりも内側に配されることを特徴とする請求項１乃至９の何れか１項に記載の表示装置。
11. 前記複数の画素のそれぞれが、前記発光素子の２つの電極の間を短絡するための第４トランジスタをさらに含むことを特徴とする請求項１乃至１０の何れか１項に記載の表示装置。
12. 平面視において、前記第２電極の外縁が、前記第１電極の外縁よりも内側に配されることを特徴とする請求項１乃至１１の何れか１項に記載の表示装置。
13. 平面視において、前記第４電極の外縁が、前記第３電極の外縁よりも内側に配されることを特徴とする請求項１乃至１２の何れか１項に記載の表示装置。
14. 平面視において、前記第１トランジスタの前記ゲート電極の外縁が、前記第４電極の外縁よりも内側に配されることを特徴とする請求項１乃至１３の何れか１項に記載の表示装置。
15. 平面視において、前記第１トランジスタおよび前記第２トランジスタが、前記第３電極の外縁よりも内側に配されることを特徴とする請求項１乃至１４の何れか１項に記載の表示装置。
16. 請求項１乃至１５の何れか１項に記載の表示装置と、
    前記表示装置の駆動を制御する制御部と、
    を含む電子機器。

Images