WO2018020844A1 - 表示装置、表示装置の製造方法、及び、電子機器 - Google Patents

表示装置、表示装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
WO2018020844A1
WO2018020844A1 PCT/JP2017/020996 JP2017020996W WO2018020844A1 WO 2018020844 A1 WO2018020844 A1 WO 2018020844A1 JP 2017020996 W JP2017020996 W JP 2017020996W WO 2018020844 A1 WO2018020844 A1 WO 2018020844A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
dielectric layer
display device
semiconductor substrate
transistor
Prior art date
Application number
PCT/JP2017/020996
Other languages
English (en)
French (fr)
Inventor
一裕 田村
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US16/092,472 priority Critical patent/US10622435B2/en
Priority to DE112017003811.1T priority patent/DE112017003811B4/de
Priority to JP2018529406A priority patent/JP6835090B2/ja
Priority to CN201780039355.3A priority patent/CN109416897B/zh
Publication of WO2018020844A1 publication Critical patent/WO2018020844A1/ja
Priority to US16/803,013 priority patent/US11024698B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Definitions

  • the present disclosure relates to a display device, a method for manufacturing the display device, and an electronic device.
  • organic electroluminescence display device (hereinafter referred to as “organic EL display device”) using an organic electroluminescence element (hereinafter referred to as “organic EL element”) which is a self-luminous element.
  • organic EL display device Since the organic EL display device is a self-luminous type, it has a characteristic of low power consumption, and development and commercialization for practical use are being promoted.
  • a circuit unit having a 4Tr / 2C circuit configuration including four transistors (Tr) and two capacitor elements (C) connected to the transistors drives a light emitting unit (organic EL element). It is used as a drive circuit unit (see, for example, Patent Document 1).
  • a threshold correction operation for correcting the characteristic variation of each pixel, a bootstrap operation for luminance correction, and the like are performed.
  • a circuit configuration using a capacitive element is important.
  • a capacitor element having a structure formed using a wiring layer is generally known.
  • the drive circuit unit that drives the light emitting unit of the pixel a capacitive element having a necessary capacitance value is formed in a limited region of each pixel. Therefore, there is a trade-off relationship between the reduction in pixel size (higher definition of the display image) and the securing of the capacitance value of the capacitor. Specifically, when a large capacitance value of the capacitive element is to be secured, the formation area of the capacitive element becomes large. As a result, the pixel size increases as the capacitor element formation region increases, which hinders high definition.
  • the drive circuit unit has been described as an example.
  • the formation area of the capacitor element is increased. This increases the size of the area, which hinders the downsizing of the display device.
  • the present disclosure is intended to provide a display device that can contribute to the reduction in the formation area of a circuit portion such as a drive circuit portion or a peripheral circuit portion, a method for manufacturing the display device, and an electronic apparatus having the display device.
  • a display device of the present disclosure is provided.
  • a circuit portion having a semiconductor substrate and a capacitor; With Capacitance element is A dielectric layer formed in the semiconductor substrate and extending in the substrate depth direction; A first electrode formed on one side of the dielectric layer so as to face the dielectric layer; and The second electrode is formed on the other surface side of the dielectric layer so as to face the dielectric layer.
  • an electronic apparatus according to the present disclosure for achieving the above object includes the display device having the above structure.
  • a method for manufacturing a display device includes: A circuit portion having a semiconductor substrate and a capacitor; In the manufacture of a display device comprising Forming a dielectric layer extending in a substrate depth direction in a semiconductor substrate; Forming a first electrode on one side of the dielectric layer opposite to the dielectric layer; and Thereafter, a step of forming a second electrode opposite to the dielectric layer on the other surface side of the dielectric layer; The capacitive element is manufactured by executing the processing of each step.
  • a capacitive element in a semiconductor substrate, it is not necessary to secure a region for forming the capacitive element on the semiconductor substrate, so that a circuit unit such as a drive circuit unit or a peripheral circuit unit is provided. This can contribute to the reduction of the formation region of the.
  • FIG. 1 is a system configuration diagram illustrating an outline of a configuration of an active matrix organic EL display device according to the present disclosure.
  • FIG. 2 is a circuit diagram illustrating an example of a circuit configuration of a pixel (pixel circuit) in the active matrix organic EL display device of the present disclosure.
  • FIG. 3 is a timing waveform diagram for explaining the basic operation of the active matrix organic EL display device.
  • FIG. 4 is a cross-sectional view illustrating an example of a cross-sectional structure of a pixel.
  • FIG. 5A is a schematic plan view illustrating the capacitive element according to the first embodiment
  • FIG. 5B is a cross-sectional view illustrating a cross-sectional structure along the line AA in FIG. 5A. 6A, FIG. 6B, FIG.
  • FIG. 6C, and FIG. 6D are cross-sectional views (part 1) schematically showing a process of the manufacturing method of the capacitive element according to the first embodiment.
  • 7A, 7 ⁇ / b> B, and 7 ⁇ / b> C are cross-sectional views (part 2) schematically illustrating a process of the method for manufacturing the capacitive element according to the first embodiment.
  • 8A and 8B are schematic plan views illustrating the capacitive element according to the second embodiment.
  • FIG. 9A is a schematic plan view illustrating the capacitive element according to the third embodiment
  • FIG. 9B is a cross-sectional view illustrating a cross-sectional structure along the line AA in FIG. 9A.
  • FIG. 10A, 10B, 10C, and 10D are cross-sectional views (part 1) schematically illustrating a process of the method for manufacturing the capacitor according to the third embodiment.
  • FIG. 11A, FIG. 11B, FIG. 11C, and FIG. 11D are cross-sectional views (part 2) that schematically show the steps of the method of manufacturing the capacitor according to the third embodiment.
  • FIG. 12 is a cross-sectional view showing a wiring structure according to an application example.
  • FIG. 13A, FIG. 13B, FIG. 13C, and FIG. 13D are cross-sectional views (part 1) schematically showing the steps of the manufacturing method of the wiring structure according to the application example.
  • FIG. 14D are cross-sectional views (part 2) schematically showing the steps of the method for manufacturing the wiring structure according to the application example.
  • FIG. 15A is a front view of a lens interchangeable single-lens reflex digital still camera, and FIG. 15B is a rear view thereof.
  • FIG. 16 is an external view of a head mounted display.
  • Example 3 (Modification of Example 1) 2-5-4.
  • Application Example 3 Modification 4 4.
  • Specific example 1 (example of a digital still camera) 4-2.
  • Example 2 (example of head mounted display) 5). Configurations that can be taken by the present disclosure
  • the circuit unit may be a driving circuit unit that is provided for each pixel including the light emitting unit and drives the light emitting unit. it can.
  • the driving circuit portion can have a driving transistor for driving the light emitting portion.
  • the dielectric layer and the first electrode are formed in an element isolation region that separates the pixels in the semiconductor substrate, and the first electrode is electrically connected to one source / drain region of the driving transistor. It can be set as the structure made.
  • the lower end portion of the dielectric layer and the first electrode is element-isolated in the substrate depth direction. It can be set as the structure formed so that it might become a position deeper than the lower end of an area
  • the second electrode may be formed on one source / drain region side in the semiconductor substrate. Furthermore, the second electrode can be electrically connected to the power supply line.
  • the display device of the present disclosure is an active matrix display device that controls an electric current flowing through an electro-optical element by an active element provided in the same pixel circuit as the electro-optical element, for example, an insulated gate field effect transistor.
  • an insulated gate field effect transistor include a MOS (Metal Oxide Semiconductor) transistor and a TFT (Thin Film Transistor).
  • an active matrix organic EL that uses, for example, an organic EL element, which is a current-driven electro-optical element whose emission luminance changes according to the current value flowing through the device, as a light emitting portion (light emitting element) of a pixel circuit.
  • an organic EL element which is a current-driven electro-optical element whose emission luminance changes according to the current value flowing through the device, as a light emitting portion (light emitting element) of a pixel circuit.
  • a display device will be described as an example.
  • the “pixel circuit” may be simply referred to as “pixel”.
  • FIG. 1 is a system configuration diagram illustrating an outline of a configuration of an active matrix organic EL display device according to the present disclosure.
  • the organic EL display device 10 includes a pixel array unit 30 in which a plurality of pixels 20 including organic EL elements are two-dimensionally arranged in a matrix, and a periphery of the pixel array unit 30. And a peripheral circuit portion to be arranged.
  • the peripheral circuit unit includes, for example, a writing scanning unit 40, a first driving scanning unit 50A, a second driving scanning unit 50B, a signal output unit 60, and the like mounted on the same display panel 70 as the pixel array unit 30.
  • Each pixel 20 of the pixel array unit 30 is driven. It is also possible to adopt a configuration in which some or all of the writing scanning unit 40, the first driving scanning unit 50A, the second driving scanning unit 50B, and the signal output unit 60 are provided outside the display panel 70.
  • the organic EL display device 10 can be configured for monochrome (black and white) display or can be configured for color display.
  • one pixel (unit pixel / pixel) serving as a unit for forming a color image is composed of a plurality of sub-pixels (sub-pixels).
  • each of the sub-pixels corresponds to the pixel 20 in FIG.
  • one pixel includes, for example, a sub-pixel that emits red (Red) light, a sub-pixel that emits green (G) light, and blue (Blue).
  • one pixel is not limited to a combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, one pixel is formed by adding a sub-pixel that emits white (W) light to improve luminance, or at least emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding one subpixel.
  • W white
  • the pixel array unit 30 includes a scanning line 31 (31 1 to 31 m ) and a first drive line 32 along the row direction (the arrangement direction of the pixels in the pixel row) with respect to the arrangement of the pixels 20 in the m rows and the n columns.
  • (32 1 to 32 m ) and second drive lines 33 (33 1 to 33 m ) are wired for each pixel row.
  • signal lines 34 (34 1 to 34 n ) are wired for each pixel column along the column direction (pixel arrangement direction of the pixels in the pixel column) with respect to the arrangement of the pixels 20 in the m rows and the n columns.
  • the scanning lines 31 1 to 31 m are connected to the output ends of the corresponding rows of the writing scanning unit 40, respectively.
  • the first drive lines 32 1 to 32 m are connected to the output ends of the corresponding rows of the first drive scanning unit 50A, respectively.
  • the second drive lines 33 1 to 33 m are connected to the output ends of the corresponding rows of the second drive scanning unit 50B, respectively.
  • the signal lines 34 1 to 34 n are connected to the output ends of the corresponding columns of the signal output unit 60, respectively.
  • the write scanning unit 40 is configured by a shift register circuit or the like.
  • the writing scanning unit 40 writes the writing scanning signal WS (WS 1 to WS m ) to the scanning lines 31 (31 1 to 31 m ) when writing the signal voltage of the video signal to each pixel 20 of the pixel array unit 30. Is sequentially supplied, so that each pixel 20 of the pixel array unit 30 is sequentially scanned row by row, so-called line sequential scanning is performed.
  • the first drive scanning unit 50A is configured by a shift register circuit or the like, like the write scanning unit 40.
  • the first drive scanning unit 50A supplies the light emission control signal DS (DS 1 to DS m ) to the first drive lines 32 (32 1 to 32 m ) in synchronization with the line sequential scanning by the writing scanning unit 40.
  • the light emission / non-light emission (quenching) of the pixel 20 is controlled.
  • the second drive scanning unit 50B is configured by a shift register circuit or the like.
  • the second drive scanning unit 50B supplies drive signals AZ (AZ 1 to AZ m ) to the second drive lines 33 (33 1 to 33 m ) in synchronization with the line sequential scanning by the writing scanning unit 40.
  • control is performed so that the pixel 20 does not emit light during the non-emission period.
  • the signal output unit 60 includes a signal voltage V sig and a reference voltage V ofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown) (hereinafter may be simply referred to as “signal voltage”). And are selectively output.
  • the reference voltage V ofs is a voltage corresponding to a reference voltage of the signal voltage V sig of the video signal (for example, a voltage corresponding to the black level of the video signal) or a voltage in the vicinity thereof.
  • the reference voltage V ofs is used as an initialization voltage when performing a correction operation described later.
  • the signal voltage V sig / reference voltage V ofs alternatively output from the signal output unit 60 is written and scanned with respect to each pixel 20 of the pixel array unit 30 via the signal line 34 (34 1 to 34 n ). Writing is performed in units of pixel rows selected by line sequential scanning by the unit 40. In other words, the signal output unit 60 adopts a line sequential writing driving form in which the signal voltage V sig is written in units of pixel rows.
  • FIG. 2 is a circuit diagram illustrating an example of a circuit configuration of a pixel (pixel circuit) in the active matrix organic EL display device 10 of the present disclosure.
  • the light emitting portion of the pixel 20 is composed of an organic EL element 21.
  • the organic EL element 21 is an example of a current-driven electro-optical element whose emission luminance changes according to the value of current flowing through the device.
  • the pixel 20 includes an organic EL element 21 and a drive circuit unit that drives the organic EL element 21 by passing a current through the organic EL element 21.
  • the organic EL element 21 has a cathode electrode connected to a common power supply line 35 wired in common to all the pixels 20.
  • the drive circuit unit that drives the organic EL element 21 includes a drive transistor 22, a write transistor (sampling transistor) 23, a light emission control transistor 24, a switching transistor 25, a storage capacitor 26, and an auxiliary capacitor 27.
  • the configuration is 2C (capacitive element).
  • the pixel (pixel circuit) 20 is formed not on an insulator such as a glass substrate but on a semiconductor such as silicon.
  • the drive transistor 22 is a p-channel transistor.
  • the writing transistor 23, the light emission control transistor 24, and the switching transistor 25 are also configured to use p-channel transistors as in the driving transistor 22. Accordingly, the drive transistor 22, the write transistor 23, the light emission control transistor 24, and the switching transistor 25 have a four-terminal configuration of source / gate / drain / back gate rather than a three-terminal configuration of source / gate / drain. ing. A power supply voltage Vcc is applied to the back gate of each transistor.
  • the write transistor 23 writes the signal voltage V sig supplied from the signal output unit 60 through the signal line 34 to the gate electrode of the drive transistor 22.
  • the light emission control transistor 24 is connected between the power supply line of the power supply voltage Vcc and the source electrode of the drive transistor 22, and controls light emission / non-light emission of the organic EL element 21 under the drive by the light emission control signal DS. To do.
  • the switching transistor 25 is connected between the drain electrode of the drive transistor 22 and a current discharge destination node (for example, the common power supply line 35), and is driven by the drive signal AZ and the non-light emission period of the organic EL element 21.
  • the organic EL element 21 is controlled so as not to emit light.
  • the holding capacitor 26 is connected between the gate electrode and the source electrode of the driving transistor 22 and holds the signal voltage V sig written by sampling by the writing transistor 23.
  • the driving transistor 22 drives the organic EL element 21 by causing a driving current corresponding to the holding voltage of the holding capacitor 26 to flow through the organic EL element 21.
  • the auxiliary capacitor 27 is connected between the source electrode of the driving transistor 22 and a node of a fixed potential (for example, a power supply line of the power supply voltage Vcc ). The auxiliary capacitor 27 suppresses the fluctuation of the source voltage of the driving transistor 22 when the signal voltage V sig is written, and the gate-source voltage V gs of the driving transistor 22 is changed to the threshold voltage V th of the driving transistor 22. Make the action.
  • the light emission control signal DS the write scanning signal WS, the drive signal AZ, the potential V ofs / V sig of the signal line 34, the source voltage V s of the drive transistor 22, and the gate voltage V g are shown. Each change is shown.
  • the writing transistor 23, the light emission control transistor 24, and the switching transistor 25 are p-channel transistors, the low level state of the writing scanning signal WS, the light emission control signal DS, and the drive signal AZ becomes an active state. The high level state becomes the inactive state. Then, the writing transistor 23, the light emission control transistor 24, and the switching transistor 25 become conductive when the write scanning signal WS, the light emission control signal DS, and the drive signal AZ are active, and become nonconductive when they are inactive. .
  • the write scan signal WS transitions from a high level to a low level, so that the write transistor 23 becomes conductive.
  • the reference voltage V ofs is being output from the signal output unit 60 to the signal line 34. Therefore, since the reference voltage V ofs is written to the gate electrode of the drive transistor 22 by sampling by the write transistor 23, the gate voltage V g of the drive transistor 22 becomes the reference voltage V ofs .
  • the source voltage V s of the drive transistor 22 is the power supply voltage V cc .
  • the gate-source voltage V gs of the drive transistor 22 needs to be larger than the threshold voltage V th of the drive transistor 22. Therefore, each voltage value is set so that
  • the gate voltage V g of the drive transistor 22 is set to the reference voltage V ofs, and the initialization operation of setting the source voltage V s of the driving transistor 22 to the power supply voltage V cc is the following threshold correction operation This is a preparatory operation (threshold correction preparation). Therefore, the reference voltage V ofs and the power supply voltage V cc are the initialization voltages of the gate voltage V g and the source voltage V s of the driving transistor 22.
  • the source electrode of the drive transistor 22 enters a floating state, and the gate voltage of the drive transistor 22
  • the threshold correction operation is started in a state where V g is maintained at the reference voltage V ofs . That is, the source voltage V s of the drive transistor 22 starts to decrease (decrease) toward the voltage (V g ⁇ V th ) obtained by subtracting the threshold voltage V th from the gate voltage V g of the drive transistor 22.
  • the initial voltage V ofs of the gate voltage V g of the drive transistor 22 is used as a reference, and a voltage obtained by subtracting the threshold voltage V th of the drive transistor 22 from the initial voltage V ofs (V g ⁇
  • the operation of changing the source voltage V s of the drive transistor 22 toward V th ) is the threshold value correction operation.
  • the gate-source voltage V gs of the drive transistor 22 eventually converges to the threshold voltage V th of the drive transistor 22.
  • a voltage corresponding to the threshold voltage V th is held in the holding capacitor 26.
  • the threshold correction period ends. Thereafter, at time t 4 , the signal voltage V sig of the video signal is output from the signal output unit 60 to the signal line 34, and the potential of the signal line 34 is switched from the reference voltage V ofs to the signal voltage V sig .
  • the write scan signal WS transitions from a high level to a low level, whereby the write transistor 23 becomes conductive, and the signal voltage V sig is sampled and written into the pixel 20.
  • the gate voltage V g of the drive transistor 22 becomes the signal voltage V sig .
  • the auxiliary capacitor 27 connected between the source electrode of the drive transistor 22 and the power supply line of the power supply voltage V cc is connected to the source voltage V s of the drive transistor 22. It works to suppress fluctuations. Then, when the drive transistor 22 is driven by the signal voltage V sig of the video signal, the threshold voltage V th of the drive transistor 22 is canceled with a voltage corresponding to the threshold voltage V th held in the holding capacitor 25.
  • the gate-source voltage V gs of the drive transistor 22 opens (increases) in accordance with the signal voltage V sig , but the source voltage V s of the drive transistor 22 is still in a floating state. Therefore, the charge stored in the storage capacitor 26 is discharged according to the characteristics of the drive transistor 22. At this time, charging of the equivalent capacitance Cel of the organic EL element 21 is started by the current flowing through the drive transistor 22.
  • the source voltage V s of the drive transistor 22 gradually decreases with time. At this time, the pixel-to-pixel variation in the threshold voltage V th of the drive transistor 22 has already been canceled, and the drain-source current I ds of the drive transistor 22 depends on the mobility ⁇ of the drive transistor 22. Note that the mobility ⁇ of the drive transistor 22 is the mobility of the semiconductor thin film constituting the channel of the drive transistor 22.
  • the decrease in the source voltage V s of the drive transistor 22 acts to discharge the charge stored in the storage capacitor 26.
  • a negative feedback is applied to the storage capacitor 26 for the fall amount (change amount) of the source voltage V s of the drive transistor 22. Accordingly, the amount of decrease in the source voltage V s of the drive transistor 22 becomes a feedback amount of negative feedback.
  • This cancellation operation is a mobility correction operation (mobility correction process) for correcting the variation in mobility ⁇ of the drive transistor 22 for each pixel.
  • the write scan signal WS transitions from a low level to a high level, and the write transistor 23 is turned off, so that the signal write & mobility correction period ends.
  • the emission control signal DS makes a transition from the high level to the low level, the light emission control transistor 24 is turned on. As a result, a current is supplied from the power supply line of the power supply voltage Vcc to the drive transistor 22 through the light emission control transistor 24.
  • the gate electrode of the drive transistor 22 is electrically disconnected from the signal line 34 and is in a floating state.
  • the storage capacitor 26 is connected between the gate and the source of the driving transistor 22, thereby interlocking with the variation of the source voltage V s of the driving transistor 22.
  • the gate voltage V g also varies.
  • the source voltage V s and the gate voltage V g of the driving transistor 22 rise while holding the gate-source voltage V gs held in the holding capacitor 26. Then, the source voltage V s of the driving transistor 22 rises to the light emission voltage V oled of the organic EL element 21 corresponding to the saturation current of the transistor.
  • the operation in which the gate voltage V g of the drive transistor 22 varies in conjunction with the variation in the source voltage V s is a bootstrap operation.
  • the gate-source voltage V gs held in the holding capacitor 26, that is, the voltage across the holding capacitor 26 is held, and the gate voltage V g and the source voltage V of the driving transistor 22 are held. This is an operation in which s varies.
  • the anode voltage V ano of the organic EL element 21 increases according to the current I ds .
  • the anode voltage V ano of the organic EL element 21 exceeds the threshold voltage V thEL of the organic EL element 21, to begin driving current flows to the organic EL element 21, the organic EL element 21 starts emitting light.
  • the second drive scanning unit 50B sets the drive signal AZ to an active state (a low level state) during a period from time t 0 before time t 1 to time t 8 after time t 7. .
  • a period from time t 0 to time t 8 is a non-light emitting period of the organic EL element 21. Since the drive signal AZ becomes active during the non-light emitting period, the switching transistor 25 becomes conductive in response to this.
  • the switching transistor 25 When the switching transistor 25 is turned on, the electrical connection between the drain electrode of the drive transistor 22 (the anode electrode of the organic EL element 21) and the common power supply line 35 which is a current discharge destination node is established via the switching transistor 25. Are short-circuited.
  • the on-resistance of the switching transistor 25 is much smaller than that of the organic EL element 21. Therefore, during the non-light-emitting period of the organic EL element 21, the current flowing through the drive transistor 22 can be forced to flow into the common power supply line 35 and not flow into the organic EL element 21.
  • the drive signal AZ is in an active state at 1H where threshold correction and signal writing are performed, but the drive signal AZ is in an inactive state during the subsequent light emission period.
  • the gate-source voltage V gs When the gate-source voltage V gs is larger than the threshold voltage V th , a current flows through the drive transistor 22. Then, the anode voltage V ano of the organic EL element 21 temporarily exceeds the threshold voltage V thel of the organic EL element 21 from the threshold correction preparation period to a part of the threshold correction period. As a result, a current flows from the drive transistor 22 to the organic EL element 21, so that the organic EL element 21 has a constant luminance every frame regardless of the gradation of the signal voltage V sig in spite of the non-light emitting period. Emits light. As a result, the contrast of the display panel 70 is reduced.
  • the display panel 70 can have higher contrast than the pixel configuration without the switching transistor 25.
  • the threshold correction preparation, threshold correction, video signal signal voltage V sig writing (signal writing), and mobility correction operations are performed, for example, for one horizontal period (1H).
  • FIG. 4 is a cross-sectional view illustrating an example of the cross-sectional structure of the pixel 20.
  • the cross-sectional structure of the main part of the pixel 20 is schematically shown.
  • the pixel structure illustrated in FIG. 4 is an example, and the present invention is not limited to this pixel structure.
  • the drive transistor 22, the write transistor 23, the light emission control transistor 24, and the switching transistor 25 made of a p-channel transistor are provided on an n-type semiconductor substrate 71 made of silicon.
  • FIG. 4 shows only the drive transistor 22 and the write transistor 23 for the sake of simplification of the drawing.
  • one source / drain region 221 is connected to the first electrode 211 of the organic EL element 21 via the contact portion 72, and functions as a drain region when the organic EL element 21 emits light.
  • the other source / drain region 222 is connected to the wiring 74 through the contact portion 73 and functions as a source region when the organic EL element 21 emits light.
  • the gate electrode 223 is connected to the wiring 75 through the contact portion 77.
  • the wiring 74 is used as one electrode of the storage capacitor 26, and the wiring 75 is used as the other electrode of the storage capacitor 26. That is, the storage capacitor 26 (indicated by a circled portion in FIG. 4) is a wiring 74 that is one electrode (one end), a wiring 75 that is the other electrode (the other end), and these wirings 74. , 75, a dielectric layer (insulating layer) 76 is included.
  • the drive transistor 22 and the write transistor 23 are surrounded by an element isolation region 78 made of an insulating film.
  • one source / drain region 231 is connected to the gate electrode 223 of the drive transistor 22 through the contact portion 81, the wiring 75, and the contact portion 77, and the signal voltage V sig of the video signal is It functions as a drain region at the time of writing.
  • the other source / drain region 232 is connected to a signal line 34 extending along a direction orthogonal to the paper surface via a contact portion 82 and functions as a source region when writing a signal voltage V sig of a video signal. To do.
  • the gate electrode 233 is connected to the scanning line 31 through the contact portion 83.
  • the contact portions 72, 73, 77, 81 to 83 are provided so as not to be short-circuited with the scanning line 31 or the like extending along the left-right direction (first direction) in the drawing. This state is shown in FIG. It is shown in the figure.
  • the driving transistor 22 and the writing transistor 23 provided on the semiconductor substrate 71 are covered with an interlayer insulating layer 86.
  • the other electrode (wiring 75) and dielectric layer (insulating layer) 76 of the storage capacitor 26 are formed on the interlayer insulating layer 86, and the storage capacitor 26 is formed on the dielectric layer (insulating layer) 76.
  • One electrode (wiring 74) is formed.
  • An interlayer insulating layer 87 is formed on the dielectric layer (insulating layer) 76 and one electrode (wiring 74) of the storage capacitor 26, and the scanning line 31 is formed on the interlayer insulating layer 87.
  • an interlayer insulating layer 88 is formed on the interlayer insulating layer 87 and the scanning line 31, and a signal line 34 is formed on the interlayer insulating layer 88.
  • An interlayer insulating layer 89 is formed on the interlayer insulating layer 88 and the signal line 34, and a power supply line 90 is formed on the interlayer insulating layer 89.
  • an interlayer insulating layer 91 is formed on the interlayer insulating layer 89 and the power supply line 90, and an anode electrode 211 constituting the organic EL element 21 is formed on the interlayer insulating layer 91.
  • an interlayer insulating layer 92 having an opening in which the anode electrode 211 is exposed at the bottom is formed. Furthermore, on the interlayer insulating layer 92 and the anode electrode 211, an organic material layer (laminated structure of a hole transport layer, a light emitting layer, and an electron transport layer) 212 constituting the organic EL element 21 and a cathode electrode 213 are provided. The insulating layer 93 is formed on the cathode electrode 213.
  • the stacking order of the scanning lines 31, the signal lines 34, the power supply lines 90, etc. is not limited to the above stacking order, and is essentially arbitrary.
  • the cathode electrode 213 of the organic EL element 21 is connected to a common power supply line 35 (see FIG. 2), and a predetermined cathode voltage V cath is supplied to the common power supply line 35.
  • the manufacturing of the pixel 20 described above can be performed based on a known method, and various materials used for manufacturing the pixel 20 can also be known materials.
  • the semiconductor substrate 71 is n-type.
  • the semiconductor substrate 71 is p-type, one source / drain region 221 and the other source / drain region 222 of the drive transistor 22 and one source / drain region 231 and the other source / drain of the write transistor 23 are formed.
  • the region 232 is provided in an n-type well formed in the p-type semiconductor substrate 71.
  • the storage capacitor 26 has a structure using a wiring layer. Specifically, the storage capacitor 26 has a structure in which the wiring 74 is one electrode, the wiring 75 is the other electrode, and a dielectric layer (insulating layer) 76 is interposed between the wiring 74 and the wiring 75. Yes.
  • the organic EL display device 10 according to the present embodiment adopts a configuration in which the auxiliary capacitor 27 is formed in the semiconductor substrate 71. In the present embodiment, the auxiliary capacitor 27 is formed in a portion surrounded by a circle in the semiconductor substrate 71 in FIG.
  • a specific example of the auxiliary capacitor 27 built in the semiconductor substrate 71 will be described.
  • FIG. 5A shows a schematic plan view of the capacitor according to Example 1
  • FIG. 5B shows a cross-sectional view along the line AA in FIG. 5A.
  • 5A and 5B show the drive transistor 22 and the auxiliary capacitor 27.
  • FIG. 5A and 5B show the drive transistor 22 and the auxiliary capacitor 27.
  • One source / drain region (diffusion layer region) 221 of the drive transistor 22, the other source / drain region (diffusion layer region) 222, and an element isolation region 78 are formed in the surface layer portion of the semiconductor substrate 71 made of silicon. ing. Further, a gate electrode 223 of the drive transistor 22 is provided in a region between one source / drain region and the other source / drain region 222 on the semiconductor substrate 71 via a gate insulating film 224 made of, for example, a silicon oxide film. Is formed.
  • An example of the structure on the semiconductor substrate 71 is as shown in FIG.
  • the capacitive element formed in the semiconductor substrate 71 that is, the auxiliary capacitor 27 includes a dielectric layer (insulating film) 271, a first electrode 272, and a second electrode 273 formed in the semiconductor substrate 71.
  • the dielectric layer (insulating film) 271 is made of a silicon oxide film, a silicon nitride film, or the like, and is formed so as to be embedded in the element isolation region 78 so as to extend in the substrate depth direction (first direction). ing.
  • the dielectric layer 271 functions as a capacitor film of the auxiliary capacitor 27 while electrically separating the first electrode 272 and the semiconductor substrate 71.
  • the first electrode 272 is made of a conductor such as polysilicon, and is formed on one surface side of the dielectric layer 271 so as to face the dielectric layer 271 so as to be embedded in the element isolation region 78.
  • the first electrode 272 is electrically connected to the other source / drain region 222 of the driving transistor 22.
  • the dielectric layer 271 and the first electrode 272 are preferably formed so that the lower end portions thereof are deeper than the lower end 78U of the element isolation region 78 in the substrate depth direction.
  • the second electrode 273 includes a semiconductor substrate 71 and a diffusion layer of a reverse conductivity type, and is formed on the other surface side of the dielectric layer 271 so as to face the dielectric layer 271. That is, the second electrode 273 is formed not on the element isolation region 78 side but on the other source / drain region 222 side of the driving transistor 22. As a result, the dielectric layer 271 and the first electrode 272 are formed in the element isolation region 78, and the second electrode 273 is formed in the formation region of the drive transistor 22, so that the auxiliary capacitor 27 is formed. In doing so, it is not necessary to secure a dedicated area. The second electrode 273 will electrically connected to it to the power supply line (line of the power supply voltage V cc of FIG. 2).
  • the first electrode (conductor) 272, the dielectric layer (insulating film) 271, and the second electrode (diffusion layer region) 273 are orthogonal to the substrate depth direction (first In the structure laminated in the direction (2), an auxiliary capacitor 27 (indicated by a portion surrounded by an ellipse in FIG. 5B) is formed by portions facing each other.
  • the dielectric layer 271 and the first electrode 272 are formed in the element isolation region 78, and the second electrode 273 is in the formation region of the drive transistor 22. Since it is formed, it is not necessary to secure a dedicated area.
  • the first electrode 272 that is one end of the auxiliary capacitor 27 is electrically connected to the other source / drain region 222 of the driving transistor 22 at the interface of the element isolation region 78. There is also no need for wiring to electrically connect the two.
  • the drive circuit is accordingly increased.
  • the formation area of the part can be reduced. Thereby, the size of the pixel 20 can be reduced, and the display image can be increased in definition.
  • each step is schematically illustrated with reference to cross-sectional views of FIGS. 6A, 6B, 6C, 6D, 7A, 7B, and 7C. explain.
  • a deep groove 95 is formed in a semiconductor substrate 71 using a resist mask (or hard mask) 94 (see FIG. 6A).
  • a resist mask or hard mask
  • a first electrode 272 made of a conductor such as polysilicon
  • the entire surface is dry-etched, entire-surface wet-etched, or chemical mechanical-polished (Chemical Mechanical Polishing). Polishing) (see FIG. 6B).
  • the surfaces of the dielectric layer 271 and the first electrode 272 need to be deeper than the surface of the semiconductor substrate 71 in the substrate depth direction.
  • ⁇ Process 3 Subsequently, after forming a polysilicon film as the first electrode (conductor) 272, for example, dry etching, wet etching, or chemical mechanical polishing is performed to fill the groove 95 (FIG. 6C). reference).
  • ⁇ Process 4 Next, after patterning a resist mask (or hard mask) 96 so as to cover a part of the first electrode (conductor) 272, element isolation is performed by a well-known element isolation region (Shallow Trench Isolation) formation technique. A groove 97 is formed (see FIG. 6D).
  • an element isolation region 78 is formed by an insulating film for element isolation, for example, a silicon oxide film (see FIG. 7A).
  • a resist mask (or hard mask) 98 is patterned on the element isolation region 78, a diffusion layer region serving as the second electrode 273 is formed by ion implantation (see FIG. 7B).
  • the gate electrode of the drive transistor 22 and the source / drain regions (diffusion layers) 221 and 222 are formed by a manufacturing method normally assumed (see FIG. 7C).
  • Various wiring layers and capacitor elements (in this example, the storage capacitor 26) formed using the wiring layers are manufactured by a known manufacturing method.
  • Example 2 is a modification of Example 1, and is an example in which two transistors are arranged in series on the same diffusion layer.
  • 8A and 8B are schematic plan views of the capacitive element according to the second embodiment.
  • a common source / drain region (diffusion region) is common to the drive transistor 22 and the light emission control transistor 24.
  • the auxiliary capacitor 27 is preferably formed in the vicinity of (layer region) 221/242.
  • the auxiliary capacitor 27 according to the present modification example includes a dielectric layer (insulating film) 271 formed in the semiconductor substrate 71, a first electrode 272, and a second electrode 273. Same as the case.
  • the auxiliary capacitor 27 according to the present modification can be manufactured by performing the same process steps as the manufacturing method of the auxiliary capacitor 27 according to the first embodiment.
  • FIG. 9A shows a schematic plan view of the capacitor according to Example 3
  • FIG. 9B shows a cross-sectional view along the line AA in FIG. 9A.
  • 9A and 9B show the drive transistor 22 and the auxiliary capacitor 27.
  • FIG. 9A and 9B show the drive transistor 22 and the auxiliary capacitor 27.
  • the dielectric layer 271 exists also on the opposite side to the second electrode 273, that is, the dielectric layer 271 exists with the first electrode 272 interposed therebetween. It was a structure to do.
  • the dielectric layer 271 exists only on the second electrode 273 side that functions as one electrode of the auxiliary capacitor 27. Yes.
  • FIGS. 10A, 10B, 10C, 10D, 11A, 11B, 11C, and 11D schematically showing the respective steps in the manufacturing method of the auxiliary capacitor 27 according to the third embodiment. Will be described.
  • a deep groove 95 is formed in a semiconductor substrate 71 using a resist mask (or hard mask) 94 (see FIG. 10A).
  • a resist mask or hard mask
  • ⁇ Process 2 Next, after the dielectric layer (insulating film) 271 and the first electrode 272 made of a conductor such as polysilicon are formed, the entire surface is dry etched, the entire surface is wet etched, or chemical mechanical polishing is performed ( (See FIG. 10B). At this stage, the surfaces of the dielectric layer 271 and the first electrode 272 need to be deeper than the surface of the semiconductor substrate 71 in the substrate depth direction.
  • ⁇ Process 5 for example, the dry etching conditions are changed, and only the conductor that is the material of the first electrode 272 is anisotropically scraped (see FIG. 11A).
  • ⁇ Process 6 Thereafter, an element isolation region 78 is formed with an insulating film for element isolation, for example, a silicon oxide film (see FIG. 11B). At this time, the exposed portion of the dielectric layer 271 is removed isotropically.
  • a resist mask (or hard mask) 98 is patterned on the element isolation region 78, a diffusion layer region serving as the second electrode 273 is formed by ion implantation (see FIG. 11C).
  • the process for scraping only the conductor (step 5) is increased compared to the method for manufacturing the capacitive element according to the first embodiment, but the capacitive element according to the third embodiment.
  • the same operations and effects as in the case of the structure of the capacitive element according to Example 1 can be obtained. That is, by adopting a structure formed in the semiconductor substrate 71, it is not necessary to secure a region for forming the auxiliary capacitor 27 on the semiconductor substrate 71 using a wiring layer. Can be reduced. Thereby, the size of the pixel 20 can be reduced, and the display image can be increased in definition.
  • This application example is an example in which the manufacturing method of the auxiliary capacitor 27 according to the first embodiment is applied to produce a wiring that electrically connects the first surface side and the second surface side of the semiconductor substrate 71.
  • FIG. 12 shows a cross-sectional view of a wiring structure according to the application example.
  • the first electrode 272 made of a conductor such as polysilicon manufactured by applying the manufacturing method of the auxiliary capacitor 27 according to the first embodiment is connected to the first surface side of the semiconductor substrate 71. It is used as wiring for electrically connecting the second surface side.
  • a circuit element such as the drive transistor 22 is formed on the first surface side of the semiconductor substrate 71.
  • the first electrode 272 (hereinafter referred to as “wiring 272”) is formed in the semiconductor substrate 71 as a wiring for electrically connecting the first surface side and the second surface side of the semiconductor substrate 71.
  • the organic EL element 21 (see FIG. 4) produced on the first surface side of the semiconductor substrate 71 can be produced on the second surface side. This makes it possible to stack another substrate or the like on the first surface side of the semiconductor substrate 71.
  • the wiring 272 can be used as a wiring for connecting one source / drain region 221 of the drive transistor 22 and the anode electrode of the organic EL element 21.
  • FIGS. 13A, 13B, 13C, 13D, 14A, 14B, 14C, and 14D are schematically illustrated. I will explain.
  • a deep groove 95 is formed in a semiconductor substrate 71 using a resist mask (or hard mask) 94 (see FIG. 13A).
  • a resist mask or hard mask
  • ⁇ Process 2 Next, after the dielectric layer (insulating film) 271 and the first electrode 272 made of a conductor such as polysilicon are formed, the entire surface is dry etched, the entire surface is wet etched, or chemical mechanical polishing is performed ( (See FIG. 13B). At this stage, the surfaces of the dielectric layer 271 and the first electrode 272 need to be deeper than the surface of the semiconductor substrate 71 in the substrate depth direction.
  • ⁇ Process 3 Subsequently, for example, a polysilicon film is formed as the first electrode (conductor) 272, and then the trench 95 is filled by dry etching, wet etching, or chemical mechanical polishing (see FIG. 13C).
  • ⁇ Process 4 Next, after patterning a resist mask (or hard mask) 96 so as to cover a part of the first electrode (conductor) 272, an element isolation groove 97 is formed by a known element isolation region forming technique. Form (see FIG. 13D).
  • an element isolation region 78 is formed by an insulating film for element isolation, for example, a silicon oxide film (see FIG. 14A).
  • the gate electrode of the driving transistor 22 and the source / drain regions (diffusion layers) 221 and 222 are formed by a manufacturing method normally assumed (see FIG. 14B).
  • various wiring layers, contact portions, and the like are manufactured by a generally assumed manufacturing method.
  • another substrate is bonded to the first surface side of the semiconductor substrate 71, that is, the wiring layer side, by a generally assumed manufacturing method.
  • the anode electrode 211 of the organic EL element 21 is illustrated as an electrode patterned on the second surface side of the semiconductor substrate 71 and electrically connected to the first electrode (conductor) 272.
  • the first electrode (conductor) 272 it is not limited to this.
  • the technique of this indication is not limited to the said embodiment.
  • the configuration and structure of the display device described in the above embodiment are examples, and can be changed as appropriate.
  • the auxiliary capacitor 27 is illustrated as the capacitive element formed in the semiconductor substrate.
  • the auxiliary capacitor 27 is not limited thereto.
  • the storage capacitor 26 can be a capacitor element built in the semiconductor substrate, or both the storage capacitor 26 and the auxiliary capacitor 27 can be capacitor elements built in the semiconductor substrate. .
  • a drive circuit unit that is provided for each pixel 20 including a light emitting unit (organic EL element 21) and drives the light emitting unit is provided.
  • it may be a peripheral circuit unit disposed around the pixel array unit 30 and including a capacitive element.
  • the peripheral circuit unit include the write scanning unit 40, the first drive scanning unit 50A, the second drive scanning unit 50B, and the signal output unit 60.
  • the display device of the present disclosure described above is a display unit (display device) of an electronic device in any field that displays a video signal input to the electronic device or a video signal generated in the electronic device as an image or a video.
  • the electronic device include a television set, a notebook personal computer, a digital still camera, a mobile terminal device such as a mobile phone, a head mounted display, and the like. However, it is not restricted to these.
  • the following effects can be obtained by using the display device of the present disclosure as the display unit in electronic devices of various fields. That is, according to the display device of the present disclosure, it is not necessary to secure a region for forming the capacitor element on the semiconductor substrate, so that the formation region of the circuit unit such as the drive circuit unit or the peripheral circuit unit can be reduced. it can. Therefore, by using the display device of the present disclosure, it is possible to contribute to downsizing of the electronic device main body.
  • the display device of the present disclosure also includes a module-shaped one with a sealed configuration.
  • a display module formed by attaching a facing portion such as transparent glass to the pixel array portion is applicable.
  • the display module may be provided with a circuit unit for inputting / outputting signals from the outside to the pixel array unit, a flexible printed circuit (FPC), and the like.
  • FPC flexible printed circuit
  • a digital still camera and a head mounted display will be exemplified as specific examples of the electronic apparatus using the display device of the present disclosure.
  • the specific example illustrated here is only an example, and is not limited thereto.
  • 15A and 15B are external views of a single-lens reflex digital still camera with interchangeable lenses.
  • FIG. 15A shows a front view thereof
  • FIG. 15B shows a rear view thereof.
  • the interchangeable-lens single-lens reflex digital still camera has, for example, an interchangeable photographic lens unit (interchangeable lens) 112 on the front right side of the camera body (camera body) 111, and a photographer holds on the front left side.
  • the grip part 113 is provided.
  • a monitor 114 is provided at the approximate center of the back of the camera body 111.
  • An electronic viewfinder (eyepiece window) 115 is provided on the upper part of the monitor 114. The photographer can look at the electronic viewfinder 115 and visually determine the optical image of the subject guided from the photographing lens unit 112 to determine the composition.
  • the display device of the present disclosure can be used as the electronic viewfinder 115. That is, the interchangeable lens single-lens reflex type digital still camera according to this example is manufactured by using the display device of the present disclosure as the electronic viewfinder 115.
  • FIG. 16 is an external view of a head mounted display.
  • the head-mounted display has, for example, ear hooks 212 for wearing on the user's head on both sides of the glasses-shaped display unit 211.
  • the display device of the present disclosure can be used as the display unit 211. That is, the head mounted display according to the present example is manufactured by using the display device of the present disclosure as the display unit 211.
  • a circuit portion having a semiconductor substrate and a capacitor, With Capacitance element is A dielectric layer formed in the semiconductor substrate and extending in the substrate depth direction; A first electrode formed on one side of the dielectric layer so as to face the dielectric layer; and A second electrode formed on the other surface side of the dielectric layer so as to face the dielectric layer; Display device.
  • the circuit unit is a drive circuit unit that is provided for each pixel including the light emitting unit and drives the light emitting unit.
  • the drive circuit unit has a drive transistor for driving the light emitting unit,
  • the dielectric layer and the first electrode are formed in an element isolation region that separates the pixels in the semiconductor substrate,
  • the first electrode is electrically connected to one source / drain region of the driving transistor.
  • the display device according to [2] above. [4] The dielectric layer and the first electrode are formed so that the lower end portions thereof are deeper than the lower end of the element isolation region in the substrate depth direction.
  • the second electrode is formed on one source / drain region side in the semiconductor substrate.
  • the second electrode is electrically connected to the power line.
  • a circuit portion having a semiconductor substrate and a capacitor In the manufacture of a display device comprising Forming a dielectric layer extending in a substrate depth direction in a semiconductor substrate; Forming a first electrode on one side of the dielectric layer opposite to the dielectric layer; and Thereafter, a step of forming a second electrode opposite to the dielectric layer on the other surface side of the dielectric layer; A capacitive element is produced by executing the process of each of the steps, Manufacturing method of display device.
  • a circuit portion having a semiconductor substrate and a capacitor, With Capacitance element is A dielectric layer formed in the semiconductor substrate and extending in the substrate depth direction; A first electrode formed on one side of the dielectric layer so as to face the dielectric layer; and A second electrode formed on the other surface side of the dielectric layer so as to face the dielectric layer; An electronic device having a display device.
  • DESCRIPTION OF SYMBOLS 10 ... Organic EL display device, 20 ... Pixel (pixel circuit), 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 24 ... Light emission control transistor, 25 ... Switching transistor, 26 ... Retention capacitor, 27 ... Auxiliary capacitor, 30 ... Pixel array part, 31 (31 1 to 31 m ) ... Scanning line, 32 (32 1 to 32 m ) ... 1st drive line, 33 (33 1 to 33 m ) ... 2nd drive line, 34 (34 1 to 34 n ) ... Signal line, 35 ... Common power supply line, 40 ... Write scanning unit, 50A ... first driving scanning unit, 50B ... second driving scanning unit, 60 ...
  • signal output unit 70 ... display panel, 71 ... semiconductor substrate, 211 ... Anode electrode, 212 ... organic material layer, 213 ... cathode electrode, 71 ... dielectric layer (insulating film), 272 ... first electrode (conductor), 273 ... second electrode (diffusion layer region)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本開示の表示装置は、半導体基板（７１）、及び、容量素子（２７）を有する回路部、を備えており、容量素子は、半導体基板内に形成され、基板深さ方向に延在する誘電体層（２７１）、誘電体層の一方の面側に誘電体層と対向して形成された第１の電極（２７２）、及び、誘電体層の他方の面側に誘電体層と対向して形成された第２の電極（２７３）から成る。本開示の電子機器は、上記の構成の表示装置を有する。

Description

表示装置、表示装置の製造方法、及び、電子機器
　本開示は、表示装置、表示装置の製造方法、及び、電子機器に関する。
　表示装置の一つとして、自発光素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と記述する）を用いた有機エレクトロルミネッセンス表示装置（以下、「有機ＥＬ表示装置」と記述する）がある。有機ＥＬ表示装置は、自発光型であるため、消費電力が低いという特性を有しており、実用化に向けての開発、商品化が進められている。
　有機ＥＬ表示装置では、４つのトランジスタ（Ｔｒ）、及び、それらのトランジスタに繋がる２つの容量素子（Ｃ）を有する４Ｔｒ／２Ｃの回路構成の回路部が、発光部（有機ＥＬ素子）を駆動する駆動回路部として用いられている（例えば、特許文献１参照）。この駆動回路部では、各画素の特性ばらつきを補正するための閾値補正動作や、輝度補正のためのブートストラップ動作などが行われる。このような特性の安定化のためには、容量素子を用いる回路構成が重要となっている。
特開２０１５－３４８６１号公報
　有機ＥＬ表示装置等の表示装置において、容量素子として、一般的に、配線層を使用して形成した構造のものが知られている。画素の発光部を駆動する駆動回路部にあっては、各画素の限られた領域の中で、必要な容量値を持った構造の容量素子が形成されている。そのため、画素サイズの微細化（表示画像の高精細化）と容量素子の容量値確保とはトレードオフの関係になってしまっている。具体的には、容量素子の容量値を大きく確保しようとすると、容量素子の形成領域が大きくなる。すると、容量素子の形成領域が大きくなる分だけ、画素サイズが大きくなり、高精細化の妨げとなる。
　尚、ここでは、駆動回路部を例に挙げて説明したが、画素アレイ部の周辺に配置される周辺回路部にあっても、容量素子の形成領域が大きくなることは、周辺回路部の形成領域の大型化を招くため、表示装置の小型化の妨げとなる。
　そこで、本開示は、駆動回路部や周辺回路部等の回路部の形成領域の縮小化に寄与できる表示装置、表示装置の製造方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の表示装置は、
　半導体基板、及び、容量素子を有する回路部、
　を備えており、
　容量素子は、
　半導体基板内に形成され、基板深さ方向に延在する誘電体層、
　誘電体層の一方の面側に誘電体層と対向して形成された第１の電極、及び、
　誘電体層の他方の面側に誘電体層と対向して形成された第２の電極から成る。また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。
　上記の目的を達成するための本開示の表示装置の製造方法は、
　半導体基板、及び、容量素子を有する回路部、
　を備える表示装置の製造に当たって、
　半導体基板内に、基板深さ方向に延在する誘電体層を形成する工程、
　誘電体層の一方の面側に誘電体層と対向して第１の電極を形成する工程、及び、
　しかる後、誘電体層の他方の面側に誘電体層と対向して第２の電極を形成する工程、
　の各工程の処理を実行することによって容量素子を作製する。
　本開示によれば、半導体基板内に容量素子を作り込むことで、半導体基板上に当該容量素子を形成するための領域を確保する必要がなくなるため、駆動回路部や周辺回路部等の回路部の形成領域の縮小化に寄与できる。
　尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示のアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 図２は、本開示のアクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の回路構成の一例を示す回路図である。 図３は、アクティブマトリクス型有機ＥＬ表示装置の基本的な動作の説明に供するタイミング波形図である。 図４は、画素の断面構造の一例を示す断面図である。 図５Ａは、実施例１に係る容量素子を示す模式的な平面図であり、図５Ｂは、図５ＡのＡ－Ａ線に沿った断面構造を示す断面図である。 図６Ａ、図６Ｂ、図６Ｃ及び図６Ｄは、実施例１に係る容量素子の製造法の工程を模式的に示す断面図（その１）である。 図７Ａ、図７Ｂ及び図７Ｃは、実施例１に係る容量素子の製造法の工程を模式的に示す断面図（その２）である。 図８Ａ及び図８Ｂは、実施例２に係る容量素子を示す模式的な平面図である。 図９Ａは、実施例３に係る容量素子を示す模式的な平面図であり、図９Ｂは、図９ＡのＡ－Ａ線に沿った断面構造を示す断面図である。 図１０Ａ、図１０Ｂ、図１０Ｃ及び図１０Ｄは、実施例３に係る容量素子の製造法の工程を模式的に示す断面図（その１）である。 図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄは、実施例３に係る容量素子の製造法の工程を模式的に示す断面図（その２）である。 図１２は、応用例に係る配線構造を示す断面図である。 図１３Ａ、図１３Ｂ、図１３Ｃ及び図１３Ｄは、応用例に係る配線構造の製造法の工程を模式的に示す断面図（その１）である。 図１４Ａ、図１４Ｂ、図１４Ｃ及び図１４Ｄは、応用例に係る配線構造の製造法の工程を模式的に示す断面図（その２）である。 図１５Ａは、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの正面図であり、図１５Ｂは、その背面図である。 図１６は、ヘッドマウントディスプレイの外観図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の製造方法、及び、電子機器、全般に関する説明
２．アクティブマトリクス型有機ＥＬ表示装置
　２－１．システム構成
　２－２．画素回路
　２－３．基本的な回路動作
　２－４．画素構造
　２－５．半導体基板内に作り込む容量素子
　　２－５－１．実施例１
　　２－５－２．実施例２（実施例１の変形例）
　　２－５－３．実施例３（実施例１の変形例）
　　２－５－４．応用例
３．変形例
４．本開示の電子機器
　４－１．具体例１（デジタルスチルカメラの例）
　４－２．具体例２（ヘッドマウントディスプレイの例）
５．本開示がとることができる構成
＜本開示の表示装置、表示装置の製造方法、及び、電子機器、全般に関する説明＞
　本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、回路部について、発光部を含む画素毎に設けられ、発光部を駆動する駆動回路部である構成とすることができる。このとき、駆動回路部について、発光部を駆動する駆動トランジスタを有する構成とすることができる。そして、誘電体層及び第１の電極が、半導体基板内において、画素間を分離する素子分離領域内に形成され、第１の電極が、駆動トランジスタの一方のソース／ドレイン領域に電気的に接続された構成とすることができる。
　上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、誘電体層及び第１の電極について、その下端部が、基板深さ方向において、素子分離領域の下端よりも深い位置になるように形成された構成とすることができる。また、第２の電極について、半導体基板内の一方のソース／ドレイン領域側に形成された構成とすることができる。更に、第２の電極について、電源ラインに電気的に接続された構成とすることができる。
＜アクティブマトリクス型表示装置＞
　本開示の表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス型表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＭＯＳ(Metal Oxide Semiconductor)トランジスタやＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を例示することができる。
　ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素回路の発光部（発光素子）として用いるアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合がある。
［システム構成］
　図１は、本開示のアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。図１に示すように、本開示の有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される周辺回路部とを有する構成となっている。周辺回路部は、例えば、画素アレイ部３０と同じ表示パネル７０上に搭載された書込み走査部４０、第１駆動走査部５０Ａ、第２駆動走査部５０Ｂ、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。尚、書込み走査部４０、第１駆動走査部５０Ａ、第２駆動走査部５０Ｂ、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０外に設ける構成を採ることも可能である。
　有機ＥＬ表示装置１０については、モノクロ（白黒）表示対応の構成とすることもできるし、カラー表示対応の構成とすることもできる。有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
　但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
　画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１（３１1～３１m）、第１駆動線３２（３２1～３２m）、及び、第２駆動線３３（３３1～３３m）が画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３４（３４1～３４n）が画素列毎に配線されている。
　走査線３１1～３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。第１駆動線３２1～３２mは、第１駆動走査部５０Ａの対応する行の出力端にそれぞれ接続されている。第２駆動線３３1～３３mは、第２駆動走査部５０Ｂの対応する行の出力端にそれぞれ接続されている。信号線３４1～３４nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。
　書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1～３１m）に対して書込み走査信号ＷＳ（ＷＳ1～ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
　第１駆動走査部５０Ａは、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第１駆動走査部５０Ａは、書込み走査部４０による線順次走査に同期して、第１駆動線３２（３２1～３２m）に対して発光制御信号ＤＳ（ＤＳ1～ＤＳm）を供給することによって画素２０の発光／非発光（消光）の制御を行う。
　第２駆動走査部５０Ｂは、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第２駆動走査部５０Ｂは、書込み走査部４０による線順次走査に同期して、第２駆動線３３（３３1～３３m）に対して駆動信号ＡＺ（ＡＺ1～ＡＺm）を供給することによって非発光期間において画素２０を発光しないようにする制御を行う。
　信号出力部６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）に相当する電圧、あるいは、その近傍の電圧である。基準電圧Ｖofsは、後述する補正動作を行う際に、初期化電圧として用いられる。
　信号出力部６０から択一的に出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３４（３４1～３４n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖsigを画素行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
［画素回路］
　図２は、本開示のアクティブマトリクス型有機ＥＬ表示装置１０における画素（画素回路）の回路構成の一例を示す回路図である。画素２０の発光部は、有機ＥＬ素子２１から成る。有機ＥＬ素子２１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
　図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路部とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３５にカソード電極が接続されている。
　有機ＥＬ素子２１を駆動する駆動回路部は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３、発光制御トランジスタ２４、スイッチングトランジスタ２５、保持容量２６、及び、補助容量２７を有する、４Ｔｒ（トランジスタ）／２Ｃ（容量素子）の構成となっている。尚、本例にあっては、画素（画素回路）２０は、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成される。そして、駆動トランジスタ２２は、ｐチャネル型のトランジスタから成る。
　また、本例にあっては、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５についても、駆動トランジスタ２２と同様に、ｐチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、ソース／ゲート／ドレインの３端子の構成ではなく、ソース／ゲート／ドレイン／バックゲートの４端子の構成となっている。各トランジスタのバックゲートには電源電圧Ｖccが印加される。
　上記の構成の画素２０において、書込みトランジスタ２３は、信号出力部６０から信号線３４を通して供給される信号電圧Ｖsigをサンプリングすることによって駆動トランジスタ２２のゲート電極に書き込む。発光制御トランジスタ２４は、電源電圧Ｖccの電源ラインと駆動トランジスタ２２のソース電極との間に接続されており、発光制御信号ＤＳによる駆動の下に、有機ＥＬ素子２１の発光／非発光を制御する。スイッチングトランジスタ２５は、駆動トランジスタ２２のドレイン電極と電流排出先ノード（例えば、共通電源線３５）との間に接続されており、駆動信号ＡＺによる駆動の下に、有機ＥＬ素子２１の非発光期間に有機ＥＬ素子２１が発光しないように制御する。
　保持容量２６は、駆動トランジスタ２２のゲート電極とソース電極との間に接続されており、書込みトランジスタ２３によるサンプリングによって書き込まれた信号電圧Ｖsigを保持する。駆動トランジスタ２２は、保持容量２６の保持電圧に応じた駆動電流を有機ＥＬ素子２１に流すことによって有機ＥＬ素子２１を駆動する。補助容量２７は、駆動トランジスタ２２のソース電極と、固定電位のノード（例えば、電源電圧Ｖccの電源ライン）との間に接続されている。この補助容量２７は、信号電圧Ｖsigを書き込んだときに駆動トランジスタ２２のソース電圧の変動を抑制する作用、及び、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsを駆動トランジスタ２２の閾値電圧Ｖthにする作用を為す。
［基本的な回路動作］
　ここで、上記の構成のアクティブマトリクス型有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて説明する。
　図３のタイミング波形図には、発光制御信号ＤＳ、書込み走査信号ＷＳ、駆動信号ＡＺ、信号線３４の電位Ｖofs／Ｖsig、及び、駆動トランジスタ２２のソース電圧Ｖs、ゲート電圧Ｖgのそれぞれの変化の様子を示している。
　尚、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５がｐチャネル型のトランジスタであるため、書込み走査信号ＷＳ、発光制御信号ＤＳ、及び、駆動信号ＡＺの低レベルの状態がアクティブ状態となり、高レベルの状態が非アクティブ状態となる。そして、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、書込み走査信号ＷＳ、発光制御信号ＤＳ、及び、駆動信号ＡＺのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
　時刻ｔ1で、書込み走査信号ＷＳが高レベルから低レベルに遷移することで、書込みトランジスタ２３が導通状態になる。このとき、信号出力部６０から信号線３４に対して、基準電圧Ｖofsが出力されている状態にある。従って、基準電圧Ｖofsが書込みトランジスタ２３によるサンプリングによって駆動トランジスタ２２のゲート電極に書き込まれるため、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsになる。
　また、時刻ｔ1では、発光制御信号ＤＳが低レベルの状態にあるため、発光制御トランジスタ２４が導通状態にある。従って、駆動トランジスタ２２のソース電圧Ｖsは電源電圧Ｖccになっている。このとき、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsは、Ｖgs＝Ｖofs－Ｖccとなる。
　ここで、閾値補正動作（閾値補正処理）を行うには、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsを、当該駆動トランジスタ２２の閾値電圧Ｖthよりも大きくしておく必要がある。そのため、｜Ｖgs｜＝｜Ｖofs－Ｖcc｜＞｜Ｖth｜となるように各電圧値が設定されることになる。
　このように、駆動トランジスタ２２のゲート電圧Ｖgを基準電圧Ｖofsに設定し、かつ、駆動トランジスタ２２のソース電圧Ｖsを電源電圧Ｖccに設定する初期化動作が、次の閾値補正動作を行う前の準備（閾値補正準備）の動作である。従って、基準電圧Ｖofs及び電源電圧Ｖccが、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsの各初期化電圧ということになる。
　次に、時刻ｔ2で、発光制御信号ＤＳが低レベルから高レベルに遷移し、発光制御トランジスタ２４が非導通状態になると、駆動トランジスタ２２のソース電極がフローティング状態となり、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正動作が開始される。すなわち、駆動トランジスタ２２のゲート電圧Ｖgから閾値電圧Ｖthを減じた電圧（Ｖg－Ｖth）に向けて、駆動トランジスタ２２のソース電圧Ｖsが下降（低下）を開始する。
　基本的な動作にあっては、駆動トランジスタ２２のゲート電圧Ｖgの初期化電圧Ｖofsを基準とし、当該初期化電圧Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電圧（Ｖg－Ｖth）に向けて駆動トランジスタ２２のソース電圧Ｖsを変化させる動作が閾値補正動作となる。この閾値補正動作が進むと、やがて、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsが、駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２６に保持される。
　そして、時刻ｔ3で、書込み走査信号ＷＳが低レベルから高レベルに遷移し、書込みトランジスタ２３が非導通状態になると、閾値補正期間が終了する。その後、時刻ｔ4で、信号出力部６０から信号線３４に映像信号の信号電圧Ｖsigが出力され、信号線３４の電位が基準電圧Ｖofsから信号電圧Ｖsigに切り替わる。
　次に、時刻ｔ5で、書込み走査信号ＷＳが高レベルから低レベルに遷移することで、書込みトランジスタ２３が導通状態になり、信号電圧Ｖsigをサンプリングして画素２０内に書き込む。この書込みトランジスタ２３による信号電圧Ｖsigの書込み動作により、駆動トランジスタ２２のゲート電圧Ｖgが信号電圧Ｖsigになる。
　この映像信号の信号電圧Ｖsigの書込みの際に、駆動トランジスタ２２のソース電極と電源電圧Ｖccの電源ラインとの間に接続されている補助容量２７は、駆動トランジスタ２２のソース電圧Ｖsの変動を抑える作用を為す。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２５に保持された閾値電圧Ｖthに相当する電圧と相殺される。
　このとき、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsが、信号電圧Ｖsigに応じて開く（大きくなる）が、駆動トランジスタ２２のソース電圧Ｖsは依然としてフローティング状態にある。そのため、保持容量２６の充電電荷は、駆動トランジスタ２２の特性に応じて放電される。そして、このとき駆動トランジスタ２２に流れる電流によって有機ＥＬ素子２１の等価容量Ｃelの充電が開始される。
　有機ＥＬ素子２１の等価容量Ｃelが充電されることにより、駆動トランジスタ２２のソース電圧Ｖsが時間が経過するにつれて徐々に下降していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン－ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
　ここで、駆動トランジスタ２２のソース電圧Ｖsの下降分は、保持容量２６の充電電荷を放電するように作用する。換言すれば、駆動トランジスタ２２のソース電圧Ｖsの下降分（変化量）は、保持容量２６に対して負帰還がかけられたことになる。従って、駆動トランジスタ２２のソース電圧Ｖsの下降分は負帰還の帰還量となる。
　このように、駆動トランジスタ２２に流れるドレイン－ソース間電流Ｉdsに応じた帰還量で保持容量２６に対して負帰還をかけることにより、駆動トランジスタ２２のドレイン－ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す動作（打ち消す処理）が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正動作（移動度補正処理）である。
　より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig－Ｖofs）が大きい程ドレイン－ソース間電流Ｉdsが大きくなるため、負帰還の帰還量の絶対値も大きくなる。従って、映像信号の信号振幅Ｖin、即ち、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量の絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。
　時刻ｔ6で、書込み走査信号ＷＳが低レベルから高レベルに遷移し、書込みトランジスタ２３が非導通状態になることで、信号書込み＆移動度補正期間が終了する。移動度補正を行った後、時刻ｔ7で、発光制御信号ＤＳが高レベルから低レベルに遷移することで、発光制御トランジスタ２４が導通状態になる。これにより、電源電圧Ｖccの電源ラインから発光制御トランジスタ２４を通して駆動トランジスタ２２に電流が供給される。
　このとき、書込みトランジスタ２３が非導通状態にあることで、駆動トランジスタ２２のゲート電極は信号線３４から電気的に切り離されてフローティング状態にある。ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート－ソース間に保持容量２６が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖsの変動に連動してゲート電圧Ｖgも変動する。
　すなわち、駆動トランジスタ２２のソース電圧Ｖs及びゲート電圧Ｖgは、保持容量２６に保持されているゲート－ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電圧Ｖsは、トランジスタの飽和電流に応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
　このように、駆動トランジスタ２２のゲート電圧Ｖgがソース電圧Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２６に保持されたゲート－ソース間電圧Ｖgs、即ち、保持容量２６の両端間電圧を保持したまま、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsが変動する動作である。
　そして、駆動トランジスタ２２のドレイン－ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電圧Ｖanoが上昇する。やがて、有機ＥＬ素子２１のアノード電圧Ｖanoが有機ＥＬ素子２１の閾値電圧Ｖthelを超えると、有機ＥＬ素子２１に駆動電流が流れ始めるため、有機ＥＬ素子２１が発光を開始する。
　一方、第２駆動走査部５０Ｂは、時刻ｔ1よりも前の時刻ｔ0から、時刻ｔ7よりも後の時刻ｔ8までの期間で駆動信号ＡＺをアクティブ状態（低レベルの状態）とする。時刻ｔ0－時刻ｔ8の期間は、有機ＥＬ素子２１の非発光期間である。この非発光期間に駆動信号ＡＺがアクティブ状態となることで、これに応答してスイッチングトランジスタ２５が導通状態となる。
　スイッチングトランジスタ２５が導通状態になることで、当該スイッチングトランジスタ２５を介して、駆動トランジスタ２２のドレイン電極（有機ＥＬ素子２１のアノード電極）と電流排出先ノードである共通電源線３５との間が電気的に短絡される。ここで、スイッチングトランジスタ２５のオン抵抗は、有機ＥＬ素子２１に比べて非常に小さい。従って、有機ＥＬ素子２１の非発光期間において、駆動トランジスタ２２に流れる電流を共通電源線３５に強制的に流し込み、有機ＥＬ素子２１には流れ込まないようにすることができる。因みに、閾値補正及び信号書込みが行われる１Ｈでは駆動信号ＡＺがアクティブ状態となるが、以降の発光期間中では駆動信号ＡＺが非アクティブ状態となる。
　ここで、スイッチングトランジスタ２５を持たない画素構成における、閾値補正準備期間から閾値補正期間（時刻ｔ1～時刻ｔ3）にかけての動作点に着目する。先述した動作説明から明らかなように、閾値補正動作を行うには、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsを、当該駆動トランジスタ２２の閾値電圧Ｖthよりも大きくしておく必要がある。
　ゲート－ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと、駆動トランジスタ２２に電流が流れる。すると、閾値補正準備期間から閾値補正期間の一部にかけて、一時的に有機ＥＬ素子２１のアノード電圧Ｖanoが当該有機ＥＬ素子２１の閾値電圧Ｖthelを超える。これにより、駆動トランジスタ２２から有機ＥＬ素子２１に電流が流れ込むことになるため、非発光期間であるにも拘わらず、信号電圧Ｖsigの階調に依らず毎フレーム、一定輝度で有機ＥＬ素子２１が発光する。その結果、表示パネル７０のコントラストの低下を招くことになる。
　これに対して、スイッチングトランジスタ２５を持つ画素構成では、上述したスイッチングトランジスタ２５の作用により、有機ＥＬ素子２１の非発光期間において、駆動トランジスタ２２に流れる電流が有機ＥＬ素子２１に流れ込まないようにすることができる。これにより、非発光期間において、有機ＥＬ素子２１が発光するのを抑制することができるため、スイッチングトランジスタ２５を持たない画素構成に比べて表示パネル７０の高コントラスト化を図ることができる。
　以上説明した一連の基本的な回路動作において、閾値補正準備、閾値補正、映像信号の信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各動作は、例えば１水平期間（１Ｈ）において実行される。
［画素構造］
　続いて、画素２０の画素構造について、図４を用いて説明する。図４は、画素２０の断面構造の一例を示す断面図である。ここでは、画素２０の要部の断面構造を模式的に示している。但し、図４に示す画素構造は一例であって、この画素構造に限定されるものではない。
　図４に示すように、ｐチャネル型のトランジスタから成る駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、シリコンから成るｎ型の半導体基板７１に設けられている。図４には、図面の簡略化のために、駆動トランジスタ２２及び書込みトランジスタ２３のみを図示している。
　駆動トランジスタ２２において、一方のソース／ドレイン領域２２１は、コンタクト部７２を介して有機ＥＬ素子２１の第１電極２１１に接続されており、有機ＥＬ素子２１の発光時にドレイン領域として機能する。他方のソース／ドレイン領域２２２は、コンタクト部７３を介して配線７４に接続されており、有機ＥＬ素子２１の発光時にソース領域として機能する。ゲート電極２２３は、コンタクト部７７を介して配線７５に接続されている。
　ここで、配線７４は、保持容量２６の一方の電極として用いられ、配線７５は保持容量２６の他方の電極として用いられている。すなわち、保持容量２６（図４には、円で囲んだ部分で示す）は、一方の電極（一端）となる配線７４、他方の電極（他端）となる配線７５、及び、これらの配線７４，７５に挟まれた誘電体層（絶縁層）７６から構成されている。駆動トランジスタ２２及び書込みトランジスタ２３等は、絶縁膜から成る素子分離領域７８によって囲まれている。
　書込みトランジスタ２３において、一方のソース／ドレイン領域２３１は、コンタクト部８１、配線７５、及び、コンタクト部７７を介して駆動トランジスタ２２のゲート電極２２３に接続されており、映像信号の信号電圧Ｖsigの書込み時にドレイン領域として機能する。他方のソース／ドレイン領域２３２は、コンタクト部８２を介して、紙面に直交する方向に沿って延在する信号線３４に接続されており、映像信号の信号電圧Ｖsigの書込み時にソース領域として機能する。ゲート電極２３３は、コンタクト部８３を介して走査線３１に接続されている。
　コンタクト部７２，７３，７７，８１～８３は、図の左右方向（第１の方向）沿って延在する走査線３１等と短絡しないように設けられており、図４には、この状態が図示されている。
　半導体基板７１に設けられた駆動トランジスタ２２や書込みトランジスタ２３等は、層間絶縁層８６によって覆われている。そして、層間絶縁層８６上に、保持容量２６の他方の電極（配線７５）及び誘電体層（絶縁層）７６が形成されており、誘電体層（絶縁層）７６の上に保持容量２６の一方の電極（配線７４）が形成されている。また、誘電体層（絶縁層）７６及び保持容量２６の一方の電極（配線７４）の上に層間絶縁層８７が形成され、層間絶縁層８７の上に走査線３１が形成されている。
　更には、層間絶縁層８７及び走査線３１の上に層間絶縁層８８が形成され、層間絶縁層８８の上に信号線３４が形成されている。また、層間絶縁層８８及び信号線３４の上に層間絶縁層８９が形成され、層間絶縁層８９の上に電源供給線９０が形成されている。更には、層間絶縁層８９及び電源供給線９０の上に層間絶縁層９１が形成され、層間絶縁層９１の上に、有機ＥＬ素子２１を構成するアノード電極２１１が形成されている。
　また、層間絶縁層９１及びアノード電極２１１の上に、当該アノード電極２１１が底部に露出した開口部を有する層間絶縁層９２が形成されている。更には、層間絶縁層９２及びアノード電極２１１の上に、有機ＥＬ素子２１を構成する有機材料層（正孔輸送層、発光層、電子輸送層の積層構造体）２１２、及び、カソード電極２１３が形成され、カソード電極２１３上に絶縁層９３が形成されている。
　走査線３１、信号線３４、電源供給線９０等の積層順は、上記の積層順に限定されるものではなく、本質的に任意である。有機ＥＬ素子２１のカソード電極２１３は共通電源線３５（図２参照）に接続されており、共通電源線３５には所定のカソード電圧Ｖcathが供給される。
　以上に説明した画素２０の製造は、周知の方法に基づき行うことができるし、画素２０の製造に用いる各種の材料も周知の材料とすることができる。上記の例では、半導体基板７１がｎ型である場合を示している。半導体基板７１がｐ型である場合は、駆動トランジスタ２２の一方のソース／ドレイン領域２２１及び他方のソース／ドレイン領域２２２、並びに、書込みトランジスタ２３の一方のソース／ドレイン領域２３１及び他方のソース／ドレイン領域２３２は、ｐ型の半導体基板７１に形成されたｎ型ウェル内に設けられることになる。
［半導体基板内に作り込む容量素子］
　上述したように、保持容量２６は、配線層を使用した構造となっている。具体的には、保持容量２６は、配線７４を一方の電極とし、配線７５を他方の電極とし、配線７４と配線７５との間に誘電体層（絶縁層）７６が介在する構造となっている。これに対して、本実施形態に係る有機ＥＬ表示装置１０では、補助容量２７について、半導体基板７１内に作り込む構成を採っている。本実施形態では、補助容量２７は、図４において、半導体基板７１内の円で囲んだ部位に作り込まれることになる。以下に、半導体基板７１内に作り込む補助容量２７の具体的な実施例について説明する。
（実施例１）
　実施例１に係る容量素子の模式的な平面図を図５Ａに示し、図５ＡのＡ－Ａ線に沿った断面図を図５Ｂに示す。図５Ａ及び図５Ｂには、駆動トランジスタ２２及び補助容量２７について図示している。
　シリコンから成る半導体基板７１の表層部に、駆動トランジスタ２２の一方のソース／ドレイン領域（拡散層領域）２２１、他方のソース／ドレイン領域（拡散層領域）２２２、及び、素子分離領域７８が形成されている。また、半導体基板７１上における一方のソース／ドレイン領域と他方のソース／ドレイン領域２２２との間の領域には、例えばシリコン酸化膜から成るゲート絶縁膜２２４を介して、駆動トランジスタ２２のゲート電極２２３が形成されている。半導体基板７１上の構造の一例については、図４に示した通りである。
　半導体基板７１内に作り込む容量素子、即ち、補助容量２７は、半導体基板７１内に形成された誘電体層（絶縁膜）２７１、第１の電極２７２、及び、第２の電極２７３から成る。誘電体層（絶縁膜）２７１は、シリコン酸化膜やシリコン窒化膜等から成り、基板深さ方向（第１の方向）に延在するように、素子分離領域７８内に埋め込まれる形で形成されている。誘電体層２７１は、第１の電極２７２と半導体基板７１とを電気的に分離しつつ、補助容量２７の容量膜として機能する。
　第１の電極２７２は、ポリシリコン等の導電体から成り、誘電体層２７１の一方の面側に、素子分離領域７８内に埋め込まれる形で誘電体層２７１と対向して形成されている。第１の電極２７２は、駆動トランジスタ２２の他方のソース／ドレイン領域２２２と電気的に接続されている。ここで、誘電体層２７１及び第１の電極２７２はその下端部が、基板深さ方向において、素子分離領域７８の下端７８Ｕよりも深い位置になるように形成されることが好ましい。
　第２の電極２７３は、半導体基板７１と逆導電型の拡散層から成り、誘電体層２７１の他方の面側に誘電体層２７１と対向して形成されている。すなわち、第２の電極２７３は、素子分離領域７８側ではなく、駆動トランジスタ２２の他方のソース／ドレイン領域２２２側に形成されている。これにより、誘電体層２７１及び第１の電極２７２が素子分離領域７８内に形成され、第２の電極２７３が駆動トランジスタ２２の形成領域内に形成されることになるため、補助容量２７を形成するに当たって、専用の領域を確保する必要が無くなる。第２の電極２７３は、電源ライン（図２の電源電圧Ｖccのライン）に電気的に接続されることになる。
　上述したように、第１の電極（導電体）２７２、誘電体層（絶縁膜）２７１、及び、第２の電極（拡散層領域）２７３が、基板深さ方向に対して直交する方向（第２の方向）で積層された構造において、互いに対向する部分によって補助容量２７（図５Ｂには、楕円で囲んだ部分で示す）が形成されている。この補助容量２７において、第１の電極２７２及び第２の電極２７３の対向面積、両電極２７２，２７３間の距離（＝誘電体層２７１の厚み）、誘電体層２７１の誘電率によって容量値が決まる。
　上記の構成の実施例１に係る補助容量２７によれば、誘電体層２７１及び第１の電極２７２が素子分離領域７８内に形成され、第２の電極２７３が駆動トランジスタ２２の形成領域内に形成されているため、専用の領域を確保する必要が無い。しかも、補助容量２７にあっては、その一端である第１の電極２７２が、素子分離領域７８の界面で駆動トランジスタ２２の他方のソース／ドレイン領域２２２と電気的に接続されているため、それらを電気的に接続するための配線の引き回しも必要が無い。
　このように、半導体基板７１内に作り込む構造を採ることで、半導体基板７１上に配線層を使用して補助容量２７を形成するための領域を確保する必要がなくなるため、その分だけ駆動回路部の形成領域を縮小化できる。これにより、画素２０のサイズの微細化、表示画像の高精細化を図ることができる。
　次に、実施例１に係る補助容量２７の製造法について、各工程を模式的に示す図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図７Ａ、図７Ｂ及び図７Ｃの各断面図を用いて説明する。
・工程１
　まず、半導体基板７１に、レジストマスク（もしくは、ハードマスク）９４を用いて深い溝９５を形成する（図６Ａ参照）。
・工程２
　次に、誘電体層（絶縁膜）２７１、及び、ポリシリコン等の導電体から成る第１の電極２７２を成膜した上で、全面ドライエッチング、全面ウェットエッチング、もしくは、化学機械研磨（Chemical Mechanical Polishing）を行う（図６Ｂ参照）。この段階では、誘電体層２７１及び第１の電極２７２の表面は、基板深さ方向において、半導体基板７１の表面よりも深い位置にあることが必要となる。
・工程３
　続いて、第１の電極（導電体）２７２として、例えばポリシリコンを成膜した上で、ドライエッチング、ウェットエッチング、もしくは、化学機械研磨（Chemical Mechanical Polishing）を行って溝９５を埋める（図６Ｃ参照）。
・工程４
　次に、第１の電極（導電体）２７２の一部を覆うようにレジストマスク（もしくは、ハードマスク）９６をパターニングした上で、周知の素子分離領域(Shallow Trench Isolation)形成技術により、素子分離用の溝９７を形成する（図６Ｄ参照）。
・工程５
　その後、素子分離用の絶縁膜、例えばシリコン酸化膜によって素子分離領域７８を形成する（図７Ａ参照）。
・工程６
　次に、素子分離領域７８上にレジストマスク（もしくは、ハードマスク）９８をパターニングした上で、イオン注入によって、第２の電極２７３の役割をする拡散層領域を形成する（図７Ｂ参照）。
・工程７
　その後は、通常想定される製造法で、駆動トランジスタ２２のゲート電極形成、ソース／ドレイン領域（拡散層）２２１，２２２を形成する（図７Ｃ参照）。各種の配線層や配線層を使用して形成される容量素子（本例では、保持容量２６）等については、周知の製造法によって作製される。
（実施例２）
　実施例２は、実施例１の変形例であり、２つのトランジスタを同一の拡散層上に直列に配置する場合の例である。実施例２に係る容量素子の模式的な平面図を図８Ａ及び図８Ｂに示す。
　有機ＥＬ素子２１を駆動する駆動回路部の構成上、２つのトランジスタを同一の拡散層上に直列に配置することが想定される。ここでは、例えば図２に示す画素回路において、駆動トランジスタ２２及び発光制御トランジスタ２４の２つのトランジスタが同一の拡散層上に直列に配置されることとする。
　このように、２つのトランジスタが同一の拡散層上に直列に配置される場合には、図８Ａや図８Ｂに示すように、駆動トランジスタ２２及び発光制御トランジスタ２４に共通のソース／ドレイン領域（拡散層領域）２２１／２４２の近傍に、補助容量２７を形成することが好ましい。
　本変形例に係る補助容量２７が、半導体基板７１内に形成された誘電体層（絶縁膜）２７１、第１の電極２７２、及び、第２の電極２７３から成る点については、実施例１の場合と同様である。また、基本的に、実施例１に係る補助容量２７の製造法と同様の工程の処理を実行することにより、本変形例に係る補助容量２７を作製することができる。
（実施例３）
　実施例３は、実施例１の変形例である。実施例３に係る容量素子の模式的な平面図を図９Ａに示し、図９ＡのＡ－Ａ線に沿った断面図を図９Ｂに示す。図９Ａ及び図９Ｂには、駆動トランジスタ２２及び補助容量２７について図示している。
　実施例１では、図５Ａ及び図５Ｂに示すように、誘電体層２７１が第２の電極２７３と反対側にも存在する構造、即ち、誘電体層２７１が第１の電極２７２を挟んで存在する構造となっていた。これに対して、実施例３では、図９Ａ及び図９Ｂに示すように、誘電体層２７１が、補助容量２７の一方の電極として機能する第２の電極２７３側にのみ存在する構造となっている。
　次に、実施例３に係る補助容量２７の製造法について、各工程を模式的に示す図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄ、図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄの各断面図を用いて説明する。
・工程１
　まず、半導体基板７１に、レジストマスク（もしくは、ハードマスク）９４を用いて深い溝９５を形成する（図１０Ａ参照）。
・工程２
　次に、誘電体層（絶縁膜）２７１、及び、ポリシリコン等の導電体から成る第１の電極２７２を成膜した上で、全面ドライエッチング、全面ウェットエッチング、もしくは、化学機械研磨を行う（図１０Ｂ参照）。この段階では、誘電体層２７１及び第１の電極２７２の表面は、基板深さ方向において、半導体基板７１の表面よりも深い位置にあることが必要となる。
・工程３
　続いて、第１の電極（導電体）２７２として、例えばポリシリコンを成膜した上で、ドライエッチング、ウェットエッチング、もしくは、化学機械研磨を行って溝９５を埋める（図１０Ｃ参照）。
・工程４
　次に、第１の電極（導電体）２７２の一部を覆うようにレジストマスク（もしくは、ハードマスク）９６をパターニングした上で、周知の素子分離領域形成技術により、素子分離用の溝９７を形成する（図１０Ｄ参照）。
・工程５
　次に、例えばドライエッチング条件を変更して、異方的に第１の電極２７２の材料である導電体のみを削り取る（図１１Ａ参照）。
・工程６
　その後、素子分離用の絶縁膜、例えばシリコン酸化膜によって素子分離領域７８を形成する（図１１Ｂ参照）。このとき、誘電体層２７１の露出した部分については等方的に除去する。
・工程７
　次に、素子分離領域７８上にレジストマスク（もしくは、ハードマスク）９８をパターニングした上で、イオン注入によって、第２の電極２７３の役割をする拡散層領域を形成する（図１１Ｃ参照）。
・工程８
　その後は、通常想定される製造法で、駆動トランジスタ２２のゲート電極形成、ソース／ドレイン領域（拡散層）２２１，２２２を形成する（図１１Ｄ参照）。各種の配線層や配線層を使用して形成される容量素子（本例では、保持容量２６）等については、周知の製造法によって作製される。
　実施例３に係る容量素子の製造法の場合には、実施例１に係る容量素子の製造法に比べて、導電体のみを削り取る工程（工程５）が増えるものの、実施例３に係る容量素子の構造の場合にも、実施例１に係る容量素子の構造の場合と同様の作用、効果を得ることができる。すなわち、半導体基板７１内に作り込む構造を採ることで、半導体基板７１上に配線層を使用して補助容量２７を形成する領域を確保する必要がなくなるため、その分だけ駆動回路部の形成領域を縮小化できる。これにより、画素２０のサイズの微細化、表示画像の高精細化を図ることができる。
（応用例）
　本応用例は、実施例１に係る補助容量２７の製造法を適用して、半導体基板７１の第１面側と第２面側とを電気的に接続する配線を作製する例である。応用例に係る配線構造の断面図を図１２に示す。
　本応用例に係る配線構造は、実施例１に係る補助容量２７の製造法を適用して作製したポリシリコン等の導電体から成る第１の電極２７２を、半導体基板７１の第１面側と第２面側とを電気的に接続する配線として用いている。ここでは、半導体基板７１の第１面側に、駆動トランジスタ２２等の回路素子を形成することとする。
　上述したように、半導体基板７１の第１面側と第２面側とを電気的に接続する配線として第１の電極２７２（以下、「配線２７２」と記述する）を半導体基板７１内に作り込むことにより、半導体基板７１の第１面側に作製されていた有機ＥＬ素子２１（図４参照）を、第２面側に作製することができる。これにより、半導体基板７１の第１面側に別基板等を積層することが可能になる。そして、配線２７２については、駆動トランジスタ２２の一方のソース／ドレイン領域２２１と有機ＥＬ素子２１のアノード電極とを接続する配線として用いることができる。
　次に、応用例に係る配線構造の製造法について、各工程を模式的に示す図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１４Ａ、図１４Ｂ、図１４Ｃ及び図１４Ｄの各断面図を用いて説明する。
・工程１
　まず、半導体基板７１に、レジストマスク（もしくは、ハードマスク）９４を用いて深い溝９５を形成する（図１３Ａ参照）。
・工程２
　次に、誘電体層（絶縁膜）２７１、及び、ポリシリコン等の導電体から成る第１の電極２７２を成膜した上で、全面ドライエッチング、全面ウェットエッチング、もしくは、化学機械研磨を行う（図１３Ｂ参照）。この段階では、誘電体層２７１及び第１の電極２７２の表面は、基板深さ方向において、半導体基板７１の表面よりも深い位置にあることが必要となる。
・工程３
　続いて、第１の電極（導電体）２７２として、例えばポリシリコンを成膜した上で、ドライエッチング、ウェットエッチング、もしくは、化学機械研磨を行って溝９５を埋める（図１３Ｃ参照）。
・工程４
　次に、第１の電極（導電体）２７２の一部を覆うようにレジストマスク（もしくは、ハードマスク）９６をパターニングした上で、周知の素子分離領域形成技術により、素子分離用の溝９７を形成する（図１３Ｄ参照）。
・工程５
　その後、素子分離用の絶縁膜、例えばシリコン酸化膜によって素子分離領域７８を形成する（図１４Ａ参照）。
・工程６
　その後は、通常想定される製造法で、駆動トランジスタ２２のゲート電極形成、ソース／ドレイン領域（拡散層）２２１，２２２を形成する（図１４Ｂ参照）。
　次に、図示していないが、通常想定される製造法で、各種の配線層やコンタクト部等の作製が行われる。続いて、図示していないが、通常想定される製造法で、半導体基板７１の第１面側、即ち配線層側に別基板の貼り合わせが行われる。
・工程７
　次に、半導体基板７１の第２面側、即ち配線層側と反対側を、エッチング、もしくは、化学機械研磨で第１の電極（導電体）２７２が基板面に露出するまで研磨する（図１４Ｃ参照）。
・工程８
　続いて、第１の電極（導電体）２７２に電気的に接触する状態で有機ＥＬ素子２１のアノード電極２１１をパターニングする（図１４Ｄ参照）。その後、通常想定される製造法で、有機材料層（正孔輸送層、発光層、電子輸送層の積層構造体）２１２やカソード電極２１３が作製される。
　尚、本応用例では、半導体基板７１の第２面側にパターニングされ、第１の電極（導電体）２７２に電気的に接続される電極として、有機ＥＬ素子２１のアノード電極２１１を例示したが、これに限られるものではない。
＜変形例＞
　以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術は当該実施形態に限定されるものではない。上記の実施形態において説明した表示装置の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、半導体基板内に作り込む容量素子として、補助容量２７を例示したが、補助容量２７に限られるものではない。補助容量２７に代えて保持容量２６を、半導体基板内に作り込む容量素子とすることもできるし、保持容量２６及び補助容量２７の双方を、半導体基板内に作り込む容量素子とすることもできる。
　また、上記の実施形態では、本開示の技術が適用される容量素子を含む回路部として、発光部（有機ＥＬ素子２１）を含む画素２０毎に設けられ、発光部を駆動する駆動回路部を例示したが、画素アレイ部３０の周辺に配置され、容量素子を含む周辺回路部であってもよい。周辺回路部としては、書込み走査部４０、第１駆動走査部５０Ａ、第２駆動走査部５０Ｂ、及び、信号出力部６０等を例示することができる。周辺回路部の容量素子に本開示の技術を適用することで、周辺回路部の形成領域の縮小化、ひいては、表示装置の小型化に寄与できることになる。
＜本開示の電子機器＞
　以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部（表示装置）として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。
　このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の表示装置によれば、半導体基板上に容量素子を形成する領域を確保する必要がなくなるため、駆動回路部や周辺回路部等の回路部の形成領域の縮小化を図ることができる。従って、本開示の表示装置を用いることにより、電子機器本体の小型化に寄与できる。
　本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。
（具体例１）
　図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。
　そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、電子ビューファインダ（接眼窓）１１５が設けられている。撮影者は、電子ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
　上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、その電子ビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、その電子ビューファインダ１１５として本開示の表示装置を用いることによって作製される。
（具体例２）
　図１６は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。
＜本開示がとることができる構成＞
　尚、本開示は、以下のような構成をとることもできる。
［１］半導体基板、及び、容量素子を有する回路部、
　を備えており、
　容量素子は、
　半導体基板内に形成され、基板深さ方向に延在する誘電体層、
　誘電体層の一方の面側に誘電体層と対向して形成された第１の電極、及び、
　誘電体層の他方の面側に誘電体層と対向して形成された第２の電極から成る、
　表示装置。
［２］回路部は、発光部を含む画素毎に設けられ、発光部を駆動する駆動回路部である、
　上記［１］に記載の表示装置。
［３］駆動回路部は、発光部を駆動する駆動トランジスタを有しており、
　誘電体層及び第１の電極は、半導体基板内において、画素間を分離する素子分離領域内に形成されており、
　第１の電極は、駆動トランジスタの一方のソース／ドレイン領域に電気的に接続されている、
　上記［２］に記載の表示装置。
［４］誘電体層及び第１の電極はその下端部が、基板深さ方向において、素子分離領域の下端よりも深い位置になるように形成されている、
　上記［２］に記載の表示装置。
［５］第２の電極は、半導体基板内の一方のソース／ドレイン領域側に形成されている、
　上記［３］又は［４］に記載の表示装置。
［６］第２の電極は、電源ラインに電気的に接続されている、
　上記［３］乃至［５］のいずれかに記載の表示装置。
［７］半導体基板、及び、容量素子を有する回路部、
　を備える表示装置の製造に当たって、
　半導体基板内に、基板深さ方向に延在する誘電体層を形成する工程、
　誘電体層の一方の面側に誘電体層と対向して第１の電極を形成する工程、及び、
　しかる後、誘電体層の他方の面側に誘電体層と対向して第２の電極を形成する工程、
　の各工程の処理を実行することによって容量素子を作製する、
　表示装置の製造方法。
［８］半導体基板、及び、容量素子を有する回路部、
　を備えており、
　容量素子は、
　半導体基板内に形成され、基板深さ方向に延在する誘電体層、
　誘電体層の一方の面側に誘電体層と対向して形成された第１の電極、及び、
　誘電体層の他方の面側に誘電体層と対向して形成された第２の電極から成る、
　表示装置を有する電子機器。
　１０・・・有機ＥＬ表示装置、２０・・・画素（画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・発光制御トランジスタ、２５・・・スイッチングトランジスタ、２６・・・保持容量、２７・・・補助容量、３０・・・画素アレイ部、３１（３１1～３１m）・・・走査線、３２（３２1～３２m）・・・第１駆動線、３３（３３1～３３m）・・・第２駆動線、３４（３４1～３４n）・・・信号線、３５・・・共通電源線、４０・・・書込み走査部、５０Ａ・・・第１駆動走査部、５０Ｂ・・・第２駆動走査部、６０・・・信号出力部、７０・・・表示パネル、７１・・・半導体基板、２１１・・・アノード電極、２１２・・・有機材料層、２１３・・・カソード電極、２７１・・・誘電体層（絶縁膜）、２７２・・・第１の電極（導電体）、２７３・・・第２の電極（拡散層領域）

Claims (8)

  1. 　半導体基板、及び、容量素子を有する回路部、
    　を備えており、
    　容量素子は、
    　半導体基板内に形成され、基板深さ方向に延在する誘電体層、
    　誘電体層の一方の面側に誘電体層と対向して形成された第１の電極、及び、
    　誘電体層の他方の面側に誘電体層と対向して形成された第２の電極から成る、
    　表示装置。
  2. 　回路部は、発光部を含む画素毎に設けられ、発光部を駆動する駆動回路部である、
    　請求項１に記載の表示装置。
  3. 　駆動回路部は、発光部を駆動する駆動トランジスタを有しており、
    　誘電体層及び第１の電極は、半導体基板内において、画素間を分離する素子分離領域内に形成されており、
    　第１の電極は、駆動トランジスタの一方のソース／ドレイン領域に電気的に接続されている、
    　請求項２に記載の表示装置。
  4. 　誘電体層及び第１の電極はその下端部が、基板深さ方向において、素子分離領域の下端よりも深い位置になるように形成されている、
    　請求項３に記載の表示装置。
  5. 　第２の電極は、半導体基板内の一方のソース／ドレイン領域側に形成されている、
    　請求項３に記載の表示装置。
  6. 　第２の電極は、電源ラインに電気的に接続されている、
    　請求項３に記載の表示装置。
  7. 　半導体基板、及び、容量素子を有する回路部、
    　を備える表示装置の製造に当たって、
    　半導体基板内に、基板深さ方向に延在する誘電体層を形成する工程、
    　誘電体層の一方の面側に誘電体層と対向して第１の電極を形成する工程、及び、
    　しかる後、誘電体層の他方の面側に誘電体層と対向して第２の電極を形成する工程、
    　の各工程の処理を実行することによって容量素子を作製する、
    　表示装置の製造方法。
  8. 　半導体基板、及び、容量素子を有する回路部、
    　を備えており、
    　容量素子は、
    　半導体基板内に形成され、基板深さ方向に延在する誘電体層、
    　誘電体層の一方の面側に誘電体層と対向して形成された第１の電極、及び、
    　誘電体層の他方の面側に誘電体層と対向して形成された第２の電極から成る、
    　表示装置を有する電子機器。
PCT/JP2017/020996 2016-07-29 2017-06-06 表示装置、表示装置の製造方法、及び、電子機器 WO2018020844A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/092,472 US10622435B2 (en) 2016-07-29 2017-06-06 Display device, manufacturing method of display device, and electronic device
DE112017003811.1T DE112017003811B4 (de) 2016-07-29 2017-06-06 Displayeinrichtung
JP2018529406A JP6835090B2 (ja) 2016-07-29 2017-06-06 表示装置、表示装置の製造方法、及び、電子機器
CN201780039355.3A CN109416897B (zh) 2016-07-29 2017-06-06 显示装置、显示装置制造方法以及电子设备
US16/803,013 US11024698B2 (en) 2016-07-29 2020-02-27 Display device including driving circuit with first and second capacitors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-149164 2016-07-29
JP2016149164 2016-07-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/092,472 A-371-Of-International US10622435B2 (en) 2016-07-29 2017-06-06 Display device, manufacturing method of display device, and electronic device
US16/803,013 Continuation US11024698B2 (en) 2016-07-29 2020-02-27 Display device including driving circuit with first and second capacitors

Publications (1)

Publication Number Publication Date
WO2018020844A1 true WO2018020844A1 (ja) 2018-02-01

Family

ID=61016589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020996 WO2018020844A1 (ja) 2016-07-29 2017-06-06 表示装置、表示装置の製造方法、及び、電子機器

Country Status (5)

Country Link
US (2) US10622435B2 (ja)
JP (1) JP6835090B2 (ja)
CN (1) CN109416897B (ja)
DE (1) DE112017003811B4 (ja)
WO (1) WO2018020844A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020064265A (ja) * 2018-10-19 2020-04-23 キヤノン株式会社 表示装置および電子機器
JP2020076841A (ja) * 2018-11-06 2020-05-21 キヤノン株式会社 表示装置および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510820B2 (en) * 2016-09-09 2019-12-17 Sony Semiconductor Solutions Corporation Display device and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534709A (ja) * 1991-07-25 1993-02-12 Sony Corp 液晶表示装置
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JP2000137246A (ja) * 1997-11-28 2000-05-16 Matsushita Electric Ind Co Ltd 反射型表示素子及び反射型表示素子を用いた映像装置
WO2007060881A1 (ja) * 2005-11-22 2007-05-31 Mitsubishi Gas Chemical Company, Inc. 半導体装置の製造方法
JP2012173470A (ja) * 2011-02-21 2012-09-10 Fujitsu Semiconductor Ltd アクティブマトリクス基板、その製造方法、及び反射型液晶表示装置
JP2014098779A (ja) * 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0277016B1 (en) * 1987-01-29 1998-04-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus
JPH01149453A (ja) * 1987-12-04 1989-06-12 Nec Corp 半導体記憶装置
KR960026870A (ko) * 1994-12-31 1996-07-22 김주용 반도체소자의 캐패시터 제조방법
KR100207459B1 (ko) * 1996-02-21 1999-07-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6100131A (en) * 1997-06-11 2000-08-08 Siemens Aktiengesellschaft Method of fabricating a random access memory cell
JP3132435B2 (ja) * 1997-09-22 2001-02-05 日本電気株式会社 半導体装置の製造方法
KR20010032543A (ko) 1997-11-28 2001-04-25 모리시타 요이찌 반사형 표시소자 및 반사형 표시소자를 이용한 영상장치
JP3763728B2 (ja) * 1999-09-30 2006-04-05 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP3593982B2 (ja) * 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
JP4049018B2 (ja) * 2003-05-19 2008-02-20 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
US20050184326A1 (en) * 2004-02-24 2005-08-25 Chun-Wen Cheng Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
JP2005277033A (ja) * 2004-03-24 2005-10-06 Sony Corp 半導体装置およびその製造方法
KR100629589B1 (ko) * 2005-04-28 2006-09-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
CN102663977B (zh) * 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
KR20070059403A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
JP2007311377A (ja) * 2006-05-16 2007-11-29 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
CN101123670B (zh) * 2006-08-09 2012-07-25 东北大学 光学传感器和固体成像器件
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
KR20110007654A (ko) * 2009-07-17 2011-01-25 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조 방법
KR20120081810A (ko) * 2011-01-12 2012-07-20 삼성모바일디스플레이주식회사 커패시터 소자 및 이를 포함하는 표시 장치
JP5900315B2 (ja) * 2012-02-16 2016-04-06 ソニー株式会社 半導体装置および半導体装置の製造方法
CN104350532B (zh) * 2012-06-15 2018-04-06 索尼公司 显示装置、半导体装置和制造显示装置的方法
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
CN203178636U (zh) * 2013-02-05 2013-09-04 深圳市华星光电技术有限公司 阵列基板及显示装置
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2015034861A (ja) 2013-08-08 2015-02-19 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN103489824B (zh) * 2013-09-05 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
TWI527201B (zh) * 2013-11-06 2016-03-21 友達光電股份有限公司 畫素結構及其製造方法
KR20160000087A (ko) * 2014-06-23 2016-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP6734771B2 (ja) * 2016-12-28 2020-08-05 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534709A (ja) * 1991-07-25 1993-02-12 Sony Corp 液晶表示装置
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JP2000137246A (ja) * 1997-11-28 2000-05-16 Matsushita Electric Ind Co Ltd 反射型表示素子及び反射型表示素子を用いた映像装置
WO2007060881A1 (ja) * 2005-11-22 2007-05-31 Mitsubishi Gas Chemical Company, Inc. 半導体装置の製造方法
JP2012173470A (ja) * 2011-02-21 2012-09-10 Fujitsu Semiconductor Ltd アクティブマトリクス基板、その製造方法、及び反射型液晶表示装置
JP2014098779A (ja) * 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020064265A (ja) * 2018-10-19 2020-04-23 キヤノン株式会社 表示装置および電子機器
JP7145032B2 (ja) 2018-10-19 2022-09-30 キヤノン株式会社 表示装置および電子機器
JP2022184972A (ja) * 2018-10-19 2022-12-13 キヤノン株式会社 表示装置および電子機器
JP7365476B2 (ja) 2018-10-19 2023-10-19 キヤノン株式会社 表示装置および電子機器
JP2020076841A (ja) * 2018-11-06 2020-05-21 キヤノン株式会社 表示装置および電子機器
JP7204429B2 (ja) 2018-11-06 2023-01-16 キヤノン株式会社 表示装置および電子機器

Also Published As

Publication number Publication date
US10622435B2 (en) 2020-04-14
JPWO2018020844A1 (ja) 2019-05-09
CN109416897A (zh) 2019-03-01
DE112017003811B4 (de) 2021-09-09
US11024698B2 (en) 2021-06-01
CN109416897B (zh) 2021-07-02
US20200203464A1 (en) 2020-06-25
US20190123124A1 (en) 2019-04-25
DE112017003811T5 (de) 2019-04-11
JP6835090B2 (ja) 2021-02-24

Similar Documents

Publication Publication Date Title
KR102245043B1 (ko) 표시 장치
US20200091447A1 (en) Display apparatus and electronic apparatus
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
US10535723B2 (en) Display device, method of manufacturing display device, and electronic apparatus
JP7031583B2 (ja) 表示装置及び電子機器
JP7100577B2 (ja) 表示装置および電子機器
US11024698B2 (en) Display device including driving circuit with first and second capacitors
US9099683B2 (en) Organic electroluminescence display and electronic equipment
US20240032343A1 (en) Display device and electronic device
CN111903192A (zh) 显示装置、显示装置的制造方法以及电子设备
US11211000B2 (en) Display device and electronic device with differently layered wirings for pixel transistors
JP2012155076A (ja) 半導体装置、表示装置、及び、電子機器
JP2014163972A (ja) 表示装置およびその駆動方法、並びに電子機器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018529406

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17833854

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17833854

Country of ref document: EP

Kind code of ref document: A1