WO2007060881A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2007060881A1
WO2007060881A1 PCT/JP2006/322924 JP2006322924W WO2007060881A1 WO 2007060881 A1 WO2007060881 A1 WO 2007060881A1 JP 2006322924 W JP2006322924 W JP 2006322924W WO 2007060881 A1 WO2007060881 A1 WO 2007060881A1
Authority
WO
WIPO (PCT)
Prior art keywords
ultraviolet light
region
silicon substrate
film
semiconductor device
Prior art date
Application number
PCT/JP2006/322924
Other languages
English (en)
French (fr)
Inventor
Ryuji Sotoaka
Tomoyuki Azuma
Original Assignee
Mitsubishi Gas Chemical Company, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Company, Inc. filed Critical Mitsubishi Gas Chemical Company, Inc.
Priority to JP2007546415A priority Critical patent/JPWO2007060881A1/ja
Publication of WO2007060881A1 publication Critical patent/WO2007060881A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Definitions

  • the present invention relates to a method for manufacturing a field effect transistor, and particularly to a method for forming a gate insulating film thereof
  • the present invention relates to a method for forming a capacitor, particularly a method for forming an insulating film thereof.
  • the surface of the silicon substrate is exposed and the exposed surface is heated to a temperature of about 1000 ° C.
  • the method was performed by thermal oxidation in an oxygen atmosphere or in high-pressure steam.
  • the surface of the silicon substrate is thermally oxidized in the same manner as described above, or silane gas and oxygen gas or silane gas and ammonia gas are formed on the electrode formed on the silicon substrate.
  • a silicon oxide film and a silicon nitride film were deposited by CVD (Chemical Vapor Deposition) and PCVD (Plasuma Chemical Vapor Deposition) methods, which introduced Pt (see Patent Documents 1 and 2).
  • a method for forming a gate insulating film when forming a thin film transistor on an insulating substrate is performed by a CVD method or a PCVD method as described above.
  • Patent Document 1 JP-A-5-182968
  • Patent Document 2 JP-A-5-188396
  • a silicon oxide film is also formed in a region other than a region where an oxide film is to be formed.
  • the surface of silicon or polysilicon in a region other than the channel formation region of the transistor is oxidized, or the back surface of the silicon substrate is also oxidized to form an oxide film. Therefore, there has been a problem that a process for removing these oxide films is required.
  • silane gas is used to form a silicon oxide film or a silicon nitride film by a CVD method or a PCVD method.
  • Silane gas is a toxic gas and will ignite when exposed to the atmosphere! / ⁇ ⁇ Because it is a dangerous substance, there has been a problem that the equipment investment for exhaust gas treatment equipment and ensuring safety has increased, leading to an increase in manufacturing costs.
  • the present invention provides a method for manufacturing a semiconductor device having a field effect transistor on a substrate, the step of exposing a surface of a silicon substrate, and a solution in which nitrous oxide is dissolved on the exposed surface.
  • Forming a field effect transistor by forming an electrode on the semiconductor device.
  • the time for irradiating the specific region of the surface of the silicon substrate with ultraviolet light is different from the time for irradiating the other region with ultraviolet light.
  • a step of forming a conductive region on the surface of the silicon substrate a step of bringing a solution in which nitrous oxide is dissolved into contact with the surface of the conductive region, and a region where the solution is in contact with ultraviolet light. Irradiating the surface of the conductive region to oxidize to form an oxide film, and forming an electrode on the oxide film to form a capacitor.
  • the manufacturing method of the semiconductor device was used.
  • the present invention provides a method of manufacturing a semiconductor device having a field effect transistor on a substrate, a step of forming a gate electrode on an insulating substrate, and a solution in which nitrous oxide is dissolved in the electrode.
  • a step of contacting, a step of irradiating the region in contact with the solution with ultraviolet light to oxidize the electrode to form a gate insulating film, and a step of forming a semiconductor thin film on the gate insulating film This is a method for manufacturing a semiconductor device.
  • the ultraviolet light has a spectrum in a wavelength range of 173 nm to 240 nm.
  • the ultraviolet light is irradiated with krypton monoiodine (Krl) excimer lamp force.
  • a solution in which nitrous oxide is dissolved is brought into contact with the surface of a silicon substrate and irradiated with ultraviolet light, so that the semiconductor or conductor in the region irradiated with ultraviolet light is oxidized.
  • the oxide film can be formed only in the necessary region.
  • FIG. 1 is a graph showing the results of an oxidation test on a silicon substrate related to an embodiment of the present invention. is there.
  • ⁇ 3] is a graph showing the relationship between ultraviolet light irradiation and acidity related to the embodiment of the present invention.
  • ⁇ 4] In the ultraviolet light wavelength region of the nitrous acid nitrogen solution related to the embodiment of the present invention. It is a graph which shows the dependence of ultraviolet light irradiation time on a light absorption characteristic.
  • FIG. 5 is a schematic cross-sectional view of the experimental apparatus used in the experiments of FIGS. 1 and 2.
  • FIG. 6 is a schematic diagram showing a method for manufacturing a semiconductor device in the present embodiment.
  • FIG. 7 is a schematic diagram showing a method for manufacturing a semiconductor device in the present embodiment.
  • FIG. 8 is a schematic view showing a method for manufacturing a semiconductor device in the present embodiment.
  • FIG. 10 is a schematic diagram showing a method for manufacturing a semiconductor device in the present embodiment.
  • FIG. 11 is a graph showing a UV absorption spectrum of a nitrous acid-nitrogen solution.
  • FIG. 12 is a graph showing the UV absorption spectrum of oxygen molecules.
  • a gate insulating film made of a silicon oxide film is brought into contact with a surface of a silicon substrate by bringing a solution in which nitrous acid and nitrogen are dissolved into contact with the surface of the silicon substrate. And an electrode is formed thereon to form a field effect transistor.
  • the production of the silicon oxide film can be performed at room temperature. Therefore, a gate insulating film made of a silicon oxide film can be formed even in a state where an element or material having no heat resistance is formed before the silicon oxide film is formed.
  • the film thickness of the silicon oxide film increases as the time of irradiation with ultraviolet light increases.
  • gate insulating films with different thicknesses can be formed in the same process by changing the irradiation time of ultraviolet light to a specific area on the surface of the silicon substrate and the irradiation time of ultraviolet light in other areas.
  • a capacitor When a capacitor is formed on the surface of the silicon substrate, a solution in which nitrous oxide is dissolved is brought into contact with a conductive region, for example, the surface of the silicon substrate or the surface of the electrode material, and ultraviolet light is irradiated.
  • a conductive region for example, the surface of the silicon substrate or the surface of the electrode material
  • ultraviolet light is irradiated.
  • An oxide film is formed by oxidizing the electrode material in the conductive region irradiated with ultraviolet light, and an insulating film constituting a capacitor is formed.
  • a gate electrode is formed on an insulating substrate, a solution in which nitrous acid and nitrogen are dissolved is brought into contact with the gate electrode, and the gate electrode is oxidized by irradiating the contact region with ultraviolet light. Then, a semiconductor thin film is formed thereon to form a thin film transistor.
  • UV light that promotes acidification by nitrous acid and nitrogen light that falls within a wavelength range of 173 nm to 240 ⁇ m is used.
  • ultraviolet light a krypton iodine (Krl) excimer lamp is used.
  • a silicon oxide film is formed on the surface of a silicon substrate when the silicon substrate is immersed in an aqueous solution in which nitrous acid is dissolved and irradiated with ultraviolet light.
  • methylene blue which is used in the evaluation of acid catalyst of photocatalyst.
  • the wavelength dependence of UV light absorption will be explained using Fig. 4 and Table 1, respectively.
  • Fig. 1 shows the light irradiation time and the silicon oxide film when a silicon substrate was immersed in an aqueous solution in which nitrous acid and nitrogen were dissolved and the silicon oxide film was grown by irradiation with ultraviolet light. It is a graph which shows the relationship with the film thickness of a capsule. The horizontal axis represents the irradiation time of ultraviolet light, and the vertical axis represents the film thickness of the silicon oxide film.
  • the experiment was performed using the experimental apparatus 10 shown in FIG. First, an aqueous solution 11 containing about 0.1% (1068 ppm) of nitrous oxide is supplied to the container 12, and the silicon substrate W is placed on the protrusion 13 and immersed in the aqueous solution 11. The surface of the silicon substrate W is previously removed with an aqueous hydrogen fluoride solution. Next, the silicon substrate W immersed in the aqueous solution 11 was irradiated with ultraviolet light having a wavelength of 240 nm or less and an output of 110 W using a low-pressure mercury lamp as the light source 14. As a result, as shown in Fig. 1, a silicon oxide film of about 10A was grown by 3 minutes of UV irradiation. The thickness of the silicon oxide film was obtained by analyzing the waveform of the Si2p spectrum by X-ray photoelectron spectroscopy (XPS).
  • XPS X-ray photoelectron spectroscopy
  • FIG. 2 shows a silicon oxide film grown by immersing a silicon substrate W in water in which helium (He) is dissolved in place of nitrous oxide and irradiating the same ultraviolet light as in FIG.
  • Light irradiation time when letting 4 is a graph showing the relationship between the thickness of the silicon oxide film and the thickness of the silicon oxide film.
  • helium is forced into water in order to expel air components (N, O, CO) that are dissolved in the water used in comparison with the aqueous solution 11 in which nitrous acid and nitrogen are dissolved.
  • Graph in Figure 2 shows a silicon oxide film grown by immersing a silicon substrate W in water in which helium (He) is dissolved in place of nitrous oxide and irradiating the same ultraviolet light as in FIG.
  • Light irradiation time when letting 4 is a graph showing the relationship between the thickness of the silicon oxide film and the thickness of the silicon oxide film.
  • helium is forced into water in order to expel air components (
  • Fig. 3 shows the irradiation time of the methylene blue aqueous solution 11 in which methylene blue was added to the aqueous solution 11 in which nitrous oxide was dissolved, and the absorbance of the methylene blue aqueous solution 11 at a wavelength of 665 nm. It is a graph which shows the relationship. The horizontal axis indicates the time when the force has elapsed since the start of ultraviolet light irradiation, and the vertical axis indicates the absorbance of methylene blue at a wavelength of 665 nm. Methylene blue exhibits a blue color in the state of the aqueous solution 11, and when oxidized, the blue color disappears and becomes colorless.
  • This property is used to evaluate oxidative power, and is a standard method for evaluating the photo-catalytic acid.
  • the experiment was performed using the experimental apparatus 10 shown in FIG. First, an aqueous solution 11 in which about 1OOOppm of nitrous acid nitrogen and 1Oppm of methylene blue were dissolved was placed in a container 12, and this aqueous solution 11 was irradiated with ultraviolet light as a light source 14 with a high-pressure mercury lamp with an output of 1200 W. The absorbance at a wavelength of 665 ⁇ m was measured.
  • the irradiation of the ultraviolet light to the aqueous solution 11 is stopped when 0.5 minutes have elapsed from the start of the irradiation with the ultraviolet light, and the aqueous solution is again turned on when another 1 minute has passed.
  • 1 1 was irradiated with ultraviolet light.
  • the decomposition of methylene blue begins. From this result, the substance is oxidized by the irradiation time of the ultraviolet light, and the oxidation of the substance is stopped by blocking the ultraviolet light, that is, the acidity can be controlled by controlling the irradiation time of the ultraviolet light. Can understand.
  • Ii is the intensity of light incident on the substance
  • Io is the intensity of light emitted from the substance.
  • the light transmittance (T) is expressed by Equation 1.
  • the absorbance at that time is expressed by Equation 2.
  • FIG. 4 shows an absorption spectrum of a nitrous oxide aqueous solution (nitrous oxide and nitrogen content of about 10 ppm) when the experimental apparatus 10 is used and ultraviolet light is irradiated. There is no methyl blue in container 12.
  • the horizontal axis indicates the wavelength range of the measurement range 200 to 340 nm, and the vertical axis indicates the absorbance.
  • Curves C1 to C3 show the absorbance of nitrous acid nitrogen (N 2 O) and C3
  • Table 1 shows changes in the concentration of nitrous acid nitrogen determined from the absorbance at a wavelength of 205 nm shown in FIG.
  • the concentration at which the irradiation time was zero was calculated as the saturation concentration (value at a water temperature of 25 ° C), and the relative values of the respective absorbances were multiplied. It can be seen that the concentration of nitrous acid and nitrogen is significantly reduced by irradiation for 3 minutes.
  • the maximum wavelength ( ⁇ max) of ozone is 260 nm, and the absorbance there was below the detection limit.
  • FIGS. 6A to 6D and FIGS. 7E to 7H are schematic cross-sectional views of a silicon substrate showing a method for manufacturing a semiconductor device for forming a field effect transistor.
  • Fig. 6 (a) shows the formation of an element isolation region 21 and N-well 22 made of a silicon oxide film on the surface of a P-type silicon substrate 20, and an N-type field effect transistor region 23 and a P-type electric field. The state in which the effect transistor region 80 is formed is shown. It is formed by a normal field effect transistor manufacturing method.
  • a typical example of the manufacturing method so far will be briefly described.
  • a silicon nitride film is deposited on the surface of the P-type silicon substrate 20 and patterned, and then a silicon oxide film is formed thick by thermal oxidation to form an element isolation region 21.
  • the N-type field effect transistor region 23 is covered with a photomask, the photoresist on the P-type field effect transistor region 80 is removed by a photomask process, and the P-type field effect transistor region is formed by dry etching. 80 silicon nitride film is removed.
  • phosphorus ions are ion-implanted into the P-type field effect transistor region 80 from which the photoresist and the silicon nitride film have been removed to form the N-well 22.
  • a silicon oxide film is formed on the silicon substrate 20 before the silicon nitride film is formed, and the damage surface during ion implantation also protects the substrate surface.
  • the element isolation region 21 is formed by thermal oxidation of a silicon substrate. As described above, a shallow trench (groove) is formed in the region where the element isolation region 21 is formed, which is not thermally oxidized, and a silicon oxide film is buried in this trench by the CVD method, and then CMP ( It is possible to obtain the element isolation region 21 by performing chemical mechanical polishing.
  • FIG. 6B is a schematic diagram showing a method for forming a gate oxide film.
  • the natural acid film on the silicon substrate 20 obtained in the step of FIG. 6 (a) is removed with hydrofluoric acid and peroxy hydrogen water, and then washed with pure water to expose a clean surface. .
  • this clean surface is brought into contact with an aqueous solution 24 in which nitrous oxide is dissolved.
  • ultraviolet light 27 is irradiated from the light source 25 to oxidize the surface and grow a gate insulating film 26 made of a silicon oxide film.
  • the silicon oxide film starts to grow when the ultraviolet light 27 is irradiated from the light source 25, and stops growing when the irradiation of the ultraviolet light 27 is stopped. Therefore, the film thickness of the gate insulating film 26 can be controlled by the irradiation time of the ultraviolet light 27.
  • FIG. 6 (c) is a schematic diagram showing a state in which a mask 39 for shielding the ultraviolet light 27 is inserted between the silicon substrate 20 and the light source 25.
  • FIG. 6 (c) is a schematic diagram showing a state in which a mask 39 for shielding the ultraviolet light 27 is inserted between the silicon substrate 20 and the light source 25.
  • the P-type field effect transistor region 80 is not irradiated with the ultraviolet light 27, but only the N-type field effect transistor region 23 is irradiated.
  • the thickness of the gate insulating film 26b made of a silicon oxide film in the P-type field effect transistor region 80 does not increase, and the thickness of the gate insulating film 26a in the N-type field effect transistor region 23 increases.
  • silicon oxide films having different film thicknesses can be simultaneously formed in different regions in the monoacid process on the surface of the silicon substrate.
  • ultraviolet light 27 is irradiated only to the region where the silicon oxide film, which is the gate insulating film 26, is grown, and the surface of the silicon substrate 20 is exposed, but there is no need to form a silicon oxide film.
  • the ultraviolet light 27 is shielded in the area by a light shielding mask.
  • a silicon oxide film can be selectively formed.
  • the manufacturing process can be shortened because it is not necessary to go through the process of removing the silicon oxide film in unnecessary regions. Further, in this manufacturing method, the silicon oxide film can be grown at room temperature.
  • the gate insulating film 26 can be formed with a simple facility as compared with the case where the silicon oxide film by the thermal oxide requires a heat treatment step of about 1000 ° C.
  • the formation of a silicon oxide film by the CVD method is performed by a chemical reaction between silane gas and oxygen gas, but silane gas is toxic. It is also a dangerous substance that ignites in the atmosphere. On the other hand, an aqueous solution in which nitrous oxide is dissolved is not a dangerous substance that is not toxic.
  • Nitrous acid nitrogen is appropriately set at a concentration of lOppm to lOOOppm. By setting the nitrous oxide dissolution concentration appropriately, an extremely thin oxide film can be formed with high accuracy.
  • the contact between the silicon substrate 20 and the aqueous solution 24 in which nitrous acid and nitrogen is dissolved is performed by adsorbing and fixing the silicon substrate 20 to a rotatable tape and dropping or dropping the aqueous solution 24 onto the surface of the silicon substrate 20 with a dispenser. Perform by spraying. After that, it is oxidized by irradiation with ultraviolet light, and after completion, the table is rotated to remove the aqueous solution 24 from the surface of the silicon substrate, supplied with pure water, and dried after cleaning.
  • aqueous solution 24 in which nitrous acid and nitrogen are dissolved is held in a container, and a silicon substrate is immersed in the aqueous solution 24. You can contact them.
  • a krypton iodine (Krl) excimer lamp having an emission spectrum with a wavelength of 191 nm was used.
  • a light source 25 that emits ultraviolet light having a spectrum at a wavelength of 173 nm to 240 nm can be used.
  • a high pressure mercury lamp or a low pressure mercury lamp can be used.
  • FIG. 6 (d) is a schematic cross-sectional view of the silicon substrate 20 showing a state in which the polycrystalline silicon film 28 is deposited on the entire surface of the silicon substrate 20.
  • the polycrystalline silicon film 28 was deposited by CVD using silane gas.
  • FIG. 7 (e) is a schematic cross-sectional view of the silicon substrate 20 showing a state in which the gate electrode 29 made of the polycrystalline silicon film 28 is selectively formed by photolithography and etching.
  • [0054] 07 (f) is a schematic cross-sectional view of the silicon substrate 20 showing a state in which the source region 30s and the drain region 30d are formed in the N-type field effect transistor region 23.
  • a photoresist 31 is selectively formed in the P-type field effect transistor region 80.
  • phosphorus (P) ions are implanted by ion implantation.
  • phosphorus ions are implanted into the semiconductor substrate below the gate insulating film 26a in a self-aligned manner with respect to the gate electrode 29, and a source region 30s and a drain region 30d are formed.
  • FIG. 7 (g) shows a P-type field effect transistor region 80 with a source region 32s and a drain region.
  • FIG. 6 is a schematic cross-sectional view of a silicon substrate 20 showing a state in which 32d is formed.
  • a photoresist 33 is selectively formed in the N-type field effect transistor region 23.
  • boron (B) ions are implanted by an ion implantation method.
  • boron ions are implanted into the semiconductor substrate below the gate insulating film 26b in a self-aligned manner with respect to the gate electrode 29, and a source region 32s and a drain region 32d are formed.
  • the source regions 30s, 32s and the drain regions 30d, 32d show the structure of a basic field effect transistor.
  • a field effect transistor with an LDD (Lightly Doped Drain) structure a sidewall made of a thin insulating film is formed on both sides of the gate electrode 29, and the N type field effect transistor region 23 Arsenic ions are ion-implanted, and boron ions are ion-implanted into the P-type field effect transistor region 80.
  • FIG. 6 (h) is a schematic cross-sectional view of the silicon substrate 20 showing a state in which a field effect transistor is formed.
  • an interlayer insulating film 34 made of a silicon oxide film is deposited by a CVD method, and then electrically connected to the source electrode 35 and the drain electrode 36.
  • the contact hole 37 is formed, and then the tungsten plug 38, which is also a tungsten, is filled in the contact hole 37, and then the source electrode 35 and the drain electrode 36, which are also made of aluminum, are selectively formed.
  • a protective film or the like is formed on the surface to complete, but this is omitted in FIG. 6 (h).
  • the aqueous solution 24 in which nitrous oxide is dissolved is irradiated with ultraviolet light to oxidize the surface of the silicon substrate 20 to form the gate insulating film 26.
  • the present invention can be applied to the formation of an insulator protective film for preventing the semiconductor surface from being damaged during ion implantation.
  • FIGS. 8 (a) to 8 (d) and FIGS. 9 (e) and 9 (f) show a method for manufacturing a semiconductor device having a DRAM (Dynamic Random Access Memory) cell having a trench type capacitor.
  • FIG. 8A is a schematic cross-sectional view of a silicon substrate 20 on which a field effect transistor is formed. As the field effect transistor, the silicon substrate 20 formed by the method described in FIG. 6 can be used.
  • FIG. 8B is a schematic cross-sectional view of the silicon substrate 40 showing a state in which a trench 46 for forming a capacitor is formed.
  • a photoresist is applied to the surface of the silicon substrate 40 by a spin coater.
  • the photoresist in the region where the trench 46 is to be formed is selectively removed.
  • the trench 46 is formed by etching the gate insulating film 44 and the silicon substrate 40 by anisotropic etching using a reactive ion etching method.
  • FIG. 8 (c) is a schematic cross-sectional view of the silicon substrate 40 showing a state in which electrodes are formed on the inner wall portion and the bottom portion of the trench 46.
  • Phosphorus ions or arsenic (As) ions are implanted by ion implantation to form the conductive region 47.
  • the conductive region 47 serves as one electrode of the capacitor and is electrically connected to the impurity region 42 of the field effect transistor.
  • FIG. 8D is a schematic cross-sectional view of the silicon substrate 40 showing a state in which an insulating layer 48 made of a silicon oxide film is formed on the inner wall and bottom of the trench 46.
  • the silicon substrate 40 is brought into contact with an aqueous solution 49 in which nitrous oxide is dissolved.
  • ultraviolet light 51 is irradiated from the light source 50 to oxidize the surface of the trench 46 where the silicon of the silicon substrate 40 is exposed, thereby growing an insulating layer 48 made of a silicon oxide film.
  • the silicon oxide film starts the force growth when the ultraviolet light 51 is irradiated from the light source 50, and stops the growth when the irradiation of the ultraviolet light 51 is stopped. Accordingly, the film thickness of the insulating layer 48 can be controlled by the irradiation time of the ultraviolet light 51.
  • Nitrous acid nitrogen is appropriately set to a concentration of lOppm to lOOOppm. By setting the nitrous oxide dissolution concentration appropriately, an extremely thin oxide film can be formed with high accuracy.
  • the contact between the silicon substrate 40 and the aqueous solution 49 in which nitrous acid and nitrogen is dissolved is caused by adsorbing the silicon substrate 40 on a rotatable stage and dropping the aqueous solution 49 onto the surface of the adsorbed silicon substrate 40 by a dispenser or the like. Or it is made to spray. After completion of the oxidation by irradiating with ultraviolet light 51, the stage is rotated to remove the aqueous solution 49 from the surface of the silicon substrate, and pure water is supplied for cleaning and drying. As another method for bringing the aqueous solution 49 into contact with the silicon substrate 40, as shown in FIG.
  • the aqueous solution 11 in which nitrous acid and nitrogen are dissolved is held in a container, and the aqueous solution 11 is then in contact with the silicon solution.
  • the substrate 40 can also be immersed and contacted.
  • Light source 50 krypton An iodine (Krl) excimer lamp was used.
  • FIG. 9E is a schematic cross-sectional view of the silicon substrate 40 showing a state in which the electrode 50 is formed on the insulating layer 48 of the trench 46.
  • the electrode 50 polycrystalline silicon was formed by the CVD method.
  • a conductor such as tungsten or tungsten silicide can be used.
  • FIG. 9 (f) is a schematic cross-sectional view of the silicon substrate 40 showing a state in which a conductor for establishing electrical continuity with the impurity region 42 is formed.
  • An interlayer insulating film 51 made of a silicon oxide film is deposited, a contact hole 53 is formed for making contact with the impurity region 42 constituting the source region or drain region of the field effect transistor, and then a tanta- After filling the contact hole 53, the conductor 52, which is also aluminum-yumuka, was formed.
  • An aqueous solution 49 in which nitrous acid-nitrogen is dissolved is brought into contact with the inner wall and the bottom of the trench 46 and irradiated with ultraviolet light to form an insulating layer 48 made of a silicon oxide film, thereby forming a silicon substrate 40.
  • a high-quality and extremely thin insulating film can be formed with high accuracy without being exposed to high temperatures.
  • a capacitor is formed in the trench 46 formed in the silicon substrate 40. However, when this is a stack type capacitor, the lower electrode constituting the capacitor is not provided.
  • an aqueous solution 49 in which nitrous oxide is dissolved is brought into contact with the electrode and irradiated with ultraviolet light, and an oxide film is formed on the surface of the electrode to form a capacitor structure. It can also be an insulating film.
  • FIGS. 10 (a) to 10 (e) show a method for manufacturing a semiconductor device for forming a thin film transistor used in a liquid crystal display, an electoluminescence display, or the like.
  • FIG. 10A is a schematic cross-sectional view showing a state where the gate electrode 61 is selectively formed on the insulating substrate 60.
  • a transparent substrate such as a glass substrate or a quartz substrate is used.
  • the gate electrode 61 tantalum (Ta) was deposited by sputtering, and then the shape of the gate electrode 61 was obtained by photolithography and etching processes.
  • As the gate electrode 61 in addition to tantalum, other metal electrodes such as aluminum-aluminum (A1), chromium (Cr) and tungsten (W) can be used.
  • one thin film transistor of one gate electrode 61 will be described. Actually, a large number of the same gate electrodes 61 are formed simultaneously in the horizontal direction and are perpendicular to the paper surface. A number of thin film transistors are also formed in the direction at the same time.
  • FIG. 10B is a schematic cross-sectional view showing a method for forming the gate insulating film 62 by oxidizing the surface of the gate electrode 61.
  • the gate electrode 61 formed on the surface of the insulating substrate 60 is brought into contact with the aqueous solution 63 in which nitrous oxide is dissolved.
  • ultraviolet light 65 is irradiated from a light source 64 to oxidize the surface of tantalum, and a gate insulating film 62 having a tantalum oxide (for example, tantalum pentoxide: Ta205) force is grown and formed.
  • the tantalum oxide film starts force growth when UV light 65 is irradiated from the light source 64, and stops when UV light 65 irradiation is stopped. Therefore, the thickness of the gate insulating film 62 can be controlled by the irradiation time of the ultraviolet light 65.
  • the region where the oxide tantalum film as the gate insulating film 62 is grown is irradiated with ultraviolet light 27, and the surface of the metal tantalum is exposed.
  • ultraviolet light 27 is shielded by a light-shielding mask so that tantalum oxide is not formed.
  • this tantalum oxide tantalum can be performed at a low temperature of about room temperature. Therefore, a normal glass substrate having a soft saddle point at 600 ° C. or lower, a plastic material, or the like can be used as the substrate. Further, in a liquid crystal display or an electoluminescence display device, a drive circuit in which a thin film transistor or the like is formed in the outer peripheral region of the insulating substrate 60 may be configured. Since the gate insulating film 62 in this embodiment can be formed at room temperature, it is particularly effective when the drive circuit already formed on the insulating substrate is deteriorated in characteristics by high-temperature treatment.
  • the gate insulating film of the driving thin film transistor in the outer peripheral portion and the pixel in the pixel portion Gates with different film thicknesses can be obtained by making the irradiation time of the ultraviolet light different between the outer peripheral part and the pixel part even when the gates of the display thin film transistors are required to have different film thicknesses.
  • the insulating film can be formed in the same process.
  • the threshold voltage Vth of the internal pixel display thin film transistor which has a high threshold Vth of the driving thin film transistor on the outer periphery
  • the threshold Vth is proportional to the film thickness of the gate insulating film.
  • Substrate 60 Irradiate UV light 65, then insert a mask that blocks UV light 65 into the inner area to block the UV light in the inner area, and irradiate only the outer periphery with UV light for a predetermined time. Good.
  • the gate insulating film of the inner pixel display thin film transistor can be formed thinly while the gate insulating film of the driving thin film transistor in the outer peripheral portion is thickened, and thin film transistors having different threshold values Vth can be formed simultaneously in the same process. .
  • Nitrous acid nitrogen is appropriately set at a concentration of lOppm to lOOOppm.
  • the contact between the insulating substrate 60 and the aqueous solution 63 in which nitrous oxide and nitrogen is dissolved is caused by adsorbing the insulating substrate 60 on a rotatable stage, and then applying the aqueous solution 63 to the surface of the absorbed insulating substrate 60 with a dispenser or the like. Drip or spray.
  • the stage is rotated to remove the aqueous solution 63 from the insulating substrate 60, supplied with pure water, and dried after cleaning.
  • the aqueous solution 11 in which nitrous oxide is dissolved can be held in a container, and the insulating substrate 60 can be immersed in and contacted with the aqueous solution 11.
  • the light source 64 an ultraviolet light source 64 having a spectrum at a wavelength of 240 nm or less can be used.
  • a krypton-iodine (Krl) excimer lamp is used.
  • FIG. 10C is a schematic cross-sectional view of the insulating substrate 60 showing a state in which the semiconductor thin film 66 is selectively formed.
  • an amorphous silicon film was formed by the PCVD method.
  • an amorphous silicon film was selectively formed in the vicinity of the gate electrode 61 by photolithography and etching to form a semiconductor thin film 66.
  • polycrystalline silicon can also be formed as the semiconductor thin film 66.
  • the selectively formed amorphous silicon film is phase-converted to polycrystalline silicon by a local laser annealing method.
  • FIG. 10 (d) is a schematic cross-sectional view of the insulating substrate 60 showing a state in which the electrodes 67 that also have the source and drain forces are selectively formed.
  • Aluminum-umum was deposited by sputtering, and then an electrode 67 was formed separately on the semiconductor thin film 64 and on the insulating substrate 60 through photolithography and etching processes.
  • As the electrode 67 aluminum-umium, chromium, gold (Au), indium-tin, or the like can be used.
  • FIG. 10 (e) is a schematic view of the insulating substrate 60 showing a state in which the pixel electrode 68 is selectively formed. It is sectional drawing.
  • the pixel electrode 68 was formed by depositing indium-zinc oxide by vapor deposition, then patterning it by photolithography and etching processes, and electrically connecting with one of the electrodes 67.
  • Indium-stannic acid oxide is a transparent conductive film and can be applied to a transmissive liquid crystal display.
  • an opaque metal electrode can be used as the pixel electrode 68.
  • the gate electrode 61, the gate insulating film 62, the semiconductor thin film 66, and the electrode 67 are formed on the insulating substrate 60 in this order.
  • an electrode 67 constituting a source electrode and a drain electrode is formed on an insulating substrate 60, a semiconductor thin film 66 is formed thereon, and then an aqueous solution 63 in which nitrous oxide is dissolved is used as a semiconductor thin film 66.
  • the gate oxide film 62 is grown on the surface of the semiconductor thin film 66 by irradiation with ultraviolet light 65 from the light source 64 in contact with the light source 64, and then the gate electrode 62 can be formed.
  • a gate insulating film 62 made of a silicon oxide film can be formed on the surface.
  • water is used as a solution for dissolving nitrous oxide.
  • Any organic solution other than water can be used as long as it has the ability to transmit light with a wavelength of 240 nm.
  • ultraviolet light that can be used for oxidation and its light source will be described.
  • the absorption of light by nitrous acid nitrogen must be shorter than 240 nm, and the wavelength of the light irradiated to the aqueous nitrous acid solution is A range of 173 nm or more and 240 nm or less is desirable.
  • High-pressure mercury lamps, low-pressure mercury lamps, and ozoneless high-pressure mercury lamps have a wavelength of ultraviolet light in the range of 173 nm to 240 nm.
  • a dielectric barrier discharge lamp using krypton iodine that emits ultraviolet light having a wavelength of 191 nm as a main component, that is, a Krl excimer lamp, as a light source for ultraviolet light can solve the problem. it can.
  • FIG. 11 shows a UV absorption spectrum of dissolved water in which nitrous acid nitrogen is dissolved.
  • the horizontal axis represents wavelength and the vertical axis represents absorbance (quoted from Brit. J. Anaesth., 44, 310 (1972)).
  • the horizontal axis represents wavelength and the vertical axis represents absorbance.
  • the UV absorption spectrum in this figure represents the absorption spectrum of water that has reached equilibrium with 100% nitrous acid. Water that has been equilibrated with helium is used as the reference cell.
  • the UV absorption spectrum of the nitrous oxide aqueous solution shows a peak exceeding 0.7 in the vicinity of 190 nm.
  • the emission wavelength of the low-pressure mercury lamp is centered around 185 nm, and the absorbance at the wavelength of 185 nm is about 0.05, which is well below the peak of the UV absorption spectrum of nitrous oxide aqueous solution, 0.7.
  • the efficiency is extremely low.
  • a dielectric barrier discharge lamp using argon fluorine or a so-called argon fluoride excimer lamp is used as a light source that emits light with a wavelength centered around 190 nm where the UV absorption spectrum of a nitrous oxide aqueous solution shows a peak.
  • argon fluorine or a so-called argon fluoride excimer lamp is used as a light source that emits light with a wavelength centered around 190 nm where the UV absorption spectrum of a nitrous oxide aqueous solution shows a peak.
  • Argon fluoride excimer lamps emit at a wavelength centered at 193 nm.
  • an excimer lamp has characteristics suitable for the acid-oxidation reaction according to the present invention, such as good rise and fall.
  • the conventional argon fluoride excimer lamp has a problem in that the quartz tube is easily deteriorated by the enclosed fluorine.
  • the conventional argon fluoride excimer lamp has a problem that the compatibility between fluorine and the quartz tube is bad and the life is short.
  • the UV absorption spectrum of the nitrous oxide aqueous solution is steep near the peak, so even at a wavelength of 193 nm, the absorbance is greatly reduced compared to the peak value even though it is close to 190 nm. To do.
  • the present inventor has determined that the absorbance by the nitrous oxide aqueous solution and the organic solution dissolving nitrous oxide is very close to the wavelength of 190 nm, which is very close to the wavelength of 190 nm, for example, in the range of 1 nm.
  • the Krl excimer lamp L which emits light with an ultraviolet wavelength of 191 nm, was developed and adopted in the acid bath 30.
  • the absorbance of the nitrous oxide solution may differ slightly depending on the solvent, and the wavelength at which the absorbance is highest may be slightly shifted.
  • the range that is almost the same as the wavelength with the highest absorbance was set to 1 nm, but this range varies depending on the type of solution, in other words, the type of solvent. Is the highest, and the range almost the same as the wavelength may be different.
  • the Krl excimer lamp L is manufactured by a method in which solid iodine is vaporized and a predetermined amount is measured and sealed in a quartz tube.
  • the absorbance at a wavelength of 19 lnm emitted by the Krl excimer lamp L in the aqueous solution of nitrous acid and nitrogen is about 0.65, which is close to the peak absorbance, and it can be said that the efficiency is good.
  • the absorbance of the low-pressure mercury lamp 16 at an emission wavelength of 185 nm is about 0.05, the use of the Krl excimer lamp L as a light source allows oxygen atoms to be generated at an efficiency exceeding 10 times that of the low-pressure mercury lamp 16. It can be seen that it can be generated.
  • the Krl excimer lamp has the characteristics that the rising characteristic and the falling characteristic are good.
  • the quartz tube has a long life that is difficult to deteriorate due to the action of the enclosed iodine.
  • the ultraviolet light with a wavelength of 191 nm emitted by the Krl excimer lamp L has sufficient energy to decompose nitrous oxide close to the ultraviolet light with a wavelength of 185 nm emitted by a low-pressure mercury lamp to perform an oxidation reaction.
  • the Krl excimer lamp L also has excellent characteristics such as less generation of ozone due to light emission.
  • FIG. 12 shows the UV absorption spectrum of oxygen.
  • the horizontal axis represents the wavelength
  • the vertical axis represents the extinction coefficient (quoted from J. Chem. Phys., 21, 1206 (1953)).
  • the force near the wavelength of 175 ⁇ m also shows a very small periodic variation of the absorption coefficient in the region near the wavelength of 200 nm. Such a region is called the Sjuman Runge band.
  • the wavelength of 191 nm emitted by the Krl excimer lamp L is included in the Syumann Runge band, corresponds to a so-called valley portion between the 5-0 band and the 4-0 band, and has a small absorption coefficient.
  • the wavelength of 19 lnm emitted by the Krl excimer lamp L is a wavelength within the same range as the wavelength at which the absorbance is minimal in the Syumann Runge band where the absorbance due to oxygen molecules changes periodically. Therefore, the dissociation of oxygen molecules with less absorption by oxygen molecules and the subsequent generation of ozone are small.
  • the range that can be said to be almost the same as the wavelength at which the absorbance is minimal is different. If the shape force between the 5-0 band and the 4-0 band is different, the Krl It can be said that the wavelength of 191 nm emitted by the Shima lamp L is in the same range.
  • the wavelength 185 nm of ultraviolet light emitted by a conventional low-pressure mercury lamp is located on the 8-0 band in the Siemann Runge band and has a large absorption coefficient. Therefore, if there is an atmosphere between the low-pressure mercury lamp and the nitrous oxide solution, ultraviolet energy is absorbed by oxygen molecules and a large amount of ozone is generated immediately. In short, the efficiency of the oxidation reaction is low, resulting in a complicated structure of the apparatus equipped with this, a design problem, an increase in size, and a high price.
  • the Krl excimer lamp L has the following advantages. That is, Krl Exci Even if there is an atmosphere between Malamp L and the Nitrous Acid solution, the ultraviolet light emitted from the Krl Excimer Lamp L force is absorbed by the oxygen molecules, so that the UV light is oxidized. ⁇ ⁇ ⁇ Nitrous oxide can be decomposed with high efficiency because it is difficult to weaken before reaching the nitrogen solution. In addition, since there is little influence from the atmosphere, there is a high degree of freedom in the location of the Krl excimer lamp L. In addition, a sealing device such as a processing chamber for ozone countermeasures can be omitted or simplified. Therefore, the structure in which the acid / acid reaction efficiency of the acid / acid apparatus 30 is high can be simplified, and the structure can be made small and inexpensive with a high degree of design freedom.
  • the present invention can be used in the manufacture of a semiconductor device having a field effect transistor on a substrate, and an oxide film can be formed only in a necessary region. Thus, regions having different film thicknesses can be formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　ゲート絶縁膜はシリコン基板を高温熱酸化により形成したので基板全体に酸化膜が形成された。 　シリコン基板の表面を露出させる工程と、前記露出した表面に亜酸化窒素を溶解させた溶液を接触させる工程と、前記溶液が接触する領域に紫外光を照射して前記シリコン基板の表面を酸化させてシリコン酸化膜からなるゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に電極を形成して電界効果型トランジスタを形成する工程とを含む半導体装置の製造方法。

Description

明 細 書
半導体装置の製造方法
技術分野
[0001] 本発明は、電界効果型トランジスタの製造方法、特にそのゲート絶縁膜の形成方法
、及び、容量の形成方法、特にその絶縁膜の形成方法に関する。
背景技術
[0002] 従来から、シリコン基板上の電界効果型 MOSトランジスタを形成する際のゲート絶 縁膜の形成方法として、シリコン基板の表面を露出させて、この露出した表面を温度 約 1000°Cに加熱した酸素雰囲気で、あるいは高圧水蒸気中で熱酸化する方法によ り行っていた。また、メモリ素子用の容量を形成する場合には、上記と同様にシリコン 基板の表面を熱酸化する、あるいは、シリコン基板上に形成した電極の上に、シラン ガス及び酸素ガス又はシランガスとアンモニアガスを導入した CVD (Chemical Va por Deposition)法や PCVD (Plasuma Chemical Vapor Deposition)法に よりシリコン酸化膜やシリコン窒化膜を堆積した (特許文献 1、 2参照)。
[0003] また、絶縁性基板上に薄膜トランジスタを形成する際のゲート絶縁膜の形成方法は 、上記と同様に CVD法や PCVD法によって行っている。
特許文献 1 :特開平 5— 182968号公報
特許文献 2 :特開平 5— 188396号公報
発明の開示
発明が解決しょうとする課題
[0004] し力しながら、シリコン基板上にゲート絶縁膜を形成する場合には、酸化すべき表 面を露出させたシリコン基板全体を酸素雰囲気中約 1000°Cに加熱するものであるこ とから、基板全体においてほぼ同一の膜厚のシリコン酸ィ匕膜から成るゲート絶縁膜と なった。そのために、一つの工程で異なる膜厚のゲート絶縁膜を得ることができなか つた。 CVD法や PCVD法によるシリコン酸ィ匕膜やシリコン窒化膜の形成の場合にお いても同様であり、シリコン基板表面の特定領域と他の領域のゲート絶縁膜の膜厚を 同一の工程で異なるように形成することは困難であった。 [0005] また、熱酸化によりシリコン酸化膜の形成においては、酸化膜を形成すべき領域以 外の領域にもシリコン酸ィ匕膜が形成される。例えば、トランジスタのチャネル形成領域 以外の領域のシリコンやポリシリコンの表面が酸ィ匕され、あるいはシリコン基板の裏面 も酸化されて酸化膜が形成された。そのために、これらの酸ィ匕膜を除去する工程が 必要となる、という課題があった。
[0006] また、高温の熱酸ィ匕であるために、耐熱性のな!、素子や材料等を酸化処理前にシ リコン基板表面に形成することができないという制約があった。
[0007] また、 CVD法や PCVD法によりシリコン酸ィ匕膜やシリコン窒化膜の形成には、シラ ンガスが用 、られて 、る。シランガスは有毒性のガスであると共に大気に触れると発 火すると！/ヽぅ危険物でもあるため、排気ガスの処理設備や安全性確保のための設備 投資が増大し、製造コストを上昇させる、という課題があった。
課題を解決するための手段
[0008] 上記課題を解決するために以下の手段を講じた。
[0009] 本発明は、基板上に電界効果型トランジスタを有する半導体装置の製造方法にお いて、シリコン基板の表面を露出させる工程と、前記露出した表面に亜酸化窒素を溶 解させた溶液を接触させる工程と、前記溶液が接触する領域に紫外光を照射して前 記シリコン基板の表面を酸化させてシリコン酸ィ匕膜からなるゲート絶縁膜を形成する 工程と、前記ゲート絶縁膜の上に電極を形成して電界効果型トランジスタを形成する 工程と、を含むことを特徴とする半導体装置の製造方法である。
[0010] また、前記シリコン基板の表面を酸ィ匕させる工程において、前記シリコン基板の表 面の特定領域に紫外光を照射する時間と他の領域に紫外光を照射する時間とが異 なることにより、前記特定領域の酸化膜の膜厚と前記他の領域の酸化膜の膜厚とが 異なることを特徴とする前記に記載の半導体装置の製造方法である。
[0011] また、前記シリコン基板の表面に導電領域を形成する工程と、前記導電領域の表 面に亜酸化窒素を溶解させた溶液を接触させる工程と、前記溶液が接触する領域に 紫外光を照射して前記導電領域の表面を酸化させて酸化膜を形成する工程と、前 記酸化膜の上に電極を形成して容量を形成する工程と、を含むことを特徴とする前 記に記載の半導体装置の製造方法とした。 [0012] 本発明は、基板上に電界効果型トランジスタを有する半導体装置の製造方法にお いて、絶縁性基板上にゲート電極を形成する工程と、前記電極に亜酸化窒素を溶解 させた溶液を接触させる工程と、前記溶液が接触する領域に紫外光を照射して前記 電極を酸化させてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に半導体 薄膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法である。
[0013] また、前記紫外光は、波長が 173nmから 240nmの範囲にスペクトルを有すること を特徴とする前記のいずれかに記載の半導体装置の製造方法である。
[0014] また、前記紫外光は、クリプトン一ヨウ素 (Krl)エキシマランプ力 照射されたことを 特徴とする前記のいずれかに記載の半導体装置の製造方法である。
[0015] さらに、前記のいずれかに記載した製造方法によって得られる半導体装置である。
発明の効果
[0016] 本発明によれば、亜酸化窒素を溶解した溶液をシリコン基板の表面に接触させて 紫外光を照射し、紫外光が照射された領域の半導体又は導体を酸化させるものであ るため、酸化膜を形成すべき領域に対して選択的に紫外光を照射することにより、必 要な領域にのみに酸ィ匕膜を形成することができるという利点を有する。
[0017] また、紫外光の照射時間が長いほど酸ィ匕膜は厚く成長するので、特定領域と他の 領域に対する紫外光の照射時間を変えることにより、同一の工程で特定領域と他の 領域の酸ィ匕膜の膜厚を互いに異なるように形成することができるという利点を有する
[0018] また、酸ィ匕膜の成長のために高温処理を必要としないので、工程の自由度が拡大 されるとともに、亜酸ィ匕窒素を溶解した溶液は有毒性がなく危険物でもな 、ために、 廃液処理のための特別の設備投資を必要としないという利点を有する。
[0019] また、絶縁性基板上に薄膜トランジスタを形成する場合に、酸ィ匕膜を堆積してバタ 一-ングする工程を省くことができるほか、室温で酸ィ匕膜を形成することができるので
、製造工程数を短縮させ、製造プロセスの設定の自由度を高め、使用する材料の選 択の自由度を高くすることができる、という利点を有する。
図面の簡単な説明
[0020] [図 1]本発明の実施の形態に関連するシリコン基板の酸ィ匕実験結果を示すグラフで ある。
圆 〇 2]本発明の実施の形態に関連するシリコン基板の酸ィ匕実験結果を示すグラフで ある。
圆 3]本発明の実施の形態に関連する紫外光照射と酸ィ匕に関係を示すグラフである 圆 4]本発明の実施の形態に関連する亜酸ィ匕窒素溶液の紫外光波長領域における 光吸収特性にっ 、て、紫外光照射時間の依存性を示すグラフである。
圆 5]図 1と図 2の実験に用いた実験装置の模式的断面図である。
圆 6]本実施の形態における半導体装置の製造方法を示す模式図である。
圆 7]本実施の形態における半導体装置の製造方法を示す模式図である。
圆 8]本実施の形態における半導体装置の製造方法を示す模式図である。
圆 9]本実施の形態における半導体装置の製造方法を示す模式図である。
圆 10]本実施の形態における半導体装置の製造方法を示す模式図である。
[図 11]亜酸ィ匕窒素溶液の UV吸収スペクトルを示すグラフである。
[図 12]酸素分子の UV吸収スペクトルを示すグラフである。
符号の説明
実験装置
11、 24, 49, 63 水溶液
14、 25, 50, 64 光源
20、 40 シリコン基板
26、 44, 62 ゲート絶縁膜
29、 43、 61 ゲート電極
21、 41 素子分離領域
27、 51、 65 紫外光
30s、 32s ソース領域
30d、 32d ドレイン領域
31、 33 フォトレジスト
34、 51 層間絶縁膜 42 不純物領域
46 トレンチ
47 導電領域
48 絶縁層
60 絶縁性基板
68 画素電極
発明を実施するための最良の形態
[0022] 本発明に係る半導体装置の製造方法においては、亜酸ィ匕窒素を溶解させた溶液 をシリコン基板の表面に接触させ、紫外光を照射してシリコン酸ィ匕膜からなるゲート 絶縁膜を生成し、その上に電極を形成して電界効果型トランジスタを形成する。シリ コン酸ィ匕膜の生成は室温で行うことができる。そのために、シリコン酸ィ匕膜の生成前 に耐熱性のない素子や材料を形成した状態でもシリコン酸ィ匕膜から成るゲート絶縁 膜を形成することができる。
[0023] また、シリコン酸ィ匕膜の膜厚は、紫外光を照射した時間が長いほど厚くなる。この特 徴を利用して、シリコン基板の表面の特定領域への紫外光の照射時間と他の領域の 紫外光の照射時間とを変えて、同一の工程で膜厚の異なるゲート絶縁膜を形成する
[0024] また、シリコン基板の表面に容量を形成する場合に、亜酸化窒素を溶解させた溶液 を導電領域、例えばシリコン基板表面や電極材料の表面に接触させて紫外光を照 射し、この紫外光が照射された導電領域の電極材料を酸化させて酸化膜を形成し、 容量を構成する絶縁膜とする。
[0025] また、絶縁性基板上にゲート電極を形成し、このゲート電極に亜酸ィ匕窒素を溶解し た溶液を接触させ、この接触する領域に紫外光を照射してゲート電極を酸化させ、そ の上に半導体薄膜を形成して薄膜トランジスタを形成する。
[0026] また、亜酸ィ匕窒素による酸ィ匕を促進させる紫外光としては、波長 173nmから 240η mの範囲に入る光を用いる。紫外光としてはクリプトン ヨウ素 (Krl)エキシマランプ を使用する。
[0027] 次に、亜酸化窒素と紫外光との反応について説明する。 [0028] 被処理物に亜酸化窒素を接触させ、この接触した領域に紫外光を照射して被処理 物を酸ィ匕させると ヽぅメカニズムは次のように理解することができる。溶液中に溶解し た亜酸ィヒ窒素に紫外光を照射すると亜酸ィヒ窒素が窒素と酸素に解離される。この解 離した酸素は極めて高!、酸化力を有する（この酸素を原子酸素と 、う）。原子酸素が 被処理物に衝突して被処理物が酸化され、酸化膜が形成される。この原子酸素は溶 液中において拡散移動距離が極めて小さい。そのため、原子酸素が発生した極近 傍の領域の物質のみ酸化させることになる。これは、紫外光が照射された領域の物 質が酸化し、紫外光が照射されて!ヽな ヽ領域の物質は酸化されな!ヽことを意味する 。従って、被処理物の表面の特定領域のみ酸ィ匕させることができる。
[0029] 次に、亜酸ィ匕窒素を溶解した水溶液にシリコン基板を浸漬して紫外光を照射したと きにシリコン基板の表面にシリコン酸ィ匕膜が形成されることについて図 1、図 2及び図 5を用いて、また、光触媒の酸ィ匕カ評価において用いられるメチレンブルーを用いて 紫外光の照射を停止すると酸化も停止することについて図 3を用いて、また、亜酸ィ匕 窒素の紫外光吸収の波長依存性について図 4及び表 1を用いてそれぞれ説明する。
[0030] 図 1は、亜酸ィ匕窒素が溶解している水溶液にシリコン基板を浸漬し、紫外光を照射 してシリコン酸ィ匕膜を成長させたときの、光照射時間とシリコン酸ィ匕膜の膜厚との関係 を示すグラフである。横軸が紫外光の照射時間を示し、縦軸がシリコン酸ィ匕膜の酸ィ匕 膜厚を示している。
[0031] 実験は図 5に示す実験装置 10により行った。まず、亜酸化窒素を約 0. 1% (1068 ppm)程度含有する水溶液 11を容器 12に供給し、シリコン基板 Wを突起 13に載置 して水溶液 11に浸漬する。シリコン基板 Wは予め表面の酸ィ匕物をフッ化水素水溶液 にて除去しておく。次に、光源 14として低圧水銀ランプにより波長 240nm以下、出 力 110Wの紫外光を水溶液 11に浸漬したシリコン基板 Wに照射した。その結果、図 1に示すように、 3分の紫外光の照射により約 10Aのシリコン酸ィ匕膜が成長した。な お、シリコン酸化膜の膜厚は X線光電子分光（XPS :X— ray Photoelectoron Sp ectroscopy)による Si2pスペクトルの波形解析により求めた。
[0032] 図 2は、亜酸ィ匕窒素に換えてヘリウム (He)を溶解した水にシリコン基板 Wを浸漬し 、上記図 1と同様の紫外光を照射してシリコン酸ィ匕膜を成長させたときの光照射時間 とシリコン酸ィ匕膜の膜厚との関係を示すグラフである。なお、ヘリウムは亜酸ィ匕窒素を 溶解した水溶液 11との比較を行う上で、使用する水中に溶解してしまって ヽる空気 成分 (N、 O、 CO )を追い出すために、水中に強制的に溶解させた。図 2のグラフ
2 2 2
力も明らかなように、 1分間の紫外光の照射時間で 1 A程度、 3分間の照射時間でも 2A程度の酸ィ匕膜しか生成されないことが確認された。図 1との比較から、水中の亜 酸化窒素に光を照射することにより、この水溶液 11と接触したシリコン基板 Wの表面 に効率よく酸ィ匕膜を生成できることが確認された。
[0033] 図 3は、亜酸化窒素を溶解した水溶液 11にメチレンブルーを添カ卩した、メチレンブ ルー水溶液 11に紫外光を照射したときの、紫外光照射時間と波長 665nmにおける メチレンブルー水溶液 11の吸光度との関係を示すグラフである。横軸が紫外光の照 射を開始して力も経過した時間を示し、縦軸が波長 665nmにおけるメチレンブルー の吸光度を示す。メチレンブルーは水溶液 11の状態では青色を呈し、酸化されるこ とで青色が消失して無色になる。この性質を利用して酸化力評価を行うものであり、 光触媒の酸ィ匕カ評価として定番的な方法である。実験は、シリコン基板 Wを除去した 図 5に示す実験装置 10により行った。まず、亜酸ィ匕窒素を約 lOOOppm及びメチレン ブルーを lOppm溶解させた水溶液 11を容器 12に入れ、光源 14として出力が 1200 Wの高圧水銀ランプにより容器全面に紫外光を照射してこの水溶液 11の波長 665η mにおける吸光度を測定した。
[0034] 図 3においては、紫外光の照射を開始した後 0. 5分が経過した時点で水溶液 11へ の紫外光の照射を停止し、その時点力 更に 1分間が経過した時点で再び水溶液 1 1に紫外光を照射した。このときのメチレンブルー水溶液 11の波長 665nmにおける 吸光度の変化を示している。このグラフから、紫外光の照射を開始するとともに水溶 液 11中のメチレンブルーが分解する力 紫外光の照射を停止した状態にしてから 1 分間にはメチレンブルーの分解も停止した。その後、紫外光が照射した状態に戻ると 同時にメチレンブルーの分解が始まる。この結果から、紫外光の照射時間によって物 質が酸化し、紫外光の遮断によって物質の酸化が停止すること、即ち紫外光を照射 する時間を制御することによって酸ィ匕を制御することができることが理解できる。
[0035] ここである物質に入射された光の強度を Ii、そこから出射された光の強度を Ioとする と、光の透過率 (T)は数式 1によって表される。そして、そのときの吸光度は数式 2に よって表される。
[0036] [数 1] l OO = T (透過率） ■ ■ ■数式 1
I I
[0037] [数 2]
- log ^ = A (吸光度） ■ ■ ■数式 2
[0038] 図 3のグラフから、連続 1分間の照射時間で約 5割程度のメチレンブルーが分解さ れ、連続 3分間の照射時間で約 9割程度のメチレンブルーが分解して ヽることが確認 された。
[0039] 図 4は、実験装置 10を用い、紫外光を照射したときの亜酸化窒素水溶液 (亜酸ィ匕 窒素含有量約 lOOOppm)の吸収スペクトルを示したものである。容器 12内にメチレ ンブルーは入っていない。横軸は、測定範囲 200〜340nmの波長帯域を示し、縦 軸は吸光度を示している。曲線 C1〜C3は亜酸ィ匕窒素 (N O)の吸光度を示し、 C3
2
力 S3分間照射、 C2が 1分間照射、 C1が照射なしを示している。グラフからも明らかな ように、 240nm以上の波長の光では、吸光度がゼロであり、光が全く吸収されていな い。言い換えれば、光エネルギーの照射による亜酸ィ匕窒素の解離が行われないこと がわカゝる。
[0040] 表 1は、図 4に示した波長 205nmにおける吸光度から求めた亜酸ィ匕窒素の濃度変 化を示すものである。なお、照射時間がゼロの濃度を飽和濃度 (水温 25°Cでの値）と して、各々の吸光度の相対値を掛け算にて算出したものである。 3分間の照射により 亜酸ィ匕窒素の濃度がかなり減少しているのがわかる。
[0041] [表 1] λ =205nmの吸光度より求めた N20濃度の変化
照射時間 吸光度（相対値） N20濃度※
Omin 0.1 1 855 ( 1 00.0%) 1 068ppm
1 min 0.06427 ( 54.2%) o79ppm
3min 0.02227 ( 1 8.8%) 201 ppm
※り:^の濃度を飽和濃度（水温 25°Cで計算により求めた）として、 各々の吸光度の相対値を掛けて算出。
[0042] また、図 4に示した実験結果から、実質的にオゾン (O )の副生物の検出はされなか
3
つた。すなわち、オゾンの最大波長（ λ max)は 260nmである力 そこでの吸光度は 検出限界以下であった。
[0043] 次に、本発明に係る半導体装置の製造方法の実施の形態について、図 6及び図 7 を用いて具体的に説明する。
[0044] 図 6 (a)から (d)及び図 7 (e)から (h)は、電界効果型トランジスタを形成する半導体 装置の製造方法を示すシリコン基板の模式的断面図である。図 6 (a)は、 P型シリコン 基板 20の基板表面に、シリコン酸ィ匕膜からなる素子分離領域 21と Nゥエル 22とを形 成し、 N型電界効果型トランジスタ領域 23と P型電界効果型トランジスタ領域 80とを 形成した状態を示す。通常の電界効果型トランジスタの製造方法により形成する。
[0045] ここまでの製造方法について代表的な例を簡単に説明する。 P型のシリコン基板 20 の表面にシリコン窒化膜を堆積してパターユングを行い、次に熱酸ィ匕によりシリコン 酸化膜を厚く生成して素子分離領域 21を形成する。次に、 N型電界効果型トランジ スタ領域 23をフォトマスクにより被覆し、 P型電界効果型トランジスタ領域 80の上のフ オトレジストをフォトマスクプロセスにより除去し、ドライエッチングにより P型電界効果 型トランジスタ領域 80のシリコン窒化膜を除去する。そして、フォトレジスト及びシリコ ン窒化膜が除去された P型電界効果型トランジスタ領域 80に燐イオンをイオン注入し て、 Nゥエル 22を形成する。なお、一般的には、シリコン窒化膜を形成する前にシリコ ン基板 20の上にシリコン酸ィ匕膜を形成して、イオン注入の際のダメージ力も基板表 面を保護する。
[0046] 上記製造方法では、素子分離領域 21をシリコン基板の熱酸化により形成した例に ついて説明したが、これを熱酸化ではなぐ素子分離領域 21を形成すべき領域に浅 いトレンチ (溝)を形成し、このトレンチにシリコン酸ィ匕膜を CVD法により埋め込み、そ の後 CMP (Chemical Mechanical Polishing)処理を施して素子分離領域 21と することちでさる。
[0047] 図 6 (b)は、ゲート酸ィ匕膜の形成方法を示す模式的図である。まず、図 6 (a)の工程 で得られたシリコン基板 20の自然酸ィ匕膜をフッ酸と過酸ィ匕水素水により除去し、その 後純水により洗浄して清浄な表面を露出させる。次に、この清浄な表面を亜酸化窒 素が溶解した水溶液 24に接触させる。次に、紫外光 27を光源 25から照射して、表 面を酸化させてシリコン酸ィ匕膜からなるゲート絶縁膜 26を成長させる。シリコン酸ィ匕 膜は光源 25から紫外光 27が照射されたとき力も成長を開始し、紫外光 27の照射を 中止したときに成長は中止する。従って、ゲート絶縁膜 26の膜厚は紫外光 27の照射 時間により制御することができる。
[0048] 図 6 (c)は、シリコン基板 20と光源 25との間に紫外光 27を遮光するマスク 39を挿入 した状態を示す模式的図である。マスク 39を挿入することにより P型電界効果型トラン ジスタ領域 80には紫外光 27が照射されず、 N型電界効果型トランジスタ領域 23にの み照射される。これにより、 P型電界効果型トランジスタ領域 80のシリコン酸ィ匕膜から 成るゲート絶縁膜 26bの膜厚は増加せず、 N型電界効果型トランジスタ領域 23のゲ ート絶縁膜 26aの膜厚が増加する。すなわち、シリコン基板表面の一酸ィ匕工程にお いて異なる領域に異なる膜厚のシリコン酸ィ匕膜を同時に形成することができる。
[0049] また、ゲート絶縁膜 26であるシリコン酸ィ匕膜を成長させる領域にのみ紫外光 27を 照射し、シリコン基板 20の表面が露出しているが、シリコン酸化膜の形成が不要な領 域には遮光マスクにより紫外光 27を遮蔽する。これにより、選択的にシリコン酸ィ匕膜 を形成することができる。従来法の熱酸化法や CVD法と比較して、不要な領域のシリ コン酸ィ匕膜除去の工程を通す必要が無ぐ製造工程の短縮ィ匕を図ることができる。ま た、本製造方法においては室温でシリコン酸ィ匕膜を成長させることができる。熱酸ィ匕 によるシリコン酸ィ匕膜が約 1000°Cの熱処理工程を必要としたのに比較して、簡便な 設備でゲート絶縁膜 26を形成することができる。また、 CVD法によるシリコン酸ィ匕膜 の形成はシランガスと酸素ガスの化学反応により行うが、シランガスは有毒であり、ま た、大気中では発火する危険物でもある。これに対して亜酸化窒素を溶解した水溶 液は毒性がなぐ危険物でもないので、廃液処理や安全性確保が容易となる。
[0050] 亜酸ィ匕窒素は lOppmから lOOOppmの濃度に適宜設定する。亜酸化窒素の溶解 濃度を適宜に設定することにより、極めて薄い酸ィ匕膜を高精度で形成することができ る。
[0051] シリコン基板 20と亜酸ィ匕窒素が溶解した水溶液 24との接触は、回転可能なテープ ルにシリコン基板 20を吸着固定し、シリコン基板 20の表面にディスペンサーにより水 溶液 24を滴下又は噴射して行う。その後紫外光を照射して酸化させ、終了後はテー ブルを回転させて水溶液 24をシリコン基板表面から除去し、純水を供給して洗浄後 に乾燥させる。また、水溶液 24をディスペンサーにより供給する方法の他に、図 5〖こ 示したように、亜酸ィ匕窒素が溶解した水溶液 24を容器に保持し、この水溶液 24にシ リコン基板を浸漬して接触させてもょ 、。
[0052] 光源 25として、波長 191nmの発光スペクトルを有するクリプトン ヨウ素（Krl)ェキ シマランプを使用した。エキシマランプの他に、波長 173nmから 240nmにスペクトル を有する紫外光を発光する光源 25を使用することができる。例えば、高圧水銀ランプ や低圧水銀ランプを使用することができる。
[0053] 図 6 (d)は、シリコン基板 20の表面全面に多結晶シリコン膜 28を堆積した状態を示 すシリコン基板 20の模式的断面図である。多結晶シリコン膜 28はシランガスを用い て CVDにより堆積した。図 7 (e)は、多結晶シリコン膜 28からなるゲート電極 29をフォ トリソグラフィー及びエッチングにより選択的に形成した状態を示すシリコン基板 20の 模式的断面図である。
[0054] 07 (f)は、 N型電界効果型トランジスタ領域 23にソース領域 30s及びドレイン領域 30dを形成する状態を示すシリコン基板 20の模式的断面図である。まず、 P型電界 効果型トランジスタ領域 80にフォトレジスト 31を選択的に形成する。次に、燐 (P)ィォ ンをイオン注入法によりイオン注入する。すると、ゲート電極 29に対して自己整合的 にゲート絶縁膜 26a下の半導体基板に燐イオンが注入され、ソース領域 30s及びドレ イン領域 30dが形成される。
[0055] 図 7 (g)は、 P型電界効果型トランジスタ領域 80にソース領域 32s及びドレイン領域 32dを形成する状態を示すシリコン基板 20の模式的断面図である。まず、 N型電界 効果型トランジスタ領域 23にフォトレジスト 33を選択的に形成する。次に、ボロン (B) イオンをイオン注入法によりイオン注入する。すると、ゲート電極 29に対して自己整 合的にゲート絶縁膜 26b下の半導体基板にボロンイオンが注入され、ソース領域 32 s及びドレイン領域 32dが形成される。
[0056] 上記ソース領域 30s、 32sやドレイン領域 30d、 32dは、基本的な電界効果型トラン ジスタの構造を示している。 LDD (Lightly Doped Drain)構造の電界効果型トラ ンジスタを形成する場合には、この後ゲート電極 29の両側面に薄い絶縁膜からなる サイドウォールを形成し、 N型電界効果型トランジスタ領域 23には砒素イオンをィォ ン注入し、 P型電界効果型トランジスタ領域 80にはボロンイオンをイオン注入する。
[0057] 図 6 (h)は、電界効果型トランジスタを形成した状態を示すシリコン基板 20の模式 的断面図である。上記ソース領域 30s、 32s、ドレイン領域 30d、 32dを形成した後に 、シリコン酸ィ匕膜からなる層間絶縁膜 34を CVD法により堆積し、次にソース電極 35 及びドレイン電極 36と電気的導通をとるためのコンタクトホール 37を形成し、次にタ ングステンカもなるタングステンプラグ 38をコンタクトホール 37に充填し、次にアルミ 二ユウムカも成るソース電極 35及びドレイン電極 36を選択的に形成する。この後に、 保護膜等を表面に形成して完成するが、図 6 (h)においては省略した。
[0058] なお、上記半導体装置の製造方法においては、亜酸化窒素を溶解した水溶液 24 に紫外光を照射してシリコン基板 20の表面を酸ィ匕してゲート絶縁膜 26とすることに ついて説明したが、ゲート絶縁膜 26の他に、イオン注入の際に半導体表面が損傷を 受けること防止するためのインブラ保護膜の形成等に適用することができる。
[0059] 図 8 (a)から図 8 (d)及び図 9 (e)、 (f)は、トレンチ型容量を備えた DRAM (Dynam ic Random Access Memory)セルを有する半導体装置の製造方法を示す。図 8 (a)は、電界効果型トランジスタを形成したシリコン基板 20の模式的断面図である。 電界効果型トランジスタは上記図 6において説明した方法により形成したシリコン基 板 20を使用することができる。 P型のシリコン基板 40の表面には、シリコン酸ィ匕膜から なる素子分離領域 41と、素子分離領域 41に挟まれた表面領域にポリシリコンから成 るゲート電極 43、シリコン酸ィ匕膜から成るゲート絶縁膜 44、ソース領域又はドレイン 領域を構成する N型純物領域 42が形成されて ヽる。
[0060] 図 8 (b)は、容量を形成するためのトレンチ 46を形成した状態を示すシリコン基板 4 0の模式的断面図である。まず、シリコン基板 40の表面にフォトレジストをスピンコー ターにより塗布する。次に、トレンチ 46を形成する領域のフォトレジストを選択的に除 去する。次に、反応性イオンエッチング (Reactive Ion Eching)法によりゲート絶 縁膜 44及びシリコン基板 40を異方性エッチングによりエッチングを行ってトレンチ 46 を形成する。
[0061] 図 8 (c)は、トレンチ 46の内壁部及び底部に電極を形成する状態を示すシリコン基 板 40の模式的断面図である。燐イオン又は砒素 (As)イオンをイオン注入法により注 入して導電領域 47を形成する。導電領域 47は容量の一方の電極となり、電界効果 型トランジスタの不純物領域 42と電気的に接続されて!、る。
[0062] 図 8 (d)は、トレンチ 46の内壁及び底部にシリコン酸化膜から成る絶縁層 48を形成 する状態を示すシリコン基板 40の模式的断面図である。まず、シリコン基板 40を亜 酸化窒素が溶解した水溶液 49に接触させる。次に、紫外光 51を光源 50から照射し て、シリコン基板 40のシリコンが表出したトレンチ 46の表面を酸化させて、シリコン酸 化膜からなる絶縁層 48を成長させる。シリコン酸ィ匕膜は光源 50から紫外光 51が照 射されたとき力 成長を開始し、紫外光 51の照射を中止したときに成長は中止する。 従って、絶縁層 48の膜厚は紫外光 51の照射時間により制御することができる。
[0063] 亜酸ィ匕窒素は lOppmから lOOOppmの濃度に適宜設定する。亜酸化窒素の溶解 濃度を適宜に設定することにより、極めて薄い酸ィ匕膜を高精度で形成することができ る。
[0064] シリコン基板 40と亜酸ィ匕窒素が溶解した水溶液 49との接触は、回転可能なステー ジにシリコン基板 40を吸着させ、吸着したシリコン基板 40の表面にディスペンサー等 により水溶液 49を滴下又は噴射させて行う。紫外光 51を照射して酸ィ匕終了後はステ ージを回転させて水溶液 49をシリコン基板の表面から除去し、純水を供給して洗浄 後に乾燥させる。また、水溶液 49とシリコン基板 40とを接触させる方法としては、上 記の他に図 5に示したように、亜酸ィ匕窒素を溶解した水溶液 11を容器に保持し、この 水溶液 11にシリコン基板 40を浸漬して接触させることもできる。光源 50は、クリプトン ヨウ素 (Krl)エキシマランプを使用した。
[0065] 図 9 (e)は、トレンチ 46の絶縁層 48の上に電極 50を形成した状態を示すシリコン基 板 40の模式的断面図である。電極 50としては、多結晶シリコンを CVD法により形成 した。多結晶シリコンの他に、タングステンやタングステンシリサイド等の導体を使用 することができる。図 9 (f)は、不純物領域 42と電気的導通をとるための導体を形成し た状態を示すシリコン基板 40の模式的断面図である。シリコン酸ィ匕膜からなる層間 絶縁膜 51を堆積し、電界効果型トランジスタのソース領域又はドレイン領域を構成す る不純物領域 42とコンタクトをとるためのコンタクトホール 53を形成し、次にタンダス テンプラグをコンタクトホール 53に充填し、次に、アルミ-ユウムカもなる導体 52を形 成した。
[0066] 亜酸ィ匕窒素の溶解した水溶液 49をトレンチ 46の内壁及び底部に接触させ、紫外 光を照射してシリコン酸ィ匕膜からなる絶縁層 48を形成することにより、シリコン基板 40 を高温度に晒すことなく高品質でありかつ極めて薄い絶縁膜を高精度で形成するこ とができる。また、上記図 8及び図 9の実施の形態においては、シリコン基板 40に形 成したトレンチ 46に容量を形成したが、これをスタック型容量とする場合には、容量を 構成する下側電極をシリコン基板上に選択的に形成した後に、亜酸化窒素が溶解し た水溶液 49を当該電極に接触させて紫外光を照射し、その電極の表面に酸ィ匕膜を 形成して容量構成用の絶縁膜とすることもできる。
[0067] 図 10 (a)から（e)は、液晶ディスプレイやエレクト口ルミネッセンス表示装置等に使 用される薄膜トランジスタを形成する半導体措置の製造方法を示す。図 10 (a)は、絶 縁性基板 60の上にゲート電極 61を選択的に形成した状態を示す模式的断面図で ある。絶縁性基板 60としてはガラス基板、石英基板等の透明基板を用いる。ゲート電 極 61は、スパッタリング法によりタンタル (Ta)を堆積し、次にフォトリソグラフィ及びェ ツチングプロセスにより、ゲート電極 61の形状とした。ゲート電極 61として、タンタルの ほかにアルミ-ユウム (A1)、クロム（Cr)やタングステン (W)等の他の金属電極を使用 することが可能である。
[0068] なお、以下 1本のゲート電極 61の 1個の薄膜トランジスタの形成について説明する 力 実際には同一のゲート電極 61が横方向に多数同時に形成され、また紙面垂直 方向にも多数の薄膜トランジスタが同時に形成されるものである。
[0069] 図 10 (b)は、ゲート電極 61の表面を酸ィ匕してゲート絶縁膜 62を形成する方法を示 す模式的断面図である。まず、絶縁性基板 60の表面に形成したゲート電極 61を亜 酸化窒素が溶解した水溶液 63に接触させる。次に、紫外光 65を光源 64から照射し てタンタルの表面を酸化させて酸化タンタル（例えば五酸化タンタル: Ta205)力 な るゲート絶縁膜 62を成長させて形成する。酸ィ匕タンタル膜は光源 64から紫外光 65 が照射されたとき力 成長を開始し、紫外光 65の照射を中止したときに成長は中止 する。従って、ゲート絶縁膜 62の膜厚は紫外光 65の照射時間により制御することが できる。
[0070] また、ゲート絶縁膜 62である酸ィ匕タンタル膜を成長させる領域にのみ紫外光 27を 照射し、金属タンタルの表面が露出している力 酸ィ匕タンタルの形成が不要な領域、 例えば外部駆動回路と電気的接続をとるためのコンタクト領域に対しては、遮光マス クにより紫外光 27を遮蔽して酸ィ匕タンタルが形成されな ヽようにする。
[0071] また、この酸ィ匕タンタルの形成は室温程度の低温で行うことができる。そのために、 600°C以下に軟ィ匕点を有する通常のガラス基板や、プラスチック材料等を基板として 使用することができる。また、液晶ディスプレイやエレクト口ルミネッセンス表示装置で は、絶縁性基板 60の外周領域に薄膜トランジスタ等を形成した駆動回路を構成する 場合がある。本実施の形態におけるゲート絶縁膜 62は室温で形成できるので、既に 絶縁性基板上に形成されている駆動回路が高温処理により特性劣化が生ずる等の 場合に特に有効である。
[0072] また、絶縁性基板 60の外周表面に形成する駆動用薄膜トランジスタと内部に形成 する画素表示用薄膜トランジスタとを同時に形成する場合において、外周部の駆動 用薄膜トランジスタのゲート絶縁膜と画素部の画素表示用薄膜トランジスタのゲート 絶縁膜の膜厚とが互いに異なる膜厚が要求される場合であっても、外周部と画素部 で紫外光の照射時間を異なるようにすることにより、異なる膜厚のゲート絶縁膜を同 一の工程で形成することができる。例えば、外周部の駆動用薄膜トランジスタの閾値 Vthが高ぐ内部の画素表示用薄膜トランジスタの閾値 Vthが低い特性が要求される 場合に、閾値 Vthはゲート絶縁膜の膜厚と比例関係にあるから、絶縁性基板 60全体 に紫外光 65を照射し、次に、紫外光 65を遮蔽するマスクを内部領域に挿入して内 部領域の紫外光を遮断し、外周部のみに紫外光を所定時間延長して照射すればよ い。これにより、外周部の駆動用薄膜トランジスタのゲート絶縁膜を厚ぐ内部の画素 表示用薄膜トランジスタのゲート絶縁膜を薄く形成して、同一の工程で異なる閾値 Vt hを有する薄膜トランジスタを同時に形成することができる。
[0073] 亜酸ィ匕窒素は lOppmから lOOOppmの濃度に適宜設定する。亜酸化窒素の溶解 濃度を適宜に設定することにより、極めて薄い酸ィ匕膜を高精度で形成することができ る。絶縁性基板 60と亜酸ィ匕窒素が溶解した水溶液 63との接触は、回転可能なステ ージに絶縁性基板 60を吸着させ、吸着した絶縁性基板 60の表面にディスペンサー 等により水溶液 63を滴下又は噴射させて行う。紫外光 65を照射して酸ィ匕終了後はス テージを回転させて水溶液 63を絶縁性基板 60から除去し、純水を供給して洗浄後 に乾燥させる。また、図 5に示したように、亜酸化窒素が溶解した水溶液 11を容器に 保持し、この水溶液 11に絶縁性基板 60を浸漬して接触させることもできる。光源 64 としては、波長 240nm以下にスペクトルを有する紫外光の光源 64を使用することが でき、本実施の形態においてはクリプトン—ヨウ素 (Krl)エキシマランプを使用した。
[0074] 図 10 (c)は、半導体薄膜 66を選択的に形成した状態を示す絶縁性基板 60の模式 的断面図である。半導体薄膜 66として、 PCVD法によるアモルファスシリコン膜を形 成した。次にフォトリソグラフィ及びエッチングによりアモルファスシリコン膜をゲート電 極 61の近傍に選択的に形成して、半導体薄膜 66とした。半導体薄膜 66として、ァモ ルファスシリコンの他に多結晶シリコンを形成することもできる。この場合は、上記選 択的に形成したアモルファスシリコン膜を局所的なレーザーァニール法により多結晶 シリコンへ相変換させる。
[0075] 図 10 (d)は、ソース及びドレイン力もなる電極 67を選択的に形成した状態を示す絶 縁性基板 60の模式的断面図である。アルミ-ユウムをスパッタリング法により堆積し、 次にフォトリソグラフィ及びエッチング工程を通して、電極 67を半導体薄膜 64の上及 び絶縁性基板 60の上に分離して形成した。電極 67としては、アルミ-ユウム、クロム 、金 (Au)、インジウム—錫等を使用することができる。
[0076] 図 10 (e)は、画素電極 68を選択的に形成した状態を示す絶縁性基板 60の模式的 断面図である。画素電極 68はインジウム—亜鉛酸ィ匕物を蒸着法により堆積し、次に フォトリソグラフィ及びエッチング工程によりパターユングし、電極 67の一方の電極と 電気的に接続して形成した。インジウム—錫酸ィ匕物は透明導電膜であり、透過型液 晶ディスプレイに適用することができる。反射型液晶ディスプレイの場合には画素電 極 68として不透明な金属電極を用いることができる。
[0077] なお、図 10 (a)から (e)において説明した薄膜トランジスタの製造方法では、絶縁 性基板 60の上にゲート電極 61、ゲート絶縁膜 62、半導体薄膜 66、電極 67の順に 形成した。これを、まずソース電極及びドレイン電極を構成する電極 67を絶縁性基板 60の上に形成し、その上に半導体薄膜 66を形成し、次に、亜酸化窒素を溶解した 水溶液 63を半導体薄膜 66と接触させて光源 64により紫外光 65を照射して、半導体 薄膜 66の表面にゲート酸化膜 62を成長させて形成し、次にゲート電極 62を形成す ることもできる。半導体薄膜 66として PCVD法によりアモルファスシリコン膜を使用し た場合には、その表面にシリコン酸ィ匕膜からなるゲート絶縁膜 62を形成することがで きる。
[0078] 以上、図 6から図 10において説明した本願発明に係る実施の形態において、亜酸 化窒素を溶解する溶液として水を使用した。波長 240nmの光に対して透過能力を 持つものであれば、水以外の有機溶液ある!/、はこれらを混合した溶液を使用すること ができる。例えば、メタノール、エタノール、イソプロパノール、メチルシクロへキサン、 シクロへキサン、ァセトニトリル、へキサン、ジ才キサン、グリセリン、 n—ペンタン、ジク ロルメタン、メチル水素ポリシロキサン、環状ジメチルシロキサン、テトラメチルオルソ シリケート、パーフルォロポリエーテル、パーフルォ口へキサン、リン酸トリメチル、リン 酸トリエチル、リン酸トリブチル等の有機溶液を使用することができる。
[0079] また、被酸ィ匕処理物として主にシリコン単結晶や金属タンタルについて説明したが 、ゲート絶縁膜として、あるいは、容量や他の素子の形成のために、次の材料を酸ィ匕 してゲート絶縁膜や容量を構成する絶縁膜とすることができる。例えば、アルミ-ユウ ム、銅、鉄、亜鉛、チタン、銀、ジルコニウム、タングステン、クロム、モリブデン、ハフ- ゥム、ルテニウム、ニオブ、イットリウム、スカンジウム、ネオジゥム、ランタン、セリウム、 コバルト、バナジウム、マンガン、ガリウム、ゲルマニウム、インジウム、スズ、ロジウム、 パラジウム、カドミウム、アンチモン、水銀カドミウムテルル、ガリウムアルミニウムヒ素、 インジウムガリウムヒ素、インジウムガリウムリン、インジウムリン、インジウムアンチモン 、ガリウムヒ素、ガリウムアンチモン、ガリウムリン、及びこれらを含む合金等である。
[0080] 次に、酸化に利用できる紫外光及びその光源について説明する。
[0081] 図 4及び表 1の結果から、亜酸ィ匕窒素による光の吸収は 240nmよりも短波長でな ければならず、また、亜酸ィ匕窒素水溶液に照射する光の波長は、 173nm以上であり 、かつ 240nm以下の範囲が望ましい。高圧水銀ランプや低圧水銀ランプ、及び、ォ ゾンレス高圧水銀ランプは、紫外光の波長としては 173nm以上かつ 240nm以下の 範囲内にある。
[0082] し力しながら、高圧水銀ランプが発する波長 200nm以上を中心とする光、また、低 圧水銀ランプが発する波長 185nmを中心とする光、あるいは、上述したオゾンレス高 圧水銀ランプが発する波長 230nm以上を中心とする光は、大気中の酸素に吸収さ れ易ぐ亜酸ィ匕窒素に吸収されにくい等の理由で、亜酸化窒素の分解効率が低いと いう問題がある。また、光が大気中の酸素に吸収され易いとオゾンの発生量が多くな つてしま 、、環境に対する負荷となると 、う問題がある。
[0083] そこで、 191nmを主成分とする波長の紫外光を発するクリプトン ヨウ素を用いた 誘電体バリア放電ランプ、すなわち Krlエキシマランプを紫外光の光源として用いる ことによって、力かる問題を解決することができる。
[0084] 図 11は、亜酸ィ匕窒素を溶解した溶解水の UV吸収スペクトルを示す。横軸が波長、 縦軸が吸光度を示す (Brit.J.Anaesth.,44,310(1972)より引用）。図 11において、横軸 が波長を表し縦軸が吸光度を示す。同図の UV吸収スペクトルは、 100%亜酸ィ匕窒 素により平衡に達した水の吸収スペクトルを表し、参照セルとしてヘリウムにより平衡 化された水を用いている。
[0085] 図 11から解るように、亜酸化窒素水溶液の UV吸収スペクトルは、 190nm付近に おいて吸光度で 0. 7を超えるピークを示す。低圧水銀ランプの発光波長は 185nm を中心とするものであり、 185nmの波長での吸光度は、亜酸化窒素水溶液の UV吸 収スペクトルのピークである 0. 7を大きく下回る約 0. 05となるため、効率が極めて低 い。 [0086] 一方、亜酸化窒素水溶液の UV吸収スペクトルがピークを示す 190nm付近を中心 とした波長で発光する光源としては、アルゴン フッ素を用いた誘電体バリア放電ラ ンプ 、わゆるフッ化アルゴンエキシマランプが知られて 、る。フッ化アルゴンエキシマ ランプは 193nmを中心とした波長で発光する。
[0087] 一般に、エキシマランプは、立ち上がり、立下りがよいという、本発明にかかる酸ィ匕 反応に適した特性を有している。し力しながら、従来のフッ化アルゴンエキシマランプ では、封入されるフッ素によって石英管が劣化しやす 、と 、う不具合を備えて 、た。
[0088] すなわち、従来のフッ化アルゴンエキシマランプでは、フッ素と石英管との相性が悪 ぐ寿命が短いという問題がある。また、図 11から明らかなように、亜酸化窒素水溶液 の UV吸収スペクトルはピーク付近で急峻であるため、 190nmに近いといえども、 19 3nmの波長では、吸光度がピークの値に比べて大きく低下する。
[0089] そこで、本願発明者は、亜酸化窒素水溶液及び亜酸化窒素を溶解する有機溶液 による吸光度が最も高い波長 190nmに極めて近い、波長 190nmとほぼ同一の範囲 内の、たとえば士 lnmの範囲内の波長 191nmの紫外波長で発光する Krlエキシマ ランプ Lを開発し、酸ィ匕装置 30に採用したものである。
[0090] なお、亜酸化窒素の溶液の吸光度は、その溶媒によって僅かに異なる場合があり、 また吸光度が最も高くなる波長が僅かにシフトする場合もある。本例における水溶液 では、吸光度のピーク形状に基づき、吸光度が最も高い波長とほぼ同一の範囲を士 lnmとしたが、この範囲は溶液の種類、言い換えると溶媒の種類によって異なるため 、この種類によって吸光度が最も高 、波長とほぼ同一の範囲も異なる場合がある。
[0091] Krlエキシマランプ Lは、固体のヨウ素を気化させて所定量を量り取り石英管に封入 する方法により製造したものである。
[0092] 亜酸ィ匕窒素水溶液における、 Krlエキシマランプ Lが発光する波長 19 lnmの吸光 度は、ピーク吸光度に近い約 0. 65であり、力なり効率が良いと言える。たとえば低圧 水銀ランプ 16の発光波長 185nmにおける吸光度が約 0. 05であることから、 Krlェ キシマランプ Lを光源に用いることによって、低圧水銀ランプ 16と比較して 10倍を超 える効率で酸素原子を発生させることが可能となることがわかる。
[0093] Krlエキシマランプは、立ち上がり特性及び立下り特性が良好であるという性質を備 えているうえ、封入したヨウ素の作用により、石英管が劣化しにくぐ寿命が長いという 禾 IJ点がある。
[0094] また、 Krlエキシマランプ Lによって発せられる波長 191nmの紫外光は、低圧水銀 ランプによって発せられる波長 185nmの紫外光に近ぐ亜酸化窒素を分解して酸化 反応を行うのに十分大きなエネルギーを持つ。また、以下に示すように、 Krlエキシマ ランプ Lは、発光によるオゾンの発生が少な 、と 、う優れた特性を持つことも分力つた
[0095] 図 12は、酸素の UV吸収スペクトルを示す。横軸が波長であり縦軸が吸光係数を 示す (J.Chem.Phys.,21, 1206(1953)より引用）。力かるスペクトルにおいて、波長 175η m付近力も波長 200nm付近の領域では、非常に細かな吸収係数の周期的変動が 見られる。かかる領域は、シユーマンルンゲ帯と呼ばれるものである。
[0096] Krlエキシマランプ Lによって発せられる 191nmの波長は、シユーマンルンゲ帯中 に含まれており、 5— 0バンドと 4— 0バンドとの間のいわば谷の部分に相当し、吸収 係数が小さい。このように、 Krlエキシマランプ Lによって発せられる 19 lnmの波長は 、酸素分子による吸光度が周期的に変化するシユーマンルンゲ帯における、吸光度 が極小となる波長とほぼ同一の範囲内の波長となっている。よって、酸素分子による 吸収が少なぐ酸素分子の解離、及びそれに引き続くオゾンの発生が少ない。
[0097] なお、吸光度の周期的変動形状に基づき、吸光度が極小となる波長とほぼ同一と いえる範囲は異なる力 5— 0バンドと 4— 0バンドとの間の形状力 すれば、 Krlェキ シマランプ Lによって発せられる 191nmの波長は、ほぼ同一の範囲内にあるといえる
[0098] これに対し、例えば、従来の低圧水銀ランプによって発せられる紫外光の波長 185 nmは、シユーマンルンゲ帯中の 8— 0バンド上に位置し、吸収係数が大きい。したが つて、低圧水銀ランプと亜酸化窒素溶液との間に大気が存在すると、紫外光のエネ ルギ一が酸素分子に吸収されやすぐ多量にオゾンが発生するため、オゾン対策の ための装置を要し、酸化反応の効率が低ぐこれを備えた装置の構造の複雑化、設 計上の問題、大型化、高価格ィ匕を招くこととなる。
[0099] これに対し、 Krlエキシマランプ Lには次のような利点がある。すなわち、 Krlエキシ マランプ Lと亜酸ィ匕窒素溶液との間に大気が存在しても、 Krlエキシマランプ L力ゝら発 せられた紫外光のエネルギーが酸素分子に吸収されにくぐよって紫外光が亜酸ィ匕 窒素溶液に至るまでに弱まりにくいので、高効率で亜酸化窒素を分解できる。また大 気による影響が少ないために、 Krlエキシマランプ Lの配設位置の自由度が高い。そ して、オゾン対策のための処理チャンバ一等の密閉装置などを省略または簡略ィ匕す ることができる。よって、酸ィ匕装置 30の酸ィ匕反応の効率が高ぐ構造が簡単で設計の 自由度が高ぐ小型で低廉なものとすることができる。
[0100] このことは、 Krlエキシマランプ Lによって発せられる 191nmの波長が、溶液 Sの吸 光度が最も高い波長とほぼ同一の範囲内にあり、かつ、酸素分子のシユーマンルン ゲ帯における吸光度が極小となる波長とほぼ同一の範囲内にあるという 2つの条件を 同時に満たしていることによる相乗効果で、特に顕著に発揮されている。なお、光源 として、 Krlエキシマランプ Lを用いなくとも、かかる 2つの条件のうち何れか 1っを満 たしていれば、本発明の適用性を有する。
産業上の利用可能性
[0101] 本発明は、基板上に電界効果型トランジスタを有する半導体装置の製造の際に利 用可能であり、必要な領域のみに酸ィ匕膜を形成することができ、さらに、同一の工程 で膜厚の異なる領域の形成を行うことが可能である。

Claims

請求の範囲
[1] 基板上に電界効果型トランジスタを有する半導体装置の製造方法において、シリコ ン基板の表面を露出させる工程と、前記露出した表面に亜酸ィ匕窒素を溶解させた溶 液を接触させる工程と、前記溶液が接触する領域に紫外光を照射して前記シリコン 基板の表面を酸化させてシリコン酸ィ匕膜からなるゲート絶縁膜を形成する工程と、前 記ゲート絶縁膜の上に電極を形成して電界効果型トランジスタを形成する工程と、を 含むことを特徴とする半導体装置の製造方法。
[2] 前記シリコン基板の表面を酸ィ匕させる工程において、前記シリコン基板の表面の特 定領域に紫外光を照射する時間と他の領域に紫外光を照射する時間とが異なること により、前記特定領域の酸化膜の膜厚と前記他の領域の酸化膜の膜厚とが異なるこ とを特徴とする請求項 1記載の半導体装置の製造方法。
[3] 前記シリコン基板の表面に導電領域を形成する工程と、前記導電領域の表面に亜 酸化窒素を溶解させた溶液を接触させる工程と、前記溶液が接触する領域に紫外 光を照射して前記導電領域の表面を酸化させて酸化膜を形成する工程と、前記酸 化膜の上に電極を形成して容量を形成する工程と、を含むことを特徴とする請求項 1 又は 2記載の半導体装置の製造方法。
[4] 基板上に電界効果型トランジスタを有する半導体装置の製造方法にお!、て、絶縁 性基板上にゲート電極を形成する工程と、前記電極に亜酸化窒素を溶解させた溶液 を接触させる工程と、前記溶液が接触する領域に紫外光を照射して前記電極を酸化 させてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に半導体薄膜を形成 する工程と、を含むことを特徴とする半導体装置の製造方法。
[5] 前記紫外光は、波長が 173nmから 240nmの範囲にスペクトルを有することを特徴 とする請求項 1〜4のいずれか 1項に記載の半導体装置の製造方法。
[6] 前記紫外光は、クリプトン一ヨウ素 (Krl)エキシマランプ力も照射されたことを特徴と する請求項 1〜5のいずれか 1項に記載の半導体装置の製造方法。
[7] 請求項 1〜6のいずれか 1項に記載した製造方法によって得られる半導体装置。
PCT/JP2006/322924 2005-11-22 2006-11-17 半導体装置の製造方法 WO2007060881A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007546415A JPWO2007060881A1 (ja) 2005-11-22 2006-11-17 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005337835 2005-11-22
JP2005-337835 2005-11-22

Publications (1)

Publication Number Publication Date
WO2007060881A1 true WO2007060881A1 (ja) 2007-05-31

Family

ID=38067112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/322924 WO2007060881A1 (ja) 2005-11-22 2006-11-17 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2007060881A1 (ja)
TW (1) TW200739741A (ja)
WO (1) WO2007060881A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020844A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220336A (ja) * 1985-03-27 1986-09-30 Canon Inc 半導体装置におけるパタ−ン形成方法
JPH0529307A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp オゾン酸化法
JPH0529293A (ja) * 1991-07-18 1993-02-05 Fujitsu Ltd 半導体基板の前処理方法
JPH11145133A (ja) * 1997-11-10 1999-05-28 Kobe Steel Ltd シリコン半導体素子
JP2000357686A (ja) * 1999-01-27 2000-12-26 Matsushita Electric Ind Co Ltd 異物除去方法，膜形成方法，半導体装置及び膜形成装置
JP2006008499A (ja) * 2004-05-21 2006-01-12 Mitsubishi Gas Chem Co Inc 物質の酸化方法およびその酸化装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220336A (ja) * 1985-03-27 1986-09-30 Canon Inc 半導体装置におけるパタ−ン形成方法
JPH0529293A (ja) * 1991-07-18 1993-02-05 Fujitsu Ltd 半導体基板の前処理方法
JPH0529307A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp オゾン酸化法
JPH11145133A (ja) * 1997-11-10 1999-05-28 Kobe Steel Ltd シリコン半導体素子
JP2000357686A (ja) * 1999-01-27 2000-12-26 Matsushita Electric Ind Co Ltd 異物除去方法，膜形成方法，半導体装置及び膜形成装置
JP2006008499A (ja) * 2004-05-21 2006-01-12 Mitsubishi Gas Chem Co Inc 物質の酸化方法およびその酸化装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
UNO K. ET AL.: "XPS STUDY OF THE OXIDATION PROCESS OF Si(111) VIA PHOTOCHEMICAL DECOMPOSITION OF N2O BY AN UV EXCIMER LASER", SURFACE SCIENCE, vol. 193, 1988, pages 321 - 335, XP003013422 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018020844A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
JPWO2018020844A1 (ja) * 2016-07-29 2019-05-09 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
US10622435B2 (en) 2016-07-29 2020-04-14 Sony Corporation Display device, manufacturing method of display device, and electronic device
US11024698B2 (en) 2016-07-29 2021-06-01 Sony Corporation Display device including driving circuit with first and second capacitors

Also Published As

Publication number Publication date
TW200739741A (en) 2007-10-16
JPWO2007060881A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5099740B2 (ja) 薄膜トランジスタ
US6090723A (en) Conditioning of dielectric materials
US7622340B2 (en) Method for manufacturing semiconductor device
KR101375800B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
WO2006028690A1 (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
KR20050108407A (ko) 높은 ｋ 값의 게이트 유전체를 갖는 반도체 장치를제조하는 방법
KR102315554B1 (ko) 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법
WO2005078787A1 (ja) 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置
Yu et al. UV annealing of ultrathin tantalum oxide films
JP3402881B2 (ja) 半導体装置の製造方法
JP4729881B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP4978847B2 (ja) シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置
WO2007060881A1 (ja) 半導体装置の製造方法
US8492290B2 (en) Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
JP4237147B2 (ja) 薄膜トランジスタおよびその製造方法、表示装置、酸化膜の改質方法
TWI708278B (zh) 在二維層狀半導體以及功能層之間形成高潔淨接面的方法及系統
KR20030065315A (ko) 절연막 제조장치
KR20040105691A (ko) 에칭방법, 에칭장치 및 반도체장치의 제조방법
JP4372732B2 (ja) 薄膜トランジスタの製造方法および酸化膜の改質方法
JP2010262965A (ja) トランジスターの製造方法
US20080166893A1 (en) Low temperature oxide formation
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
JP2004087733A (ja) 半導体装置の製造方法
JP2000150511A (ja) 酸化タンタル膜の熱処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007546415

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06832803

Country of ref document: EP

Kind code of ref document: A1