JP3402881B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3402881B2 JP3402881B2 JP30596695A JP30596695A JP3402881B2 JP 3402881 B2 JP3402881 B2 JP 3402881B2 JP 30596695 A JP30596695 A JP 30596695A JP 30596695 A JP30596695 A JP 30596695A JP 3402881 B2 JP3402881 B2 JP 3402881B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- film
- oxygen
- oxynitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
膜を有する半導体装置の製造方法に関する。
性を特徴とするNAND型EEPROMが、磁気メモリ
の代替品として注目されている。NAND型EEPRO
Mにおいては、電荷を貯めるための電極(フローティン
グゲート電極)と、フローティングゲート電極に電荷を
出し入れするための電界を形成するための電極(コント
ロールゲート電極)の2つの電極を有している。
には、コントロールゲート電極に高い電圧を印加して、
基板からゲート絶縁膜を介してフローティングゲート電
極に電子を出し入れすることで、電気的な書き込みおよ
び消去を行なっている。
電子の出し入れは、Fowler−Nordheimト
ンネル機構を利用して行なわれる。このため、基板とフ
ローティングゲート電極との間のゲート絶縁膜は、トン
ネルゲート絶縁膜と呼ばれている。
問題点の一つは、コントロールゲート電極に高電圧を印
加して電子を出し入れしてメモリを使用するために、絶
縁破壊に至るまでの通過電子総量(Qbd)を、通常の
MOSトランジスタのそれよりも大きくしなければなら
ないことである。
印加されると、トンネルゲート絶縁膜にも高電圧が印加
され、低電界でのリーク電流、いわゆる、ストレス誘起
リーク電流が増加するので、それを低減しなくてはなら
ない。
ト絶縁膜の一つの候補として、シリコン酸化膜中に窒素
原子を導入した窒化酸化シリコン膜(オキシナイトライ
ド膜)が提案されている。
りである。すなわち、シリコン基板の表面に熱酸化シリ
コン膜を形成した後、シリコン基板を高温の窒素原子を
含むガス(例えば、アンモニアガス、亜酸化窒素ガス、
一酸化窒素ガス)に晒して、熱酸化シリコン膜を酸化し
て窒化酸化シリコン膜を形成する。最後に、乾燥酸素に
より窒化酸化シリコン膜を再酸化して、膜中のトラップ
サイトを少なくして改質する。
は、オキシナイトライド膜中における窒素濃度を数%〜
10%程度の濃度にする必要があると報告されている。
しかしながら、EEPROMの高集積度化および書き込
み高速化に対して、オキシナイトライド膜の信頼性は不
十分であり、将来的に大きな問題となることが予想され
る。
ド膜(ゲート絶縁膜)を通過した電子の総量Qbdを指
標として、ゲート絶縁膜の信頼性を見てみると、例え
ば、膜厚10nm、電流注入密度0.1A/cm2 の条
件では、基板から電子を注入した場合のQbd=22C
/cm2 である。これに対し、ゲート電極から電子を注
入した場合にはQbd=8C/cm2 となる。
両動作を行なう必要があり、電子の注入は基板およびゲ
ート電極のいずれからも起こるので、ゲート電極から電
子が注入された場合のQbdが低下してしまうことは重
大な問題である。
電流である。例えば、膜厚6nm、電流注入密度0.1
A/cm2 、電子注入密度1C/cm2 の条件では、ス
トレスリーク電流は0.2μA/cm2 であり、オキシ
ナイトライド膜(ゲート絶縁膜)の膜厚が薄くなるとス
トレスリーク電流は当然にさらに大きくなる。
の膜厚がさらに薄くなると、ストレス誘起リーク電流が
増加し、これにより、EEPROMのデータ保持特性が
劣化し、EEPROMの品質が悪化するという問題が生
じる。
EPROMでは、トンネルゲート絶縁膜としてオキシナ
イトライド膜を使用することにより、絶縁破壊に至るま
での通過電子総量を大きくし、ストレス誘起リーク電流
を小さくすることが提案されている。
書き込み高速化に対しては、従来のオキシナイトライド
膜の信頼性は不十分であるという問題があった。本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、従来よりも信頼性の高い窒化酸化シリコン
膜を形成できる半導体装置の製造方法を提供することに
ある。
製造方法(請求項1)は、シリコン層の表面を酸化して
酸化シリコン膜を形成する工程と、この酸化シリコン膜
を窒化して窒化酸化シリコン膜を形成する工程と、この
窒化酸化シリコン膜の表面から該窒化酸化シリコン膜と
前記シリコン層との界面まで酸素ラジカルを拡散させる
ことにより、前記窒化酸化シリコン膜中の欠陥を低減す
るとともに、前記窒化酸化シリコン膜と前記シリコン層
との界面を平坦化する際に、前記シリコン層に波長17
5nm以下の光を照射する工程とを有することを特徴と
する。
(請求項2)は、シリコン層の表面を酸化して酸化シリ
コン膜を形成する工程と、この酸化シリコン膜を窒化し
て窒化酸化シリコン膜を形成する工程と、酸素に紫外線
を照射することにより、またはオゾナイザーによりオゾ
ンを生成し、該オゾンを含むガス中に前記窒化酸化シリ
コン膜を晒して、該窒化酸化シリコン膜中の欠陥を低減
するとともに、前記窒化酸化シリコン膜と前記シリコン
層との界面を平坦化する際に、前記シリコン層に波長1
75nm以下の光を照射する工程とを有することを特徴
とする。
トラップサイトである。また、本発明(請求項1〜3)
において、シリコン層は、シリコン基板を含む意味で用
いている。また、シリコン層は、シリコンのみからなる
純粋なものに限定されるものではなく、n型不純物、p
型不純物などの物質を含んでいても良い。
る。 (1)本発明(請求項1)において、酸素を有する分子
として、水、過酸化水素、一酸化窒素(NO)、二酸化
窒素(NO2 )および一酸化二窒素(N2 O)の少なく
とも一つを使用する。 (2)本発明(請求項1〜2)の最後の工程を、窒化酸
化シリコン膜に波長175nm以下の光を照射しながら
行なう。 (3)本発明(請求項1〜2)において、窒化酸化シリ
コン膜とシリコン層との界面と反対側の表面から1nm
以内の深さの窒化酸化シリコン膜(SiOx Nz膜)と
上記表面から1nmより深い窒化酸化シリコン膜(Si
Oy Nz 膜)との間に、x≧1.05yの関係がある。
シリコン膜を形成するには、以下のような半導体製造装
置を用いると良い。 (1)本発明(請求項1〜2)の各工程を真空を破らず
に連続的に行なえる半導体製造装置を用いる。 (2)上記半導体製造装置として、上記各工程を同一の
真空槽で真空を破らずに連続的に行なえるものを用い
る。
よれば、窒化酸化シリコン膜を、従来の乾燥酸素より酸
化力の高い酸化種である酸素ラジカル(O* )やオゾン
(O3 )や、従来の乾燥酸素より酸化力の高い酸化種が
含まれる雰囲気である酸素を有する分子を含むガスのプ
ラズマに晒すことによって、酸化シリコン膜を窒化して
窒化酸化シリコン膜を形成する際に形成される窒化酸化
シリコン膜中のトラップサイト等の欠陥が効率よく解消
され、電子トラップの発生が抑えられるとともに、シリ
コン層と窒化酸化シリコン膜との界面が平坦化される。
また、窒化酸化シリコン膜中の窒素原子によるオキシナ
イトライド化の効果は存在するために、膜質の強化が同
時に達成される。
係を調べた結果を示す図である。ここでは酸化温度、雰
囲気圧力をそれぞれ940℃、5Torrにして調べ
た。図5から、本発明で用いる酸素ラジカル(O* )お
よびオゾン(O3 )が従来の乾燥酸素よりも酸化力が高
いことは、本発明の酸化のほうが従来の乾燥酸素による
熱酸化よりも酸化膜成膜速度が高いことに反映されてい
ることが分る。
lta−Vg)との関係を調べた結果を示す図である。
ここでは、電流密度Jg 、ゲート電極極性、ゲート絶縁
膜膜厚Toxをそれぞれ0.1A/cm2 、マイナス、1
0nmにして調べた。
化種(O* 、O3 )により形成された酸化膜は、従来の
乾燥酸素により形成された熱酸化膜に比べて、ゲート電
圧シフトが小さいことが分る。
種により形成された酸化膜は、従来の乾燥酸素により形
成された熱酸化膜に比べて、電子トラップの生成が抑制
されていることを意味している。
ート絶縁膜を通過した電子の総量Qbdとの関係を調べ
た結果を示す図である。ここでは、電流密度Jg 、ゲー
ト電極極性、ゲート絶縁膜膜厚Tox、通過電荷量Qをそ
れぞれ0.1A/cm2 、マイナス、10nm,6C/
cm2 にして調べた。
化種により形成された酸化膜は、従来の乾燥酸素により
形成された熱酸化膜に比べて、総量Qbdが大きいこと
が分る。
種により形成された酸化膜は、従来の乾燥酸素により形
成された熱酸化膜に比べて、電子トラップの生成が抑制
されているため、ゲート絶縁膜中にトラップされる電子
が減少したからである。
る酸化膜において電子トラップの生成が抑制される理由
は、酸化力の高い酸化種が酸化膜表面からシリコン基板
と酸化膜との界面まで拡散し、この界面および酸化膜全
体が効率良く酸化されることにより、平坦な界面が形成
されるとともに、緻密なSiO2 網目構造が形成される
からだと考えている。
コン基板と酸化膜との界面の平坦化作用および酸化膜全
体における高い酸化作用を、窒化酸化シリコン膜の改質
に適用することにより、従来の乾燥酸素を用いた熱酸化
による改質方法に比べて、シリコン層と窒化酸化シリコ
ン膜との界面を平坦化できるとともに、酸化シリコン膜
を窒化した際に形成される窒化酸化シリコン膜中のSi
−N・−Si、Si−N・−O、Si−N:(・印は1
つのダングリングボンド、:印は2つのダングリングボ
ンドを示してる)などのトラップサイトを、より効率良
く解消することができ、信頼性の高い窒化酸化シリコン
膜を形成できるようになる。
の実施の形態(実施形態)を説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係るnチャネルMOSトランジスタの素子構造を示す工
程断面図である。
り、このp型シリコン基板11の表面にトレンチ溝が形
成されている。本実施形態では、このトレンチ溝をシリ
コン酸化膜12により埋め込むことで、素子分離領域を
行なっている。なお、LOCOS等により素子分離を行
なっても良い。
域のシリコン基板11の表面には、ソース領域15およ
びドレイン領域16としての高濃度のn型不純物拡散層
が形成されている。
明を適用したゲート酸化膜13としてのオキシナイトラ
イド膜が形成されており、このゲート酸化膜13上に
は、第1のゲート電極14としての砒素を含有したポリ
シリコン膜が形成されている。
が堆積されており、このシリコン酸化膜17に開孔され
たコンタクトホールを介して、同一のAl膜等の導電膜
をパターニングして形成されたソース電極18s 、第2
のゲート電極18g 、ドレイン電極18d が、それぞ
れ、ソース領域15、第1のゲート電極14、ドレイン
領域16に設けられている。
ランジスタの製造方法を示す工程断面図である。まず、
図2(a)に示すように、p型シリコン基板11の表面
にトレンチ溝19を形成した後、例えば、液相CVD法
等のCVD法を用いて、シリコン酸化膜12によりトレ
ンチ溝19を埋め込み、素子分離を行なう。
ン基板11を1000℃の乾燥酸素雰囲気中に晒して、
厚さ5nmの熱酸化シリコン膜(不図示)を形成した
後、1000℃において5分間、10%の濃度のアンモ
ニアガス雰囲気に晒して、上記熱酸化シリコン膜を窒化
してゲート酸化膜となる窒化酸化シリコン膜20を形成
する。
ン基板11を、例えば、900℃の酸素ラジカル雰囲気
中に、例えば、8分間晒して、窒化酸化シリコン膜20
を再酸化して、ゲート酸化膜13としてのオキシナイト
ライド膜を形成する。ここでは、シリコンを酸化、窒
化、再酸化して得られた膜をオキシナイトライド膜(S
iOx Ny 膜)と称している。
膜20の再酸化は、例えば、図4に示す装置を用いて行
なう。なお、図4に示した装置は、酸素ラジカルを用い
なくても再酸化を行なえるものであり、本実施形態の再
酸化には不要な構成も示されている。また、図中、添字
を除いて同じ数字の参照番号は同じ構成要素を示してい
る。
を用いるが、上記装置は、NO2 ガス、N2 Oガス、N
Oガスを用いることができる構成になっている。酸素ラ
ジカルは、酸素(O2 )ガスを、マスフローコントロー
ラ287 、バルブ277 、配管26を通して、シリコン
基板11を設置した石英管21内に導入し、この酸素ガ
スをプラズマ放電することにより生成する。このようし
て生成された酸素ラジカルはダウンフローによりシリコ
ン基板11に供給される。
より、例えば、5Torrであり、また、酸素流量はマ
スフローコントローラ28によって制御され、例えば、
800sccmである。
ガス精製器29に通し、酸素ガスに微量に混入してい
る、例えば、水分や二酸化炭素等の不純物を取り除く。
プラズマ放電は、例えば、石英管21外に設置したキャ
ビティ(プラズマ発生用放電電極)22を用いて行な
い、放電出力は、例えば、100Wとする。
m以下の光をシリコン基板11に照射し、基板表面近傍
の酸素分子を励起し、プラズマダウンフローから供給さ
れる酸素ラジカルである酸素原子O( 1D)およびO
( 3P)の濃度を高める。
5nm以下および308nm以下の二種類の光を照射
し、酸素分子からO( 1D)を選択的に高濃度に生成さ
せ、オキシナイトライド膜と反応させる。これにより、
さらに高い膜質改善の効果が得られる。また、シリコン
基板11は、例えば、ヒーター23により加熱する。
ト電極14としての砒素をドープしたポリシリコン膜を
低圧CVD法を用いて650℃において基板全面に堆積
した後、上記ポリシリコン膜、上記オキシナイトライド
膜を反応性イオンエッチング法を用いて連続的にエッチ
ングして、上記ポリシリコン膜、上記オキシナイトライ
ド膜を所定のゲート形状にする。
0keV、ドーズ量2×1015cm-2の条件で、ゲート
電極14をマスクとして基板表面に砒素イオンを注入し
て、ソース領域15およびドレイン領域16を自己整合
的に形成する。この後、同図(b)に示すように、低圧
CVD法を用いて、シリコン酸化膜17を基板全面に形
成する。
15、ドレイン領域16およびゲート電極14に接続を
取るためのコンタクトホールをシリコン酸化膜17に開
孔する。
Al膜を形成した後、このAl膜をパターニングして、
ソース電極18s 、第2のゲート電極18g 、ドレイン
電極18d を形成する。
ネルMOSトランジスタを、基板表面から10度の角度
で切断し、その断面を透過型電子顕微鏡(TEM)によ
り観測した。
nmの位置において、アモルファスなゲート酸化膜(オ
キシナイトライド膜)13の格子像の中に、緻密なSi
O2網目構造と疎密なSiO2 網目構造との急峻な界面
が観測された。
表面に対して垂直な方向に換算すると、ゲート酸化膜
(オキシナイトライド膜)13のゲート電極(ポリシリ
コン膜)14側から概ね1nmの位置に相当する。
膜(オキシナイトライド膜)13とシリコン基板11と
の界面の平坦性が、従来技術である熱酸化により再酸化
された形成されたオキシナイトライド膜とシリコン基板
との界面の平坦性より、高くなることが分かった。
20を、従来の乾燥酸素より酸化力の高い酸化種である
酸素ラジカルによって、再酸化することにより、酸化シ
リコン膜を窒化して窒化酸化シリコン膜20を形成する
工程で発生する窒化酸化シリコン膜20中のトラップサ
イトを効率よく解消され、電子トラップ発生が抑えられ
る。それとともに、窒化シリコン膜20とシリコン基板
11との界面が平坦化される。
子によるオキシナイトライド化の効果は存在するため
に、膜質の強化が同時に達成される。さらに、本実施形
態が従来と異なる点は基本的には酸化種の違いだけであ
るので、プロセス数が増加したり、プロセスが複雑にな
るという問題もない。 (第2の実施形態)次に本発明の第2の実施形態に係る
nチャネルMOSトランジスタの製造方法について説明
する。
異なる点は、ゲート酸化膜(オキシナイトライド膜)の
形成にある。すなわち、本実施形態では、図2(c)の
工程で、シリコン基板を、例えば、900℃のオゾン雰
囲気中に、例えば、12分間晒して、窒化酸化シリコン
膜を再酸化することにより、オキシナイトライド膜を形
成する。
酸化は、例えば、図4に示す装置を用いて行なう。な
お、図4に示した装置は、オゾンを用いなくても再酸化
を行なえるものであり、本実施形態の再酸化には不要な
構成も示されている。
をマスフローコントローラ287 により制御して、例え
ば、流量800sccmの酸素ガスをオゾナイザー25
に導入し、例えば、濃度7%(O3 /O2 )のオゾン含
有ガスを発生させる。このオゾン含有ガスをオゾン源と
して用い、これを石英管21内に導入する。石英管21
内の雰囲気圧力は排気系により、例えば、5Torrと
する。
導入する酸素ガスを精製するために、酸素ガスをガス精
製器29に通して、酸素ガスに微量に混入している、例
えば、水分や二酸化炭素等の不純物を取り除く。
以外に、例えば、石英管21内の酸素流に、光源24に
より紫外線を照射しても良い。好ましくは、オゾナイザ
ー25により生成されたオゾン含有ガスを石英管21内
に導入するとともに、光源33によりシリコン基板11
に波長175nm以下の光を照射して、基板表面近傍の
酸素分子を励起して、オゾンの分解により発生する酸素
原子O( 1D)およびO( 3P)の濃度を高める。
生成されたオゾン含有ガスを石英管21内に導入すると
ともに、光源34によりシリコン基板11に波長175
nm以下および308nm以下の二種類の光を照射し、
酸素分子からO( 1D)を選択的に高濃度に生成させ、
オキシナイトライド膜と反応させる。これにより、さら
に高い膜質改善の効果が得られる。また、シリコン基板
11は、例えば、ヒーター23により加熱する。
ネルMOSトランジスタを、基板表面から10度の角度
で切断し、その断面をTEMにより観測した。その結
果、ゲート電極(ポリシリコン膜)から概ね6nmの位
置において、アモルファスなゲート酸化膜(オキシナイ
トライド膜)の格子像の中に、緻密なSiO2 網目構造
と疎密なSiO2 網目構造との急峻な界面が観測され
た。
表面に対して垂直な方向に換算すると、ゲート酸化膜
(オキシナイトライド膜)のゲート電極(ポリシリコン
膜)側から概ね1nmの位置に相当する。
膜(オキシナイトライド膜)13とシリコン基板11と
の界面の平坦性が、従来技術である熱酸化により再酸化
された形成されたオキシナイトライド膜とシリコン基板
との界面の平坦性より、高くなることが分かった。本実
施形態でも第1の実施形態と同様の効果が得られる。 (第3の実施形態)次に本発明の第3の実施形態に係る
nチャネルMOSトランジスタの製造方法について説明
する。
異なる点は、ゲート酸化膜(オキシナイトライド膜)の
形成にある。すなわち、本実施形態では、図2(c)の
工程で、シリコン基板を、例えば、900℃の水分子を
含むガスのプラズマ中に、例えば、5分間晒して、窒化
酸化シリコン膜を再酸化することにより、オキシナイト
ライド膜を形成する。
化酸化シリコン膜の再酸化は、例えば、図4に示す装置
を用いて行なう。なお、図4に示した装置は、水分子を
含むガスのプラズマを用いなくても再酸化を行なえるも
のであり、本実施形態の再酸化には不要な構成も示され
ている。
ラズマ放電のダウンフローにより発生させる。水蒸気
は、例えば、H2 Oが入った石英製液体容器30をヒー
ター31により加熱して発生させる。
ローラ289 により制御し、その流量は、例えば、80
0sccmとする。また、水蒸気の凝縮を防ぐために、
バルブ2715〜2720、マスフローコントローラ289
および石英製液体容器30側の配管26をヒーター32
により加熱する。この水蒸気を石英管21内に導入す
る。また、シリコン基板11は、例えば、ヒーター23
により加熱する。
る。プラズマ放電は、例えば、石英管21外に設置した
キャビティ(プラズマ発生用放電電極)22を用いて行
ない、放電出力は、例えば、100Wとする。
るのではなく、石英管21内に水蒸気プラズマを導入す
るとともに、光源33により波長175nm以下の光を
シリコン基板11に照射し、水蒸気プラズマ中の酸素分
子などの中間生成物を励起し、基板近傍の酸素原子O
( 1D)およびO( 3P)の濃度を高めることが好まし
い。
ラズマを導入するとともに、基板表面付近に波長175
nm以下および308nm以下の二種類の光を照射し、
酸素分子からO( 1D)を選択的に高濃度に生成させ、
オキシナイトライド膜と反応させる。これにより、さら
に高い膜質改善の効果が得られる。
ネルMOSトランジスタを、基板表面から10度の角度
で切断し、その断面を透過型電子顕微鏡(TEM)によ
り観測した。
の位置において、アモルファスなゲート酸化膜(オキシ
ナイトライド膜)の格子像の中に、緻密なSiO2 網目
構造と疎密なSiO2 網目構造との急峻な界面が観測さ
れた。
表面に対して垂直な方向に換算すると、ゲート酸化膜
(オキシナイトライド膜)のゲート電極(ポリシリコン
膜)側から概ね1nmの位置に相当する。
膜(オキシナイトライド膜)13とシリコン基板11と
の界面の平坦性が、従来技術である熱酸化により再酸化
された形成されたオキシナイトライド膜とシリコン基板
との界面の平坦性より、高くなることが分かった。本実
施形態でも第1の実施形態と同様な効果が得られる。
酸化して酸化シリコン膜を形成する工程(酸化工程)、
この酸化シリコン膜を窒化して窒化酸化シリコン膜を形
成する工程(窒化工程)、この酸化窒化シリコン膜を再
酸化して改質する工程(再酸化工程)は、同一の真空槽
を用いることにより、真空を破らずに連続的に行なうこ
とが好ましい。
を、例えば、搬送管によって結合して、例えば、窒素ガ
ス、アルゴンガスあるいは真空中でシリコン基板を搬送
することにより、上記酸化工程、窒化工程、再酸化工程
を真空を破らずに連続的に行なうことが好ましい。
を用いれば、工程を切り替える際の真空層内のガスパー
ジが不要となるため、製品製造時間の短縮化を図れるよ
うになる。
造装置は、構造が比較的単純なため経済的である。いず
れのタイプの製造装置も、真空を破らずに各工程を行な
えるので、電気的信頼性の高い絶縁膜を容易に形成でき
るようになる。また、概ね真空槽のベース圧力が低い方
が良い結果が得られる。
同一の真空槽で真空を破らずに連続的に行なうことは、
例えば、図4に示した装置により可能である。すなわ
ち、上記酸化工程は、例えば、マスフローコントローラ
287 により流量を制御された酸素(O2 )ガスを、石
英管21内のシリコン基板11に導入して行なう。シリ
コン基板11は例えばヒーター23により加熱する。
石英管21内を窒素ガスでパージしながらヒーター23
の出力を調節し、シリコン基板11を窒化に適した温度
に設定した後に、石英管21内のシリコン基板11に導
入するガスを、例えば、マスフローコントローラ288
により流量を制御された10%の濃度のアンモニア(N
H3 )ガスに切り替える。
ば、石英管21内を窒素ガスでパージしながらヒーター
23の出力を調節し、シリコン基板11を再酸化に適し
た温度に設定した後に、石英管21内のシリコン基板1
1に導入するガスを、例えば、上記第1から第3の実施
形態に述べたように、例えば、プラズマ発生用放電電極
22によって発生される酸素ラジカルまたは水蒸気プラ
ズマあるいは例えばオゾナイザー25を用いて発生され
るオゾンに切り替える。
Mによって観測された、ゲート酸化膜(オキシナイトラ
イド膜)中における、ゲート電極(ポリシリコン膜)側
から1nmの位置の急峻な界面は、二種類の活性な酸素
原子O( 1D)およびO( 3P)の電子スピン状態の相
違に由来すると考えられる。
項)−D))は、二個の価電子がアップ・スピンとダウ
ン・スピンなので、格子欠陥などのトラップサイトに容
易に入り込み、トラップサイト周辺の原子と容易に反応
して結合を形成しやすい。
ライド膜)の再酸化工程においては、O( 1D)は主と
して、ゲート酸化膜(オキシナイトライド膜)の気相雰
囲気側、つまり、ゲート電極(ポリシリコン膜)側近傍
において反応する。
−P))は、二個の価電子がいずれもアップ・スピンあ
るいはダウン・スピンなので、O( 1D)に比べると、
ゲート酸化膜(オキシナイトライド膜)中のトラップサ
イトとの反応性は低い。
ライド膜)の再酸化工程において、O( 3P)はゲート
酸化膜(オキシナイトライド膜)の気相雰囲気側からシ
リコン基板側の方向に対して、O( 1D)の場合より拡
散長が大きい。
気相雰囲気側におけるO( 1D)とO( 3P)の拡散長
の相違から、ゲート酸化膜(オキシナイトライド膜)の
ゲート電極(ポリシリコン膜)側から1nm以内の領域
では、主としてO( 1D)がオキシナイトライド膜と反
応する。
膜)のゲート電極(ポリシリコン膜)側から1nm以上
の領域では、主としてO( 3P)がゲート酸化膜(オキ
シナイトライド膜)と反応する。
ライド膜)のゲート電極(ポリシリコン膜)側から概ね
1nm以内の領域は、ゲート電極(ポリシリコン膜)側
から概ね1nm以上の領域より酸素原子濃度が高くな
り、ゲート電極(ポリシリコン膜)側から概ね1nmの
位置に急峻な界面が形成されたものと考えられる。
( 1D)とO( 3P)の拡散長の相違が大きくなり、ゲ
ート酸化膜(オキシナイトライド膜)内の界面がより急
峻になる。
窒化酸化シリコン膜を再酸化すると、膜質改善効果が高
まったことは、ゲート酸化膜(オキシナイトライド膜)
のゲート電極(ポリシリコン膜)側から概ね1nm以内
の領域が、反応性の高いO(1D)の増加によりさらに
緻密になったためと考えられる。
ト酸化膜(オキシナイトライド膜)13とシリコン基板
11との界面の平坦性が、従来技術である乾燥酸素によ
る熱酸化によって再酸化されたオキシナイトライド膜の
シリコン基板側界面より向上した原因として、酸化種に
よる窒化酸化シリコン膜中の拡散効率の相違と、窒化酸
化シリコン膜とシリコン基板との界面における反応性の
相違とが考えられる。
相違を示す概念図であり、酸化種の違いによる膜中のト
ラップサイト(例えば、Si−N・−O、Si−N・−
Si)の修復効率の相違を示している。
酸化膜(オキシナイトライド膜)とシリコン基板との界
面の平坦化の相違を説明する。本発明では、O( 1D)
やO( 3P)を始めとする活性な酸化種が、窒化酸化シ
リコン膜中に存在する窒素原子に阻害されずに、効率良
く膜中を拡散する。したがって、窒化酸化シリコン膜と
シリコン基板との界面に酸化種が効率良く供給されるこ
とにより、界面における酸化反応が促進され、界面が平
坦化される。界面の平坦化には、活性な酸化種が界面に
おいて効率良くSi−Si結合間に入り込み、シリコン
基板を1原子層づつ酸化する作用(layer−by−
layer反応)も寄与していると考えられる。
る熱酸化による再酸化では、窒化酸化シリコン膜中に存
在する窒素原子によって、上記第1〜第3の実施形態に
おいて用いられたO( 1D)やO( 3P)のような活性
種より形状の大きい酸化種である酸素分子(O2 )の膜
中における拡散が阻害される。したがって、窒化酸化シ
リコン膜とシリコン基板との界面への酸化種が供給が不
十分になり、界面における酸化反応が不均一になり、界
面の平坦性は本発明よりも悪くなる。酸素分子は、界面
においてSi−Si結合間に酸素原を挿入する作用が弱
いことも、界面において酸化が不均一に進み、界面の平
坦性が劣化する原因になると考えられる。
ライド膜)とシリコン基板との界面の平坦性の向上によ
り、ゲート酸化膜の界面近傍におけるトラップサイト密
度を抑制するとともに、膜中における絶縁破壊電流のパ
ス形成を抑制する効果が得られる。
プラズマは、O( 1D)やO( 3P)を始め、酸化シリ
コン膜の窒化工程で形成されるトラップサイトを効率よ
く修復し、窒化酸化シリコン膜とシリコン基板との界面
を平坦化するのに有効な、酸素原子からなる活性な酸化
種を含んでいる。したがって、O( 1D)やO( 3P)
を、ゲート酸化膜(オキシナイトライド膜)の再酸化工
程において用いると、信頼性の高い絶縁膜を得ることが
できる。
て述べた酸素ラジカルやオゾンとともに、一酸化窒素
(NO)、二酸化窒素(NO2 )、一酸化二窒素(N2
O)のような、オキシナイトライド膜と同じ元素(窒
素、酸素)から構成されるガスのプラズマ、あるいは第
3の実施形態で述べた水蒸気プラズマとともに、過酸化
水素(H2 O2 )のような、加熱により膜中から容易に
脱離する原子(例えば水素原子)と酸素原子とからなる
ガスのプラズマを用いると良い。これは、例えば、図4
に示した装置を用いて実施できる。
れるものではない。例えば、上記実施形態では、酸素ラ
ジカルまたはオゾンを含む雰囲気、あるいは水蒸気プラ
ズマを用いて再酸化する工程では、例えば、酸化温度、
気体流量、雰囲気圧力、プラズマ放電出力、あるいはオ
ゾン濃度などのプロセス条件が異なっても、従来よりも
信頼性の高いゲート酸化膜(オキシナイトライド膜)を
得ることができる。
ラズマの発生方法として、例えば、レーザーや紫外ラン
プなどの励起光源、平行平板プラズマ、あるいはラジカ
ルビーム源を用いても良い。
せても良く、例えば、オゾンを含む雰囲気のプラズマ、
あるいは酸素と水蒸気との混合気体のプラズマなどによ
っても、同様の膜質改善効果を得ることができる。
生させる原料ガスとして、酸素や水蒸気の他に、過酸化
水素、一酸化窒素(NO)、二酸化窒素(NO2 )、一
酸化二窒素(N2 O)などの酸素原子を含むガスを用い
ても良い。これは、例えば、図4に示した装置を用いて
実施できる。
示したが、例えば、酸化種として酸素ラジカルのみを用
いる場合、オゾンのみを用いる場合、あるいは水蒸気プ
ラズマのみを用いる場合など、図4に示される装置構成
の一部のみを使用する場合には、その部分のみの装置構
成としても良い。
ター23は抵抗加熱を利用したものであるが、赤外線ラ
ンプによる輻射加熱を利用したものでも良い。また、シ
リコン基板を酸化して酸化シリコン膜を形成する工程に
おいて、乾燥酸素でなく、例えば、酸素ラジカルまたは
オゾンを含む雰囲気、水分子を含むガス雰囲気のプラズ
マ、塩素および酸素を含むガス雰囲気、あるいは水蒸気
を含むガス雰囲気を酸化種として用いることで、より信
頼性の高いゲート酸化を得ることができる。
シリコン膜を形成する工程において、例えば、亜酸化窒
素ガスや一酸化窒素ガス等のガスを用いたり、窒素のイ
オン注入を用いたり、あるいは窒素原子を有する分子を
含むガス雰囲気のプラズマを用いて行なっても良い。ま
た、窒素を導入する際の温度を上記実施形態の場合より
も低温にしても良い。
MOSトランジスタのゲート酸化膜に適用した場合につ
いて説明したが、本発明は他の半導体素子にも適用でき
る。例えば、EEPROMのトンネルゲート酸化膜に適
用することができる。この場合、絶縁破壊耐性を改善で
き、さらに、ストレス誘起リーク電流を抑制したトンネ
ルゲート酸化膜を実現でき、EEPROMの信頼性を大
幅に向上させることが可能になる。特に、トンネル酸化
膜に負荷がかかり易い書き込み・消去速度が速いEEP
ROMに有効である。その他、本発明の技術的範囲で、
種々変形して実施できる。
来の乾燥酸素より酸化力の高い酸化種により、窒化酸化
シリコン膜を再酸化することにより、従来よりも信頼性
の高い窒化酸化シリコン膜を形成できるようになる。
Sトランジスタの素子構造を示す工程断面図
製造方法を示す工程断面図
製造方法を示す工程断面図
に使用する装置の概略構成を示す模式図
通過した電子の総量Qbdとの関係を示す図
化作用の相違を説明するための図
Claims (2)
- 【請求項1】シリコン層の表面を酸化して酸化シリコン
膜を形成する工程と、 この酸化シリコン膜を窒化して窒化酸化シリコン膜を形
成する工程と、 この窒化酸化シリコン膜の表面から該窒化酸化シリコン
膜と前記シリコン層との界面まで酸素ラジカルを拡散さ
せることにより、前記窒化酸化シリコン膜中の欠陥を低
減するとともに、前記窒化酸化シリコン膜と前記シリコ
ン層との界面を平坦化する際に、前記シリコン層に波長
175nm以下の光を照射する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項2】シリコン層の表面を酸化して酸化シリコン
膜を形成する工程と、 この酸化シリコン膜を窒化して窒化酸化シリコン膜を形
成する工程と、酸素に紫外線を照射することにより、またはオゾナイザ
ーによりオゾンを生成し、該オゾンを含むガス中に前記
窒化酸化シリコン膜を晒して、該窒化酸化シリコン膜中
の欠陥を低減するとともに、前記窒化酸化シリコン膜と
前記シリコン層との界面を平坦化する際に、前記シリコ
ン層に波長175nm以下の光を照射 する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30596695A JP3402881B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30596695A JP3402881B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148543A JPH09148543A (ja) | 1997-06-06 |
JP3402881B2 true JP3402881B2 (ja) | 2003-05-06 |
Family
ID=17951450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30596695A Expired - Lifetime JP3402881B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3402881B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10313114A (ja) * | 1997-05-14 | 1998-11-24 | Nec Corp | 半導体装置の製造方法 |
JP3472482B2 (ja) | 1998-06-30 | 2003-12-02 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
KR100455737B1 (ko) | 1998-12-30 | 2005-04-19 | 주식회사 하이닉스반도체 | 반도체소자의게이트산화막형성방법 |
JP3875455B2 (ja) | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
WO2002023614A1 (fr) * | 2000-09-18 | 2002-03-21 | Tokyo Electron Limited | Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine |
JP4594554B2 (ja) * | 2001-05-29 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2003069013A (ja) | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005235792A (ja) * | 2002-02-27 | 2005-09-02 | Tokyo Electron Ltd | 基板処理方法 |
JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
KR100623597B1 (ko) * | 2004-07-06 | 2006-09-19 | 주식회사 하이닉스반도체 | 라디컬 산화에 의한 반도체 소자 제조 방법 |
US8008214B2 (en) | 2005-12-16 | 2011-08-30 | Samsung Electronics Co., Ltd. | Method of forming an insulation structure and method of manufacturing a semiconductor device using the same |
JP2008066736A (ja) * | 2007-09-25 | 2008-03-21 | Tokyo Electron Ltd | 半導体装置の製造方法 |
-
1995
- 1995-11-24 JP JP30596695A patent/JP3402881B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09148543A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6287988B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device | |
US7682990B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
JP5479437B2 (ja) | シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法 | |
US6190973B1 (en) | Method of fabricating a high quality thin oxide | |
US6897149B2 (en) | Method of producing electronic device material | |
KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
US20020119674A1 (en) | Method of forming a semiconductor device | |
JP3402881B2 (ja) | 半導体装置の製造方法 | |
JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
US20060166440A1 (en) | Semiconductor nonvolatile memory device, and manufacturing method thereof | |
KR19980018560A (ko) | 게이트 옥사이드의 확산 장벽 특성 개선 방법 | |
KR20040074984A (ko) | 산화막 형성 방법 및 그 장치 | |
US20070205446A1 (en) | Reducing nitrogen concentration with in-situ steam generation | |
JPH11145131A (ja) | 半導体装置の製造方法及び半導体製造装置、及び半導体装置 | |
JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
US20070202645A1 (en) | Method for forming a deposited oxide layer | |
US7160818B2 (en) | Semiconductor device and method for fabricating same | |
US20060134846A1 (en) | Method of fabricating a semiconductor structure | |
JP2001015504A (ja) | 半導体装置の製造方法 | |
JP2006203105A (ja) | 半導体装置の製造方法 | |
US7358198B2 (en) | Semiconductor device and method for fabricating same | |
JP3619795B2 (ja) | 半導体装置の製造方法 | |
JP4125952B2 (ja) | 半導体装置の製造方法 | |
JP2000091337A (ja) | 半導体装置及びその製造方法 | |
US6566271B1 (en) | Method of producing a semiconductor surface covered with fluorine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |