CN104350532B - 显示装置、半导体装置和制造显示装置的方法 - Google Patents

显示装置、半导体装置和制造显示装置的方法 Download PDF

Info

Publication number
CN104350532B
CN104350532B CN201380030166.1A CN201380030166A CN104350532B CN 104350532 B CN104350532 B CN 104350532B CN 201380030166 A CN201380030166 A CN 201380030166A CN 104350532 B CN104350532 B CN 104350532B
Authority
CN
China
Prior art keywords
metal film
film
capacitor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380030166.1A
Other languages
English (en)
Other versions
CN104350532A (zh
Inventor
津野仁志
永泽耕
永泽耕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201810175044.6A priority Critical patent/CN108257983B/zh
Priority to CN201810172472.3A priority patent/CN108417582B/zh
Priority to CN201710061309.5A priority patent/CN107065345A/zh
Priority to CN201810172817.5A priority patent/CN108459443B/zh
Publication of CN104350532A publication Critical patent/CN104350532A/zh
Application granted granted Critical
Publication of CN104350532B publication Critical patent/CN104350532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本显示装置包括：栅极绝缘膜(130)、晶体管部分(100)，晶体管部分(100)具有半导体层(140)和栅电极层(120)，半导体层层叠在绝缘膜上，栅电极膜层叠在栅极绝缘膜的与半导体层相反侧上；第一电容器部分(200)，其具有第一金属膜(210)和第二金属膜(220)，第一金属膜设置在与配线层(161、162)相同的层级，配线层(161、162)电连接到半导体层且设置在晶体管部分之上，第二金属膜(220)设置在第一金属膜之上，第一金属膜(210)和第二金属膜(220)之间具有第一层间绝缘膜(152)；以及显示元件，构造为由晶体管部分控制。

Description

显示装置、半导体装置和制造显示装置的方法
技术领域
本公开涉及显示装置、半导体装置和制造显示装置的方法。
背景技术
在诸如液晶显示器或有机电致发光(EL)显示器的平板显示器中，有源矩阵薄膜晶体管(TFT)已经广泛地用于驱动面板的驱动晶体管。每个像素提供有这样的TFT使其能控制每个像素的明暗，与无源矩阵方法相比获得较高的图像质量和较高的对比度。
而且，在这样的平板显示器中，一直追求的是性能上的进一步改进。例如，已经提出了一种技术，在这种技术中，TFT的栅极绝缘膜和电容器的介电膜制作在不同的层中以允许最佳介电膜的选择不受TFT材料的限制(例如，参见专利文件1)。这样的介电膜例如允许选择介电常数高于栅极绝缘膜的材料，或者与栅极绝缘膜相同材料的较小厚度，从而增加每单位面积的电容。
引用列表
专利文件
PTL 1：JP 2008-102262A
发明内容
然而，在专利文件1中，在与栅电极相同层中的金属膜用于电容器的一个电极，由于电容器的布置方案或材料的限制，导致妨碍薄膜晶体管性能改进的缺点。
因此，希望提供使其能改进性能的显示装置、半导体装置和制造显示装置的方法。
根据本技术方案实施例的显示装置包括：晶体管部分，包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在栅极绝缘膜上，栅电极膜层叠在栅极绝缘膜的与半导体层的相反的侧上；第一电容器部分，包括第一金属膜和第二金属膜，第一金属膜设置在与配线层相同的层级，配线层电连接到半导体层且设置在晶体管部分之上，第二金属膜设置在第一金属膜之上，第一金属膜和第二金属膜之间具有第一层间绝缘膜；以及显示元件，构造为由晶体管部分驱动。
根据本技术方案实施例的半导体装置包括晶体管部分和电容器部分，并且晶体管部分和电容器部分与上述显示装置的晶体管部分和第一电容器部分具有类似的构造。
根据本技术方案实施例的制造显示装置的方法包括如下(A)至(C)。
(A)通过层叠栅电极、栅极绝缘膜和半导体层形成晶体管部分；
(B)通过在晶体管部分之上沉积配线层和第一金属膜且在第一金属膜之上隔着第一层间绝缘膜沉积第二金属膜而形成第一电容器部分，配线层电连接到半导体层，第一金属膜设在与配线层相同的层级；
(C)形成显示元件，该显示元件构造为由晶体管部分控制。
在根据本技术方案上述实施例的显示装置、半导体装置和制造显示装置的方法中，构成电容器(第一电容器部分)的金属膜与晶体管部分提供在不同层中。这提供电容器材料的较大选择自由度。
根据上述实施例的显示装置、半导体装置和制造显示装置的方法，构成电容器(第一电容器部分)的金属膜与晶体管部分提供在不同层中。这提供电容器材料的较大选择自由度，有利于整个配线电阻的减小。因此，能够提供高性能的显示装置。
附图说明
图1是示出有机电致发光(EL)显示装置的一个构造示例的示意图。
图2是示出有机EL显示装置的电路构造一个示例的示意图。
图3A是示出根据第一实施例的TFT和电容器构造的平面图。
图3B是示出图3A所示TFT和电容器构造的截面图。
图4A是示出图3B所示TFT和电容器制造工艺的截面图。
图4B是示出图4A后续工艺的截面图。
图5A是示出图4B后续工艺的截面图。
图5B是示出图5A后续工艺的截面图。
图6A是示出根据第二实施例的TFT和电容器构造的平面图。
图6B是示出图6A所示TFT和电容器构造的截面图。
图7A是示出根据第三实施例的TFT和电容器构造的平面图。
图7B是示出图7A所示TFT和电容器构造的截面图。
图8A是示出根据第三实施例的TFT和电容器另一个构造的平面图。
图8B是示出图8A所示TFT和电容器构造的截面图。
图9A是示出根据第四实施例的TFT和电容器构造的平面图。
图9B是示出图9A所示TFT和电容器构造的截面图。
图10A是示出图9B所示TFT和电容器制造工艺的截面图。
图10B是示出图10A后续工艺的截面图。
图11是示出根据第五实施例的TFT和电容器构造的截面图。
图12是示出根据第五实施例的TFT和电容器另一个构造的截面图。
图13A是示出根据第六实施例的TFT和电容器构造的平面图。
图13B是示出图13A所示TFT和电容器构造的截面图。
图14A是示出图13B所示TFT和电容器制造工艺的截面图。
图14B是示出图14A后续工艺的截面图。
图15A是根据修改示例1的TFT和电容器构造的平面图。
图15B是示出图15A所示TFT和电容器构造的截面图。
图16A是示出根据第七实施例的TFT和电容器构造的平面图。
图16B是示出图16A所示TFT和电容器构造的截面图。
图17A是示出根据第八实施例的TFT和电容器构造的平面图。
图17B是示出图17A所示TFT和电容器构造的截面图。
图18A是示出根据修改示例2的TFT和电容器构造的平面图。
图18B是示出图18A所示TFT和电容器构造的截面图。
图19A是示出图18B所示TFT和电容器制造工艺的截面图。
图19B是示出图19A后续工艺的截面图。
图20是根据上述实施例等的显示装置应用示例的示意图。
图21A是示出从前侧看的应用示例1外观的立体图。
图21B是示出从后侧看的应用示例1外观的立体图。
图22是示出应用示例2外观的立体图。
图23A是示出从前侧看应用示例3外观的立体图。
图23B是示出从后侧看应用示例3外观的立体图。
图24是示出应用示例4外观的立体图。
图25是示出应用示例5外观的立体图。
图26A是应用示例6在关闭状态下的前视图、左侧视图、右侧视图、俯视图和仰视图。
图26B是应用示例6在打开状态下的前视图和侧视图。
具体实施方式
下面，将参考附图描述本技术方案的某些实施例。应注意，描述以下面的顺序进行。
1.第一实施例(其中第一电容器与晶体管部分提供在不同层的示例)
2.第二实施例(其中第二电容器提供在第一电容器之下的示例)
3.第三实施例(其中第一电容器的一个金属膜与晶体管部分的配线层共享的示例)
4.第四实施例(利用具有分层结构的层间绝缘膜的示例)
5.第五实施例(具有顶栅极型晶体管部分的示例)
6.第六实施例(其中第一电容器具有凹陷部分的第一示例)
7.修改示例1(其中第一电容器具有凹陷部分的第二示例)
8.第七实施例(其中第二电容器提供在具有凹陷部分的第一电容器之下的示例)
9.第八实施例(其中第一电容器具有多个凹陷部分的第一示例)
10.修改示例2(其中第一电容器具有多个凹陷部分的第二示例)
11.应用示例
<1.第一实施例>
作为平板显示器(显示装置)的示例，将举例说明有机电致发光(EL)显示器的情况。图1示出了有机EL显示器的构造。
显示装置10，是有机EL显示器，包括像素阵列部分12和驱动像素阵列部分12的驱动部分(未示出)。像素阵列部分12包括成行的扫描线14a、成列的信号线13a、设置在扫描线14a和信号线13a的交叉处的像素11阵列、设置为与像素11的各行对应的电源线15a。驱动部分包括水平选择器13、写入扫描器14和电源扫描器15。水平选择器13适合于给信号线13a的每一个提供基准电位和作为图像信号的信号电位，以顺序扫描列单元中的像素11。写入扫描器14适合于根据水平选择器13的扫描顺序提供控制信号到行中的每个扫描线14a，以顺序扫描行单元中的像素11。电源扫描器15适合于根据写入扫描器14的扫描给每个电源线15a提供电源电压，该电压在第一电位和第二电位之间转换。
接下来，对显示装置10的像素11的电路构造的一个示例，参考图2给出描述。
像素11包括由有机EL装置等为代表的显示元件16、样本TFT17、驱动TFT 100和电容器200。样本TFT17具有栅极、源极和漏极。栅极连接到相关的扫描线14a。源极和漏极之一连接到相关的信号线13a，并且另一个连接到驱动TFT 100的栅极。驱动TFT 100具有栅极、源极和漏极。源极连接到显示元件16的阳极，漏极连接到相关的电源线15a。显示元件16的阴极连接到接地线18。应注意，接地线18是所有像素11公用的配线。电容器200连接在驱动TFT 100的源极和栅极之间。
在如上构造的像素11中，样本TFT17适合于响应于从扫描线14a提供的控制信号开始导通，以取样从信号线13a提供的信号电位，并且保存如此采样的信号电位在电容器200中。
适合于从处于第一电位的电源线15a提供电流给驱动TFT 100，并且允许驱动电流根据由电容器200保存的信号电位流过显示元件16。电源扫描器15适合于在第一电位和第二电位之间转换电源线15a，而在样本TFT17开始导通后，水平选择器13提供基准电位到信号线13a，并且允许电容器200保存相当于驱动TFT 100的阈值电压的电压。利用该阈值电压纠正功能，对于每个像素11能抑制显示装置10受驱动TFT100的阈值电压变化的影响。
接下来，将参考图3A和图3B，对构成像素11的TFT 100(晶体管部分)和电容器200(第一电容器部分)进行描述。
图3A示出了像素11的TFT 100和电容器200的平面构造。图3B示出了沿着图3A中的像素11的虚线X-X剖取的截面构造。
如图3B所示，TFT 100包括在玻璃基板110上的栅极绝缘膜130、半导体层140和栅电极膜120。半导体层140层叠在栅极绝缘膜130上。栅电极膜120层叠在栅极绝缘膜130的与半导体层140相反的一侧。应注意，第一实施例举例说明了底栅型TFT 100，其中栅电极膜120、栅极绝缘膜130和半导体层140以此顺序依次层叠在玻璃基板110上。栅极绝缘膜130例如由氧化硅、氮化硅或其层叠结构构造。半导体层140例如由多晶硅、非晶硅或微晶硅构造。而且，下面的有机半导体材料可应用于半导体层140：并五苯(pentacene)、萘并萘(naphthacene)、并六苯(hexacene)、并七苯(heptacene)、芘(pyrene)、二苯并萘(chrycene)、二萘嵌苯(perycene)、六苯并苯(coronene)、红荧烯(rubrene)、聚噻吩(polythiophene)、聚并苯(polyaene)、聚苯撑乙烯(polyphenylene vinylene)、聚吡咯(polypyrrole)、卟啉(porphyrin)、碳纳米管、富勒烯(fullerene)、金属酞菁染料(phthalocyanine)或其衍生物。作为选择，氧化物半导体是可用的，其由包括诸如铟、镓、锌或锡等元素和氧的化合物构成。更具体而言，非晶氧化物半导体的示例包括铟镓锌氧化物，并且晶化氧化物半导体的示例包括锌氧化物、铟锌氧化物、铟镓氧化物、铟锡氧化物或铟氧化物等
当TFT 100如上构造时，层间绝缘膜151(第二层间绝缘膜)提供在半导体140和栅极绝缘膜130上。层间绝缘膜151提供有在预定位置的接触孔151a和151b。在层间绝缘膜151上，形成配线层161和162。配线层161和162通过接触孔151a和151b电连接到半导体层140的源极和漏极区域。
在层间绝缘膜151、配线层161和162以及金属膜210上，提供电容器200以及层间绝缘膜152(第一层间绝缘膜)。电容器200包括一对电极(金属膜)210和220。金属膜210和220之间的介电膜由层间绝缘膜152的部分构造。在本实施例中，电容器200的一个金属膜210与配线层161和162设置在相同的层级。金属膜220形成在层间绝缘膜152中提供的凹陷部分152b中。
层间绝缘膜152提供有配线层171和在预定位置的接触孔152a以及凹陷部分152b。配线层172形成在接触孔152a中。应注意，如图3A所示，凹陷部分152b提供成与包含在金属膜210和220内。
在层间绝缘膜152上，进一步形成覆盖配线层171和172和金属膜220的层间绝缘膜153。在层间绝缘膜153上，形成像素电极层180。像素电极层180通过接触孔153a电连接到配线层171。
配线层161、162、171和172以及金属膜210和220例如可由铝、钨、铜、钛或钼或者包含这些元素作为主要成分的合金构造。层间绝缘膜151、152和153例如可由氧化硅、氮化硅、聚酰亚胺或丙烯酸树脂或其层叠结构构造。
接下来，将参考图3和图4A至5B对构成像素11的TFT 100和电容器200的制造方法进行描述。应注意，这里将描述半导体层采用多晶硅的情况，但是可类似地采用有机半导体或氧化物半导体等。
首先，如图4A所示，形成TFT 100和层间绝缘膜151。具体而言，在玻璃基板110上，通过溅射法等沉积金属薄膜，然后图案化以形成栅电极膜120。随后，在其上形成栅电极膜120的玻璃基板110上，通过化学气相沉积(CVD)法沉积诸如氧化硅、氮化硅或其层叠结构的膜以形成栅极绝缘膜130。接下来，在栅极绝缘膜130上，例如，通过CVD法沉积非晶硅层，然后通过受激准分子激光器退火(ELA)等晶化。在此情况下，可能的选择性方案是通过CVD法等直接沉积多晶硅层。如此晶化的非晶硅层在预定部分经历杂质注入和激活，然后图案化以形成半导体层140(沟道区域140S)。在栅极绝缘膜130上覆盖如此形成的半导体层140，例如，通过CVD法沉积氧化硅以形成层间绝缘膜151。
随后，如图4B所示，形成配线层161和162以及金属膜210。具体而言，金属膜沉积在层间绝缘膜151上。在此情况下，金属膜还沉积在接触孔151a和151b之上，然后图案化为形成配线层161和162以及金属膜210。应注意，金属膜210的膜厚度例如可为约100至1500nm。
接下来，如图5A所示，形成层间绝缘膜152。具体而言，在层间绝缘膜151上，例如，通过CVD法沉积氧化硅，来覆盖配线层161和162以及金属膜210。氧化硅在预定部分经受光刻和蚀刻以形成层间绝缘膜152，层间绝缘膜152具有凹陷部分152b和到达配线层162的接触孔152a。应注意，层间绝缘膜152中形成的凹陷部分152b的底部和金属膜210的上表面之间的膜厚度d1可任意设定。而且，层间绝缘膜152的膜厚度h1例如可为约150至3000nm。
随后，如图5B所示，形成配线层171和172以及金属膜220。具体而言，金属膜沉积在接触孔152a和凹陷部分152b之上以在层间绝缘膜152上沉积金属膜。然后，在金属膜上，形成抗蚀剂图案153b。采用抗蚀剂图案153b，金属膜图案化成预定形状以形成配线层171和172以及金属膜220。应注意，金属膜220的膜厚度例如可为约100至1500nm。而且，配线层171可简单地用于配线，配线层161和171之间的膜厚度d2希望设定为例如满足关系式d2>(3*d1)，以降低配线之间的寄生电容。
接下来，在去除抗蚀剂图案153b后，例如，通过CVD法沉积氧化硅以在层间绝缘膜152上形成层间绝缘膜153，覆盖配线层171和172以及金属膜220。随后，在形成到达配线层171的接触孔153a后，金属膜沉积在层间绝缘膜153上以及在接触孔153a中，然后图案化为形成像素电极层180。因此，完成图3B所示的TFT 100和电容器200。
应注意，下面的工艺涉及在像素电极层180上依次形成由有机材料制作的发光层、电极层和保护层等以形成在TFT 100之上的显示元件16。因此，完成像素11。
如上所述，在本实施例的显示装置10的像素11中，金属膜210作为电容器200的一个电极与配线层161和162设置在相同的层级，配线层161和162电连接到TFT 100中的半导体层140。在金属膜210之上，设置金属膜220作为电容器200的另一个电极，金属膜210和金属膜220之间具有层间绝缘膜152。金属膜210和220允许独立且容易地制造，而不因栅电极膜120和像素电极层180而受限，这使得像素11的全部配线的电阻减小。相应地，在显示装置10的像素11中，防止配线延迟，这有利于像素11数量上的增加，并且允许像素11的高速驱动，从而改进性能。
在根据本实施例的显示装置的制造方法中，能使电容器200的一对金属膜210和220之间的层间绝缘膜152通过构成电容器200的一部分和构成电容器200的该部分之外的部分之间膜质量、膜厚度d1或层叠结构的变化而独立形成。因此，能保持电容器200的所希望的特性且减小配线之间的寄生电容。从而，在显示装置10的像素11中，限制了噪声等的发生，获得像素11的高质量，改进性能。
下面，将对第二至第八实施例和修改示例1和2进行描述。应注意，与第一实施例相同的部件由相同的附图标记表示，并且省略其描述。
<2.第二实施例>
在第二实施例中，将参考图6A和图6B对构成显示装置10的像素11a的电容器200a提供在另一个电容器(电容器300、第二电容器)之上的情况下进行描述。
图6A示出了像素11的TFT 100以及电容器200a和300的平面构造。图6B示出了沿着图6A中像素11的虚线X-X剖取的截面构造。
在像素11a中，如图6A和6B所示，电容器200a形成在电容器300之上的位置，电容器300设置在图中的TFT 100的左侧。对于其它部分，该构造类似于根据第一实施例的像素11。
而且，在像素11a中，例如，如参考图4A所描述，在玻璃基板110上，通过溅射法等沉积金属薄膜，然后图案化为形成电极膜320以及栅电极膜120。电极膜320用作电容器300的一个电极。在其上形成栅电极膜120和320的玻璃基板110上，形成栅极绝缘膜130。在栅极绝缘膜130上，例如，沉积非晶硅层。非晶硅层晶化成多晶硅层。多晶硅层在预定部分经历杂质注入和激活，然后图案化为重新形成半导体层340以及半导体层140。半导体层340用作电容器300的另一个电极。
在随后的工艺中，执行与第一实施例类似的制造工艺以形成显示装置10的像素11a。
如上所述，还是在根据本实施例的显示装置10的像素11a中，金属膜210作为电容器200a的一个电极与配线层161和162设置在相同的层级，配线层161和162电连接到TFT100中的半导体层140。在金属膜210之上，设置金属膜220作为电容器200a的另一个电极，金属膜210和金属膜220之间具有层间绝缘膜152。金属膜210和220允许独立且容易地制造而不受栅电极膜120、电极膜320和像素电极层180的限制，这使得像素11a的全部配线的电阻减小。相应地，在显示装置的像素11中，防止配线延迟、这有利于像素11a的数量增加且允许像素11a的高速驱动，改进性能。
而且，在根据本实施例的显示装置的制造方法中，与上述第一实施例类似，能使层间绝缘膜152通过构成电容器200a的部分和构成电容器200a的该部分之外的其他部分之间的膜质量、膜厚度d1或层叠结构的变化而独立形成。因此，能保持电容器200a的所希望特性且减小配线之间的寄生电容。相应地，在显示装置10的像素11中，限制了噪声等发生，使得获得像素11a的高图像质量，改进性能。
此外，由于像素11a的电容器200a和电容器300具有在彼此不同层中的电极，所以能在平面图中设置电容器200a和电容器300为重叠关系。相应地，在显示装置10的像素11a中，提高了单位面积的存储容量，使其能在获得高度精细像素11a中改善图像质量。换言之，能提供具有高性能的显示装置10。
<3.第三实施例>
在第三实施例中，将参考图7A和图7B对电容器200的金属膜210和配线层162整体形成为连续公用层的情况下进行描述。
图7A示出了像素11b的TFT 100和电容器200b的平面构造。图7B示出了沿着图7B中像素11b的虚线X-X剖取的截面构造。
在像素11b中，如图7A和7B所示，在层间绝缘膜151上，电连接到半导体层140的配线层163形成为延伸到图中的左侧。此外，在形成在层间绝缘膜152中的凹陷部分152c中，金属膜173形成为面对配线层163。在本实施例中，配线层163和金属膜173用作电容器200b的一对电极。对于其它部分，该构造与根据第一实施例的像素11b类似。
而且，在像素11b中，例如，如参考图4B所描述，金属膜沉积在其中形成接触孔151a和151b的层间绝缘膜151上，然后图案化为形成配线层163以及配线层161。再者，如参考图5A所描述，层间绝缘膜152形成在层间绝缘膜151上，覆盖配线层161和163。通过蚀刻层间绝缘膜152的预定位置，凹陷部分152c形成为面对配线层163。
在随后的工艺中，执行与第一实施例类似的制造工艺以形成显示装置10的像素11b。
在根据本实施例的显示装置10的像素11b中，电连接到TFT 100的半导体层140的配线层163设置为延伸到配线层161的相反侧(图7中的左侧)。此外，金属膜173提供在配线层163上，金属膜173和配线层163之间具有层间绝缘膜152，并且电容器200b的一个电极构造为TFT 100的配线层163的公用层。配线层163和金属膜173允许独立且容易地制造，而不受栅电极膜120和像素电极层180的限制，这使得像素11b的全部配线的电阻减小。相应地，在显示装置10的像素11b中，防止配线延迟，这有利于像素11b的数量增加，并且允许像素11b的高速驱动，改进性能。
而且，在根据本实施例的显示装置的制造方法中，与上述第一实施例类似，能使层间绝缘膜152通过构成电容器200b的部分和构成电容器200b的该部分之外的其他部分之间膜质量、膜厚度d1或层叠结构的变化而独立地形成。因此，能保持电容器200b的所希望的特性且减小配线之间的寄生电容。从而，在显示装置10的像素11b中，限制了噪声等的发生，这使得获得较高的图像质量，并且改进性能。
而且，能允许电容器200b在平面图上的面积大于例如根据第一实施例的电容器200。这使其能增加每单位面积的存储电容的总和。
应注意，在像素11b中，能允许配线层163进一步延伸至配线层161侧。该情况的细节将参考图8进行说明。
图8A示出了像素11c的TFT 100和电容器200c的平面构造。图8B示出了沿着图8A中像素11c的虚线X-X剖取的截面构造。
在像素11c中，如图8A所示，配线层164设置为也延伸到配线层161侧(图中的右侧)。配线层164在平面图上基本上重叠TFT 100的沟道区域140S。此外，金属膜174设置为面对配线层164。
还是在此情况下，能获得与上述像素11b类似的效果。因为配线层164和金属膜174重叠TFT 100的沟道区域140S，所以能允许配线层164和金属膜174具有TFT 100屏蔽膜的功能，限制光泄漏电流的发生。
应注意，在根据第三实施例的像素11b或11c中，在电容器200b或200c之下，能设置如第二实施例所描述的电容器300。在此情况下，能提高每单位面积的存储电容，在获得的更高精细度显示装置10中进一步提高了像素11b和11c的性能。
<4.第四实施例>
在第四实施例中，将参考图9A和9B对层间绝缘膜152具有分层结构(例如两层结构；层间绝缘膜152A和高介电层间膜152B)，并且高介电层间膜152B形成在金属膜210和220之间的情况下进行描述。
图9A示出了像素11d的TFT 100和电容器200d的平面构造。图9B示出了沿着图9A中像素11d的虚线X-X剖取的截面构造。
在根据本实施例的显示装置10的像素11d中，如上所述，层间绝缘膜152具有分层结构，也就是，其中高介电层间膜152B和层间绝缘膜152A依次从层间绝缘膜151侧堆叠的构造。在本实施例中，高介电层间膜152B设置在金属膜210和金属膜220之间，其构成电容器200d。
作为高介电层间膜152B的构成材料，优选可采用具有高介电常数的材料。这样材料的示例可包括相对介电常数为10或更大的材料以及氮化硅，具体而言，氧化铪、硅化铪、氧化铝、氧化钽(V)、氧化钛、氧化镧和氧化锆等。这些材料用于单层膜或层叠膜形式的高介电层间膜152B。在上述材料当中，特别是，优选可采用氮化硅、氧化铪、氧化铝和氧化钽(V)。而且，这里，作为示例，高介电层间膜152B形成为在层间绝缘膜151和配线层161上的连续膜，但这不是限制性的。而是，高介电层间膜152B可选择性地提供在面对电容器200d的位置。作为选择，在不单独形成高介电层间膜152B的情况下，提供在像素11d之外区域中的层可扩展使用。提供在像素11d之外区域中的层例如可为提供在周边区域中的一层，周边区域是其中提供像素11d的显示区域之外的区域(均未示出)。而且，层间绝缘膜152A可由与根据上述实施例的层间绝缘膜152类似的材料构造。而且，除了层间绝缘膜152外，该构造与根据第一实施例的像素11类似。
接下来，将参考图10A和10B对构成像素11d的TFT 100和电容器200d的制造方法进行描述。
首先，与第一实施例类似，在玻璃基板110上，形成TFT 100和层间绝缘膜151。之后，形成配线层161和162以及金属膜210。
随后，如图10A所示，形成高介电层间膜152B。具体而言，例如，通过CVD法或溅射法在层间绝缘膜151上沉积硅酸铪膜，覆盖配线层161和162以及金属膜210。然后，在该膜上，形成抗蚀剂图案252。采用抗蚀剂图案252，该膜图案化成预定的形状以形成开口。因此，形成具有接触孔191的高介电层间膜152B。
接下来，如图10B所示，形成层间绝缘膜152A。具体而言，首先，去除抗蚀剂图案252。之后，例如，通过CVD法在高介电层间膜152B上沉积氧化硅。随后，通过光刻和蚀刻在氧化硅膜的预定位置形成接触孔152a和凹陷部分152b。接触孔152a到达配线层162。凹陷部分152b到达高介电层间膜152B。因此，形成层间绝缘膜152。应注意，还是在第四实施例中，配线层171可希望仅用于配线，并且，例如，图10B中的膜厚度d2可希望地设定为满足关系d2>(3*d1)，以减小寄生电容。具体而言，d1可为50至500nm，并且d2可为150至3000nm。而且，对于接触孔191和152a的位置关系，它们可设置为在平面图上具有重叠。对于接触孔191和152a的尺寸，它们的一个可形成在另一个的范围内。而且，对于形成接触孔191和152a的顺序，它们的任何一个可较早地形成。
在随后的工艺中，执行与图5B的工艺类似的制造工艺和第一实施例的后续工艺以形成显示装置10的像素11d。
如上所述，还是在根据本实施例的显示装置10的像素11d中，金属膜210作为电容器200d的一个电极与电连接到TFT 100的半导体层140的配线层161和162设置在相同的层级。在金属膜210之上，设置金属膜220作为电容器200d的另一个电极，金属膜210和金属膜220之间具有层间绝缘膜152。金属膜210和220允许独立且容易地制造，而不受栅电极膜120和像素电极层180的限制，这使得像素11d的全部配线的电阻减小。相应地，在显示装置10的像素11d中，防止配线延迟，这有利于像素11d的数量增加，并且允许像素11d的高速驱动，改进性能。
在根据本实施例的显示装置的制造方法中，与上述第一实施例类似，能使层间绝缘膜152通过在构成电容器200d的部分和构成电容器200d的该部分之外的部分之间的膜质量、膜厚度d1或层叠结构的变化而独立形成。因此，能保持电容器200d所希望的特性且减小配线之间的寄生电容。因此，在显示装置10的像素11d中，限制了噪声等的发生，这导致像素11d的高速驱动和高图像质量，改进性能。
此外，在本实施例中，层间绝缘膜152具有分层结构，并且分层结构的一层(高介电层间膜152B)由具有高介电常数的材料构造，并且形成在配线层161和162以及金属膜210上。这样，配线层161和162以及金属膜210的表面在从配线层161和162以及金属膜210的形成到配线层171和172以及金属膜220的形成的周期上执行修理工艺的情况下得到保护。因此，能防止损坏配线层161和162以及金属膜210，限制像素11d等降级。
应注意，根据第四实施例的像素11d的高介电层间膜152B可类似地应用于根据第一至第三实施例的像素11、11a、11b和11c。
<5.第五实施例>
在第五实施例中，将参考图11对顶栅型TFT用作构成像素11e的TFT100的情况进行描述。
图11示出了根据第五实施例的TFT 100和电容器200e的截面构造。应注意，图11所示的像素11e的平面构造可表示为类似于图3A。
作为像素11e，图11示出了顶栅型的TFT 100，其中，在玻璃基板110上，依次层叠底覆层(undercoat)绝缘膜(未示出)、半导体层440、栅极绝缘膜430和栅电极膜420。
应注意，对于半导体层440、栅极绝缘膜430和栅电极膜420，可分别采用与如第一实施例所说明的半导体层140、栅极绝缘膜130和栅电极膜120相同的材料。而且，除了底覆层绝缘膜、半导体层440、栅极绝缘膜430和栅电极膜420外，该构造类似于如第一实施例所描述的像素11e。
在像素11e中，首先，在玻璃基板110上，通过等离子体CVD法，氧化硅或氮化硅等沉积以形成底覆层绝缘膜，作为防止杂质扩散的结构。而且，在底覆层绝缘膜上，例如，通过CVD法沉积非晶硅层。非晶硅层通过受激准分子激光器退火(ELA)等晶化。在此情况下，可能的选择性方案是通过CVD法等直接沉积多晶硅层。如此晶化的多晶硅层在预定位置经历杂质注入和激活，然后图案化为形成半导体层440(沟道区域440S)。在其上形成半导体层440的玻璃基板110上，例如，通过CVD法沉积氧化硅、氮化硅或其层叠结构的膜以形成栅极绝缘膜430。在栅极绝缘膜430上，通过溅射法等沉积金属薄膜，然后图案化以形成栅电极膜420。
在随后的工艺中，执行与参考图4B至图5B所描述的第一实施例类似的制造工艺以形成显示装置10的像素11e。
而且，在像素11e中，如图12所示，与第二实施例类似，电容器200f可形成在另一个电容器之上。
图12示出了根据第五实施例的TFT 100和电容器200f的另一个截面构造(像素11f)。应注意，图12所示的像素11f的平面构造可类似于图6A表示。
在像素11f中，如图12所示，电容器200f形成在电容器500之上的位置，设置在图中TFT 100的左侧。对于其它部分，该构造与根据第一实施例的像素11类似。
在像素11f中，首先，在玻璃基板110上的低覆层绝缘膜430a上，例如，通过CVD法沉积非晶硅层。非晶硅层通过ELA等晶化。在此情况下，可能的选择性方案是通过CVD法等直接沉积多晶硅层。如此晶化的多晶硅层在预定部分经历杂质注入和激活，然后图案化为形成半导体层540以及半导体层440(沟道区域440S)。在其上形成半导体层440和540的玻璃基板110上，通过CVD法沉积氧化硅、氮化硅或其层叠结构的膜以形成栅极绝缘膜430。而且，在栅极绝缘膜430上，通过溅射法等沉积金属薄膜，然后图案化为形成栅电极膜520以及栅电极膜420。
在随后的工艺中，执行与如参考图4B至图5所描述的第一实施例类似的制造工艺以形成显示装置10的像素11f。
如上所述，在显示装置10的像素11e或11f中，金属膜210与电连接到半导体层440的配线层161和162设置在相同的水平。配线层161和162设置在TFT 100之上，TFT 100包括栅极绝缘膜430、层叠在底覆层绝缘膜430a上的半导体层440和层叠在栅极绝缘膜430的半导体层440相反侧上的栅电极膜420。此外，金属膜220形成在金属膜210之上，金属膜220和金属膜210之间具有层间绝缘膜152，形成包括金属膜210和220的电容器200e或200f。金属膜210和220允许独立且容易制造，而不受栅电极膜420和像素电极层180的限制，这使得像素11e或11f的全部配线的电阻减小。相应地，在显示装置10的像素11e或11f中，防止配线延迟，有利于像素11e或11f的数量增加，并且允许像素11e或11f的高速驱动，改进性能。
而且，在包括金属膜210和220的电容器200e或200f中，能使设置在金属膜210和220之间的层间绝缘膜152对于电容器200e或200f之外的区域通过膜质量、膜厚度或层叠结构的变化而独立形成。因此，能保持电容器200e或200f的所希望特性，并且减小配线之间的寄生电容。相应地，在显示装置10的像素11e或11f中，限制了噪声等的发生，这使得获得高图像质量的像素11e或11f，改进性能。
此外，在像素11f的情况下，电容器200f的电极与电容器500形成在不同的层中，允许电容器200f和电容器500在平面图中以重叠关系设置。相应地，在显示装置10的像素11f中，提高了每单位面积的存储电容，改进了像素11f的性能。
应注意，根据第五实施例的像素11e和11f允许应用根据第三和第四实施例的配线层163和164以及高介电层间膜152B，使得进一步提高存储容量总和。而且，在形成高介电层间膜152B的情况下，能防止损坏配线层161和162以及金属膜210，抑制像素11e和11f等降级。
<6.第六实施例>
图13A示出了构成根据第六实施例的显示装置10的像素11g的TFT 100和电容器200g的平面构造。图13B示出了沿着图13A所示像素11g的虚线X-X剖取的截面构造。在像素11g中，与第四实施例类似，层间绝缘膜152(第一层间绝缘膜)具有分层结构，并且高介电层间膜152B提供在构成电容器200g的金属膜210和金属膜220之间。然而，本实施例与第四实施例的区别在于凹陷部分200A形成在电容器200g(第一电容器)的平面内方向上。
电容器200g形成为沿着穿透层间绝缘膜151(第二绝缘膜)的接触孔151c(通孔)。因此，凹陷部分200A形成为与TFT 100的栅极绝缘膜130接触。应注意，在图13A中，电容器200g和接触孔151c处于完全重叠状态，但是它们可不是处于完全包含关系。
像素11g制造如下。首先，如图4A所示，与第四实施例类似，在玻璃基板110上，依次形成栅电极膜120、栅极绝缘膜130和半导体层140。之后，形成层间绝缘膜151。随后，如图14A所示，例如，采用氟基气体，在层间绝缘膜151的预定位置形成接触孔151a、151b和151c。接下来，如图14B所示，形成配线层161和162、金属膜210和高介电层间膜152B。在随后的工艺中，执行与上述第一和第四实施例类似的制造工艺以完成像素11g。
如上所述，在显示装置10的像素11g中，形成在平面内方向上具有凹陷部分200A的电容器200g。凹陷部分200A由接触孔151c构成，接触孔151c与形成用于配线层161和162的接触孔151a和151b的工艺相同的工艺中形成，配线层161和162电连接到驱动TFT 100。因此，不仅在层间绝缘膜151的平面方向上而且在膜厚度方向上，三维地形成彼此面对设置并且具有高介电层间膜152B位于其间的金属膜210和220的结构(电容器结构)。
如上所述，在根据本实施例的显示装置10的像素11g中，接触孔151c提供在层间绝缘膜151的预定位置，形成具有凹陷部分200A的电容器200g。这样，不仅在层间绝缘膜151的平面内方向上而且在垂直方向(膜厚度方向)上提供电容器结构。因此，除了第四实施例的效果外，还能获得改善每单位面积容量的效果。换言之，能提供具有更高精细度和更高图像质量的显示装置。
应注意，在本实施例中，凹陷部分200A的整个底部与栅极绝缘膜130接触，但是这不是限制性的。例如，半导体层140可延伸进电容器200g，形成其中凹陷部分200A与栅极绝缘膜130和半导体层140处于跨骑关系的结构。
<7.修改示例1>
图15A示出了根据第六实施例的修改示例构成显示装置10的像素11h的TFT 10和电容器200h的平面构造。图15B示出了沿着图15A所示的像素11h的虚线X-X剖取的截面构造。像素11h与第六实施例的区别在于形成电容器200h的凹陷部分200A的接触孔151c除了穿透层间绝缘膜151外，还穿透栅极绝缘膜130。
如上所述，根据本修改示例的电容器200h的凹陷部分200A由穿透层间绝缘膜151和栅极绝缘膜130的接触孔151c形成。凹陷部分200A的底部与玻璃基板110接触。在与形成接触孔151a和151b的工艺相同的工艺中，例如通过采用氟基液体化学剂或氟基气体与第六实施例类似地形成接触孔151c。
如上所述，在根据本修改示例的显示装置10的像素11h中，形成电容器200h的凹陷部分200A的接触孔151c穿透层间绝缘膜151和栅极绝缘膜130。因此，凹陷部分200A引起的阶差因栅极绝缘膜130的膜厚度变得较大，使其能进一步增加电容器200h的每单位面积的电容。
<8.第七实施例>
图16A示出了构成根据本技术方案第七实施例的显示装置10的像素11i的TFT 100和电容器200i的平面构造。图16B示出了沿着图16A所示的像素11i的虚线X-X剖取的截面构造。像素11i与第六实施例的区别在于凹陷部分200A提供在电容器200i(第一电容器)的平面内方向上，并且另一个电容器300(第二电容器)设置在凹陷部分200A之下。
在电容器200i之下，与第二实施例类似，设置电容器300。电容器300与TFT 100形成在相同层中。换言之，在平面图上，电容器200i和电容器300完全或部分地以重叠关系设置。
电容器300具有与第二实施例类似的构造。电极膜320和半导体层340构成电容器300的一对电极。在本实施例中，半导体层340通过接触孔151c电连接到电极膜210，这构成电容器200i。
根据本实施例的TFT 100和电容器200i可通过执行与第六实施例类似的工艺而形成。应注意，在层间绝缘膜151中形成接触孔151a、151b和151c的工艺中，由于半导体层340提供在接触孔151c之下，所以可优选例如采用氟基液体化学剂或氟基气体的蚀刻。
如上所述，在像素11i中，在玻璃基板110上，形成具有与TFT 100类似分层结构的电容器300。在电容器300之上，提供具有凹陷部分200A的电容器200i。换言之，电容器300和电容器200i设置为具有重叠。因此，除了上述实施例和修改示例的效果外，能进一步增加每单位面积的容量。
而且，在本实施例中，电容器200i的金属膜210和电容器300的半导体层340通过接触孔151c电连接。这使得连接电容器200i和电容器300的面积减小，使其能提供具有更高精细度的显示装置。
<9.第八实施例>
图17A示出了构成根据本技术方案第八实施例的显示装置10的像素11j的TFT 100和电容器200j的平面构造。图17B示出了沿着图17A所示的像素11j的虚线X-X剖取的截面构造。像素11j与第六实施例的区别在于两个凹陷部分200A和200B提供在电容器200j的平面内方向上。
在本实施例中，形成多个(如所示的两个)接触孔(接触孔151c和151d)，它们在预定位置穿透层间绝缘膜151。因此，电容器200j如上所述提供有两个凹陷部分200A和200B。应注意，在图17A中，电容器200j和接触孔151c和151d处于完全重叠状态，但是它们可不是处于完全包含关系。
与本实施例一样，多个凹陷部分(凹陷部分200A和200B)，即接触孔(接触孔151c和151d)可通过在预定的位置形成抗蚀剂图案采用与第六实施例类似的工艺形成。
如上所述，在根据本实施例的像素11j中，多个接触孔151c和151d形成在层间绝缘膜151的预定位置，允许电容器200j具有在平面内方向上的多个凹陷部分200A和200B。因此，在层间绝缘膜151的膜厚度方向上能形成更多的电容器结构。因此，除了上述实施例和修改示例的效果外，能获得进一步提高每单位面积容量的效果。
应注意，如图17B所示，根据本实施例的电容器200j的凹陷部分200A和200B的底部与栅极绝缘膜130接触，但是这不是限制性的。例如，与修改示例1类似，构成凹陷部分200A和200B的接触孔151c和151d除了穿透层间绝缘膜151外还可穿透栅极绝缘膜130，并且凹陷部分200A和200B的底部可与玻璃基板110接触。因此，能进一步增加电容器200j的每单位面积容量。
<10.修改示例2>
图18A示出了包括电容器200k的像素11k的平面构造，这是第八实施例的一个修改示例。图18B示出了沿着图18A所示的像素11k的虚线X-X剖取的截面构造。本修改示例与上述第八实施例的区别在于电容器200k包括多个(如举例说明的两个)凹陷部分(凹陷部分200A和200B)，并且在层间绝缘膜151中，相邻凹陷部分200A和200B之间的相邻部分151A的厚度小于该相邻部分151A之外的部分的厚度。
根据本修改示例的电容器200k包括如上所述的两个凹陷部分200A和200B。层间绝缘膜151分开凹陷部分200A和200B的膜厚度，具体而言，相邻部分151A的厚度小于非相邻部分151B(例如，约为其一半)。因此，能减小层间绝缘膜151的相邻部分151A的纵宽比。
像素11k可制造如下。首先，如图4A所示，与第一实施例类似，在玻璃基板110上，依次形成栅电极膜120、栅极绝缘膜130和半导体层140。之后，形成层间绝缘膜151。随后，如图19A所示，接触孔151a'、151b'和151c'例如通过采用氟基气体形成在层间绝缘膜151的预定位置，允许层间绝缘膜151的膜厚度变为原始膜厚度的一半。接下来，如图19B所示，在接触孔151c'中形成抗蚀剂图案后，再一次执行蚀刻以形成接触孔151a、151b、151c和151d。在随后的工艺中，执行与第六实施例类似的制造工艺以形成像素11k。
应注意，接触孔151a、151b、151c和151d通过二阶段蚀刻形成。然而，例如，它们可例如通过半曝光在一个工艺中形成。具体而言，在与接触孔151a、151b、151c和151d对应的位置形成抗蚀剂图案中，接触孔151c和151d之间的相邻部分151A上的抗蚀剂图案以较小的膜厚度形成。因此，能够控制层间绝缘膜151的相邻部分151A的膜厚度。
如上所述，在根据本修改示例的像素11k中，在层间绝缘膜151中，允许电容器200k的凹陷部分200A和200B之间的相邻部分151A具有较小的膜厚度。因此，减小了层间绝缘膜151的相邻部分151A的纵横比，在形成金属膜210、高介电层间膜152B和金属膜220中提高了覆盖性，它们形成在层间绝缘膜151上。从而，能减小空穴发生的风险，这使得电容器200k增加容量且减小制造工艺上的难度。
<11.应用示例>
(模块和应用示例)
下面，对如上述第一至第八实施例和修改示例1和2所描述的显示装置10的应用示例进行描述。图20至26B示出了显示装置的应用示例。根据上述实施例的显示装置10可应用于电视机、数字相机、笔记本个人计算机、诸如移动电话的移动终端设备或摄像机等，即各种领域中的构造为根据从外面输入的图像信号或内部产生的图像信号显示图像或图片的电子设备。
(模块)
根据上述实施例等的显示装置10例如以图20所示的模块600的形式并入在诸如应用示例1至5的各种电子设备中，如下面所举例说明的。模块600例如沿着如图3所示的玻璃基板110的一侧包括从保护层610和密封基板620暴露的区域630，它们依次层叠在像素电极层180上。在暴露的区域630中，所提供的是外部连接端子(未示出)从像素阵列部分12中提供的水平选择器13和写入扫描器14的配线延伸。在外部连接端子上，可为信号输入和输出提供柔性印刷电路(FPC)640和650。
(修改示例1)
图21示出了智能电话的外观。智能电话例如包括显示部分1210(显示装置1)和非显示部分(外壳)1220以及操作部分1230。操作部分1230可提供在如(A)所示的非显示部分1220的前面或在如(B)所示的顶面。
(修改示例2)
图22示出了电视机的外观构造。电视机700例如包括图像显示屏部分710(显示装置1)，其包括前面板720和滤光片玻璃730。
(修改示例3)
图23A和23B分别从前面和后面示出了数字相机800的外观构造。数字相机例如包括用于闪光灯810的闪光部分、显示部分820(显示装置1)、菜单开关830和快门按钮840。
(修改示例4)
图24示出了笔记本个人计算机900的外观构造。个人计算机900例如包括主体910、用于字符等输入操作的键盘920以及用于图像显示的显示部分930(显示装置1)。
(修改示例5)
图25示出了摄像机1000的外观构造。摄像机1000例如包括主体1010、提供在主体1010前侧面上的用于拍照物体的镜头1020、拍照中的开始/停止开关1030和显示部分1040(显示装置1)。
(修改示例6)
图26A和26B示出了移动电话1100的外观构造。图26A示出了移动电话处于关闭状态下的前侧视图、左侧视图、右侧视图、俯视图和仰视图。图26B示出了移动电话处于开启状态下的前视图和侧视图。移动电话具有这样的构造，例如，其中上部外壳1110和下部外壳1120由连接部分(铰链部分)1120连接，并且包括显示器1140(显示装置1)、子显示器1150、图片灯1160和相机1170。
尽管本技术方案已经通过给出第一至第八实施例和修改示例1和2进行了描述，但是本技术方案不限于上述示例性实施例等，而是可以以各种方式进行修改。
例如，如上述示例性实施例等所描述的每个层的材料和厚度、沉积方法和沉积条件不限于如上所举例说明的，而是还可采用其它的材料或其它的厚度或者其它的沉积方法或其它的沉积条件。
而且，在上述示例性实施例等中，已经对像素11、11a至11k的具体构造进行了描述。然而，不必包括上述的所有层，并且相反也可包括上述层之外的一层或多层。
应注意，本技术方案可具有下面的构造。
(1)一种显示装置，包括：晶体管部分，其包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在该栅极绝缘膜上，该栅电极层层叠在该栅极绝缘膜的该半导体层的相反侧；第一电容器部分，包括第一金属膜和第二金属膜，该第一金属膜设置在与配线层相同的层级，该配线层电连接至该半导体层且设置在该晶体管部分之上，该第二金属膜设置在该第一金属膜之上，该第一金属膜与该第二金属膜之间具有第一层间绝缘膜；以及显示元件，构造为由该晶体管部分控制。
(2)根据(1)所述的显示装置，还包括提供在该第一电容器部分之下的第二电容器部分，其中该第二电容器部分包括绝缘膜、另外的半导体层和金属膜，该绝缘膜设置在与该栅极绝缘膜相同的层级，该另外的半导体层设置在与该半导体层相同的层级，该金属膜设置在与该栅电极层相同的层级。
(3)根据(1)或(2)所述的显示装置，其中该配线层和该第一金属膜整体形成，该配线层电连接到该半导体层。
(4)根据(1)至(3)任何一项所述的显示装置，其中该第一电容器部分包括在该第一电容器部分的平面中的至少一个凹陷部分。
(5)根据(4)所述的显示装置，其中该凹陷部分的底部与该晶体管部分的该栅极绝缘膜接触。
(6)根据(4)所述的显示装置，其中该凹陷部分的底部与其上提供该晶体管部分的基板接触。
(7)根据(4)至(6)任何一项所述的显示装置，其中该凹陷部分形成在该第二电容器部分之上，并且该第一电容器的该第一金属膜电连接到该第二电容器部分的一个电极膜。
(8)根据(4)至(7)任何一项所述的显示装置，还包括第二层间绝缘膜，其提供在该晶体管部分之上且包括至少一个通孔，其中该第一电容器部分提供在该第二层间绝缘膜之上，并且该凹陷部分形成在该通孔中。
(9)根据(4)至(8)任何一项所述的显示装置，其中该第二层间绝缘膜包括两个或更多个通孔作为该通孔，并且该第二层间绝缘膜在另一个通孔的相邻部分和非相邻部分之间的厚度不同。
(10)根据(1)至(9)任何一项所述的显示装置，其中该第一层间绝缘膜形成在该配线层之上。
(11)根据(1)至(10)任何一项所述的显示装置，其中该第一层间绝缘膜由氧化硅、氮化硅、聚酰亚胺和丙烯酸树脂的任何一个或者任何两个或更多个构造。
(12)根据(1)至(11)任何一项所述的显示装置，其中该第一层间绝缘膜具有分层结构，该分层结构包括由高介电常数材料构成的至少一个层。
(13)根据(12)所述的显示装置，其中该高介电常数材料是相对介电常数为10或更大的材料。
(14)一种半导体装置，包括：晶体管部分，该晶体管部分包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在该栅极绝缘膜上，该栅电极层层叠在该栅极绝缘膜的与该半导体层的相反侧上；以及第一电容器部分，包括第一金属膜和第二金属膜，该第一金属膜设置在与配线层相同的层级，该配线层电连接到该半导体层且设置在该晶体管部分之上，该第二金属膜设置在该第一金属膜之上，该第一金属膜和第二金属膜之间具有第一层间绝缘膜。
(15)根据(14)所述的半导体装置，还包括提供在该第一电容器部分之下的第二电容器部分，其中该第二电容器部分包括绝缘膜、另外的半导体层和金属膜，该绝缘膜设置在与该栅极绝缘膜相同的层级，该另外的半导体层设置在与该半导体层相同的层级，该金属膜设置在与该栅电极层相同的层级。
(16)根据(14)或(15)所述的半导体装置，其中该配线层和该第一金属膜整体形成，该配线层电连接到该半导体层。
(17)根据(14)至(16)任何一项所述的半导体装置，其中该第一层间绝缘膜形成在该配线层之上。
(18)根据(14)至(17)任何一项所述的半导体装置，其中该第一层间绝缘膜由氧化硅、氮化硅、聚酰亚胺和丙烯酸树脂的任何一个或者任何两个或更多个构造。
(19)一种制造显示装置的方法，包括：通过层叠栅电极、栅极绝缘膜和半导体层而形成晶体管部分；通过在该晶体管部分之上沉积配线层和第一金属膜且通过在该第一金属膜之上隔着第一层间绝缘膜沉积第二金属膜而形成第一电容器部分，该配线层电连接到该半导体层，该第一金属膜设在与该配线层相同的层级；以及形成显示单元，该显示元件构造为由该晶体管部分控制。
(20)根据(19)所述的制造显示装置的方法，还包括：在形成该晶体管部分后沉积第二层间绝缘膜；以及在该第二层间绝缘膜中形成通孔。
本申请要求于2012年6月15日提交的日本优先权专利申请JP2012-135458和于2013年3月8日提交的日本优先权专利申请JP2013-046895的权益，其全部内容通过引用合并于本文。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、组合、部分组合和替换。

Claims (18)

1.一种显示装置，包括：
晶体管部分，包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在该栅极绝缘膜上，该栅电极层叠在该栅极绝缘膜的该半导体层的相反侧以使得该栅电极层形成在该栅极绝缘膜与基板之间；
第一电容器部分，包括第一金属膜和第二金属膜，该第一金属膜设置在与配线层相同的层级，该配线层电连接至该半导体层且设置在该晶体管部分之上，该第二金属膜设置在该第一金属膜之上，该第一金属膜和该第二金属膜之间具有第一层间绝缘膜；以及
显示元件，构造为由该晶体管部分控制，
其中该第一电容器部分包括在该第一电容器部分的平面中的至少一个凹陷部分，
其中该凹陷部分的底部与该晶体管部分的该栅极绝缘膜接触。
2.根据权利要求1所述的显示装置，还包括提供在该第一电容器部分之下的第二电容器部分，其中该第二电容器部分包括绝缘膜、另外的半导体层和金属膜，该绝缘膜设置在与该栅极绝缘膜相同的层级，该另外的半导体层设置在与该半导体层相同的层级，该金属膜设置在与该栅电极层相同的层级。
3.根据权利要求1所述的显示装置，其中该配线层和该第一金属膜整体形成，该配线层电连接到该半导体层。
4.根据权利要求2所述的显示装置，其中该凹陷部分形成在所述第二电容器部分之上，并且该第一电容器部分的该第一金属膜电连接到该第二电容器部分的一个电极膜。
5.根据权利要求1所述的显示装置，还包括第二层间绝缘膜，其提供在该晶体管部分之上且包括至少一个通孔，其中该第一电容器部分提供在该第二层间绝缘膜之上，并且该凹陷部分形成在该通孔中。
6.根据权利要求5所述的显示装置，其中该第二层间绝缘膜包括两个或更多个通孔作为该通孔，并且该第二层间绝缘膜在与另一个通孔的相邻部分和非相邻部分之间的厚度不同。
7.根据权利要求1所述的显示装置，其中该第一层间绝缘膜形成在该配线层之上。
8.根据权利要求1所述的显示装置，其中该第一层间绝缘膜由氧化硅、氮化硅、聚酰亚胺和丙烯酸树脂的任何一个或者任何两个或更多个构造。
9.根据权利要求1所述的显示装置，其中该第一层间绝缘膜具有分层结构，该分层结构包括由高介电常数材料构成的至少一个层。
10.根据权利要求9所述的显示装置，其中该高介电常数材料是相对介电常数为10或更大的材料。
11.一种显示装置，包括：
晶体管部分，包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在该栅极绝缘膜上，该栅电极层叠在该栅极绝缘膜的该半导体层的相反侧以使得该栅电极层形成在该栅极绝缘膜与基板之间；
第一电容器部分，包括第一金属膜和第二金属膜，该第一金属膜设置在与配线层相同的层级，该配线层电连接至该半导体层且设置在该晶体管部分之上，该第二金属膜设置在该第一金属膜之上，该第一金属膜和该第二金属膜之间具有第一层间绝缘膜；以及
显示元件，构造为由该晶体管部分控制，
其中该第一电容器部分包括在该第一电容器部分的平面中的至少一个凹陷部分，
其中该凹陷部分的底部与其上设有该晶体管部分的所述基板接触。
12.一种半导体装置，包括：
晶体管部分，包括栅极绝缘膜、半导体层和栅电极层，该半导体层层叠在该栅极绝缘膜上，该栅电极膜层叠在该栅极绝缘膜的与该半导体层相反的一侧以使得该栅电极层形成在该栅极绝缘膜与基板之间；以及
第一电容器部分，包括第一金属膜和第二金属膜，该第一金属膜设置在与配线层相同的层级，该配线层电连接到该半导体层且设置在该晶体管部分之上，该第二金属膜设置在该第一金属膜之上，该第一金属膜和该第二金属膜之间具有第一层间绝缘膜，
其中该第一电容器部分包括在该第一电容器部分的平面中的至少一个凹陷部分，
其中该凹陷部分的底部与该晶体管部分的该栅极绝缘膜接触。
13.根据权利要求12所述的半导体装置，还包括提供在该第一电容器部分之下的第二电容器部分，其中该第二电容器部分包括绝缘膜、另外的半导体层和金属膜，该绝缘膜设置在与该栅极绝缘膜相同的层级，该另外的半导体层设置在与该半导体层相同的层级，该金属膜设置在与该栅电极层相同的层级。
14.根据权利要求12所述的半导体装置，其中该配线层和该第一金属膜整体形成，该配线层电连接到该半导体层。
15.根据权利要求12所述的半导体装置，其中该第一层间绝缘膜形成在该配线层之上。
16.根据权利要求12所述的半导体装置，其中该第一层间绝缘膜由氧化硅、氮化硅、聚酰亚胺和丙烯酸树脂的任何一个或者任何两个或更多个构造。
17.一种制造显示装置的方法，包括：
通过层叠栅电极、栅极绝缘膜和半导体层使得该栅电极层形成在该栅极绝缘膜与基板之间而形成晶体管部分；
通过在该晶体管部分之上沉积配线层和第一金属膜且通过在该第一金属膜之上隔着第一层间绝缘膜沉积第二金属膜而形成第一电容器部分，该配线层电连接到该半导体层，该第一金属膜与该配线层处于相同的层级；以及
形成显示元件，该显示元件构造为由该晶体管部分控制，
其中该第一电容器部分包括在该第一电容器部分的平面中的至少一个凹陷部分，
其中该凹陷部分的底部与该栅极绝缘膜接触。
18.根据权利要求17所述的制造显示装置的方法，还包括：在形成该晶体管部分之后沉积第二层间绝缘膜；以及在该第二层间绝缘膜中形成通孔。
CN201380030166.1A 2012-06-15 2013-05-15 显示装置、半导体装置和制造显示装置的方法 Active CN104350532B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810175044.6A CN108257983B (zh) 2012-06-15 2013-05-15 显示装置
CN201810172472.3A CN108417582B (zh) 2012-06-15 2013-05-15 显示装置
CN201710061309.5A CN107065345A (zh) 2012-06-15 2013-05-15 显示装置
CN201810172817.5A CN108459443B (zh) 2012-06-15 2013-05-15 显示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-135458 2012-06-15
JP2012135458 2012-06-15
JP2013-046895 2013-03-08
JP2013046895 2013-03-08
PCT/JP2013/063494 WO2013187173A1 (ja) 2012-06-15 2013-05-15 表示装置、半導体装置および表示装置の製造方法

Related Child Applications (4)

Application Number Title Priority Date Filing Date
CN201810175044.6A Division CN108257983B (zh) 2012-06-15 2013-05-15 显示装置
CN201810172817.5A Division CN108459443B (zh) 2012-06-15 2013-05-15 显示装置
CN201710061309.5A Division CN107065345A (zh) 2012-06-15 2013-05-15 显示装置
CN201810172472.3A Division CN108417582B (zh) 2012-06-15 2013-05-15 显示装置

Publications (2)

Publication Number Publication Date
CN104350532A CN104350532A (zh) 2015-02-11
CN104350532B true CN104350532B (zh) 2018-04-06

Family

ID=49758005

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201810175044.6A Active CN108257983B (zh) 2012-06-15 2013-05-15 显示装置
CN201810172817.5A Active CN108459443B (zh) 2012-06-15 2013-05-15 显示装置
CN201380030166.1A Active CN104350532B (zh) 2012-06-15 2013-05-15 显示装置、半导体装置和制造显示装置的方法
CN201810172472.3A Active CN108417582B (zh) 2012-06-15 2013-05-15 显示装置
CN201710061309.5A Pending CN107065345A (zh) 2012-06-15 2013-05-15 显示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201810175044.6A Active CN108257983B (zh) 2012-06-15 2013-05-15 显示装置
CN201810172817.5A Active CN108459443B (zh) 2012-06-15 2013-05-15 显示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201810172472.3A Active CN108417582B (zh) 2012-06-15 2013-05-15 显示装置
CN201710061309.5A Pending CN107065345A (zh) 2012-06-15 2013-05-15 显示装置

Country Status (6)

Country Link
US (6) US9508758B2 (zh)
JP (1) JP6225902B2 (zh)
KR (6) KR101939547B1 (zh)
CN (5) CN108257983B (zh)
TW (1) TW201401524A (zh)
WO (1) WO2013187173A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102329158B1 (ko) * 2014-11-12 2021-11-19 엘지디스플레이 주식회사 유기 전계발광 표시장치
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN105161519B (zh) * 2015-08-20 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
KR102457204B1 (ko) * 2015-08-27 2022-10-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN109416897B (zh) * 2016-07-29 2021-07-02 索尼公司 显示装置、显示装置制造方法以及电子设备
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR20180063416A (ko) * 2016-12-01 2018-06-12 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
WO2018163983A1 (ja) * 2017-03-10 2018-09-13 シャープ株式会社 表示基板及び表示装置
KR102455038B1 (ko) 2017-04-12 2022-10-17 삼성디스플레이 주식회사 디스플레이 장치
CN107039465A (zh) * 2017-04-28 2017-08-11 京东方科技集团股份有限公司 一种阵列基板及制备方法、显示面板和显示装置
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
US10249652B2 (en) 2017-06-16 2019-04-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of flexible TFT substrate
CN107424957B (zh) * 2017-06-16 2020-01-31 武汉华星光电半导体显示技术有限公司 柔性tft基板的制作方法
CN107221610B (zh) * 2017-07-25 2019-03-12 南京迈智芯微光电科技有限公司 一种提高性能的硅基有机发光器件及其制造方法
CN108538816B (zh) * 2018-02-07 2020-03-24 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
WO2022185389A1 (ja) * 2021-03-01 2022-09-09 シャープ株式会社 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583828B1 (en) * 1999-08-25 2003-06-24 Sony Corporation Liquid crystal display device and its manufacturing method
CN1455381A (zh) * 2002-04-30 2003-11-12 三洋电机株式会社 电激发光显示装置
JP2005183509A (ja) * 2003-12-17 2005-07-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN101546775A (zh) * 2008-03-27 2009-09-30 精工爱普生株式会社 半导体装置、电光装置及电子设备
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2001282137A (ja) 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6542205B2 (en) 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3858880B2 (ja) 2002-10-31 2006-12-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005222019A (ja) * 2004-01-07 2005-08-18 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2006098641A (ja) 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP4588483B2 (ja) 2005-02-21 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
CN1848204A (zh) * 2005-04-11 2006-10-18 精工爱普生株式会社 电光装置、其制造方法和电子设备
JP2007173652A (ja) * 2005-12-23 2007-07-05 Mitsubishi Electric Corp 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4872591B2 (ja) * 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
KR101353269B1 (ko) * 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5130711B2 (ja) 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP5075583B2 (ja) * 2007-11-01 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5256941B2 (ja) * 2008-08-29 2013-08-07 セイコーエプソン株式会社 液晶装置およびプロジェクタ
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2010135584A (ja) 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5507159B2 (ja) * 2009-08-27 2014-05-28 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR102236140B1 (ko) * 2009-09-16 2021-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
CN101750827B (zh) * 2010-01-20 2011-07-20 友达光电股份有限公司 主动元件阵列基板
JP5638833B2 (ja) 2010-04-22 2014-12-10 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法
JP2012022168A (ja) * 2010-07-15 2012-02-02 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法、及び、電子機器
WO2012042567A1 (ja) * 2010-09-29 2012-04-05 パナソニック株式会社 Ｅｌ表示パネル、ｅｌ表示装置及びｅｌ表示パネルの製造方法
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP6225902B2 (ja) * 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
JP5541351B2 (ja) 2012-12-26 2014-07-09 ソニー株式会社 表示装置
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583828B1 (en) * 1999-08-25 2003-06-24 Sony Corporation Liquid crystal display device and its manufacturing method
CN1455381A (zh) * 2002-04-30 2003-11-12 三洋电机株式会社 电激发光显示装置
JP2005183509A (ja) * 2003-12-17 2005-07-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN101546775A (zh) * 2008-03-27 2009-09-30 精工爱普生株式会社 半导体装置、电光装置及电子设备
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Also Published As

Publication number Publication date
US20180301477A1 (en) 2018-10-18
US9722010B2 (en) 2017-08-01
KR20190086051A (ko) 2019-07-19
KR102023295B1 (ko) 2019-09-19
KR101739636B1 (ko) 2017-05-24
WO2013187173A1 (ja) 2013-12-19
KR102198029B1 (ko) 2021-01-05
US20150179680A1 (en) 2015-06-25
CN108257983B (zh) 2022-08-09
TW201401524A (zh) 2014-01-01
CN108459443A (zh) 2018-08-28
KR20180085830A (ko) 2018-07-27
CN108417582B (zh) 2022-06-07
KR20170059010A (ko) 2017-05-29
CN108417582A (zh) 2018-08-17
US20200127020A1 (en) 2020-04-23
CN107065345A (zh) 2017-08-18
KR101882001B1 (ko) 2018-07-26
JPWO2013187173A1 (ja) 2016-02-04
US9508758B2 (en) 2016-11-29
US9935135B2 (en) 2018-04-03
CN108257983A (zh) 2018-07-06
KR101939547B1 (ko) 2019-01-16
US10217777B2 (en) 2019-02-26
CN108459443B (zh) 2021-10-12
US20170098669A1 (en) 2017-04-06
CN104350532A (zh) 2015-02-11
KR102037646B1 (ko) 2019-10-28
KR20190122887A (ko) 2019-10-30
US10903251B2 (en) 2021-01-26
US10566356B2 (en) 2020-02-18
US20180047761A1 (en) 2018-02-15
US20170062549A1 (en) 2017-03-02
KR20150030642A (ko) 2015-03-20
JP6225902B2 (ja) 2017-11-08
KR20180085829A (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
CN104350532B (zh) 显示装置、半导体装置和制造显示装置的方法
CN102931211B (zh) 有机发光显示装置及其制造方法
US8093585B2 (en) Organic electro-luminescent display apparatus
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
CN106098726A (zh) 有机发光显示设备和制造有机发光显示设备的方法
CN103247692B (zh) 薄膜晶体管、显示单元和电子设备
KR20080046508A (ko) 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
CN108281430A (zh) 背板基板及制造方法、使用背板基板的有机发光显示装置
CN110235256A (zh) 有机发光二极管显示面板、制造方法、对置基板、阵列基板
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
CN103035737B (zh) 显示装置、其制造方法和电子单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant