JP2005183509A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005183509A JP2005183509A JP2003419106A JP2003419106A JP2005183509A JP 2005183509 A JP2005183509 A JP 2005183509A JP 2003419106 A JP2003419106 A JP 2003419106A JP 2003419106 A JP2003419106 A JP 2003419106A JP 2005183509 A JP2005183509 A JP 2005183509A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- insulating film
- region
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 絶縁基板上に保護絶縁膜を介して薄膜トランジスタを作製するにあたり、該薄膜トランジスタを構成する2つの不純物拡散層のうちの少なくとも一方に結晶性が互いに異なる少なくとも2つの領域を含ませ、該少なくとも2つの領域のなかで最も高い電気抵抗を有する領域をチャネル領域側の表層部に分布させることによって解決した。
【選択図】 図1
Description
図1(a)は、本発明の薄膜トランジスタの基本構造の一例を概略的に示す断面図である。図示の薄膜トランジスタ100は、絶縁基板としてのガラス基板1上に保護絶縁膜5を介して形成されたものであり、n型半導体膜20、ゲート絶縁膜30、ゲート電極40、層間絶縁膜50、第1電極60、及び第2電極65を有している。
ガラス基板1の材料としては、多成分ガラス及び単成分ガラスのいずれも用いることができる。ガラス基板1の材料として多成分ガラスを用いた場合には、ガラス基板1にかかるコストを低減させ易くなる。一方、ガラス基板1の材料として高ケイ酸塩ガラスやケイ酸塩ガラス(石英ガラス)を用いた場合には、ガラス基板1にかかるコストが比較的高くなるが、n型半導体膜20としてn型単結晶シリコン膜を用いることが可能になるので、薄膜トランジスタ100を高性能化し易くなる。
保護絶縁膜5は、ガラス基板1が多成分ガラスからなる場合にこのガラス基板1からn型半導体膜20への不純物の拡散を防止するためのもの、あるいは、n型半導体膜20を形成するための平坦面を提供するものであり、例えば酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンによって形成することができる。保護絶縁膜5の膜厚は、保護絶縁膜5自体の組成やガラス基板1の組成等に応じて、100〜1000nm程度の範囲内で適宜選定可能である。ガラス基板1が高ケイ酸塩ガラスや石英ガラスからなる場合には、保護絶縁膜5を省略することも可能である。
n型半導体膜20は、n型多結晶シリコンによって形成する他に、ガラス基板1が例えば石英ガラスからなる場合には、n型単結晶シリコンによっても形成可能である。n型半導体膜20をn型多結晶シリコンによって形成する場合には、例えば、初めにn型非晶質シリコン膜を形成し、このn型非晶質シリコン膜をレーザアニールで再結晶化させてn型多結晶シリコン膜にすることもできる。
ゲート絶縁膜30を構成している第1ゲート絶縁膜23は、n型半導体膜20を形成するにあたって所望形状の半導体膜をパターニングすることが必要な場合に、パターニングの際の保護膜として使用されるものであり、パターニング後に除去することも可能である。第2ゲート絶縁膜25は、少なくともチャネル領域17を平面視上覆うようにして形成される。
ゲート電極40は、図1(a)に示したように2層構造にする他に、単層構造とすることもできる。2層構造とする場合には、薄膜トランジスタ100のスイッチング特性にヒステリシスが生じることを抑制するという観点から、第1ゲート電極33をn+ 型微結晶シリコン(例えばリン含有微結晶シリコン)等の低電気抵抗シリコンによって形成することが好ましい。ゲート電極40を単層構造とする場合や、2層構造としたときの第2ゲート電極35の材料としては、種々の導電性材料を使用することが可能であるが、(i)アニールに使用するレーザ光の反射率が比較的高い導電性材料、又は(ii)熱衝撃耐性が高い導電性材料によって、ゲート電極40全体又は第2ゲート電極35を形成することが好ましい。
層間絶縁膜50は、図1(a)に示したように2層構造とする他に、単層構造あるいは3層以上の積層構造にすることも可能である。イオン注入した不純物をレーザアニールにより活性化してn型半導体膜20形成する際にゲート電極40が熱衝撃によって損傷すること、あるいは、得られる薄膜トランジスタの特性が前記の熱衝撃によって低下することを抑制するという観点からは、前述した第1層間絶縁膜43を形成した後にレーザアニールを行い、その後に第2層間絶縁膜45を形成することが好ましい。
第1電極60及び第2電極65は、ソース電極又はドレイン電極として使用されるものであり、例えばアルミニウム、低電気抵抗シリコン、ポリサイド(低電気抵抗シリコンとシリサイドとの積層物)等によって形成することができる。コンタクトホール50a、50bが深い場合には、必要に応じて、これらのコンタクトホール50a、50bを例えばタングステン・プラグで埋め、コンタクトホール50aを埋めているタングステン・プラグの上面に接するようにして第1電極60を、また、コンタクトホール50bを埋めているタングステン・プラグの上面に接するようにして第2電極65を形成してもよい。第1電極60及び第2電極65の膜厚(層間絶縁膜50の上面での膜厚)は、個々の電極の材質や、この電極に印加される電圧の大きさ等に応じて適宜選定される。
図2(a)〜図2(d)は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の一例を説明するための断面図であり、図3(a)〜図3(d)は、それぞれ、図2(d)に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第1形態の薄膜トランジスタ100を製造する場合を例にとり、図1(a)で用いた参照符号を適宜引用しつつ行う。
図2(a)に示すように、準備工程では、まず、片面に保護絶縁膜5を介してn型多結晶シリコン膜20Aが形成されたガラス基板1を用意する。保護絶縁膜5は、ガラス基板1の耐熱性等に応じて、例えばプラズマCVD、熱CVD等の化学的気相蒸着法(CVD法)により形成することができる。また、n型多結晶シリコン膜20Aは、ガラス基板1の耐熱性が高い場合には、例えば熱CVD法により保護絶縁膜5上に直接形成することができる。ガラス基板1の耐熱性が低い場合には、例えばプラズマCVD法によって保護絶縁膜5上にn型非晶質シリコン膜を一旦形成し、このn型非晶質シリコン膜をレーザアニールで再結晶化することにより、形成することができる。
ゲート電極形成工程では、図2(c)に示すように、第1ゲート電極23及びn型多結晶シリコン膜20Bを覆うようにして第2ゲート絶縁膜25を形成し、その上にゲート電極40を形成する。第2ゲート絶縁膜25を形成することにより、第1ゲート絶縁膜23と第2ゲート絶縁膜25とによって構成されるゲート絶縁膜30が得られる。
イオン注入工程では、薄膜トランジスタ100におけるn+ 不純物拡散層13、15(図1(a)参照)の元となるn+ 型不純物注入領域を、n型多結晶シリコン膜20Bに形成する。このイオン注入工程をゲート電極形成工程後に行う場合には、図2(d)に示すように、ゲート電極40をマスクとして用いて、n型多結晶シリコン膜20Bに不純物(ドナー)をイオン注入する。図2(d)では、不純物の例としてリン(P)イオンを図示している。図中の矢印は、不純物の注入方向を示している。
不純物活性化工程では、n+ 不純物注入領域12、14中の不純物(ドナー)をレーザアニールにより活性化すると共に、各n+ 不純物注入領域12、14を再結晶化させて、2つのn+ 不純物拡散層13、15を形成する。
上部電極形成工程では、図1(a)に示した層間絶縁膜50を形成し終えた後に、この層間絶縁膜50上に上部電極、すなわち、第1電極60及び第2電極65を形成する。
図4は、本発明の薄膜トランジスタの基本構造の他の例を概略的に示す断面図である。図示の薄膜トランジスタ200は、図1(a)に示したn型半導体膜20に代えてn型半導体膜120を有しているという点で、前述した第1形態の薄膜トランジスタ100と異なる。他の構成は第1形態の薄膜トランジスタ100の構成と同様であるので、図4に示した構成部材のうちで図1(a)に示した構成部材と共通するものについては、図1(a)で用いた参照符号と同じ参照符号を付してその説明を省略する。
図5(a)〜図5(d)は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の他の例を説明するための断面図であり、図6(a)〜図6(b)は、それぞれ、図5(d)に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第2形態の薄膜トランジスタ200を製造する場合を例にとり、図1(a)、図2(a)〜図2(d)、図3(a)〜図3(d)、又は図4で用いた参照符号を適宜引用しつつ行う。
薄膜トランジスタ200を製造するにあたっては、まず、前述した第1形態の薄膜トランジスタ100を製造する場合と同様にして準備工程を行って、アイランド化されたn型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図2(b)に既に示したように、このガラス基板1では、片面に保護絶縁膜5を介して前記のn型多結晶シリコン膜20Bが形成され、その上に第1ゲート絶縁膜23が形成されている。
図5(a)に示すように、第1ゲート絶縁膜23の上面のうちで薄膜トランジスタ200でのチャネル領域117(図4参照)の上方に相当する箇所を覆うようにしてレジストパターン110を形成し、このレジストパターン110をマスクとして用いて不純物(ドナー)のイオン注入を行う。図5(a)では、不純物の例としてリン(P)イオンを図示している。図中の矢印は、不純物の注入方向を示している。
まず、イオン注入工程で使用したレジストパターン110を剥離し、第1ゲート絶縁膜23及びn型シリコン膜20Cを覆うようにして第2ゲート絶縁膜25を形成する。第2ゲート絶縁膜25を形成することにより、第1ゲート絶縁膜23と第2ゲート絶縁膜25とによって構成されるゲート絶縁膜30が得られる。
第1形態の製造方法での不純物活性化工程と同様に、まず、図5(c)に示すように、ゲート電極40及びゲート絶縁膜30を覆うようにして第1絶縁膜43Aを形成する。この第1絶縁膜43Aは、図4に示した第1層間絶縁膜43の元となる膜であり、例えばCVD法により形成される。
上部電極(第1電極60及び第2電極65)を形成するにあたっては、第1形態の製造方法での上部電極形成工程と同様に、必要に応じての水素終端処理を行った後、図6(a)に示すように、第1絶縁膜43Aを覆うようにして第2絶縁膜45Aを形成する。次いで、第1形態の製造方法での上部電極形成工程と同様に、第1絶縁膜43Aと第2絶縁膜45Aとの積層物に2つのコンタクトホール50a、50bの形成してこの積層物を層間絶縁膜50にしてから、必要に応じての逆スパッタ、及び、コンタクトホール50a、50bを埋めるようにしての導電膜の形成を順次行う。
図7は、本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。図示の薄膜トランジスタ300は、図1(a)に示したn型半導体膜20に代えてn型半導体膜220を有しているという点で、前述した第1形態の薄膜トランジスタ100と異なる。他の構成は第1形態の薄膜トランジスタ100の構成と同様であるので、図7に示した構成部材のうちで図1(a)に示した構成部材と共通するものについては、図1(a)で用いた参照符号と同じ参照符号を付してその説明を省略する。
図9(a)〜図9(d)は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図であり、図10(a)〜図10(c)は、それぞれ、図9(d)に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第3形態の薄膜トランジスタ300を製造する場合を例にとり、図1(a)、図2(a)〜図2(d)、図3(a)〜図3(d)、又は図7で用いた参照符号を適宜引用しつつ行う。
薄膜トランジスタ300を製造するにあたっては、まず、前述した第1形態の薄膜トランジスタ100を製造する場合と同様にして準備工程を行って、アイランド化されたn型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図2(b)に既に示したように、このガラス基板1では、片面に保護絶縁膜5を介して前記のn型多結晶シリコン膜20Bが形成され、その上に第1ゲート絶縁膜23が形成されている。
図9(a)に示すように、第1ゲート絶縁膜23の上面のうちで薄膜トランジスタ300でのチャネル領域217(図7参照)及びLDD領域215dそれぞれの上方に相当する箇所を覆うようにしてレジストパターン210を形成し、このレジストパターン210をマスクとして用いて不純物(ドナー)のイオン注入を行う。図9(a)では、不純物の例としてリン(P)イオンを図示している。図中の矢印は、不純物の注入方向を示している。
まず、イオン注入工程で使用したレジストパターン210を剥離し、第1ゲート電極23及びn型シリコン膜20Cを覆うようにして第2ゲート絶縁膜25を形成する。第2ゲート絶縁膜25を形成することにより、第1ゲート絶縁膜23と第2ゲート絶縁膜25とによって構成されるゲート絶縁膜30が得られる。
LDD領域215dを形成するために、図9(c)に示すように、ゲート電極40をマスクとして用いて不純物(ドナー)のイオン注入を再度行って、LDD領域215dの元となるn− 型不純物注入領域16を形成する。このときの不純物のイオン注入量は、n+ 型不純物注入領域12、14を形成した際の不純物のイオン注入量の1/10〜1/100程度とする。したがって、n− 型不純物注入領域16は非晶質化せず、多結晶質のままである。
第1形態の製造方法での不純物活性化工程と同様に、まず、図9(d)に示すように、ゲート電極40及びゲート絶縁膜30を覆うようにして第1絶縁膜43Aを形成する。この第1絶縁膜43Aは、図7に示した第1層間絶縁膜43の元となる膜であり、例えばCVD法により形成される。
上部電極(第1電極60及び第2電極65)を形成するにあたっては、第1形態の製造方法での上部電極形成工程と同様に、必要に応じての水素終端処理を行った後、図10(b)に示すように、第1絶縁膜43Aを覆うようにして第2絶縁膜45Aを形成する。次いで、第1形態の製造方法での上部電極形成工程と同様に、第1絶縁膜43Aと第2絶縁膜45Aとの積層物に2つのコンタクトホール50a、50bの形成してこの積層物を層間絶縁膜50にしてから、必要に応じての逆スパッタ、及び、コンタクトホール50a、50bを埋めるようにしての導電膜の形成を順次行う。
図11は、本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。図示の薄膜トランジスタ400は、図1(a)に示したn型半導体膜20に代えてn型半導体膜320を有しているという点、及び、層間絶縁膜50が単層構造であるという点で、前述した第1形態の薄膜トランジスタ100と異なる。他の構成は第1形態の薄膜トランジスタ100の構成と同様であるので、図11に示した構成部材のうちで図1(a)に示した構成部材と共通するものについては、図1(a)で用いた参照符号と同じ参照符号を付してその説明を省略する。
図12(a)〜図12(d)は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図であり、図13(a)〜図13(b)は、それぞれ、図12(d)に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第4形態の薄膜トランジスタ400を製造する場合を例にとり、図1(a)、図2(a)〜図2(d)、図3(a)〜図3(d)、又は図11で用いた参照符号を適宜引用しつつ行う。
薄膜トランジスタ400を製造するにあたっては、まず、前述した第1形態の薄膜トランジスタ100を製造する場合と同様にして準備工程を行って、アイランド化されたn型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図2(b)に既に示したように、このガラス基板1では、片面に保護絶縁膜5を介して前記のn型多結晶シリコン膜20Bが形成され、その上に第1ゲート絶縁膜23が形成されている。
図12(a)に示すように、第1ゲート絶縁膜23の上面のうちで薄膜トランジスタ400でのチャネル領域317(図11参照)及び各LDD領域313d、315d(図11参照)それぞれの上方に相当する箇所を覆うようにしてレジストパターン310を形成し、このレジストパターン310をマスクとして用いて不純物(ドナー)のイオン注入を行う。図12(a)では、不純物の例としてリン(P)イオンを図示している。図中の矢印は、不純物の注入方向を示している。
まず、イオン注入工程で使用したレジストパターン310を剥離し、第1ゲート電極23及びn型シリコン膜20Cを覆うようにして第2ゲート絶縁膜25を形成する。第2ゲート絶縁膜25を形成することにより、第1ゲート絶縁膜23と第2ゲート絶縁膜25とによって構成されるゲート絶縁膜30が得られる。
各LDD領域313d、315dを形成するために、図12(c)に示すように、ゲート電極40をマスクとして用いて不純物(ドナー)のイオン注入を再度行って、LDD領域313dの元となるn− 型不純物注入領域16aと、LDD領域315dの元となるn− 型不純物注入領域16bとを形成する。このときの不純物のイオン注入量は、n+ 型不純物注入領域12、14を形成した際の不純物のイオン注入量の1/10〜1/100程度とする。したがって、各n− 型不純物注入領域16a、16bは非晶質化せず、多結晶質のままである。
第1形態の製造方法での不純物活性化工程と同様に、まず、図12(d)に示すように、ゲート電極40及びゲート絶縁膜30を覆うようにして絶縁膜50Aを形成する。この絶縁膜50Aは、図12に示した層間絶縁膜50の元となる膜であり、例えばCVD法により形成される。
上部電極(第1電極60及び第2電極65)を形成するにあたっては、第1形態の製造方法での上部電極形成工程と同様に、必要に応じて水素終端処理を行ってから、絶縁膜50Aに2つのコンタクトホール50a、50bを形成してこの絶縁膜50Aを層間絶縁膜50にし、次いで、必要に応じての逆スパッタ、及び、コンタクトホール50a、50bを埋めるようにしての導電膜の形成を行う。
上述した各実施形態は、いずれも、絶縁基板としてガラス基板を用い、その上に薄膜トランジスタを形成したものであるが、ガラス基板以外の絶縁基板、例えばサファイア基板を用いることも可能である。
前述した第3形態の製造方法(図9(a)〜図9(d)及び図10(a)〜図10(c)参照)に基づいて、図7に示した薄膜トランジスタ300と同様の構成を有する薄膜トランジスタを製造した。この薄膜トランジスタにおけるn型半導体膜220(図7参照)の膜厚は60nmであり、非晶質領域213a(図7参照)の厚さは20nmである。また、非晶質領域213aにおける不純物(リン)のピーク濃度は4×1019/cm3 以上であり、非晶質領域213aよりも下層での不純物(リン)のピーク濃度は4×1019/cm3 未満である。
図7に示した非晶質領域213aに代えて、n型半導体膜220の厚さ方向の全長に亘る非晶質領域を形成した以外は実施例と同様にして、薄膜トランジスタを作製した。この薄膜トランジスタにおいて図7に示した不純物拡散層213に相当する領域での不純物(リン)濃度、及び前記の非晶質領域での不純物(リン)濃度は、それぞれ、厚さ方向の全長に亘って4×1019/cm3 以上である。
実施例の薄膜トランジスタ及び比較例の薄膜トランジスタについて、ゲート電極に印加する電圧値を種々変えて、そのときのドレイン電流の値を測定した。結果を図14に示す。この図14から明らかなように、実施例の薄膜トランジスタでは、比較例の薄膜トランジスタに比べて大きなオン電流が流れる。
5 保護絶縁膜
13、113、213、313 不純物拡散層
13a、113a、213a、313a 非晶質領域
15、115、215、315 不純物拡散層
15a、115a、315a 非晶質領域
17、117、217、317 チャネル領域
20、120、220、320 n型半導体膜
23 第1ゲート絶縁膜
25 第2ゲート絶縁膜
30 ゲート絶縁膜
33 第1ゲート電極
35 第2ゲート電極
40 ゲート電極
43 第1層間絶縁膜
45 第2層間絶縁膜
50 層間絶縁膜
60 第1電極
65 第2電極
100、200、300、400 薄膜トランジスタ
Claims (19)
- 互いに同じ導電型を有する2つの不純物拡散層が該2つの不純物拡散層の間にチャネル領域を介して形成されている半導体膜と、少なくとも前記チャネル領域を覆うようにして前記半導体膜の一面上に堆積されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極を覆うと共に前記2つの不純物拡散層も平面視上覆う層間絶縁膜と、前記2つの不純物拡散層の一方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第1電極と、前記2つの不純物拡散層の他方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第2電極とを有し、前記半導体膜が絶縁基板上に直接又は保護絶縁膜を介して形成されている薄膜トランジスタであって、
前記2つの不純物拡散層のうちの少なくとも一方は、結晶性が互いに異なる少なくとも2つの領域を含み、該少なくとも2つの領域のなかで最も高い電気抵抗を有する領域が前記チャネル領域側の表層部に分布することを特徴とする薄膜トランジスタ。 - 前記絶縁基板が多成分ガラス又は石英ガラスからなることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記半導体膜がシリコン膜であることを特徴とする請求項1又は2に記載の薄膜トランジスタ。
- 前記ゲート絶縁膜、前記層間絶縁膜、又は前記保護絶縁膜が、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンからなることを特徴とする請求項1〜3のいずれか1項に記載の薄膜トランジスタ。
- 前記ゲート絶縁膜が積層構造を有することを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタ。
- 前記ゲート電極が、前記ゲート絶縁膜上に形成された低抵抗シリコン膜を含む積層構造を有するか、又は単層構造を有することを特徴とする請求項1〜5のいずれか1項に記載の薄膜トランジスタ。
- 前記低抵抗シリコン膜がリン含有微結晶シリコン膜であることを特徴とする請求項6に記載の薄膜トランジスタ。
- 前記ゲート電極の少なくとも一部が銀、銀合金、アルミニウム、アルミニウム合金、クロム、クロム合金、モリブデン、モリブデン合金、タングステン、タングステン合金、タンタル、タンタル合金、チタン、又はチタン合金からなることを特徴とする請求項6又は7に記載の薄膜トランジスタ。
- 前記層間絶縁膜が、前記ゲート電極及び前記ゲート絶縁膜を覆う第1絶縁膜と、該第1絶縁膜を覆う第2絶縁膜とを有することを特徴とする請求項1〜8のいずれか1項に記載の薄膜トランジスタ。
- 前記最も高い電気抵抗を有する領域が非晶質であり、該領域の周囲が微結晶質、多結晶質、又は単結晶質であることを特徴とする請求項1〜9のいずれか1項に記載の薄膜トランジスタ。
- 前記最も高い電気抵抗を有する領域の厚さが10nm以上であり、該領域を含んでいる不純物拡散層での前記領域下の厚さが10nm以上であり、かつ、前記半導体膜の厚さが20nm以上であることを特徴とする請求項1〜10のいずれか1項に記載の薄膜トランジスタ。
- 前記2つの不純物拡散層に添加されている不純物がリンであり、前記最も高い電気抵抗を有する領域でのリンのピーク濃度が4×1019/cm3 以上であると共に、該領域よりも下層でのリンのピーク濃度が4×1019/cm3 未満であることを特徴とする請求項1〜11のいずれか1項に記載の薄膜トランジスタ。
- 前記2つの不純物拡散層に添加されている不純物がホウ素であり、前記最も高い電気抵抗を有する領域でのホウ素のピーク濃度が8×1019/cm3 以上であると共に、該領域よりも下層でのホウ素のピーク濃度が8×1019/cm3 未満であることを特徴とする請求項1〜11のいずれか1項に記載の薄膜トランジスタ。
- 前記請求項1〜13のいずれかに記載された薄膜トランジスタの製造方法であって、
片面に直接又は保護絶縁膜を介して半導体膜が形成された絶縁基板を用意する準備工程と、
前記半導体膜上に、製造しようとする薄膜トランジスタ1つにつき1つのゲート電極をゲート絶縁膜を介して形成するゲート電極形成工程と、
前記ゲート電極を形成した後、又は前記ゲート電極を形成する前に前記半導体膜に選択的に不純物をイオン注入して、表層部での前記不純物のピーク濃度が前記半導体膜を非晶質化させるに足る濃度で、該表層部の下での前記不純物のピーク濃度が前記半導体膜を非晶質化させる濃度未満である不純物注入領域を、製造しようとする薄膜トランジスタ1つにつき少なくとも1つ形成するイオン注入工程と、
前記イオン注入された不純物をレーザアニールにより活性化して、製造しようとする薄膜トランジスタ1つにつき2つの不純物拡散層を前記半導体膜に形成する不純物活性化工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記イオン注入工程で、前記半導体膜にリンイオンをイオン注入して、表層部でのリンイオンのピーク濃度が4×1019/cm3 であると共に、該表層部の下での前記リンイオンのピーク濃度が4×1019/cm3 未満である不純物注入領域を形成することを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
- 前記イオン注入工程で、リンイオンの出発材料にホスフィン(PH3) を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーリンイオンの割合を40%以下にすることを特徴とする請求項15に記載の薄膜トランジスタの製造方法。
- 前記イオン注入工程で、前記半導体膜にホウ素イオンをイオン注入して、表層部でのホウ素イオンのピーク濃度が8×1019/cm3 であると共に、該表層部の下での前記ホウ素イオンのピーク濃度が8×1019/cm3 未満である不純物注入領域を形成することを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
- 前記イオン注入工程で、ホウ素イオンの出発材料にダイボラン(B2H6)を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーホウ素イオンの割合を60%以上にすることを特徴とする請求項17に記載の薄膜トランジスタの製造方法。
- 更に、前記ゲート絶縁膜と前記2つの不純物拡散層とを平面視上覆うようにして形成された層間絶縁膜上に、前記2つの不純物拡散層の一方に電気的に接続可能な第1電極と、前記2つの不純物拡散層の他方に電気的に接続可能な第2電極とを形成する上部電極形成工程を含むことを特徴とする請求項14〜18のいずれか1項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419106A JP2005183509A (ja) | 2003-12-17 | 2003-12-17 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419106A JP2005183509A (ja) | 2003-12-17 | 2003-12-17 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183509A true JP2005183509A (ja) | 2005-07-07 |
Family
ID=34781086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419106A Pending JP2005183509A (ja) | 2003-12-17 | 2003-12-17 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183509A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007216429A (ja) * | 2006-02-14 | 2007-08-30 | Seiko Epson Corp | 液体噴射ヘッドの圧電素子部分の形成方法 |
JP2013021305A (ja) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2013187173A1 (ja) * | 2012-06-15 | 2013-12-19 | ソニー株式会社 | 表示装置、半導体装置および表示装置の製造方法 |
JP2017034267A (ja) * | 2010-12-28 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
KR20170077383A (ko) * | 2015-12-28 | 2017-07-06 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283694A (ja) * | 1991-08-23 | 1993-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
JPH08274341A (ja) * | 1995-04-04 | 1996-10-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH08316486A (ja) * | 1995-05-17 | 1996-11-29 | Sanyo Electric Co Ltd | 薄膜半導体素子 |
-
2003
- 2003-12-17 JP JP2003419106A patent/JP2005183509A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283694A (ja) * | 1991-08-23 | 1993-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
JPH08274341A (ja) * | 1995-04-04 | 1996-10-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH08316486A (ja) * | 1995-05-17 | 1996-11-29 | Sanyo Electric Co Ltd | 薄膜半導体素子 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4702553B2 (ja) * | 2006-02-14 | 2011-06-15 | セイコーエプソン株式会社 | 液体噴射ヘッドの圧電素子部分の形成方法 |
JP2007216429A (ja) * | 2006-02-14 | 2007-08-30 | Seiko Epson Corp | 液体噴射ヘッドの圧電素子部分の形成方法 |
JP2017034267A (ja) * | 2010-12-28 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP2013021305A (ja) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US9818849B2 (en) | 2011-06-17 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with conductive film in opening through multiple insulating films |
CN104350532B (zh) * | 2012-06-15 | 2018-04-06 | 索尼公司 | 显示装置、半导体装置和制造显示装置的方法 |
US9508758B2 (en) | 2012-06-15 | 2016-11-29 | Sony Corporation | Display device, semiconductor device, and method of manufacturing display device |
JPWO2013187173A1 (ja) * | 2012-06-15 | 2016-02-04 | ソニー株式会社 | 表示装置、半導体装置および表示装置の製造方法 |
US9722010B2 (en) | 2012-06-15 | 2017-08-01 | Sony Corporation | Display device having stacked storage capacitors below light emitting element |
CN104350532A (zh) * | 2012-06-15 | 2015-02-11 | 索尼公司 | 显示装置、半导体装置和制造显示装置的方法 |
US9935135B2 (en) | 2012-06-15 | 2018-04-03 | Sony Corporation | Display device, semiconductor device, and method of manufacturing display device |
WO2013187173A1 (ja) * | 2012-06-15 | 2013-12-19 | ソニー株式会社 | 表示装置、半導体装置および表示装置の製造方法 |
US10217777B2 (en) | 2012-06-15 | 2019-02-26 | Sony Corporation | Display device, semiconductor device, and method of manufacturing display device |
US10566356B2 (en) | 2012-06-15 | 2020-02-18 | Sony Corporation | Display device, semiconductor device, and method of manufacturing display device |
US10903251B2 (en) | 2012-06-15 | 2021-01-26 | Sony Corporation | Display device, semiconductor device, and method of manufacturing display device |
KR20170077383A (ko) * | 2015-12-28 | 2017-07-06 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
KR102468858B1 (ko) * | 2015-12-28 | 2022-11-18 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI438847B (zh) | 阻止電晶體閘電極之預非晶化 | |
TWI525794B (zh) | 包含金屬閘極及形成在隔離結構上之含矽電阻器的半導體裝置 | |
JP2945967B2 (ja) | 半導体デバイスの製造方法 | |
TWI402987B (zh) | 具有提升性能之半導體裝置及方法 | |
US5073512A (en) | Method of manufacturing insulated gate field effect transistor having a high impurity density region beneath the channel region | |
JP5544367B2 (ja) | トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域 | |
TWI588902B (zh) | 形成包含矽化及非矽化電路元件之半導體結構的方法 | |
JP2003204068A (ja) | インプランテッド非対称ドープト・ポリシリコン・ゲートFinFET | |
TW200845297A (en) | An SOI device having a substrate diode with process tolerant configuration and method of forming the SOI device | |
KR101206038B1 (ko) | 박막 트랜지스터의 제조방법 | |
EP1759420B1 (en) | Semiconductor on insulator semiconductor device and method of manufacture | |
US7098120B2 (en) | Method of manufacturing semiconductor devices | |
JP4707677B2 (ja) | 半導体装置及びその製造方法 | |
JP2005183509A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2008544517A (ja) | ポリシリコン電極を有する半導体デバイス | |
KR20000042876A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
US7723197B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP4377706B2 (ja) | 薄膜半導体装置の製造方法 | |
US7943971B1 (en) | Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture | |
JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
JP2773146B2 (ja) | 半導体装置の製造方法 | |
JP2525672B2 (ja) | 半導体装置 | |
KR100773096B1 (ko) | 도펀트 도핑 영역을 포함하는 반도체 소자의 형성 방법 | |
JP2000188342A (ja) | 半導体装置及びその製造方法 | |
JP2006295181A (ja) | 半導体素子を形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |