CN110752222B - 一种显示面板、其制作方法及显示装置 - Google Patents

一种显示面板、其制作方法及显示装置 Download PDF

Info

Publication number
CN110752222B
CN110752222B CN201911056030.3A CN201911056030A CN110752222B CN 110752222 B CN110752222 B CN 110752222B CN 201911056030 A CN201911056030 A CN 201911056030A CN 110752222 B CN110752222 B CN 110752222B
Authority
CN
China
Prior art keywords
pole
display panel
transistor
hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911056030.3A
Other languages
English (en)
Other versions
CN110752222A (zh
Inventor
何水
禹少荣
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201911056030.3A priority Critical patent/CN110752222B/zh
Publication of CN110752222A publication Critical patent/CN110752222A/zh
Priority to US16/821,317 priority patent/US11063105B2/en
Application granted granted Critical
Publication of CN110752222B publication Critical patent/CN110752222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种显示面板、其制作方法及显示装置，通过在位于第一极与第一晶体管的栅极之间的第一绝缘层中在重叠区域内设置多个第一通孔，且第一极背离衬底基板的一侧具有多个凹槽，第二极面向衬底基板的一侧具有多个凸起的基础上，凹槽、凸起、以及第一通孔在垂直于衬底基板表面的方向上重叠，一方面可以增加存储电容中第一极和第二极之间的相对面积，以增加存储电容的电容值，提高像素电路的性能；另一方面，通过设置凹槽、凸起和第一通孔，使得在弯折时存储电容具有较好的耐弯折能力，避免存储电容发生漏电的现象，进而消除因漏电引起的闪烁问题，从而提高了显示面板的显示效果。

Description

一种显示面板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤指一种显示面板、其制作方法及显示装置。
背景技术
电致发光显示器是一种自发光显示器，无需设置背光模组即可实现显示功能，使得电致发光显示器具有质轻便于携带等特点，具有较为广泛的应用前景。
电致发光显示器中的显示面板中一般包括多个像素，每个像素包括电连接的像素电路和发光单元，其中像素电路可以包括晶体管和电容，通常晶体管的栅极复用为电容的一个电极，位于晶体管的栅极和源/漏极之间的金属板作为电容的另一个电极。由于电容的两个电极的尺寸一般设置的较大，使得在显示面板出现弯折时，很容易导致电容的两个电极之间的绝缘层出现损坏或膜质劣化，使得绝缘层的绝缘效果降低，造成电容漏电产生漏电流，该漏电流会对晶体管的栅极电位造成不良影响，进而对发光单元的发光亮度造成影响，使得在低频显示状态时出现闪烁现象，降低显示效果。
基于此，如何消除闪烁现象，提高显示效果，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种显示面板、其制作方法及显示装置，用以消除闪烁现象，提高显示效果。
第一方面，本发明实施例提供了一种显示面板，包括：
衬底基板；
位于所述衬底基板之上的第一晶体管和存储电容，所述存储电容包括相对而置的第一极和第二极，所述第一极与所述第一晶体管的栅极在垂直于所述衬底基板表面的方向上具有重叠区域；
位于所述第一极与所述第一晶体管的栅极之间的第一绝缘层，所述第一绝缘层在所述重叠区域内具有多个第一通孔，所述第一极与所述第一晶体管的栅极通过所述第一通孔电连接；
其中，所述第一极背离所述衬底基板的一侧具有多个凹槽，所述第二极面向所述衬底基板的一侧具有多个凸起，所述凹槽、所述凸起、以及所述第一通孔在垂直于所述衬底基板表面的方向上重叠。
第二方面，本发明实施例提供了一种显示装置，包括：如本发明实施例提供的上述显示面板。
第三方面，本发明实施例提供了一种显示面板的制作方法，所述显示面板如本发明实施例提供的上述显示面板所述，该制作方法包括：
依次在衬底基板之上制作第一晶体管的栅极和第一绝缘层；
在所述第一绝缘层中制作多个第一通孔；
在形成有所述第一通孔的所述第一绝缘层的表面依次制作存储电容的第一极和第二极，使得所述第一极背离所述衬底基板的一侧形成多个凹槽，所述第二极面向所述衬底基板的一侧形成多个凸起；
其中，所述第一极与所述第一晶体管的栅极在垂直于所述衬底基板表面的方向上具有重叠区域，所述第一通孔位于所述重叠区域内，所述第一极与所述第一晶体管的栅极通过所述第一通孔电连接，所述凹槽、所述凸起、以及所述第一通孔在垂直于所述衬底基板表面的方向上重叠。
本发明有益效果如下：
本发明实施例提供的一种显示面板、其制作方法及显示装置，通过在位于第一极与第一晶体管的栅极之间的第一绝缘层中在重叠区域内设置多个第一通孔，且第一极背离衬底基板的一侧具有多个凹槽，第二极面向衬底基板的一侧具有多个凸起的基础上，凹槽、凸起、以及第一通孔在垂直于衬底基板表面的方向上重叠，一方面可以增加存储电容中第一极和第二极之间的相对面积，以增加存储电容的电容值，提高像素电路的性能；另一方面，通过设置凹槽、凸起和第一通孔，使得在弯折时存储电容具有较好的耐弯折能力，避免存储电容发生漏电的现象，进而消除因漏电引起的闪烁问题，从而提高了显示面板的显示效果。
附图说明
图1为本发明实施例中提供的一种显示面板的结构示意图；
图2为一种像素电路的结构示意图；
图3为重叠区域内第一通孔平行于衬底基板表面的平面上的一种截面形状；
图4为重叠区域内凹槽平行于衬底基板表面的平面上的截面形状；
图5为重叠区域内凸起平行于衬底基板表面的平面上的截面形状；
图6为重叠区域内第一通孔平行于衬底基板表面的平面上的另一种截面形状；
图7为重叠区域内第一通孔平行于衬底基板表面的平面上的又一种截面形状；
图8为重叠区域内第一通孔平行于衬底基板表面的平面上的再一种截面形状；
图9为本发明实施例中提供的另一种显示面板的结构示意图；
图10为本发明实施例中提供的又一种显示面板的结构示意图；
图11为本发明实施例中提供的显示面板的制作方法的流程图；
图12为本发明实施例中提供的一种显示装置的结构示意图。
其中，10-衬底基板，20-第一晶体管，20G-第一晶体管的栅极，20P-第一晶体管的有源层，20S-第一晶体管的源极，30-存储电容，31-第一极，31a-凹槽，32-第二极，32a-凸起，40-第一绝缘层，41-第一通孔，41a-第一分部，41b-第二分部，50-第二绝缘层，60-功能层，60a-凹陷，60b-第二通孔，61-第一无机膜层，62-第二无机膜层，63-第三无机膜层，64-第四无机膜层，65-第五无机膜层，70-平坦化层，80第二晶体管，80P-第二晶体管的有源层，80S-第二晶体管的源极，Q-重叠区域，m-有机膜结构，100-显示面板。
具体实施方式
下面将结合附图，对本发明实施例提供的一种显示面板、其制作方法及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种显示面板，如图1所示的一种显示面板的结构示意图，可以包括：
衬底基板10；
位于衬底基板10之上的第一晶体管20和存储电容30，存储电容30包括相对而置的第一极31和第二极32，第一极31与第一晶体管20的栅极20G在垂直于衬底基板10表面的方向(如F1方向)上具有重叠区域Q；
位于第一极31与第一晶体管20的栅极20G之间的第一绝缘层40，第一绝缘层40在重叠区域Q内具有多个第一通孔41，第一极31与第一晶体管20的栅极20G通过第一通孔41电连接；
其中，第一极31背离衬底基板10的一侧具有多个凹槽31a，第二极32面向衬底基板10的一侧具有多个凸起32a，凹槽31a、凸起32a、以及第一通孔41在垂直于衬底基板10表面的方向(如F1方向)上重叠。
说明一点，凹槽31a、凸起32a、以及第一通孔41在垂直于衬底基板10表面的方向上重叠，是由于：
在具有第一通孔41的第一绝缘层40表面形成第一极31时，由于在实际情况中第一极31的厚度相对较薄，所以在第一极31背离衬底基板10的一侧表面且对应第一通孔41所在区域会形成对应的凹槽31a。并且，若将位于第一极31与第二极32之间的绝缘层称之为第二绝缘层时，在实际情况中，该第二绝缘层的厚度同样也相对较薄，所以在第二绝缘层背离第一极31的一侧表面且对应凹槽31a所在区域会形成凹陷，此时在第二绝缘层之上形成第二极32时，使得第二极32面向衬底基板10的一侧表面具有凸起32a，该凸起32a与凹槽31a重叠，因此，凹槽31a、凸起32a、以及第一通孔41在垂直于衬底基板10表面的方向上重叠。
在实际情况中，显示面板包括呈阵列排布的多个像素，每个像素包括电连接的像素电路和发光单元，发光单元包括阳极、发光层和阴极，阳极与像素电路电连接，通过阳极和阴极可以分别向发光层中输入正电荷和负电荷，正电荷和负电荷在发光层中复合产生能量，产生的能量可以激发发光层中的发光材料发光，从而实现显示面板的显示功能。
其中，像素电路中一般包括多个开关晶体管、一个驱动晶体管、以及一个存储电容，如图2所示的一种像素电路的结构示意图，但像素电路的结构并不限于图2所示，此处只是举例说明而已。在图2中，驱动晶体管为M1，存储电容为Cst，其他晶体管均为开关晶体管，其中，存储电容Cst中的其中一个电极与驱动晶体管M1的栅极(即第二节点N2)电连接，所以存储电容Cst的电容值的大小影响着存储电容Cst的充电效率，进而影响像素电路的工作效率。
因此，在本发明实施例中，通过设置凹槽31a、凸起32a、以及第一通孔41，可以增加存储电容中第一极31和第二极32之间的相对面积，以增加存储电容的电容值，使得存储电容的充电效率增加，进而提高了像素电路的工作效率，从而提高了像素电路的性能。
并且，通过设置凹槽31a、凸起32a和第一通孔41，使得在弯折时存储电容具有较好的耐弯折能力，避免存储电容发生漏电的现象，进而消除因漏电引起的闪烁问题，从而提高了显示面板的显示效果。
在具体实施时，在本发明实施例中，凹槽、凸起、以及第一通孔在平行于衬底基板表面的平面上的截面形状可以均相同。
这是由于：
在前述内容中提到第一极和第二绝缘层的厚度一般较薄，所以在第一极背离衬底基板一侧的表面会形成凹槽，在第二极面向衬底基板的一侧表面会形成凸起，而凹槽、凸起、以及第一通孔在垂直于衬底基板表面的方向上是重叠的。
基于此，在平行于衬底基板表面的平面上，凹槽、凸起和第一通孔的截面形状均是相同的，只是截面形状的尺寸略有差别。
例如：如图3至图5所示，图3为重叠区域内第一通孔41平行于衬底基板10表面的平面上的一种截面形状，图4为重叠区域内凹槽31a平行于衬底基板10表面的平面上的截面形状，图5为重叠区域内凸起32a平行于衬底基板10表面的平面上的截面形状。
参见图3所示，第一通孔41的截面形状为长条形，宽度均为h1；参见图4所示，凹槽31a的截面形状也为长条形，宽度均为h2；参见图5所示，凸起32a的截面形状也为长条形，宽度均为h3，其中h1大于h2大于h3，也即，第一通孔41的截面形状的尺寸最大，凹槽31a的截面形状的尺寸次之，凸起32a的截面形状的尺寸最小。
也就是说，由于制作工艺、以及对各结构的厚度设置，使得凹槽31a、凸起32a和第一通孔41的截面形状均相同，而截面形状的尺寸大小略有不同。
具体地，在本发明实施例中，以第一通孔为例，在对第一通孔在平行于衬底基板表面的平面上的截面形状进行设置时，可以有以下几种：
第一种：
可选地，在本发明实施例中，第一通孔在平行于衬底基板表面的平面上的截面形状为长条状、折线状、波浪线状等，此时：
第一通孔沿第一方向延伸，且沿第二方向排列，第一方向和第二方向不同，且第一方向和第二方向均平行于衬底基板的表面。
例如，如图3所示，第一通孔41的截面形状均为长条形，且沿着F2方向延伸，沿着F3方向排列，F2方向与F3方向垂直，其中，F3方向可以看作是第二方向，F2方向可以看作是第一方向。同样地，凹槽31a和凸起的截面形状也均为长条形，且均沿着F2方向延伸，均沿着F3方向排列，F2方向与F3方向垂直，如图4和图5所示。
又例如，如图6所示，该图为重叠区域Q内第一通孔41平行于衬底基板10表面的平面上的另一种截面形状，第一通孔41的截面形状均为折线形，此时，第一通孔41包括连接的第一分部41a和第二分部41b，第一分部41a用41a表示，第二分部41b用41b表示，第一分部41a沿第一子方向F21延伸，第二分部41b沿第二子方向F22延伸，且各第一通孔41沿F3方向排列，其中，可以将F3方向看作是前述第二方向，将F21方向和F22方向看作是第一方向中的两个子方向。
如此，通过第一通孔的截面形状的设置，有利于提高存储电容的耐弯折能力，降低存储电容漏电的几率，同时，还可以大大增加第一极和第二极之间的正对面积，以提高存储电容的电容值，从而提高像素电路的性能。
具体地，在本发明实施例中，如果显示面板可以沿着F3方向弯折时，那么第一通孔的排列即为F3方向，也就是说，显示面板的弯折方向与各第一通孔的排列方向相同。
如此，可以大大增加存储电容耐弯折能力，从而有效提高存储电容的性能，大大降低存储电容漏电的几率，有效避免在低频显示时闪烁的问题出现，从而有效提高显示效果。
第二种：
可选地，在本发明实施例中，各第一通孔呈矩阵式排布。
例如，如图7和图8所示，图7为重叠区域Q内第一通孔41平行于衬底基板10表面的平面上的又一种截面形状，图8为重叠区域Q内第一通孔41平行于衬底基板10表面的平面上的再一种截面形状。
在图7和图8中，第一通孔41并不像上述第一种中介绍的那样贯通重叠区域Q，而是分散地设置在重叠区域Q内，且第一通孔41的截面形状可以为圆形、方形，当然还可以为三角形、多边形、椭圆形等其他形状，未给出图示。且各第一通孔41是呈矩阵式排列的。
如此，不管显示面板沿着何种方向进行弯折，该种结构基础上的存储电容均可以具有较高的耐弯折能力，并不会受到弯折方向的限制，大大提高该种结构的适用范围，具有较高的实用性。
说明一点，在本发明实施例中，各第一通孔41的截面形状可以是均相同的，如图7所示，当然还可以是部分第一通孔41的截面形状相同，部分第一通孔41的截面形状不相同，如图8所示，在此并不限定，只要能够提高存储电容的耐弯折能力，提高存储电容的电容值即可。
当然，在具体实施时，在对第一通孔41进行设置时，并不限于上述第一种和第二种，还可以是能够提高存储电容的耐弯折能力且提高存储电容的电容值的其他设置方式，在此并不限定。
在具体实施时，在本发明实施例中，第一通孔在平行于衬底基板表面的平面上的截面图形为第一图形，第一图形的最小宽度为1微米至3微米。
例如，如图3和图7所示，在图3中，第一通孔41的截面形状为长条形，此时第一图形即为长条形，对应的长条形的最小宽度即为h1，所以h1为1微米至3微米。
在图7中，第一通孔41的截面形状为圆形，此时第一图形即为圆形，对应的圆形的最小宽度即圆形的直径，用h1表示，所以h1为1微米至3微米。
需要说明的是，将第一图形的最小宽度设置为1微米至3微米的原因，在于：
若第一图形的最小宽度小于1微米时，可能会导致第一通孔的截面形状的尺寸过小，此时，在制作完第一极之后，可能会出现第一极背离衬底基板的一侧表面无法形成凹槽，那么第二极面向衬底基板的一侧表面也不会形成凸起，这样一来，就无法实现增加存储电容的电容值目的，所以以这种结构为基础的显示面板无法提高像素电路的性能。
若第一图形的最小宽度大于3微米时，第一通孔的尺寸是较大的。因第一通孔位于第一绝缘层中，工艺过程为：制作第一绝缘层、在第一绝缘层中制作第一通孔，也就是说，是通过对第一绝缘层进行刻蚀处理以得到第一通孔。若第一通孔的尺寸较大，势必会增加刻蚀的难度，即增加制作工艺的难度。同时，因第一通孔的尺寸较大，在刻蚀工艺中若精度控制出现偏差时，很容易对第一晶体管的栅极造成损坏，进而导致第一晶体管无法正常工作，影响像素电路的工作，最终导致更多的显示缺陷出现。
因此，基于上述原因，将第一图形的最小宽度设置为1微米至3微米，在提高显示面板的显示效果，提高像素电路的性能的同时，可以降低制作工艺的难度，提高显示面板的制作良率。
具体地，在本发明实施例中，相邻两个第一通孔41之间的间距为3微米至7微米，如图3和图7所示，h4表示相邻两个第一通孔41之间的间距。
如此，可以使得在制作过程中，各第一通孔41之间是具有间隙的，并不会因为制作工艺的限制而导致相邻第一通孔41连接，进而在显示面板弯折时，可以在一定程度上使得存储电容具有较优的耐弯折能力，从而有利于提高显示面板的显示效果和可靠性。
在具体实施时，在本发明实施例中，如图1所示，显示面板还包括：位于第一极31与第二极32之间的第二绝缘层50；
第一绝缘层40具有第一致密度，第二绝缘层50具有第二致密度，第一致密度小于第二致密度。
其中，第一绝缘层中可以但不限于包括氮化硅，因第一绝缘层的第一致密度较小，使得第一绝缘层中氮元素与硅元素之间具有较大的间隙，且第一绝缘层中各元素的排布较疏松。
第二绝缘层可以但不限于包括氮化硅，因第二绝缘层的第二致密度较大，使得第二绝缘层中氮元素与硅元素之间具有较小的间隙，且第一绝缘层中各元素的排布较紧密。
在现有技术中，是通过第一晶体管的栅极与图1中的第一极形成的存储电容，由于第一绝缘层中各元素的排布较疏松，在发生弯折时，第一绝缘层的绝缘性较差，很容易出现存储电容漏电的现象。若第一晶体管为图2中的驱动晶体管M1时，存储电容的漏电流会对驱动晶体管造成不良影响，进而影响流过LED的电流大小，在低频显示时，因一帧画面的时间较长，刷新的较慢，导致闪烁问题很明显。
若采用本发明实施例提供的显示面板的结构，在发生弯折时，因第二绝缘层中各元素的排布较紧密，使得第二绝缘层依然具有较强的绝缘性，可以避免存储电容漏电，进而避免对驱动晶体管造成不良影响，从而可以避免对流过LED的电流的影响，即使在低频显示时，可以有效消除闪烁问题，提高显示效果。
具体地，在本发明实施例中，第一绝缘层的厚度大于第二绝缘层的厚度。
如此，通过将第二绝缘层制作的较薄，可以降低第二绝缘层的刚性，从而在弯折时可以减少损坏，避免存储电容发生漏电。并且，第二绝缘层制作的较薄，可以使得第二极面向衬底基板一侧的凸起的高度(如图1中凸起沿着F1方向上的长度即为凸起的高度)更大，进而使得第一极与第二极具有较大的正对面积，从而提高存储电容的电容值，提高像素电路的性能。
可选地，在本发明实施例中，第一绝缘层的厚度为300纳米至800纳米；
第二绝缘层的厚度为100纳米至200纳米。
当然，在具体实施时，第一绝缘层的厚度和第二绝缘层的厚度，还可以设置为其他范围，可以根据实际情况而定，以满足各种应用场景的需要，提高设计的灵活性，只要能够提高存储电容的电容值且避免存储电容发生漏电即可。
说明一点，在显示面板中包括多个像素，每个像素包括像素电路，所以每个像素中存储电容均可以采用上述设置方式，以使显示面板具有较优的显示效果。
在具体实施时，在本发明实施例中，在显示面板还包括：依次设置于存储电容背离衬底基板一侧的功能层和平坦化层时，对于功能层的设置可以有以下几种设置情况：
情况1：
可选地，如图9所示的另一种显示面板的结构示意图，功能层面向衬底基板10一侧具有凹陷60a，凹陷60a在垂直于衬底基板10表面的方向(如F1方向)上与重叠区域Q交叠，凹陷60a中设置有有机膜结构m。
如此，通过将存储电容上方的部分结构制作为有机膜结构，可以通过有机膜结构在一定程度上增加重叠区域的耐弯折能力，且提高存储电容的耐弯折能力，进而避免存储电容发生漏电，提高显示面板的显示效果。
具体地，在本发明实施例中，有机膜结构与平坦化层70是不会直接接触的，但有机膜结构依然可以与平坦化层70采用相同的材质制作，如图9所示，凹陷60a内的结构的填充图案与平坦化层70的填充图案相同表示采用相同的材质制作。
因凹陷在制作时可以通过刻蚀工艺制作，所以凹陷的深度较小，可以降低凹陷的制作难度，从而降低显示面板的制作难度，提高显示面板的制作效率。
具体地，在本发明实施例中，功能层包括多个无机膜层，如图9所示，功能层包括：第一无机膜层61、第二无机膜层62、第三无机膜层63、第四无机膜层64、第五无机膜层65。
此时，凹陷位于第一无机膜层61、第二无机膜层62、第三无机膜层63中。
当然，凹陷的设置位置并不限于图9所示，还可以是功能层中的其他的膜层位置，在此并不限定。
具体地，在本发明实施例中，重叠区域落入凹陷所在的区域内。
也就是说，重叠区域的面积可以与凹陷所在区域的面积大小相同，未给出图示，还可以设置为重叠区域Q的面积大于凹陷所在区域C的面积，如图9所示，可以根据实际需要进行设置，以满足各种应用场景的需要，提高设计的灵活性。
情况2：
可选地，如图10所示的又一种显示面板的结构示意图，功能层60具有第二通孔60b，第二通孔60b在垂直于衬底基板10表面的方向(如F1方向)上与重叠区域Q交叠，第二通孔60b中设置有有机膜结构m。
如此，通过将存储电容上方的结构均制作为有机膜结构，可以通过有机膜结构大大增加重叠区域的耐弯折能力，且提高存储电容的耐弯折能力，进而避免存储电容发生漏电，提高显示面板的显示效果。
具体地，在本发明实施例中，如图10所示，有机膜结构m与平坦化层70直接接触，且有机膜结构m与平坦化层70的材料相同。
也就是说，在制作有机膜结构和平坦化层时，可以采用同一工艺制作而成，以减少工艺的制作步骤，降低制作难度，同时还可以提高存储电容的耐弯折能力。
具体地，在本发明实施例中，功能层包括多个无机膜层，如图10所示，功能层包括：第一无机膜层61、第二无机膜层62、第三无机膜层63、第四无机膜层64、第五无机膜层65。
其中，第二通孔贯穿功能层中的各无机膜层，以使得存储电容具有更大的耐弯折能力，从而大大提高显示面板的显示效果。
具体地，在本发明实施例中，重叠区域落入第二通孔所在的区域内。
也就是说，重叠区域的面积可以与第二通孔所在区域的面积大小相同，如图10所示，还可以设置为重叠区域的面积大于第二通孔所在区域的面积，未给出图示，可以根据实际需要进行设置，以满足各种应用场景的需要，提高设计的灵活性。
说明一点，不管是上述情况1，还是情况2，功能层中的包括的各无机膜层均为绝缘性的膜层，且各无机膜层包括的材料可以相同也可以不相同(其中，各无机膜层包括的具体材料可以是本领域技术人员所熟知的任何可以实现绝缘功能的材料，在此并不限定)，以避免各膜层中的结构产生相互干扰，保证各结构可以正常工作。
在实际情况中，像素电路可以但不限于如图2所示，包括6个晶体管，其中，晶体管T1、晶体管T2、晶体管T5、晶体管T7、晶体管T7均为P型晶体管，晶体管T3、晶体管T4均为N型晶体管，并且，P型晶体管可以采用低温多晶硅材料制作，N型晶体管可以采用透明金属氧化物(如铟镓锌氧化物，简写为IGZO)材料制作。
由于像素电路中包括两种类型的晶体管，所以在制作时，两种类型的晶体管可以设置为异层设置，如图10所示，在显示面板还包括第二晶体管80时，且第一晶体管20和第二晶体管80为两种类型的晶体管，此时：
第二晶体管80位于第一极31背离衬底基板10的一侧；
第二晶体管80的源20S/漏极与第一晶体管20的源80S/漏极异层设置。
说明一点，虽然本发明实施例中第二晶体管位于第一极背离衬底基板的一侧，第一晶体管位于第二极与衬底基板之间，使得显示面板需要设置较多的膜层，但是通过对第一通孔的设置，即使具有较多的膜层，依然可以使得存储电容具有较好的耐弯折能力，以避免存储电容产生漏电流引起闪烁的问题出现，从而提高显示面板的显示效果。
可选地，在本发明实施例中，如图10所示，第一晶体管20可以为P型晶体管，对应地第一晶体管20中的有源层20P的材料为多晶硅；
第二晶体管80可以为N型晶体管，对应地第二晶体管80中的有源层80P的材料为铟镓锌氧化物。
需要说明的是，将第一晶体管设置第二晶体管面向衬底基板的一侧，是由于：
第二晶体管的制作过程中要求的温度较低，如果温度过高会对第二晶体管的性能造成影响，而第一晶体管的制作过程中要求的温度与第二晶体管相比要高，所以首先采用较高的温度制作第一晶体管之后再制作第二晶体管，可以避免第二晶体管受到高温的影响，同时保证第一晶体管和第二晶体管具有较高的制作良率，从而保证显示面板具有较高的可靠性。
基于同一发明构思，本发明实施例提供了一种显示面板的制作方法，如图11所示的制作方法的流程图，显示面板如本发明实施例提供的上述显示面板，该制作方法包括：
S1101、依次在衬底基板之上制作第一晶体管的栅极和第一绝缘层；
S1102、在第一绝缘层中制作多个第一通孔；
S1103、在形成有第一通孔的第一绝缘层的表面依次制作存储电容的第一极和第二极，使得第一极背离衬底基板的一侧形成多个凹槽，第二极面向衬底基板的一侧形成多个凸起；
其中，第一极与第一晶体管的栅极在垂直于衬底基板表面的方向上具有重叠区域，第一通孔位于重叠区域内，第一极与第一晶体管的栅极通过第一通孔电连接，凹槽、凸起、以及第一通孔在垂直于衬底基板表面的方向上重叠。
在本发明实施例中，通过上述方法制作的显示面板，具有以下优势：
第一，可以增加存储电容中第一极和第二极之间的相对面积，以增加存储电容的电容值，提高像素电路的性能。
第二，通过设置凹槽、凸起和第一通孔，使得在弯折时存储电容具有较好的耐弯折能力，避免存储电容发生漏电的现象，进而消除因漏电引起的闪烁问题，从而提高了显示面板的显示效果。
第三，第一通孔的设置，一方面，可以实现第一极与第一晶体管的栅极之间的电连接，另一方面，使得第一极在覆盖第一通孔时，自然形成凹槽，利于简化工艺制程。
可选地，在本发明实施例中，还包括：
在第二极表面制作功能层；
在功能层中制作第二通孔，使得第二通孔在垂直于衬底基板表面的方向上与重叠区域交叠；
在第二通孔中填加有机膜结构；
在填加有有机膜结构的功能层表面制作平坦化层。
如此，通过将存储电容上方的结构均制作为有机膜结构，可以通过有机膜结构大大增加重叠区域的耐弯折能力，且提高存储电容的耐弯折能力，进而避免存储电容发生漏电，提高显示面板的显示效果。
其中，有机膜结构可以与平坦化层采用不同的材料制作而成，当然，也可以与平坦化层采用相同的材料制作而成，此时：
可选地，在本发明实施例中，对应的制作方法为：
在第二极表面制作功能层；
在功能层中制作第二通孔，使得第二通孔在垂直于衬底基板表面的方向上与重叠区域交叠；
在功能层上制作平坦化层，在第二通孔处，平坦化层填充第二通孔。
如此，在制作有机膜结构和平坦化层时，可以采用同一工艺制作而成，以减少工艺的制作步骤，降低制作难度，同时还可以提高存储电容的耐弯折能力。
基于同一发明构思，本发明实施例提供了一种显示装置，如图12所示的显示装置的结构示意图，包括：如本发明实施例提供的上述显示面板100。
可选地，该显示面板可以为电致发光显示面板。
在具体实施时，该显示装置可以为：手机(如图12所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。
本发明实施例提供了一种显示面板、其制作方法及显示装置，通过在位于第一极与第一晶体管的栅极之间的第一绝缘层中在重叠区域内设置多个第一通孔，且第一极背离衬底基板的一侧具有多个凹槽，第二极面向衬底基板的一侧具有多个凸起的基础上，凹槽、凸起、以及第一通孔在垂直于衬底基板表面的方向上重叠，一方面可以增加存储电容中第一极和第二极之间的相对面积，以增加存储电容的电容值，提高像素电路的性能；另一方面，通过设置凹槽、凸起和第一通孔，使得在弯折时存储电容具有较好的耐弯折能力，避免存储电容发生漏电的现象，进而消除因漏电引起的闪烁问题，从而提高了显示面板的显示效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种显示面板，其特征在于，包括：
衬底基板；
位于所述衬底基板之上的第一晶体管和存储电容，所述存储电容包括相对而置的第一极和第二极，所述第一极与所述第一晶体管的栅极在垂直于所述衬底基板表面的方向上具有重叠区域；
位于所述第一极与所述第一晶体管的栅极之间的第一绝缘层，所述第一绝缘层在所述重叠区域内具有多个第一通孔，所述第一极与所述第一晶体管的栅极通过所述第一通孔电连接；
其中，所述第一极背离所述衬底基板的一侧具有多个凹槽，所述第二极面向所述衬底基板的一侧具有多个凸起，所述凹槽、所述凸起、以及所述第一通孔在垂直于所述衬底基板表面的方向上重叠。
2.如权利要求1所述的显示面板，其特征在于，所述凹槽、所述凸起、以及所述第一通孔在平行于所述衬底基板表面的平面上的截面形状均相同。
3.如权利要求2所述的显示面板，其特征在于，所述第一通孔沿第一方向延伸，且沿第二方向排列，所述第一方向和所述第二方向不同，且所述第一方向和所述第二方向均平行于所述衬底基板的表面。
4.如权利要求2所述的显示面板，其特征在于，各所述第一通孔呈矩阵式排布。
5.如权利要求1所述的显示面板，其特征在于，所述第一通孔在平行于所述衬底基板表面的平面上的截面图形为第一图形，所述第一图形的最小宽度为1微米至3微米。
6.如权利要求1所述的显示面板，其特征在于，相邻两个所述第一通孔之间的间距为3微米至7微米。
7.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：位于所述第一极与所述第二极之间的第二绝缘层；
所述第一绝缘层具有第一致密度，所述第二绝缘层具有第二致密度，所述第一致密度小于所述第二致密度。
8.如权利要求7所述的显示面板，其特征在于，所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
9.如权利要求8所述的显示面板，其特征在于，所述第一绝缘层的厚度为300纳米至800纳米；
所述第二绝缘层的厚度为100纳米至200纳米。
10.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：依次设置于所述存储电容背离所述衬底基板一侧的功能层和平坦化层；
其中，所述功能层具有第二通孔，所述第二通孔在垂直于所述衬底基板表面的方向上与所述重叠区域交叠，所述第二通孔中设置有有机膜结构。
11.如权利要求10所述的显示面板，其特征在于，所述有机膜结构与所述平坦化层直接接触，且所述有机膜结构与所述平坦化层的材料相同。
12.如权利要求10所述的显示面板，其特征在于，所述重叠区域落入所述第二通孔所在的区域内。
13.如权利要求10所述的显示面板，其特征在于，所述功能层包括多个无机膜层。
14.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括第二晶体管；
所述第二晶体管位于所述第一极背离所述衬底基板的一侧；
所述第二晶体管的源/漏极与所述第一晶体管的源/漏极异层设置。
15.如权利要求14所述的显示面板，其特征在于，
所述第一晶体管中的有源层的材料为多晶硅，所述第二晶体管中的有源层的材料为铟镓锌氧化物。
16.一种显示装置，其特征在于，包括：如权利要求1-15任一项所述的显示面板。
17.一种显示面板的制作方法，其特征在于，所述显示面板如权利要求1-15任一项所述，该制作方法包括：
依次在衬底基板之上制作第一晶体管的栅极和第一绝缘层；
在所述第一绝缘层中制作多个第一通孔；
在形成有所述第一通孔的所述第一绝缘层的表面依次制作存储电容的第一极和第二极，使得所述第一极背离所述衬底基板的一侧形成多个凹槽，所述第二极面向所述衬底基板的一侧形成多个凸起；
其中，所述第一极与所述第一晶体管的栅极在垂直于所述衬底基板表面的方向上具有重叠区域，所述第一通孔位于所述重叠区域内，所述第一极与所述第一晶体管的栅极通过所述第一通孔电连接，所述凹槽、所述凸起、以及所述第一通孔在垂直于所述衬底基板表面的方向上重叠。
18.如权利要求17所述的制作方法，其特征在于，还包括：
在所述第二极表面制作功能层；
在所述功能层中制作第二通孔，使得所述第二通孔在垂直于所述衬底基板表面的方向上与所述重叠区域交叠；
在所述第二通孔中填加有机膜结构；
在填加有所述有机膜结构的所述功能层表面制作平坦化层。
19.如权利要求17所述的制作方法，其特征在于，还包括：
在所述第二极表面制作功能层；
在所述功能层中制作第二通孔，使得所述第二通孔在垂直于所述衬底基板表面的方向上与所述重叠区域交叠；
在所述功能层上制作平坦化层，在所述第二通孔处，所述平坦化层填充所述第二通孔。
CN201911056030.3A 2019-10-31 2019-10-31 一种显示面板、其制作方法及显示装置 Active CN110752222B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911056030.3A CN110752222B (zh) 2019-10-31 2019-10-31 一种显示面板、其制作方法及显示装置
US16/821,317 US11063105B2 (en) 2019-10-31 2020-03-17 Display panel and fabrication method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911056030.3A CN110752222B (zh) 2019-10-31 2019-10-31 一种显示面板、其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN110752222A CN110752222A (zh) 2020-02-04
CN110752222B true CN110752222B (zh) 2021-11-26

Family

ID=69281675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911056030.3A Active CN110752222B (zh) 2019-10-31 2019-10-31 一种显示面板、其制作方法及显示装置

Country Status (2)

Country Link
US (1) US11063105B2 (zh)
CN (1) CN110752222B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
CN112233557B (zh) * 2020-10-29 2022-06-24 厦门天马微电子有限公司 柔性显示装置及其控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284480A (ja) * 1997-02-04 1998-10-23 Matsushita Electron Corp 半導体装置及びその製造方法
CN1790140A (zh) * 2004-12-14 2006-06-21 三星电子株式会社 薄膜晶体管阵列面板及其修理方法
CN101290437A (zh) * 2007-04-17 2008-10-22 爱普生映像元器件有限公司 液晶显示装置
KR20110079452A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN107887413A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示设备
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109742113A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 一种阵列基板、其制备方法及相关装置
CN109786430A (zh) * 2019-02-22 2019-05-21 京东方科技集团股份有限公司 一种柔性显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101764272B1 (ko) 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN103985736A (zh) * 2014-04-30 2014-08-13 京东方科技集团股份有限公司 Amoled阵列基板及制作方法和显示装置
KR102425426B1 (ko) 2015-07-23 2022-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN206162006U (zh) * 2016-11-15 2017-05-10 上海中航光电子有限公司 显示面板及显示装置
JP6891502B2 (ja) * 2017-01-16 2021-06-18 セイコーエプソン株式会社 電気光学装置、電子機器
CN108806572A (zh) * 2017-05-05 2018-11-13 元太科技工业股份有限公司 像素结构
US10217794B2 (en) * 2017-05-24 2019-02-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR20210010686A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
US10916613B1 (en) * 2019-07-26 2021-02-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and OLED display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284480A (ja) * 1997-02-04 1998-10-23 Matsushita Electron Corp 半導体装置及びその製造方法
CN1790140A (zh) * 2004-12-14 2006-06-21 三星电子株式会社 薄膜晶体管阵列面板及其修理方法
CN101290437A (zh) * 2007-04-17 2008-10-22 爱普生映像元器件有限公司 液晶显示装置
KR20110079452A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
CN104350532A (zh) * 2012-06-15 2015-02-11 索尼公司 显示装置、半导体装置和制造显示装置的方法
CN107887413A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示设备
CN106647059A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN108493198A (zh) * 2018-04-11 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109742113A (zh) * 2019-01-08 2019-05-10 京东方科技集团股份有限公司 一种阵列基板、其制备方法及相关装置
CN109786430A (zh) * 2019-02-22 2019-05-21 京东方科技集团股份有限公司 一种柔性显示面板及显示装置

Also Published As

Publication number Publication date
US20210134915A1 (en) 2021-05-06
CN110752222A (zh) 2020-02-04
US11063105B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
JP6959337B2 (ja) 表示パネル及びその製造方法
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN107994058B (zh) 显示基板及其制造方法、显示面板及其封装方法
CN107808935B (zh) 有机发光显示面板和显示装置
CN110752222B (zh) 一种显示面板、其制作方法及显示装置
CN103839965A (zh) 有机发光二极管显示装置及其制造方法
CN108717939B (zh) 静电释放保护电路、阵列基板和显示装置
CN109935622B (zh) 阵列基板、显示面板、显示装置和阵列基板的制作方法
CN110797356B (zh) 一种阵列基板及显示装置
US11216098B2 (en) OLED display panel and method for manufacturing same, and display apparatus
CN111540771A (zh) Oled阵列基板、显示面板及显示装置
WO2022246886A1 (zh) 阵列基板及其制备方法
US11204530B2 (en) Array substrate and display device
CN116600612B (zh) 显示面板、显示装置及显示面板的制备方法
CN112768497B (zh) 一种阵列基板及其制备方法、显示面板
CN111081721B (zh) 显示面板及显示装置
CN111710789A (zh) 显示面板、显示面板的制造方法及显示装置
KR20110070167A (ko) 유기전계 발광소자
CN111028687B (zh) 一种显示面板及显示装置
CN108346668B (zh) 一种显示基板及其制造方法、显示器件
US9818739B2 (en) Array substrate and manufacturing method thereof, and a display device
CN114188389B (zh) Tft阵列基板及其制作方法、oled显示面板
US11462607B2 (en) Display substrate, method of manufacturing the same and display device
CN220065706U (zh) 薄膜晶体管、驱动电路、显示面板以及显示装置
CN111312780B (zh) 一种具有高开口率的显示面板及其制作方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant