CN107887413A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN107887413A
CN107887413A CN201710888872.XA CN201710888872A CN107887413A CN 107887413 A CN107887413 A CN 107887413A CN 201710888872 A CN201710888872 A CN 201710888872A CN 107887413 A CN107887413 A CN 107887413A
Authority
CN
China
Prior art keywords
electrode
transistor
insulating barrier
display device
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710888872.XA
Other languages
English (en)
Other versions
CN107887413B (zh
Inventor
梁容豪
梁熙元
崔洛初
申晃燮
李骏熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107887413A publication Critical patent/CN107887413A/zh
Application granted granted Critical
Publication of CN107887413B publication Critical patent/CN107887413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示设备。该显示设备包括：扫描线，主要在第一方向上延伸，被设置在基板上，并传送扫描信号；数据线，主要在与第一方向交叉的第二方向上延伸并传送数据信号；驱动电压线，主要在第二方向上延伸并传送驱动电压；多个晶体管，包括第一晶体管和第二晶体管，其中第二晶体管连接到扫描线和数据线，并且第一晶体管连接到第二晶体管；发光元件，连接到多个晶体管；以及存储电容器，设置在基板与第一晶体管的有源图案之间，存储电容器包括设置在基板上的第一电极和至少部分地与第一电极重叠的第二电极。第一绝缘层设置在第一电极和第二电极之间。

Description

显示设备
相关申请的交叉引用
本申请要求于2016年9月30日提交到韩国知识产权局的韩国专利申请第10-2016-0126808号的优先权，其公开通过引用被整体并入本文。
技术领域
本发明涉及一种显示设备，更具体地，涉及一种显示设备及其制造方法。
背景技术
随着对显示面板的关注以及对包括显示面板的便携式设备的需求增加，正在对显示设备展开研究。
近来，随着对高分辨率显示面板的需求增加，像素的尺寸正在减小。此外，包括在像素中的电路的结构的复杂性正在增加。
发明内容
根据本发明的示例性实施例，一种显示设备包括：扫描线，主要在第一方向上延伸并被设置在基板上，扫描线传送扫描信号；数据线，主要在与第一方向交叉的第二方向上延伸，数据线传送数据信号；驱动电压线，主要在第二方向上延伸，驱动电压线传送驱动电压；多个晶体管，包括第一晶体管和第二晶体管，其中第二晶体管连接到扫描线和数据线，并且第一晶体管连接到第二晶体管；发光元件，连接到多个晶体管；以及存储电容器，设置在基板与第一晶体管的有源图案之间，存储电容器包括设置在基板上的第一电极和至少部分地与第一电极重叠的第二电极。第一绝缘层设置在第一电极和第二电极之间。
附图说明
通过结合附图详细描述本发明的示例性实施例，本发明的上述以及其他特征将变得更加明显，其中：
图1是示出根据本发明的示例性实施例的显示设备的图；
图2是根据本发明的示例性实施例的图1所示的像素的电路图；
图3是示出根据本发明的示例性实施例的图2的像素的平面图；
图4是更详细地示出根据本发明的示例性实施例的图3的像素的平面图；
图5是根据本发明的示例性实施例的沿图4的线I-I'截取的剖视图；
图6A、图7A、图8A、图9A、图10A和图11A是示出根据本发明的示例性实施例的图4的像素的每层的部件的平面图；
图6B、图7B、图8B、图9B、图10B和图11B是顺序地示出根据本发明的示例性实施例的图5的像素的制造方法的剖视图；
图12是示出根据本发明的示例性实施例的图4的像素的剖视图；
图13是示出根据本发明的示例性实施例的图2的像素的平面图；
图14是示出根据本发明的示例性实施例的沿图13的线II-II'截取的剖视图；
图15是示出根据本发明的示例性实施例的图2的像素的平面图；
图16是示出根据本发明的示例性实施例的沿图15的线III-III'截取的剖视图。
具体实施方式
将在下文中参考附图来更全面地描述本发明的示例性实施例。然而，本发明可以以不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。在整个说明书中相同的附图标记可以指代相同的元件。为了简洁起见，可以省略对元件的重复说明。为了清楚起见，附图中所示的元件的尺寸或比例可以被夸大。
还将理解，当一个元件被称为在另一元件“上”时，它可以直接在另一元件上，或者也可以存在中间元件。
图1是示出根据本发明的示性例实施例的显示设备的图。
参考图1，显示设备可以包括扫描驱动器110、数据驱动器120、包含像素PXL的像素单元130、以及时序控制器150。
像素单元130包括位于由扫描线S1至Sn和数据线D1至Dm限定的区域中的像素PXL。在图1中，示出了像素单元130包括m×n个像素PXL(m和n是正整数)。像素PXL被供应有来自电路的第一电源ELVDD和第二电源ELVSS。在本发明的示例性实施例中，第二电源ELVSS可以被设置为具有比第一电源ELVDD低的电压。像素PXL被供应有数据信号，同时以水平线为单位被选择。水平线单位可以与扫描线S1至Sn对应，并且可以通过供应给扫描线S1至Sn的扫描信号被选择。被供应有数据信号的像素PXL中的每个以预定亮度来产生光，同时控制从第一电源ELVDD经由发光元件OLED而流入第二电源ELVSS的电流量。流过发光元件OLED的电流可以取决于数据信号。图1所示的像素单元130中的像素PXL中的每个可以是被包括在单位像素中的子像素。例如，像素PXL中的每个可以是产生红光、绿光、蓝光或白光的子像素，但本发明不限于此。
时序控制器150基于从另一电路供应的同步信号来产生数据驱动控制信号DCS和扫描驱动控制信号SCS。从时序控制器150产生的数据驱动控制信号DCS被供应给数据驱动器120。从时序控制器150产生的扫描驱动控制信号SCS被供应给扫描驱动器110。此外，时序控制器150重新排列从另一电路供应的数据，并将重新排列后的数据Data供应给数据驱动器120。
扫描驱动控制信号SCS可以包括起始脉冲和时钟信号。起始脉冲控制扫描信号和发光控制信号的第一时序。时钟信号用于将起始脉冲移位。
数据驱动控制信号DCS可以包括源起始脉冲和时钟信号。源起始脉冲控制数据的采样起始点。时钟信号用于控制采样操作。
扫描驱动器110被供应有来自时序控制器150的扫描驱动控制信号SCS。被供应有扫描驱动控制信号SCS的扫描驱动器110将扫描信号供应给扫描线S1至Sn。例如，扫描驱动器110可以将扫描信号顺序地供应给扫描线S1至Sn。当扫描信号被顺序地供应给扫描线S1至Sn时，像素PXL以水平线为单位被选择。
此外，被供应有扫描驱动控制信号SCS的扫描驱动器110将发光控制信号供应给发光控制线E1至En。例如，扫描驱动器110可以将发光控制信号顺序地供应给发光控制线E1至En。发光控制信号用于控制像素PXL的发光时间。例如，发光控制信号可以被设置为具有比扫描信号宽的宽度。例如，扫描驱动器110可以将扫描信号供应给第(i-1)(i为正整数)扫描线Si-1和第i扫描线Si，使得扫描信号与被供应给第i发光控制线Ei的发光控制信号重叠。
数据驱动器120通过使用数据驱动控制信号DCS而将数据信号供应给数据线D1至Dm。供应给数据线D1至Dm的数据信号被供应给通过使用扫描信号而被选择的像素PXL。例如，数据驱动器120可以将数据信号供应给数据线D1至Dm，使得数据信号与扫描信号同步。
图2是根据本发明的示例性实施例的图1所示的像素PXL的电路图。图2中示出了位于第i(i为小于n的正整数)行且第j(j为小于m的正整数)列的像素PXL。
参考图1和图2，像素PXL可以包括发光元件OLED、第一晶体管T1至第七晶体管T7、以及存储电容器Cst。
发光元件OLED的阳极经由第六晶体管T6连接到第一晶体管T1，并且发光元件OLED的阴极连接到第二电源ELVSS。发光元件OLED可以基于从第一晶体管T1供应的电流量来产生具有预定亮度的光。在这种情况下，第一电源ELVDD可以被设置为比第二电源ELVSS高的电压，使得电流可以流入发光元件OLED。
第七晶体管T7连接在初始化电源Vint与发光元件OLED的阳极之间。第七晶体管T7的栅电极连接到第(i-1)扫描线Si-1。当第(i-1)扫描信号被供应给第(i-1)扫描线Si-1时，第七晶体管T7导通，以将初始化电源Vint的电压供应给发光元件OLED的阳极。初始化电源Vint可以被设置为比数据信号低的电压，但本发明不限于此。
第六晶体管T6位于第一晶体管T1和发光元件OLED之间。第六晶体管T6可以连接到第一晶体管T1和发光元件OLED中的每个。第六晶体管T6的栅电极连接到第i发光控制线Ei。当第i发光控制信号被供应给第i发光控制线Ei时，第六晶体管T6截止，否则导通。
第五晶体管T5位于第一电源ELVDD和第一晶体管T1之间。第五晶体管T5可以连接到第一电源ELVDD和第一晶体管T1中的每个。第五晶体管T5的栅电极连接到第i发光控制线Ei。当第i发光控制信号被供应给第i发光控制线Ei时，第五晶体管T5截止，否则导通。
第一晶体管(例如，驱动晶体管)T1的第一电极经由第五晶体管T5被连接到第一电源ELVDD，并且第一晶体管T1的第二电极经由第六晶体管T6被连接到发光元件OLED的阳极。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1基于第一节点N1的电压来控制从第一电源ELVDD经由发光元件OLED而流到第二电源ELVSS的电流量。
第三晶体管T3位于第一晶体管T1和第一节点N1之间。第三晶体管T3可以连接到第一晶体管T1和第一节点N1中的每个。当第i扫描信号被供应给第i扫描线Si时，第三晶体管T3导通，以允许第一晶体管T1的第二电极被电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管接法连接。
第四晶体管T4位于第一节点N1和初始化电源Vint之间。第四晶体管T4可以连接到第一节点N1和初始化电源Vint中的每个。当第(i-1)扫描信号被供应给第(i-1)扫描线Si-1时，第四晶体管T4导通，以将初始化电源Vint的电压供应给第一节点N1。
第二晶体管(例如开关晶体管)T2位于第j数据线Dj和第一晶体管T1之间。第二晶体管T2可以连接到第j数据线Dj和第一晶体管T1的第一电极中的每个。此外，当第i扫描信号被供应给第i扫描线时，第二晶体管T2导通，以允许第j数据线Dj被电连接到第一晶体管T1的第一电极。第二晶体管T2响应于通过第i扫描线Si供应的第i扫描信号而导通，以执行将从第j数据线Dj提供的数据信号传送到第一晶体管T1的第一电极的开关操作。
存储电容器Cst位于第一电源ELVDD和第一节点N1之间。存储电容器Cst可以连接到第一电源ELVDD和第一节点N1中的每个。存储电容器Cst存储与第j数据信号对应的电压以及第一晶体管T1的阈值电压。
图3是示出根据本发明的示例性实施例的图2的像素的平面图。图4是更详细地示出根据本发明的示例性实施例的图3的像素的平面图。图5是根据本发明的示例性实施例的沿图4的线I-I'截取的剖视图。在图3和图4中示出了扫描线、发光控制线、电源线以及数据线。在图3和图4中，为了便于描述，第(i-1)行上的扫描线可以被称为“第一扫描线S1”，第i行上的扫描线可以被称为“第二扫描线S2”，第j列上的数据线可以被称为“数据线D1”，第i行上的发光控制线可以被称为“发光控制线EL”，第j列上的电源线可以称为“电源线PL”。
参考图2至图5，显示设备包括基底基板BS、线路部分、以及像素PXL。
基底基板BS可以包括诸如玻璃、有机聚合物或石英等绝缘材料。基底基板BS可以包括柔性材料并且可以是可弯曲的和/或可折叠的。基底基板BS可以具有单层结构或多层结构。
例如，基底基板BS可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和/或乙酸丙酸纤维素。然而，包括在基底基板BS中的材料可以进行各种改变。
线路部分向每个像素PXL提供信号，并且包括扫描线S1和S2、数据线D1、发光控制线EL、电源线PL、初始化电源线IPL、以及辅助电源线APL。
扫描线在第一方向DR1上延伸，并且包括沿着与第一方向DR1交叉的第二方向DR2被顺序地排列的第一扫描线S1和第二扫描线S2。扫描信号被提供给扫描线。第(i-1)扫描信号被施加到第一扫描线S1，并且第i扫描信号被施加到第二扫描线S2。
发光控制线EL在第一方向DR1上延伸，并且可以在第二扫描线S2的上侧与第二扫描线S2间隔开。发光控制信号被施加到发光控制线EL。
电源线PL沿着第二方向DR2延伸，并且可以与数据线D1间隔开。电源线PL可以在相对于第二方向DR2倾斜的方向上部分地弯曲。然而，电源线PL可以完全地沿着第二方向DR2设置。第一电源被施加到电源线PL。
初始化电源线IPL沿着第一方向DR1延伸，并且可以在第一扫描线S1的下侧与第一扫描线S1间隔开。
辅助电源线APL通过第一接触孔CH1被电连接到电源线PL。因此，第一电源被施加到辅助电源线APL。
在平面图中，辅助电源线APL可以包括从存储电容器Cst的下电极LE突出的第一区域APLa和第二区域APLb。第一区域APLa可以基本上在与第一扫描线S1和第二扫描线S2相同的方向上延伸，例如在第一方向DR1上延伸。第二区域APLb可以基本上在与数据线D1相同的方向上延伸，例如在第二方向DR2上延伸。在本发明的示例性实施例中，辅助电源线APL的第一区域APLa和第二区域APLb可以以网格形式设置在基底基板BS上。当第一电源以网格形式被提供给辅助电源线APL时，可以将第一电源均匀地提供给显示设备的像素单元(参见图1的130)。因此，显示设备可以在像素单元130的整个区域上具有均匀的亮度。
每个像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光元件OLED、以及桥接图案。
第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1、以及连接线CNL。
第一栅电极GE1连接到第三晶体管T3的第三漏电极和第四晶体管T4的第四漏电极。连接线CNL将第一栅电极GE1连接到第三漏电极和第四漏电极中的每个。连接线CNL通过第二接触孔CH2将第一栅电极GE1连接到第三漏电极和第四漏电极中的每个。
在平面图中，第一栅电极GE1沿着第二方向DR2延伸，并且可以与存储电容器Cst的上电极UE一体形成。例如，第一栅电极GE1可以与上电极UE设置在同一层中。
在本发明的示例性实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以包括未掺杂或掺杂有杂质的半导体层。第一源电极SE1和第一漏电极DE1可以包括掺杂有杂质的半导体层，并且第一有源图案ACT1可以包括未掺杂有杂质的半导体层。
第一有源图案ACT1可以具有在预定方向上延伸的棒状，但本发明不限于此。例如，第一有源图案ACT1可以具有沿着其主要延伸的方向多次弯曲的形状。在平面图中，第一有源图案ACT1可以与第一栅电极GE1部分地重叠。
第一源电极SE1连接到第一有源图案ACT1的第一端，并且连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5中的每个。第一漏电极DE1连接到第一有源图案ACT1的第二端，并且连接到第三晶体管T3的第三源电极和第六晶体管T6的第六源电极SE6中的每个。
第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2、以及第二漏电极DE2。
第二栅电极GE2连接到第二扫描线S2。第二栅电极GE2可以被设置为第二扫描线S2的一部分，但本发明不限于此。例如，第二栅电极GE2可以被设置为从第二扫描线S2突出的形状。在本发明的示例性实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以包括未掺杂或掺杂有杂质的半导体层。第二有源图案ACT2对应于与第二栅电极GE2重叠的部分。第二源电极SE2的第一端连接到第二有源图案ACT2，并且第二源电极SE2的第二端通过第六接触孔CH6连接到数据线D1。第二漏电极DE2的第一端连接到第二有源图案ACT2，并且第二漏电极DE2的第二端连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以以双栅结构设置以防止泄漏电流。例如，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a、以及第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b、以及第3b漏电极DE3b。以下，为了便于说明，第3a栅电极GE3a和第3b栅电极GE3b可以被称为第三栅电极，第3a有源图案ACT3a和第3b有源图案ACT3b可以被称为第三有源图案，第3a源电极SE3a和第3b源电极SE3b可以被称为第三源电极，第3a漏电极DE3a和第3b漏电极DE3b可以被称为第三漏电极。
第三栅电极连接到第二扫描线S2。第三栅电极被设置为第二扫描线S2的一部分，或者被设置为从第二扫描线S2突出的形状。在本发明的示例性实施例中，第三有源图案AC3、第三源电极和第三漏电极可以包括未掺杂或掺杂有杂质的半导体层。第三源电极和第三漏电极可以包括掺杂有杂质的半导体层，并且第三有源图案可以包括未掺杂有杂质的半导体层。第三有源图案对应于与第三栅电极重叠的部分。第三源电极的第一端连接到第三有源图案，并且第三源电极的第二端连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极的第一端连接到第三有源图案，并且第三漏电极的第二端连接到第四晶体管T4的第四漏电极。此外，第三漏电极通过连接线CNL以及第二接触孔CH2被连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以以双栅结构设置以防止泄漏电流。例如，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a、以及第4a漏电极DE4a。第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b、以及第4b漏电极DE4b。以下，为了便于说明，第4a栅电极GE4a和第4b栅电极GE4b可以被称为第四栅电极，第4a有源图案ACT4a和第4b有源图案ACT4b可以被称为第四有源图案，第4a源电极SE4a和第4b源电极SE4b可以被称为第四源电极，第4a漏电极DE4a和第4b漏电极DE4b可以被称为第四漏电极。
第四栅电极连接到第一扫描线S1。第四栅电极被设置为第一扫描线S1的一部分或者被设置为从第一扫描线S1突出的形状。在本发明的示例性实施例中，第四有源图案、第四源电极和第四漏电极可以包括未掺杂或掺杂有杂质的半导体层。第四源电极和第四漏电极可以包括掺杂有杂质的半导体层，并且第四有源图案可以包括未掺杂有杂质的半导体层。第四有源图案对应于与第四栅电极重叠的部分。第四源电极的第一端连接到第四有源图案，并且第四源电极的第二端连接到初始化电源线IPL和第七晶体管T7的第七漏电极DE7。由于第二桥接图案BRP2被设置在第四源电极和初始化电源线IPL之间，因此第二桥接图案BRP2的第一端通过第八接触孔CH8被连接到第四源电极，并且第二桥接图案BRP2的第二端通过第七接触孔CH7被连接到初始化电源线IPL。第四漏电极的第一端连接到第四有源图案，并且第四漏电极的第二端连接到第三晶体管T3的第三漏电极。此外，第四漏电极通过连接线CNL以及第二接触孔CH2被连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5、以及第五漏电极DE5。
第五栅电极GE5连接到发光控制线EL。第五栅电极GE5被设置为发光控制线EL的一部分或者被设置为从发光控制线EL突出的形状。在本发明的示例性实施例中，第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以包括未掺杂或掺杂有杂质的半导体层。第五源电极SE5和第五漏电极DE5可以包括掺杂有杂质的半导体层，并且第五有源图案ACT5可以包括未掺杂有杂质的半导体层。第五有源图案ACT5对应于与第五栅电极GE5重叠的部分。第五源电极SE5的第一端连接到第五有源图案ACT5，并且第五源电极SE5的第二端通过第五接触孔CH5被连接到电源线PL。第五漏电极DE5的第一端连接到第五有源图案ACT5，并且第五漏电极DE5的第二端连接到第一晶体管T1的第一源电极SE1和第二端晶体管T2的第二漏电极DE2。
第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6连接到发光控制线EL。第六栅电极GE6被设置为发光控制线EL的一部分或者被设置为从发光控制线EL突出的形状。在本发明的示例性实施例中，第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以包括掺杂有或未掺杂有杂质的半导体层。第六源电极SE6和第六漏电极DE6可以包括掺杂有杂质的半导体层，并且第六有源图案ACT6可以包括未掺杂有杂质的半导体层。第六有源图案ACT6对应于与第六栅电极GE6重叠的部分。第六源电极SE6的第一端连接到第六有源图案ACT6，并且第六源电极SE6的第二端连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极。第六漏电极DE6的第一端连接到第六有源图案ACT6，并且第六漏电极DE6的第二端连接到前一行像素的第七晶体管T7的第七源电极SE7。
第七晶体管T7包括第七栅电极GE7、第七有源图案AC7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7连接到第一扫描线S1。第七栅电极GE7被设置为第一扫描线S1的一部分或者被设置为从第一扫描线S1突出的形状。在本发明的示例性实施例中，第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以包括未掺杂或掺杂有杂质的半导体层。第七源电极SE7和第七漏电极DE7可以包括掺杂有杂质的半导体层，并且第七有源图案ACT7可以包括未掺杂有杂质的半导体层。第七有源图案ACT7的第一端对应于与第七栅电极GE7重叠的部分。第七源电极SE7的第一端连接到第七有源图案ACT7，并且第七源电极SE7的第二端连接到设置在相邻行中的像素的第六晶体管T6的第六漏电极DE6。第七漏电极DE7的第一端连接到第七有源图案ACT7，第七漏电极DE7的第二端连接到初始化电源线IPL。
此外，第七漏电极DE7连接到第四晶体管T4的第四源电极。第七漏电极DE7和初始化电源线IPL可以通过第二桥接图案BRP2、第七接触孔CH7和第八接触孔CH8被连接。
存储电容器Cst包括下电极LE和上电极UE。
下电极LE与辅助电源线APL设置在同一层中，并且可以与辅助电源线APL一体形成。因此，下电极LE通过辅助电源线APL以及第一接触孔CH1被电连接到电源线PL。因此，可以将具有与第一电源相同电平的电压施加到下电极LE。下电极LE可以设置在基底基板BS和上电极UE之间。
上电极UE可以用第一晶体管T1的第一栅电极GE1来形成。上电极UE可以与第一栅电极GE1一体形成，并且在平面图中部分地与下电极LE重叠。上电极UE和下电极LE的重叠区域增加，从而可以增加存储电容器Cst的电容。
上电极UE的一部分可以沿第二方向DR2延伸。沿着第二方向DR2延伸的上电极UE的一部分可以是第一栅电极GE1。此外，在平面图中第一栅电极GE1的一部分可以不与下电极LE重叠。例如，第二接触孔CH2可以设置在下电极LE与第一栅电极GE1的一部分彼此互不重叠的区域中。例如，第二接触孔CH2可以不设置在存储电容器Cst的作为下电极LE与上电极UE彼此重叠的区域的区域中。
与根据一方法的接触孔被设置在存储电容器Cst的区域中以将驱动晶体管连接到连接线的显示设备相比，在根据本发明的示例性实施例的显示设备中，第二接触孔CH2被设置在上电极UE与下电极LE彼此互不重叠的区域中。因此，可以降低设置有存储电容器Cst的区域的空间和/或结构局限性(例如，结构的复杂性)。由于降低了设置有存储电容器Cst的区域的空间和/或结构局限性，因此可以快速且有效地制造具有高分辨率的显示设备。
发光元件OLED包括阳极电极AD、阴极电极CD、以及设置在阳极电极AD和阴极电极CD之间的发光层EML。
阳极电极AD设置在与每个像素PXL对应的像素区域中。阳极电极AD通过第三接触孔CH3和第四接触孔CH4被连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1设置在第三接触孔CH3和第四接触孔CH4之间，以将阳极电极AD连接到第六漏电极DE6和第七源电极SE7。
参考图2至图5来描述显示设备的元件的堆叠顺序。
可以在基底基板BS上设置缓冲层BFL。
可以在缓冲层BFL上设置辅助电源线APL、存储电容器Cst的下电极LE和初始化电源线IPL。辅助电源线APL、存储电容器Cst的下电极LE和初始化电源线IPL可以包括金属材料。辅助电源线APL可以与存储电容器Cst的下电极LE一体形成。
可以在辅助电源线APL、存储电容器Cst的下电极LE和初始化电源线IPL上方设置第一绝缘层IL1。
可以在第一绝缘层IL1上设置存储电容器Cst的上电极UE和第一栅电极GE1。第一栅电极GE1可以与上电极UE一体形成。上电极UE与下电极LE重叠，并且上电极UE和下电极LE可以构成在它们之间插入有第一绝缘层IL1的存储电容器Cst。
可以在存储电容器Cst的上电极UE和第一栅电极GE1的上方设置第二绝缘层IL2。
可以在第二绝缘层IL2上设置第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
可以在第一有源图案ACT1至第七有源图案ACT7的上方设置第三绝缘层IL3。
可以在第三绝缘层IL3上设置第一扫描线S1、第二扫描线S2、发光控制线EL以及第二栅电极GE2至第七栅电极GE7。第二栅电极GE2和第三栅电极可以与第二扫描线S2一体形成。第四栅电极和第七栅电极GE7可以与第一扫描线S1一体形成。第五栅电极GE5和第六栅电极GE6可以与发光控制线EL一体形成。
此外，可以在第三绝缘层IL3上设置反掺杂层ADL。反掺杂层ADL可以用作可防止第一晶体管T1的第一有源图案ACT1被杂质掺杂的阻挡层。因此，反掺杂层ADL可以限定第一有源图案ACT1的沟道区。
反掺杂层ADL可以与第一扫描线S1等设置在同一层中。反掺杂层ADL可以包括金属材料和/或感光材料。在本发明的示例性实施例中，由于反掺杂层ADL与第一扫描线S1和第二扫描线S2、发光控制线EL、以及第二栅电极GE2至第七栅电极GE7设置在同一层中，因此反掺杂层ADL可以包括金属材料。
可以在第一扫描线S1和第二扫描线S2、发光控制线EL、第二栅电极GE2至第七栅电极GE7和反掺杂层ADL上方设置第四绝缘层IL4。
可以在第四绝缘层IL4上设置数据线D1、电源线PL、连接线CNL和第一桥接图案BRP1。
数据线D1可以通过第六接触孔CH6被连接到第二源电极SE2。尽管图中并未示出，但是第六接触孔CH6可以是穿过第三绝缘层IL3和第四绝缘层IL4的开口。
电源线PL可以通过第一接触孔CH1被连接到辅助电源线APL，第一接触孔CH1穿过第一绝缘层IL1至第四绝缘层IL4。电源线PL还可以通过第五接触孔CH5被连接到第五源电极SE5。尽管图中并未示出，但是第五接触孔CH5可以是穿过第三绝缘层IL3和第四绝缘层IL4的开口。
连接线CNL通过第二接触孔CH2的第一侧CH2a被连接到第一栅电极GE1，第二接触孔CH2的第一侧CH2a穿过第二绝缘层IL2至第四绝缘层IL4。连接线CNL还可以通过第二接触孔CH2的第二侧CH2b被连接到第三漏电极，第二接触孔CH2的第二侧CH2b穿过第三绝缘层IL3和第四绝缘层IL4。
第一桥接图案BRP1是作为将第六漏电极DE6连接到阳极电极AD的媒介而设置的图案。第一桥接图案BRP1可以设置在第六漏电极DE6和阳极电极AD之间。第一桥接图案BRP1可以通过第三接触孔CH3被连接到第六漏电极DE6，第三接触孔CH3穿过第三绝缘层IL3和第四绝缘层IL4。
此外，第二桥接图案BRP2可以设置在第四绝缘层IL4上。第二桥接图案BRP2是作为将第四源电极连接到初始化电源线IPL的媒介而设置的图案。第二桥接图案BRP2可以设置在第四源电极和初始化电源线IPL之间。第二桥接图案BRP2可以通过第七接触孔CH7和第八接触孔CH8被连接到第四源电极和第七漏电极DE7。
可以在其上形成有数据线D1等的基底基板BS上设置钝化层PSV。
可以在钝化层PSV上设置阳极电极AD。阳极电极AD可以通过第四接触孔CH4被连接到第一桥接图案BRP1，第四接触孔CH4穿过钝化层PSV。由于第一桥接图案BRP1通过第三接触孔CH3被连接到第六漏电极DE6和第七源电极SE7，因此阳极电极AD可以连接到第六漏电极DE6和第七源电极SE7。
可以在形成有阳极电极AD等的基底基板BS上设置用于对与每个像素PXL对应的像素区域进行限定的像素限定层PDL。像素限定层PDL使阳极电极AD的顶表面露出，并且可以沿着像素PXL的圆周或周边而设置在基底基板BS上。
发光层EML可以被设置在像素区域中，并且可以被像素限定层PDL包围。可以在发光层EML上设置阴极电极CD。
可以在阴极电极CD上设置用于覆盖阴极电极CD的封装层。
根据本发明的示例性实施例，当构成存储电容器Cst的上电极UE和下电极LE被设置在第一有源图案ACT1至第七有源图案ACT7的下方时，可以降低存储电容器Cst的结构局限性(例如，结构的复杂性)。
此外，根据本发明的示例性实施例，当上电极UE与作为驱动晶体管的第一晶体管T1的第一栅电极GE1一体形成时，设置在第一栅电极GE1和第一有源图案ACT1之间的第二绝缘层IL2不受第一有源图案ACT1的突起的影响。因此，可以减小作为栅极绝缘层的第二绝缘层IL2的厚度。随着第二绝缘层IL2的厚度的减小，可以减少显示设备的瞬时残像现象。
此外，根据本发明的示例性实施例，设置在第一有源图案ACT1下方的下电极LE和上电极UE可以用作遮光层。例如，在通过其后方透射光的透明显示设备的情况下，下电极LE和上电极UE阻挡透射过基底基板BS的后方的光。因此，可以防止光朝向第一有源图案ACT1行进。
图6A、图7A、图8A、图9A、图10A和图11A是示出根据本发明的示例性实施例的图4的像素的每层的部件的平面图。图6B、图7B、图8B、图9B、图10B和图11B是顺序地示出根据本发明的示例性实施例的图5的像素的制造方法的剖视图。
参考图6A和图6B，在设置有缓冲层BFL的基底基板BS上形成存储电容器(见图4的Cst)的下电极LE、辅助电源线APL和初始化电源线IPL。
缓冲层BFL防止杂质从基底基板BS扩散，并且可以增加基底基板BS的平坦度。缓冲层BFL可以以单层或包括至少两层的多层设置。缓冲层BFL可以包括包含无机材料的无机绝缘层。例如，缓冲层BFL可以包括氮化硅、氧化硅、氮氧化硅等。当缓冲层BFL以多层设置时，这些层可以包括相同的材料，或者可以包括彼此互不相同的材料。取决于基底基板BS的材料和工艺条件，可以省略缓冲层BFL。
辅助电源线APL可以与下电极LE一体形成。在平面图中，辅助电源线APL可以包括从下电极LE沿着第一方向DR1延伸的第一区域APLa以及从下电极LE沿着与第一方向DR1交叉的第二方向DR2延伸的第二区域APLb。
参考图7A和图7B，在下电极LE、辅助电源线APL和初始化电源线IPL上方形成第一绝缘层IL1。第一绝缘层IL1可以是包括无机材料的无机绝缘层。无机材料可以包括无机绝缘材料，该无机绝缘材料包括氮化硅、氧化硅、氮氧化硅等。可替代地，第一绝缘层IL1可以是包括有机材料的有机绝缘层。有机材料可以包括有机绝缘材料，例如聚丙烯酸类化合物、聚酰亚胺类化合物、诸如特氟龙的氟类化合物、苯并环丁烯类化合物等。
在第一绝缘层IL1上形成存储电容器Cst的上电极UE和第一栅电极GE1。
上电极UE和第一栅电极GE1可以一体形成。上电极UE可以与下电极LE重叠，在它们之间插入有第一绝缘层IL1。上电极UE与下电极LE重叠。上电极UE和下电极LE可以构成在它们之间插入有第一绝缘层IL1的存储电容器Cst。
在平面图中，第一栅电极GE1可以从上电极UE沿着第二方向DR2延伸。
参考图8A和图8B，在上电极UE和第一栅电极GE1上方形成第二绝缘层IL2。第二绝缘层IL2可以是包括无机材料的无机绝缘材料，但本发明不限于此。例如，第二绝缘层IL2可以是包括有机材料的有机绝缘层。
在第二绝缘层IL2上形成半导体层SML。半导体层SML可以包括多晶硅、非晶硅、氧化物半导体、有机半导体材料等。半导体层SML可以包括未掺杂有杂质的半导体材料。
参考图9A和图9B，在半导体层(参见图8A的SML)上方形成第三绝缘层IL3。第三绝缘层IL3可以包括包含无机材料的无机绝缘材料和/或包含有机材料的有机绝缘材料。
在第三绝缘层IL3上形成发光控制线EL、第一扫描线S1、第二扫描线S2和反掺杂层ADL。在平面图中，发光控制线EL以及第一扫描线S1和第二扫描线S2可以沿着第一方向DR1延伸。反掺杂层ADL可以与存储电容器Cst的上电极UE重叠。
此外，在第三绝缘层IL3上形成第三栅电极GE3a和GE3b以及第六栅电极GE6。第三栅电极GE3a和GE3b可以与第二扫描线S2一体形成。第六栅电极GE6可以与发光控制线EL一体地形成。
发光控制线EL、第一扫描线S1、第二扫描线S2、反掺杂层ADL、第三栅电极GE3a和GE3b以及第六栅电极GE6可以与半导体层SML重叠。
然后，在形成有发光控制线EL、第一扫描线S1、第二扫描线S2、反掺杂层ADL、第三栅电极GE3a和GE3b、以及第六栅电极GE6的基底基板BS上掺杂杂质。与第三栅电极GE3a和GE3b重叠的半导体层SML可以成为第三有源图案ACT3a和ACT3b。第三有源图案ACT3a和ACT3b可以不掺杂杂质。与第六栅电极GE6重叠的半导体层SML可以成为第六有源图案ACT6。第六有源图案ACT6可以不掺杂杂质。此外，与反掺杂层ADL重叠的半导体层SML可以成为第一有源图案ACT1。第一有源图案ACT1可以不掺杂杂质。
参考图10A和图10B，在形成有发光控制线EL、第一扫描线S1、第二扫描线S2、反掺杂层ADL、第三栅电极GE3a和GE3b、以及第六栅电极GE6的基底基板BS上形成第四绝缘层IL4。第四绝缘层IL4可以包括包含无机材料的无机绝缘材料和/或包含有机材料的有机绝缘材料。
随后，形成穿过绝缘层IL1、IL2、IL3和IL4的第一接触孔CH1至第三接触孔CH3和第五接触孔CH5至第八接触孔CH8。然后，在基底基板BS上形成数据线D1、电源线PL、第一桥接图案BRP1、第二桥接图案BRP2、以及连接线CNL。基底基板BS包括第一接触孔CH1至第三接触孔CH3以及第五接触孔CH5至第八接触孔CH8。
参考图11A和图11B，在包括数据线D1、电源线PL、第一桥接图案BRP1、第二桥接图案BRP2、以及连接线CNL的基底基板BS上形成钝化层PSV。钝化层PSV包括第四接触孔CH4。第四接触孔CH4将设置在钝化层PSV下方的第一桥接图案BRP1的一部分暴露于另一电路。
然后，在钝化层PSV上形成阳极电极AD，阳极电极AD通过第四接触孔CH4被电连接到第一桥接图案BRP1。随后，在阳极电极AD上形成像素限定层PDL。
图12是示出根据本发明的示例性实施例的图4的像素的剖视图。
参考图4和图12，根据本发明的示例性实施例的显示设备包括基底基板BS、线路部分、以及像素PXL。
线路部分向每个像素PXL提供信号，并且包括扫描线S1和S2、数据线D1、发光控制线EL、电源线PL、初始化电源线IPL、以及辅助电源线APL。
电源线PL和辅助电源线APL可以通过第一接触孔CH1而彼此连接，第一接触孔CH1穿过第一绝缘层IL1至第四绝缘层IL4。第一接触孔CH1可以包括穿过第一绝缘层IL1和第二绝缘层IL2的第1a接触孔CH1a、以及穿过第三绝缘层IL3和第四绝缘层IL4的第1b接触孔CH1b。
可以在第1a接触孔CH1a和第1b接触孔CH1b之间设置蚀刻停止层ESL。蚀刻停止层ESL可以是掺杂有杂质的半导体层。蚀刻停止层ESL可以与被设置于基底基板BS上的有源图案ACT1、ACT3a、ACT3b和ACT6设置在同一层中。蚀刻停止层ESL可以起到防止第一绝缘层IL1和第二绝缘层IL2在形成第1a接触孔CH1a和第1b接触孔CH1b的工艺中被过度蚀刻的作用。
图13是示出根据本发明的示例性实施例的图2的像素的平面图。图14是根据本发明的示例性实施例的沿图13的线II-II'截取的剖视图。
参考图2、图13和图14，根据本发明的示例性实施例的显示设备包括基底基板BS、线路部分、以及像素PXL。
线路部分向每个像素PXL提供信号，并且包括扫描线S1和S2、数据线D1、发光控制线EL、电源线PL、初始化电源线IPL、以及辅助电源线APL。
辅助电源线APL可以通过第一接触孔CH1被电连接到电源线PL。因此，供应给电源线PL的第一电源可以被提供给辅助电源线APL。
每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光元件OLED、以及桥接图案BRP1和BRP2。
第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1、以及连接线CNL。连接线CNL可以通过第二接触孔CH2被连接到第一栅电极GE1。第二接触孔CH2穿过第二绝缘层IL2、第三绝缘层IL3和第四绝缘层IL4。此外，连接线CNL可以通过第九接触孔CH9被连接到第三晶体管T3的第三漏电极和第四晶体管T4的第四漏电极。第九接触孔CH9穿过第三绝缘层IL3和第四绝缘层IL4。
第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第三晶体管T3包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a、以及第3a漏电极DE3a。第3b晶体管T3b包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b、以及第3b漏电极DE3b。
第四晶体管T4包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a、以及第4a漏电极DE4a。第4b晶体管T4b包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b、以及第4b漏电极DE4b。
第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5、以及第五漏电极DE5。
第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6、以及第六漏电极DE6。
第七晶体管T7包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7、以及第七漏电极DE7。
存储电容器Cst包括下电极LE和上电极UE。下电极LE可以与辅助电源线APL设置在同一层中。上电极UE与下电极LE重叠。上电极UE和下电极LE可以构成在它们之间插入有第一绝缘层IL1的存储电容器Cst。
上电极UE可以部分地沿着第二方向DR2延伸。沿着第二方向DR2延伸的上电极UE的一部分可以是第一栅电极GE1。在平面图中，第一栅电极GE1包括不与下电极LE重叠的区域。可以在第一栅电极GE1的不与下电极LE重叠的区域中形成第二接触孔CH2。形成有第二接触孔CH2的区域可以对应于上电极UE和下电极LE彼此互不重叠的区域。
因此，与接触孔(或开口)被设置在存储电容器的上电极和下电极彼此重叠的区域中的显示设备相比，在根据本发明的示例性实施例的显示设备中，第二接触孔CH2被设置在上电极UE和下电极LE彼此互不重叠的区域中。因此，可以降低存储电容器Cst的结构复杂性和/或空间局限性。由于降低了设置有存储电容器Cst的区域的空间和/或结构局限性，因此可以快速且有效地制造具有高分辨率的显示设备。
图15是示出根据本发明的示例性实施例的图2的像素的平面图。图16是示出根据本发明的示例性实施例的沿图15的线III-III'截取的剖视图。
参考图2、图15和图16，根据本发明的示例性实施例的显示设备包括基底基板BS、线路部分、以及像素PXL。
线路部分向每个像素PXL提供信号，并且包括扫描线S1和S2、数据线D1、发光控制线EL、电源线PL、初始化电源线IPL、以及辅助电源线APL。
电源线PL沿着第二方向DR2延伸，并且可以被设置为在基底基板BS上与数据线D1间隔开。第一电源被施加到电源线PL。电源线PL可以部分地沿着与第二方向DR2交叉的第一方向DR1延伸。沿着第一方向DR1延伸的电源线PL的一部分可以通过第九接触孔CH9被电连接到反掺杂层ADL。因此，可以将第一电源施加到反掺杂层ADL。
辅助电源线APL可以通过第一接触孔CH1被电连接到电源线PL。因此，提供给电源线PL的第一电源可以被提供给辅助电源线APL。
每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光元件OLED、以及桥接图案BRP1和BRP2。
第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1、以及连接线CNL。
第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2、以及第二漏电极DE2。
第三晶体管T3包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a、以及第3a漏电极DE3a。第3b晶体管T3b包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b、以及第3b漏电极DE3b。
第四晶体管T4包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a、以及第4a漏电极DE4a。第4b晶体管T4b包括第4b栅电极GE4b，第4b有源图案ACT4b、第4b源电极SE4b、以及第4b漏电极DE4b。
第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5、以及第五漏电极DE5。
第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6、以及第六漏电极DE6。
第七晶体管T7包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7、以及第七漏电极DE7。
存储电容器Cst包括下电极LE和上电极UE。
下电极LE与辅助电源线APL设置在同一层中，并且可以连接到辅助电源线APL。此外，下电极LE可以与辅助电源线APL一体形成。下电极LE可以设置在基底基板BS和上电极UE之间。
在平面图中，上电极UE与下电极LE重叠，上电极UE和下电极LE可以构成在它们之间插入有第一绝缘层IL1的存储电容器Cst。可以增加上电极UE和下电极LE的重叠区域，从而可以增加存储电容器Cst的电容。
上电极UE可以部分地沿着第二方向DR2延伸。沿着第二方向DR2延伸的上电极UE的一部分可以是第一栅电极GE1。例如，上电极UE可以与第一栅电极GE1一体形成。在平面图中，第一栅电极GE1包括不与下电极LE重叠的区域。第二接触孔CH2可以形成在第一栅电极GE1的不与下电极LE重叠的区域中。形成有第二接触孔CH2的区域可以对应于上电极UE和下电极LE彼此互不重叠的区域。
因此，与接触孔(或开口)被设置在存储电容器的上电极和下电极彼此重叠的区域中的显示设备相比，在根据本发明的示例性实施例的显示设备中，第二接触孔CH2被设置在上电极UE和下电极LE彼此互不重叠的区域中。因此，可以降低存储电容器Cst的结构复杂性和/或空间局限性。由于降低了设置有存储电容器Cst的区域的空间和/或结构局限性，因此可以快速且有效地制造具有高分辨率的显示设备。
根据本发明的一个或多个示例性实施例的显示设备可以用于各种电子装置中。例如，显示设备可以被包括在电视、笔记本电脑、蜂窝电话、智能电话、智能平板、便携式媒体播放器(PMP)、个人数字助理(PDA)、导航仪、诸如智能手表的各种可穿戴设备等中。
根据本发明的一个或多个示例性实施例，显示设备可以显示高分辨率图像。
根据本发明的一个或多个示例性实施例，提供了一种制造具有高分辨率的显示设备的方法。
虽然已经参照本发明的示例性实施例具体示出和描述了本发明，但是对于本领域普通技术人员来说将是显而易见的是，在不脱离本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (17)

1.一种显示设备，包括：
扫描线，在第一方向上延伸并被设置在基板上，所述扫描线传送扫描信号；
数据线，在与所述第一方向交叉的第二方向上延伸，所述数据线传送数据信号；
驱动电压线，在所述第二方向上延伸，所述驱动电压线传送驱动电压；
多个晶体管，包括第一晶体管和第二晶体管，其中所述第二晶体管连接到所述扫描线和所述数据线，并且所述第一晶体管连接到所述第二晶体管；
发光元件，连接到所述多个晶体管；以及
存储电容器，设置在所述基板与所述第一晶体管的有源图案之间，所述存储电容器包括设置在所述基板上的第一电极和至少部分地与所述第一电极重叠的第二电极，
其中第一绝缘层设置在所述第一电极和所述第二电极之间。
2.根据权利要求1所述的显示设备，进一步包括：
辅助电源线，设置在所述基板上，
其中所述辅助电源线电连接到所述驱动电压线。
3.根据权利要求2所述的显示设备，其中
层间绝缘层设置在所述第一绝缘层上，
其中所述驱动电压线设置在所述第一绝缘层和所述层间绝缘层上，
其中所述驱动电压线通过第一接触孔被连接到所述辅助电源线，所述第一接触孔穿过所述第一绝缘层和所述层间绝缘层。
4.根据权利要求3所述的显示设备，其中
所述辅助电源线与所述第一电极设置在同一层中。
5.根据权利要求4所述的显示设备，其中，所述辅助电源线包括：
从所述第一电极在所述第一方向上突出的第一区域、以及从所述第一电极在所述第二方向上突出的第二区域。
6.根据权利要求5所述的显示设备，其中
所述辅助电源线的所述第一区域和所述第二区域以网格形式设置在所述基板上。
7.根据权利要求1所述的显示设备，其中
所述第一电极或所述第二电极阻挡透射过所述基板的第一表面的光。
8.根据权利要求3所述的显示设备，其中，所述第一晶体管包括：
栅电极，设置在所述第一绝缘层上；
所述有源图案，设置在所述栅电极上，在所述有源图案与所述栅电极之间设置有所述层间绝缘层；以及
源电极和漏电极，各自连接到所述有源图案。
9.根据权利要求8所述的显示设备，其中
所述栅电极是所述存储电容器的所述第二电极，并且所述栅电极与所述存储电容器的所述第一电极重叠，在所述栅电极与所述存储电容器的所述第一电极之间设置有所述第一绝缘层。
10.根据权利要求8所述的显示设备，进一步包括：
反掺杂层，设置在所述有源图案上，
其中所述反掺杂层限定所述有源图案的沟道区。
11.根据权利要求10所述的显示设备，其中
所述反掺杂层与所述扫描线设置在同一层中。
12.根据权利要求11所述的显示设备，其中
所述反掺杂层电连接到所述驱动电压线。
13.根据权利要求3所述的显示设备，其中，所述层间绝缘层包括：
第二绝缘层，设置在所述第二电极上；
第三绝缘层，设置在所述第二绝缘层上；以及
第四绝缘层，设置在所述第三绝缘层上。
14.根据权利要求13所述的显示设备，其中
所述第一晶体管和所述第二晶体管通过第二接触孔以及在所述第二接触孔中设置的连接线而彼此电连接，
其中所述第二接触孔的第一侧穿过所述第三绝缘层和所述第四绝缘层，并且所述第二接触孔的与所述第二接触孔的所述第一侧相对的第二侧穿过所述第二绝缘层、所述第三绝缘层和所述第四绝缘层。
15.根据权利要求13所述的显示设备，其中
所述第一晶体管和所述第二晶体管中的每个的第一端连接到第三接触孔，所述第三接触孔穿过所述第二绝缘层、所述第三绝缘层和所述第四绝缘层，并且
其中所述第一晶体管和所述第二晶体管中的每个的与所述第一晶体管和所述第二晶体管中的每个的所述第一端相对的第二端连接到第四接触孔，所述第四接触孔穿过所述第三绝缘层和所述第四绝缘层，其中，在所述第四接触孔中设置有连接线。
16.根据权利要求15所述的显示设备，进一步包括：
蚀刻停止层，设置在所述第一接触孔内，以防止所述第一接触孔被过度蚀刻。
17.根据权利要求16所述的显示设备，其中
所述蚀刻停止层将所述辅助电源线电连接到所述驱动电压线。
CN201710888872.XA 2016-09-30 2017-09-27 显示设备 Active CN107887413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160126808A KR102621678B1 (ko) 2016-09-30 2016-09-30 표시 장치 및 그의 제조방법
KR10-2016-0126808 2016-09-30

Publications (2)

Publication Number Publication Date
CN107887413A true CN107887413A (zh) 2018-04-06
CN107887413B CN107887413B (zh) 2023-07-04

Family

ID=61759006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710888872.XA Active CN107887413B (zh) 2016-09-30 2017-09-27 显示设备

Country Status (3)

Country Link
US (1) US10297617B2 (zh)
KR (1) KR102621678B1 (zh)
CN (1) CN107887413B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777260A (zh) * 2018-06-11 2018-11-09 深圳市华星光电半导体显示技术有限公司 显示面板
CN110120410A (zh) * 2019-05-23 2019-08-13 京东方科技集团股份有限公司 一种显示单元、显示面板及其制作方法和显示设备
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN110364554A (zh) * 2018-04-10 2019-10-22 三星显示有限公司 像素
CN110391275A (zh) * 2018-04-23 2019-10-29 三星显示有限公司 显示装置
CN110429112A (zh) * 2019-07-22 2019-11-08 武汉华星光电半导体显示技术有限公司 阵列基板
CN110752222A (zh) * 2019-10-31 2020-02-04 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN112703604A (zh) * 2019-08-23 2021-04-23 京东方科技集团股份有限公司 显示装置及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102465352B1 (ko) * 2018-05-28 2022-11-11 삼성디스플레이 주식회사 표시 장치
KR102622791B1 (ko) * 2018-12-07 2024-01-08 엘지디스플레이 주식회사 표시장치
KR20200131401A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842829A (zh) * 2008-10-07 2010-09-22 松下电器产业株式会社 图像显示装置以及其控制方法
US20150041776A1 (en) * 2013-08-06 2015-02-12 Samsung Display Co., Ltd. Display device
US20150102355A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Display substrates and methods of manufacturing display substrates
KR20160049408A (ko) * 2014-10-27 2016-05-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US20160141558A1 (en) * 2014-11-19 2016-05-19 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626362B1 (ko) 2009-11-23 2016-06-02 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
KR102016073B1 (ko) * 2012-12-31 2019-10-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 제조 방법
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842829A (zh) * 2008-10-07 2010-09-22 松下电器产业株式会社 图像显示装置以及其控制方法
US20150041776A1 (en) * 2013-08-06 2015-02-12 Samsung Display Co., Ltd. Display device
US20150102355A1 (en) * 2013-10-14 2015-04-16 Samsung Display Co., Ltd. Display substrates and methods of manufacturing display substrates
KR20160049408A (ko) * 2014-10-27 2016-05-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US20160141558A1 (en) * 2014-11-19 2016-05-19 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364554A (zh) * 2018-04-10 2019-10-22 三星显示有限公司 像素
CN110391275A (zh) * 2018-04-23 2019-10-29 三星显示有限公司 显示装置
CN110391275B (zh) * 2018-04-23 2024-04-02 三星显示有限公司 显示装置
CN108777260B (zh) * 2018-06-11 2020-10-30 深圳市华星光电半导体显示技术有限公司 显示面板
CN108777260A (zh) * 2018-06-11 2018-11-09 深圳市华星光电半导体显示技术有限公司 显示面板
CN110120410B (zh) * 2019-05-23 2021-08-10 京东方科技集团股份有限公司 一种显示单元、显示面板及其制作方法和显示设备
CN110120410A (zh) * 2019-05-23 2019-08-13 京东方科技集团股份有限公司 一种显示单元、显示面板及其制作方法和显示设备
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
US11557638B2 (en) 2019-06-27 2023-01-17 Boe Technology Group Co., Ltd. Array substrate having light-shielding portion and display panel
WO2021012429A1 (zh) * 2019-07-22 2021-01-28 武汉华星光电半导体显示技术有限公司 阵列基板
CN110429112B (zh) * 2019-07-22 2021-11-02 武汉华星光电半导体显示技术有限公司 阵列基板
US11322522B2 (en) 2019-07-22 2022-05-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate
CN110429112A (zh) * 2019-07-22 2019-11-08 武汉华星光电半导体显示技术有限公司 阵列基板
CN112703604A (zh) * 2019-08-23 2021-04-23 京东方科技集团股份有限公司 显示装置及其制备方法
CN110752222B (zh) * 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN110752222A (zh) * 2019-10-31 2020-02-04 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
KR102621678B1 (ko) 2024-01-09
CN107887413B (zh) 2023-07-04
US10297617B2 (en) 2019-05-21
US20180097016A1 (en) 2018-04-05
KR20180036866A (ko) 2018-04-10

Similar Documents

Publication Publication Date Title
CN107887413A (zh) 显示设备
US11049921B2 (en) Display device and manufacturing method thereof
US11251251B2 (en) Display device
CN108172594B (zh) 显示装置
TWI593099B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
JP7187138B2 (ja) 画素及び有機電界発光表示装置
CN107403825A (zh) 显示装置
CN107301831A (zh) 显示装置
CN109216377A (zh) 显示设备及其制作方法
CN110071140A (zh) 在非显示区域中具有虚设图案的显示设备
CN113327543B (zh) 显示基板及其驱动方法、显示装置
CN108022978A (zh) 薄膜晶体管及其制造方法
CN108428704A (zh) 显示装置
KR20140127441A (ko) 박막 트랜지스터 및 유기 발광 표시 장치
CN106652910A (zh) 像素电路及其驱动方法和有机发光显示器
KR102535796B1 (ko) 화소, 이를 포함한 표시 장치, 및 표시 장치의 제조 방법
TWI773313B (zh) 畫素電路及其驅動方法
CN114497159A (zh) 显示面板及显示装置
CN110364554A (zh) 像素
CN203760479U (zh) 有机发光二极管像素结构
TW201520641A (zh) 有機發光二極體像素結構
WO2023279373A1 (zh) 显示基板以及显示面板
US20240177663A1 (en) Display substrate and display panel
US20240177675A1 (en) Display substrate and display apparatus
KR102482992B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant