CN110429112B - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN110429112B CN110429112B CN201910660434.7A CN201910660434A CN110429112B CN 110429112 B CN110429112 B CN 110429112B CN 201910660434 A CN201910660434 A CN 201910660434A CN 110429112 B CN110429112 B CN 110429112B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- metal
- metal layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000003860 storage Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 7
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板，通过将所述第二金属层设置成网格结构，所述网格结构和设置在所述第三金属层的定电压信号走线并行连接，并将存储电容作为所述网格结构的连接点。所述网格结构保证高像素密度设计的同时也用于降低电压降，进而可以提高亮度的均一性。并且在制备的过程中，所述网格结构可以与所述第二金属层的制程中可以一同制备，进而无需新增制程，节省成本。
Description
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板。
背景技术
有机发光二极管(OrganicLight-EmittingDiode，OLED)由于其重量轻，自发光，广视角、驱动电压低、发光效率高功耗低、响应速度快等优点，应用范围越来越广泛，尤其是柔性显示装置具有可弯折易携带的特点，成为显示技术领域研究和开发的主要领域。
目前高端手机对亮度均一性要求较高，如何提升屏幕的亮度均一性是各大厂商开发的重点方向。现有技术中，苹果手机通过在源漏电极上方新增一层金属层，将VDD走线(主供电电源，powerline)进行网格化设计来降低电压降(IRdrop)，提高亮度均一性。但这种设计增加制程较多，会显著增加生产成本。
因此，有必要提出一种新的阵列基板，解决现有技术中降低压降与成本取舍的问题，在实现降低压降的同时也降低了的制作成本。
发明内容
为解决上述技术问题：本发明提出了一种阵列基板，通过将所述第二金属层设置成网格结构，所述网格结构与所述定电圧信号走线并行连接用以传输电压信号。所述网格结构保证高像素密度设计的同时也用于降低电压降，进而可以提高亮度的均一性。
解决上述问题的技术方案是：本发明提供一种阵列基板，包括基板；有源层，设于所述基板上；第一绝缘层，设于所述有源层以及所述基板上；第一金属层，设于所述第一绝缘层远离所述有源层的一侧；第二绝缘层，设于所述第一金属层以及所述第一绝缘层上；第二金属层，设于所述第二绝缘层远离所述第一金属层的一侧；第三绝缘层，设于所述第二金属层以及所述第二绝缘层上；第三金属层，具有一定电压走线，设于所述第三绝缘层远离所述第二金属层的一侧；其中，所述第二金属层包括沿第一方向设置的第一金属走线以及沿第二方向设置的第二金属走线；所述第一金属走线以及第二金属走线交错形成一网格结构；所述网格结构连接所述定电压信号走线。
进一步地，所述第一金属走线连接所述定电圧信号走线；和\或所述第二金属走线连接所述定电圧信号走线。
进一步地，所述第二金属层与第三金属层采用的材料包括铝合金的低电阻材料。进一步地，所述第二绝缘层具有一第一通孔，所述第一通孔贯穿所述第二绝缘层以及部分第一绝缘层所述直至所述有源层表面，所述网格结构通过所述第一通孔连接所述有源层。
进一步地，所述第三绝缘层具有一第二通孔，所述第二通孔贯穿部分所述第三绝缘层直至所述网格结构表面，所述定电圧信号走线通过所述第二通孔连接所述网格结构。
进一步地，所述第一通孔与所述第二通孔相对设置。
进一步地，还包括设于所述基板上的薄膜晶体管，包括半导体、存储电容、第一栅极线、第二栅极线、源极走线以及漏级走线；其中，所述半导体设于所述有源层中，所述第一栅极线设于所述第一金属层中，所述第二栅极线设于所述第二金属层中，所述源极走线以及所述漏级走线设于所述第三金属层中。
进一步地，所述第三绝缘层具有一第三通孔，所述第三通孔贯穿部分所述第三绝缘层、第二绝缘层以及部分第一绝缘层直至所述有源层的表面，所述源极走线以及所述漏级走线通过所述第三通孔连接所述有源层；所述定电圧信号走线通过所述第三通孔连接所述有源层。
进一步地，所述存储电容设于所述网格结构的交叉处。
进一步地，还包括一平坦化层以及依次设于所述平坦化层上的第一电极以及像素限定层；其中，所述平坦化层设于所述第三金属层以及所述第三绝缘层上。
本发明的有益效果是：本发明提供一种阵列基板，通过将所述第二金属层设置成网格结构，所述网格结构与设置在所述第三金属层的电源信号走线并行连接，用以传送电压信号。所述网格结构保证高像素密度设计的同时也用于降低电压降，进而可以提高亮度的均一性。并且在制备的过程中，可以与所述第二金属层的制程中可以一同制备，进而不需要增加制程，节省成本。
附图说明
下面结合附图和实施例对本发明作进一步的描述。
图1为本发明提供的阵列基板的结构示意图；
图2为本发明提供的有源层以及第一金属层堆叠的的结构示意图；
图3为本发明提供的有源层、第一金属层以及第二金属层堆叠的的结构示意图；
图4为本发明提供的有源层、第一金属层、第二金属层以及第三金属层堆叠的的结构示意图；
图5为本发明提供的有源层、第一金属层、第二金属层、第三金属层以及第一电极堆叠的的结构示意图；
图6为图4在直线240处的剖面图；
图7为图4在直线230处的剖面图；
阵列基板100；
基板101；有源层102；第一绝缘层103；
第一金属层104；第二绝缘层105；第二金属层106；
第三绝缘层107；第三金属层108；平坦化层109；
第一电极110；像素限定层111；功能区1022；
连接区1021；第一方向210；第一金属走线1062a；
第二方向220；第二金属走线1062b；网格结构1062；
电源走线1083；定电圧信号走线1083a；可变电压信号走线1083b；
第一通孔1071；第二通孔1091；第三通孔1092；
第一栅极线1041；第二栅极线1061；源极走线1081；
漏级走线1082；电容下平板1042；电容上平板1063；
开槽1111；阳极走线1101；复位走线1102。
具体实施方式
以下是各实施例的说明是参考附加的图式，用以例示本发明可以用实施
的特定实施例。本发明所提到的方向用语，例如上、下、前、后、左、右、
内、外、侧等，仅是参考附图式的方向。本发明提到的元件名称，例如第一、
第二等，仅是区分不同的元部件，可以更好的表达。在图中，结构相似的单
元以相同标号表示。
本文将参照附图来详细描述本发明的实施例。本发明可以表现为许多不同形式，本发明不应仅被解释为本文阐述的具体实施例。本发明提供这些实施例是为了解释本发明的实际应用，从而使本领域其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改方案。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，本发明提供一种阵列基板100，包括基板101、有源层102、第一绝缘层103、第一金属层104、第二绝缘层105、第二金属层106、第三绝缘层107、第三金属层108、平坦化层109、第一电极110以及像素限定层111。
所述基板101为柔性基板，所述基板101的材料为聚酰亚胺薄膜。所述基板101上依次设有阻隔层以及缓冲层，用以保护所述基板101。
同时参考图2以及图1，所述有源层102设于所述基板101上，所述有源层102的材料为多晶硅。所述有源层102包括功能区1022以及连接区1021。
所述有源层102包括横纵设置的走线，相邻纵线之间通过横线相连接。
所述第一绝缘层103设于所述有源层102以及所述基板101上；所述第一金属层104设于所述第一绝缘层103远离所述有源层102的一侧。
所述第一金属层104包括电容下平板1042以及第一栅极线1041。所述第一栅极线1041连接扫描线；所述电容下平板1042设于所述相邻纵线之间。电容下平板层。
所述第二绝缘层105设于所述第一金属层104以及所述第一绝缘层103上；所述第二绝缘层105具有一第一通孔1071，所述第一通孔1071贯穿所述第二绝缘层105以及部分第一绝缘层103直至所述有源层102。
所述第二金属层106设于所述第二绝缘层105远离所述第一金属层104的一侧。所述第二金属层106与所述第三金属层108采用相同的低电阻材料。
如图3所示，所述第二金属层106包括沿第一方向210设置的第一金属走线1062a以及沿第二方向220设置的第二金属走线1062b；所述第一金属走线1062a以及所述第二金属走线1062b交错形成一网格结构1062；所述网格结构1062分别连接一定电压信号走线1083a以及所述有源层102，具体地，连接至所述有源层102的连接区1021。
在所述网格结构1062的交叉处形成一电容上平板1063，所述电容上平板1063以及所述电容下平板1042形成一存储电容。所述电容上平板1063与所述电容下平板1042相对应。
所述网格结构1062保证高像素密度设计的同时也用于降低电压降，进而可以提高亮度的均一性。所述网格结构1062通过所述第一通孔1071连接所述有源层102。所述网格结构1062用于将接受到的电源信号传递至所述有源层102。
所述第三绝缘层107设于所述第二金属层106以及所述第二绝缘层105上；所述第三绝缘层107具有一第二通孔1091，所述第二通孔1091贯穿部分所述第三绝缘层107直至所述网格结构1062表面。
这样，所述电源走线1083的电压信号走线1083a可以通过所述第一通孔1071、网格结构1062以及第二通孔1091与所述有源层102进行电压信号的相互传递。
所述第一通孔1071与所述第二通孔1091相对设置。所述第一通孔1071与所述第二通孔1091形成一套孔结构，所述电源走线1083通过所述套孔结构连接所述有源层102，其中，所述电源走线1083必须经过所述网格结构1062，这样可以降低电压降。
同时参考图4以及图1，所述第三金属层108设于所述第三绝缘层107远离所述第二金属层106的一侧；所述电源走线1083设于所述第三金属层108中。所述电源走线1083通过所述第二通孔1091连接所述网格结构1062。
所述电源走线1083包括定电圧信号走线1083a以及可变电压信号走线1083b；所述第一金属走线1062a或所述第二金属走线1062b皆可连接所述定电圧信号走线1083a。
所述阵列基板100还包括设于所述基板101上的薄膜晶体管，其包括半导体、存储电容、第一栅极线1041、第二栅极线1061、源极走线1081以及漏级走线1082。
所述半导体设于所述有源层102中，所述第一栅极线1041设于所述第一金属层104中，所述第一栅极线1041连接扫描线；所述第二栅极线1061设于所述第二金属层106中，所述源极走线1081以及所述漏级走线1082设于所述第三金属层108中。
所述第三绝缘层107还具有一第三通孔1092，所述第三通孔1092贯穿部分所述第三绝缘层107、第二绝缘层105以及部分第一绝缘层103直至所述有源层102的表面。
所述源极走线1081以及所述漏级走线1082通过所述第三通孔1092连接所述有源层102。具体地讲，所述有源层102包括功能区1022以及连接区1021，所述源极走线1081以及所述漏级走线1082连接所述连接区1021。所述存储电容设于所述网格结构1062的交叉处。
所述可变电压信号走线1083b通过所述第三通孔1092连接所述有源层102用以传送数据电压信号。
本发明所述定电圧信号走线1083a还可以通过第三通孔1092直接与所述有源层102相连，所述定电圧信号走线1083a与所述源极走线1081以及所述漏级走线1082并不互联。
所述平坦化层109设于所述第三金属层108以及所述第三绝缘层107上。
同时参考图5以及图1，所述第一电极110设于所述平坦化层109上，所述第一电极110连接所述第三金属层108的源极走线1081或漏级走线1082。所述第一电极110包括阳极走线1101以及复位走线1102。
所述像素限定层111设于所述第一电极110以及所述平坦化层109上，所述像素限定层111上具有一开槽1111，所述第一电极110表面暴露于所述开槽1111。
如图6所示，为本发明的薄膜晶体管结构，根据图4沿方向240剖开得到，所述薄膜晶体管为双栅极结构，用以起到开关的作用。
如图7所示，其表现出本发明设计的创新点，根据图4沿方向230进行剖面，即将所述第二金属层106设置成网格结构1062，所述网格结构1062与所述定电圧信号走线1083a并行连接，并将存储电容作为所述网格结构1062的连接点。所述网格结构1062保证高像素密度设计的同时也用于降低电压降，进而可以提高亮度的均一性。并且在制备的过程中，只是在所述第二金属层106的制程中可以一同制备，进而不需要增加制程，节省成本。
而所述第一通孔1071以及所述第二通孔1091在230位置并没有相对应设置，本发明并没有对所述第一通孔1071以及所述第二通孔1091的位置进行限定。
应当指出，对于经充分说明的本发明来说，还可具有多种变换及改型的实施方案，并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明，而不是对发明的限制。总之，本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。
Claims (9)
1.一种阵列基板，其特征在于，包括：
基板；
有源层，设于所述基板上；
第一绝缘层，设于所述有源层以及所述基板上；
第一金属层，设于所述第一绝缘层远离所述有源层的一侧；
第二绝缘层，设于所述第一金属层以及所述第一绝缘层上；
第二金属层，设于所述第二绝缘层远离所述第一金属层的一侧；
第三绝缘层，设于所述第二金属层以及所述第二绝缘层上；
第三金属层，具有一定电圧信号走线，设于所述第三绝缘层远离所述第二金属层的一侧；
其中，所述第二金属层包括沿第一方向设置的第一金属走线以及沿第二方向设置的第二金属走线；所述第一金属走线以及所述第二金属走线交错形成一网格结构；所述网格结构连接所述定电圧信号走线；
所述阵列基板还包括设于所述基板上的薄膜晶体管，包括半导体、存储电容、第一栅极线、第二栅极线、源极走线以及漏级走线；
其中，所述半导体设于所述有源层中，所述第一栅极线设于所述第一金属层中，所述第二栅极线设于所述第二金属层中，所述源极走线以及所述漏级走线设于所述第三金属层中。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一金属走线连接所述定电圧信号走线；和\或
所述第二金属走线连接所述定电圧信号走线。
3.根据权利要求1所述的阵列基板，其特征在于，
所述第二金属层与第三金属层采用的材料包括铝合金的低电阻材料。
4.根据权利要求1所述的阵列基板，其特征在于，
所述第二绝缘层具有一第一通孔，所述第一通孔贯穿所述第二绝缘层以及部分所述第一绝缘层直至所述有源层，所述网格结构通过所述第一通孔连接所述有源层。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第三绝缘层具有一第二通孔，所述第二通孔贯穿部分所述第三绝缘层直至所述网格结构，所述定电圧信号走线通过所述第二通孔连接所述网格结构。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一通孔与所述第二通孔相对设置。
7.根据权利要求1所述的阵列基板，其特征在于，
所述第三绝缘层具有一第三通孔，所述第三通孔贯穿部分所述第三绝缘层、所述第二绝缘层以及部分所述第一绝缘层直至所述有源层的表面，所述源极走线以及所述漏级走线通过所述第三通孔连接所述有源层；
所述定电圧信号走线通过所述第三通孔连接所述有源层。
8.根据权利要求1所述的阵列基板，其特征在于，
所述存储电容设于所述网格结构的交叉处。
9.根据权利要求1所述的阵列基板，其特征在于，还包括一平坦化层以及依次设于所述平坦化层上的第一电极以及像素限定层；
其中，所述平坦化层设于所述第三金属层以及所述第三绝缘层上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910660434.7A CN110429112B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板 |
| PCT/CN2019/112089 WO2021012429A1 (zh) | 2019-07-22 | 2019-10-21 | 阵列基板 |
| US16/624,792 US11322522B2 (en) | 2019-07-22 | 2019-10-21 | Array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910660434.7A CN110429112B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429112A CN110429112A (zh) | 2019-11-08 |
| CN110429112B true CN110429112B (zh) | 2021-11-02 |
Family
ID=68411512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910660434.7A Active CN110429112B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11322522B2 (zh) |
| CN (1) | CN110429112B (zh) |
| WO (1) | WO2021012429A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029345A (zh) * | 2019-11-22 | 2020-04-17 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其显示面板 |
| CN111508417A (zh) * | 2020-05-06 | 2020-08-07 | Tcl华星光电技术有限公司 | Goa电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871757A (zh) * | 2016-09-23 | 2018-04-03 | 京东方科技集团股份有限公司 | 有机发光二极管（oled）阵列基板及其制备方法、显示装置 |
| CN107887413A (zh) * | 2016-09-30 | 2018-04-06 | 三星显示有限公司 | 显示设备 |
| CN109037465A (zh) * | 2018-07-26 | 2018-12-18 | 京东方科技集团股份有限公司 | Oled基板及其制备方法、显示面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698697B1 (ko) * | 2004-12-09 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광표시장치 및 그의 제조방법 |
| KR102091664B1 (ko) * | 2013-09-27 | 2020-03-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조방법 |
| TWI569426B (zh) * | 2015-12-24 | 2017-02-01 | 財團法人工業技術研究院 | 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法 |
| WO2018079245A1 (ja) * | 2016-10-25 | 2018-05-03 | 富士フイルム株式会社 | タッチセンサー用導電シート、タッチセンサー用導電シートの製造方法、タッチセンサー、タッチパネル積層体、タッチパネル、及び透明絶縁層形成用組成物 |
| CN109671757B (zh) * | 2018-12-18 | 2020-08-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN109920800A (zh) * | 2019-02-28 | 2019-06-21 | 武汉华星光电半导体显示技术有限公司 | 一种显示装置及其制作方法 |
-
2019
- 2019-07-22 CN CN201910660434.7A patent/CN110429112B/zh active Active
- 2019-10-21 US US16/624,792 patent/US11322522B2/en active Active
- 2019-10-21 WO PCT/CN2019/112089 patent/WO2021012429A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871757A (zh) * | 2016-09-23 | 2018-04-03 | 京东方科技集团股份有限公司 | 有机发光二极管（oled）阵列基板及其制备方法、显示装置 |
| CN107887413A (zh) * | 2016-09-30 | 2018-04-06 | 三星显示有限公司 | 显示设备 |
| CN109037465A (zh) * | 2018-07-26 | 2018-12-18 | 京东方科技集团股份有限公司 | Oled基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11322522B2 (en) | 2022-05-03 |
| US20210366934A1 (en) | 2021-11-25 |
| CN110429112A (zh) | 2019-11-08 |
| WO2021012429A1 (zh) | 2021-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11302770B2 (en) | Array substrate, display panel, and manufacturing method of array substrate | |
| EP3716339A1 (en) | Flexible display device | |
| US20180226460A1 (en) | Array substrate, organic light emitting display panel and organic light emitting display device | |
| CN112151696B (zh) | 显示面板和显示装置 | |
| CN107871757B (zh) | 有机发光二极管阵列基板及其制备方法、显示装置 | |
| WO2021254319A1 (zh) | 显示基板及显示装置 | |
| US11322569B2 (en) | Array substrate with first gate, second gate, binding region with hole, and manufacturing method of same | |
| CN105789266A (zh) | 一种oled阵列基板及其制备方法、显示装置 | |
| CN110828489B (zh) | 显示面板及其制备方法、显示装置 | |
| CN110931541B (zh) | 显示面板和显示装置 | |
| CN104091818A (zh) | 一种有机发光显示面板、装置及其制造方法 | |
| WO2021168828A1 (zh) | 柔性显示面板、显示装置及制备方法 | |
| KR20130135613A (ko) | 유기 발광 표시 장치 | |
| WO2022022124A1 (zh) | 静电保护电路、显示基板和显示装置 | |
| CN101819986A (zh) | 电光学装置以及电子机器 | |
| CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
| CN112968034A (zh) | 显示面板及其制作方法和显示装置 | |
| US11856821B2 (en) | Display device | |
| CN110429112B (zh) | 阵列基板 | |
| CN105655380A (zh) | 一种有机发光显示面板 | |
| WO2021227623A9 (zh) | 像素单元、显示基板及显示装置 | |
| KR20200115807A (ko) | 표시 장치 | |
| CN111755462B (zh) | 阵列基板及其制造方法 | |
| CN110854129A (zh) | Tft阵列基板及oled面板 | |
| CN102708800A (zh) | 一种有源矩阵有机发光二极管背板单元像素电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |