CN112968034A - 显示面板及其制作方法和显示装置 - Google Patents
显示面板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN112968034A CN112968034A CN202110209347.7A CN202110209347A CN112968034A CN 112968034 A CN112968034 A CN 112968034A CN 202110209347 A CN202110209347 A CN 202110209347A CN 112968034 A CN112968034 A CN 112968034A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- transistor
- display panel
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000003990 capacitor Substances 0.000 claims abstract description 84
- 238000003860 storage Methods 0.000 claims abstract description 78
- 239000010410 layer Substances 0.000 claims description 283
- 239000011229 interlayer Substances 0.000 claims description 50
- 230000000694 effects Effects 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000002161 passivation Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示面板及其制作方法和显示装置。显示面板中的遮光层包括第一电极，有源层包括第二电极，第二电极与第一电极连接；栅极层包括第三电极，第三电极在衬底基板上的正投影与第一电极在衬底基板上的正投影至少部分重叠以形成第一存储电容；第一导电层包括第四电极，第四电极与第三电极连接，第四电极在衬底基板上的正投影与第二电极在衬底基板上的正投影至少部分重叠以形成第二存储电容。本申请实施方式的显示面板及其制作方法和显示装置中，能够增大存储电容的容量，确保驱动晶体管栅极电压的稳定。同时，存储电容的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种显示面板及其制作方法和显示装置。
背景技术
随着显示装置的分辨率越来越高，像素的尺寸逐渐减小，像素电路中的存储电容中电极的正对面积减小，进而导致存储电容容量减小。在存储电容的容量较小的情况下，存储电容难以维持驱动晶体管的栅极电压的稳定，影响显示效果。
发明内容
本申请的实施方式提供了一种显示面板及其制作方法和显示装置。
本申请实施方式的显示面板包括依次层叠设置的衬底基板、遮光层、缓冲层、有源层、栅极绝缘层、栅极层、第一层间介质层和第一导电层，其中，
所述遮光层包括第一电极；
所述有源层包括第二电极，所述第二电极与所述第一电极连接；
所述栅极层包括第三电极，所述第三电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影至少部分重叠以形成第一存储电容；
所述第一导电层包括第四电极，所述第四电极与所述第三电极连接，所述第四电极在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分重叠以形成第二存储电容。
在某些实施方式中，所述第二电极在所述衬底基板上的正投影与所述第三电极在所述衬底基板上的正投影至少部分重叠。
在某些实施方式中，所述第二电极在所述衬底基板上的正投影与所述第三电极在所述衬底基板上的正投影不重叠。
在某些实施方式中，所述显示面板包括第一晶体管，所述有源层包括所述第一晶体管的源极区、漏极区和沟道区，所述第一导电层包括所述第一晶体管的源极，所述第一晶体管的源极分别与所述第一晶体管的源极区和所述第一电极连接，所述第二电极与所述第一晶体管的源极区连接。
在某些实施方式中，所述第一晶体管的源极区和漏极区的厚度与所述第二电极的厚度不同。
在某些实施方式中，所述栅极层包括所述第一晶体管的栅极，所述第一晶体管的栅极与所述第一晶体管的沟道区相对设置，所述第一晶体管的栅极与所述第三电极连接。
在某些实施方式中，所述显示面板包括第二导电层和第二层间介质层，所述第二层间介质层位于所述第一层间介质层远离所述衬底基板的一侧，所述第二导电层位于所述第二层间介质层远离所述衬底基板的一侧，所述第二导电层包括第五电极，所述第五电极与所述第二电极连接，所述第五电极在所述衬底基板上的正投影与所述第四电极在所述衬底基板上的正投影至少部分重叠以形成第三存储电容。
在某些实施方式中，所述第五电极在所述衬底基板上的正投影覆盖所述第一电极在所述衬底基板上的正投影。
在某些实施方式中，所述显示面板包括依次层叠设置的第三层间介质层、第一平坦层和第三导电层，所述第三层间介质层位于所述第二层间介质层远离所述衬底基板的一侧，所述第一平坦层位于所述第三层间介质层远离所述衬底基板的一侧，所述第三导电层与所述第二导电层连接。
在某些实施方式中，所述显示面板包括阳极层，所述阳极层与所述第三导电层连接。
在某些实施方式中，所述显示面板包括第二晶体管，所述有源层包括所述第二晶体管的源极区、漏极区和沟道区，所述第一导电层包括第二晶体管的源极，所述第二晶体管的源极分别与第二晶体管的源极区和所述第四电极连接。
在某些实施方式中，所述栅极层包括所述第二晶体管的栅极，所述第二晶体管的栅极与所述第二晶体管的沟道区相对设置。
本申请实施方式的显示面板的制作方法，所述显示面板的制作方法包括以下步骤：
提供一衬底基板，在所述衬底基板上形成遮光层，所述遮光层包括第一电极；
在所述遮光层上形成缓冲层，并在所述缓存层上形成有源层，所述有源层包括第二电极，所述第二电极和所述第一电极连接；
在所述有源层上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极层，所述栅极层包括第三电极，所述第三电极在所述衬底基板上的正投影与第一电极在所述衬底基板上的正投影至少部分重叠以形成第一存储电容；
在所述栅极层上形成第一层间介质层，并在所述第一层间介质层上形成第一导电层，所述第一导电层包括第四电极，所述第四电极与所述第三电极连接，所述第四电极在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分重叠以形成第二存储电容。
本申请实施方式的显示装置包括上述任一实施方式所述的显示面板。
本申请实施方式的显示面板及其制作方法和显示装置中，通过在遮光层中设置第一电极、在有源层中设置第二电极、在栅极层中设置第三电极以及在第一导电层中设置第四电极，从而在显示面板中形成第一存储电容和第二存储电容，增大存储电容的容量，确保驱动晶体管栅极电压的稳定。同时，存储电容的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
图1是本申请某些实施方式的显示面板的结构示意图。
图2是本申请某些实施方式的显示面板的电路示意图。
图3是本申请某些实施方式的显示面板的又一结构示意图。
图4是本申请某些实施方式的显示面板的制作方法的流程示意图。
图5是本申请某些实施方式的显示面板的制作方法的流程示意图。
主要元件符号说明：
显示面板10、衬底基板101、遮光层102、第一电极1021、缓冲层103、有源层104、第二电极1041、第一晶体管的源极区1042、第一晶体管的漏极区1043、第一晶体管的沟道区1044、第二晶体管的源极区1045、第二晶体管的漏极区1046、第二晶体管的沟道区1047、栅极绝缘层105、栅极层106、第三电极1061、第一晶体管的栅极1062、第二晶体管的栅极1063、第一层间介质层107、第一导电层108、第四电极1081、第一晶体管的源极1082、第二晶体管的源极1083、第二层间介质层109、第二导电层110、第五电极1101、第三层间介质层111、第一平坦层112、第三导电层113、第一钝化层114、第二平坦层115、第二钝化层116、阳极层117、第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容Cst、第一数据线Data、第二数据线Sense、第一电源线VDD、第二电源线VSS。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请一并参阅图1，显示面板10包括依次层叠设置的衬底基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、第一层间介质层107和第一导电层108。
其中，遮光层102包括第一电极1021，有源层104包括第二电极1041，第二电极1041与第一电极1021连接。栅极层106包括第三电极1061，第三电极1061在衬底基板101上的正投影与第一电极1021在衬底基板101上的正投影至少部分重叠以形成第一存储电容。第一导电层108包括第四电极1081，第四电极1081与第三电极1061连接，第四电极1081在衬底基板101上的正投影与第二电极1041在衬底基板101上的正投影至少部分重叠以形成第二存储电容。
具体地，请参阅图2，在顶栅型有源矩阵驱动式有机电致发光(Active MatrixOrganic Light-Emitting Diode，AMOLED)电路中，采用图示的3T1C结构，并在有源层104设置导体部分和半导体部分。此电路中，在存储电容Cst较大的情况下，能够使得第一晶体管T1的栅极驱动电压处于较稳定的状态，同时，存储电容Cst较大时，还能够有效消除寄生电容带来的影响，提升电路的抗干扰能力。
请再次参阅图1，显示面板10包括从下到上依次层叠设置的衬底基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、第一层间介质层107以及第一导电层108。其中，遮光层102包括第一电极1021，有源层104包括第二电极1041，第二电极1041与第一电极1021通过缓冲层103上设置的过孔连接。栅极层106包括第三电极1061，第一导电层108包括第四电极1081，第四电极1081与第三电极1061通过第一层间介质层107上设置的过孔连接。
第三电极1061在衬底基板101上的正投影与第一电极1021在衬底基板101上的正投影至少部分重叠，也即是说，第三电极1061与第一电极1021至少部分相对，在第三电极1061与第一电极1021相对的部分形成第一存储电容。相类似地，第四电极1081在衬底基板101上的正投影与第二电极1041在衬底基板101上的正投影至少部分重叠，在第四电极1081与第二电极1041相对的部分形成第二存储电容。由于第二电极1041与第一电极1021连接，第四电极1081与第三电极1061连接，因此，第一存储电容与第二存储电容的连接方式为并联。第一存储电容和第二存储电容并联，能够使得存储电容Cst的总容量增大。
本申请实施方式的显示面板10中，通过在遮光层102中设置第一电极1021、在有源层104中设置第二电极1041、在栅极层106中设置第三电极1061以及在第一导电层108中设置第四电极1081，从而在显示面板10中形成第一存储电容和第二存储电容，增大存储电容的容量，确保驱动晶体管即第一晶体管T1栅极电压的稳定。同时，存储电容Cst的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
在某些实施方式中，第二电极1041在衬底基板101上的正投影与第三电极1061在衬底基板101上的正投影至少部分重叠。
具体地，第二电极1041在衬底基板101上的正投影与第三电极1061在衬底基板101上的正投影至少部分重叠，如此，在第二电极1041与第三电极1061的重叠部分，能够形成第四存储电容，从而增大存储电容的容量，确保驱动晶体管即第一晶体管T1栅极电压的稳定。同时，存储电容Cst的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
请参阅图3，在某些实施方式中，第二电极1041在衬底基板101上的正投影与第三电极1061在衬底基板101上的正投影不重叠。
具体地，第二电极1041在衬底基板101上的正投影与第三电极1061在衬底基板101上的正投影不重叠，如此，能够降低第二电极1041与第三电极1061之间发生串扰的风险，提高显示面板10的稳定性。同时，也能够使得栅极绝缘层105和栅极层106的平坦性更佳。
在某些实施方式中，显示面板10包括第一晶体管T1，有源层104包括第一晶体管T1的源极区1042、漏极区1043和沟道区1044，第一导电层108包括第一晶体管T1的源极1082，第一晶体管T1的源极1082分别与第一晶体管T1的源极区1042和第一电极1021连接，第二电极1041与第一晶体管T1的源极区1042连接。
具体地，有源层104包括第一晶体管T1的源极区1042、漏极区1043和沟道区1044，第一导电层108包括第一晶体管T1的源极1082，第一晶体管T1的源极1082与第一晶体管T1的源极区1042连接，如此，能够实现第一晶体管T1的源极区1042与第一晶体管T1的源极1082的信号互通。第一晶体管T1的源极1082与第一电极1021连接，能够实现第一电极1021与第一晶体管T1的源极1082的信号互通。第二电极1041与第一晶体管T1的源极区1042连接，能够实现第二电极与第一晶体管T1的源极区1042的信号互通。
需要说明地，本申请实施方式中的第一晶体管T1可以是顶栅型薄膜晶体管。由于顶栅型薄膜晶体管的源漏电极与栅极之间重叠面积较小，因此，顶栅型薄膜晶体管具有更低的寄生电容，能够有效降低信号传输过程中的延迟。同时，采用自对准的制备方法，有利于制备短沟道的顶栅型薄膜晶体管，从而提升顶栅型薄膜晶体管的开态电流，提升显示效果，并能够降低顶栅型薄膜晶体管的功耗。
在某些实施方式中，第一晶体管T1的源极区1042和漏极区1043的厚度与第二电极1041的厚度不同。
具体地，在有源层中，可以采用不同的工艺分别形成第一晶体管的源漏极区1042、1043和第二电极1041，使得第一晶体管的源极区1042和漏极区1043的厚度与第二电极1041的厚度不同。例如，第一晶体管的源极区1042和漏极区1043的厚度较大，第二电极1041的厚度较小。由于电容容量与电极极板厚度成反比，在其余条件均保持不变的情况下，减小第二电极1041的厚度，能够增大第二存储电容的容量。
需要说明地，第一晶体管T1的源极区1042和漏极区1043的厚度与第二电极1041的厚度可以相同。在第一晶体管T1的源极区1042和漏极区1043的厚度与第二电极1041的厚度相同时，可以采用相同的工艺形成第一晶体管T1的源极区1042、漏极区1043和第二电极1041，如此，能够简化生产流程，提高显示面板10的生产效率。
进一步地，有源层的材料可以是导体化铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)，也即是说，在有源层中的第一晶体管的源极区1042和漏极区1043以及第二电极1041均采用导体化IGZO作为材料。
在另一些实施方式中，也可以采用不同的材料分别形成第一晶体管的源漏极区1042、1043和第二电极1041。例如，第一晶体管的源极区1042和漏极区1043采用导体化IGZO，第二电极1041的材料则可以与栅极层106的材料相同，例如采用钼等金属作为极板材料，具体不做限定。
在某些实施方式中，栅极层106包括第一晶体管T1的栅极1062，第一晶体管T1的栅极1062与第一晶体管T1的沟道区1044相对设置，第一晶体管T1的栅极1062与第三电极1061连接。
具体地，第一晶体管T1的栅极1062与第一晶体管T1的沟道区1044相对设置，第一晶体管T1的栅极1062与第三电极1061连接，如此，能够实现第一晶体管T1的栅极1062与第三电极1061的信号互通。
在某些实施方式中，显示面板10包括第二层间介质层109和第二导电层110，第二层间介质层109位于第一层间介质层107远离衬底基板101的一侧，第二导电层110位于第二层间介质层109远离衬底基板101的一侧，第二导电层110包括第五电极1101，第五电极1101与第二电极1041连接，第五电极1101在衬底基板101上的正投影与第四电极1081在衬底基板101上的正投影至少部分重叠以形成第三存储电容。
具体地，第二导电层110包括第五电极1101，有源层104包括第二电极1041，第五电极1101与第二电极1041通过第一层间介质层107和第二层间介质层109上设置的过孔连接。
第五电极1101在衬底基板101上的正投影与第四电极1081在衬底基板101上的正投影至少部分重叠，也即是说，第五电极1101与第二电极1041至少部分相对，在第五电极1101与第二电极1041相对的部分形成第三存储电容。
由于第二电极1041与第一电极1021连接，第四电极1081与第三电极1061连接，第五电极1101与第二电极1041连接，因此，第一存储电容、第二存储电容和第三存储电容的连接方式为并联。第一存储电容、第二存储电容和第三存储电容并联，能够使得存储电容Cst的总容量增大。如此，能够确保第一晶体管T1栅极电压的稳定。同时，存储电容Cst的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
在某些实施方式中，第五电极1101在衬底基板101上的正投影覆盖第一电极1021在衬底基板上的正投影。
具体地，第五电极1101在衬底基板101上的正投影覆盖第一电极1021在衬底基板101上的正投影，能够使增大第一电极1021与第三电极1061以及第五电极1101与第四电极1081的正对面积，从而增加第一存储电容和第三存储电容的容量，确保驱动晶体管栅极电压的稳定。同时，存储电容的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
此外，第五电极1101在衬底基板101上的正投影覆盖第一电极1021在衬底基板101上的正投影，也能够使得第二导电层110的平坦性更佳。
在某些实施方式中，显示面板10包括依次层叠设置的第三层间介质层111、第一平坦层112和第三导电层113，第三层间介质层111位于第二层间介质层109远离衬底基板101的一侧，第一平坦层112位于第三层间介质层111远离衬底基板101的一侧，第三导电层113与第二导电层110连接。
具体地，第三导电层113与第二导电层110连接，如此，能够实现第三导电层113与第二导电层110的信号互通。
此外，第三导电层113可与第一数据线Data、第一电源线VDD和第二数据线Sense连接，从而将数据写入电路的各个晶体管中，驱动发光元件的发光和暗灭。
在某些实施方式中，显示面板10包括阳极层117，阳极层117与第三导电层113连接。
具体地，显示面板10包括依次层叠设置的第一钝化层114、第二平坦层115、第二钝化层116和阳极层117。其中，第一钝化层114位于第三导电层113远离衬底基板101的一侧，第二平坦层115位于第一钝化层114远离衬底基板101的一侧，第二钝化层116位于第二平坦层115远离衬底基板101的一侧，阳极层117位于第二钝化层116远离衬底基板101的一侧。如此，能够对显示面板10进行平坦化处理，并对显示面板10中的电路结构进行保护，减少或防止因环境中包括的湿气和/或氧气导致的电路结构劣化。
此外，阳极层117与第三导电层113连接，能够实现第三导电层113与第二导电层110的信号互通。
在某些实施方式中，显示面板10包括第二晶体管T2T2，有源层104包括第二晶体管T2的源极区1045、漏极区和沟道区，第一导电层108包括第二晶体管T2的源极1083，第二晶体管T2的源极1083分别与第二晶体管T2的源极区1045和第四电极1081连接。
具体地，有源层104包括第二晶体管T2的源极区1045、漏极区和沟道区，第一导电层108包括第二晶体管T2的源极1083，第二晶体管T2的源极1083与第二晶体管T2的源极区1045连接，如此，能够实现第二晶体管T2的源极1083与第二晶体管T2的源极区1045的信号互通。第二晶体管T2的源极1083与第四电极1081连接，能够实现第二晶体管T2的源极1083与第四电极1081的信号互通。
需要说明地，本申请实施方式中的第二晶体管T2可以是顶栅型薄膜晶体管。由于顶栅型薄膜晶体管的源漏电极与栅极之间重叠面积较小，因此，顶栅型薄膜晶体管具有更低的寄生电容，能够有效降低信号传输过程中的延迟。同时，采用自对准的制备方法，有利于制备短沟道的顶栅型薄膜晶体管，从而提升顶栅型薄膜晶体管的开态电流，提升显示效果，并能够降低顶栅型薄膜晶体管的功耗。
在某些实施方式中，栅极层106包括第二晶体管T2的栅极1063，第二晶体管T2的栅极1063与第二晶体管T2的沟道区1047相对设置。
请参阅图1和图4，本申请实施方式的显示面板10的制作方法，制作方法包括以下步骤：
S10：提供一衬底基板101，在衬底基板101上形成遮光层102，遮光层102包括第一电极1021；
S20：在遮光层102上形成缓冲层103，并在缓存层上形成有源层104，有源层104包括第二电极1041，第二电极1041和第一电极1021连接；
S30：在有源层104上形成栅极绝缘层105，并在栅极绝缘层105上形成栅极层106，栅极层106包括第三电极1061，第三电极1061在衬底基板101上的正投影与第一电极1021在衬底基板101上的正投影至少部分重叠以形成第一存储电容；
S40：在栅极层106上形成第一层间介质层107，并在第一层间介质层107上形成第一导电层108，第一导电层108包括第四电极1081，第四电极1081与第三电极1061连接，第四电极1081在衬底基板101上的正投影与第二电极1041在衬底基板101上的正投影至少部分重叠以形成第二存储电容。
具体地，显示面板10包括从下到上依次层叠设置的衬底基板101、遮光层102、缓冲层103、有源层104、栅极绝缘层105、栅极层106、第一层间介质层107以及第一导电层108。其中，遮光层102包括第一电极1021，有源层104包括第二电极1041，第二电极1041与第一电极1021通过缓冲层103上设置的过孔连接。栅极层106包括第三电极1061，第一导电层108包括第四电极1081，第四电极1081与第三电极1061通过第一层间介质层107上设置的过孔连接。
第三电极1061在衬底基板101上的正投影与第一电极1021在衬底基板101上的正投影至少部分重叠，也即是说，第三电极1061与第一电极1021至少部分相对，在第三电极1061与第一电极1021相对的部分形成第一存储电容。相类似地，第四电极1081在衬底基板101上的正投影与第二电极1041在衬底基板101上的正投影至少部分重叠，在第四电极1081与第二电极1041相对的部分形成第二存储电容。由于第二电极1041与第一电极1021连接，第四电极1081与第三电极1061连接，因此，第一存储电容与第二存储电容的连接方式为并联。第一存储电容和第二存储电容并联，能够使得存储电容Cst的总容量增大。
本申请实施方式的显示面板10的制作方法中，通过在遮光层102中设置第一电极1021、在有源层104中设置第二电极1041、在栅极层106中设置第三电极1061以及在第一导电层108中设置第四电极1081，从而在显示面板10中形成第一存储电容和第二存储电容，增大存储电容Cst的容量，确保驱动晶体管即第一晶体管T1栅极电压的稳定。同时，存储电容Cst的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
请参阅图5，在某些实施方式中，制作方法还包括以下步骤：
S50：在第一导电层108上形成第二层间介质层109，并在第二层间介质层109上形成第二导电层110，第二导电层110包括第五电极1101，第五电极1101与第二电极1041连接，第五电极1101在衬底基板101上的正投影与第四电极1081在衬底基板101上的正投影至少部分重叠以形成第三存储电容。
具体地，第二导电层110包括第五电极1101，有源层104包括第二电极1041，第五电极1101与第二电极1041通过第一层间介质层107和第二层间介质层109上设置的过孔连接。
第五电极1101在衬底基板101上的正投影与第四电极1081在衬底基板101上的正投影至少部分重叠，也即是说，第五电极1101与第二电极1041至少部分相对，在第五电极1101与第二电极1041相对的部分形成第三存储电容。
由于第二电极1041与第一电极1021连接，第四电极1081与第三电极1061连接，第五电极1101与第二电极1041连接，因此，第一存储电容、第二存储电容和第三存储电容的连接方式为并联。第一存储电容、第二存储电容和第三存储电容并联，能够使得存储电容Cst的总容量增大。如此，能够确保第一晶体管T1栅极电压的稳定。同时，存储电容Cst的容量增大，还能够有效消除电路中寄生电容的影响，提升显示效果。
进一步地，在第二导电层110上依次形成第三层间介质层111、第一平坦层112和第三导电层113，第三层间介质层111位于第二层间介质层109远离衬底基板101的一侧，第一平坦层112位于第三层间介质层111远离衬底基板101的一侧，第三导电层113与第二导电层110连接。
在第一平坦层112上依次形成第一钝化层114、第二平坦层115、第二钝化层116和阳极层117。其中，第一钝化层114位于第三导电层113远离衬底基板101的一侧，第二平坦层115位于第一钝化层114远离衬底基板101的一侧，第二钝化层116位于第二平坦层115远离衬底基板101的一侧，阳极层117位于第二钝化层116远离衬底基板101的一侧，阳极层117与第三导电层113连接。
本申请实施方式的显示装置包括上述任一实施方式所述的显示面板10。
具体地，显示装置可以是手机、平板电脑、柜员机、智能可穿戴设备、智能家电、游戏机、头显设备等装置，具体不做限定。可以理解地，显示装置还可以是其他任意具有显示功能的装置。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
Claims (14)
1.一种显示面板，其特征在于，所述显示面板包括依次层叠设置的衬底基板、遮光层、缓冲层、有源层、栅极绝缘层、栅极层、第一层间介质层和第一导电层，其中，
所述遮光层包括第一电极；
所述有源层包括第二电极，所述第二电极与所述第一电极连接；
所述栅极层包括第三电极，所述第三电极在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影至少部分重叠以形成第一存储电容；
所述第一导电层包括第四电极，所述第四电极与所述第三电极连接，所述第四电极在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分重叠以形成第二存储电容。
2.根据权利要求1所述的显示面板，其特征在于，所述第二电极在所述衬底基板上的正投影与所述第三电极在所述衬底基板上的正投影至少部分重叠。
3.根据权利要求1所述的显示面板，其特征在于，所述第二电极在所述衬底基板上的正投影与所述第三电极在所述衬底基板上的正投影不重叠。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括第一晶体管，所述有源层包括所述第一晶体管的源极区、漏极区和沟道区，所述第一导电层包括所述第一晶体管的源极，所述第一晶体管的源极分别与所述第一晶体管的源极区和所述第一电极连接，所述第二电极与所述第一晶体管的源极区连接。
5.根据权利要求4所述的显示面板，其特征在于，所述第一晶体管的源极区和漏极区的厚度与所述第二电极的厚度不同。
6.根据权利要求4所述的显示面板，其特征在于，所述栅极层包括所述第一晶体管的栅极，所述第一晶体管的栅极与所述第一晶体管的沟道区相对设置，所述第一晶体管的栅极与所述第三电极连接。
7.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括第二导电层和第二层间介质层，所述第二层间介质层位于所述第一层间介质层远离所述衬底基板的一侧，所述第二导电层位于所述第二层间介质层远离所述衬底基板的一侧，所述第二导电层包括第五电极，所述第五电极与所述第二电极连接，所述第五电极在所述衬底基板上的正投影与所述第四电极在所述衬底基板上的正投影至少部分重叠以形成第三存储电容。
8.根据权利要求7所述的显示面板，其特征在于，所述第五电极在所述衬底基板上的正投影覆盖所述第一电极在所述衬底基板上的正投影。
9.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括依次层叠设置的第三层间介质层、第一平坦层和第三导电层，所述第三层间介质层位于所述第二层间介质层远离所述衬底基板的一侧，所述第一平坦层位于所述第三层间介质层远离所述衬底基板的一侧，所述第三导电层与所述第二导电层连接。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括阳极层，所述阳极层与所述第三导电层连接。
11.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括第二晶体管，所述有源层包括所述第二晶体管的源极区、漏极区和沟道区，所述第一导电层包括第二晶体管的源极，所述第二晶体管的源极分别与第二晶体管的源极区和所述第四电极连接。
12.根据权利要求11所述的显示面板，其特征在于，所述栅极层包括所述第二晶体管的栅极，所述第二晶体管的栅极与所述第二晶体管的沟道区相对设置。
13.一种显示基板的制造方法，其特征在于，所述制作方法包括以下步骤：
提供一衬底基板，在所述衬底基板上形成遮光层，所述遮光层包括第一电极；
在所述遮光层上形成缓冲层，并在所述缓存层上形成有源层，所述有源层包括第二电极，所述第二电极和所述第一电极连接；
在所述有源层上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极层，所述栅极层包括第三电极，所述第三电极在所述衬底基板上的正投影与第一电极在所述衬底基板上的正投影至少部分重叠以形成第一存储电容；
在所述栅极层上形成第一层间介质层，并在所述第一层间介质层上形成第一导电层，所述第一导电层包括第四电极，所述第四电极与所述第三电极连接，所述第四电极在所述衬底基板上的正投影与所述第二电极在所述衬底基板上的正投影至少部分重叠以形成第二存储电容。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求1-12中任一项所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209347.7A CN112968034A (zh) | 2021-02-24 | 2021-02-24 | 显示面板及其制作方法和显示装置 |
| PCT/CN2021/125822 WO2022179142A1 (zh) | 2021-02-24 | 2021-10-22 | 显示面板及其制作方法和显示装置 |
| US18/272,129 US20240114721A1 (en) | 2021-02-24 | 2021-10-22 | Display panel and manufacturing method therefor, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110209347.7A CN112968034A (zh) | 2021-02-24 | 2021-02-24 | 显示面板及其制作方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112968034A true CN112968034A (zh) | 2021-06-15 |
Family
ID=76286042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110209347.7A Withdrawn CN112968034A (zh) | 2021-02-24 | 2021-02-24 | 显示面板及其制作方法和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240114721A1 (zh) |
| CN (1) | CN112968034A (zh) |
| WO (1) | WO2022179142A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594212A (zh) * | 2021-07-28 | 2021-11-02 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
| CN113594189A (zh) * | 2021-07-29 | 2021-11-02 | 京东方科技集团股份有限公司 | 光电子集成基板及其制备方法、光电子设备 |
| WO2022179142A1 (zh) * | 2021-02-24 | 2022-09-01 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| WO2024065358A1 (zh) * | 2022-09-29 | 2024-04-04 | 京东方科技集团股份有限公司 | 阵列基板及其显示面板和制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116249394B (zh) * | 2023-02-28 | 2024-05-03 | 惠科股份有限公司 | 显示面板、显示装置和显示面板的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101672091B1 (ko) * | 2014-02-25 | 2016-11-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
| US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
| KR20200019309A (ko) * | 2018-08-13 | 2020-02-24 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| CN109256396A (zh) * | 2018-09-04 | 2019-01-22 | 京东方科技集团股份有限公司 | 一种透明显示基板及透明显示面板 |
| CN112968034A (zh) * | 2021-02-24 | 2021-06-15 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法和显示装置 |
-
2021
- 2021-02-24 CN CN202110209347.7A patent/CN112968034A/zh not_active Withdrawn
- 2021-10-22 WO PCT/CN2021/125822 patent/WO2022179142A1/zh active Application Filing
- 2021-10-22 US US18/272,129 patent/US20240114721A1/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179142A1 (zh) * | 2021-02-24 | 2022-09-01 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| CN113594212A (zh) * | 2021-07-28 | 2021-11-02 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
| CN113594212B (zh) * | 2021-07-28 | 2023-09-22 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
| CN113594189A (zh) * | 2021-07-29 | 2021-11-02 | 京东方科技集团股份有限公司 | 光电子集成基板及其制备方法、光电子设备 |
| CN113594189B (zh) * | 2021-07-29 | 2024-05-17 | 京东方科技集团股份有限公司 | 光电子集成基板及其制备方法、光电子设备 |
| WO2024065358A1 (zh) * | 2022-09-29 | 2024-04-04 | 京东方科技集团股份有限公司 | 阵列基板及其显示面板和制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240114721A1 (en) | 2024-04-04 |
| WO2022179142A1 (zh) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112968034A (zh) | 显示面板及其制作方法和显示装置 | |
| US11903256B2 (en) | Display substrate and display device | |
| US20240138218A1 (en) | Display substrate and display device | |
| CN111710685B (zh) | 显示面板及其制作方法、显示装置 | |
| CN109065590B (zh) | 有机发光显示基板及其制作方法、有机发光显示装置 | |
| CN109309122B (zh) | 阵列基板及其制造方法、显示装置 | |
| JP6462035B2 (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
| CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
| US9991266B2 (en) | Semiconductor memory device and semiconductor memory array comprising the same | |
| CN110429112B (zh) | 阵列基板 | |
| CN111081723B (zh) | 阵列基板、阵列基板的制作方法、显示面板以及显示装置 | |
| CN114284317A (zh) | 显示面板 | |
| TWI703735B (zh) | 半導體基板、陣列基板、逆變器電路及開關電路 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| US11727872B2 (en) | Pixel circuit, display substrate and display device | |
| CN221080022U (zh) | 一种阵列基板和显示装置 | |
| CN215771149U (zh) | 一种显示基板、显示面板 | |
| WO2024060127A1 (zh) | 显示基板和显示装置 | |
| CN112820743B (zh) | 显示面板及其制作方法、显示装置 | |
| US11567604B2 (en) | Display module and display device | |
| WO2023231004A9 (zh) | 显示面板及其制造方法、显示装置 | |
| US20240049569A1 (en) | Display Panel and Method for Manufacturing the Same, and Display Device | |
| CN210607258U (zh) | 一种阵列基板和显示面板 | |
| CN117096159A (zh) | 一种显示基板及其制作方法及显示装置 | |
| CN113270470A (zh) | 一种显示基板及其制备方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210615 |
|
| WW01 | Invention patent application withdrawn after publication |