CN113594189B - 光电子集成基板及其制备方法、光电子设备 - Google Patents
光电子集成基板及其制备方法、光电子设备 Download PDFInfo
- Publication number
- CN113594189B CN113594189B CN202110866256.0A CN202110866256A CN113594189B CN 113594189 B CN113594189 B CN 113594189B CN 202110866256 A CN202110866256 A CN 202110866256A CN 113594189 B CN113594189 B CN 113594189B
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- semiconductor layer
- finger
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 173
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- 238000002955 isolation Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 12
- 230000004044 response Effects 0.000 abstract description 12
- 239000000969 carrier Substances 0.000 abstract description 8
- 230000003595 spectral effect Effects 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000002035 prolonged effect Effects 0.000 abstract description 6
- 230000031700 light absorption Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 230
- 238000002161 passivation Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请实施例提供了一种光电子集成基板及其制备方法、光电子设备。在本申请实施例提供的光电子集成基板中，光电二极管的第二电极在衬底的正投影区域，与第一电极在衬底的正投影区域不重叠。即在垂直于衬底的方向上，第一电极和第二电极不正对，从而能够延长载流子从第一电极到第二电极的传输距离，能够减小光电二极管中形成的结电容，能够提高光电二极管的响应频率。而且，由于第一电极和第二电极不正对，使得半导体层的厚度能够减小，从而能够降低光电二极管的厚度，从而能够在确保光电二极管对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，从而增强光电二极管的光谱选择性，有利于降低误码率。
Description
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种光电子集成基板及其制备方法、光电子设备。
背景技术
可见光通信技术是使用可见光作为信息载体的通讯技术，不仅可有效避免传统无线电通讯电磁信号泄露的风险，而且具有低能耗等优点，有利于构建安全可靠的信息网络。随着可见光通信的发展，整合了信号接收和信号放大功能的光电子集成电路技术越来越受重视，逐渐应用于物联网和智慧家庭等领域，但现有的光电子集成基板存在响应频率较低的问题。
发明内容
本申请针对现有方式的缺点，提出一种光电子集成基板及其制备方法、光电子设备，用以解决现有技术中光电子集成基板存在响应频率较低的技术问题。
第一个方面，本申请实施例提供了一种光电子集成基板，包括：
衬底；
光电单元，位于衬底的一侧，光电元件包括光电二极管，光电二极管包括依次叠置的第一电极、半导体层和第二电极，第二电极位于半导体层远离衬底的一侧；第二电极在衬底的正投影区域，与第一电极在衬底的正投影区域不重叠。
第二个方面，本申请实施例提供了一种光电子设备，包括：第一个方面所提供的光电子集成基板。
第三个方面，本申请实施例提供了一种光电子集成基板的制备方法，包括：
在衬底的一侧制备第一电极；
在第一电极和衬底的一侧，制备半导体层；
在半导体层远离衬底的第一区域的一侧，制备第二电极，得到光电二极管；第一区域为衬底中与第一电极在衬底的正投影区域不重叠的区域。
本申请实施例提供的技术方案带来的有益技术效果包括：
在本申请实施例提供的光电子集成基板中，光电单元中光电二极管的第二电极在衬底的正投影区域，与第一电极在衬底的正投影区域不重叠。即在垂直于衬底的方向上，光电二极管的第一电极和第二电极不正对，从而能够延长载流子从第一电极到第二电极的传输距离，能够减小光电二极管中形成的结电容，从而能够提高光电二极管的响应频率。
而且，光电二极管的第一电极和第二电极不正对，使得位于第一电极和第二电极之间的半导体层的厚度能够减小，从而能够降低光电二极管的厚度，从而能够在确保光电二极管对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，从而增强光电二极管的光谱选择性，有利于降低误码率。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种光电子集成基板的结构示意图；
图2为本申请实施例提供的图1所示光电子集成基板中第一电极和第二电极的俯视结构示意图；
图3为本申请实施例提供的另一种光电子集成基板的结构示意图；
图4为本申请实施例提供的图3所示光电子集成基板中图案化的隔离层的俯视结构示意图；
图5为本申请实施例提供的又一种光电子集成基板的结构示意图；
图6为本申请实施例提供的一种光电子集成基板的制备方法的流程示意图；
图7a为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到第一源漏电极结构后的结构示意图；
图7b为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到第二钝化层后的结构示意图；
图7c为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到第一电极后的结构示意图；
图7d为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到半导体层后的结构示意图；
图7e为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到第二电极后的结构示意图；
图7f为本申请实施例提供的第一种光电子集成基板的制备方法中制备得到第三钝化层后的结构示意图；
图8为本申请实施例提供的第二种光电子集成基板的制备方法中制备得到图案化的隔离层后的结构示意图；
图9a为本申请实施例提供的第三种光电子集成基板的制备方法中制备得到第一金属层后的结构示意图；
图9b为本申请实施例提供的第三种光电子集成基板的制备方法中制备得到第二电极和P型半导体层后的结构示意图。
附图标记说明：
100-衬底；101-基底；102-缓冲层；103-有源层；104-栅极绝缘层；105-栅极；106-层间绝缘层；107-第一源漏电极结构；108-第一钝化层；109-第一平坦层；110-第二钝化层；
20-光电二极管；
21-第一电极；211-第一指状分支；212-第二源漏电极层；213-隔离层；2131-通槽；
22-第二电极；221-第二指状分支；
23-半导体层；231-N型半导体层；232-本征半导体层；233-P型半导体层；
201-保护层；202-第二平坦层；203-第三钝化层；204-电极信号引出结构；205-第四钝化层；206-屏蔽层；
301-第一半导体层；302-第二半导体层；303-第一金属层。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，目前相关技术中光电子集成基板中的光电二极管通常采用垂直结构的非晶硅PIN型光电二极管，PIN型光电二极管的上电极和下电极相互正对，且由于工艺的限制，导致位于上电极和下电极之间的半导体层的厚度较厚，从而导致PIN型光电二极管中形成结电容的增大，从而导致PIN型光电二极管的响应频率降低，从而影响光电子集成基板的通讯速度。
同时，现有可见光通信技术中，PIN型光电二极管吸收的信号光的波长通常在450纳米左右。现有PIN型光电二极管中，由于半导体层的厚度较厚，导致PIN型光电二极管的厚度较大，从而导致PIN型光电二极管对环境中波长大于450纳米的光的吸收率较大，导致PIN型光电二极管的光谱选择性较大，进而导致光电子集成基板的误码率明显上升。
本申请提供的光电子集成基板及其制备方法、光电子设备，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种光电子集成基板，该光电子集成基板的结构示意图如图1所示，包括：衬底100和光电单元。
光电单元，位于衬底100的一侧，光电元件包括光电二极管20，光电二极管20包括依次叠置的第一电极21、半导体层23和第二电极22，第二电极22位于半导体层23远离衬底100的一侧；第二电极22在衬底100的正投影区域，与第一电极21在衬底100的正投影区域不重叠。
在本申请实施例提供的光电子集成基板中，光电单元中光电二极管20的第二电极22在衬底100的正投影区域，与第一电极21在衬底100的正投影区域不重叠。即在垂直于衬底100的方向上，光电二极管20的第一电极21和第二电极22不正对，从而能够延长载流子从第一电极21到第二电极22的传输距离，从而能够减小光电二极管20中形成的结电容，从而能够提高光电二极管20的响应频率。
而且，光电二极管20的第一电极21和第二电极22不正对，使得位于第一电极21和第二电极22之间的半导体层23的厚度能够减小，从而能够降低光电二极管20的厚度，从而能够在确保光电二极管20对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，从而增强光电二极管20的光谱选择性，有利于降低误码率。
本申请实施例中，位于衬底100的一侧的光电单元包括光电二极管20，光电二极管20用于接收信号光，并将接收收的信号光转换成电信号，可选地，信号光的波长为450纳米。光电二极管20包括依次叠置的第一电极21、半导体层23和第二电极22。
本申请实施例中，第二电极22位于半导体层23远离衬底100的一侧，且第二电极22在衬底100的正投影区域，与第一电极21在衬底100的正投影区域不重叠。即在垂直于衬底100的方向上，光电二极管20的第一电极21和第二电极22不正对，从而能够延长载流子从第一电极21到第二电极22的传输距离，从而能够减小光电二极管20中形成的结电容，从而能够提高光电二极管20的响应频率。
目前，在光电子集成基板应用的物联网领域中，环境中往往存在较多的波长大于信号光波长的可见光，而现有的光电二极管的厚度往往大于1微米，从而导致现有的光电二极管能够吸收环境中波长大于信号光波长的可见光，从而导致现有的光电二极管的误码率较高。
相较之下，本申请实施例中，随着载流子从第一电极21到第二电极22传输距离的延长，即在垂直于衬底100的方向上，第一电极21到第二电极22之间的距离能够减小，相应的，使得位于第一电极21和第二电极22之间的半导体层23的厚度能够适当减小，从而有利于降低光电二极管20的厚度，从而能够在确保光电二极管20对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，能够增强光电二极管20的光谱选择性，有利于降低误码率。
在本申请的一个实施例中，如图2所示，第一电极21包括第一指状分支211，第二电极22包括第二指状分支221；在平行于衬底100的第一方向上，第一指状分支211和第二指状分支221交替排列；第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域具有设定间距。
本申请实施例中，如图2所示，为图1所示的光电子集成基板中第二电极22和第一电极21的俯视图。图2中，第一电极21包括三个第一指状分支211，第二电极22包括两个第二指状分支221，沿第一方向上，第一指状分支211和第二指状分支221交替排列，从而使得第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域具有设定间距b。
本申请实施例中，通过设置第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域具有设定间距b，且定间距b不等于0，从而能够进一步延长载流子从第一电极21到第二电极22的传输距离，能够进一步减小光电二极管20中形成的结电容，能够进一步提高光电二极管20的响应频率。
相应地，能够使得半导体层23的厚度进一步减小，能够进一步降低光电二极管20的厚度，从而能够在确保光电二极管20对波长较短的信号光吸收的基础上，能够进一步减少对环境中波长较长的光的吸收，能够进一步增强光电二极管20的光谱选择性，能够进一步降低误码率。
在本申请的一个实施例中，沿第一方向上，设定间距b的取值范围为1-5微米。应该说明的是，设定间距b的取值包括1微米和5微米。通过限定第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域之间设定间距b的取值范围，能够在提高光电二极管20的响应频率、降低误码率的同时，确保载流子从第一电极21到第二电极22的传输速率，从而保障光电二极管20的传输效率。
本技术领域技术人员理解的是，本申请实施例中，第一电极21中第一指状分支211的具体数量和第二电极22中第二指状分支221的具体的数量，在此不做限制，技术人员可以根据实际需求，设置第一指状分支211和第二指状分支221的具体的数量。
在本申请的一个实施例中，第一指状分支211的延伸方向，与第二指状分支221的延伸方向相反。
本申请实施例中，如图2所示，第一指状分支211的延伸方向，与第二指状分支221的延伸方向相反，从而能够使得连接第一指状分支211的第一电极21的连接部，与连接第二指状分支221的第二电极22的连接部，在垂直于衬底100的方向上不正对，从而保障光电二极管20的响应频率。
在本申请的一个实施例中，如图2所示，沿第一方向上，第一指状分支211和第二指状分支221的尺寸均为1-5微米。即第一指状分支211的宽度不小于1微米且不大于5微米，第二指状分支221的宽度a不小于1微米且不大于5微米。
在本申请的一个实施例中，第一电极21包括第二源漏电极结构或暴露于图案化的隔离层213的第二源漏电极层212，第二电极22包括透光电极结构或第三源漏电极结构。
在本申请的一个实施例中，第一电极21包括第二源漏电极结构，且第二电极22包括透光电极结构；或者，光电二极管20还包括图案化的隔离层213，第一电极21包括暴露于图案化的隔离层213的第二源漏电极层212，图案化的隔离层213位于第二源漏电极层212远离衬底100的一侧，且第二电极22包括透光电极结构；或者，第一电极21包括第二源漏电极结构，且第二电极22包括第三源漏电极结构。
本申请实施例中，如图1所示，第一电极21为第二源漏电极结构，第二源漏电极结构采用导电材料制成，第二源漏电极结构包括第一指状分支211。第二电极22为透光电极结构，透光电极结构包括第二指状分支221。透光电极结构为透光的导电材料制成，可选地，透光电极结构的制作材料包括ITO(Indium Tin Oxide，氧化铟锡)，第二电极22为透光电极结构，能够保证信号光透过第二电极22入射到半导体层23，从而能够保障信号光的吸收效率，保障光电二极管20的通讯效率。
可选地，如图1所示，衬底100包括基底101、缓冲层102、有源层103、栅极绝缘层104、栅极105、层间绝缘层106、第一源漏电极结构107、第一钝化层108、第一平坦层109和第二钝化层110。衬底100包括薄膜晶体管，薄膜晶体管包括有源层103、栅极绝缘层104、栅极105、层间绝缘层106、第一源漏电极结构107，如图1所示，薄膜晶体管位于衬底100的左侧，光电二极管20位于衬底100的右侧。第一电极21的第二源漏电极结构和与光电二极管20对应的第一源漏电极结构107电连接，该第一源漏电极结构107和与光电二极管20对应的栅极105电连接。
可选地，第一源漏电极结构107和第二源漏电极结构可采用同种材料制备而成。
可选地，图1所示的光电子集成基板还包括覆盖第二钝化层110和光电二极管20的保护层201、第二平坦层202、第三钝化层203、电极信号引出结构204、第四钝化层205和屏蔽层206。第二平坦层202和第三钝化层203中设置有过孔，使得电极信号引出结构204与光电二极管20的第二电极22电连接。
本申请实施例中，如图3所示，第一电极21包括暴露于图案化的隔离层213的第二源漏电极层212，图案化的隔离层213位于第二源漏电极层212远离衬底100的一侧。如图4所示，图3中图案化的隔离层213的俯视图，图案化的隔离层213设置有通槽2131，通过通槽2131使得第二源漏电极层212的至少部分暴露。
可选地，结合图3和图4可知，本申请实施例中，第二源漏电极层212暴露的部分的形状包括指状，从而使得第一电极21形成如图2所述的第一电极21的形状。第二源漏电极层212采用导电材料制成。第二电极22为透光电极结构，透光电极结构包括第二指状分支221，透光电极结构采用ITO材料制成，从而能够保证信号光透过第二电极22入射到半导体层23，从而能够保障信号光的吸收效率，保障光电二极管20的通讯效率。
本申请实施例提供的光电子集成基板的衬底100结构和图1所示中衬底100的结构相同。光电二极管20与衬底100的电连接关系，请参见上文的描述，此处不再赘述。
本申请实施例中提供的光电子集成基板中，由于第一电极21包括整层的第二源漏电极层212，因此能够保障平整度，利用后续半导体层23的制备。而且，第一电极21包括整层的第二源漏电极层212，能够降低第一电极21的整体电阻，从而有利于降低第一电极21的暗态电流。
本申请实施例中，如图5所示，第一电极21为第二源漏电极结构，第二电极22为第三源漏电极结构，第二源漏电极结构包括第一指状分支211，第三源漏电极结构包括第二指状分支221。第二源漏电极结构、第三源漏电极结构和第一源漏电极结构107可采用同种材料制备而成。
在图5所示的光电子集成基板中，通过将第三源漏电极结构设置为包括第二指状分支221，能够保障光电二极管20中的半导体层23能够接收到信号光，以保障光电二极管20的工作性能。
在本申请的一个实施例中，半导体层23包括依次叠置的N型半导体层231、本征半导体层232和P型半导体层233；或者，半导体层23包括依次叠置的本征半导体层232和P型半导体层233。
本申请实施例中，如图1所示，半导体层23包括依次叠置的N型半导体层231、本征半导体层232和P型半导体层233，N型半导体层231位于第一电极21远离衬底100的一侧，相邻两个第一电极21的第一指状分支211之间填充有至少部分N型半导体层，即N型半导体层231覆盖部分第二钝化层110。
本申请实施例中，如图3所示，半导体层23包括依次叠置的N型半导体层231、本征半导体层232和P型半导体层233，N型半导体层231位于图案化的隔离层213远离衬底100的一侧，且填充在图案化的隔离层213的通槽2131中，使得N型半导体层231覆盖图案化的隔离层213暴露的第二源漏电极层212。
本申请实施例中，如图5所示，半导体层23包括依次叠置的本征半导体层232和P型半导体层233。本征半导体层232位于第一电极21远离衬底100的一侧，相邻两个第一电极21的第一指状分支211之间填充有至少部分本征半导体层232，即本征半导体层232覆盖部分第二钝化层110。
P型半导体层233位于本征半导体层232远离衬底100的一侧，且第二电极22的第二指状分支221在衬底100的正投影区域，覆盖P型半导体层233在衬底100的正投影区域。可选地，第二电极22的第二指状分支221在衬底100的正投影区域，与P型半导体层233在衬底100的正投影区域完全重叠。
在本申请的一个实施例中，如图5所示，第一电极21为第二源漏电极结构，第二电极22为第三源漏电极结构，第二源漏电极结构包括第一指状分支211，第三源漏电极结构包括第二指状分支221。半导体层23包括依次叠置的本征半导体层232和P型半导体层233。
本征半导体层232位于第二源漏电极结构远离衬底100的一侧，相邻两个第一指状分支211之间填充有至少部分本征半导体层232，即本征半导体层232覆盖部分第二钝化层110。
P型半导体层233位于本征半导体层232远离衬底100的一侧，且第三源漏电极结构的第二指状分支221在衬底100的正投影区域，覆盖P型半导体层233在衬底100的正投影区域。即，本申请实施例中，P型半导体层233包括与第二指状分支221形状相匹配的指状分支。
本申请实施例中，由于光电二极管20的半导体层23不包括N型半导体层231，从而能够避免N型半导体层231与P型半导体层233之间横向电流的影响，从而能够进一步减小光电二极管20中形成的结电容，能够进一步提高光电二极管20的响应频率。
而且，使得半导体层23的厚度能够进一步减小，从而能够进一步降低光电二极管20的厚度，在确保光电二极管20对波长较短的信号光吸收的基础上，能够进一步减少对环境中波长较长的光的吸收，进一步增强光电二极管20的光谱选择性，进一步有利于降低误码率。
在本申请的一个实施例中，半导体层23的厚度为60-1020纳米。
本申请实施例中，半导体层23的厚度不小于60纳米，且不大于1020纳米。具体的，在图1和图3所示的光电子集成基板中，N型半导体层231的厚度不小于5纳米，且不大于10纳米。在图1、图3和图5所示的光电子集成基板中，本征半导体层232的厚度不小于50纳米，且不大于1000纳米。在图1、图3和图5所示的光电子集成基板中，P型半导体层233的厚度不小于5纳米，且不大于10纳米。
应该说明的是，本申请中上述各个实施例所提供的光电子集成基板中，第二电极22同样可以为透光电极结构，采用ITO材料制成。
基于同一发明构思，本申请实施例提供了一种光电子设备，包括：上述各个实施例所提供的光电子集成基板。
本申请实施例中，光电子设备中光电子集成基板的结构、原理和技术效果，请参阅上文中各个实施例的描述，在此不再赘述。可选地，光电子设备可为具有显示功能的显示设备。可选地，光电子设备中光电子集成基板的衬底100可采用背照式衬底。
基于同一发明构思，本申请实施例提供了一种光电子集成基板的制备方法，该方法的流程示意图如图6所示，该方法包括如下步骤S601-S603：
S601，在衬底的一侧制备第一电极。
S602，在第一电极和衬底的一侧，制备半导体层。
可选地，在第一电极21远离衬底100的一侧和衬底100未被第一电极21遮盖的区域制备得到半导体层23。
S603，在半导体层远离衬底的第一区域的一侧，制备第二电极，得到光电二极管；第一区域为衬底中与第一电极在衬底的正投影区域不重叠的区域。
可选地，在半导体层23远离衬底100的一侧沉积制备电极层，图案化电极层，保留位于第一区域的电极层，制备得到第二电极22，从而得到光电二极管20。其中，第一区域为衬底100中与第一电极21在衬底100的正投影区域不重叠的区域。
在本申请的一个实施例中，上述步骤S601，包括：在衬底100的一侧制备得到包括第一指状分支211的第一电极21。
可选地，在衬底100的一侧沉积制备金属层，图案化金属层制备得到第一电极21，第一电极21包括第一指状分支211。
可选地，在衬底100的一侧沉积制备金属层，在金属层远离衬底100的一侧制备得到图案化的隔离层213，从而使得金属层中未被图案化的隔离层213覆盖的部分形成第一指状分支211。
上述步骤S603，包括：在半导体层23远离衬底100的第一区域的一侧，制备得到包括第二指状分支221的第二电极22，使得在平行于衬底100的第一方向上，第一指状分支211和第二指状分221支交替排列，且第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域具有设定间距b。
在申请的一个实施例中，光电子集成基板的具体制备步骤包括：在基底101的一侧沉积制备得到缓冲层102，在缓冲层102的一侧沉积制备非晶硅层，对非晶硅层晶化以形成多晶硅层，并对多晶硅层图案化得到有源层103。在有源层103和缓冲层102的一侧沉积制备栅极绝缘层104，在栅极绝缘层104的一侧沉积一层金属层，并图案化金属层得到栅极105，如图7a所示，栅极105包括与后续制备得到的薄膜晶体管对应的栅极105，以及与后续制备得到的光电二极管20对应的栅极105。
接着，在栅极105和栅极绝缘层104的一侧沉积制备得到层间绝缘层106，图案化层间绝缘层106和栅极绝缘层104，使得有源层103的源极去和漏极区暴露，同时，使得与后续制备得到的光电二极管20对应的栅极105部分暴露。然后，在层间绝缘层106的一侧沉积一金属层，图案化金属层得到第一源漏电极结构107，从而得到薄膜晶体管，以及得到与后续制备得到的光电二极管20对应的第一源漏电极结构107，如图7a所示。
接着，在第一源漏电极结构107和层间绝缘层106的一侧沉积制备得到第一钝化层108，在第一钝化层108的一侧沉积并图案化制备得到第一平坦层109，在第一平坦层109的一侧沉积制备得到第二钝化层110，并使得与后续制备得到的光电二极管20对应的第一源漏电极结构107的暴露，制备得到衬底100，如图7b所示。
然后，在第二钝化层110的一侧沉积一金属层，图案化金属层制备得到第一电极21，第一电极21包括第一指状分支211，如图7c所示。
接着，在第一电极21的一侧依次沉积并图案化制备得到半导体层23的N型半导体层231、本征半导体层232和P型半导体层233，为了避免后者制备工艺对第一电极21破坏，可在第二钝化层110和第一电极21未被半导体层23覆盖的区域制备得到保护层201，如图7d所示。
然后，在P型半导体层233的一侧沉积制备一ITO膜层，图案化ITO膜层得到第二电极22，第二电极22包括第二指状分支221，且使得第一指状分支211在衬底100的正投影区域，与相邻的第二指状分支221在衬底100的正投影区域具有设定间距b，如图7e所示。
接着，在N型半导体层231、本征半导体层232和P型半导体层233的侧壁，以及第二电极22的一侧沉积保护材料，制备得到保护层201，并使得保护层201覆盖光电二极管20。然后，在保护层201的一侧制备得到第二平坦层202，在第二平坦层202中开孔使得第二电极22的至少部分暴露，在第二平坦层202的一侧制备得到第三钝化层203，如图7f所示。
本申请实施例中，在图7f所示的结构中，在第三钝化层203中开孔使得第二电极22的至少部分暴露，然后，沉积并图案化制备得到电极信号引出结构204，电极信号引出结构204与第二电极22电连接。然后，在电极信号引出结构204和第三钝化层203的一侧制备得到第四钝化层205，在第四钝化层205的一侧沉积一层ITO膜层，制备得到屏蔽层206，从而得到如图1所示的光电子集成基板。
在申请的一个实施例中，在另一种光电子集成基板的制备方法中，在制备得到如图7b所示的结构后，还可以包括：在第二钝化层110的一侧沉积制备得到第二源漏电极层212，在第二源漏电极层212的一侧沉积并图案化制备得到图案化的隔离层213，使得第二源漏电极层212中未被图案化的隔离层213覆盖的部分形成第一指状分支211，如图9所示。
然后，在第二源漏电极层212和图案化的隔离层213一侧依次制备N型半导体层231、本征半导体层232、P型半导体层233、第二电极22、保护层201、第二平坦层202、第三钝化层203、电极信号引出结构204、第四钝化层205和屏蔽层206，从而得到如图3所示的光电子集成基板。
在申请的一个实施例中，在又一种光电子集成基板的制备方法中，在制备得到如图7c所示的结构后，还可以包括：在第一电极21和第二钝化层110的一侧依次沉积制备得到第一半导体层301、第二半导体层302和第一金属层303，如图9a所示。
然后，图案化第一金属层303得到第二电极22，第二电极22包括第二指状分支221，然后以第二电极22为基准，图案化第二半导体层302得到P型半导体层233，如图9b所示。
接着，图案化第一半导体层301得到本征半导体层232，然后依次制备得到保护层201、第二平坦层202、第三钝化层203、电极信号引出结构204、第四钝化层205和屏蔽层206，从而得到如图5所示的光电子集成基板。
应用本申请实施例，至少能够实现如下有益效果：
在本申请实施例提供的光电子集成基板中，光电单元中光电二极管20的第二电极22在衬底100的正投影区域，与第一电极21在衬底100的正投影区域不重叠。即在垂直于衬底100的方向上，光电二极管20的第一电极21和第二电极22不正对，从而能够延长载流子从第一电极21到第二电极22的传输距离，从而能够减小光电二极管20中形成的结电容，从而能够提高光电二极管20的响应频率。
而且，光电二极管20的第一电极21和第二电极22不正对，使得位于第一电极21和第二电极22之间的半导体层23的厚度能够减小，从而能够降低光电二极管20的厚度，从而能够在确保光电二极管20对波长较短的信号光吸收的基础上，能够减少对环境中波长较长的光的吸收，从而增强光电二极管20的光谱选择性，有利于降低误码率。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种光电子集成基板，其特征在于，包括：
衬底；
光电单元，位于所述衬底的一侧，所述光电元件包括光电二极管，所述光电二极管包括依次叠置的第一电极、半导体层和第二电极，所述第二电极位于所述半导体层远离所述衬底的一侧；所述第二电极在所述衬底的正投影区域，与所述第一电极在所述衬底的正投影区域不重叠；
所述第一电极包括第一指状分支，所述第二电极包括第二指状分支；
在平行于所述衬底的第一方向上，所述第一指状分支和所述第二指状分支交替排列；所述第一指状分支在所述衬底的正投影区域，与相邻的所述第二指状分支在所述衬底的正投影区域具有设定间距；
所述第一电极包括第二源漏电极结构或暴露于图案化的隔离层的第二源漏电极层，
所述第二电极包括透光电极结构或第三源漏电极结构；
所述第一电极包括所述第二源漏电极结构，且所述第二电极包括所述透光电极结构；
或者，所述光电二极管还包括所述图案化的隔离层，所述第一电极包括暴露于所述图案化的隔离层的第二源漏电极层，所述图案化的隔离层位于所述第二源漏电极层远离所述衬底的一侧，且所述第二电极包括所述透光电极结构；
或者，所述第一电极包括所述第二源漏电极结构，且所述第二电极包括所述第三源漏电极结构。
2.根据权利要求1所述的光电子集成基板，其特征在于，所述第一指状分支的延伸方向，与所述第二指状分支的延伸方向相反。
3.根据权利要求1所述的光电子集成基板，其特征在于，所述半导体层包括依次叠置的N型半导体层、本征半导体层和P型半导体层；
或者，所述半导体层包括依次叠置的所述本征半导体层和所述P型半导体层。
4.根据权利要求3所述的光电子集成基板，其特征在于，所述第一电极包括第二源漏电极结构，所述第二电极包括第三源漏电极结构，所述半导体层包括所述本征半导体层和所述P型半导体层；所述本征半导体层位于所述第二源漏电极结构远离所述衬底的一侧，所述P型半导体层位于所述本征半导体层远离所述衬底的一侧，且所述第二指状分支在所述衬底的正投影区域，覆盖所述P型半导体层在所述衬底的正投影区域。
5.根据权利要求1所述的光电子集成基板，其特征在于，沿所述第一方向上，所述第一指状分支和所述第二指状分支的尺寸均为1-5微米。
6.根据权利要求1所述的光电子集成基板，其特征在于，沿第一方向上，所述设定间距的取值范围为1-5微米。
7.根据权利要求1所述的光电子集成基板，其特征在于，所述半导体层的厚度为60-1020纳米。
8.一种光电子设备，其特征在于，包括：如权利要求1-7中任一项所述的光电子集成基板。
9.一种如权利要求1-7中任一项所述的光电子集成基板的制备方法，其特征在于，包括：
在衬底的一侧制备第一电极；
在所述第一电极和所述衬底的一侧，制备半导体层；
在所述半导体层远离所述衬底的第一区域的一侧，制备第二电极，得到光电二极管；所述第一区域为所述衬底中与所述第一电极在所述衬底的正投影区域不重叠的区域。
10.根据权利要求9所述的制备方法，其特征在于，所述在衬底的一侧制备第一电极，包括：
在所述衬底的一侧制备得到包括第一指状分支的所述第一电极；
以及，所述在所述半导体层远离所述衬底的第一区域的一侧，制备第二电极，包括：
在所述半导体层远离所述衬底的第一区域的一侧，制备得到包括第二指状分支的所述第二电极，使得在平行于所述衬底的第一方向上，所述第一指状分支和所述第二指状分支交替排列，且所述第一指状分支在所述衬底的正投影区域，与相邻的所述第二指状分支在所述衬底的正投影区域具有设定间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110866256.0A CN113594189B (zh) | 2021-07-29 | 2021-07-29 | 光电子集成基板及其制备方法、光电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110866256.0A CN113594189B (zh) | 2021-07-29 | 2021-07-29 | 光电子集成基板及其制备方法、光电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594189A CN113594189A (zh) | 2021-11-02 |
| CN113594189B true CN113594189B (zh) | 2024-05-17 |
Family
ID=78252029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110866256.0A Active CN113594189B (zh) | 2021-07-29 | 2021-07-29 | 光电子集成基板及其制备方法、光电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594189B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201210071A (en) * | 2010-08-26 | 2012-03-01 | Huga Optotech Inc | High-brightness light emitting diode |
| KR20140006428A (ko) * | 2012-07-05 | 2014-01-16 | 엘지이노텍 주식회사 | 발광소자 |
| CN106684155A (zh) * | 2017-01-05 | 2017-05-17 | 京东方科技集团股份有限公司 | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN110265509A (zh) * | 2019-07-02 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种光电探测器件、及其制备方法、显示面板及显示装置 |
| CN112186026A (zh) * | 2020-10-26 | 2021-01-05 | 京东方科技集团股份有限公司 | 一种显示面板、制备方法、驱动方法及显示装置 |
| CN112534581A (zh) * | 2018-08-01 | 2021-03-19 | 三星显示有限公司 | 显示设备 |
| CN112968034A (zh) * | 2021-02-24 | 2021-06-15 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法和显示装置 |
| CN112993076A (zh) * | 2021-02-19 | 2021-06-18 | 京东方科技集团股份有限公司 | 光电子集成基板及其制备方法、光电子集成电路 |
-
2021
- 2021-07-29 CN CN202110866256.0A patent/CN113594189B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201210071A (en) * | 2010-08-26 | 2012-03-01 | Huga Optotech Inc | High-brightness light emitting diode |
| KR20140006428A (ko) * | 2012-07-05 | 2014-01-16 | 엘지이노텍 주식회사 | 발광소자 |
| CN106684155A (zh) * | 2017-01-05 | 2017-05-17 | 京东方科技集团股份有限公司 | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN112534581A (zh) * | 2018-08-01 | 2021-03-19 | 三星显示有限公司 | 显示设备 |
| CN110265509A (zh) * | 2019-07-02 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种光电探测器件、及其制备方法、显示面板及显示装置 |
| CN112186026A (zh) * | 2020-10-26 | 2021-01-05 | 京东方科技集团股份有限公司 | 一种显示面板、制备方法、驱动方法及显示装置 |
| CN112993076A (zh) * | 2021-02-19 | 2021-06-18 | 京东方科技集团股份有限公司 | 光电子集成基板及其制备方法、光电子集成电路 |
| CN112968034A (zh) * | 2021-02-24 | 2021-06-15 | 合肥鑫晟光电科技有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113594189A (zh) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109713003B (zh) | 显示面板和显示装置 | |
| CN109037293B (zh) | 显示面板及其制作方法、显示装置 | |
| CN104412394A (zh) | 太阳能电池 | |
| US20120273039A1 (en) | Solar Cell Apparatus and Method for Manufacturing the Same | |
| JP2014060380A (ja) | 光電変換装置 | |
| CN109427836B (zh) | 阵列基板、x射线检测器、及用于制造该阵列基板的方法 | |
| US11183610B2 (en) | Photoelectric detector, preparation method thereof, display panel and display device | |
| CN211350671U (zh) | 一种具有触控功能的太阳能电池 | |
| CN102903768B (zh) | 太阳能电池 | |
| CN112420791A (zh) | 指纹识别基板及其制备方法、显示装置 | |
| KR101168810B1 (ko) | 태양광 발전장치 및 이의 제조방법 | |
| CN101494256B (zh) | X射线感测器及其制作方法 | |
| CN109817731B (zh) | 一种光电二极管及其制作方法、电子设备 | |
| CN113594189B (zh) | 光电子集成基板及其制备方法、光电子设备 | |
| CN112993076B (zh) | 光电子集成基板及其制备方法、光电子集成电路 | |
| CN113687548A (zh) | 阵列基板及其制作方法、以及显示面板 | |
| KR20150015890A (ko) | 엑스레이 검출 패널 및 그 제조방법 | |
| US20240006543A1 (en) | Photovoltaic cell, method for preparing same, and photovoltaic module | |
| CN111370524B (zh) | 感光传感器及其制备方法、阵列基板、显示面板 | |
| CN211150569U (zh) | 薄膜太阳能电池 | |
| CN111403501A (zh) | 一种具有触控功能的太阳能电池制造方法 | |
| CN101409258B (zh) | 一种光传感器及其制造方法 | |
| CN211150572U (zh) | 薄膜太阳能电池 | |
| CN115732498A (zh) | 光电子集成基板及其制作方法、光电子集成电路 | |
| TW201442260A (zh) | 太陽能電池及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |