CN110265509A - 一种光电探测器件、及其制备方法、显示面板及显示装置 - Google Patents

一种光电探测器件、及其制备方法、显示面板及显示装置 Download PDF

Info

Publication number
CN110265509A
CN110265509A CN201910591338.1A CN201910591338A CN110265509A CN 110265509 A CN110265509 A CN 110265509A CN 201910591338 A CN201910591338 A CN 201910591338A CN 110265509 A CN110265509 A CN 110265509A
Authority
CN
China
Prior art keywords
layer
electrode
heavily doped
tft
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910591338.1A
Other languages
English (en)
Other versions
CN110265509B (zh
Inventor
李超
杜建华
关峰
高宇鹏
强朝辉
王治
吕杨
罗超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910591338.1A priority Critical patent/CN110265509B/zh
Publication of CN110265509A publication Critical patent/CN110265509A/zh
Priority to US16/909,526 priority patent/US11183610B2/en
Application granted granted Critical
Publication of CN110265509B publication Critical patent/CN110265509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及显示技术领域，公开了一种光电探测器件、及其制备方法、显示面板及显示装置，该光电探测器件包括：衬底，位于衬底上的薄膜晶体管TFT和光敏PIN器件；PIN器件包括：与TFT在衬底上的I型区；覆盖I型区的顶表面的第一刻蚀阻挡层；与I型区靠近TFT一侧的侧表面接触的第一重掺杂区；与I型区远离TFT一侧的侧表面接触的第二重掺杂区，第一重掺杂区与第二重掺杂区的掺杂类型互不相同。该光电探测器件中，PIN器件为水平结构，有效减少了PIN器件接收光线一侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件光响应度。

Description

一种光电探测器件、及其制备方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种光电探测器件、及其制备方法、显示面板及显示装置。
背景技术
目前，将光学传感元件与显示器相融合，实现光学传感、人机交互、生物特征识别等已成为研究热点之一，其中，在现有的集成TFT的PIN光电二极管结构一般复杂度较高，膜层较多且整体膜层厚度偏大，降低光信号的透过率、及传递效率，影响光响应灵敏度。
发明内容
本发明公开了一种光电探测器件、及其制备方法、显示面板及显示装置，该光电探测器件中，PIN器件为水平结构，第一重掺杂区和第二重掺杂区分别设于I型区的周侧中相对的两侧，有效减少了PIN器件接收光线一侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件光响应度。
为达到上述目的，本发明提供以下技术方案：
一种光电探测器件，包括：衬底，位于所述衬底上的薄膜晶体管TFT和光敏PIN器件；其中，所述PIN器件包括：
与所述TFT在所述衬底上的正投影互不重叠的I型区；
覆盖所述I型区的顶表面的第一刻蚀阻挡层；
与所述I型区靠近所述TFT一侧的侧表面接触的第一重掺杂区；
与所述I型区远离所述TFT一侧的侧表面接触的第二重掺杂区，所述第一重掺杂区与所述第二重掺杂区的掺杂类型互不相同；
覆盖所述第一重掺杂区的顶表面的第一电极，所述第一电极与所述TFT的漏极电连接；以及，
覆盖所述第二重掺杂区的顶表面的第二电极，所述第二电极与电极引线电连接。
上述光电探测器件中，包括设置在衬底上的薄膜晶体管TFT和与TFT电连接的光敏PIN器件，其中，为便于说明，以垂直于衬底的方向为竖直方向，以平行于衬底的方向为水平方向(或者横向)，本发明中的PIN器件的组成包括一I型区，且I型区在衬底上的正投影与TFT在衬底上的正投影互相不交叠，即，在竖直方向，I型区与TFT不会重叠，在I型区靠近TFT的一侧设置第一重掺杂区，且第一重掺杂区与I型区靠近TFT的一侧的侧表面接触连接，第一重掺杂区上表面覆盖有与其图形相同的第一电极，第一电极与TFT的漏极电连接，在I型区远离TFT的一侧设置有第二重掺杂区，且第二重掺杂区与I型区远离TFT的一侧的侧表面接触连接，第二重掺杂区上表面覆盖有与其图形相同的第二电极，第二电极与电极引线电连接，其中，上述第一重掺杂区可以为P型区或N型区，第二重掺杂区也可以为P型区或N型区，由于第一重掺杂区和第二重掺杂区的掺杂类型相反，则第一重掺杂区和第二重掺杂区的类型设置可以为：第一重掺杂区为P型区且第二重掺杂区为N型区，或者，第一重掺杂区为N型区且第二重掺杂区为P型区，有上述PIN器件的结构可知，PIN器件的两个连接端分别沿横向设置，即设置I型区的相对的两侧边，形成了一个水平PIN结构，减少了PIN器件入光侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件响应度，且上述PIN器件为水平结构，顶部光信号不经过第一重掺杂区层或第二重掺杂区而直接到达I型区，能够更充分地利用光信号产生光生载流子，提高器件的响应度；且在I型区的顶表面设置有第一刻蚀阻挡层，在制备过程中第一刻蚀阻挡层与I型区可以在同一构图工艺中制备，第一刻蚀阻挡层对I型区在制备过程中可以起到保护作用，不会受到光刻、刻蚀等工艺的影响(如离子残留、有机物污染等)而产生较大的侧壁漏电流。
上述光电探测器件中，PIN器件为水平结构，第一重掺杂区和第二重掺杂区分别设于I型区的周侧中相对的两侧，有效减少了PIN器件接收光线一侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件光响应度。
可选地，所述PIN器件还包括：覆盖所述第二电极的顶表面的第二刻蚀阻挡层，所述电极引线通过贯穿所述第二刻蚀阻挡层的第一过孔与所述第二电极电连接。
可选地，所述PIN器件还包括：覆盖所述第一电极的顶表面的第三刻蚀阻挡层，与所述TFT的漏极电连接的连接线通过贯穿所述第三刻蚀阻挡层的第二过孔与所述第一电极电连接。
可选地，所述电极引线、所述连接线、所述TFT的源极和漏极同层同材质设置。
可选地，所述TFT包括：
在所述衬底上依次层叠设置的缓冲层、所述有源层、栅绝缘层、栅极、层间介质层、所述源极和漏极；所述源极通过贯穿所述层间介质层和栅绝缘层的第三过孔与所述有源层一端的重掺杂区电连接，且所述漏极通过贯穿所述层间介质层和栅绝缘层的第四过孔与所述有源层另一端的重掺杂区电连接。
可选地，所述第一重掺杂区与所述TFT的有源层的重掺杂区的掺杂类型相同；所述第一重掺杂区和所述第一电极延伸至所述TFT所在区域，作为所述TFT的漏极。
所述电极引线包括与所述第一重掺杂区同层设置、且通过所述第一过孔与所述第二电极接触的第一引线部，以及位于所述第一引线部上且与所述第一电极同层设置侧第二引线部。
本发明还提供了一种显示面板，包括显示基板和如上述技术方案提供的任意一种光电探测器件，所述显示基板中的衬底和所述光电探测器件中的衬底为同一衬底。
本发明还提供了一种显示装置，包括如上述技术方案提供的任意一种显示面板。
基于相同的发明构思，本发明还提供了一中光电探测器件的制备方法，包括：
在衬底上依次形成缓冲层、有源层、栅绝缘层和栅极，对所述有源层进行离子注入重掺杂以形成重掺杂区；
在所述栅极上形成层间介质层；
在所述层间介质层上依次形成a-Si层和第一刻蚀阻挡膜，采用同一构图工艺对所述a-Si层和第一刻蚀阻挡膜进行图形化，以形成I型区和覆盖所述I型区的顶表面的第一刻蚀阻挡层；
在所述第一刻蚀阻挡层上依次形成第二重掺杂层、第二电极层和第二刻蚀阻挡膜，采用同一构图工艺对所述第二重掺杂层、第二电极层和第二刻蚀阻挡膜进行图形化，以形成依次叠置于所述I型区远离所述TFT的一侧的第二重掺杂区、第二电极和第二刻蚀阻挡层；
在所述第二刻蚀阻挡层上依次形成第一重掺杂层和第一电极层，并采用同一构图工艺对所述第一重掺杂层和第一电极层进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的第一重掺杂区和第一电极；
在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上形成与所述第二电极电连接的电极引线。
可选地，所述制备方法还包括：在所述第一电极层上形成第三刻蚀阻挡膜；
采用同一构图工艺对所述第一重掺杂层、第一电极层、第三刻蚀阻挡膜进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的所述第一重掺杂区、第一电极和第三刻蚀阻挡层；
在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上形成与所述第二电极电连接的电极引线之前，还包括：
采用同一次构图工艺对所述第二刻蚀阻挡层、第三刻蚀阻挡层、层间介质层和栅绝缘层进行图形化，以形成贯穿所述第二刻蚀阻挡层的第一过孔、贯穿所述第三刻蚀阻挡层的第二过孔、贯穿所述层间介质层和栅绝缘层的第三过孔和第四过孔。
可选地，在所述第二刻蚀阻挡层上依次形成第一重掺杂层和第一电极层之前，还包括：
采用同一构图工艺对所述第二刻蚀阻挡层、层间介质层和栅绝缘层进行图形化，以形成贯穿所述第二刻蚀阻挡层的第一过孔、贯穿所述层间介质层和栅绝缘层的第三过孔和第四过孔；
所述在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上与所述第二电极电连接的电极引线，具体包括：
采用同一构图工艺对所述第一重掺杂层和第一电极层进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的所述第一重掺杂区和第一电极的同时，在所述第一过孔处形成所述电极引线、在所述第三过孔处形成所述源极、在所述第四过孔处形成所述漏极。
附图说明
图1至图9为本发明实施例提供的一种光电探测器件制备过程中的膜层结构变化示意图；
图10至图12为本发明实施例提供的一种光电探测器件制备过程中的膜层变化示意图；
图标：1-衬底；2-缓冲层；3-有源层；4-栅绝缘层；5-栅极；6-层间介质层；7-源极；8-漏极；9-I型区；10-第一刻蚀阻挡层；11-第二重掺杂区；12-第二电极；13-第二刻蚀阻挡层；14-第一重掺杂区；15-第一电极；16-第三刻蚀阻挡层；17-连接线；18-电极引线；19-保护层；20-平坦层；21-第一过孔；22-第二过孔；23-第三过孔；24-第四过孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1或图2所示，本发明实施例提供了一种光电探测器件，包括：衬底1，位于衬底1上的薄膜晶体管TFT和光敏PIN器件；其中，PIN器件包括：与TFT在衬底1上的正投影互不重叠的I型区9；覆盖I型区9的顶表面的第一刻蚀阻挡层10；与I型区9靠近TFT一侧的侧表面接触的第一重掺杂区14；与I型区9远离TFT一侧的侧表面接触的第二重掺杂区11，第一重掺杂区14与第二重掺杂区11的掺杂类型互不相同；覆盖第一重掺杂区14的顶表面的第一电极15，第一电极15与TFT的漏极8电连接；以及，覆盖第二重掺杂区的顶表面的第二电极12，第二电极12与电极引线18电连接。
上述光电探测器件中，包括设置在衬底上的薄膜晶体管TFT和与TFT电连接的光敏PIN器件，其中，为便于说明，以垂直于衬底的方向为竖直方向，以平行于衬底的方向为水平方向(或者横向)，本发明中的PIN器件的组成包括一I型区，且I型区在衬底上的正投影与TFT在衬底上的正投影互相不交叠，即，在竖直方向，I型区与TFT不会重叠，在I型区靠近TFT的一侧设置第一重掺杂区，且第一重掺杂区与I型区靠近TFT的一侧的侧表面接触连接，第一重掺杂区上表面覆盖有与其图形相同的第一电极，第一电极与TFT的漏极电连接，在I型区远离TFT的一侧设置有第二重掺杂区，且第二重掺杂区与I型区远离TFT的一侧的侧表面接触连接，第二重掺杂区上表面覆盖有与其图形相同的第二电极，第二电极与电极引线电连接，其中，上述第一重掺杂区可以为P型区或N型区，第二重掺杂区也可以为P型区或N型区，由于第一重掺杂区和第二重掺杂区的掺杂类型相反，则第一重掺杂区和第二重掺杂区的类型设置可以为：第一重掺杂区为P型区且第二重掺杂区为N型区，或者，第一重掺杂区为N型区且第二重掺杂区为P型区，有上述PIN器件的结构可知，PIN器件的两个连接端分别沿横向设置，即设置I型区的相对的两侧边，形成了一个水平PIN结构，减少了PIN器件入光侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件响应度，且上述PIN器件为水平结构，顶部光信号不经过第一重掺杂区层或第二重掺杂区而直接到达I型区，能够更充分地利用光信号产生光生载流子，提高器件的响应度；且在I型区的顶表面设置有第一刻蚀阻挡层，在制备过程中第一刻蚀阻挡层与I型区可以在同一构图工艺中制备，第一刻蚀阻挡层对I型区在制备过程中可以起到保护作用，不会受到光刻、刻蚀等工艺的影响(如离子残留、有机物污染等)而产生较大的侧壁漏电流。
上述光电探测器件中，PIN器件为水平结构，第一重掺杂区和第二重掺杂区分别设于I型区的周侧中相对的两侧，有效减少了PIN器件接收光线一侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件光响应度。
具体地，上述PIN器件中，第二电极12的可以为ITO，ITO为透明导电材质，将第二电极12设置为透明电极可以有利于增加光信号的透过率，有利于提高PIN器件的光响应度。
具体地，上述PIN器件中的I型区的厚度可以为20nm～1μm，具体地，I型区的厚度可以为50nm、70nm、100nm、200nm或者500nm，其中，可以根据不同光信号的检测需求设置I型区的厚度，本实施例不做局限，且，在垂直于I型区设置第一重掺杂区的一侧的方向上，I型区的宽度尺寸可以为500nm～1.5μm，其中，I型区的宽度具体可以为550nm、700nm、900nm、1.2μm或者1.4μm，本实施例做局限。
具体地，关于TFT与PIN器件的电连接结构的设置方式会有多种选择，如：
方式一：
结合图7，如图9所示，其中，图9为本发明实施例提供的一种光电探测器件的结构示意图。上述光电探测器件中，TFT包括：在衬底1上依次层叠设置的缓冲层2、有源层3、栅绝缘层4、栅极5、层间介质层6、源极7和漏极8；源极7通过贯穿层间介质层和栅绝缘层的第三过孔23与有源层一端的重掺杂区电连接，且漏极8通过贯穿层间介质层和栅绝缘层的第四过孔24与有源层另一端的重掺杂区电连接。
其中，PIN器件的I型区9设置在层间介质层6上，且I型区9在竖直方向上与TFT不重叠，I型区9远离TFT的一侧设置有与I型区9该侧的侧表面接触连接的第二重掺杂区11，第二重掺杂区11上表面覆盖有与其图形相同的第二电极12，且，第二电极12上设有覆盖第二电极的顶表面的第二刻蚀阻挡层13，电极引线18通过贯穿第二刻蚀阻挡层的第一过孔21与第二电极12电连接，其中，第二刻蚀阻挡层13可以对第二电极12起到保护作用，在制备过程中避免第二电极被光刻、刻蚀等工艺影响，有利于保证第二电极的完整性、以及保证第二电极的导电性。
具体地，仍结合图7，参考图9所示，I型区9靠近TFT的一侧设置有与I型区9该侧的侧表面接连接第一重掺杂区14，第一重掺杂区14上表面设置有第一电极15，且第一电极15上设置有覆盖第一电极15的顶表面的第三刻蚀阻挡层16，第三阻挡刻蚀层16中设置有第二过孔22，其中，TFT的漏极8与第一电极15之间通过一连接线17电连接，即连接线17与TFT的漏极8电连接且通过贯穿第三刻蚀阻挡层的第二过孔22与第一电极15电连接。
具体地，上述方式一中，电极引线、连接线、TFT的源极和漏极同层同材质设置。即电极引线、连接线、TFT的源极和漏极可以为同一个金属层经一次构图工艺同时制备而成，且连接线与TFT的漏极可以形成直接连接结构，即连接线与TFT的漏极直接为一体的，其中，连接线的一部分伸入第二过孔与第一电极电连接，则第一电极与TFT的漏极实现电连接。
其中，上述方式一中，第二电极可以为ITO，ITO为透明导电材质，将第一电极设置为透明电极可以有利于增加光信号的透过率，有利于提高PIN器件的光响应速度，第二电极也可以设置为金属或其他导电性较好的材料，本实施例不做局限。
具体地，如图9所示，在上述方式一的光电探测器件中还包括覆盖在层间介质层6、TFT的源极7和漏极8、以及连接线17、第三刻蚀阻挡层16、第一刻蚀阻挡层10、第二刻蚀阻挡层13和电极引线18上的保护层19，保护层可以对TFT的源极和漏极、以及连接线、电极引线等金属走线起到保护作用。
具体地，在上述方式一中的保护层19上还设置有起到平坦作用的平坦层20。
方式二：
结合图10，如图12所示，其中，图12为本发明实施例提供的一种光电探测器件的结构示意图。在光电探测器件中，TFT包括：在衬底1上依次层叠设置的缓冲层2、有源层3、栅绝缘层4、栅极5、层间介质层6、源极7和漏极8；源极7通过贯穿层间介质层6和栅绝缘层4的第三过孔23与有源层3一端的重掺杂区电连接，且漏极8通过贯穿层间介质层和栅绝缘层的第四过孔24与有源层另一端的重掺杂区电连接。
具体地，上述方式二中，PIN器件的I型区9设置在层间介质层6上，且I型区9在竖直方向上与TFT不重叠，I型区9远离TFT的一侧设置有与I型区9该侧的侧表面接触连接的第二重掺杂区11，第二重掺杂区11上表面覆盖有与其图形相同的第二电极12，且，第二电极12上设有覆盖第二电极12的顶表面的第二刻蚀阻挡层13，电极引线18通过贯穿第二刻蚀阻挡层13的第一过孔21与第二电极12电连接，其中，第二刻蚀阻挡层13可以对第二电极12起到保护作用，在制备过程中避免第二电极被光刻、刻蚀等工艺影响，有利于保证第二电极的完整性、以及保证第二电极的导电性。
具体地，结合图10，如图11所示，方式二中，在I型区9的靠近TFT一侧设置有与I型区9该侧的侧表面接触连接第一重掺杂区14，且第一重掺杂区14与TFT的有源层3的重掺杂区的掺杂类型相同，第一重掺杂区14上设置有覆盖第一重掺杂区14的第一电极15，第一电极15可以为金属电极，与上述方式一中的不同之处，该方式二中，第一重掺杂区14和第一电极15朝向TFT的一侧延伸至TFT所在的区域，并且第一重掺杂区14和第一电极15延伸至贯穿层间介质层和栅绝缘层的第四过孔24内与有源层3靠近I型区9的重掺杂区电连接，作为TFT的漏极8，即第一重掺杂区和第一电极中延伸至第四过孔内的部分当做TFT的漏极，即PIN的一个电极端与TFT的漏极直接设置为一体型，连接稳定，且在制备过程中可以节省制备工艺。
上述方式二中，结合图10，如图12所示，TFT的源极7为双层结构，且TFT的源极7包括与第一重掺杂区14同层设置、且通过第三过孔23与有源,3远离I型区9一侧的重掺杂区接触连接的第一源极部，以及位于第一源极部上且与第一电极15同层设置侧第二源极部；具体地，电极引线18也为双层结构，且电极引线18包括与第一重掺杂区14同层设置、且通过第一过孔21与第二电极12接触的第一引线部，以及位于第一引线部上且与第一电极15同层设置侧第二引线部，则，TFT的源极、电极引线可以是与第一重掺杂区以及位于第一重掺杂区上的第一电极利用相同的膜层在同一构图工艺中制备形成，节省制备工序。
具体地，如图12所示，上述方式二的光电探测器件中还包括覆盖在层间介质层6、TFT的源极7、第一电极15、第一刻蚀阻挡层10、第二刻蚀阻挡层13和电极引线18上的保护层19，保护层可以对TFT的源极、第一电极、以及电极引线起到保护作用。
具体地，在上述方式二中的保护层19上还设置有起到平坦作用的平坦层20。
其中，上述方式一和方式二中，层间介质层可以为SiO2、SiNx，或两者形成的叠层。
基于相同的发明构思，本发明实施例还提供了一种显示面板，包括显示基板和上述实施例中提供的任意一种光电探测器件，其中，显示基板中的衬底和光电探测器件中的衬底为同一衬底。
基于相同的发明构思，本发明实施例还提供了一种显示装置，包括如上述实施例提供的任意一种显示面板。
另外，基于相同的发明构思，本发明实施例还提供了一中光电探测器件的制备方法，包括：
在衬底上依次形成缓冲层、有源层、栅绝缘层和栅极，对有源层进行离子注入重掺杂以形成重掺杂区；
在栅极上形成层间介质层；
在层间介质层上依次形成a-Si层和第一刻蚀阻挡膜，采用同一构图工艺对a-Si层和第一刻蚀阻挡膜进行图形化，以形成I型区和覆盖I型区的顶表面的第一刻蚀阻挡层；
在第一刻蚀阻挡层上依次形成第二重掺杂层、第二电极层和第二刻蚀阻挡膜，采用同一构图工艺对第二重掺杂层、第二电极层和第二刻蚀阻挡膜进行图形化，以形成依次叠置于I型区远离TFT的一侧的第二重掺杂区、第二电极和第二刻蚀阻挡层；
在第二刻蚀阻挡层上依次形成第一重掺杂层和第一电极层，并采用同一构图工艺对第一重掺杂层和第一电极层进行图形化，以形成依次叠置于I型区靠近TFT的一侧的第一重掺杂区和第一电极；
在层间介质层上形成源极、与第一电极电连接的漏极，同时在第二刻蚀阻挡层上形成与第二电极电连接的电极引线。
上述制备方法制备的光电探测器件中，PIN器件为水平结构，第一重掺杂区和第二重掺杂区分别设于I型区的周侧中相对的两侧，有效减少了PIN器件入光侧的膜层数量及膜层厚度，从而减少了各膜层对光信号的反射、吸收，增加光信号的透过率，有利于提高器件光响应速度；且在制备过程中，有多个膜层的图形化制备时会用到同一个构图工艺制备，节省了mask工艺次数，简化了制备工艺。
具体地，对于上述TFT与PIN器件的连接结构具有多种设置，则对于相应的制备方法也对应有多种方式，具体地制备方式如：
制备方式一：
如图1所示，首先，进行步骤S101，在衬底1上依次形成缓冲层2，在缓冲层2上形成a-Si层，且采用准分子激光退火技术(ELA)使a-Si层转变为p-Si层，并采用构图工艺(第一次mask)p-Si层图形化以形成有源层3；
如图2所示，进行步骤S102，在有源层3上形成栅绝缘层4，并在栅绝缘层4上形成栅极金属层，且采用构图工艺(第二次mask)对栅极金属层进行图形化以形成栅极5，形成栅极5之后对有源层进行离子注入重掺杂以形成沟道区以及分别位于沟道区两侧的重掺杂区；
如图3所示，进行步骤S103，在栅极上形成层间介质层6；
如图4所示，接着进行步骤S104，形成层间介质层6之后，接下来制备PIN器件的结构，在层间介质层6上形成a-Si层，且在a-Si层上形成第一刻蚀阻挡膜，并采用同一构图工艺(第三次mask)对a-Si层和第一刻蚀阻挡膜进行图形化，以形成I型区9和覆盖I型区的顶表面的第一刻蚀阻挡层10，其中，第一刻蚀阻挡层在刻蚀过程中可以对I型区起到保护作用；
如图5所示，然后进行步骤S105，在层间介质层6、I型区9和第一刻蚀阻挡层10上依次形成第二重掺杂层、第二电极层和第二层间介质膜，并采用同一构图工艺(第四次mask)对第二重掺杂层、第二电极层和第二层间介质膜进行图形化，以形成依次叠置于I型区9远离TFT的一侧的第二重掺杂区11、第二电极12和第二刻蚀阻挡层13，且第二重掺杂区11覆盖I型区9远离TFT一侧的侧表面并与其接触；
如图6所示，接着进行步骤S106，在层间介质层6、I型区9、第一刻蚀阻挡层10和第二刻蚀阻挡层13上依次形成第一重掺杂层、第一电极层和第三层间介质膜，并采用同一构图工艺(第五次mask)对第一重掺杂层、第一电极层和第三层间介质膜进行图形化，以形成依次叠置于I型区9靠近TFT的一侧的第一重掺杂区14、第一电极15和第三刻蚀阻挡层16，且第一重掺杂区14覆盖I型区9靠近TFT一侧的侧表面并与其接触；
如图7所示，进行步骤S107，采用同一构图工艺(第六次mask)在层间介质层6和栅绝缘层4形成与有源层3靠近I型区9的重掺杂区对应的第四过孔24、以及与有源层3远离I型区9的重掺杂区对应的第三过孔23，在第二刻蚀阻挡层13形成第一过孔21，在第三刻蚀阻挡层16形成第二过孔22；
结合图7，如图8所示，进行步骤S108，在层间介质层、第一刻蚀阻挡层、第二刻蚀阻挡层以及第三刻蚀阻挡层上沉积金属形成金属层，采用构图工艺(第七次mask)对金属层图形化处理，以形成通过第三过孔23与有源层3一端的重掺杂区电连接的源极7、通过第四过孔24与有源层3的另一端的重掺杂区电连接的漏极8、与漏极8电连接且通过第二过孔22与第一电极15电连接的连接线17、以及通过第一过孔21与第二电极12电连接的电极引线18；
如图9所示，进行步骤S109，在层间介质层6、第一刻蚀阻挡层10、第二刻蚀阻挡层13、第三刻蚀阻挡层16、TFT的源极7和漏极8、以及电极引线18上形成保护层19，并在保护层上形成平坦层20。
上述制备方式一的制备方法中，采用了七次mask将光电探测器件制备完成，相比现有技术有效的简化了光电探测器件的制备工艺流程，且由于PIN器件为一水平结构，I型区制备完成后，在后续制备时侧壁不会裸露，所以不需要沉积侧壁保护层，相比与现有技术，进一步节省了制备工序；另外，需要说明的是，上述制备方式一中，步骤S205和步骤S206的顺序可以颠倒，即也可以先制备第一重掺杂区、第一电极以及第二刻蚀阻挡层，然后再制备第二重掺杂区、第二电极以及第三刻蚀阻挡层，不影响形成后的光电探测器件的整体结构。
制备方式二：
如图1所示，首先进行步骤S201，在衬底1上依次形成缓冲层2，在缓冲层2上形成a-Si层，且采用准分子激光退火技术(ELA)使a-Si层转变为p-Si层，并采用构图工艺(第一次mask)p-Si层图形化以形成有源层3；
如图2所示，然后进行步骤S202，在有源层3上形成栅绝缘层4，并在栅绝缘层4上形成栅极金属层，且采用构图工艺(第二次mask)对栅极金属层进行图形化以形成栅极5，形成栅极之后对有源层进行离子注入重掺杂以形成沟道区以及分别位于沟道区两侧的重掺杂区；
如图3所示，接着进行步骤S203，在栅极5上形成层间介质层6；
如图4所示，再接着进行步骤S204，形成层间介质层6之后，接下来制备PIN器件的结构，在层间介质层6上形成a-Si层，且在a-Si层上形成第一刻蚀阻挡膜，并采用同一构图工艺(第三次mask)对a-Si层和第一刻蚀阻挡膜进行图形化，以形成I型区9和覆盖I型区9的顶表面的第一刻蚀阻挡层10，其中，第一刻蚀阻挡层在刻蚀过程中可以对I型区起到保护作用；
如图5所示，然后进行步骤S205，在层间介质层6、I型区9和第一刻蚀阻挡层10上依次形成第二重掺杂层、第二电极层和第二层间介质膜，并采用同一构图工艺(第四次mask)对第二重掺杂层、第二电极层和第二层间介质膜进行图形化，以形成依次叠置于I型区9远离TFT的一侧的第二重掺杂区11、第二电极12和第二刻蚀阻挡层13，且第二重掺杂区11覆盖I型区9远离TFT一侧的侧表面并与其接触连接；
其中，该制备方式二中，制备有源层、栅极、I型区、以及位于I型区远离一侧的第二重掺杂区、第二电极和第二刻蚀阻挡层的方法与上述制备方式一中可以相同，不同的是第二重掺杂区、第二电极和第二刻蚀阻挡层制备完成后的后续制备方式，具体地，如图10所示，进行步骤S206，采用同一构图工艺(第五次mask)在层间介质层6和栅绝缘层4形成与有源层3靠近I型区9的重掺杂区对应的第四过孔24、以及与有源层3远离I型区一侧的重掺杂区对应的第三过孔23，在第三刻蚀阻挡层13形成第二过孔22；
结合图10，如图11所示，进行步骤S207，在层间介质层6、I型区9、第一刻蚀阻挡层10和第二刻蚀阻挡层13上依次形成与有源层3的重掺杂区的掺杂类型相同的第一重掺杂层和金属层，并采用同一构图工艺(第六次mask)对第一重掺杂层和金属层进行图形化，以形成与I型区9靠近TFT一侧的侧表面接触的第一重掺杂区14和覆盖第一重掺杂区的第二电极12，以及部分位于第三过孔内且与有源层背离I型区的重掺杂区电连接的源极7，以及部分位于第一过孔内与第一电极接触连接的电极引线18，其中，第一重掺杂区14和第一电极15延伸至TFT所在区域且延伸至第四过孔24内通过第四过孔24与有源层3靠近I型区9一侧的重掺杂区接触电连接，可以作为TFT的漏极8，即相当于将PIN器件的一端的电极端与TFT的漏极制备成一体式的图案结构，且，TFT的源极7和电极引线18也均是双层结构；
如图12所示，进行步骤S208，在层间介质层6、第一刻蚀阻挡层10、第二刻蚀阻挡层13、TFT的源极7、第二电极12、以及电极引线18上形成保护层19，并在保护层上形成平坦层20。
上述制备方式二的制备方法中，采用了六次mask将光电探测器件制备完成，相比现有技术有效的简化了光电探测器件的制备工艺流程，且由于PIN器件为一水平结构，I型区制备完成后，在后续制备时侧壁不会裸露，所以不需要沉积侧壁保护层，相比与现有技术，进一步节省了制备工序。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种光电探测器件，其特征在于，包括：衬底，位于所述衬底上的薄膜晶体管TFT和光敏PIN器件；其中，所述PIN器件包括：
与所述TFT在所述衬底上的正投影互不重叠的I型区；
覆盖所述I型区的顶表面的第一刻蚀阻挡层；
与所述I型区靠近所述TFT一侧的侧表面接触的第一重掺杂区；
与所述I型区远离所述TFT一侧的侧表面接触的第二重掺杂区，所述第一重掺杂区与所述第二重掺杂区的掺杂类型互不相同；
覆盖所述第一重掺杂区的顶表面的第一电极，所述第一电极与所述TFT的漏极电连接；以及，
覆盖所述第二重掺杂区的顶表面的第二电极，所述第二电极与电极引线电连接。
2.根据权利要求1所述的光电探测器件，其特征在于，所述PIN器件还包括：覆盖所述第二电极的顶表面的第二刻蚀阻挡层，所述电极引线通过贯穿所述第二刻蚀阻挡层的第一过孔与所述第二电极电连接。
3.根据权利要求2所述的光电探测器件，其特征在于，所述PIN器件还包括：覆盖所述第一电极的顶表面的第三刻蚀阻挡层，与所述TFT的漏极电连接的连接线通过贯穿所述第三刻蚀阻挡层的第二过孔与所述第一电极电连接。
4.根据权利要求3所述的光电探测器件，其特征在于，所述电极引线、所述连接线、所述TFT的源极和漏极同层同材质设置。
5.根据权利要求4所述的光电探测器件，其特征在于，所述TFT包括：
在所述衬底上依次层叠设置的缓冲层、所述有源层、栅绝缘层、栅极、层间介质层、所述源极和漏极；所述源极通过贯穿所述层间介质层和栅绝缘层的第三过孔与所述有源层一端的重掺杂区电连接，且所述漏极通过贯穿所述层间介质层和栅绝缘层的第四过孔与所述有源层另一端的重掺杂区电连接。
6.根据权利要求2所述的光电探测器件，其特征在于，所述第一重掺杂区与所述TFT的有源层的重掺杂区的掺杂类型相同；所述第一重掺杂区和所述第一电极延伸至所述TFT所在区域，作为所述TFT的漏极。
7.根据权利要求6所述的光电探测器件，其特征在于，所述电极引线包括与所述第一重掺杂区同层设置、且通过所述第一过孔与所述第二电极接触的第一引线部，以及位于所述第一引线部上且与所述第一电极同层设置的第二引线部。
8.一种显示面板，其特征在于，包括显示基板和如权利要求1-7任一项所述光电探测器件，所述显示基板中的衬底和所述光电探测器件中的衬底为同一衬底。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。
10.一种如权利要求1-8任一项所述的光电探测器件的制备方法，其特征在于，包括：
在衬底上依次形成缓冲层、有源层、栅绝缘层和栅极，对所述有源层进行离子注入重掺杂以形成重掺杂区；
在所述栅极上形成层间介质层；
在所述层间介质层上依次形成a-Si层和第一刻蚀阻挡膜，采用同一构图工艺对所述a-Si层和第一刻蚀阻挡膜进行图形化，以形成I型区和覆盖所述I型区的顶表面的第一刻蚀阻挡层；
在所述第一刻蚀阻挡层上依次形成第二重掺杂层、第二电极层和第二刻蚀阻挡膜，采用同一构图工艺对所述第二重掺杂层、第二电极层和第二刻蚀阻挡膜进行图形化，以形成依次叠置于所述I型区远离所述TFT的一侧的第二重掺杂区、第二电极和第二刻蚀阻挡层；
在所述第二刻蚀阻挡层上依次形成第一重掺杂层和第一电极层，并采用同一构图工艺对所述第一重掺杂层和第一电极层进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的第一重掺杂区和第一电极；
在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上形成与所述第二电极电连接的电极引线。
11.根据权利要求10所述的制备方法，其特征在于，还包括：在所述第一电极层上形成第三刻蚀阻挡膜；
采用同一构图工艺对所述第一重掺杂层、第一电极层、第三刻蚀阻挡膜进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的所述第一重掺杂区、第一电极和第三刻蚀阻挡层；
在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上形成与所述第二电极电连接的电极引线之前，还包括：
采用同一次构图工艺对所述第二刻蚀阻挡层、第三刻蚀阻挡层、层间介质层和栅绝缘层进行图形化，以形成贯穿所述第二刻蚀阻挡层的第一过孔、贯穿所述第三刻蚀阻挡层的第二过孔、贯穿所述层间介质层和栅绝缘层的第三过孔和第四过孔。
12.根据权利要求10所述的制备方法，其特征在于，所述在所述第二刻蚀阻挡层上依次形成第一重掺杂层和第一电极层之前，还包括：
采用同一构图工艺对所述第二刻蚀阻挡层、层间介质层和栅绝缘层进行图形化，以形成贯穿所述第二刻蚀阻挡层的第一过孔、贯穿所述层间介质层和栅绝缘层的第三过孔和第四过孔；
所述在所述层间介质层上形成源极、与所述第一电极电连接的漏极，同时在所述第二刻蚀阻挡层上与所述第二电极电连接的电极引线，具体包括：
采用同一构图工艺对所述第一重掺杂层和第一电极层进行图形化，以形成依次叠置于所述I型区靠近所述TFT的一侧的所述第一重掺杂区和第一电极的同时，在所述第一过孔处形成所述电极引线、在所述第三过孔处形成所述源极、在所述第四过孔处形成所述漏极。
CN201910591338.1A 2019-07-02 2019-07-02 一种光电探测器件、及其制备方法、显示面板及显示装置 Active CN110265509B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910591338.1A CN110265509B (zh) 2019-07-02 2019-07-02 一种光电探测器件、及其制备方法、显示面板及显示装置
US16/909,526 US11183610B2 (en) 2019-07-02 2020-06-23 Photoelectric detector, preparation method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910591338.1A CN110265509B (zh) 2019-07-02 2019-07-02 一种光电探测器件、及其制备方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN110265509A true CN110265509A (zh) 2019-09-20
CN110265509B CN110265509B (zh) 2022-02-01

Family

ID=67923969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910591338.1A Active CN110265509B (zh) 2019-07-02 2019-07-02 一种光电探测器件、及其制备方法、显示面板及显示装置

Country Status (2)

Country Link
US (1) US11183610B2 (zh)
CN (1) CN110265509B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112507828A (zh) * 2020-11-30 2021-03-16 京东方科技集团股份有限公司 一种光学指纹识别结构及其制作方法、显示装置
CN113594189A (zh) * 2021-07-29 2021-11-02 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子设备
WO2023230751A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 射线探测器及制备方法、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400268B (zh) * 2022-01-13 2024-10-01 京东方科技集团股份有限公司 Pin器件及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332919A (en) * 1992-02-24 1994-07-26 Sumitomo Electric Industries, Ltd. Photodetector with surrounding region
JP2002151702A (ja) * 2000-11-15 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2009135314A (ja) * 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
US20140252314A1 (en) * 2009-12-08 2014-09-11 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
CN106910796A (zh) * 2017-03-02 2017-06-30 京东方科技集团股份有限公司 射线探测基板及其制造方法、射线探测装置
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667528B2 (en) * 2002-01-03 2003-12-23 International Business Machines Corporation Semiconductor-on-insulator lateral p-i-n photodetector with a reflecting mirror and backside contact and method for forming the same
TWI353063B (en) * 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
TWI324832B (en) * 2007-10-23 2010-05-11 Au Optronics Corp Photo sensor and fabrication method thereof
WO2010064343A1 (ja) * 2008-12-05 2010-06-10 シャープ株式会社 半導体装置及びその製造方法
US10700225B2 (en) * 2013-05-22 2020-06-30 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN104867964B (zh) * 2015-05-18 2019-02-22 京东方科技集团股份有限公司 阵列基板、其制造方法以及有机发光二极管显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332919A (en) * 1992-02-24 1994-07-26 Sumitomo Electric Industries, Ltd. Photodetector with surrounding region
JP2002151702A (ja) * 2000-11-15 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2009135314A (ja) * 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
US20140252314A1 (en) * 2009-12-08 2014-09-11 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
CN106910796A (zh) * 2017-03-02 2017-06-30 京东方科技集团股份有限公司 射线探测基板及其制造方法、射线探测装置
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112507828A (zh) * 2020-11-30 2021-03-16 京东方科技集团股份有限公司 一种光学指纹识别结构及其制作方法、显示装置
CN113594189A (zh) * 2021-07-29 2021-11-02 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子设备
CN113594189B (zh) * 2021-07-29 2024-05-17 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子设备
WO2023230751A1 (zh) * 2022-05-30 2023-12-07 京东方科技集团股份有限公司 射线探测器及制备方法、电子设备

Also Published As

Publication number Publication date
US11183610B2 (en) 2021-11-23
US20210005769A1 (en) 2021-01-07
CN110265509B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN110265509A (zh) 一种光电探测器件、及其制备方法、显示面板及显示装置
CN105336751B (zh) 光电传感器及其制造方法
CN102609137B (zh) 触摸感应基板
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN102707843B (zh) 触控面板及触控面板的制造方法
CN108878572B (zh) 感光元件、光电传感探测基板及其制造方法
CN105977314B (zh) 一种感光元件、指纹识别面板及制备方法、指纹识别装置
JP2013502735A (ja) 単一またはいくつかの層のグラフェン・ベースの光検出デバイスおよびその形成方法
CN105453269B (zh) X射线图像传感器用基板
CN109994498A (zh) 一种指纹识别传感器及其制备方法、以及显示装置
WO2022165913A1 (zh) 阵列基板和显示面板
CN111048617B (zh) 光电二极管及其制备方法
KR101441429B1 (ko) 센서 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터기판, 박막 트랜지스터 기판의 제조 방법
CN110197834A (zh) 阵列基板及其制作方法、显示面板和指纹识别显示装置
WO2015100811A1 (zh) 一种感光单元、显示面板的阵列基板及其制作方法
CN111640809A (zh) 一种光电器件及其制备方法、光电探测器
CN107240611B (zh) 一种光电探测器件及其制备方法、触控基板及显示面板
CN109727974A (zh) 感光组件、其制备方法以及感光基板
US11557145B2 (en) Photo sensor having a photosensitive layer made of intrinsic amorphous silicon, manufacturing method thereof, and display panel having the same
CN106252454B (zh) 一种光电探测器及光电探测装置
CN103207464B (zh) 一种电光开关或光衰减器
CN109308470B (zh) 指纹感测装置及其制造方法
CN103730463A (zh) 具有光感测器的薄膜晶体管基板及其制作方法
CN203502708U (zh) 像素单元、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant