CN112993076B - 光电子集成基板及其制备方法、光电子集成电路 - Google Patents

光电子集成基板及其制备方法、光电子集成电路 Download PDF

Info

Publication number
CN112993076B
CN112993076B CN202110191311.0A CN202110191311A CN112993076B CN 112993076 B CN112993076 B CN 112993076B CN 202110191311 A CN202110191311 A CN 202110191311A CN 112993076 B CN112993076 B CN 112993076B
Authority
CN
China
Prior art keywords
layer
electrode
amorphous silicon
ohmic contact
intrinsic amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110191311.0A
Other languages
English (en)
Other versions
CN112993076A (zh
Inventor
黄睿
朱海彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110191311.0A priority Critical patent/CN112993076B/zh
Publication of CN112993076A publication Critical patent/CN112993076A/zh
Priority to US17/500,963 priority patent/US11769850B2/en
Application granted granted Critical
Publication of CN112993076B publication Critical patent/CN112993076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开提供了一种光电子集成基板及其制造方法、光电子集成电路。光电子集成基板包括基底以及设置在所述基底上的电子装置和光电二极管，所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接。本公开通过将欧姆接触层和本征非晶硅层沿着垂直于入射光的方向依次设置，可以在增加受光面积的同时减小结电容，实现响应度和响应速度的同步提升，同时可以有效减小本征非晶硅层的厚度，在确保短波长信号光吸收的基础上，减小对长波长环境光的吸收，有效提高了光谱选择性，有效降低了误码率。

Description

光电子集成基板及其制备方法、光电子集成电路
技术领域
本文涉及但不限于光电技术领域，具体涉及一种光电子集成基板及其制备方法、光电子集成电路。
背景技术
可见光通信技术是使用可见光作为信息载体的通讯技术，不仅可有效避免传统无线电通讯电磁信号泄露的风险，而且具有低能耗等优点，有利于构建安全可靠的信息网络。随着可见光通信的发展，整合了信号接收和信号放大功能的光电子集成电路(OptoElectronic Integrated Circuit，简称OEIC)技术越来越受重视，逐渐应用于物联网和智慧家庭等领域，但现有结构的光电子集成电路存在误码率较高的问题。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开所要解决的技术问题是，提供一种光电子集成基板及其制备方法、光电子集成电路，以解决现有结构误码率较高的缺陷。
为了解决上述技术问题，本公开提供了一种光电子集成基板，包括基底以及设置在所述基底上的电子装置和光电二极管，所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接。
在示例性实施方式中，所述光电二极管还包括第一电极、第二电极和复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，并与所述欧姆接触层连接，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；所述本征非晶硅层设置在所述第一开口内，包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接，所述本征非晶硅层的第二侧与所述第二电极连接。
在示例性实施方式中，所述光电二极管还包括第一电极、第二电极和复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上，并与所述欧姆接触层连接；所述本征非晶硅层设置在所述第一开口内，包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接，所述本征非晶硅层的第二侧与所述欧姆接触层连接。
在示例性实施方式中，所述欧姆接触层包括法线方向为第一方向的第一表面和法线方向为第二方向的第二表面，所述第二方向为入射光方向的方向，所述第一方向与所述第二方向交叉；所述欧姆接触层的第一表面与所述本征非晶硅层的第一侧或第二侧接触连接。
在示例性实施方式中，所述欧姆接触层的第二表面与所述第一电极或第二电极接触连接。
在示例性实施方式中，所述电子装置包括薄膜晶体管；所述薄膜晶体管包括栅电极、有源层、源电极和漏电极，所述光电二极管的第一电极和第二电极与所述薄膜晶体管的源电极和漏电极同层设置，所述光电二极管的欧姆接触层与所述薄膜晶体管的有源层同层设置。
在示例性实施方式中，所述薄膜晶体管还包括第二绝缘层和第三绝缘层，所述第二绝缘层覆盖所述有源层，所述栅电极设置在所述第二绝缘层上，所述第三绝缘层覆盖所述栅电极，所述第二绝缘层和第三绝缘层上设置有暴露出所述有源层的第一过孔，所述第一过孔与所述第一开口通过同一次图案化工艺形成。
在示例性实施方式中，所述欧姆接触层包括P型掺杂半导体或者N型掺杂半导体。
在示例性实施方式中，所述本征非晶硅层的厚度为50nm至500nm。
本公开还提供了一种光电子集成电路，包括前述的光电子集成基板。
本公开还提供了一种光电子集成基板的制备方法，包括：
在基底上形成电子装置和光电二极管；所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接。
在示例性实施方式中，在基底上形成光电二极管，包括：
在基底上形成欧姆接触层；
形成复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，并与所述欧姆接触层连接，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；
在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接，所述本征非晶硅层的第二侧与所述第二电极连接。
在示例性实施方式中，在基底上形成光电二极管，包括：
在基底上形成欧姆接触层；
形成复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上，并与所述欧姆接触层连接；
在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接，所述本征非晶硅层的第二侧与所述欧姆接触层连接。
在示例性实施方式中，所述电子装置包括薄膜晶体管，在基底上形成电子装置，包括：
在基底上形成有源层；
形成覆盖所述有源层的第二绝缘层，以及设置在所述第二绝缘层上的栅电极；
形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上设置有暴露出所述有源层的第一过孔；
形成设置在所述第三绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过所述第一过孔与所述有源层连接。
在示例性实施方式中，
所述有源层与所述欧姆接触层同层设置，且通过同一次图案化工艺形成；
所述第一过孔与所述第一开口通过同一次图案化工艺形成；
所述源电极和漏电极与所述第一电极和第二电极同层设置，且通过同一次图案化工艺形成。
本公开示例性实施例所提供的光电子集成基板及其制备方法、光电子集成电路，通过将欧姆接触层和本征非晶硅层沿着垂直于入射光的方向依次设置，形成横向光电二极管，横向光电二极管的结区面与入射光方向平行或基本上平行，可以在增加受光面积的同时减小结电容，有效解决了现有结构响应度与响应速度相互制约的矛盾，实现响应度和响应速度的同步提升。本公开示例性实施例横向光电二极管的响应速度不受本征非晶硅层厚度制约，因而可以有效减小本征非晶硅层的厚度，在确保短波长信号光吸收的基础上，减小对长波长环境光的吸收，有效提高了光谱选择性，有效降低了误码率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为现有光电子集成基板中垂直光电二极管的结构示意图；
图2为本公开示例性实施例一种光电子集成基板的结构示意图；
图3为本公开示例性实施例形成半导体层图案后的示意图；
图4为本公开示例性实施例形成第一金属层图案后的示意图；
图5为本公开示例性实施例形成欧姆接触层图案后的示意图；
图6为本公开示例性实施例形成第三绝缘层图案后的示意图；
图7为本公开示例性实施例形成第二金属层图案后的示意图；
图8为本公开示例性实施例形成本征非晶硅层图案后的示意图；
图9为本公开示例性实施例横向光电二极管的结构示意图；
图10为本公开示例性实施例另一种光电子集成基板的结构示意图。
附图标记说明:
10—基底； 11—第一绝缘层； 12—第二绝缘层；
13—第三绝缘层； 14—第四绝缘层； 15—平坦层；
16—保护层； 21—有源层； 22—栅电极；
23—源电极； 24—漏电极； 31—第一电极；
32—欧姆接触层； 33—本征非晶硅层； 34—第二电极。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
目前，光电子集成电路的主体结构包括光电子集成基板，光电子集成基板将光学装置和电子装置集成在同一基板上，光学装置可以是光电二极管，电子装置可以是薄膜晶体管。经本申请发明人研究发现，现有结构的光电子集成电路存在误码率较高的问题，是光电子集成基板中垂直结构的光电二极管造成的。图1为现有光电子集成基板中垂直光电二极管的结构示意图。如图1所示，光电二极管为垂直结构，第一电极31、欧姆接触层32、本征非晶硅层33和第二电极34沿着垂直于基底10的方向(第二方向Y)排布。在垂直于基底的平面内，第一电极31设置在基底10上，欧姆接触层32设置在第一电极31靠近第二电极34的一侧，本征非晶硅层33设置在欧姆接触层32靠近第二电极34的一侧，第二电极34设置在本征非晶硅层33远离第一电极31的一侧，垂直于基底10的方向即使入射光的方向。本征非晶硅层33的受光面和结区面与基底的平面平行，均位于平行于基底的平面(XZ平面)内，且受光面积与结区面积两者基本上一致。例如，在XZ平面内，本征非晶硅层33在第一方向X具有长度L，在第三方向Z具有宽度W，则本征非晶硅层33的受光面积约为W*L，结区面积约为W*L。
根据RC延迟时间τC的计算公式，有：
Figure BDA0002944267320000081
其中，RL为负载电阻，Cj为PN节电容，ε为本征非晶硅层的介电常数，D为本征非晶硅层的厚度。
根据RC延迟时间τC的计算公式可以看出，垂直结构光电二极管的RC延迟时间τC与结区面积W*L成正比，与本征非晶硅层的厚度D成反比。为了提高光电二极管的响应速度，即减小RC延迟时间τC，可以通过减小结区面积的方式实现。但由于光电二极管的响应度与受光面积成正比，受光面积越大光电二极管的响应度越高，受光面积越小光电二极管的响应度越低，因而减小结区面积相当于减小受光面积，会导致光电二极管的响应度降低。因此，现有技术通常设置较大的受光面积来保证光电二极管的响应度，而通过增加本征非晶硅层的厚度D的方式来提高光电二极管的响应速度。但本征非晶硅层的厚度D增加，对短波长信号光的吸收没有明显增加，却增加了本征非晶硅层对长波长环境光的吸收，降低了光谱选择性，导致误码率较高。
为了解决现有结构误码率较高的缺陷，本公开提供了一种光电子集成基板。在示例性实施例中，光电子集成基板可以包括基底以及设置在所述基底上的电子装置和光电二极管，所述光电二极管至少包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向(即垂直于入射光的方向)依次设置并连接，使得结区面与入射光方向平行或基本上平行。
图2为本公开示例性实施例一种光电子集成基板的结构示意图。如图2所示，光电子集成基板包括基底10以及设置在基底10上的光学装置和电子装置，在示例性实施例中，光学装置可以是光电二极管，电子装置可以是薄膜晶体管。光电二极管可以包括第一电极31、欧姆接触层32、本征非晶硅层33和第二电极34，欧姆接触层32、本征非晶硅层33和第二电极34沿着平行于基底平面的方向依次设置，欧姆接触层32和本征非晶硅层33设置在第一电极31和第二电极34之间，第一电极31与欧姆接触层32连接，欧姆接触层32与本征非晶硅层33连接，本征非晶硅层33与第二电极34连接。薄膜晶体管可以包括有源层21、栅电极22、源电极23和漏电极24，源电极23和漏电极24分别通过过孔与有源层21连接。
在示例性实施例中，光电子集成基板还包括第一绝缘层11、第二绝缘层12和第三绝缘层13，第一绝缘层11设置在基底上，薄膜晶体管的有源层21和光电二极管的欧姆接触层32设置在第一绝缘层11上，第二绝缘层12覆盖有源层21和欧姆接触层32，薄膜晶体管的栅电极22设置在第二绝缘层12上，第三绝缘层13覆盖栅电极22。
在示例性实施例中，薄膜晶体管所在区域的第二绝缘层12和第三绝缘层13上设置有第一过孔，源电极23和漏电极24设置在第三绝缘层13上，并分别通过第一过孔与有源层21连接。
在示例性实施例中，光电二极管所在区域的第二绝缘层12和第三绝缘层13组成复合绝缘层。复合绝缘层上设置有第一开口，第一开口暴露出部分欧姆接触层32。第一电极31设置在第一开口邻近薄膜晶体管一侧的侧壁上，并与欧姆接触层32连接，第二电极34设置在第一开口远离薄膜晶体管一侧的侧壁上，第一电极31和第二电极34间隔设置。本征非晶硅层33设置在第一开口内，包括邻近薄膜晶体管的第一侧和远离薄膜晶体管的第二侧，本征非晶硅层33的第一侧与欧姆接触层32连接，本征非晶硅层33的第二侧与第二电极34连接。本示例性实施例中，欧姆接触层32位于第一开口靠近薄膜晶体管的一侧。
在示例性实施例中，光电子集成基板还包括第四绝缘层14、平坦层15和保护层16，第四绝缘层14覆盖源电极23、漏电极24、第一电极31、第二电极34和本征非晶硅层33，平坦层15设置在第四绝缘层14上，保护层16设置在平坦层15上。
在示例性实施例中，薄膜晶体管的有源层21与光电二极管的欧姆接触层32同层设置，且通过同一次图案化工艺同时形成。
在示例性实施例中薄膜晶体管的源电极23和漏电极24与光电二极管的第一电极31和第二电极34同层设置，且通过同一次图案化工艺同时形成。
在示例性实施例中，薄膜晶体管的第一过孔与光电二极管的第一开口通过同一次图案化工艺同时形成。
在示例性实施例中，欧姆接触层32包括法线方向为第一方向X的第一表面和法线方向为第二方向Y的第二表面，第二方向Y为入射光的方向(垂直于基底的方向)，第一方向X与第二方向Y交叉。在示例性实施例中，第一方向X与第二方向Y可以相互垂直。
在示例性实施例中，欧姆接触层32的第一表面与本征非晶硅层33的第一侧接触连接，形成成结方向为第一方向X的结区，成结方向与入射光方向垂直，即结区平面与入射光方向平行。
在示例性实施例中，欧姆接触层32的第二表面与第一电极31接触连接。
在示例性实施例中，本征非晶硅层33的厚度可以约为50nm至500nm。
在示例性实施例中，欧姆接触层32与第二电极34之间的距离可以大于1000nm。
下面通过光电子集成基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“A的正投影包含B的正投影”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，光电子集成基板的制备过程可以包括如下操作。
(1)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘膜和非晶硅薄膜，先通过晶化处理将非晶硅薄膜转换为多晶硅薄膜，然后通过图案化工艺对多晶硅薄膜进行图案化，形成设置在基底10上的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案至少包括有源层21和多晶硅层32'，如图3所示。
在示例性实施例中，基底可以采用硬质基底或柔性基底，硬质基底可以是玻璃等，柔性基底可以是聚酰亚胺(PI)等。第一绝缘层的作用是防止基底中的金属离子扩散至有源层，防止对阈值电压和漏电流等特性产生影响。合适的第一绝缘层可以改善多晶硅层背面界面的质量，防止在多晶硅层背面界面出产生漏电流，进一步还可以降低热传导，减缓被激光加热的硅的冷却速率。
在示例性实施例中，晶化处理可以包括：采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，激光镭射可以采用XeCl激光、ArF激光、KrF激光和XeF激光等，这类准分子激光器产生紫外波段的激光束，通过紫外波段的短脉冲激光束照射非晶硅薄膜，非晶硅薄膜会快速吸收激光能量而融化和再结晶。
(2)形成第一金属层图案。在示例性实施方式中，形成第一金属层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一金属层图案，第一金属层图案至少包括栅电极22，如图4所示。
在示例性实施例中，第一金属层图案可以包括扫描信号线，栅电极可以为与扫描信号线连接的一体结构。
(3)形成欧姆接触层图案。在示例性实施方式中，形成欧姆接触层图案可以包括：以栅电极图案为掩膜，对有源层21和多晶硅层32'进行掺杂(Doping)处理，未被栅电极22图案遮挡的多晶硅层32'形成欧姆接触层32，未被栅电极22图案遮挡的有源层21两端的区域形成源漏掺杂区，被栅电极22图案遮挡的有源层21中部的区域没有掺杂，形成沟道区，如图5所示。
在示例性实施方式中，掺杂处理可以采用N型离子注入，有源层21两端的源漏掺杂区为N型掺杂区，欧姆接触层32可以为N型掺杂多晶硅。
在示例性实施方式中，掺杂处理可以采用P型离子注入，有源层21两端的源漏掺杂区为P型掺杂区，欧姆接触层32可以为P型掺杂多晶硅。
(4)形成第三绝缘层图案。在示例性实施方式中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第一金属层图案的第三绝缘层13，第三绝缘层13上开设有第一过孔G1和第一开口K1，两个第一过孔G1中的第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出有源层21两端的源漏掺杂区的表面，第一开口K1中的第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出欧姆接触层32的部分表面和第一绝缘层11的部分表面，如图6所示。
在示例性实施方式中，第一开口K1暴露出欧姆接触层32的部分表面是指，欧姆接触层32靠近有源层21一侧的部分表面被第二绝缘层12和第三绝缘层13覆盖，欧姆接触层32远离有源层21一侧的部分表面位于第一开口K2，其上没有覆盖膜层。
在示例性实施例中，第一开口K1内暴露出的欧姆接触层32具有第一表面32-1和第二表面32-2，第一表面32-1的法线方向可以为垂直于或接近垂直于入射光的方向(即平行于或接近平行于基底的方向)，第二表面32-2的法线方向为入射光方向的方向(即垂直于基底的方向)。
(5)形成第二金属层图案。在示例性实施方式中，形成第二金属层图案可以包括：在形成前述图案的基底上，沉积第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，在第三绝缘层13上形成第二金属层图案，第二金属层图案至少包括源电极23、漏电极24、第一电极31和第二电极34，源电极23和漏电极24分别通过第一过孔G1与有源层21两端的源漏掺杂区连接，第一电极31与欧姆接触层32连接，第二电极34与第一电极31间隔设置，如图7所示。
在示例性实施例中，第一电极31可以包括依次连接的第一段、第二段和第三段，第一段设置在第一开口K1之外的第三绝缘层13上，第二段设置在第一开口K1靠近有源层21一侧的侧壁上，第三段设置在第一开口K1内的欧姆接触层32上。在示例性实施例中，第一电极31的第三段与欧姆接触层32的部分第二表面32-2接触，形成接触连接。
在示例性实施例中，第二电极34可以包括依次连接的第四段、第五段和第六段，第四段设置在第一开口K1之外的第三绝缘层13上，第五段设置在第一开口K1远离有源层21一侧的侧壁上，第六段设置在第一开口K1内的第一绝缘层11上。
至此，在基底上形成了光电子集成基板中作为开关器件的薄膜晶体管(Thin FilmTransistor，简称TFT)，薄膜晶体管可以包括有源层21、栅电极22、源电极23和漏电极24，源电极23和漏电极24相对设置，分别通过第一过孔G1与有源层21的两端连接，源电极23和漏电极24之间的有源层形成沟道区域。
(6)形成本征非晶硅层图案。在示例性实施方式中，形成本征非晶硅层图案可以包括：在形成前述图案的基底上，沉积本征非晶硅薄膜，通过图案化工艺对本征非晶硅薄膜进行图案化，在第一开口K1内形成本征非晶硅层33图案，本征非晶硅层33靠近有源层21的一端与欧姆接触层32连接，本征非晶硅层33远离有源层21的一端与第二电极34连接，如图8所示。
在示例性实施例中，由于第一电极31与欧姆接触层32接触连接，本征非晶硅层33分别与欧姆接触层32和第二电极34连接，因而第一电极31、欧姆接触层32、本征非晶硅层33和第二电极34组成横向光电二极管。
在示例性实施例中，欧姆接触层32为N型掺杂多晶硅时，由于本征非晶硅层为弱N型，因而第一电极与本征非晶硅层形成肖特基接触，即肖特基结，光电二极管为横向肖特基结光电二极管。在示例性实施例中，第一电极可以采用高功函数金属，如钼Mo、铜Au或铅Pb等。
在示例性实施例中，欧姆接触层32为P型掺杂多晶硅时，由于本征非晶硅层为弱N型，因而欧姆接触层32与本征非晶硅层33之间形成PN结，光电二极管为横向PN结光电二极管。在示例性实施例中，第一电极可以采用低功函数金属，如铝Al等。
在示例性实施例中，位于第一开口内的本征非晶硅层33具有邻近薄膜晶体管的第一侧和远离薄膜晶体管的第二侧。本征非晶硅层33的第一侧与欧姆接触层32的第一表面32-1接触，形成接触连接，本征非晶硅层33的第二侧与第二电极34接触连接。
在示例性实施例中，本征非晶硅层33的第一侧与欧姆接触层32的第一表面32-1和欧姆接触层32的部分第二表面32-2接触，但本征非晶硅层33与第一电极31相互邻近的端部间隔设置。在实际使用中，可以通过制备工艺将本征非晶硅层33与欧姆接触层32的第二表面32-2接触的宽度控制到最小宽度。
在示例性实施例中，本征非晶硅层33在基底上的正投影与薄膜晶体管在基底上的正投影没存在重叠区域。
至此，在基底上形成了光电子集成基板中作为光学器件的光电二极管(Photo-Diode)，光电二极管为横向结构，包括第一电极31、欧姆接触层32、本征非晶硅层33和第二电极34，第一电极31与欧姆接触层32连接，本征非晶硅层33的两端分别与欧姆接触层32和第二电极34连接，欧姆接触层32、本征非晶硅层33和第二电极34沿着平行于基底平面的方向依次设置。
(7)形成第四绝缘层、平坦层和保护层图案。在示例性实施方式中，形成第四绝缘层、平坦层和保护层可以包括：在形成前述图案的基底上，先沉积第四绝缘薄膜，以钝化本征非晶硅层33的表面缺陷，形成覆盖源电极23、漏电极24、第一电极31、第二电极34和本征非晶硅层33的第四绝缘层14。随后，涂覆一层平坦薄膜，形成设置在第四绝缘层14上的平坦层15，平坦层15配置为平坦化本征非晶硅层33所在区域的膜层高度差。随后，沉积一层保护薄膜，形成设置在平坦层15上的保护层16，如图1所示。
至此，完成本公开示例性实施例光电子集成基板的制备，光电子集成基板包括薄膜晶体管和光电二极管，薄膜晶体管作为开关器件，控制光电二极管中电信号的读出，横向结构的光电二极管作为光学器件，用于对入射光线进行光电转换。
在示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，第一绝缘层称为缓冲(Buffer)层，第二绝缘层称为栅绝缘(GI)层，第三绝缘层称为层间绝缘(ILD)层，第四绝缘层称为钝化(PVX)层。保护层可以采用无机材料，如SiOx、SiNx或SiON等。平坦层可以采用有机材料，如树脂等。第一金属薄膜和第二金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者是多层复合结构，如Ti/Al/Ti等。
图9为本公开示例性实施例横向光电二极管的结构示意图。如图9所示，光电二极管为横向结构，欧姆接触层32、本征非晶硅层33和第二电极34沿着平行于基底的方向排布，第一电极31与欧姆接触层32连接，本征非晶硅层33设置在欧姆接触层32第一方向X的一侧，第二电极34设置在本征非晶硅层33第一方向X的一侧，本征非晶硅层33分别与欧姆接触层32和第二电极34连接。光电二极管的受光面位于平行于基底的平面(XZ平面)内，光电二极管的结区面位于垂直于基底的平面(YZ平面)内，受光面与结区面位于不同的平面，且受光面积与结区面积两者不同。
在示例性实施例中，在XZ平面内，本征非晶硅层33在第一方向X的长度大于长度M，在第三方向Z具有宽度W，则本征非晶硅层33的受光面积约为W*M，M为欧姆接触层32与第二电极34之间的距离。在YZ平面内，欧姆接触层32在第三方向Z具有高度H，在第三方向Z具有宽度W，则结区面积约为W*H。这样，通过调整本征非晶硅层33的长度M，可以调整受光面积的大小，进而调整光电二极管的响应度；通过调整欧姆接触层32的高度H，可以调整结区面积的大小，进而调整光电二极管的响应速度，有效避免了现有结构响应度和响应速度相互制约的问题。
根据RC延迟时间τC的计算公式，有：
Figure BDA0002944267320000161
根据RC延迟时间τC的计算公式可以看出，横向结构光电二极管的RC延迟时间τC不受本征非晶硅层厚度制约，因而可以减小本征非晶硅层的厚度，在确保短波长信号光吸收的基础上，减小本征非晶硅层对长波长环境光的吸收，提高光谱选择性，降低误码率。通常，现有垂直结构光电二极管中本征非晶硅层的厚度约为1000nm左右，该厚度下对长波长环境光吸收较大。本公开示例性实施例中，横向结构光电二极管中本征非晶硅层的厚度可以设置约为50nm至500nm，在确保短波长信号光吸收的基础上，有效减小了对长波长环境光的吸收，增强了光电二极管的光谱选择性，有利于降低误码率。由于光电二极管的响应速度与结电容相关，而结电容与结区面积相关，因而本征非晶硅层越薄，光电二极管的响应速度越快。此外，增加欧姆接触层与第二电极之间的距离M，可以减小RC延迟时间τC，增加光电二极管的响应速度，同时可以增加本征非晶硅层的受光面积，增加光电二极管的响应度。
通过以上描述的光电子集成基板的结构和制备流程可以看出，本公开示例性实施例所提供的光电子集成基板，通过将欧姆接触层和本征非晶硅层沿着垂直于入射光的方向依次设置，形成横向光电二极管，横向光电二极管的结区面与入射光方向平行或基本上平行，可以在增加受光面积的同时减小结电容，有效解决了现有结构响应度与响应速度相互制约的矛盾，实现响应度和响应速度的同步提升。本公开示例性实施例横向光电二极管的响应速度不受本征非晶硅层厚度制约，因而可以有效减小本征非晶硅层的厚度，在确保短波长信号光吸收的基础上，减小了本征非晶硅层对长波长环境光的吸收，有效提高了光谱选择性，有效降低了误码率。
本公开示例性实施例光电子集成基板的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图10为本公开示例性实施例另一种光电子集成基板的结构示意图。本公开示例性实施例光电子集成基板中薄膜晶体管和绝缘层等结构与前述实施例基本上相同，所不同的是，光电二极管中欧姆接触层32与第二电极34连接。如图10所示，光电二极管中的第一电极31、欧姆接触层32和本征非晶硅层33沿着平行于基底平面的方向依次设置，欧姆接触层32和本征非晶硅层33设置在第一电极31和第二电极34之间，第一电极31与本征非晶硅层33连接，本征非晶硅层33与欧姆接触层32连接，欧姆接触层32与第二电极34连接。
在示例性实施例中，光电二极管所在区域的第二绝缘层12和第三绝缘层13组成复合绝缘层。复合绝缘层上设置有第一开口，第一开口暴露出部分欧姆接触层32。第一电极31设置在第一开口邻近薄膜晶体管一侧的侧壁上，第二电极34设置在第一开口远离薄膜晶体管一侧的侧壁上，并与欧姆接触层32连接，第一电极31和第二电极34间隔设置。本征非晶硅层33设置在第一开口内，包括邻近薄膜晶体管的第一侧和远离薄膜晶体管的第二侧，本征非晶硅层33的第一侧与第一电极31连接，本征非晶硅层33的第二侧与欧姆接触层32连接。本示例性实施例中，欧姆接触层32位于第一开口远离薄膜晶体管的一侧。
在示例性实施例中，欧姆接触层32包括法线方向为第一方向X的反方向的第一表面和法线方向为第二方向Y的第二表面。欧姆接触层32的第一表面与本征非晶硅层33的第二侧接触连接，形成成结方向为第一方向X的反方向的结区，成结方向与入射光方向垂直，即结区平面与入射光方向平行。此外，欧姆接触层32的第二表面与第二电极34接触连接。
在示例性实施例中，本征非晶硅层33的厚度可以约为50nm至500nm，第一电极31与欧姆接触层32之间的距离可以大于1000nm。
本公开示例性实施例光电子集成基板的制备过程与前述实施例基本上类似，所不同的是：形成第三绝缘层图案中，欧姆接触层32远离有源层21一侧的部分表面被第二绝缘层12和第三绝缘层13覆盖，欧姆接触层32靠近有源层21一侧的部分表面位于第一开口K2，其上没有覆盖膜层。形成第二金属层图案中，第二电极34与欧姆接触层32连接。形成本征非晶硅层图案中，本征非晶硅层33的第一侧与第一电极31接触连接，本征非晶硅层33的第二侧与欧姆接触层32接触连接。
本公开示例性实施例所提供的光电子集成基板，同样可以在增加受光面积的同时减小结电容，有效解决了现有结构响应度与响应速度相互制约的矛盾，实现响应度和响应速度的同步提升，同样可以有效减小本征非晶硅层的厚度，减小了本征非晶硅层对长波长环境光的吸收，有效提高了光谱选择性，有效降低了误码率。
需要说明的是，前述示例性实施例仅仅是制备光电子集成基板的示例，本公开在此不做具体限定。实际实施时，制备过程可以根据实际需要进行调整。
本公开还提供了一种光电子集成基板的制备方法，用于制备前述示例性实施例的光电子集成基板。在示例性实施方式中，光电子集成基板的制备方法可以包括：
在基底上形成电子装置和光电二极管；所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接。
在示例性实施方式中，在基底上形成光电二极管，可以包括：
在基底上形成欧姆接触层；
形成复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，并与所述欧姆接触层连接，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；
在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接，所述本征非晶硅层的第二侧与所述第二电极连接。
在示例性实施方式中，在基底上形成光电二极管，可以包括：
在基底上形成欧姆接触层；
形成复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上，并与所述欧姆接触层连接；
在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接，所述本征非晶硅层的第二侧与所述欧姆接触层连接。
在示例性实施方式中，所述电子装置包括薄膜晶体管，在基底上形成电子装置，包括：
在基底上形成有源层；
形成覆盖所述有源层的第二绝缘层，以及设置在所述第二绝缘层上的栅电极；
形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上设置有暴露出所述有源层的第一过孔；
形成设置在所述第三绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过所述第一过孔与所述有源层连接。
在示例性实施方式中，所述有源层与所述欧姆接触层同层设置，且通过同一次图案化工艺形成。
在示例性实施方式中，所述第一过孔与所述第一开口通过同一次图案化工艺形成。
在示例性实施方式中，所述源电极和漏电极与所述第一电极和第二电极同层设置，且通过同一次图案化工艺形成。
本公开光电子集成基板的制备方法的具体内容，已在前述光电子集成基板制备过程详细介绍，这里不再赘述。
本公开所提供的光电子集成基板的制备方法，通过将欧姆接触层和本征非晶硅层沿着垂直于入射光的方向依次设置，形成横向光电二极管，横向光电二极管的结区面与入射光方向平行或基本上平行，可以在增加受光面积的同时减小结电容，有效解决了现有结构响应度与响应速度相互制约的矛盾，实现响应度和响应速度的同步提升。本公开示例性实施例可以有效减小本征非晶硅层的厚度，减小了本征非晶硅层对长波长环境光的吸收，有效提高了光谱选择性，有效降低了误码率。本公开示例性实施例光电子集成基板的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开还提供了一种光电子集成电路，包括前述示例性实施例的光电子集成基板。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种光电子集成基板，其特征在于，包括基底以及设置在所述基底上的电子装置和光电二极管，所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接；所述光电二极管还包括第一电极、第二电极和复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，并与所述欧姆接触层连接，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；所述本征非晶硅层设置在所述第一开口内，包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接，所述本征非晶硅层的第二侧与所述第二电极连接；或者，
所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上，并与所述欧姆接触层连接；所述本征非晶硅层设置在所述第一开口内，包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接，所述本征非晶硅层的第二侧与所述欧姆接触层连接。
2.根据权利要求1所述的光电子集成基板，其特征在于，所述欧姆接触层包括法线方向为第一方向的第一表面和法线方向为第二方向的第二表面，所述第二方向为入射光方向的方向，所述第一方向与所述第二方向交叉；所述欧姆接触层的第一表面与所述本征非晶硅层的第一侧或第二侧接触连接。
3.根据权利要求2所述的光电子集成基板，其特征在于，所述欧姆接触层的第二表面与所述第一电极或第二电极接触连接。
4.根据权利要求1所述的光电子集成基板，其特征在于，所述电子装置包括薄膜晶体管；所述薄膜晶体管包括栅电极、有源层、源电极和漏电极，所述光电二极管的第一电极和第二电极与所述薄膜晶体管的源电极和漏电极同层设置，所述光电二极管的欧姆接触层与所述薄膜晶体管的有源层同层设置。
5.根据权利要求4所述的光电子集成基板，其特征在于，所述薄膜晶体管还包括第二绝缘层和第三绝缘层，所述第二绝缘层覆盖所述有源层，所述栅电极设置在所述第二绝缘层上，所述第三绝缘层覆盖所述栅电极，所述第二绝缘层和第三绝缘层上设置有暴露出所述有源层的第一过孔，所述第一过孔与所述第一开口通过同一次图案化工艺形成。
6.根据权利要求1所述的光电子集成基板，其特征在于，所述欧姆接触层包括P型掺杂半导体或者N型掺杂半导体。
7.根据权利要求1所述的光电子集成基板，其特征在于，所述本征非晶硅层的厚度为50nm至500nm。
8.一种光电子集成电路，其特征在于，包括如权利要求1至7任一项所述的光电子集成基板。
9.一种光电子集成基板的制备方法，其特征在于，包括：
在基底上形成电子装置和光电二极管；所述光电二极管包括欧姆接触层和本征非晶硅层，所述欧姆接触层和本征非晶硅层沿着平行于所述基底平面的方向依次设置并连接；在基底上形成光电二极管，包括：
在基底上形成欧姆接触层；
形成复合绝缘层，所述复合绝缘层上设置有暴露出所述欧姆接触层的第一开口；
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，并与所述欧姆接触层连接，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上；在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述欧姆接触层连接，所述本征非晶硅层的第二侧与所述第二电极连接；或者，
形成第一电极和第二电极，所述第一电极设置在所述第一开口邻近所述电子装置一侧的侧壁上，所述第二电极设置在所述第一开口远离所述电子装置一侧的侧壁上，并与所述欧姆接触层连接；在所述第一开口内形成本征非晶硅层，在平行于所述基底的平面内，所述本征非晶硅层包括邻近所述电子装置的第一侧和远离所述电子装置的第二侧；所述本征非晶硅层的第一侧与所述第一电极连接，所述本征非晶硅层的第二侧与所述欧姆接触层连接。
10.根据权利要求9所述的制备方法，其特征在于，所述电子装置包括薄膜晶体管，在基底上形成电子装置，包括：
在基底上形成有源层；
形成覆盖所述有源层的第二绝缘层，以及设置在所述第二绝缘层上的栅电极；
形成覆盖所述栅电极的第三绝缘层，所述第三绝缘层上设置有暴露出所述有源层的第一过孔；
形成设置在所述第三绝缘层上的源电极和漏电极，所述源电极和漏电极分别通过所述第一过孔与所述有源层连接。
11.根据权利要求10所述的制备方法，其特征在于，
所述有源层与所述欧姆接触层同层设置，且通过同一次图案化工艺形成；
所述第一过孔与所述第一开口通过同一次图案化工艺形成；
所述源电极和漏电极与所述第一电极和第二电极同层设置，且通过同一次图案化工艺形成。
CN202110191311.0A 2021-02-19 2021-02-19 光电子集成基板及其制备方法、光电子集成电路 Active CN112993076B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110191311.0A CN112993076B (zh) 2021-02-19 2021-02-19 光电子集成基板及其制备方法、光电子集成电路
US17/500,963 US11769850B2 (en) 2021-02-19 2021-10-14 Optoelectronic integrated substrate, preparation method thereof, and optoelectronic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110191311.0A CN112993076B (zh) 2021-02-19 2021-02-19 光电子集成基板及其制备方法、光电子集成电路

Publications (2)

Publication Number Publication Date
CN112993076A CN112993076A (zh) 2021-06-18
CN112993076B true CN112993076B (zh) 2023-01-10

Family

ID=76393649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110191311.0A Active CN112993076B (zh) 2021-02-19 2021-02-19 光电子集成基板及其制备方法、光电子集成电路

Country Status (2)

Country Link
US (1) US11769850B2 (zh)
CN (1) CN112993076B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571536B (zh) * 2021-07-26 2024-05-07 京东方科技集团股份有限公司 一种光电子集成基板及其制作方法、光电子集成电路
CN113594189B (zh) * 2021-07-29 2024-05-17 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465360A (zh) * 2007-12-17 2009-06-24 三菱电机株式会社 光传感器以及光传感器的制造方法
CN102629613A (zh) * 2011-12-02 2012-08-08 北京京东方光电科技有限公司 一种x射线传感器的制作方法
CN102820313A (zh) * 2012-09-11 2012-12-12 上海中科高等研究院 Cmos图像传感器
CN107331726A (zh) * 2016-04-28 2017-11-07 上海芯晨科技有限公司 一种集成光耦合器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183990B2 (ja) * 2002-07-11 2008-11-19 シャープ株式会社 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。
KR101097920B1 (ko) * 2004-12-10 2011-12-23 삼성전자주식회사 광 센서와, 이를 구비한 표시 패널 및 표시 장치
KR101324292B1 (ko) * 2007-05-29 2013-11-01 주성엔지니어링(주) 고효율 태양전지와 그 제조방법 및 이를 위한 태양전지제조장치
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103560135B (zh) * 2013-11-14 2015-12-02 北京京东方光电科技有限公司 一种x射线传感器的阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465360A (zh) * 2007-12-17 2009-06-24 三菱电机株式会社 光传感器以及光传感器的制造方法
CN102629613A (zh) * 2011-12-02 2012-08-08 北京京东方光电科技有限公司 一种x射线传感器的制作方法
CN102820313A (zh) * 2012-09-11 2012-12-12 上海中科高等研究院 Cmos图像传感器
CN107331726A (zh) * 2016-04-28 2017-11-07 上海芯晨科技有限公司 一种集成光耦合器件及其制造方法

Also Published As

Publication number Publication date
US20220271185A1 (en) 2022-08-25
CN112993076A (zh) 2021-06-18
US11769850B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
US11094721B2 (en) Method for manufacturing array substrate including forming via holes having different widths using single patterning process
CN112993076B (zh) 光电子集成基板及其制备方法、光电子集成电路
US8791459B2 (en) Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
US20020017665A1 (en) Thin film transistor and method of manufacturing the same
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
US11183610B2 (en) Photoelectric detector, preparation method thereof, display panel and display device
WO2022165913A1 (zh) 阵列基板和显示面板
KR20170132130A (ko) 센서, 그 제조 방법 및 전자 디바이스
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN111554749A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示装置
KR101006439B1 (ko) 박막 트랜지스터 표시판의 제조 방법
CN113421886B (zh) 显示面板及其制备方法
CN111276493A (zh) 显示面板及其制作方法
CN114447083A (zh) 显示面板
KR20060028072A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN113764439B (zh) 光电子集成基板及其制作方法、光电子集成电路
KR20110118384A (ko) 표시 기판 및 그 제조 방법
CN116207131B (zh) 薄膜晶体管及其制备方法
US20220293812A1 (en) Photoelectric Detection Substrate, Preparation Method Thereof and Photoelectric Detection Apparatus
KR100992137B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
CN116314224A (zh) 一种平板探测器像素结构及其制备方法
CN115547835A (zh) 显示面板及显示面板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant