CN113270470A - 一种显示基板及其制备方法、显示面板 - Google Patents

一种显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN113270470A
CN113270470A CN202110674674.XA CN202110674674A CN113270470A CN 113270470 A CN113270470 A CN 113270470A CN 202110674674 A CN202110674674 A CN 202110674674A CN 113270470 A CN113270470 A CN 113270470A
Authority
CN
China
Prior art keywords
switching
pole
tube
substrate
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110674674.XA
Other languages
English (en)
Inventor
赵梦
关峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110674674.XA priority Critical patent/CN113270470A/zh
Publication of CN113270470A publication Critical patent/CN113270470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示基板及其制备方法、显示面板，涉及显示技术领域。显示基板包括：阵列排布的多个子像素以及与各所述子像素中开关管的栅极连接的多条信号线；各所述子像素包括至少一组晶体管，每组所述晶体管包括两个所述开关管，每组所述晶体管中的两个所述开关管的栅极与同一条所述信号线电连接、且至少一组所述晶体管中的两个所述开关管的栅极共用。本发明提供的显示基板中的开关管占用各子像素的空间较小，能够很大程度上提高显示产品的分辨率。

Description

一种显示基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板。
背景技术
随着显示技术的快速发展，高分辨率显示产品引起人们广泛的关注。然而，由于当前显示产品的显示基板中像素电路的设计较为复杂，且电路中各元器件占据各子像素的空间较多，进一步提高像素分辨率变得尤为艰难。
目前，亟需提供一种新的显示基板，以解决上述问题。
发明内容
本发明的实施例提供了一种显示基板及其制备方法、显示面板，该显示基板中的开关管占用各子像素的空间较小，能够很大程度上提高显示产品的分辨率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供了一种显示基板，包括：阵列排布的多个子像素以及与各所述子像素中开关管的栅极电连接的多条信号线；
各所述子像素包括至少一组晶体管，每组所述晶体管包括两个所述开关管，每组所述晶体管中的两个所述开关管的栅极与同一条所述信号线电连接、且至少一组所述晶体管中的两个所述开关管的栅极共用。
可选地，各所述子像素包括三组所述晶体管，三组所述晶体管划分为第一组、第二组和第三组；
多条信号线划分为扫描信号线、发光控制信号线和复位控制信号线，其中，第一组所述晶体管中的两个所述开关管的栅极与同一条所述扫描信号线电连接，第二组所述晶体管中的两个所述开关管的栅极与同一条所述发光控制信号线电连接，第三组所述晶体管中的两个所述开关管的栅极与同一条所述复位控制信号线电连接。
可选地，第一组所述晶体管包括第一开关管和第二开关管，第二组所述晶体管包括第三开关管和第四开关管，第三组所述晶体管包括第五开关管和第六开关管；
其中，所述第一开关管的第二极与所述第三开关管的第一极电连接，所述第二开关管的第一极与所述第四开关管的第一极电连接；所述第五开关管的第一极和所述第三开关管的第二极电连接，所述第五开关管的第二极和所述第六开关管的第二极电连接，所述第六开关管的第一极和所述第一开关管的第一极电连接。
可选地，所述显示基板还包括衬底，各所述子像素位于所述衬底之上；
其中，所述第一开关管在所述衬底上的正投影与所述第二开关管在所述衬底上的正投影至少部分交叠；所述第三开关管在所述衬底上的正投影与所述第四开关管在所述衬底上的正投影至少部分交叠；所述第五开关管在所述衬底上的正投影与所述第六开关管在所述衬底上的正投影至少部分交叠。
可选地，所述子像素还包括驱动管和存储电容，所述驱动管的栅极和所述存储电容的第一电极共用。
可选地，所述显示基板还包括衬底，各所述子像素位于所述衬底之上；
所述存储电容在所述衬底上的正投影与所述驱动管在所述衬底上的正投影至少部分交叠。
可选地，所述驱动管、所述第一开关管、所述第三开关管和第五开关管均为顶栅型薄膜晶体管，所述第二开关管、所述第四开关管和第六开关管均为底栅型薄膜晶体管。
可选地，所述显示基板还包括同层设置的电源线、数据信号线、第一连接电极、第二连接电极和第三连接电极；
其中，所述存储电容的第二电极和所述第四开关管的第二极分别与所述电源线电连接，所述第二开关管的第二极与所述数据信号线电连接；
所述驱动管的第二极通过所述第一连接电极与所述第二开关管的第一极电连接，所述第五开关管的第二极通过所述第三连接电极与所述第六开关管的第二极电连接，所述第六开关管的第一极通过所述第二连接电极与所述第一开关管的第一极电连接。
可选地，所述存储电容位于所述驱动管远离所述衬底的一侧，所述第二开关管位于所述第一开关管远离所述衬底的一侧，所述第四开关管位于所述第三开关管远离所述衬底的一侧，所述第六开关管位于所述第五开关管远离所述衬底的一侧。
可选地，各组所述晶体管中的两个所述开关管的第一极、半导体层和第二极同层设置。
又一方面，提供了一种显示面板，包括如上所述的显示基板。
另一方面，提供了一种显示基板的制备方法，应用于制备如上所述的显示基板，所述方法包括：
形成多条信号线和各子像素对应的至少一组晶体管；其中，每组所述晶体管包括两个开关管，每组所述晶体管中的两个所述开关管的栅极与同一条所述信号线电连接、且至少一组所述晶体管中的两个所述开关管的栅极共用。
可选地，所述形成多条信号线和各子像素对应的至少一组晶体管包括：
采用一次构图工艺形成所述信号线与所有所述晶体管的栅极。
本发明的实施例提供了一种显示基板及其制备方法、显示面板，该显示基板包括阵列排布的多个子像素以及与各子像素中开关管的栅极连接的多条信号线；各子像素包括至少一组晶体管，每组晶体管包括两个开关管，每组晶体管中的两个开关管的栅极与同一条信号线电连接、且至少一组晶体管中的两个开关管的栅极共用。在本发明的实施例提供的显示基板中，通过将各子像素中每组晶体管的两个开关管的栅极与同一条信号线电连接、且将至少一组晶体管中的两个开关管的栅极共用，很大程度上节省了每个子像素中开关管占用的空间，从而能够进一步缩小每个子像素的尺寸，进而能够提高显示产品的分辨率。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种显示基板的结构示意图；
图2为本发明实施例提供的一种像素补偿电路的示意图；
图3为本发明实施例提供的又一种显示基板的结构示意图；
图4为本发明实施例提供的一种显示基板的制备方法流程图；
图5为本发明实施例提供的又一种显示基板的制备方法流程图；
图6-图10为本发明实施例提供的一种显示基板的制备过程中间结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的实施例中，除非另有说明，“多个”、“多条”的含义是两个(条)或两个(条)以上；术语“上”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的结构或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
为了便于清楚描述本发明的实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”、“第三”、“第四”、“第五”、“第六”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”、“第三”、“第四”、“第五”、“第六”等字样并不对数量进行限定。
随着显示技术的快速发展，OLED(Organic Light Emitting Diode，有机发光二极管)显示产品引起人们广泛的关注，OLED显示产品具有低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，可以广泛应用于智能手机、平板电脑、电视等终端产品。OLED显示产品中具有一类采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)技术制作的显示背板，这类显示背板中通常设计有复杂的像素补偿电路，以提高显示产品的显示效果。
然而，由于像素补偿电路较为复杂，每个子像素中包括有较多的电路元件，使得显示产品中每个子像素的尺寸较大，对于这一类显示产品，提高其分辨率就变得尤为艰难。
为了解决上述问题，本发明的实施例提供了一种显示基板，包括：阵列排布的多个子像素以及与各子像素中开关管(STFT)的栅极电连接的多条信号线；
各子像素包括至少一组晶体管，每组晶体管包括两个开关管，每组晶体管中的两个开关管的栅极与同一条信号线电连接、且至少一组晶体管中的两个开关管的栅极共用。
结合图1和图3所示，各子像素包括至少一组晶体管，例如包括开关管1和开关管2构成的一组晶体管，或者，包括开关管3和开关管4构成的一组晶体管，或者，包括开关管5和开关管6构成的一组晶体管。需要说明的是，图1和图3所示的显示基板的结构相同，为了避免同一附图中标记过多造成附图不清楚，故而将显示基板中包括的各个结构分别标记在两个附图中。
上述至少一组晶体管中的两个开关管的栅极共用的含义是：仅有一组晶体管中的两个开关管的栅极共用，例如：开关管1和开关管2共用栅极31，或者开关管3和开关管4共用栅极32，或者开关管5和开关管6共用栅极33；或者，两组或两组以上晶体管中每组晶体管的两个开关管的栅极共用，例如：开关管1和开关管2共用栅极31，且开关管3和开关管4共用栅极32；或者开关管1和开关管2共用栅极31，开关管3和开关管4共用栅极32，且开关管5和开关管6共用栅极33。
上述信号线被配置为向各开关管的栅极提供电信号，以控制各开关管的导通和截止。按照信号线的功能，多条信号线可以包括扫描信号线，发光控制信号线和复位信号线，当然，还可以包括其它功能的信号线，具体根据显示基板中各子像素的像素补偿电路确定，这里不做限定。
需要说明的是，由于每组晶体管中的两个开关管的栅极与同一条信号线电连接，在实际应用中，每组晶体管中的两个开关管同时导通，或者同时截止。
在本发明的实施例提供的显示基板中，通过将各子像素中每组晶体管的两个开关管的栅极与同一条信号线电连接、且至少一组晶体管中的两个开关管的栅极共用，很大程度上节省了每个子像素中开关管占用的空间，从而能够进一步缩小每个子像素的尺寸，进而能够提高显示产品的分辨率。
可选地，结合图1、图2和图3所示，各子像素包括三组晶体管，三组晶体管划分为第一组7、第二组8和第三组9；
多条信号线划分为扫描信号线GAT、发光控制信号线EM和复位控制信号线RST，其中，第一组晶体管7中的两个开关管的栅极31与同一条扫描信号线GAT电连接，第二组晶体管8中的两个开关管的栅极32与同一条发光控制信号线EM电连接，第三组晶体管9中的两个开关管的栅极33与同一条复位控制信号线RST电连接。
需要说明的是，上述扫描信号线GAT被配置为向各子像素提供扫描信号，发光控制信号线EM被配置为向各子像素提供发光控制信号，复位控制信号线RST被配置为向各子像素提供复位信号。
在本发明的实施例提供的显示基板中，通过将各子像素中第一组晶体管7中的两个开关管的栅极31与同一条扫描信号线GAT电连接，第二组晶体管8中的两个开关管的栅极32与同一条发光控制信号线EM电连接，第三组晶体管9中的两个开关管的栅极33与同一条复位控制信号线RST电连接，在确保了扫描信号线GAT同时控制第一组晶体管7中的两个开关管同时导通或截止，发光控制信号线EM同时控制第二组晶体管8中的两个开关管同时导通或截止，复位控制信号线RST同时控制第三组晶体管9中的两个开关管同时导通或截止的情况下，将至少一组晶体管中的两个开关管的栅极共用，节省了开关管在各子像素中的占用空间，从而能够很大程度上缩小各子像素的尺寸，进而提高了显示产品的分辨率。
可选地，结合图1、图2和图3所示，第一组晶体管7包括第一开关管1和第二开关管2，第二组晶体管8包括第三开关管3和第四开关管4，第三组晶体管9包括第五开关管5和第六开关管6；其中，第一开关管1(T1)的第二极36与第三开关管3(T3)的第一极37电连接，第二开关管2(T2)的第一极41与第四开关管4(T4)的第一极43电连接；第五开关管5(T5)的第一极39和第三开关管3(T3)的第二极38电连接，第五开关管5(T5)的第二极40和第六开关管6(T6)的第二极46电连接，第六开关管6(T6)的第一极45和第一开关管1(T1)的第一极35电连接。
上述第一极可以是源极，第二极可以是漏极；或者，上述第一极可以是漏极，第二极可以是源极，具体可以根据情况确定。需要说明的是，为了便于描述，本发明的实施例提供的显示基板以图1和图3中所示的各开关管的第一极均位于第二极的左侧为例，对各开关管之间的电连接关系进行说明。在实际应用中，第一极还可以位于第二极右侧，这里不做具体限定。
另外，上述电连接的含义是：可以通过直接接触电连接，或者，也可以通过连接电极电连接。在图1和图2中，第一开关管1(T1)的第二极36与第三开关管3(T3)的第一极37之间、第二开关管2(T2)的第一极41与第四开关管4(T4)的第一极43之间、以及第五开关管5(T5)的第一极39和第三开关管3(T3)的第二极38之间均未绘制出具体的连接方式，其具体的连接方式可以根据实际情况确定，这里不再限定。
上述开关管均为薄膜晶体管；且上述开关管可以均为P型薄膜晶体管，或者，也可以均为N型薄膜晶体管，具体可以根据情况确定。
本发明的实施例提供的显示基板，通过将各开关管按照如上所述的电连接关系连接，构成了如图2中所示的像素补偿电路，在像素补偿电路确定的情况下，实现了像素补偿电路中至少一组晶体管中的两个开关管的栅极共用，节省了开关管在各子像素中的占用空间，从而能够缩小各子像素的尺寸，进而很大程度上提高了显示基板制备的显示产品的分辨率。
可选地，参考图1所示，显示基板还包括衬底10，各子像素位于衬底10之上；其中，第一开关管1在衬底10上的正投影与第二开关管2在衬底10上的正投影至少部分交叠；第三开关管3在衬底10上的正投影与第四开关管4在衬底10上的正投影至少部分交叠；第五开关管5在衬底10上的正投影与第六开关管6在衬底10上的正投影至少部分交叠。
下面以第一开关管1在衬底10上的正投影与第二开关管2在衬底10上的正投影至少部分交叠为例，说明上述至少部分交叠的含义：第二开关管2在衬底10上的正投影部分覆盖第一开关管1在衬底10上的正投影；或者，第二开关管2在衬底10上的正投影完全覆盖第一开关管1在衬底10上的正投影。第三开关管3和第四开关管4的位置关系，以及第五开关管5和第六开关管6的位置关系与第一开关管1与第二开关管2的位置关系类似，这里不再赘述。
在本发明的实施例提供的显示基板中，第一开关管1在衬底10上的正投影与第二开关管2在衬底10上的正投影至少部分交叠；第三开关管3在衬底10上的正投影与第四开关管4在衬底10上的正投影至少部分交叠；第五开关管5在衬底10上的正投影与第六开关管6在衬底10上的正投影至少部分交叠；这样，使得第一开关管1与第二开关管2上下堆叠设置，第三开关管3和第四开关管4上下堆叠设置，第五开关管5和第六开关管6下堆叠设置，很大程度上节省了各开关管在各子像素中占用的空间，从而能够很大程度上缩小各子像素的尺寸，进而提高显示产品的分辨率。
可选地，参考图1所示，子像素还包括驱动管22和存储电容21(CST)，驱动管22(DTFT)的栅极和存储电容21的第一电极共用。结合图1和图3所示，驱动管22的栅极和存储电容21的第一电极均为标记34的结构。
上述驱动管为薄膜晶体管，且上述驱动管的类型与所有的开关管的类型相同。例如，上述驱动管与所有的开关管均为N型薄膜晶体管，或者，上述驱动管与所有的开关管均为P型薄膜晶体管。
在本发明的实施例提供的显示基板中，通过将驱动管的栅极和存储电容的第一电极共用，可以很大程度上节省驱动管和存储电容在各子像素中占用的空间，从而能够很大程度上缩小各子像素的尺寸，进而提高显示产品的分辨率。
可选地，参考图1所示，显示基板还包括衬底10，各子像素位于衬底10之上；存储电容21在衬底10上的正投影与驱动管22在衬底10上的正投影至少部分交叠。
需要说明的是，上述存储电容21在衬底10上的正投影与驱动管22在衬底10上的正投影至少部分交叠的含义为：存储电容21在衬底10上的正投影部分覆盖驱动管22在衬底10上的正投影，或者，存储电容21在衬底10上的正投影完全覆盖驱动管22在衬底10上的正投影。
在本发明的实施例提供的显示基板中，通过设置存储电容21在衬底10上的正投影与驱动管22在衬底10上的正投影至少部分交叠，使得存储电容21与驱动管22上下堆叠设置，很大程度上节省了驱动管在各子像素中占用的空间，从而能够很大程度上缩小各子像素的尺寸，进而进一步提高显示产品的分辨率。
可选地，参考图1所示，驱动管22、第一开关管1、第三开关管3和第五开关管5均为顶栅型薄膜晶体管(TOP GATE)，第二开关管2、第四开关管4和第六开关管6均为底栅型薄膜晶体管(BOTTOM GATE)。
本发明采用了一种底栅+顶栅的双层LTPS结构，将共用同一信号线的两个开关管上下堆叠放置，并共用栅极，相当于每个像素电路节省三个开关管(STFT)的Layout空间，这种堆叠方式将大大提高显示基板的分辨率。
可选地，结合图1、图2和图3所示，显示基板还包括同层设置的电源线15(VDD)、数据信号线17(DATA)、第一连接电极16、第二连接电极19和第三连接电极20；
其中，存储电容21的第二电极55和第四开关管4的第二极44分别与电源线15(VDD)电连接，第二开关管2的第二极42与数据信号线17(DATA)电连接；驱动管22的第二极48通过第一连接电极16与第二开关管2的第一极41电连接，第五开关管5的第二极40通过第三连接电极20与第六开关管6的第二极46电连接，第六开关管6的第一极45通过第二连接电极19与第一开关管1的第一极35电连接。
上述电源线15(VDD)被配置为向各子像素提供电源信号，且上述数据信号线17(DATA)被配置为向各子像素提供数据信号。另外，需要说明的是，该显示基板还包括初始信号线INIT，初始信号线INIT与数据信号线17(DATA)同层设置，且被配置为向显示基板中的各子像素提供初始化信号。参考图2所示，第五开关管T5的第二极和第六开关管T6的第二极还均与初始信号线INIT电连接。
可选地，参考图1所示，存储电容21位于驱动管22远离衬底10的一侧，第二开关管2位于第一开关管1远离衬底10的一侧，第四开关管4位于第三开关管3远离衬底10的一侧，第六开关管6位于第五开关管5远离衬底的一侧。
这样，减小了驱动管、存储电容以及各开关管在各子像素中占用的空间，从而能够很大程度上缩小各子像素的尺寸，进而提高显示产品的分辨率。
可选地，各组晶体管中的两个开关管的第一极、半导体层和第二极同层设置。例如，结合图1和图3所示，第一组晶体管7包括第一开关管1和第二开关管2，第一开关管1的半导体层(未标记)位于第一开关管1的第一极35和第二极36之间，第二开关管2的半导体层(未标记)位于第二开关管2的第一极41和第二极42之间，其它各组晶体管中两个开关管的半导体层均与其第一极和第二极同层设置、且位于各自第一极和第二极之间的区域。通过将各组晶体管中的两个开关管的第一极、半导体层和第二极同层设置，能够简化制作工艺、降低成本。
需要说明的是，上述半导体层的材料可以为低温多晶硅(LTPS)、非晶硅(A-Si)或者半导体氧化物(Oxide)中的任意一种。本发明的实施例均以半导体层为低温多晶硅(LTPS)为例进行说明。
本发明的实施例还提供了一种显示面板，包括如上所述的显示基板。
上述显示面板可以是LCD显示面板、OLED显示面板、Micro OLED显示面板、MiniLED显示面板中的任一种。另外，该显示面板可以是LCD显示器、OLED显示器、Micro OLED显示器、Mini LED显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
本发明的实施例提供的显示面板，由于各子像素中的至少一组晶体管中的两个开关管的栅极共用，很大程度上节省了开关管在各子像素中占用的空间，从而能够很大程度上缩小各子像素的尺寸，进而提高显示产品的分辨率。另外，需要说明的是，本发明的实施例以上述显示面板为OLED显示面板为例进行说明。
这里对于该显示面板包括的显示基板的结构不再赘述，具体可以参考前文中对显示基板的具体说明。
本发明的实施例还提供了一种显示基板的制备方法，应用于制备如上所述的显示基板，参考图4所示，该方法包括：
S901、形成多条信号线和各子像素对应的至少一组晶体管；其中，每组晶体管包括两个开关管，每组晶体管中的两个开关管的栅极与同一条信号线电连接、且至少一组晶体管中的两个开关管的栅极共用。
通过本发明的实施例提供的制备方法制备的显示基板，由于显示基板的各子像素中每组晶体管的两个开关管的栅极与同一条信号线电连接、且至少一组晶体管中的两个开关管的栅极共用，很大程度上节省了每个子像素中开关管占用的空间，从而能够进一步缩小每个子像素的尺寸，进而能够提高显示产品的分辨率。另外，上述制备方法简单，制备出的显示基板的品质高。
可选地，S901、形成多条信号线和各子像素对应的至少一组晶体管包括，参考图5所示：
S902、采用一次构图工艺形成信号线与所有晶体管的栅极。
上述一次构图工艺是指经过成膜、图案化处理及刻蚀等工艺同时形成信号线和所有晶体管的栅极。需要说明的是，此时，信号线和所有晶体管均采用的是相同的导电材料制作，例如，该导电材料为铜(Cu)。
下面以图1中所示的显示基板的结构为例，具体说明该显示基板完整的制备方法：
S01、如图6所示，提供衬底10，并在衬底10上形成图案化的第一有源层，再在第一有源层上形成图案化的第一保护膜56；其中，第一保护膜56在衬底上的正投影位于第一有源层在衬底上的投影以内。
S02、对第一保护膜56未覆盖到的部分第一有源层进行掺杂(SD Doping)，以同时形成驱动管的第一极47、半导体层51和第二极48，第一开关管的第一极35、半导体层52和第二极36，第三开关管的第一极37、半导体层53和第二极38，以及第五开关管的第一极39、半导体层54和第二极40。
上述第一保护膜采用光刻胶(PR胶)制作，在掺杂完成之后，上述第一保护膜被去除。
S03、形成如图7所示的第一绝缘层11(GI1)，其中，第一绝缘层11同时覆盖驱动管的第一极47、半导体层51和第二极48，第一开关管的第一极35、半导体层52和第二极36，第三开关管的第一极37、半导体层53和第二极38，以及第五开关管的第一极39、半导体层54和第二极40。
S04、在第一绝缘层11上形成第一导电层，并图案化处理，以同时形成如图7所示的驱动管的栅极34、第一开关管的栅极31、第二开关管的栅极32和第三开关管的栅极33。
S05、形成如图8所示的介质层薄膜121，并在介质层薄膜121上形成存储电容的第二电极55。
S06、对介质层薄膜121进行图案化处理，形成如图9所示的介质层12(GI2)。
S07、在存储电容的第二电极55上形成如图10所示的第二绝缘层13；其中，第二绝缘层13覆盖存储电容的第二电极55、第一开关管的栅极31、第二开关管的栅极32以及第三开关管的栅极33。
S08、在第二绝缘层13(GI3)上形成图案化的第二有源层，并形成图案化的第二保护膜57，其中，第二保护膜57在衬底上的正投影位于第二有源层在衬底上的投影以内。
S09、对第二保护膜57未覆盖到的部分第二有源层进行掺杂，以同时形成如图10中所示的第二开关管2的第一极41、半导体层和第二极42，第四开关管4的第一极42、半导体层和第二极43，以及第六开关管6的第一极45、半导体层和第二极46。
上述第二保护膜也采用光刻胶(PR胶)制作，在掺杂完成之后，上述第二保护膜被去除。
需要说明的是，图6和图10中箭头所指的区域为被掺杂的区域，掺杂之后的部分有源层(包括第一有源层和第二有源层)被导体化，从而形成各开关管或驱动管的第一极和第二极。另外，为了避免附图标记过于密集造成附图不清楚，在图10中，并未对第二开关管2的第一极41、半导体层和第二极42，第四开关管4的第一极42、半导体层和第二极43，以及第六开关管6的第一极45、半导体层和第二极46进行标记，上述结构的具体标记参考图1和图2。
S10、形成如图1所示的层间介质层14(ILD层)；其中，层间介质层14同时覆盖第二绝缘层13、第二开关管2的第一极41、半导体层和第二极42，第四开关管4的第一极42、半导体层和第二极43，以及第六开关管6的第一极45、半导体层和第二极46。
S11、参考图3所示，对第一绝缘层11、第二绝缘层13和层间介质层14同时进行刻蚀处理，以形成沿垂直于衬底10方向上的至少八个过孔；
具体的，过孔至少包括：第一过孔，暴露出存储电容的第二电极55的部分区域；第二过孔，暴露出驱动管的第二极48的部分区域；第三过孔，暴露出第二开关管的第一极41的部分区域；第四过孔，暴露出第二开关管的第二极42的部分区域；第五过孔，暴露出第四开关管的第二极44的部分区域；第六过孔，暴露出第六开关管的第一极45的部分区域；第七过孔，暴露出第六开关管的第二极46的部分区域；第八过孔，暴露出第五开关管的第二极40的部分区域。
S12、形成如图1所示的走线层；其中，走线层包括电源线15(VDD)、数据信号线17(DATA)、第一连接电极16(Inter-connect)、第二连接电极19和第三连接电极20；上述走线层通常采用金属材料制作，例如：铜(Cu)。
其中，存储电容21的第二电极55通过第一过孔与电源线15(VDD)电连接，第四开关管4的第二极44通过第五过孔与电源线15(VDD)电连接；第二开关管2的第二极42通过第四过孔与数据信号线17(DATA)电连接；驱动管22的第二极48依次通过第二过孔、第一连接电极16和第三过孔与第二开关管2的第一极41电连接；第五开关管5的第二极40依次通过第八过孔、第三连接电极20和第七过孔与第六开关管6的第二极46电连接；第六开关管6的第一极45通过第六过孔和第二连接电极19与第一开关管1的第一极35电连接。
当然，在此步骤之后，该显示基板的制备过程还包括其它步骤，这里仅介绍与发明点相关的制备过程，其它相关步骤可以参考相关技术中的制备过程。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种显示基板，其特征在于，包括：阵列排布的多个子像素以及与各所述子像素中开关管的栅极电连接的多条信号线；
各所述子像素包括至少一组晶体管，每组所述晶体管包括两个所述开关管，每组所述晶体管中的两个所述开关管的栅极与同一条所述信号线电连接、且至少一组所述晶体管中的两个所述开关管的栅极共用。
2.根据权利要求1所述的显示基板，其特征在于，各所述子像素包括三组所述晶体管，三组所述晶体管划分为第一组、第二组和第三组；
多条信号线划分为扫描信号线、发光控制信号线和复位控制信号线，其中，第一组所述晶体管中的两个所述开关管的栅极与同一条所述扫描信号线电连接，第二组所述晶体管中的两个所述开关管的栅极与同一条所述发光控制信号线电连接，第三组所述晶体管中的两个所述开关管的栅极与同一条所述复位控制信号线电连接。
3.根据权利要求2所述的显示基板，其特征在于，第一组所述晶体管包括第一开关管和第二开关管，第二组所述晶体管包括第三开关管和第四开关管，第三组所述晶体管包括第五开关管和第六开关管；
其中，所述第一开关管的第二极与所述第三开关管的第一极电连接，所述第二开关管的第一极与所述第四开关管的第一极电连接；所述第五开关管的第一极和所述第三开关管的第二极电连接，所述第五开关管的第二极和所述第六开关管的第二极电连接，所述第六开关管的第一极和所述第一开关管的第一极电连接。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括衬底，各所述子像素位于所述衬底之上；
其中，所述第一开关管在所述衬底上的正投影与所述第二开关管在所述衬底上的正投影至少部分交叠；所述第三开关管在所述衬底上的正投影与所述第四开关管在所述衬底上的正投影至少部分交叠；所述第五开关管在所述衬底上的正投影与所述第六开关管在所述衬底上的正投影至少部分交叠。
5.根据权利要求3所述的显示基板，其特征在于，所述子像素还包括驱动管和存储电容，所述驱动管的栅极和所述存储电容的第一电极共用。
6.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括衬底，各所述子像素位于所述衬底之上；
所述存储电容在所述衬底上的正投影与所述驱动管在所述衬底上的正投影至少部分交叠。
7.根据权利要求5所述的显示基板，其特征在于，所述驱动管、所述第一开关管、所述第三开关管和第五开关管均为顶栅型薄膜晶体管，所述第二开关管、所述第四开关管和第六开关管均为底栅型薄膜晶体管。
8.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括同层设置的电源线、数据信号线、第一连接电极、第二连接电极和第三连接电极；
其中，所述存储电容的第二电极和所述第四开关管的第二极分别与所述电源线电连接，所述第二开关管的第二极与所述数据信号线电连接；
所述驱动管的第二极通过所述第一连接电极与所述第二开关管的第一极电连接，所述第五开关管的第二极通过所述第三连接电极与所述第六开关管的第二极电连接，所述第六开关管的第一极通过所述第二连接电极与所述第一开关管的第一极电连接。
9.根据权利要求5所述的显示基板，其特征在于，所述存储电容位于所述驱动管远离所述衬底的一侧，所述第二开关管位于所述第一开关管远离所述衬底的一侧，所述第四开关管位于所述第三开关管远离所述衬底的一侧，所述第六开关管位于所述第五开关管远离所述衬底的一侧。
10.根据权利要求1所述的显示基板，其特征在于，各组所述晶体管中的两个所述开关管的第一极、半导体层和第二极同层设置。
11.一种显示面板，其特征在于，包括如权利要求1-10中任一项所述的显示基板。
12.一种显示基板的制备方法，其特征在于，应用于制备如权利要求1-10中任一项所述的显示基板，所述方法包括：
形成多条信号线和各子像素对应的至少一组晶体管；其中，每组所述晶体管包括两个开关管，每组所述晶体管中的两个所述开关管的栅极与同一条所述信号线电连接、且至少一组所述晶体管中的两个所述开关管的栅极共用。
13.根据权利要求12所述的方法，其特征在于，所述形成多条信号线和各子像素对应的至少一组晶体管包括：
采用一次构图工艺形成所述信号线与所有所述晶体管的栅极。
CN202110674674.XA 2021-06-16 2021-06-16 一种显示基板及其制备方法、显示面板 Pending CN113270470A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110674674.XA CN113270470A (zh) 2021-06-16 2021-06-16 一种显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110674674.XA CN113270470A (zh) 2021-06-16 2021-06-16 一种显示基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN113270470A true CN113270470A (zh) 2021-08-17

Family

ID=77235239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110674674.XA Pending CN113270470A (zh) 2021-06-16 2021-06-16 一种显示基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN113270470A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779257A (zh) * 2015-04-14 2015-07-15 深圳市华星光电技术有限公司 Tft布局结构
CN111583793A (zh) * 2020-05-12 2020-08-25 武汉华星光电半导体显示技术有限公司 柔性显示屏
CN112951854A (zh) * 2021-04-27 2021-06-11 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN215771149U (zh) * 2021-06-16 2022-02-08 京东方科技集团股份有限公司 一种显示基板、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779257A (zh) * 2015-04-14 2015-07-15 深圳市华星光电技术有限公司 Tft布局结构
CN111583793A (zh) * 2020-05-12 2020-08-25 武汉华星光电半导体显示技术有限公司 柔性显示屏
CN112951854A (zh) * 2021-04-27 2021-06-11 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN215771149U (zh) * 2021-06-16 2022-02-08 京东方科技集团股份有限公司 一种显示基板、显示面板

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN108010947B (zh) 一种有机发光显示面板和有机发光显示装置
EP4113501A1 (en) Display substrate and display device
US20210167161A1 (en) Display substrate and display device
WO2022267531A1 (zh) 显示基板及其制备方法、显示面板
CN109935622B (zh) 阵列基板、显示面板、显示装置和阵列基板的制作方法
US20210257440A1 (en) Array substrate, display panel and display device
KR20100042932A (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US20220199734A1 (en) Display panel and display device
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
CN112968034A (zh) 显示面板及其制作方法和显示装置
CN215896392U (zh) 一种显示基板、显示面板
CN114651332A (zh) 显示基板和显示装置
CN215771149U (zh) 一种显示基板、显示面板
CN111477176A (zh) 一种显示面板及其制作方法以及电子装置
WO2018227991A1 (zh) 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
CN111081721B (zh) 显示面板及显示装置
CN113270470A (zh) 一种显示基板及其制备方法、显示面板
CN216389369U (zh) 显示面板和显示装置
US12004376B2 (en) Display motherboard, preparation method thereof, display substrate and display device
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
US20230402006A1 (en) Display substrate and display device
CN110853512B (zh) 显示装置及其显示面板
CN114361185A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination