CN112951854A - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN112951854A CN112951854A CN202110462526.1A CN202110462526A CN112951854A CN 112951854 A CN112951854 A CN 112951854A CN 202110462526 A CN202110462526 A CN 202110462526A CN 112951854 A CN112951854 A CN 112951854A
- Authority
- CN
- China
- Prior art keywords
- plate
- polar plate
- array substrate
- display
- power line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 238000003860 storage Methods 0.000 claims abstract description 51
- 230000007704 transition Effects 0.000 claims description 14
- 238000002834 transmittance Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 12
- 101150037603 cst-1 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板、显示面板及显示装置，阵列基板包括像素电路，像素电路包括：驱动晶体管，包括层叠设置的有源层及栅极；第一极板，与栅极层叠设置，栅极和第一极板形成第一存储电容；第二极板，层叠设置于第一极板背向栅极的一侧，第二极板与栅极电连接，第一极板和第二极板形成第二存储电容。本申请能够在不增大存储电容遮光面积的情况下增大电容容量，提高了显示面板的显示亮度。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高，使得电子设备的全面屏显示受到业界越来越多的关注。
传统的电子设备如手机、平板电脑等，需要集成诸如前置摄像头、听筒以及红外感应元件等；现有技术中，可通过在显示屏上开槽(Notch)或开孔，外界光线可通过屏幕上的开槽或开孔进入位于屏幕下方的感光元件。但是这些电子设备均不是真正意义上的全面屏，并不能在整个屏幕的各个区域均进行显示，例如其前置摄像头对应区域不能显示画面。
发明内容
本申请实施例提供一种阵列基板、显示面板及显示装置，能够提高显示面板的显示亮度。
第一方面，本申请实施例提供一种阵列基板，阵列基板包括像素电路，像素电路包括：驱动晶体管，包括层叠设置的有源层及栅极；第一极板，与栅极层叠设置，栅极和第一极板形成第一存储电容；第二极板，层叠设置于第一极板背向栅极的一侧，第二极板与栅极电连接，第一极板和第二极板形成第二存储电容。
根据本申请第一方面的前述实施方式，第一极板在层叠方向上的正投影覆盖栅极在层叠方向上的正投影，第二极板与栅极通过贯穿第一极板的过孔电连接。
根据本申请第一方面的前述任一实施方式，栅极在层叠方向上的正投影覆盖第二极板在层叠方向上的正投影，第二极板在层叠方向上正投影的面积与第一极板在层叠方向上正投影的面积的比例为0.1～0.8。
根据本申请第一方面的前述任一实施方式，还包括电源线，电源线位于第一极板背向栅极的一侧，第一极板与电源线电连接，第二极板与电源线同层设置。
根据本申请第一方面的前述任一实施方式，还包括：电源线，第一极板与电源线电连接；第三极板，层叠设置于第二极板背向第一极板的一侧，第三极板与电源线电连接，第二极板和第三极板形成第三存储电容。
根据本申请第一方面的前述任一实施方式，第三极板在层叠方向上的正投影覆盖第二极板在层叠方向上的正投影。
根据本申请第一方面的前述任一实施方式，还包括阳极引线，阳极引线用于使像素电路和子像素的阳极电连接，阳极引线位于第二极板背向第一极板的一侧，第三极板与阳极引线同层设置。
根据本申请第一方面的前述任一实施方式，电源线位于第二极板背向第一极板的一侧，第三极板与电源线同层设置。
根据本申请第一方面的前述任一实施方式，还包括：栅绝缘层，设置于有源层与栅极之间；第一绝缘层，设置于栅极与第一极板之间；第二绝缘层，设置于第一极板与第二极板之间；第三绝缘层，设置于第二极板与第三极板之间。
第二方面，本申请实施例提供一种显示面板，具有第一显示区、第二显示区以及位于第一显示区和第二显示区之间的过渡显示区，第一显示区的透光率大于第二显示区的透光率，显示面板包括：阵列基板，如前任一实施例所述的阵列基板；发光器件层，设置于阵列基板。
根据本申请第二方面的前述实施方式，发光器件层包括多个第一子像素，多个第一子像素位于第一显示区，像素电路位于过渡显示区，像素电路与第一子像素电连接，用于驱动第一子像素发光显示。
第三方面，本申请实施例提供一种显示装置，包括如前实施例所述的显示面板。
本申请实施例提供的阵列基板、显示面板及显示装置，阵列基板包括像素电路，像素电路包括驱动晶体管、与驱动晶体管的栅极绝缘且层叠设置的第一极板和第二极板，第二极板与驱动晶体管的栅极电连接；使用驱动晶体管的栅极兼做电容极板的一部分，并通过多个极板对应层叠设置形成像素电路中的存储电容组，使得像素电路包括相互并联的多个存储电容，在相同存储电容遮光面积的情况下，可以增大电容容量。另外像素电路驱动位于第一显示区的像素发光显示时，能够为第一显示区的像素提供更大的驱动电流，能够提高第一显示区的显示亮度，进而减小第一显示区与第二显示区之间的亮度差异。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1为本申请实施例提供的一种显示面板的俯视图；
图2为图1中Q区域的局部放大示意图；
图3为本申请实施例提供的一种阵列基板的局部截面示意图；
图4为本申请实施例提供的一种阵列基板的像素电路的等效电路图的示例；
图5为本申请实施例提供的一种阵列基板的像素电路的另一等效电路图的示例；
图6为本申请实施例提供的另一种阵列基板的局部截面示意图；图7为本申请实施例提供的一种阵列基板的俯视图。
图8为本申请实施例提供的又一种阵列基板的局部截面示意图；
图9为本申请实施例提供的再一种阵列基板的局部截面示意图；
图10为本申请实施例提供的一种阵列基板的制造方法的流程图；
图11为本申请实施例提供的另一种阵列基板的制造方法的流程图；
图12为本申请实施例提供的又一种阵列基板的制造方法的流程图。
附图标记说明：
E1-第一显示区；E2-第二显示区；E3-过渡显示区；
F1-第一区域；F2-第二区域；F3-第三区域；
100-阵列基板；
101-衬底；102-缓冲层；103-第一绝缘层；104-第二绝缘层；105-第三绝缘层；106-第四绝缘层；107-平坦层；
111-有源层；112-栅绝缘层；113-栅极；114-源极；115-漏极；
121-第一极板；122-第二极板；123-第三极板；
130-电源线；
140-扫描线；
150-数据线；
160-有机发光二极管；161-阳极；
210-第一像素电路；220-第一子像素；
T1-驱动晶体管；Cst1-第一存储电容；Cst2-第二存储电容；C-存储电容组。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
近年来，全面屏成为显示领域的主流设计方案并受到广大消费者的青睐，但诸如前置摄像头、红外光传感器等的存在一直是全面屏显示技术发展过程中的难点，而近年来出现的屏下摄像头技术为全面屏的实现带来了可能。
所谓屏下摄像头，就是指将前置摄像头等设置在屏幕之下，并将摄像头上方的显示区域设计成透光显示区。为满足屏下摄像头的感光需求，需要将透光显示区的像素分布密度设计为小于正常显示区，或将透光显示区的像素驱动电路设计的较小，以减小遮光；然而，屏幕点亮时，透光显示区的亮度会明显低于正常显示区，影响用户观感。
为解决上述问题，本申请实施例提供了一种阵列基板、阵列基板的制作方法、显示面板及显示装置，以下将结合附图1至11对阵列基板、阵列基板的制作方法、显示面板及显示装置的各实施例进行说明。
本申请实施例提供一种显示面板，包括阵列基板和发光器件层，发光器件层设置于阵列基板。阵列基板包括像素电路，发光器件层包括多个子像素，像素电路与子像素电连接，用于驱动子像素发光显示。
图1为本申请实施例提供的一种显示面板的俯视图；图2为图1中Q区域的局部放大示意图。
本申请实施例提供的显示面板，具有第一显示区E1和第二显示区E2，第一显示区E1的透光率大于第二显示区E2的透光率。
作为一实例，第一显示区E1的透光率大于或等于15％。为确保第一显示区E1的透光率大于15％，甚至大于40％，甚至具有更高的透光率，在一些实例中中显示面板100的各个功能膜层的透光率均大于80％，也可以为至少部分功能膜层的透光率均大于90％。
根据本申请实施例的显示面板，第一显示区E1的透光率大于第二显示区E2的透光率，使显示面板在第一显示区E1的背面可以集成感光组件，实现例如摄像头的感光组件的屏下集成，同时第一显示区E1能够显示画面，提高显示面板的显示面积，实现显示面板的全面屏设计。
在一些可选实施例中，显示面板还具有位于第一显示区E1和第二显示区E2之间的过渡显示区E3。在其它一些实施例中，显示面板可以不设有过渡显示区E3，即第一显示区E1与第二显示区E2相邻设置。
在图1所示的实施例中，以过渡显示区E3为U形且部分环绕第一显示区E1为例进行说明，但不限于此。例如第一显示区E1也可以为圆形，过渡显示区E3为环绕第一显示区E1的圆环形，第二显示区E2环绕过渡显示区E3。在其他的实施例中，第一显示区E1还可以采用其他形状，第一显示区E1的位置也可以调整。例如，在其他的实施例中，还可以调整显示面板为其他的形状。
在一些可选的实施例中，多个子像素可以包括位于第一显示区E1的第一子像素220、位于第二显示区E2的第二子像素以及位于过渡显示区E3的第三子像素；像素电路可以包括用于驱动第一子像素220发光显示的第一像素电路210、用于驱动第二子像素发光显示的第二像素电路以及用于驱动第三子像素发光显示的第三像素电路。
为方便像素电路与子像素的连接，在一些可选的实施例中，第一像素电路210可以设置于第一显示区E1，第二像素电路设置于第二显示区E2，第三像素电路设置于第三显示区E3。
在另一些可选的实施例中，可以将第一像素电路210设置于过渡显示区E3，这样能够减少第一显示区E1内的布线结构，提高第一显示区E1的透光率。
本申请实施例还提供一种阵列基板，该阵列基板可以是有机发光二极管(OrganicLight-Emitting Diode，OLED)阵列基板。
图3为本申请实施例提供的一种阵列基板的局部截面示意图；图4为本申请实施例提供的一种阵列基板的像素电路的等效电路图的示例。
本申请实施例提供的阵列基板100，包括像素电路。像素电路包括驱动晶体管T1、第一极板121和第二极板122。
驱动晶体管T1包括层叠设置的有源层111和栅极113。栅极113、第一极板121及第二极板122层叠设置，且第二极板122位于第一极板121背向栅极113的一侧。第二极板122与栅极113电连接，第一极板121在层叠方向(图中X方向)上的正投影至少部分覆盖栅极113在层叠方向上的正投影，第二极板122在层叠方向上的正投影至少部分覆盖第一极板121在层叠方向上的正投影，栅极113和第一极板121形成第一存储电容Cst1，第一极板121和第二极板122形成第二存储电容Cst2。可以理解的是，层叠方向指的是阵列基板100的厚度方向，层叠方向垂直于栅极113和第一极板121。
可以理解的是，阵列基板100还可以包括电源线130，第一极板121与电源线130电连接，驱动晶体管T1的栅极113形成第一存储电容Cst1的一个电极，第一极板121与电源线130电连接形成第一存储电容Cst1的另一个电极，同时第一极板121形成第二存储电容Cst2的一个电极，第二极板122与驱动晶体管T1的栅极113电连接形成第二存储电容Cst2的另一个电极。第一存储电容Cst1和第二存储电容Cst2并联形成像素电路的存储电容组C。
根据本申请实施例提供的阵列基板100，使用驱动晶体管T1的栅极113兼做电容极板的一部分，并通过多个极板对应层叠设置形成像素电路中的存储电容组C，使得像素电路包括相互并联的多个存储电容，相同存储电容遮光面积的情况下，可以进一步增大电容容量。
可以理解的是，本申请实施例提供的阵列基板100，栅极113、第一极板121和第二极板122之间通过绝缘层绝缘设置。可选地，绝缘层可以是氧化物层或氮化物层，例如是氮化硅或碳化硅制成。为方便理解和描述，可以将栅极113和第一极板121之间的绝缘层记为第一绝缘层103，第一极板121和第二极板122之间的绝缘层记为第二绝缘层104。
在一些可选的实施例中，第一极板121在层叠方向上的正投影可以覆盖栅极113在层叠方向上的正投影，能够保护栅极113不受数据信等信号线的干扰。
可选地，第一极板121在层叠方向上的正投影覆盖第二极板122在层叠方向上的正投影，能够在不增加存储电容遮光面积的情况下，增大电容容量。
可选地，第二极板122在层叠方向上的正投影可以落入栅极113在层叠方向上的正投影的范围内，即栅极113在层叠方向上的正投影覆盖第二极板122在层叠方向上的正投影。
可选地，第二极板122与驱动晶体管T1的栅极113可以通过贯穿第一极板121的过孔电连接，这样能够减少布线结构。
在一些可选的实施例中，第二极板122在层叠方向上正投影的面积可以为第一极板121在层叠方向上正投影的面积的10％～80％，以在不影响布线的情况下避免第二极板122与第一极板121所形成的第二存储电容Cst2的电容容量过小。作为一实施例，第二极板122的面积可以为第一极板121面积的40％～50％。
如图3所示，在一些可选的实施例中，阵列基板100还包括衬底101，电源线130和像素电路设置于衬底101的一侧表面。
可选的，衬底101可以采用玻璃、聚酰亚胺(Polyimide，PI)等透光材料制成。
在一些实施例中，栅极113和电源线130均可以设置于有源层111背向衬底101的一侧，第一极板121设置于栅极113背向衬底101的一侧，第三极板设置于第二极板122背向衬底101的一侧。在另一些实施例中，也可以将栅极113、电源线130设置于有源层111朝向衬底101的一侧，也在本申请的保护范围之内。
可以理解的是，电源线130和像素电路设置于衬底101的一侧表面，构成阵列基板100的驱动器件层的一部分。
可选的，在衬底101和驱动器件层之间还可以设置缓冲层102。缓冲层102可以是氧化物层或氮化物层，例如是氮化硅或碳化硅制成。
可以理解的是，驱动器件层至少包括形成在缓冲层上的有源层111、形成在该有源层111以及缓冲层上的栅绝缘层112、形成在栅绝缘层112上的栅极113、形成在该栅极113以及栅绝缘层112上的第一绝缘层103、形成在该第一绝缘层103上的第一极板121以及形成在第一绝缘层103背向衬底101一侧且贯穿至有源层111的源极114和漏极115。
可选地，电源线130可以位于第一极板121背向栅极113的一侧，则驱动器件层还可以包括形成在第一极板121上的第二绝缘层104以及形成在该第二绝缘层104上的电源线130。
在一些可选的实施例中，第二极板122可以与电源线130同层设置，将第二极板122与电源线130同层设置，制作阵列基板100时，可以在第二绝缘层104上同时形成电源线130和图案化的第二极板122，不额外增加阵列基板100的制作模板和制作流程。
可选的，可以将驱动晶体管T1的源极114和漏极115设置于第一极板121背向栅极113的一侧，制作阵列基板100时，可以在第二绝缘层104上形成驱动晶体管T1的源极114和漏极115，使驱动晶体管T1的源极114、漏极115与第二极板122、电源线130同层设置。
当然，电源线130、驱动晶体管T1的源极114和漏极115的设置位置并不限于此，均可以根据布线空间进行调整。
可选的，有源层111可以是氧化物材料、硅材料以及有机物材料制成，包括但不限于通过多晶硅(polycrystalline silicon，PSi)、非晶硅(amorphous silicon，α-Si)、低温多晶硅(low temperature poly-silicon，LTPS)、铟镓锌氧化物(indium gallium zincoxide，IGZO)、六噻吩、聚噻吩为等材料制成。
栅绝缘层112、第一绝缘层103分别可以是氧化物层或氮化物层，例如是氮化硅或碳化硅制成。
栅极113、源极114以及漏极115分别可以是导体材料制成，例如是金属或氧化铟锡(indium tin oxide，ITO)制成。
电源线130和第二极板122可以是导体材料制成，例如是金属制成。
在一些可选的实施例中，阵列基板100还包括形成于第二极板122上的第三绝缘层105以及位于第三绝缘层105上的平坦层107。平坦层107的材料包括但不限于SOG(SiliconOn Glass)、BCB(苯并环丁烯)、丙烯酸酯或聚酰亚胺。平坦层107具有平坦的表面，从而方便后续像素定义层以及有机发光二级管等结构的形成。
需要说明的是，本申请实施例提供的阵列基板100中，像素电路可以是2T1C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。其中，“2T1C电路”中“2T”是指2个薄膜晶体管，“1C”是指1个电容或多个电容并联之后的整体；其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。
可以理解的是，像素电路包括信号线、功能元件和存储电容组C，信号线包括扫描线140、数据线150以及电源线130，信号线通过功能元件连接至有机发光二极管160的阳极161，驱动有机发光二极管160发光。
如图4所示，像素电路为7T1C电路，功能元件包括驱动晶体管T1，驱动晶体管T1包括源极114、漏极115以及栅极113，存储电容组C包括相对的两极。
图5为本申请实施例提供的一种阵列基板的像素电路的另一等效电路图的示例；图6为本申请实施例提供的另一种阵列基板的局部截面示意图，图6示出阵列基板100上有机发光二极管160的阳极161。
在一些可选地实施例中，像素电路为2T1C电路，功能元件包括开关晶体管和驱动晶体管T1，开关晶体管和驱动晶体管T1分别包括源极114、漏极115以及栅极113，存储电容组C包括相对的两极。开关晶体管的栅极连接至扫描线140，开关晶体管的源极114连接至数据线150，开关晶体管的漏极连接至驱动晶体管T1的栅极113。驱动晶体管T1的源极114与电源线130电连接，驱动晶体管T1的漏极115连接至有机发光二极管160的阳极161。存储电容组C的一极连接至电源线130，另一极连接至驱动晶体管T1的栅极113。
当扫描线140被选定时，其提供至开关晶体管的栅极113一个导通电压，此时开关晶体管导通。数据线150将用于有机发光二极管160发光的灰阶电压提供至驱动晶体管T1的栅极113，同时该灰阶电压存储至存储电容组C，有机发光二极管160发出与灰阶电压亮度对应的光。在扫描线140被未选定时，存储电容组C放电以将灰阶电压继续提供至驱动晶体管T1的栅极113，使得有机发光二极管160继续发出与灰阶电压亮度对应的光。
在一些可选的实施例中，扫描线140可以与栅极113同层布置。
在一些可选的实施例中，数据线150可以与电源线130同层布置。在另一些实施中，数据线150与电源线130也可以布置在不同层。
图7为本申请实施例提供的一种阵列基板的俯视图。
本申请实施例提供的阵列基板100，可以具有第一区域F1、第二区域F2以及位于第一区域F1和所述第二区域F2之间的第三区域F3。第一区域F1可以对应显示面板的第一显示区E1设置，第二区域F2对应显示面板的第二显示区E2设置，第三区域F3对应显示面板的过渡显示区E3设置。
在一些可选的实施例中，像素电路用于驱动位于第一显示区E1的第一子像素220发光显示；这样能够为第一显示区E1的像素提供更大的驱动电流，能够提高第一显示区E1的显示亮度，进而减小第一显示区E1与第二显示区E2之间的亮度差异。
可选地，像素电路设置于第三区域F3；这样能够减少第一区域F1内的布线结构，进而提高第一显示区E1的透光率。
在另一些可选的实施例中，像素电路也可以用于驱动位于第二显示区E2和/或过渡显示区E3的子像素发光显示，像素电路也可以设置于第一区域F1、第二区域F2，均在本申请的保护范围之内。
可以理解的是，像素电路位于过渡显示区E3且用于驱动位于第一显示区E1的子像素时，为方便像素电路和子像素的电连接，阵列基板100还可以包括阳极引线，阳极引线的一端位于过渡显示区E3，另一端伸入第一显示区E1，像素电路通过阳极引线与子像素的阳极161连接，进而实现像素电路驱动子像素发光显示。
需要说明的是，位于第二显示区E2或过渡显示区E3的像素电路也可以通过阳极引线与对应的子像素电连接；像素电路位于第一显示区E1时，像素电路也可以通过阳极引线与位于第一显示区E1的子像素电连接。
可选地，阳极引线可以由氧化铟锡(Indium Tin Oxide，ITO)制成，以提高第一显示区E1的透光率。
图8为本申请实施例提供的又一种阵列基板的局部截面示意图。
在一些可选的实施例中，本申请实施例提供的阵列基板100，还可以包括第三极板123，第三极板123设置于第二极板122背向第一极板121的一侧，第三极板123与第二极板122通过第三绝缘层105绝缘设置，第三极板123与电源线130电连接，第三极板123与第二极板122位置对应，使得第三极板123和第二极板122形成连接于电源线130与栅极113之间的第三存储电容，此时存储电容组C包括并联的第一存储电容Cst1、第二存储电容Cst2和第三存储电容。
根据本申请实施例提供的阵列基板100，通过设置第三极板123，使第三极板123和第二极板122形成像素电路的第三存储电容，在不增大电容遮光面积的情况下，能够进一步增大存储电容组C的容量，为像素提供更大的驱动电流。像素电路用于驱动位于第一显示区E1的子像素时，能够降低第一显示区E1与第二显示区E2之间的亮度差异。
可选的，第三极板123在衬底101上的正投影覆盖第二极板122在衬底101上的正投影；利用第三极板123覆盖第二极板122，能够保证与栅极113相连的第二极板122不会被数据线150等信号信耦合。
可以理解的是，阵列基板100包括第三极板123时，阵列基板100还可以包括形成于第三极板123上的第四绝缘层106，平坦层107可以形成于第四绝缘层106上。
在一些可选的实施例中，第三极板123可以与阳极引线同层设置，则制作阵列基板100时，可以在第三绝缘层105上同时形成阳极引线和图案化的第三极板123，不额外增加阵列基板100的制作模板和制作流程。
可选地，第三极板123和阳极引线均可以由氧化铟锡(Indium Tin Oxide，ITO)制成。
图9为本申请实施例提供的再一种阵列基板的截面示意图。
在一些可选的实施例中，如图9所示，可以将电源线130设置于第二极板122背向第二极板122的一侧，此时第三极板123可以与电源线130同层设置。制作阵列基板100时，可以在第三绝缘层105上同时形成电源线130和图案化的第三极板123，不额外增加阵列基板100的制作模板和制作流程。
可选地，第三极板123和电源线130可以是导体材料制成，例如是金属制成。
另外，本申请实施例还提供了一种显示装置，包括如前所述的显示面板。
本申请实施例还提供一种阵列基板100的制作方法，该制作方法可以包括在衬底101上形成驱动器件层的步骤。
图10为本申请实施例提供的一种阵列基板的制作方法的流程示意图。
在衬底101上形成驱动器件层的步骤可以包括步骤S110和步骤S120。在步骤S110中，在衬底101上形成像素电路；在步骤S120中，形成图案化的电源线130。
在一些可选的实施例中，步骤S110可以包括步骤S111至S116。
在步骤S111中，在衬底101上依次形成驱动晶体管T1的有源层111及栅绝缘层112。
在步骤S112中，在栅绝缘层112上形成驱动晶体管T1的栅极113。
在步骤S113中，在栅极113上形成第一绝缘层103。
在步骤S114中，在第一绝缘层103上形成与电源线130电连接的图案化的第一极板121，第一极板121与栅极113的位置对应。
在步骤S115中，在第一极板121上形成第二绝缘层104。
在步骤S116中，在第二绝缘层104上形成与栅极113电连接的图案化的第二极板122，第二极板122与第一极板121的位置对应。
可以理解的是，驱动晶体管T1的栅极113形成第一存储电容Cst1的一个电极，第二极板122与电源线130电连接形成第一存储电容Cst1的另一个电极；同时第二极板122与驱动晶体管T1的栅极113电连接，形成第二存储电容Cst2的一个电极，第二极板122与电源线130电连接形成第二存储电容Cst2的另一个电极。
根据本申请实施例提供的阵列基板的制作方法，使用驱动晶体管T1的栅极113兼做电容极板的一部分，并通过多个极板对应层叠设置形成像素电路中的存储电容组C，使得像素电路包括相互并联的多个存储电容，在不增大存储电容遮光面积的情况下，增大了电容容量。
可选地，在步骤S116中，在第二绝缘层104上形成第二极板122的同时，还可以在第二绝缘层104上形成图案化的电源线130，即步骤S120和步骤S116可以同时进行，使得第二极板122与电源线130同层设置，能够不额外增加阵列基板100的制作模板和制作流程。
可选地，在步骤S116中，在第二绝缘层104上形成第二极板122的同时，还可以在第二绝缘层104上形成驱动晶体管T1的源极114和漏极115，使得第二极板122与驱动晶体管T1的源极114和漏极115同层设置。
图11为本申请实施例提供的另一种阵列基板的制造方法的流程图。
在一些可选的实施例中，在衬底101上形成驱动器件层的步骤还可以包括步骤S130和步骤S140，在步骤S130中，形成图案化的扫描线140，在步骤S140中，形成图案化的数据线150。
可选地，步骤S130可以与步骤S112同时进行，即，在栅绝缘层112上可以同时形成驱动晶体管T1的栅极113以及图案化的扫描线140，使得扫描线140与栅极113同层设置。
可选地，步骤S140可以与步骤S116同时进行，即，在第二绝缘层104上可以同时形成图案化的第二极板122以及数据线150，使得数据线150与第二极板122同层设置。
可选地，在衬底101上形成驱动器件层的步骤还可以包括步骤S150。在步骤S150中，形成阳极引线。
图12为本申请实施例提供的又一种阵列基板100的制造方法的流程图。
在一些可选的实施例中，步骤S110还可以包括步骤S117和步骤S118。
在步骤S117中，在第二极板122上形成第三绝缘层105；
在步骤S118中，在第三绝缘层105上形成与电源线130电连接的图案化的第三极板123，第三极板123与第二极板122的位置对应。
根据本申请实施例提供的阵列基板100，通过设置第三极板123，使第三极板123和第二极板122形成像素电路的第三存储电容，在不增大电容遮光面积的情况下，能够进一步增大存储电容组C的容量。
在一些可选的实施例中，在步骤S118中，在第三绝缘层105上形成第三极板123的同时，还可以在第三绝缘层105上形成图案化的电源线130，即步骤S120和步骤S118可以同时进行，使得第三极板123与电源线130同层设置，能够不额外增加阵列基板100的制作模板和制作流程。
当然，第三极板123的形成方式并不限于此，在另一些可选的实施例中，步骤S150可以与步骤S118同时进行，即，在第三绝缘层105上可以同时形成图案化的第三极板123以及阳极引线，使得第三极板123以及阳极引线同层设置，也在本申请的保护范围之内。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括像素电路，所述像素电路包括：
驱动晶体管，包括层叠设置的有源层及栅极；
第一极板，与所述栅极层叠设置，所述栅极和所述第一极板形成第一存储电容；
第二极板，层叠设置于所述第一极板背向所述栅极的一侧，所述第二极板与所述栅极电连接，所述第一极板和所述第二极板形成第二存储电容。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一极板在层叠方向上的正投影覆盖所述栅极在层叠方向上的正投影，所述第二极板与所述栅极通过贯穿所述第一极板的过孔电连接；
优选地，所述栅极在层叠方向上的正投影覆盖所述第二极板在层叠方向上的正投影，所述第二极板在层叠方向上正投影的面积与所述第一极板在层叠方向上正投影的面积的比例为0.1～0.8。
3.根据权利要求1所述的阵列基板，其特征在于，还包括电源线，所述电源线位于所述第一极板背向所述栅极的一侧，所述第一极板与所述电源线电连接，所述第二极板与所述电源线同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，还包括：
电源线，所述第一极板与所述电源线电连接；
第三极板，层叠设置于所述第二极板背向所述第一极板的一侧，第三极板与所述电源线电连接，所述第二极板和第三极板形成第三存储电容。
5.根据权利要求4所述的阵列基板，其特征在于，所述第三极板在层叠方向上的正投影覆盖所述第二极板在层叠方向上的正投影。
6.根据权利要求4所述的阵列基板，其特征在于，还包括阳极引线，所述阳极引线用于使所述像素电路和子像素的阳极电连接，所述阳极引线位于所述第二极板背向所述第一极板的一侧，所述第三极板与所述阳极引线同层设置。
7.根据权利要求4所述的阵列基板，其特征在于，所述电源线位于所述第二极板背向所述第一极板的一侧，所述第三极板与所述电源线同层设置。
8.根据权利要求4所述的阵列基板，其特征在于，还包括：
栅绝缘层，设置于所述有源层与所述栅极之间；
第一绝缘层，设置于所述栅极与所述第一极板之间；
第二绝缘层，设置于所述第一极板与所述第二极板之间；
第三绝缘层，设置于所述第二极板与所述第三极板之间。
9.一种显示面板，具有第一显示区、第二显示区以及位于所述第一显示区和所述第二显示区之间的过渡显示区，所述第一显示区的透光率大于所述第二显示区的透光率，其特征在于，所述显示面板包括：
阵列基板，为如权利要求1-8任一项所述的阵列基板；
发光器件层，设置于所述阵列基板；
优选地，所述发光器件层包括多个第一子像素，所述多个第一子像素位于所述第一显示区，
所述像素电路位于所述过渡显示区，所述像素电路与所述第一子像素电连接，用于驱动所述第一子像素发光显示。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110462526.1A CN112951854B (zh) | 2021-04-27 | 2021-04-27 | 阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110462526.1A CN112951854B (zh) | 2021-04-27 | 2021-04-27 | 阵列基板、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951854A true CN112951854A (zh) | 2021-06-11 |
| CN112951854B CN112951854B (zh) | 2023-04-07 |
Family
ID=76233557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110462526.1A Active CN112951854B (zh) | 2021-04-27 | 2021-04-27 | 阵列基板、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951854B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270470A (zh) * | 2021-06-16 | 2021-08-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板 |
| CN114280857A (zh) * | 2022-01-04 | 2022-04-05 | 京东方科技集团股份有限公司 | 像素结构、显示面板及显示装置 |
| CN114566572A (zh) * | 2022-02-24 | 2022-05-31 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| WO2023029090A1 (zh) * | 2021-09-06 | 2023-03-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| WO2023109136A1 (zh) * | 2021-12-15 | 2023-06-22 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| CN116669477A (zh) * | 2023-07-26 | 2023-08-29 | 合肥维信诺科技有限公司 | 显示面板及其制作方法和显示装置 |
| WO2023159441A1 (zh) * | 2022-02-24 | 2023-08-31 | 京东方科技集团股份有限公司 | 显示基板、其制作方法及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148480A (zh) * | 2018-08-21 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110610684A (zh) * | 2019-10-29 | 2019-12-24 | 厦门天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
-
2021
- 2021-04-27 CN CN202110462526.1A patent/CN112951854B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148480A (zh) * | 2018-08-21 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110610684A (zh) * | 2019-10-29 | 2019-12-24 | 厦门天马微电子有限公司 | 一种有机电致发光显示面板及显示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270470A (zh) * | 2021-06-16 | 2021-08-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板 |
| WO2023029090A1 (zh) * | 2021-09-06 | 2023-03-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| WO2023109136A1 (zh) * | 2021-12-15 | 2023-06-22 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| CN114280857A (zh) * | 2022-01-04 | 2022-04-05 | 京东方科技集团股份有限公司 | 像素结构、显示面板及显示装置 |
| CN114280857B (zh) * | 2022-01-04 | 2023-10-10 | 京东方科技集团股份有限公司 | 像素结构、显示面板及显示装置 |
| CN114566572A (zh) * | 2022-02-24 | 2022-05-31 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| WO2023159441A1 (zh) * | 2022-02-24 | 2023-08-31 | 京东方科技集团股份有限公司 | 显示基板、其制作方法及显示装置 |
| CN114566572B (zh) * | 2022-02-24 | 2024-06-07 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN116669477A (zh) * | 2023-07-26 | 2023-08-29 | 合肥维信诺科技有限公司 | 显示面板及其制作方法和显示装置 |
| CN116669477B (zh) * | 2023-07-26 | 2023-10-24 | 合肥维信诺科技有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951854B (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112951854B (zh) | 阵列基板、显示面板及显示装置 | |
| CN109817672B (zh) | 有机电致发光显示基板及其制造方法、显示面板、装置 | |
| CN110114885B (zh) | 显示基板及其制备方法、显示面板 | |
| US20200020747A1 (en) | Organic light emitting display device | |
| US10347699B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| JP5364227B2 (ja) | 読み取り機能付き表示装置及びそれを用いた電子機器 | |
| KR102037455B1 (ko) | 터치 스크린 패널 일체형 유기전계 발광 표시장치 | |
| US10804337B2 (en) | Touch sensor in-cell type organic electroluminescent device | |
| KR20170124065A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| US10541385B2 (en) | Display device and method of manufacturing a display device | |
| CN111312796B (zh) | 显示面板和显示装置 | |
| CN107302030B (zh) | 显示设备 | |
| CN109147693B (zh) | 具有红外识别的发光二极管显示装置 | |
| WO2022042041A1 (zh) | 显示基板、显示装置 | |
| US11637152B2 (en) | Array substrate and method for manufacturing the same, and display device having photosensitive element, light emitting device and sensing transistor | |
| US10608072B2 (en) | Transparent display panel, manufacturing method thereof, and transparent display apparatus | |
| CN109192144B (zh) | 补偿子像素单元、制作及驱动方法、像素结构及显示面板 | |
| CN111834292B (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| CN112992969A (zh) | 显示装置 | |
| CN111627963A (zh) | 一种像素单元及显示面板 | |
| KR20190083023A (ko) | 표시 장치 | |
| CN112038380B (zh) | 显示基板及显示装置 | |
| CN110047896B (zh) | 显示基板及其制造方法、显示装置 | |
| US20230354659A1 (en) | Display panel and display device | |
| KR20210043774A (ko) | 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |