CN210607258U - 一种阵列基板和显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种阵列基板和显示面板，阵列基板包括：第一基板；位于第一基板一侧的第二基板，以及位于第一基板和第二基板之间的电容；多个薄膜晶体管，多个薄膜晶体管设置于第二基板远离第一基板的一侧；在显示区内，电容在第一基板上的正交投影与薄膜晶体管在第一基板上的正交投影存在交叠，进而将电容设置于第一基板和第二基板之间，既减小第二基板远离第一基板一侧的像素电路拓扑结构面积，有利于分辨率的提升；又使得电容有足够的设置面积，使像素电路具有良好的保持作用；另外，通过将第二基板设置于薄膜晶体管与电容之间，进而减轻寄生电容造成的信号传输延迟和信号串扰。

Description

一种阵列基板和显示面板

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

随着显示技术的发展，有机发光显示面板以其广色域、高响应速度以及更加轻薄等特点而得到越来越广泛的应用。

现有显示面板中通常包括多个子像素，显示面板的分辨率与子像素面积相关，现有显示面板中子像素面积较大，造成分辨率提升困难。

实用新型内容

本实用新型提供一种阵列基板和显示面板，以实现缩小子像素尺寸，提升屏幕分辨率。

第一方面，本实用新型实施例提供了一种阵列基板，阵列基板划分为显示区和非显示区，阵列基板包括：

第一基板；

位于第一基板一侧的第二基板，以及位于第一基板和第二基板之间的电容；

多个薄膜晶体管，多个薄膜晶体管设置于第二基板远离第一基板的一侧；

在显示区内，电容在第一基板上的正交投影与薄膜晶体管在第一基板上的正交投影存在交叠。

可选的，第二基板的厚度大于5微米。

可选的，第二基板的厚度小于20微米。

可选的，阵列基板还包括第一电源走线，第一电源走线位于电容与薄膜晶体管之间，在显示区内，第一电源走线通过过孔与电容电连接，过孔内设置有连接第一电源走线与电容的连接部。

可选的，薄膜晶体管包括栅极、源极和漏极；阵列基板还包括第二电源走线，第二电源走线与薄膜晶体管的源极、漏极同层设置。

可选的，电容包括自第一基板至第二基板依次层叠设置的第一极板、绝缘层和第二极板；

阵列基板还包括位于第一基板和第一极板之间的第一阻挡层，以及位于第一电源走线和第二基板之间的第二阻挡层；

在显示区内，连接部的一端连接第一电源走线，连接部的另一端连接电容的第二极板。

可选的，阵列基板包括第一电源走线；薄膜晶体管包括栅极、源极和漏极；第一电源走线与薄膜晶体管的源极、漏极同层设置，在显示区内，第一电源走线通过过孔与电容电连接，过孔内设置有连接第一电源走线与电容的连接部。

可选的，电容包括自第一基板至第二基板依次层叠设置的第一极板、绝缘层和第二极板；

阵列基板还包括位于第一基板和第一极板之间的第一阻挡层，以及位于薄膜晶体管和第二基板之间的第二阻挡层；

在显示区内，连接部的一端连接第一电源走线，连接部的另一端连接电容的第二极板。

可选的，在非显示区内，电容在第一基板上的正交投影与薄膜晶体管在第一基板上的正交投影存在交叠。

第二方面，本实用新型实施例还提供了一种显示面板，包括第一方面提供的阵列基板。

本实用新型实施例提供了一种阵列基板和显示面板，其中阵列基板划分为显示区和非显示区，阵列基板包括：第一基板；位于第一基板一侧的第二基板，以及位于第一基板和第二基板之间的电容；多个薄膜晶体管，多个薄膜晶体管设置于第二基板远离第一基板的一侧；在显示区内，电容在第一基板上的正交投影与薄膜晶体管在第一基板上的正交投影存在交叠，进而使得第一基板和第二基板之间仅包括电容，而第二基板远离第一基板一侧仅包括薄膜晶体管，进而既可以使得第二基板远离第一基板一侧的像素电路拓扑结构面积较小，且因电容与薄膜晶体管在第一基板上的正交投影存在交叠，进而可以使得包括薄膜晶体管和电容的整个像素电路的拓扑结构的面积减小，进而有利于分辨率的提升；又可以使得电容有足够的设置面积，进而可以保证像素电路具有良好的保持作用；并可以使得电容与薄膜晶体管的金属层或有源层之间不容易形成寄生电容，进而减轻寄生电容造成的信号传输延迟和信号串扰，进而有利于提高像素电路的驱动能力，提高显示效果。

附图说明

图1是本实用新型实施例提供的一种阵列基板的结构示意图；

图2是本实用新型实施例提供的另一种阵列基板的结构示意图；

图3是现有技术中常用的一种像素电路的结构示意图；

图4是本实用新型实施例提供的另一种阵列基板的结构示意图；

图5是本实用新型实施例提供的另一种阵列基板的结构示意图；

图6是本实用新型实施例提供的另一种阵列基板的结构示意图；

图7是本实用新型实施例提供的另一种阵列基板的结构示意图；

图8是本实用新型实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术中所述的，现有显示面板中通常包括多个子像素，显示面板的分辨率与子像素面积相关，现有显示面板中子像素面积较大，造成分辨率提升困难。经发明人研究发现，出现上述问题的原因在于，现有显示面板中通常包括发光器件和驱动发光器件发光的像素电路，像素电路中包括薄膜晶体管和电容，子像素面积的大小与发光器件的面积和驱动该发光器件的像素电路的面积大小均相关。为保证屏幕足够的亮度和驱动能力，通常需要电容的容量较大，而电容的容量与电容的面积成正比，因此需要电容具有较大的面积。而现有显示面板中，电容通常是在形成薄膜晶体管的过程中形成，例如现有显示面板的一种常用结构是电容的一个极板与薄膜晶体管的栅极同层，电容的另一个极板位于薄膜晶体管的栅极和源漏极之间的金属层，因此在像素电路的拓扑结构中，在显示面板厚度方向上，薄膜晶体管和电容通常形成在相互独立，没有交叠的区域，使得像素电路的面积较大，进而使得子像素面积的较大，进而给分辨率的提升造成困难。

基于上述原因，本实用新型实施例提供的了一种阵列基板，图1是本实用新型实施例提供的一种阵列基板的结构示意图，参考图1，该阵列基板划分为显示区AA和非显示区NAA，阵列基板包括：

第一基板110；

位于第一基板110一侧的第二基板120，以及位于第一基板110和第二基板120之间的电容130；

多个薄膜晶体管140，多个薄膜晶体管140设置于第二基板120远离第一基板110的一侧；

在显示区AA内，电容130在第一基板110上的正交投影与薄膜晶体管140在第一基板110上的正交投影存在交叠。

其中，对应于显示区AA内，阵列基板可以包括像素电路，对应于非显示区NAA内，阵列基板可以包括栅极驱动电路和发光驱动电路。显示区AA内的薄膜晶体管140和电容130作为像素电路的组成部分。

具体的，第一基板110和第二基板120可以为显示装置提供缓冲、保护或支撑等作用。第一基板110和第二基板120可以是柔性基板，柔性基板的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。第一基板110和第二基板120也可以为采用玻璃等材料形成的硬质基板。

参考图1，电容130位于第一基板110和第二基板120之间，薄膜晶体管140位于第二基板120远离第一基板110的一侧，因此，相对于现有显示面板中的阵列基板来说，本实施例提供的阵列基板中，电容130与薄膜晶体管140二者形成立体结构，即相当于将现有位于一个平面的薄膜晶体管140和电容130设置于两个平面，因此电容130在第一基板110上的正交投影与薄膜晶体管140在第一基板110上的正交投影可存在交叠。可选的，在形成图1所示阵列基板的结构时，可在第一基板110的一侧形成电容130后，在电容130远离第一基板110的一侧形成第二基板120，再在第二基板120远离第一基板110的一侧形成薄膜晶体管140，即本实施例提供的阵列基板结构决定了电容130并非如现有技术中在形成薄膜晶体管140的过程中形成，而是在形成薄膜晶体管140之前形成，因此电容130在第一基板110上的正交投影与薄膜晶体管140在基板上的正交投影可存在交叠。

因第一基板110与第二基板120之间不存在薄膜晶体管140，因此有足够的面积设置电容130，进而可以保证像素电路具有良好的保持作用；而第一基板110和第二基板120之间设置有像素电路的电容，使得第二基板120远离第一基板110一侧的像素电路拓扑结构面积较小，且因电容130在第一基板110上的正交投影和薄膜晶体管140在阵列基板上的正交投影存在交叠，即对应于在第一基板110上的同一正交投影区域，既可以设置薄膜晶体管140，又可以设置电容130，进而可以使得包括薄膜晶体管140和电容130的整个像素电路的拓扑结构的面积减小，因此有利于子像素面积的缩小，进而有利于分辨率的提升。

并且，因本实施例提供的阵列基板，电容130设置在第一基板110和第二基板120之间，薄膜晶体管140设置于第二基板120远离第一基板110的一侧，即电容130与薄膜晶体管140之间设置第二基板120，可以使得避免第二电容130与第二基板120远离第二电容130一侧的形成薄膜晶体管的金属层或有源层之间不容易形成寄生电容薄膜晶体管140的有源层141沟道之间形成的寄生晶体管，或者即使形成寄生电容，寄生电容值也较小，进而可以减轻寄生电容造成的信号传输延迟和信号串扰，进而有利于提高像素电路的驱动能力，提高显示效果。

可选的，显示区AA内，电容130与薄膜晶体管140可以通过过孔连接，进而实现像素电路中各元件的连接，实现像素电路的驱动功能。

需要说明的是，本实用新型实施例提供的阵列基板中，并不限定将阵列基板中所有电容130均设置于第一基板110和第二基板120之间；还可以将部分像素电路中的电容130设置于第一基板110和第二基板120之间，另一部分像素电路中的电容130设置于第二基板120远离第一基板110的一侧，与薄膜晶体管一起形成；对于包括多个电容130的像素电路，还可将同一像素电路中的一个或几个电容130设置于第一基板110和第二基板120之间，其他电容130设置于第二基板120远离第一基板110的一侧，本实用新型实施例在此不做具体限定。

本实施例提供的阵列基板，划分为显示区和非显示区，阵列基板包括：第一基板；位于第一基板一侧的第二基板，以及位于第一基板和第二基板之间的电容；多个薄膜晶体管，多个薄膜晶体管设置于第二基板远离第一基板的一侧；在显示区内，电容在第一基板上的正交投影与薄膜晶体管在第一基板上的正交投影存在交叠，进而使得第一基板和第二基板之间仅包括电容，而第二基板远离第一基板一侧仅包括薄膜晶体管，进而既可以使得第二基板远离第一基板一侧的像素电路拓扑结构面积较小，且因电容与薄膜晶体管在第一基板上的正交投影存在交叠，进而可以使得包括薄膜晶体管和电容的整个像素电路的拓扑结构的面积减小，进而有利于分辨率的提升；又可以使得电容有足够的设置面积，进而可以保证像素电路具有良好的保持作用；并可以使得电容与薄膜晶体管的金属层或有源层之间不容易形成寄生电容，进而减轻寄生电容造成的信号传输延迟和信号串扰，进而有利于提高像素电路的驱动能力，提高显示效果。

继续参考图1，在上述技术方案的基础上，可选的，第二基板120的厚度d1大于5微米。

具体的，设置第二基板120的厚度大于5微米，可以使得在阵列基板的厚度方向y上，电容130与薄膜晶体管140的有源层141被第二基板120间隔足够远，进而更加有效地避免电容130与薄膜晶体管140的有源层141形成寄生晶体管，进一步保证良好的显示效果。

继续参考图1，在上述技术方案的基础上，可选的，第二基板120的厚度d1小于20微米，进而可以在避免电容130与薄膜晶体管140的有源层141形成寄生晶体管的基础上，保证阵列基板较为轻薄，将该阵列基板应用于显示面板时，也可保证显示面板的薄型化。

图2是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图2，该显示面板还包括第一电源走线150，第一电源走线150位于电容130与薄膜晶体管140之间，在显示区AA内，第一电源走线150通过过孔与电容130电连接，过孔内设置有连接第一电源走线150和电容130的连接部151。

具体的，第一电源走线150用来传输电源电压，为保证电源电压在第一电源走线150上产生的压降较小，需要将第一电源走线150设置为较宽的宽度。本实施例的阵列基板中，将第一电源走线150设置于电容130与薄膜晶体管140之间，第一电源走线150为独立的金属膜层，因此第一电源走线150有足够的布线空间，进而使得第一电源走线150的线宽可以较宽，进而保证电源电压在第一电源走线150上的压降较小，保证第一电源走线150的传输精度。并且，第一电源走线150设置于薄膜晶体管140和电容130之间，且第一电源走线150通过过孔与电容130电连接，进而使得过孔深度可以较小，使得制作过孔时相对更加容易。可选的，第一电源走线150材料可以是Mo，Ti，Cu其中的一种，可选的，过孔内的连接部151与第一电源走线150的材料相同，且在显示面板的制备过程中，连接部150与第一电源走线150可在同一工艺步骤中制备。

图3是现有技术中常用的一种像素电路的结构示意图，参考图3，该像素电路为2T1C电路，即包括两个薄膜晶体管和一个存储电容Cst，其中两个薄膜晶体管140分别为开关晶体管STFT和驱动晶体管DTFT，驱动晶体管DTFT的源极连接第一电源电压输入端VDD，漏极连接发光器件D1的阳极，发光器件D1的阴极连接至第二电源电压输入端VSS。可选的，本实施例中阵列基板的第一电源走线150可与像素电路中存储电容Cst电连接。

需要说明的是，图3所示像素电路仅仅是本实施例的阵列基板可包括的像素电路的一种，本实施例提供的阵列基板包括的像素电路还可以是其他像素电路结构，如7T1C像素电路等，本实用新型实施例在此不做具体限定。

继续参考图2，在上述技术方案的基础上，可选的，薄膜晶体管140包括栅极142、源极143和漏极144；阵列基板还包括第二电源走线160，第二电源走线160与薄膜晶体管140的源极143、漏极144同层设置。

可选的，薄膜晶体管140的栅极142材料可以是材料可以是Mo，Ti，Cu其中的一种；薄膜晶体管140的源极143和漏极144的材料可以是Mo，Ti/Al/Ti，Mo/Al/Mo，Cu其中的一种。

具体的，像素电路中除电容130接入电源电压外，部分薄膜晶体管140也需要接入电源电压，例如图3所示2T1C像素电路中，驱动晶体管DTFT的源极143也连接第一电源电压输入端VDD。本实施例提供的阵列基板包括第二电源走线160，可选的，第二电源走线160和第一电源走线150可传输相同的电源电压，第一电源走线150与电容130电连接，第二电源走线160与薄膜晶体管140的源极143、漏极144同层设置，可以与部分薄膜晶体管140的源极143或漏极144电连接。例如，对于图3所示的像素电路，阵列基板中第一电源走线150可与电容130电连接，第二电源走线160可与驱动晶体管DTFT的源极电连接。通过设置与薄膜晶体管140的源极143、漏极144同层的第二电源走线160，进而使得第二电源走线160连接薄膜晶体管140的源极143或漏极144时，无需开设过孔，进而可以使得第二电源走线160与薄膜晶体管140的源极143或漏极144连接更加方便。

图4是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图4，可选的，电容130包括自第一基板110至第二基板120依次层叠设置的第一极板131、绝缘层132和第二极板133；

阵列基板还包括位于第一基板110和第一极板131之间的第一阻挡层170，以及位于第一电源走线150和第二基板120之间的第二阻挡层180；

在显示区AA内，连接部151的一端连接第一电源走线150，连接部151的另一端连接电容的第二极板133。

具体的，因电容130的第二极板133相对于第一极板131更加靠近第一电源走线150，故设置第一电源走线150通过过孔与电容130的第二极板133电连接，具体是通过过孔内的连接部151与第二极板133电连接，进而可以使得过孔的深度较浅，使得过孔的制作相对更加容易。可选的，第一极板131的材料可以是Mo，Ti，Cu其中的一种，第二极板133的材料可以是Mo，Ti，Cu其中的一种。绝缘层132的材料可以是氧化硅、氮化硅中的一种或两种。

阵列基板中位于第一基板110和第一极板131之间的第一阻挡层170，以及位于第一电源走线150和第二基板120之间的第二阻挡层180可以用来阻挡水汽的入侵，进而有利于提高阵列基板的使用寿命。其中，第一阻挡层170和第二阻挡层180的材料可以是无机材料，例如氧化硅，第一阻挡层170和第二阻挡层180可以采用沉积的方式形成。

继续参考图4，可选的，显示面板还包括缓冲层210、栅极绝缘层220和层间绝缘层230。其中，缓冲层210可以起到缓冲作用，栅极绝缘层220可以使得薄膜晶体管140的栅极142与有源层141之间绝缘，层间绝缘层230用以将薄膜晶体管140的栅极142与源极143、漏极144之间绝缘。

图5是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图5，可选的，阵列基板包括第一电源走线150；薄膜晶体管140包括栅极142、源极143和漏极144；第一电源走线150与薄膜晶体管140的源极143、漏极144同层设置，在显示区AA内，第一电源走线150通过过孔与电容130电连接，过孔内设置有连接第一电源走线150与电容130的连接部151。

参考图5，本实施例提供的阵列基板中，第一电源走线150与薄膜晶体管140的源极143、漏极144同层，并通过过孔与电容130电连接，其中过孔中的连接部151可以与第一电源走线150的材料相同。与图2所示阵列基板的结构相比，本实施例提供的阵列基板，无需单独设置第一电源走线150的膜层，进而可以减少形成第一电源走线150时的掩膜工艺，以及形成穿过第二基板120的过孔的工艺，本实施例提供的阵列基板中的过孔可与形成源极143和漏极144对应的过孔同时形成，进而可以节省两道掩膜工艺，降低制备成本。示例性的，对应与图3所示的像素电路，本实施例中的阵列基板所包括的第一电源走线150，既与电容130电连接，又与驱动晶体管DTFT的源极电连接。

图6是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图6，可选的，电容130包括自第一基板110至第二基板120依次层叠设置的第一极板131、绝缘层132和第二极板133；

阵列基板还包括位于第一基板110和第一极板131之间的第一阻挡层170，以及位于薄膜晶体管140和第二基板120之间的第二阻挡层180；

在显示区AA内，连接部151的一端连接第一电源走线150，连接部151的另一端连接电容的第二极板133。

具体的，因电容130的第二极板133相对于第一极板131更加靠近第一电源走线150，故设置第一电源走线150通过过孔与电容130的第二极板133电连接，具体是第一电源走线150通过连接部151与电容130的第二极板133电连接，可以使得过孔的深度较浅，使得过孔的制作相对更加容易。可选的，第一极板131的材料可以是Mo，Ti，Cu其中的一种，第二极板133的材料可以是Mo，Ti，Cu其中的一种。绝缘层132的材料可以是氧化硅、氮化硅中的一种或两种。

阵列基板中位于第一基板110和第一极板131之间的第一阻挡层170，以及位于薄膜晶体管140和第二基板120之间的第二阻挡层180可以用来阻挡水汽的入侵，进而有利于提高阵列基板的使用寿命。其中，第一阻挡层170和第二阻挡层180的材料可以是无机材料，例如氧化硅，第一阻挡层170和第二阻挡层180可以采用沉积的方式形成。

继续参考图6，可选的，显示面板还包括缓冲层210、栅极绝缘层220和层间绝缘层230。其中，缓冲层210可以起到缓冲作用，栅极绝缘层220可以使得薄膜晶体管140的栅极142与有源层141之间绝缘，层间绝缘层230用以将薄膜晶体管140的栅极142与源极143、漏极144之间绝缘。

图7是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图7，可选的，在非显示区NAA内，电容130在第一基板110上的正交投影与薄膜晶体管140在第一基板110上的正交投影存在交叠。

具体的，在非显示区NAA内，通常包括扫描驱动电路和发光驱动电路。在非显示区NAA内，薄膜晶体管140和电容130是扫描驱动电路和发光驱动电路的组成部分。在非显示区NAA内电容130在第一基板110上的正交投影与薄膜晶体管140在第一基板110上的正交投影存在交叠，可以使得扫描驱动电路和发光驱动电路所占用的面积减小，进而有利于窄边框的实现。

本实用新型实施例还提供的一种显示面板，图8是本实用新型实施例提供的一种显示面板的结构示意图，参考图8，该显示面板包括本实用新型任意实施例提供的阵列基板。

可选的，显示面板还可包括多个发光器件300，具体的，发光器件300包括阳极层310、阴极层330以及阳极层310和阴极层330之间的发光层320。可选的，显示面板还包括像素限定层340以及像素限定层340远离第一基板110一侧的支撑柱350，像素限定层340包括多个开口，发光层320位于像素限定层340的开口内。可选的，显示面板还包括封装层360和平坦化层370，封装层可以防止水氧等入侵显示面板，延长显示面板的使用寿命，平坦化层370可以使得制作阳极层310的表面平坦，方便阳极层310的制作。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板划分为显示区和非显示区，所述阵列基板包括：

第一基板；

位于第一基板一侧的第二基板，以及位于所述第一基板和所述第二基板之间的电容；

多个薄膜晶体管，所述多个薄膜晶体管设置于所述第二基板远离所述第一基板的一侧；

在所述显示区内，所述电容在所述第一基板上的正交投影与所述薄膜晶体管在所述第一基板上的正交投影存在交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二基板的厚度大于5微米。

3.根据权利要求1所述的阵列基板，其特征在于，所述第二基板的厚度小于20微米。

4.根据权利要求1所述的阵列基板，其特征在于，还包括第一电源走线，所述第一电源走线位于所述电容与所述薄膜晶体管之间，在所述显示区内，所述第一电源走线通过过孔与所述电容电连接，所述过孔内设置有连接所述第一电源走线与所述电容的连接部。

5.根据权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管包括栅极、源极和漏极；所述阵列基板还包括第二电源走线，所述第二电源走线与所述薄膜晶体管的源极、漏极同层设置。

6.根据权利要求4所述的阵列基板，其特征在于，所述电容包括自所述第一基板至所述第二基板依次层叠设置的第一极板、绝缘层和第二极板；

所述阵列基板还包括位于所述第一基板和所述第一极板之间的第一阻挡层，以及位于所述第一电源走线和所述第二基板之间的第二阻挡层；

在所述显示区内，所述连接部的一端连接所述第一电源走线，所述连接部的另一端连接所述电容的第二极板。

7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括第一电源走线；所述薄膜晶体管包括栅极、源极和漏极；所述第一电源走线与所述薄膜晶体管的源极、漏极同层设置，在所述显示区内，所述第一电源走线通过过孔与所述电容电连接，所述过孔内设置有连接所述第一电源走线与所述电容的连接部。

8.根据权利要求7所述的阵列基板，其特征在于，所述电容包括自所述第一基板至所述第二基板依次层叠设置的第一极板、绝缘层和第二极板；

所述阵列基板还包括位于所述第一基板和所述第一极板之间的第一阻挡层，以及位于所述薄膜晶体管和所述第二基板之间的第二阻挡层；

在所述显示区内，所述连接部的一端连接所述第一电源走线，所述连接部的另一端连接所述电容的第二极板。

9.根据权利要求1所述的阵列基板，其特征在于，在所述非显示区内，所述电容在所述第一基板上的正交投影与所述薄膜晶体管在所述第一基板上的正交投影存在交叠。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板。

Images