KR102203385B1 - 유기발광다이오드 표시장치 - Google Patents
유기발광다이오드 표시장치 Download PDFInfo
- Publication number
- KR102203385B1 KR102203385B1 KR1020130167642A KR20130167642A KR102203385B1 KR 102203385 B1 KR102203385 B1 KR 102203385B1 KR 1020130167642 A KR1020130167642 A KR 1020130167642A KR 20130167642 A KR20130167642 A KR 20130167642A KR 102203385 B1 KR102203385 B1 KR 102203385B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- driving thin
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 171
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 238000003860 storage Methods 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 7
- 230000003071 parasitic effect Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 6
- 230000001976 improved effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과; 상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와; 상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되는 구동박막트랜지스터와; 상기 구동박막트랜지스터의 게이트전극에 연결되는 제1전극과, 상기 제1전극 상부에 형성되고 상기 구동박막트랜지스터의 소스전극에 연결되는 제2전극을 포함하는 스토리지커패시터와; 상기 구동박막트랜지스터에 연결되는 발광다이오드를 포함하는 유기발광다이오드 표시장치를 제공한다.
Description
본 발명은 유기발광다이오드 표시장치에 관한 것으로, 특히 기생용량이 최소화되어 표시품질이 개선되는 유기발광다이오드 표시장치에 관한 것이다.
평판표시장치(flat panel display: FPD) 중 하나인 유기발광다이오드(organic light emitting diode: OLED) 표시장치는 높은 휘도와 낮은 동작 전압 특성을 갖는다.
그리고, 스스로 빛을 내는 자체 발광형이기 때문에 대조비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한, 유기발광다이오드 표시장치의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation)이 전부라고 할 수 있기 때문에, 제조공정이 매우 단순하다.
이러한 유기발광다이오드 표시장치를 도면을 참조하여 설명한다.
도 1 및 도 2는 각각 종래의 유기발광다이오드 표시장치의 화소영역를 도시한 회로도 및 평면도이고, 도 3은 도 2의 절단선 III-III에 따른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 종래의 유기발광다이오드 표시장치(10)는, 서로 교차하여 화소영역(P)을 정의하는 제1 및 제2게이트배선(GL1, GL2), 데이터배선(DL), 기준배선(RL) 및 전원배선(PL)을 포함하고, 화소영역(P)에는 스위칭박막트랜지스터(Ts), 구동박막트랜지스터(Td), 기준박막트랜지스터(Tr), 스토리지커패시터(Cst) 및 발광다이오드(De)가 형성된다.
스위칭박막트랜지스터(Ts)는 제1게이트배선(GL1) 및 데이터배선(DL)에 연결되고, 구동박막트랜지스터(Td)는 스위칭박막트랜지스터(Ts) 및 전원배선(PL)에 연결되고, 기준박막트랜지스터(Tr)는 제2게이트배선(GL2) 및 기준배선(RL)에 연결된다.
스토리지커패시터(Cst)는 구동박막트랜지스터(Td)에 게이트전극 및 소스전극에 연결되고, 발광다이오드(De)는 구동박막트랜지스터(Td)의 소스전극에 연결된다.
제1 및 제2게이트배선(GL1, GL2)에 인가되는 게이트신호의 하이레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-온(turn-on) 되면, 데이터배선(DL)에 인가되는 데이터신호(Vdata)가 구동박막트랜지스터(Td)의 게이트전극에 인가되고, 기준배선(RL)에 인가되는 기준신호(Vref)가 구동박막트랜지스터(Td)의 소스전극에 인가된다.
이때, 스토리지커패시터(Cst)에는 데이터신호 및 기준신호의 차이(Vdata-Vref)에 해당하는 구동박막트랜지스터(Td)의 게이트전극 및 소스전극 사이의 전압(Vgs)이 저장된다.
이후, 게이트신호의 로우레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-오프(turn-off) 되면, 스토리지커패시터(Cst)에 저장된 게이트전극 및 소스전극 사이의 전압(Vgs=Vdata-Vref)에 의하여 구동박막트랜지스터(Td)가 턴-온 되고, 발광다이오드(De)는 전원배선(PL)으로부터 구동박막트랜지스터(Td)를 통하여 전달되는 전류에 의하여 발광한다.
여기서, 스토리지커패시터(Cst)는, 스위칭박막트랜지스터(Ts)의 드레인전극과 구동박막트랜지스터(Td)의 게이트전극을 연결하는 노드와 기준박막트랜지스터(Tr)의 드레인전극과 구동박막트랜지스터(Td)의 소스전극을 연결하는 노드에 연결된다.
즉, 도 3에 도시한 바와 같이, 제1기판(20) 상부에는 제1전극(50), 게이트절연막(32), 제2전극(52), 층간절연막(36), 제3전극(54) 및 보호층(42)이 순차적으로 형성되는데, 전기적으로 연결되는 제1 및 제3전극(50, 54)은 구동박막트랜지스터(Td)의 소스전극에 연결되고, 제2전극(52)은 구동박막트랜지스터(Td)의 게이트전극에 연결된다.
이에 따라, 제1 및 제2전극(50, 52)과 게이트절연막(32)이 제1커패시터(C1)를 형성하고, 제2 및 제3전극(52, 54)과 층간절연막(36)이 제2커패시터(C2)를 형성함으로써, 병렬 연결된 제1 및 제2커패시터(C1, C2)가 스토리지커패시터(Cst)를 구성한다.
그리고, 스토리지커패시터(Cst)의 일 전극인 제2전극(52)에는 데이터신호(Vdata)가 인가되고, 스토리지커패시터(Cst)의 타 전극인 제1 및 제3전극(50, 54)에는 구동박막트랜지스터(Td)에 대응되어 전압강하 된 전원전압(VDD)이 인가된다.
여기서, 제2 및 제3전극(52, 54)은 데이터배선(DL)에 인접하여 배치되는데, 데이터배선(DL)과 제2전극(52) 사이의 제1거리(d1)가 데이터배선(DL)과 제3전극(54) 사이의 제2거리(d2)보다 작으므로, 데이터배선(DL)과 제2전극(52)(즉, 구동박막트랜지스터(Td)의 게이트전극) 사이에 기생커패시터(Cpara)가 형성된다.
이러한 기생커패시터(Cpara)는 수직 크로스토크(crosstalk: CT)와 같은 불량을 야기하는데, 이를 도면을 참조하여 설명한다.
도 4는 종래의 유기발광다이오드 표시장치의 크로스토크 테스트패턴을 도시한 도면으로 도 3을 함께 참조하여 설명한다.
도 4에 도시한 바와 같이, 크로스토크 테스트패턴은 블랙을 표시하는 사각형 형태의 중앙부(A1)와 화이트를 표시하는 사각링 형태의 테두리부(A2)로 구성되는데, 종래의 유기발광다이오드 표시장치(10)가 크로스토크 패턴을 표시하고자 할 경우, 중앙부(A1) 상하의 사각형 형태의 수직부(A3)는 화이트를 표시하지 못하고 기생커패시터(Cpara)에 의하여 그레이를 표시하는 수직 크로스토크가 발생한다.
즉, 수직부(A3)의 각 구동박막트랜지스터(Td)의 게이트전극에 화이트에 대응되는 데이터신호(Vdata)를 인가한 후, 중앙부(A1)의 각 구동박막트랜지스터(Td)의 게이트전극에 블랙에 대응되는 데이터신호(Vdata)를 인가한다.
이때 기생커패시터(Cpara)에 의하여 데이터배선(DL)의 블랙에 대응되는 데이터신호(Vdata)와 수직부(A3)의 각 구동박막트랜지스터(Td)의 게이트전극에 인가되어 있는 화이트에 대응되는 데이터신호(Vdata) 사이에 커플링(coupling)이 발생하고, 그 결과 수직부(A3)의 각 구동박막트랜지스터(Td)의 게이트전극에 인가되어 있는 데이터신호(Vdata)가 감소하여 발광다이오드(De)의 휘도가 감소한다.
이와 같이, 종래의 유기발광다이오드 표시장치(10)에서는, 데이터배선(DL)과 스토리지커패시터(Cst)의 제2전극(52) 사이에 형성되는 기생커패시터(Cpara)에 의하여 수직 크로스토크와 같은 불량이 발생하고, 그 결과 영상의 표시품질이 저하되는 문제가 있다.
또한, 기생커패시터(Cpara)를 감소시키기 위하여 스토리지커패시터(Cst)의 제2전극(52)을 데이터배선(DL)으로부터 멀리 이격시켜 배치할 경우, 제2전극(52)의 유효면적이 감소하여 스토리지커패시터(Cst)의 용량(capacitance)이 감소되고, 그 결과 영상의 표시품질이 저하되는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 데이터배선에 인접한 스토리지커패시터의 일 전극을 구동박막트랜지스터의 소스전극에 연결하고 데이터배선 하부에 배치함으로써, 기생커패시터의 용량이 최소화되고 스토리지 커패시터의 용량이 최대화되는 유기발광다이오드 표시장치를 제공하는 것을 목적으로 한다.
또한, 구동박막트랜지스터의 소스전극에 연결되는 스토리지커패시터의 일 전극을 구동박막트랜지스터의 게이트전극에 연결되는 스토리지커패시터의 타 전극보다 데이터배선에 더 가깝게 배치함으로써, 기생커패시터의 용량이 최소화되는 유기발광다이오드 표시장치를 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과; 상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와; 상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되는 구동박막트랜지스터와; 상기 구동박막트랜지스터의 게이트전극에 연결되는 제1전극과, 상기 제1전극 상부에 형성되고 상기 구동박막트랜지스터의 소스전극에 연결되는 제2전극을 포함하는 스토리지커패시터와; 상기 구동박막트랜지스터에 연결되는 발광다이오드를 포함하는 유기발광다이오드 표시장치를 제공한다.
그리고, 상기 제1 및 제2전극은 상기 데이터배선에 중첩될 수 있다.
또한, 상기 제1전극에는 상기 데이터배선을 통하여 전달되는 데이터신호가 인가되고, 상기 제2전극에는 상기 전원배선을 통하여 전달되고 상기 구동박막트랜지스터에 대응되어 전압강하 된 전원전압이 인가될 수 있다.
그리고, 상기 구동박막트랜지스터는, 기판 상부에 형성되고 액티브영역, 소스영역 및 드레인영역을 포함하는 반도체층과; 상기 반도체층 상부에 형성되는 게이트절연막과; 상기 반도체층에 대응되어 상기 게이트절연막 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 형성되는 층간절연막과; 상기 층간절연막 상부에 형성되고 상기 반도체층의 상기 소스영역 및 상기 드레인영역에 각각 연결되는 소스전극 및 드레인전극과; 상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층을 포함할 수 있다.
또한, 상기 제1전극은 상기 반도체층의 상기 소스영역 및 상기 드레인영역과 동일층, 동일물질로 이루어지고, 상기 제2전극은 상기 게이트전극과 동일층, 동일물질로 이루어질 수 있다.
그리고, 상기 유기발광다이오드 표시장치는, 상기 데이터배선 및 상기 전원배선에 평행하게 이격되는 기준배선과; 상기 구동박막트랜지스터에 연결되는 기준박막트랜지스터를 더 포함할 수 있으며, 상기 게이트배선은 제1 및 제2게이트배선을 포함하고, 상기 스위칭박막트랜지스터는 상기 제1게이트배선 및 상기 데이터배선에 연결되고, 상기 기준박막트랜지스터는 상기 제2게이트배선 및 상기 기준배선에 연결될 수 있다.
한편, 본 발명은, 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과;상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와; 상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되는 구동박막트랜지스터와; 상기 구동박막트랜지스터의 소스전극에 연결되는 제1전극과, 상기 제1전극 상부에 형성되고 상기 구동박막트랜지스터의 게이트전극에 연결되는 제2전극과, 상기 제2전극 상부에 형성되고 상기 구동박막트랜지스터의 소스전극에 연결되는 제3전극을 포함하는 스토리지커패시터와;상기 구동박막트랜지스터에 연결되는 발광다이오드를 포함하고, 상기 데이터배선과 상기 제3전극 사이의 제1거리는 상기 데이터배선과 상기 제2전극 사이의 제2거리보다 작은 유기발광다이오드 표시장치를 제공한다.
그리고, 상기 제1 및 제3전극에는 상기 전원배선을 통하여 전달되고 상기 구동박막트랜지스터에 대응되어 전압강하 된 전원전압이 인가되고, 상기 제2전극에는 상기 데이터배선을 통하여 전달되는 데이터신호가 인가될 수 있다.
또한, 상기 구동박막트랜지스터는, 기판 상부에 형성되고 액티브영역, 소스영역 및 드레인영역을 포함하는 반도체층과; 상기 반도체층 상부에 형성되는 게이트절연막과; 상기 반도체층에 대응되어 상기 게이트절연막 상부에 형성되는 게이트전극과; 상기 게이트전극 상부에 형성되는 층간절연막과; 상기 층간절연막 상부에 형성되고 상기 반도체층의 상기 소스영역 및 상기 드레인영역에 각각 연결되는 소스전극 및 드레인전극과; 상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층을 포함하는 유기발광다이오드 표시장치를 제공한다.
그리고, 상기 제1전극은 상기 반도체층의 상기 소스영역 및 상기 드레인영역과 동일층, 동일물질로 이루어지고, 상기 제2전극은 상기 게이트전극과 동일층, 동일물질로 이루어지고, 상기 제3전극은 상기 소스전극 및 상기 드레인전극과 동일층, 동일물질로 이루어질 수 있다.
본 발명은, 데이터배선에 인접한 스토리지커패시터의 일 전극을 구동박막트랜지스터의 소스전극에 연결하고 데이터배선 하부에 배치함으로써, 기생커패시터의 용량이 최소화되고 스토리지 커패시터의 용량이 최대화되고, 영상의 표시품질이 개선되는 효과를 갖는다.
또한, 본 발명은, 구동박막트랜지스터의 소스전극에 연결되는 스토리지커패시터의 일 전극을 구동박막트랜지스터의 게이트전극에 연결되는 스토리지커패시터의 타 전극보다 데이터배선에 더 가깝게 배치함으로써, 기생커패시터의 용량이 최소화되고, 영상의 표시품질이 개선되는 효과를 갖는다.
도 1 및 도 2는 각각 종래의 유기발광다이오드 표시장치의 화소영역를 도시한 회로도 및 평면도.
도 3은 도 2의 절단선 III-III에 따른 단면도.
도 4는 종래의 유기발광다이오드 표시장치의 크로스토크 테스트패턴을 도시한 도면.
도 5 및 도 6은 각각 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 회로도 및 평면도.
도 7 및 도 8은 각각 도 6의 절단선 VII-VI 및 VIII-VIII에 따른 단면도.
도 9는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 평면도.
도 10은 도 9의 절단선 X-X에 따른 단면도.
도 3은 도 2의 절단선 III-III에 따른 단면도.
도 4는 종래의 유기발광다이오드 표시장치의 크로스토크 테스트패턴을 도시한 도면.
도 5 및 도 6은 각각 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 회로도 및 평면도.
도 7 및 도 8은 각각 도 6의 절단선 VII-VI 및 VIII-VIII에 따른 단면도.
도 9는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 평면도.
도 10은 도 9의 절단선 X-X에 따른 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기발광다이오드 표시장치를 설명한다.
도 5 및 도 6은 각각 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 회로도 및 평면도이다.
도 5 및 도 6에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)는, 서로 교차하여 화소영역(P)을 정의하는 제1 및 제2게이트배선(GL1, GL2), 데이터배선(DL), 기준배선(RL) 및 전원배선(PL)을 포함하고, 화소영역(P)에는 스위칭박막트랜지스터(Ts), 구동박막트랜지스터(Td), 기준박막트랜지스터(Tr), 스토리지커패시터(Cst) 및 발광다이오드(De)가 형성된다.
여기서, 제1 및 제2게이트배선(GL1, GL2)은 서로 평행하게 이격되고, 데이터배선(DL), 기준배선(RL) 및 전원배선(PL)은 서로 평행하게 이격되어 제1 및 제2게이트배선(GL1, GL2)과 교차할 수 있다.
스위칭박막트랜지스터(Ts)는 제1게이트배선(GL1) 및 데이터배선(DL)에 연결되고, 구동박막트랜지스터(Td)는 스위칭박막트랜지스터(Ts) 및 전원배선(PL)에 연결되고, 기준박막트랜지스터(Tr)는 제2게이트배선(GL2) 및 기준배선(RL)에 연결된다.
스토리지커패시터(Cst)는 구동박막트랜지스터(Td)에 게이트전극 및 소스전극에 연결되고, 발광다이오드(De)는 구동박막트랜지스터(Td)의 소스전극에 연결된다.
제1 및 제2게이트배선(GL1, GL2)에 인가되는 게이트신호의 하이레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-온(turn-on) 되면, 데이터배선(DL)에 인가되는 데이터신호(Vdata)가 구동박막트랜지스터(Td)의 게이트전극에 인가되고, 기준배선(RL)에 인가되는 기준신호(Vref)가 구동박막트랜지스터(Td)의 소스전극에 인가된다.
이때, 스토리지커패시터(Cst)에는 데이터신호 및 기준신호의 차이(Vdata-Vref)에 해당하는 구동박막트랜지스터(Td)의 게이트전극 및 소스전극 사이의 전압(Vgs)이 저장된다.
이후, 게이트신호의 로우레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-오프(turn-off) 되면, 스토리지커패시터(Cst)에 저장된 게이트전극 및 소스전극 사이의 전압(Vgs=Vdata-Vref)에 의하여 구동박막트랜지스터(Td)가 턴-온 되고, 발광다이오드(De)는 전원배선(PL)으로부터 구동박막트랜지스터(Td)를 통하여 전달되는 전류에 의하여 발광한다.
여기서, 스토리지커패시터(Cst)는, 스위칭박막트랜지스터(Ts)의 드레인전극과 구동박막트랜지스터(Td)의 게이트전극을 연결하는 노드와 기준박막트랜지스터(Tr)의 드레인전극과 구동박막트랜지스터(Td)의 소스전극을 연결하는 노드에 연결된다.
이러한 유기발광다이오드 표시장치(110)의 구동박막트랜지스터(Td) 및 스토리지커패시터(Cst)의 단면을 도면을 참조하여 설명한다.
도 7 및 도 8은 각각 도 6의 절단선 VII-VI 및 VIII-VIII에 따른 단면도로서, 도 6을 함께 참조하여 설명한다.
도 7에 도시한 바와 같이, 제1기판(20) 상부에 액티브영역(130a), 소스영역(130b), 드레인영역(130c)을 포함하는 반도체층(130)이 형성되고, 반도체층(130) 상부에 게이트절연막(132)이 형성된다.
액티브영역(130a)는 순수(intrinsic) 다결정 실리콘(polycrystalline silicon)으로 이루어지고, 소스영역(130b) 및 드레인영역(130c)은 도핑된(doped) 다결정 실리콘으로 이루어질 수 있다.
반도체층(130)에 대응되는 게이트절연막(132) 상부에는 게이트전극(134)이 형성되고, 게이트전극(134) 상부에는 층간절연막(136)이 형성된다.
층간절연막(136) 상부에는 콘택홀을 통하여 반도체층(130)의 소스영역(130b) 및 드레인영역(130c)에 각각 연결되는 소스전극(138) 및 드레인전극(140)이 형성되고, 소스전극(138) 및 드레인전극(140) 상부에는 보호층(142)이 형성된다.
반도체층(130), 게이트전극(134), 소스전극(138) 및 드레인전극(140)은 구동박막트랜지스터(Td)를 구성하는데, 도시하지는 않았지만, 스위칭박막트랜지스터(Ts) 및 기준박막트랜지스터(Tr)도 각각 구동박막트랜지스터(Td)와 동일한 구성으로 형성될 수 있다.
그리고, 구동박막트랜지스터(Td)의 소스전극(138)은 양극, 유기발광층 및 음극을 포함하는 발광다이오드(De)에 연결되고, 발광다이오드(De) 상부에는 다수의 박막트랜지스터 및 발광다이오드(De)를 보호하기 위한 제2기판(미도시)이 제1기판(120)과 마주보도록 배치될 수 있다.
한편, 도 8에 도시한 바와 같이, 제1기판(120) 상부에는 제1전극(150), 게이트절연막(132), 제2전극(152), 층간절연막(136) 및 보호층(142)이 순차적으로 형성되는데, 제1전극(150)은 구동박막트랜지스터(Td)의 게이트전극에 연결되고, 제2전극(152)은 구동박막트랜지스터(Td)의 소스전극에 연결된다.
그리고, 제1전극(150)은 구동박막트랜지스터(Td)의 반도체층(130)의 소스영역(130b) 및 드레인영역(130c)과 동일층, 동일물질로 이루어지고, 제2전극(152)은 구동박막트랜지스터(Td)의 게이트전극(134)과 동일층, 동일물질로 이루어질 수 있다.
여기서, 제1 및 제2전극(150, 152)과 게이트절연막(132)은 스토리지커패시터(Cst)를 구성하는데, 스토리지커패시터(Cst)의 일 전극인 제2전극(152)에는 구동박막트랜지스터(Td)에 대응되어 전압강하 된 전원전압(VDD)이 인가되고, 스토리지커패시터(Cst)의 타 전극인 제1전극(150)에는 데이터신호(Vdata)가 인가된다.
그리고, 제1 및 제2전극(150, 152)은 데이터배선(DL) 하부에서 데이터배선(DL)과 중첩되어 형성되는데, 데이터배선(DL)에 인접한 제2전극(152) 사이에 기생커패시터(Cpara)가 형성된다.
이와 같이, 구동박막트랜지스터(Td)의 소스전극(138)에 연결되어 전압강하 된 전원전압(VDD)이 인가되어 있는 제2전극(152)과 데이터배선(DL) 사이에 기생커패시터(Cpara)가 형성되므로, 기생커패시터(Cpara)의 용량이 최소화된다.
그리고, 제2전극(152)에는 전압강하 된 전원전압(VDD)이 인가되어 있으므로, 기생커패시터(Cpara)에 의하여 구동박막트랜지스터(Td)가 턴-오프 된 이후 데이터배선(DL)을 통하여 전달되는 데이터신호(Vdata)와 제2전극(152)의 전압강하된 전원전압(VDD) 사이에 커플링이 발생하더라도 구동박막트랜지스터(Td)의 턴-온 상태에는 영향을 끼치지 않는다.
즉, 제2전극(152)이 구동박막트랜지스터(Td)의 게이트전극(134)에 연결되어 데이터신호(Vdata)가 인가되어 있는 제1전극(150)에 대한 기생용량을 차폐하는 역할을 하므로, 구동박막트랜지스터(Td)의 게이트전극(134)에 인가되어 있는 데이터신호(Vdata)는 변동되지 않는다.
따라서, 기생커패시터(Cpara)의 용량이 최소화되고 수직 크로스토크와 같은 불량이 방지되고 영상의 표시품질이 개선된다.
또한, 제2전극(152)이 제1전극(150)에 대한 기생용량을 차폐하므로, 제1 및 제2전극(150, 152)을 데이터배선(DL)과 중첩되도록 형성할 수 있으며, 그 결과 제1 및 제2전극(150, 152)의 면적이 증가하여 스토리지커패시터(Cst)의 용량이 최대화된다.
표 1은 도 3의 종래의 유기발광다이오드 표시장치(10) 및 도 8의 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 특성을 보여주는 표이다.
표 1로부터 알 수 있듯이, 종래의 유기발광다이오드 표시장치(10) 스토리지커패시터(Cst)의 용량, 기생커패시터(Cpara)의 용량 및 크로스토크는 각각 약 137fF, 약 1.5fF 및 약 2.5%인 반면, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 스토리지커패시터(Cst)의 용량, 기생커패시터(Cpara)의 용량 및 크로스토크는 각각 약 169fF, 약 0.016fF 및 약 0.1%이다.
즉, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 스토리지커패시터(Cst)의 용량이 증가하고, 기생커패시터(Cpara)의 용량이 감소하고, 크로스토크 특성이 개선된다.
한편, 다른 실시예에서는 데이터신호가 인가되는 스토리지커패시터의 일 전극이 스토리지커패시터의 타 전극에 의하여 감싸지도록 함으로써 기생커패시터를 최소화할 수 있는데, 이를 도면을 참조하여 설명한다.
도 9는 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치의 화소영역를 도시한 평면도이고, 도 10은 도 9의 절단선 X-X에 따른 단면도로서, 제1실시예와 동일한 부분에 대한 설명은 생략한다,
도 9에 도시한 바와 같이, 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치(210)는, 서로 교차하여 화소영역(P)을 정의하는 제1 및 제2게이트배선(GL1, GL2), 데이터배선(DL), 기준배선(RL) 및 전원배선(PL)을 포함하고, 화소영역(P)에는 스위칭박막트랜지스터(Ts), 구동박막트랜지스터(Td), 기준박막트랜지스터(Tr), 스토리지커패시터(Cst) 및 발광다이오드(De)가 형성된다.
스위칭박막트랜지스터(Ts)는 제1게이트배선(GL1) 및 데이터배선(DL)에 연결되고, 구동박막트랜지스터(Td)는 스위칭박막트랜지스터(Ts) 및 전원배선(PL)에 연결되고, 기준박막트랜지스터(Tr)는 제2게이트배선(GL2) 및 기준배선(RL)에 연결된다.
스토리지커패시터(Cst)는 구동박막트랜지스터(Td)에 게이트전극 및 소스전극에 연결되고, 발광다이오드(De)는 구동박막트랜지스터(Td)의 소스전극에 연결된다.
제1 및 제2게이트배선(GL1, GL2)에 인가되는 게이트신호의 하이레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-온(turn-on) 되면, 데이터배선(DL)에 인가되는 데이터신호(Vdata)가 구동박막트랜지스터(Td)의 게이트전극에 인가되고, 기준배선(RL)에 인가되는 기준신호(Vref)가 구동박막트랜지스터(Td)의 소스전극에 인가된다.
이때, 스토리지커패시터(Cst)에는 데이터신호 및 기준신호의 차이(Vdata-Vref)에 해당하는 구동박막트랜지스터(Td)의 게이트전극 및 소스전극 사이의 전압(Vgs)이 저장된다.
이후, 게이트신호의 로우레벨에 의하여 스위칭박막트랜지스터(Ts)와 기준박막트랜지스터(Tr)가 턴-오프(turn-off) 되면, 스토리지커패시터(Cst)에 저장된 게이트전극 및 소스전극 사이의 전압(Vgs=Vdata-Vref)에 의하여 구동박막트랜지스터(Td)가 턴-온 되고, 발광다이오드(De)는 전원배선(PL)으로부터 구동박막트랜지스터(Td)를 통하여 전달되는 전류에 의하여 발광한다.
여기서, 스토리지커패시터(Cst)는, 스위칭박막트랜지스터(Ts)의 드레인전극과 구동박막트랜지스터(Td)의 게이트전극을 연결하는 노드와 기준박막트랜지스터(Tr)의 드레인전극과 구동박막트랜지스터(Td)의 소스전극을 연결하는 노드에 연결된다.
그리고, 스위칭박막트랜지스터(Ts), 구동박막트랜지스터(Td), 기준박막트랜지스터(Tr) 및 발광다이오드(De)는 제1실시예와 동일한 구성을 가질 수 있다.
도 10에 도시한 바와 같이, 제1기판(220) 상부에는 제1전극(250), 게이트절연막(232), 제2전극(252), 층간절연막(236), 제3전극(254) 및 보호층(242)이 순차적으로 형성되는데, 전기적으로 연결되는 제1 및 제3전극(250, 254)은 구동박막트랜지스터(Td)의 소스전극에 연결되고, 제2전극(252)은 구동박막트랜지스터(Td)의 게이트전극에 연결된다.
이에 따라, 제1 및 제2전극(250, 252)과 게이트절연막(232)이 제1커패시터(C1)를 형성하고, 제2 및 제3전극(252, 254)과 층간절연막(236)이 제2커패시터(C2)를 형성함으로써, 병렬 연결된 제1 및 제2커패시터(C1, C2)가 스토리지커패시터(Cst)를 구성한다.
그리고, 도시하지는 않았지만, 제1전극(250)은 구동박막트랜지스터(Td)의 반도체층의 소스영역 및 드레인영역과 동일층, 동일물질로 이루어지고, 제2전극(252)은 구동박막트랜지스터(Td)의 게이트전극과 동일층, 동일물질로 이루어지고, 제3전극(254)은 구동박막트랜지스터(Td)의 소스전극 및 드레인전극과 동일층, 동일물질로 이루어질 수 있다.
여기서, 스토리지커패시터(Cst)의 일 전극인 제2전극(252)에는 데이터신호(Vdata)가 인가되고, 스토리지커패시터(Cst)의 타 전극인 제1 및 제3전극(250, 254)에는 구동박막트랜지스터(Td)에 대응되어 전압강하 된 전원전압(VDD)이 인가된다.
제2 및 제3전극(252, 254)은 데이터배선(DL)에 인접하여 배치되는데, 데이터배선(DL)과 제3전극(254) 사이의 제1거리(d1)가 데이터배선(DL)과 제2전극(252) 사이의 제2거리(d2)보다 작으므로, 데이터배선(DL)과 제3전극(254)(즉, 구동박막트랜지스터(Td)의 소스전극) 사이에 기생커패시터(Cpara)가 형성된다.
이와 같이, 구동박막트랜지스터(Td)의 소스전극에 연결되어 전압강하 된 전원전압(VDD)이 인가되어 있는 제3전극(254)과 데이터배선(DL) 사이에 기생커패시터(Cpara)가 형성되므로, 기생커패시터(Cpara)의 용량이 최소화된다.
그리고, 제3전극(254)에는 전압강하 된 전원전압(VDD)이 인가되어 있으므로, 기생커패시터(Cpara)에 의하여 구동박막트랜지스터(Td)가 턴-오프 된 이후 데이터배선(DL)을 통하여 전달되는 데이터신호(Vdata)와 제3전극(254)의 전압강하된 전원전압(VDD) 사이에 커플링이 발생하더라도 구동박막트랜지스터(Td)의 턴-온 상태에는 영향을 끼치지 않는다.
즉, 제3전극(254)이 구동박막트랜지스터(Td)의 게이트전극에 연결되어 데이터신호(Vdata)가 인가되어 있는 제2전극(252)에 대한 기생용량을 차폐하는 역할을 하므로, 구동박막트랜지스터(Td)의 게이트전극에 인가되어 있는 데이터신호(Vdata)는 변동되지 않는다.
따라서, 기생커패시터(Cpara)의 용량이 최소화되고 수직 크로스토크와 같은 불량이 방지되고 영상의 표시품질이 개선된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 유기발광다이오드 표시장치 GL1, GL2: 제1 및 제2게이트배선
DL: 데이터배선 RL: 기준배선
PL: 전원배선 Ts: 스위칭박막트랜지스터
Td: 구동박막트랜지스터 Tr: 기준배선
Cst: 스토리지커패시터 Cpara: 기생커패시터
DL: 데이터배선 RL: 기준배선
PL: 전원배선 Ts: 스위칭박막트랜지스터
Td: 구동박막트랜지스터 Tr: 기준배선
Cst: 스토리지커패시터 Cpara: 기생커패시터
Claims (11)
- 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과;
상기 데이터배선 및 상기 전원배선에 평행하게 이격되는 기준배선과;
상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와;
상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되는 구동박막트랜지스터와;
상기 구동박막트랜지스터에 연결되는 기준박막트랜지스터와;
상기 구동박막트랜지스터의 게이트전극에 연결되는 제1전극과, 상기 제1전극 상부에 형성되고 상기 구동박막트랜지스터의 소스전극에 연결되는 제2전극을 포함하는 스토리지커패시터와;
상기 구동박막트랜지스터에 연결되는 발광다이오드
를 포함하고,
상기 게이트배선은 제1 및 제2게이트배선을 포함하고,
상기 스위칭박막트랜지스터는 상기 제1게이트배선 및 상기 데이터배선에 연결되고,
상기 기준박막트랜지스터는 상기 제2게이트배선 및 상기 기준배선에 연결되는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,
상기 제1 및 제2전극은 상기 데이터배선에 중첩되는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,
상기 제1전극에는 상기 데이터배선을 통하여 전달되는 데이터신호가 인가되고, 상기 제2전극에는 상기 전원배선을 통하여 전달되고 상기 구동박막트랜지스터에 대응되어 전압강하 된 전원전압이 인가되는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,
상기 구동박막트랜지스터는,
기판 상부에 형성되고 액티브영역, 소스영역 및 드레인영역을 포함하는 반도체층과;
상기 반도체층 상부에 형성되는 게이트절연막과;
상기 반도체층에 대응되어 상기 게이트절연막 상부에 형성되는 게이트전극과;
상기 게이트전극 상부에 형성되는 층간절연막과;
상기 층간절연막 상부에 형성되고 상기 반도체층의 상기 소스영역 및 상기 드레인영역에 각각 연결되는 소스전극 및 드레인전극과;
상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층
을 포함하는 유기발광다이오드 표시장치.
- 제 4 항에 있어서,
상기 제1전극은 상기 반도체층의 상기 소스영역 및 상기 드레인영역과 동일층, 동일물질로 이루어지고, 상기 제2전극은 상기 게이트전극과 동일층, 동일물질로 이루어지는 유기발광다이오드 표시장치.
- 삭제
- 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과;
상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와;
상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되는 구동박막트랜지스터와;
상기 구동박막트랜지스터의 소스전극에 연결되는 제1전극과, 상기 제1전극 상부에 형성되고 상기 구동박막트랜지스터의 게이트전극에 연결되는 제2전극과, 상기 제2전극 상부에 형성되고 상기 구동박막트랜지스터의 소스전극에 연결되는 제3전극을 포함하는 스토리지커패시터와;
상기 구동박막트랜지스터에 연결되는 발광다이오드
를 포함하고,
상기 데이터배선과 상기 제3전극 사이의 제1거리는 상기 데이터배선과 상기 제2전극 사이의 제2거리보다 작은 유기발광다이오드 표시장치.
- 제 7 항에 있어서,
상기 제1 및 제3전극에는 상기 전원배선을 통하여 전달되고 상기 구동박막트랜지스터에 대응되어 전압강하 된 전원전압이 인가되고, 상기 제2전극에는 상기 데이터배선을 통하여 전달되는 데이터신호가 인가되는 유기발광다이오드 표시장치.
- 제 7 항에 있어서,
상기 구동박막트랜지스터는,
기판 상부에 형성되고 액티브영역, 소스영역 및 드레인영역을 포함하는 반도체층과;
상기 반도체층 상부에 형성되는 게이트절연막과;
상기 반도체층에 대응되어 상기 게이트절연막 상부에 형성되는 게이트전극과;
상기 게이트전극 상부에 형성되는 층간절연막과;
상기 층간절연막 상부에 형성되고 상기 반도체층의 상기 소스영역 및 상기 드레인영역에 각각 연결되는 소스전극 및 드레인전극과;
상기 소스전극 및 상기 드레인전극 상부에 형성되는 보호층
을 포함하는 유기발광다이오드 표시장치.
- 제 9 항에 있어서,
상기 제1전극은 상기 반도체층의 상기 소스영역 및 상기 드레인영역과 동일층, 동일물질로 이루어지고, 상기 제2전극은 상기 게이트전극과 동일층, 동일물질로 이루어지고, 상기 제3전극은 상기 소스전극 및 상기 드레인전극과 동일층, 동일물질로 이루어지는 유기발광다이오드 표시장치.
- 서로 교차하여 화소영역을 정의하는 게이트배선, 데이터배선 및 전원배선과;
상기 게이트배선 및 데이터배선에 연결되는 스위칭박막트랜지스터와;
상기 스위칭박막트랜지스터 및 상기 전원배선에 연결되고, 게이트전극, 소스전극 및 드레인전극을 포함하는 구동박막트랜지스터와;
상기 스위칭 박막트랜지스터 및 상기 구동박막트랜지스터에 연결되고, 제1 및 제2전극을 포함하는 스토리지커패시터와;
상기 구동박막트랜지스터에 연결되는 발광다이오드
를 포함하고,
상기 구동박막트랜지스터의 상기 게이트전극은 상기 스토리지커패시터의 상기 제1전극에 연결되고, 상기 구동박막트랜지스터의 상기 소스전극은 상기 스토리지커패시터의 상기 제2전극에 연결되고, 상기 구동박막트랜지스터의 상기 드레인전극은 상기 전원배선에 연결되고,
상기 소스전극에 연결되는 상기 제2전극은, 상기 게이트전극에 연결되는 상기 제1전극 상부에 형성되어 상기 데이터배선에 중첩되는 유기발광다이오드 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130167642A KR102203385B1 (ko) | 2013-12-30 | 2013-12-30 | 유기발광다이오드 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130167642A KR102203385B1 (ko) | 2013-12-30 | 2013-12-30 | 유기발광다이오드 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150080158A KR20150080158A (ko) | 2015-07-09 |
| KR102203385B1 true KR102203385B1 (ko) | 2021-01-15 |
Family
ID=53792020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130167642A KR102203385B1 (ko) | 2013-12-30 | 2013-12-30 | 유기발광다이오드 표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102203385B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102396465B1 (ko) * | 2015-12-30 | 2022-05-10 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295131A (ja) * | 2003-03-04 | 2004-10-21 | James Lawrence Sanford | ディスプレイ用駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101073174B1 (ko) * | 2009-07-31 | 2011-10-12 | 삼성모바일디스플레이주식회사 | 화소 및 이를 구비한 유기전계발광 표시장치 |
-
2013
- 2013-12-30 KR KR1020130167642A patent/KR102203385B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295131A (ja) * | 2003-03-04 | 2004-10-21 | James Lawrence Sanford | ディスプレイ用駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150080158A (ko) | 2015-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10388905B2 (en) | Display device having an auxiliary electrode | |
| KR101980757B1 (ko) | 유기발광 표시장치 | |
| US10332919B2 (en) | Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device | |
| KR101739526B1 (ko) | 유기 발광 표시 장치 | |
| US11968862B2 (en) | Display substrate and display device | |
| US9978826B2 (en) | Organic light emitting display device | |
| KR101672091B1 (ko) | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 | |
| US9053986B2 (en) | Semiconductor device and flat panel display including the same | |
| US20180342694A1 (en) | Oled display unit and method for manufacturing the same | |
| US10483339B2 (en) | Organic light-emitting device including a bridge electrode | |
| US9331101B2 (en) | Organic light emitting display panel | |
| KR102454728B1 (ko) | 유기 발광 표시 장치 | |
| JP2010085695A (ja) | アクティブマトリクス型表示装置 | |
| KR20150109012A (ko) | 유기 발광 표시 장치 | |
| TWI375195B (en) | Display device having current-driven pixels | |
| US9893087B2 (en) | Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus | |
| JP6462035B2 (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
| KR20150053314A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR20160053243A (ko) | 디스플레이 장치 | |
| KR102387791B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 | |
| KR20210031882A (ko) | 유기 발광 표시 장치 | |
| KR20210157801A (ko) | 박막 트랜지스터 어레이 기판 및 표시장치 | |
| KR102203385B1 (ko) | 유기발광다이오드 표시장치 | |
| KR102317835B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| US10916177B2 (en) | Display apparatus having a unit pixel composed of four sub-pixels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |