CN111755462B - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN111755462B
CN111755462B CN202010580236.2A CN202010580236A CN111755462B CN 111755462 B CN111755462 B CN 111755462B CN 202010580236 A CN202010580236 A CN 202010580236A CN 111755462 B CN111755462 B CN 111755462B
Authority
CN
China
Prior art keywords
layer
substrate
insulating layer
disposed
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010580236.2A
Other languages
English (en)
Other versions
CN111755462A (zh
Inventor
龚吉祥
张毅先
鲜于文旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010580236.2A priority Critical patent/CN111755462B/zh
Priority to JP2021538805A priority patent/JP7234380B2/ja
Priority to PCT/CN2020/103098 priority patent/WO2021258458A1/zh
Priority to EP20942098.3A priority patent/EP4170717A1/en
Priority to US17/056,762 priority patent/US20210399024A1/en
Publication of CN111755462A publication Critical patent/CN111755462A/zh
Application granted granted Critical
Publication of CN111755462B publication Critical patent/CN111755462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本申请提出了一种阵列基板及其制造方法，包括：基底；第一TFT，设置于该基底上，该第一TFT包括设置于该基底上的第一有源层、设置于该基底和该第一有源层上且覆盖该第一有源层的第一栅极绝缘层、及设置于该第一栅极绝缘层上的第一栅极；第二TFT，设于该第一栅极绝缘层上，该第二TFT包括设置于该第一栅极绝缘层上的第二有源层、设置于该第二有源层上的第二栅极绝缘层、及设置于该第二栅极绝缘层上的第二栅极；该第一栅极的材料与该第二有源层的材料相同，且为一体成型结构。

Description

阵列基板及其制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
现今显示技术领域，液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)已广泛应用于日常生活中，如手机或电视等。
目前，大部分的OLED显示器采用的是LTPS(Low Temperature Poly-silicon低温多晶硅)TFT(Thin Film Transistor，薄膜晶体管)的面板技术。在经历过去数年的改良，虽然LTPS显示面板尽管受到了市场欢迎，但其具有生产成本较高、所需功耗较大的劣势，因此，技术人员开发出来了LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)显示面板技术，即将LTPS显示面板技术和Oxide显示面板技术相结合得到的LTPO显示面板，LTPO显示面板的像素区域电路TFT部分分为两种，一种是LTPS TFT主要用于驱动TFT，一种是IGZO TFT主要用于降低漏电流。如图1所示，其图示了现有LTPO显示面板的阵列基板结构，其包含LTPS的第一TFT101和Oxide的第二TFT102，因为第一TFT和第二TFT不在同一层，且均为Top gate(顶栅)结构，其中第一有源层21、第一栅极绝缘层22、第一栅极23、绝缘层25、第二有源层31、第二栅极绝缘层32和第二栅极33等分别需要不同的光罩形成，因此膜层数量较多，需要的光罩以及制程数量较多。
发明内容
本申请实施例提供了一种阵列基板及其制造方法，以解决现有LTPO阵列基板由于LTPS TFT与Oxide TFT不在同一层导致的光罩以及制程数量较多的问题。
本申请实施例提供了一种阵列基板，包括：
基底；
第一TFT，设置于所述基底上，所述第一TFT包括设置于所述基底上的第一有源层、设置于所述基底和所述第一有源层上且覆盖所述第一有源层的第一栅极绝缘层、及设置于所述第一栅极绝缘层上的第一栅极；
第二TFT，设于所述第一栅极绝缘层上，所述第二TFT包括设置于第一栅极绝缘层上的第二有源层、设置于所述第二有源层上的第二栅极绝缘层、及设置于所述第二栅极绝缘层上的第二栅极；
所述第一栅极与所述第二有源层的材料相同，且为一体成型结构。
本申请一优选实施例中，所述基底包括衬底、设置于衬底上的多功能金属层、及设置于所述衬底和所述多功能金属层上且覆盖所述多功能金属层的缓冲层，所述多功能金属层包括设置于所述衬底上的信号子层，所述第一栅极绝缘层上设有与所述信号子层并联的信号线。
本申请一优选实施例中，所述信号子层上设有穿过所述缓冲层和所述第一栅极绝缘层的至少两个并联过孔，所述信号线分别穿过各所述并联过孔与所述信号子层并联。
本申请一优选实施例中，所述第一栅极、第一有源层和所述信号线的材料相同，且为一体成型结构。
本申请一优选实施例中，所述多功能金属层还包括设置于衬底上的电容子层，所述第一栅极绝缘层上设有与所述电容子层相对应的第一电容电极，所述第一栅极绝缘层、第一栅极、第二TFT、信号线、第一电容电极上设有覆盖所述第一栅极绝缘层、第一栅极、第二TFT、信号线、第一电容电极的层间绝缘层，所述层间绝缘层上设有与第一电容电极相对应的第二电容电极。
本申请一优选实施例中，所述第一电容电极与所述第二栅极的材料相同，且为一体成型结构。
本申请一优选实施例中，所述第一TFT包括设置于所述层间绝缘层上的第一源漏极，所述第二TFT包括设置于所述层间绝缘层上的第二源漏极，所述第一源漏极、第二源漏极与所述第二电容电极的材料相同，且为一体成型结构。
本申请一优选实施例中，所述第二有源层为IGZO。
本申请还提供一种阵列基板的制造方法，包括：
提供一基底；
在所述基底上形成第一TFT，所述第一TFT包括形成于所述基底上的的第一有源层、形成于所述基底和所述第一有源层上且覆盖所述第一有源层的第一栅极绝缘层、形成于所述第一栅极绝缘层上的第一栅极；
在所述第一栅极绝缘层上形成第二TFT，所述第二TFT包括形成于第一栅极绝缘层上的第二有源层、形成于所述第二有源层上的第二栅极绝缘层、及形成于所述第二栅极绝缘层上的第二栅极；
所述第一栅极的材料与所述第二有源层的材料相同，且为一体成型结构。
本申请一优选实施例中，所述提供一基底包括：
提供一衬底；
在所述衬底上形成多功能金属层，在所述衬底和所述多功能金属层上形成覆盖所述多功能金属层的缓冲层，所述多功能金属层包括形成于所述衬底上的信号子层，所述第一栅极绝缘层上设有与所述信号子层并联的信号线，所述信号子层上设有穿过所述缓冲层和所述第一栅极绝缘层的至少两个并联过孔，所述信号线分别穿过至少两所述并联过孔与所述信号子层并联。
本申请的有益效果为：通过将第一TFT的第一栅极与第二TFT的第二有源层设于同一层，且使用相同材料、一体成型的结构，将第一栅极与第二有源层通过一道光罩制作，同时省略了第一栅极与第二有源层之间的绝缘层，可以减小光罩和制程数量。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本申请实施例一提供的一种阵列基板的结构示意图；
图3为本申请实施例二提供的一种阵列基板的局部结构示意图；
图4为本申请实施例二提供的一种阵列基板上并联的信号线结构示意图；
图5为本申请实施例三提供的一种阵列基板上局部结构示意图；
图6为本申请实施例四提供的一种阵列基板上局部结构示意图；
图7为本申请一实施例提供的一种阵列基板的制造方法的流程示意框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
下面结合附图和实施例对本申请作进一步说明。
实施例一
请参阅图2所示，一种阵列基板，包括：基底10；位于(a)区内的第一TFT101，设置于所述基底上，所述第一TFT101包括设置基底上的第一有源层21、设置于所述基底10和所述第一有源层21上且覆盖所述第一有源层21的第一栅极绝缘层22、及设置于所述第一栅极绝缘层22上的第一栅极23；位于(b)区内的第二TFT102，设于所述第一栅极绝缘层22上，所述第二TFT102包括设置于所述第一栅极绝缘层22上的第二有源层31、设置于所述第二有源层31上的第二栅极绝缘层32、及设置于所述第二栅极绝缘层32上的第二栅极33。
其中所述第一栅极23的材料与所述第二有源层31的材料相同，且为一体成型结构。所述第二有源层31的材料包括但不限于氧化物半导体，具体可以为氧化铟镓锌(IndiumGallium Zinc Oxide，IGZO)或氧化锌(ZnO)等材质。在形成所述第二有源层31的同时形成了第一栅极23，其形成方法包括但不限于：先形成整面的氧化物半导体膜层，然后通过曝光、刻蚀等工艺同时形成图案化的所述第一栅极23和所述第二有源层31。在一些实施例中，为了降低材料为氧化物半导体的所述第一栅极23的电阻值，可以通过Plasma处理，例如N2、He、N2O、H2等或者其混合气体的Plasma处理，使得第一栅极23被导体化。
如图2所示，在一些实施例中，所述基底10还可以包含衬底11，设置于所述衬底11上的多功能金属层12、设置在所述多功能金属层12上且覆盖所述多功能金属层12和所述衬底11的缓冲层13。所述多功能金属层12可以设置在第一有源层21下方，所述多功能金属层12垂直于所述衬底11方向的正投影覆盖所述第一有源层21垂直于所述衬底11方向的正投影，此时所述多功能金属层12包括遮光层金属121，所述遮光层金属121用于遮挡光线进入所述第一TFT101，以提升所述第一TFT101的特性。在一些实施例中，所述遮光层金属121可以选择性的不设置。在一些实施例中所述衬底11可以为Glass，在一些实施例中所述衬底11可以为PI等柔性材料，在一些实施例中所述衬底11包括PI等柔性材料和阻挡层，阻挡层可以为无机材料，所述衬底11的设置方式在此不做限定。
在本实施例中，通过将所述第一TFT的第一栅极与第二TFT的第二有源层设于同一层，且使用相同材料、一体成型的结构，将第一栅极与第二有源层通过一道光罩制作，同时省略了第一栅极与第二有源层之间的绝缘层，可以减小光罩和制程数量。
实施例二
请参阅图3，本实施例与实施例一相同或相似，不同之处在于：
所述阵列基板还包括位于(c)区内的的信号子线232。所述信号子线232与所述第一栅极23、所述第二有源层31的材料相同，且为一体成型结构。具体的，可以在形成所述第二有源层31、所述第一栅极23的同时形成所述信号子线232，其形成方法包括但不限于：先形成整面的氧化物半导体膜层，然后通过曝光、刻蚀等工艺同时形成图案化的所述第一栅极23、所述第二有源层31、所述信号子线232。在一些实施例中，为了降低材料为氧化物半导体的所述第一栅极23和所述信号子线232的电阻值，可以通过Plasma处理，例如N2、He、N2O、H2等或者其混合气体的Plasma处理，使得所述第一栅极23、信号子线232被导体化。
请参阅图3、图4，进一步的，所述多功能金属层12还包括信号子层122，所述信号子层122上设有穿过所述缓冲层和所述第一栅极绝缘层122的至少两个并联过孔，所述信号子线232分别穿过各所述并联过孔与信号子层122并联，可以进一步的降低所述信号子线232的电阻值，此时所述信号子线232与所述信号子层122并联形成并联的信号线222。
在此实施例中，所述信号子线232或者并联结构的所述信号线222在所述阵列基板中可以广泛使用作为走线或者电极，在此不做限定。例如：用作扫描信号线(Scan线)、发光控制信(Emit线)等。
在一些实施例中，其中，在导体化的过程中，除了对所述第二有源层31导体化外，还可对所述第一栅极23和/或所述信号子线232进行导体化。
在本实施例中，通过将所述第一TFT的第一栅极与所述第二TFT的第二有源层设于同一层，可以减小光罩和制程数量。同时设置了与第一栅极、第二有源层同层的信号线，进一步的可以设置并联的信号线，减小了设置信号走线的制程数量或者节省了阵列基板的信号走线布局空间。
实施例三
请参阅图5，本实施例与实施例一～实施例二相同或相似，不同之处在于：
所述多功能金属12层还包括位于所述衬底11上的电容子层123，所述第一栅极绝缘层22上设有与所述电容子层123相对应的第一电容电极331，所述第一栅极绝缘层22、所述第一栅极23、所述第二TFT102、及所述第一电容电极331上设有覆盖所述第一栅极绝缘层22、第一栅极23、第二TFT102、第一及所述电容电极331的层间绝缘层41，所述层间绝缘层41上设有与所述第一电容电极331相对应的第二电容电极531。
所述第一电容电极331与所述第二栅极531的材料相同，且为一体成型结构。具体的，其形成方法包括但不限于：先形成第一电容电极331与第二栅极531的整面涂层，然后通过曝光、刻蚀等工艺同时形成图案化的所述第一电容电极331和所述第二栅极531。
所述第一TFT101包括设置于所述层间绝缘层41上的第一源漏极52，所述第二TFT102包括设置于所述层间绝缘层41上的第二源漏极62，所述第一源漏极52、所述第二源漏极62与所述第二电容电极531的材料相同，且为一体成型结构。具体的，其形成方法包括但不限于：先形成所述第一源漏极52、第二TFT102、及第二电容电极531的整面涂层，然后通过曝光、刻蚀等工艺同时形成图案化的第一源漏极52、第二TFT102、及第二电容电极531。通过三层结构形成的电容，使得电容具有高电荷存储量，以便存储电荷量维持在设计需要范围内。
在本实施例中，通过将第一TFT的第一栅极与第二TFT的第二有源层设于同一层，可以减小光罩和制程数量。同时设置了三层电容电极的电容，减小了设置电容电极的制程数量或者节省了阵列基板的电容电极的布局空间。
实施例四
请参阅图6，本实施例与实施例一～实施例三相同或相似，不同之处在于：
所述阵列基板同时包括位于(a)区内的第一TFT、位于(b)区内的第二TFT之外、位于(c)区内的信号子线232或并联的信号线222、以及位于(d)区内的电容333。所述多功能金属层12包括所述信号子层122和所述电容子层123，可选择的所述多功能金属层12还包括所述遮光层金属121。其中所述第一栅极23的材料与所述第二有源层31的材料相同，且为一体成型结构。所述信号子线232、所述第一栅极23和所述第二有源层31的材料相同，且为一体成型结构。所述第一电容电极331与所述第二栅极531的材料相同，且为一体成型结构。所述第一源漏极52、所述第二源漏极62与所述第二电容电极531的材料相同，且为一体成型结构。
在本实施例中，通过将第一TFT的第一栅极与第二TFT的第二有源层设于同一层，可以减小光罩和制程数量。同时设置了与第一栅极、第二有源层同层的信号线或并联的信号线、三层电容电极的电容，减小了设置电容电极的制程数量或者节省了阵列基板的电容电极的布局空间。
在实施例一～实施例四中，所述第二TFT102的所述第二有源层31的材料包括但不限定为氧化物半导体材料，当为氧化物半导体材料时，具体可以为氧化铟镓锌(IndiumGallium Zinc Oxide，IGZO)或氧化锌(ZnO)等材质。所述第一TFT101的所述第一有源层21的材料包括但不限定为单晶硅(a-Si)、多晶硅(Poly-Si)。
在实施例一～实施例四中，所述阵列基板包括位于(a)区内的第一TFT101、(b)区的第二TFT102时，可以选择性的包括位于(c)区内的信号子线232或并联的信号线222、位于(d)区内的电容333。其中(a)区、(b)区、(c)区、(d)区可以选择性的同时位于所述阵列基板的显示区或者同时位于阵列基板的非显示区，其中(a)区、(b)区、(c)区、(d)区可以选择性的分别位于阵列基板的显示区和非显示区，在此不做限定。优选的，当所述阵列基板应用于OLED(有机发光)显示器时，所述(a)区、(b)区、(c)区、(d)可以应用于像素驱动电路，所述第一TFT101可以应用于像素驱动电路中的驱动TFT，所述第二TFT102可以应用于像素驱动电路中的开关TFT，所述信号子线232或并联的所述信号线222可以用做扫描信号线(Scan线)、发光控制信(Emit线)，所述电容333可以作为像素驱动电路中的存储电容。
在实施例一～实施例四中，当所述阵列基板应用于OLED(有机发光)显示器时，阵列基板还可以包括：平坦层71，设置于层间绝缘层41、第一源漏极52、第二源漏极62与第二电容电极531上且覆盖层间绝缘层41、第一源漏极52、第二源漏极62与第二电容电极531；阳极(像素电极)72，设置于平坦层71上；像素定义层73，设置于平坦层71与阳极72上。
在实施例一～实施例四中，还可以设置一在所述层间绝缘层41、所述第一源漏极52、所述第二源漏极62和所述第二电容电极531上且覆盖所述层间绝缘层41、第一源漏极52、第二源漏极62和所述第二电容电极531的无机绝缘层，然后在所述无机绝缘层上设置平坦层71，在此不做限定。
在实施例一～实施例四中，为了进一步减小并联的信号线或者电极的电阻值，以避免IR drop对电信号的影响，多功能的材料可以使用低电阻值材料或者结构，例如Mo、Ti/Al/Ti等材料和结构，在此不做限定。
在实施例一～实施例四中，当所述第一有源层为多晶硅(Poly-Si)、第二有源层为IGZO时，本申请实施例提出的阵列基板结构为LTPO(Low Temperature PolycrystallineOxide，低温多晶氧化物)阵列基板的结构，可以有效的减少LTPO膜层数量，降低了LTPO生产成本。同时通过IGZO的导体化以及走线设计，提出了IGZO作为走线的方案。
本申请实施例提供了一种阵列基板的制造方法，如图7所示，包括以下步骤：
步骤S10：提供一基底10；
步骤S20：在所述基底10上形成第一TFT101，所述第一TFT101包括形成于所述基底10上的第一有源层21、形成于所述基底10和所述第一有源层21上且覆盖所述第一有源层21的第一栅极绝缘层22、形成于所述第一栅极绝缘层22上的第一栅极23；
步骤S30：在所述第一栅极绝缘层22上形成第二TFT102，所述第二TFT102包括形成于第一栅极绝缘层22上的第二有源层31、形成于所述第二有源层31上的第二栅极绝缘层32、及形成于所述第二栅极绝缘层32上的第二栅极33；
所述第一栅极23的材料与所述第二有源层31的材料相同，且为一体成型结构。
本申请制造方法中，将所述第一TFT101的所述第一栅极23与所述第二TFT102的所述第二有源层31设于同一层，且使用相同材料、一体成型的方法，将所述第一栅极23与所述第二有源层31通过一道光罩制作，同时省略了所述第一栅极23与所述第二有源层31之间的绝缘层，可以减小光罩和制程数量。
下面通过实施例对本申请作进一步说明。
实施例五
1)提供一基底10。
2)在基底10上形成第一TFT101的第一有源层21。
3)在基底10和第一有源层21上形成覆盖第一有源层21的第一栅极绝缘层22。
4)在第一栅极绝缘层22上形成第一栅极23和第二TFT102的第二有缘层，第一栅极23与第二有源层31的材料相同，且为一体成型的方法制造。
5)在第二有源层31上形成第二栅极绝缘层32。
6)在第二栅极绝缘层32上形成第二栅极33。
其中，所述第二有源层31包括但不限于为氧化物半导体，具体可以为氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)或氧化锌(ZnO)等材质。在形成所述第二有源层31的同时形成了第一栅极23，其形成方法包括但不限于：先形成整面的氧化物半导体膜层，然后通过曝光、刻蚀等工艺同时形成图案化的第一栅极23、第二有源层31。在一些实施例中，为了降低氧化物半导体的第一栅极23的电阻值，可以通过Plasma处理，例如N2、He、N2O、H2等或者其混合气体的Plasma处理，使得氧化物半导体第一栅极23被导体化。
在一些实施例中，还可以设置信号子线232，所述信号子线232与所述第一栅极23、所述第二有源层31的材料相同、且为一体成型的方法制造，信号子线232在阵列基板中可以广泛使用作为走线或者电极，在此不做限定。例如：在阵列基板中用作扫描信号线(Scan线)、发光控制信(Emit线)等。
在本实施例的制造方法中，将所述第一TFT101的所述第一栅极23与所述第二TFT102的所述第二有源层31设于同一层，且使用相同材料、一体成型的方法，将所述第一栅极23与所述第二有源层31通过一道光罩制作，同时省略了所述第一栅极23与所述第二有源层31之间的绝缘层，可以减小光罩和制程数量，同理也可将所述第二栅极绝缘层32与所述第二栅极33采用同一蚀刻工艺一体成型，在此不再赘述。
实施例六
所述提供一基底10包括：
1)提供一衬底11，
2)在衬底11上形成多功能金属层12。
3)在衬底11和多功能金属层12上形成覆盖多功能金属层12的缓冲层13，
在一些实施例中，衬底11可以为Glass，在一些实施例中所述衬底11可以为PI等柔性材料，在一些实施例中所述衬底11包括PI等柔性材料和阻挡层，阻挡层可以为无机材料，所述衬底11的设置方式在此不做限定。
在一些实施例中，所述多功能金属层12可以选择性的为所述遮光层金属121、信号子层122和电容子层123中的一个或者多个。在一些实施例中，所述遮光层金属121设置在所述第一有源层21下方，且所述多功能金属层12垂直于所述衬底11方向的正投影覆盖所述第一有源层21垂直于所述衬底11方向的正投影，所述遮光层金属121用于遮挡光线进入所述第一TFT101，以提升所述第一TFT101的特性。
在一些实施例中，所述信号子层122上设有穿过所述缓冲层13和所述第一栅极绝缘层22的至少两个并联过孔，所述信号子线232分别穿过各所述并联过孔与所述信号子层122并联，可以进一步的降低所述信号线222的电阻值，此时所述信号子线232与信号子层122并联形成并联的信号线222。在一些实施例中，所述多功能金属层12为电容子层123时，所述第一栅极绝缘层22上设有与所述电容子层123相对应的所述第一电容电极331，所述第一栅极绝缘层22、所述第一栅极23、所述第二TFT102和所述第一电容电极331上设有覆盖所述第一栅极绝缘层22、所述第一栅极23、所述第二TFT102和所述第一电容电极331的层间绝缘层41，所述层间绝缘层41上设有与所述第一电容电极331相对应的所述第二电容电极531，通过三层结构形成的电容333，使得电容333具有高电荷存储量，以便存储电荷量维持在设计需要范围内。
在实施例五～实施例六中，当所述第一有源层21为多晶硅(Poly-Si)、所述第二有源层31为IGZO时，本申请实施例提出的阵列基板制造方法为LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)阵列基板的制造方法，可以有效的减少LTPO膜层制造步骤，降低了LTPO生产成本。同时通过IGZO的导体化工艺以及走线设计，提出了IGZO作为走线的制造方法。
在本实施例的制造方法中，通过将第一TFT101的第一栅极23与第二TFT102的第二有源层31设于同一层，可以减小光罩和制程数量。同时提供了一种基底10，基底10包括多功能金属层12，多功能金属层12可以选择性的为遮光层金属121、信号子层122、电容子层123的一个或者多个，减小了设置信号走线和电极的制程数量，节省了阵列基板上的信号走线和电极的布局空间。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种阵列基板，其特征在于，包括：
基底；
第一TFT，设置于所述基底上，所述第一TFT包括设置于所述基底上的第一有源层、设置于所述基底和所述第一有源层上且覆盖所述第一有源层的第一栅极绝缘层、及设置于所述第一栅极绝缘层上的第一栅极；
第二TFT，设于所述第一栅极绝缘层上，所述第二TFT包括设置于第一栅极绝缘层上的第二有源层、设置于所述第二有源层上的第二栅极绝缘层、及设置于所述第二栅极绝缘层上的第二栅极；
所述第一栅极与所述第二有源层的材料相同，且为一体成型结构；
所述基底包括衬底、设置于衬底上的多功能金属层、及设置于所述衬底和所述多功能金属层上且覆盖所述多功能金属层的缓冲层，所述多功能金属层包括设置于所述衬底上的信号子层，所述第一栅极绝缘层上设有与所述信号子层并联的信号线；所述第一TFT和所述第二TFT通过第二电容电极连接。
2.如权利要求1所述的阵列基板，其特征在于，所述信号子层上设有穿过所述缓冲层和所述第一栅极绝缘层的至少两个并联过孔，所述信号线分别穿过各所述并联过孔与所述信号子层并联。
3.如权利要求2所述的阵列基板，其特征在于，所述第一栅极、第一有源层和所述信号线的材料相同，且为一体成型结构。
4.如权利要求1所述的阵列基板，其特征在于，所述多功能金属层还包括设置于衬底上的电容子层，所述第一栅极绝缘层上设有与所述电容子层相对应的第一电容电极，所述第一栅极绝缘层、第一栅极、第二TFT、信号线、第一电容电极上设有覆盖所述第一栅极绝缘层、第一栅极、第二TFT、信号线、第一电容电极的层间绝缘层，所述层间绝缘层上设有与第一电容电极相对应的第二电容电极。
5.如权利要求4所述的阵列基板，其特征在于，所述第一电容电极与所述第二栅极的材料相同，且为一体成型结构。
6.如权利要求4所述的阵列基板，其特征在于，所述第一TFT包括设置于所述层间绝缘层上的第一源漏极，所述第二TFT包括设置于所述层间绝缘层上的第二源漏极，所述第一源漏极、第二源漏极与所述第二电容电极的材料相同，且为一体成型结构。
7.如权利要求4所述的阵列基板，其特征在于，所述第二有源层为IGZO。
8.一种阵列基板的制造方法，其特征在于，包括：
提供一基底；
在所述基底上形成第一TFT，所述第一TFT包括形成于所述基底上的第一有源层、形成于所述基底和所述第一有源层上且覆盖所述第一有源层的第一栅极绝缘层、形成于所述第一栅极绝缘层上的第一栅极；
在所述第一栅极绝缘层上形成第二TFT，所述第二TFT包括形成于第一栅极绝缘层上的第二有源层、形成于所述第二有源层上的第二栅极绝缘层、及形成于所述第二栅极绝缘层上的第二栅极；
所述第一栅极的材料与所述第二有源层的材料相同，且为一体成型结构；
其中，所述提供一基底包括：提供一衬底；在所述衬底上形成多功能金属层，在所述衬底和所述多功能金属层上形成覆盖所述多功能金属层的缓冲层，所述多功能金属层包括形成于所述衬底上的信号子层，所述第一栅极绝缘层上设有与所述信号子层并联的信号线，所述信号子层上设有穿过所述缓冲层和所述第一栅极绝缘层的至少两个并联过孔，所述信号线分别穿过至少两所述并联过孔与所述信号子层并联，所述第一TFT和所述第二TFT通过第二电容电极连接。
CN202010580236.2A 2020-06-23 2020-06-23 阵列基板及其制造方法 Active CN111755462B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010580236.2A CN111755462B (zh) 2020-06-23 2020-06-23 阵列基板及其制造方法
JP2021538805A JP7234380B2 (ja) 2020-06-23 2020-07-20 アレイ基板及びその製造方法
PCT/CN2020/103098 WO2021258458A1 (zh) 2020-06-23 2020-07-20 阵列基板及其制造方法
EP20942098.3A EP4170717A1 (en) 2020-06-23 2020-07-20 Array substrate and manufacturing method therefor
US17/056,762 US20210399024A1 (en) 2020-06-23 2020-07-20 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010580236.2A CN111755462B (zh) 2020-06-23 2020-06-23 阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN111755462A CN111755462A (zh) 2020-10-09
CN111755462B true CN111755462B (zh) 2021-10-08

Family

ID=72676824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010580236.2A Active CN111755462B (zh) 2020-06-23 2020-06-23 阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN111755462B (zh)
WO (1) WO2021258458A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192985A (zh) * 2021-04-23 2021-07-30 武汉华星光电技术有限公司 Tft基板及其制备方法、显示面板和显示装置
CN114005857A (zh) * 2021-10-18 2022-02-01 信利（惠州）智能显示有限公司 阵列基板及其制作方法和显示装置
KR20230056907A (ko) * 2021-10-21 2023-04-28 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
US10629665B2 (en) * 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107403804A (zh) * 2016-05-17 2017-11-28 群创光电股份有限公司 显示设备
US10629665B2 (en) * 2016-08-30 2020-04-21 Samsung Display Co., Ltd. Semiconductor device including an oxide thin film transistor

Also Published As

Publication number Publication date
WO2021258458A1 (zh) 2021-12-30
CN111755462A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN101154346B (zh) 影像显示系统及其制造方法
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
CN111755462B (zh) 阵列基板及其制造方法
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN104350533B (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
JP6125155B2 (ja) 半導体装置およびそれを備える平板表示装置
JP5067999B2 (ja) アクティブマトリクス表示装置及びその製造方法
WO2021000835A1 (zh) 显示装置、显示面板及其制造方法
KR20100042932A (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
WO2021103204A1 (zh) 显示面板及其制备方法、显示装置
CN111584577A (zh) 显示面板及其制作方法
CN111430381A (zh) 阵列基板、阵列基板的制作方法以及显示面板
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP7234380B2 (ja) アレイ基板及びその製造方法
CN110729312A (zh) 显示基板及其制备方法、显示装置
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
US20230139734A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN114335015A (zh) 显示装置及显示装置的制备方法
CN113380863A (zh) 显示面板及电子设备
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
CN115955881A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant