JP5067999B2 - アクティブマトリクス表示装置及びその製造方法 - Google Patents
アクティブマトリクス表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5067999B2 JP5067999B2 JP2003577337A JP2003577337A JP5067999B2 JP 5067999 B2 JP5067999 B2 JP 5067999B2 JP 2003577337 A JP2003577337 A JP 2003577337A JP 2003577337 A JP2003577337 A JP 2003577337A JP 5067999 B2 JP5067999 B2 JP 5067999B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- thin film
- barrier
- matrix display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
の距離は、画素アレイの範囲内に位置付けられることが可能であり、又は、画素障壁として同じプロセス段階において回路基板上に又形成される画素アレイの外部に位置付けられることが可能である。
各々の図1乃至3の実施形態のアクティブマトリクスエレクトロルミネッセンス表示(AMELD)装置は、マトリクスアドレス回路構成を有する回路基板100上の画素200のアレイを有する。物理的障壁210は、そのアレイの少なくとも1つの方向において少なくとも幾つかの隣接画素間にある。これらの障壁210の少なくとも幾つかは、本発明に従った相互接続として用いられる導電性障壁材料240を用いて構成される。本発明に従った障壁210の使用及びこの特別な構成を除いて、表示装置は、上記の背景的参照文献におけるように、既知の装置技術と回路技術を用いて構成されることが可能である。
この信号はアドレスTFT T2をオンにし、それ故、列導体160からのそれぞれのデータ信号を有する行の画素をロードする。これらのデータ信号は、それぞれの画素の個々の駆動TFT T1のゲートに印加される。その駆動TFT T1の結果として得られた導通状態を保持するために、このデータ信号は、このゲート5と駆動ライン140、240との間に結合される保持キャパシタChによりゲート5において維持される。このように、各々の画素200のLED25を流れる駆動電流は、前アドレス期間の間に印加され、関連するキャパシタChにおいて電圧として蓄積された駆動信号に基づいて、TFT T1により制御される。具体例の図1においては、T1はPチャネルTFTとして示され、T2はNチャネルTFTとして示されている。
● 半導体性高分子層22を調整する間に、個々の画素200のそれぞれの領域及び/又は画素200の列との間の高分子溶液のオーバーフローを回避して、分離する。
● 個々の画素200及び/又は画素の列のための他のエレクトロルミネッセンス層22または半導体性高分子(或いは、画素のための個々の電極であって、例えば、上部電極23の個々の下層の自己分離でさえ)の範囲限定において基板表面にセルフパターニング能力を提供する。
● 少なくとも有機半導体材料22及び/又は電極材料の析出の間に基板表面に亘るマスクのためのスペーサとして機能する。
● 光250が上部を透過して発光されるとき、アレイにおける画素200の明確に限定された光学的分離のための不透明障壁210を(底部基板100の代わり又はそれと併せて)構成する。
TFTゲートライン(例えば、図3におけるような)に接続された導電性障壁材料240は、アドレス(行)ライン150の少なくとも一部を提供することが可能である。そのような実施形態の1つを図4に示し、ライン150の殆どは導電性障壁材料240により構成されている。
ライン240(150)に沿って、導体障壁材料240は、代表的に、回路基板100におけるTFT Tgのゲートライン5(150)を提供する導体層の断面積より少なくとも2倍(又は、大きさの1桁)大きい断面積を有する。代表的には、導体障壁材料240は、回路基板100におけるこの導体層5(150)の膜厚zより2倍又はそれ以上(例えば、少なくとも5倍)大きい膜厚Zを有することが可能である。具体的な例においては、Zは、zの0.5μm又はそれ以下に対して、2μm乃至5μmの範囲内とすることが可能である。代表的には、導電性障壁材料240は、その導体層140のライン幅yと同じ幅(又は、少なくとも2倍大きい)であるライン幅Yを有することが可能である。具体的な例において、Yは、yの10μmに対して、20μmとすることが可能である。更に、ゲートライン5(150)は、代表的には、ドーピングポリシリコンであり、導電性障壁材料240は、代表的には、かなり大きい導電性を有する金属である。
図5は、それぞれのコーティング40、40xを用いて絶縁された金属コア240、240xをそれぞれ有する、複合した2つの隣り合った障壁210を示している。隣り合って多導体障壁構造210、21xは、種々の方法でデザインされ、用いられることができる。例えば、1つの方式においては、金属コア240及び240xは、アドレスライン150及び供給ライン140それぞれを構成する(又は、バックアップする)ことが可能である。例えば、他の方式においては、障壁210の1つは、付加構成要素であって、例えば、図9及び10を参照して下で説明するようなキャパシタを提供する絶縁性部分に分割されることが可能である。図6は、適切な画素レイアウトの一例を提供し、この図において、基板100のマトリクス状薄膜回路は120のようにデザインされている。
図7の改善されたレイアウトにおいては、2つの障壁210及び210x(各々、それぞれのコーティング40、40xを伴って描かれている金属コア240、240xを有する)は互いに交差するように配列されている。この場合、障壁210x(T2として、基板TFT Tmへの接続を伴う)は、行ライン150を置き換える又はバックアップするために用いられることが可能である。又、障壁210(T1としてTFT Tmへの接続を伴う)は、供給ライン140を置き換える又はバックアップするために用いられることが可能である。
図2、3及び図5の実施形態においては、障壁210及び210xは、導電性材料240及び240xを主体とするように示されている。図8は、障壁210が絶縁性材料244を主体とする改善された実施形態を示している。この場合、ビア244bはエッチングされ、又は回路基板100における回路素子4,5の方に絶縁性材料244を貫いて成形される。金属コーティング240は、絶縁性障壁210の上部及びビア244bにおいて延びる導電性障壁材料を提供する。このような他の導電性障壁構成は、障壁材料240が回路基板100の薄膜導体ライン(ライン140、150及び160等)を置き換える又はバックアップする実施形態に対して特に適切である。
図9の実施形態は、主な導電性障壁材料として金属コアを有する障壁210の絶縁性距離を有する点において、図2、3及び5の実施形態に類似している。この金属コア240は、基板100において回路素子4又は5等と接続され、その上に絶縁性コーティング40を有している。
図11乃至13は、装置ンお回路素子に電気的に接続されていない金属コア240mを有する障壁の実施形態210dを示している。この場合、薄膜基板回路素子に接続された導電性障壁材料240は、金属コア240dにおける絶縁性コーティング40における金属コーティングである。そのような構造は、強磁性コア240dであって、例えばニッケルを有するとトランス又はインダクタを有する表示装置を提供するために有用である。
相互接続材料240と共に障壁210を用いて構成すること以外に、本発明に従ったアクティブマトリクススエレクトロルミネッセンス表示装置は、例えば、上記の背景としての参照文献におけるように、既知の装置技術及び回路技術を用いて、構成されることが可能である。
この実施形態は、画素領域に隣接する障壁210の少なくとも側部に絶縁性コーティングを与えるために、陽極酸化処理法(析出の代わりに)を用いる。代表的には、導電性障壁材料240はアルミニウムを有することが可能である。既知のフォトリソグラフィのマスキング及びエッチング技術を用いて、析出されたアルミニウムの好ましい距離とレイアウトパターンとを規定することができる。図17は、アルミニウムの障壁パターン240の上部に保持されたフォトリソグラフィにより限定されるエッチャントマスクを示している。
上記の実施形態においては、導電性障壁材料240は、厚い不透明な金属、例えば、アルミニウム、銅、ニッケル又は銀である。しかしながら、他の導電性材料240、例えば、絶縁性コーティング40を形成するために表面酸化されることが可能である、金属シリサイド又は(有利ではないが)縮退ドーピング(degenarately−doped)ポリシリコンを用いることが可能である。透明な障壁210が必要とされる場合、ITOが導電性障壁材料240のために用いられることが可能である。
● 一部(又は主体)が金属又は他の導電性材料240から構成される一方、液晶が素セルに隣接する少なくともすペーサの側部が絶縁される、スペーサ。
● AMLCDに接続される付加構成要素(例えば、C、L、W)を構成するため及び/又は基板導体ライン(例えば、150´、160´)の距離を局所的に置き換える又は局所的にバックアップするために、AMLCDの回路基板100´の外部又は内部への接続を提供する、スペーサ。
Claims (8)
- 画素のアレイが該アレイの少なくとも1つの方向において少なくとも幾つかの隣接画素間の物理的障壁を伴って存在する、回路基板;
を有する、アクティブマトリクス表示装置であって、
各々の画素は表示素子を有し;
前記回路基板は、前記表示素子が接続される回路を有し;
前記物理的障壁は、前記回路基板上の中間絶縁性層におけるコンタクト窓を介して前記回路基板において薄膜素子と接続される導電性障壁材料を有し;
前記導電性障壁材料は前記表示素子に隣接する前記物理的障壁の少なくとも側部において絶縁され;
前記物理的障壁の少なくとも絶縁された部分は、前記導電性障壁材料を与える金属コアを有し、該金属コアは前記回路基板における前記薄膜素子と接続され且つ少なくとも前記物理的障壁の表面に絶縁性コーティングを有し;
金属コーティングが前記金属コア上の絶縁性コーティング上に存在し且つ他の薄膜素子に接続されていて、前記金属コア、前記絶縁性コーティング及び前記金属コーティングは共にキャパシタを構成し;そして
前記回路基板における前記薄膜素子及び前記他の薄膜素子は互いに異なり、前記薄膜素子及び前記他の薄膜素子は、前記薄膜トランジスタを構成する導体層、前記薄膜トランジスタに接続される電極接続、供給ライン、アドレスライン、信号ライン、薄膜トランジスタ及び薄膜キャパシタを有するグループの少なくとも1つの薄膜素子であり;
前記物理的障壁は、エレクトロルミネッセンス表示素子間にあるバンク、または液晶表示装置におけるセル間隙を規定するスペーサであり、
前記金属コーティングは、前記表示素子の上部電極を含まないことを特徴とするアクティブマトリクス表示装置。 - 請求項1に記載のアクティブマトリクス表示装置であって、前記金属コア、前記絶縁性コーティング及び前記金属コーティングは共にキャパシタを、各々のそれぞれの画素について個々の維持キャパシタであって、電力供給ラインとトランジスタとの間に備えられた、維持キャパシタを構成する、ことを特徴とするアクティブマトリクス表示装置。
- 請求項1に記載のアクティブマトリクス表示装置であって、前記回路基板は交差するアドレスライン及び信号ラインと接続されたマトリクスアドレス回路を有し、前記導電性障壁材料は前記アドレスラインの少なくとも一部を与える、ことを特徴とするアクティブマトリクス表示装置。
- 請求項1に記載のアクティブマトリクス表示装置であって、前記導電性障壁材料は、前記回路基板における前記薄膜素子と前記装置の他の回路素子との間の接続としての役割を果たし、前記導電性障壁材料は柱状の金属である、ことを特徴とするアクティブマトリクス表示装置。
- 請求項1又は3に記載のアクティブマトリクス表示装置を製造する方法であって:
(a)前記回路基板の前記薄膜素子の一部を露出するように前記回路基板上の中間絶縁性層内にコンタクト窓を開ける段階;
(b)前記画素領域に隣接する前記物理的障壁の少なくとも表面において絶縁体を有する前記回路基板上に前記物理的障壁を形成する段階;及び
(c)前記物理的障壁の間の前記画素領域内に前記表示素子を備える段階;
を有するアクティブマトリクス表示装置の製造方法であり、
前記導電性障壁材料は、前記中間絶縁性層の前記コンタクト窓における少なくとも接続のために電気導電性材料を堆積させることにより与えられる;
ことを特徴とするアクティブマトリクス表示装置の製造方法。 - 請求項5に記載のアクティブマトリクス表示装置の製造方法であって、前記段階(b)は、前記電気導電性材料を主体とする前記物理的障壁を形成する手順を有し、絶縁性コーティングは前記導電性障壁材料の少なくとも表面上に堆積される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
- 請求項6に記載のアクティブマトリクス表示装置の製造方法であって、前記導電性障壁材料の少なくとも前記バルクはメッキ法により堆積される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
- 請求項6に記載のアクティブマトリクス表示装置の製造方法であって、前記導電性障壁材料はアルミニウムを有し、前記絶縁性コーティングは陽極酸化法により前記アルミニウムの障壁材料の少なくとも表面上に形成される、ことを特徴とするアクティブマトリクス表示装置の製造方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0206551.4 | 2002-03-20 | ||
GB0206551A GB0206551D0 (en) | 2002-03-20 | 2002-03-20 | Active matrix electroluminescent display devices and their manufacture |
GB0209560.2 | 2002-04-26 | ||
GB0209560A GB0209560D0 (en) | 2002-04-26 | 2002-04-26 | Active matrix electrominescent display devices and their manufacture |
GBGB0216057.0A GB0216057D0 (en) | 2002-03-20 | 2002-07-11 | Active matrix display devices and their manufacture |
GB0216057.0 | 2002-07-11 | ||
PCT/IB2003/000699 WO2003079441A1 (en) | 2002-03-20 | 2003-02-21 | Active matrix display devices, and their manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005521205A JP2005521205A (ja) | 2005-07-14 |
JP5067999B2 true JP5067999B2 (ja) | 2012-11-07 |
Family
ID=28045963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003577337A Expired - Fee Related JP5067999B2 (ja) | 2002-03-20 | 2003-02-21 | アクティブマトリクス表示装置及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7358529B2 (ja) |
EP (1) | EP1488456B1 (ja) |
JP (1) | JP5067999B2 (ja) |
CN (1) | CN1299360C (ja) |
AU (1) | AU2003253719A1 (ja) |
TW (1) | TWI279905B (ja) |
WO (1) | WO2003079441A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1643693A (zh) * | 2002-03-20 | 2005-07-20 | 皇家飞利浦电子股份有限公司 | 主动矩阵电致发光显示装置及其制造方法 |
US7573195B2 (en) * | 2003-11-21 | 2009-08-11 | Koninklijke Philips Electronics N.V. | Display panel comprising conductive barrier structures |
KR100736008B1 (ko) * | 2004-06-07 | 2007-07-06 | 가시오게산키 가부시키가이샤 | 표시장치 및 그 제조방법 |
JP5017826B2 (ja) * | 2004-09-21 | 2012-09-05 | カシオ計算機株式会社 | ディスプレイパネル及びその駆動方法 |
JP4265515B2 (ja) | 2004-09-29 | 2009-05-20 | カシオ計算機株式会社 | ディスプレイパネル |
JP4254675B2 (ja) * | 2004-09-29 | 2009-04-15 | カシオ計算機株式会社 | ディスプレイパネル |
JP4192879B2 (ja) * | 2004-09-30 | 2008-12-10 | カシオ計算機株式会社 | ディスプレイパネル |
JP4506460B2 (ja) * | 2004-12-28 | 2010-07-21 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 |
US8138075B1 (en) | 2006-02-06 | 2012-03-20 | Eberlein Dietmar C | Systems and methods for the manufacture of flat panel devices |
EP2047542A1 (en) * | 2006-08-01 | 2009-04-15 | Cambridge Display Technology Limited | Opto-electrical devices and methods of manufacturing the same |
KR100840117B1 (ko) * | 2007-09-05 | 2008-06-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 그의 제조방법 |
WO2009079004A1 (en) * | 2007-12-18 | 2009-06-25 | Lumimove, Inc., Dba Crosslink | Flexible electroluminescent devices and systems |
JP5002553B2 (ja) * | 2008-07-30 | 2012-08-15 | 株式会社東芝 | 自発光型素子及びその製造方法 |
CA2761748C (en) * | 2009-05-28 | 2016-01-12 | Kovio, Inc. | Semiconductor devices on diffusion barrier coated substrates and methods of making the same |
US8748910B2 (en) | 2009-12-18 | 2014-06-10 | Marvell World Trade Ltd. | Systems and methods for integrating LED displays and LED display controllers |
KR101714539B1 (ko) * | 2010-08-24 | 2017-03-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6459316B2 (ja) * | 2014-09-03 | 2019-01-30 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置および電子機器 |
KR102322014B1 (ko) * | 2014-10-24 | 2021-11-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
CN104503172A (zh) * | 2014-12-19 | 2015-04-08 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
CN105842932A (zh) * | 2016-06-12 | 2016-08-10 | 厦门天马微电子有限公司 | 液晶显示面板 |
WO2018159389A1 (ja) * | 2017-02-28 | 2018-09-07 | シャープ株式会社 | Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法 |
CN106940506A (zh) * | 2017-05-12 | 2017-07-11 | 上海天马有机发光显示技术有限公司 | 显示面板和显示装置 |
WO2020086532A1 (en) | 2018-10-22 | 2020-04-30 | Thin Film Electronics Asa | Barrier stacks for printed and/or thin film electronics methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor |
US11476308B2 (en) | 2019-03-22 | 2022-10-18 | Nichia Corporation | Method for manufacturing image display device and image display device |
JP7476695B2 (ja) | 2020-07-08 | 2024-05-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69735023T2 (de) * | 1996-09-19 | 2006-08-17 | Seiko Epson Corp. | Verfahren zur Herstellung einer Matrixanzeigevorrichtung |
CN100341042C (zh) | 1997-02-17 | 2007-10-03 | 精工爱普生株式会社 | 显示装置 |
JP3379684B2 (ja) * | 1997-03-04 | 2003-02-24 | 出光興産株式会社 | 有機el発光装置 |
KR100244185B1 (ko) * | 1997-09-18 | 2000-02-01 | 구자홍 | 유기전계발광소자 및 그 제조방법 |
GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
JP3543170B2 (ja) * | 1998-02-24 | 2004-07-14 | カシオ計算機株式会社 | 電界発光素子及びその製造方法 |
JP2000357462A (ja) * | 1998-10-23 | 2000-12-26 | Sony Corp | 平面型プラズマ放電表示装置と駆動方法 |
JP3641963B2 (ja) | 1999-02-15 | 2005-04-27 | 双葉電子工業株式会社 | 有機el素子とその製造方法 |
EP1096568A3 (en) * | 1999-10-28 | 2007-10-24 | Sony Corporation | Display apparatus and method for fabricating the same |
JP2001148291A (ja) | 1999-11-19 | 2001-05-29 | Sony Corp | 表示装置及びその製造方法 |
TW494447B (en) * | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
DE60315816T2 (de) * | 2002-03-20 | 2008-05-21 | Koninklijke Philips Electronics N.V. | Elektrolumineszente Anzeigevorrichtungen mit aktiver Matrix und ihr Herstellungsverfahren |
US7208760B2 (en) * | 2002-03-20 | 2007-04-24 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display devices, and their manufacture |
CN1643693A (zh) * | 2002-03-20 | 2005-07-20 | 皇家飞利浦电子股份有限公司 | 主动矩阵电致发光显示装置及其制造方法 |
-
2003
- 2003-02-21 CN CNB038064219A patent/CN1299360C/zh not_active Expired - Fee Related
- 2003-02-21 US US10/507,770 patent/US7358529B2/en not_active Expired - Fee Related
- 2003-02-21 JP JP2003577337A patent/JP5067999B2/ja not_active Expired - Fee Related
- 2003-02-21 EP EP03744458A patent/EP1488456B1/en not_active Expired - Lifetime
- 2003-02-21 WO PCT/IB2003/000699 patent/WO2003079441A1/en active Application Filing
- 2003-02-21 AU AU2003253719A patent/AU2003253719A1/en not_active Abandoned
- 2003-03-17 TW TW092105782A patent/TWI279905B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1488456A1 (en) | 2004-12-22 |
TWI279905B (en) | 2007-04-21 |
JP2005521205A (ja) | 2005-07-14 |
CN1643688A (zh) | 2005-07-20 |
CN1299360C (zh) | 2007-02-07 |
AU2003253719A1 (en) | 2003-09-29 |
EP1488456B1 (en) | 2013-01-16 |
US20050255616A1 (en) | 2005-11-17 |
TW200304695A (en) | 2003-10-01 |
US7358529B2 (en) | 2008-04-15 |
WO2003079441A1 (en) | 2003-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5067999B2 (ja) | アクティブマトリクス表示装置及びその製造方法 | |
CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
JP4360918B2 (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法 | |
WO2019185011A1 (zh) | 阵列基板及其制备方法、显示装置 | |
US7247878B2 (en) | Dual panel-type organic electroluminescent device | |
CN111863929B (zh) | 显示基板及其制备方法、显示装置 | |
US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
JP2007294951A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US8564194B2 (en) | Organic light emitting diode device and method for fabricating the same | |
US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
US20220344448A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
EP1490909B1 (en) | Active matrix electroluminescent display devices and their manufacture | |
US7208760B2 (en) | Active matrix electroluminescent display devices, and their manufacture | |
JP4700914B2 (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法 | |
JP4700915B2 (ja) | アクティブマトリクスエレクトロルミネッセンス表示装置及びその製造方法 | |
KR100937727B1 (ko) | 능동 매트릭스 디스플레이 디바이스, 및 그 제조 방법 | |
US20240138210A1 (en) | Display substrate, preparation method therefor, and display device | |
CN114793474A (zh) | 显示基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |