CN115955881A - 显示面板、显示装置 - Google Patents
显示面板、显示装置 Download PDFInfo
- Publication number
- CN115955881A CN115955881A CN202310128409.0A CN202310128409A CN115955881A CN 115955881 A CN115955881 A CN 115955881A CN 202310128409 A CN202310128409 A CN 202310128409A CN 115955881 A CN115955881 A CN 115955881A
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode
- conductive
- orthographic projection
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 179
- 238000012546 transfer Methods 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 135
- 239000000463 material Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供一种显示面板、显示装置。显示面板包括:基板,基板上设置有多个第一电极,基板还包括导电转接线,导电转接线具有彼此不交叠的第一连接表面和第二连接表面;显示面板还包括依次设置在基板上的像素定义层、有机发光层、第二电极、第一绝缘层和导电走线层;像素定义层设置有第一过孔和第二过孔,第二电极通过第一过孔与第一连接表面搭接,第一绝缘层设置有第三过孔,第三过孔位于第二电极之外的区域,导电走线层包括第一导电走线,第一导电走线通过第三过孔和第二过孔与第二连接表面搭接,第一导电走线还与第一电源线连接。本公开的技术方案,可以降低产品阻抗,并且不会损伤第二电极,提升了产品的亮度均一性。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种显示面板、显示装置。
背景技术
有机发光二极体(Organic Light-Emitting Diode,OLED)是近年来逐渐发展起来的显示照明技术,尤其在显示行业,OLED显示由于具有高响应、高对比度、可柔性化等优点,被视为拥有广泛的应用前景。顶发射OLED显示装置,由于其具有更高的开口率,成为研究的主要方向。对于顶发射OLED结构,作为OLED出光面的顶电极即阴极必须具备良好的光透过率。目前,顶发射电极使用的多为薄金属、氧化铟锡、氧化铟锌等材料。
顶发射电极通常为整面的电极,并且顶发射电极在显示面板的边框区域与电源走线Vss搭接连接。为了实现顶发射电极的高透过率,顶发射电极厚度较薄,这样的顶发射电极电阻阻抗较高,这就导致产品的压降(IR Drop)比较大,进而使得产品的亮度均一性较差,在中大尺寸产品上尤为明显。
发明内容
本公开实施例提供一种显示面板、显示装置,以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面,本公开实施例提供一种显示面板,包括显示区和位于显示区之外的边框区,显示面板包括:
基板,基板的一侧表面上设置有多个第一电极,基板还包括导电转接线,导电转接线在朝向第一电极的一侧具有彼此不交叠的第一连接表面和第二连接表面;
像素定义层,位于基板的设置有第一电极的一侧,像素定义层设置有多个开口,第一电极通过开口暴露,像素定义层还设置有第一过孔和第二过孔,第一连接表面的至少部分通过第一过孔暴露,第二连接表面的至少部分通过第二过孔暴露;
有机发光层,位于像素定义层的背离基板的一侧,有机发光层位于开口,所述有机发光层在所述基板上的正投影与所述第一过孔和所述第二过孔在所述基板上的正投影均不交叠;
第二电极,位于有机发光层的背离基板的一侧,至少一个所述开口在所述基板上的正投影位于第二电极在基板上的正投影范围内,第二电极通过第一过孔与第一连接表面搭接连接,第二过孔在基板上的正投影位于第二电极在基板上的正投影之外;
第一绝缘层,位于第二电极的背离基板的一侧,第一绝缘层位于显示区,第一绝缘层设置有第三过孔,第三过孔在基板上的正投影位于第二电极在基板上的正投影之外,第二连接表面的至少部分通过第三过孔暴露;
导电走线层,位于第一绝缘层的背离基板的一侧,导电走线层包括第一导电走线,第一导电走线通过第三过孔和第二过孔与第二连接表面搭接连接,第一导电走线与位于边框区的第一电源线连接。
在一个实施例中,导电转接线包括相互连接的第一转接线和第二转接线,第一转接线的延伸方向与第一导电走线的延伸方向平行,第二转接线在基板上的正投影与第一导电走线在基板上的正投影相交,第一连接表面位于第一转接线,第二连接表面位于第二转接线。
在一个实施例中,第一转接线的朝向第二电极一侧的表面通过第一过孔暴露,第二电极通过第一过孔与第一转接线的朝向第二电极一侧的表面搭接连接。
在一个实施例中,一个开口对应一个子像素区域,显示面板包括多个像素区域,像素区域包括多个子像素区域,第二电极在基板上的正投影至少包括一个像素区域。
在一个实施例中,导电走线还包括多条第二导电走线,第一导电走线沿第一方向延伸,第二导电走线沿第二方向延伸,多条第二导电走线与多条第一导电走线相互交叉形成多个窗口,每个窗口内设置有至少一个第二电极。
在一个实施例中,第二电极在基板上的正投影边界与位于第二电极内的子像素区域的边界之间的最小距离大于或等于30μm。
在一个实施例中,导电转接线在基板上的正投影边界与子像素区域的边界之间的最小距离大于或等于20μm。
在一个实施例中,
第一过孔在基板上的正投影位于第二电极在基板上的正投影内,第二电极在基板上的正投影边界与第一过孔在基板上的正投影边界之间的最小距离大于或等于30μm;和/或,
第三过孔在基板上的正投影边界与第二电极在基板上的正投影边界之间的距离大于或等于5μm。
在一个实施例中,
基板中设置有薄膜晶体管,导电转接线与薄膜晶体管中的源电极或漏电极同层设置;或者,
导电转接线与第一电极同层设置;或者,
基板包括基底、位于基底一侧的薄膜晶体管以及位于薄膜晶体管的背离基底一侧的第二绝缘层,导电转接线位于第二绝缘层的背离基底的一侧,基板还包括位于导电转接线的背离基底一侧的第三绝缘层,第一电极位于第三绝缘层的背离基底的一侧。
在一个实施例中,基板还包括第三导电走线,导电转接线还与第三导电走线连接,第三导电走线与第一电源线连接。
在一个实施例中,第三导电走线与导电转接线同层设置,第三导电走线的延伸方向与第一导电走线的延伸方向平行。
在一个实施例中,基板中设置有薄膜晶体管,导电转接线与薄膜晶体管中的源电极或漏电极同层设置,基板还包括栅线,第一转接线的延伸方向与栅线的延伸方向平行。
作为本公开实施例的第二方面,本公开实施例提供一种显示装置,包括本公开实施例中的显示面板。
本公开实施例的技术方案,在基板中设置导电转接线,第二电极通过第一过孔与导电转接线的第一连接表面连接,第一导电走线通过第三过孔和第二过孔与导电转接线的第二连接表面连接,从而,第二电极可以通过导电转接线和第一导电走线与第一电源线连接。相比于整面较薄的第二电极层,导电转接线和第一导电走线的阻抗更小,从而,第二电极通过导电转接线和第一导电走线与第一电源线连接,可以减小第二电极与第一电源线之间的阻抗,降低产品阻抗,提升产品的亮度均一性。另外,第三过孔在基板上的正投影位于第二电极在基板上的正投影之外,从而,第一绝缘层可以完全覆盖住第二电极并对第二电极进行保护,在刻蚀第一绝缘层来形成第三过孔过程中不会损伤第二电极,也就不会损伤OLED器件。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本公开的一些实施方式,而不应将其视为是对本公开范围的限制。
图1为本公开一实施例中显示面板的平面结构示意图;
图2为图1中的B-B在一个实施例中的截面示意图;
图3为图1中的A-A在一个实施例中的截面示意图;
图4A为图1中一个第二电极对应的平面示意图;
图4B为另一个实施例中一个第二电极对应的平面示意图;
图5为本公开另一个实施例中显示面板的平面结构示意图;
图6A为图5中的C-C截面示意图;
图6B为图5中的D-D截面示意图;
图7为本公开另一实施例中显示面板的平面结构示意图;
图8A为本公开一实施例显示面板中形成基板后的结构示意图;
图8B为本公开一实施例显示面板中形成第二电极后的结构示意图;
图8C为本公开一实施例显示面板中形成导电走线层后的结构示意图。
附图标记说明:
10、基板;11、第一电极;12、导电转接线;121、第一转接线;122、第二转接线;123、第三导电走线;131、源电极;132、漏电极;14、第三绝缘层;141、第四过孔;142、第五过孔;15、第二绝缘层;16、基底;17、层间绝缘层;21、像素定义层;210、开口;211、第一过孔;212、第二过孔;22、有机发光层;23、第二电极;24、第一绝缘层;241、第三过孔;251、第一导电走线;252、第二导电走线;26、第四绝缘层;27、第五绝缘层。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本公开的精神或范围的情况下,可通过各种不同方式修改所描述的实施例,不同的实施例在不冲突的情况下可以任意结合。因此,附图和描述被认为本质上是示例性的而非限制性的。
相关技术中采用辅助阴极来降低OLED显示面板中阴极的面内阻抗,从而减小产品压降。主要有两种方式:第一种,在基板中设置金属走线,阴极通过过孔与基板中的金属走线搭接连接,降低阴极阻抗;第二种,阴极上方设置有无机封装层,在无机封装层上设置金属走线,并在无机封装层开设过孔,金属走线通过过孔与阴极搭接连接,降低阴极阻抗。第一种方式中,基板中走线比较多,并且金属走线要设置在非子像素区域,使得金属走线面积受限。第二种方式中,为了实现金属走线与阴极的搭接连接,阴极需要通过过孔直接暴露,导致在形成过孔的刻蚀过程中损伤阴极层,造成OLED器件损伤。
为了解决OLED产品中阴极阻抗过大的问题,本公开实施例提供了一种显示面板。
图1为本公开一实施例中显示面板的平面结构示意图,图2为图1中的B-B在一个实施例中的截面示意图,图3为图1中的A-A在一个实施例中的截面示意图。如图1所示,显示面板包括显示区和位于显示区之外的边框区。显示面板还包括位于边框区的第一电源线Vss,第一电源线Vss可以围绕显示区设置。第一电源线Vss可以为基板10的阴极信号线,例如,第一电源线Vss的电压可以为-2V~-5V。
如图1、图2和图3所示,显示面板包括基板10,基板10的一侧表面上设置有多个第一电极11。基板10还包括导电转接线12,导电转接线12在朝向第一电极11的一侧具有第一连接表面和第二连接表面,第一连接表面和第二连接表面彼此不交叠。例如,如图2和图3中,第一电极11位于基板10的上侧表面,第一连接表面和第二连接表面均朝向上侧暴露,也就是说,在基板10中,第一连接表面和第二连接表面的上侧无遮挡膜层。
显示面板还包括像素定义层21,像素定义层21位于基板10的设置有第一电极11的一侧,像素定义层21设置有多个开口210。多个开口210可以与多个第一电极11一一对应。第一电极11通过对应的开口210暴露。像素定义层21还设置有第一过孔211和第二过孔212,第一连接表面的至少部分通过第一过孔211暴露,第二连接表面的至少部分通过第二过孔212暴露。第一过孔211和第二过孔212可以均位于开口210之外的区域。
显示面板还包括有机发光层22和第二电极23。有机发光层22位于第一电极11和像素定义层21的背离基板10的一侧。有机发光层22位于开口210。示例性地,有机发光层22可以覆盖第一电极11的暴露表面。有机发光层22在基板10上的正投影可以包括开口210在基板10上的正投影。有机发光层22在基板10上的正投影与第一过孔211和第二过孔212在基板10上的正投影均不交叠,也就是说,第一过孔211和第二过孔212在基板10上的正投影均位于有机发光层22在基板10上的正投影之外。
第二电极23位于有机发光层22的背离基板10的一侧,至少一个开口210在基板10上的正投影位于第二电极23在基板10上的正投影范围内。第二电极23在基板10上的正投影包括第一过孔211在基板10上的正投影,从而,第二电极23通过第一过孔211与第一连接表面搭接连接。第二过孔212在基板10上的正投影位于第二电极23在基板10上的正投影之外,这就使得,第二电极23不会通过第二过孔212与第二连接表面搭接连接。示例性地,OLED器件可以包括叠层设置的第一电极11、有机发光层22和第二电极23。第一电极11可以为OLED器件的阳极,第二电极23可以为OLED器件的阴极。
显示面板还包括第一绝缘层24和导电走线层。第一绝缘层24位于第二电极23的背离基板10的一侧。第一绝缘层24可以位于显示区。第一绝缘层24设置有第三过孔241,第三过孔241在基板10上的正投影位于第二电极23在基板10上的正投影之外。第二连接表面的至少部分通过第三过孔241暴露,也就是说,第二连接表面的至少部分通过第二过孔212和第三过孔241暴露。
导电走线层位于第一绝缘层24的背离基板10的一侧。导电走线层包括第一导电走线251,第一导电走线251通过第三过孔241和第二过孔212与第二连接表面搭接连接。第一导电走线251与位于边框区的第一电源线Vss连接,从而,第二电极23通过导电转接线12可以与第一导电走线251连接,进而与第一电源线Vss连接。
本公开实施例的显示面板,在基板10中设置导电转接线12,第二电极23通过第一过孔211与导电转接线12的第一连接表面连接,第一导电走线251通过第三过孔241和第二过孔212与导电转接线12的第二连接表面连接,从而,第二电极23可以通过导电转接线12和第一导电走线251与第一电源线Vss连接。相比于整面较薄的第二电极层,导电转接线12和第一导电走线251的阻抗更小,从而,第二电极23通过导电转接线12和第一导电走线251与第一电源线Vss连接,可以减小第二电极23与第一电源线Vss之间的阻抗,降低产品阻抗,提升产品的亮度均一性。
另外,第三过孔241在基板10上的正投影位于第二电极23在基板10上的正投影之外,从而,第一绝缘层24可以完全覆盖住第二电极23并对第二电极23进行保护,在刻蚀第一绝缘层24来形成第三过孔241过程中不会损伤第二电极23,也就不会损伤OLED器件。
在一个实施例中,导电转接线12的材料可以为导电材料,例如导电的金属材料、氧化铟锡材料、氧化铟锌材料等。如图1所示,导电转接线12可以包括相互连接的第一转接线121和第二转接线122。第一转接线121在基板10上的正投影与第一导电走线251在基板10上的正投影不交叠。第二转接线122在基板10上的正投影与第一导电走线251在基板10上的正投影相交。
示例性地,如图1所示,第一转接线121的延伸方向可以与第一导电走线251的延伸方向平行。第二转接线122在基板10上的正投影与第一导电走线251在基板10上的正投影相交。例如,在图1中,第二转接线122在基板10上的正投影可以与第一导电走线251在基板10上的正投影相垂直并相交。第一连接表面位于第一转接线121,从而,第二电极23可以通过第一连接表面与第一转接线121连接。第二连接表面位于第二转接线122,第二转接线122可以通过第二连接表面与第一导电走线251连接。这样的导电转接线12结构,容易形成彼此不交叠的第一连接表面和第二连接表面,并且更容易实现第二电极23与第一连接表面搭接连接而不会与第二连接表面搭接连接,降低工艺难度。
在一种实施方式中,如图2和图3所示,第一转接线121位于第一过孔211在基板上的正投影范围内,从而,第一转接线121的朝向第二电极23一侧的表面通过第一过孔211暴露,第二电极23通过第一过孔211与第一转接线121的朝向第二电极23一侧的表面搭接连接。这样的结构,第一转接线121的朝向第二电极23一侧的表面均为第一连接表面,第一连接表面可以全部通过第一过孔211暴露,可以增大第二电极23与第一转接线121的接触面积,进一步减小第二电极23与第一电源线Vss之间的阻抗,降低产品阻抗,进一步提升产品亮度均一性。
在一种实施方式中,如图3所示,第二过孔212在基板10上的正投影包括第二连接表面在基板10上的正投影,第三过孔241在基板10上的正投影可以包括第二过孔212在基板10上的正投影。从而,第二连接表面的全部可以与第一导电走线251连接,可以增大第一导电走线251与第二转接线122的接触面积,进一步减小第二电极23与第一电源线Vss之间的阻抗,降低产品阻抗,进一步提升产品亮度均一性。
在一种实施方式中,如图1所示,一个开口210对应一个子像素区域。显示面板可以包括多个像素区域,像素区域包括多个子像素区域。第二电极23在基板10上的正投影包括至少一个像素区域,也就是说,至少一个像素区域位于第二电极23在基板10上的正投影范围内。如果一个子像素区域对应一个第二电极23,那么显示面板中第二电极23的数量会与子像素的数量相同,第二电极23的面积比较小,会增大第二电极23的工艺难度。将第二电极23在基板10上的正投影设置为包括至少一个像素区域,可以增大第二电极23的面积,减少显示面板中第二电极23的数量,降低制备第二电极23的工艺难度。并且,位于同一个像素区域中的各子像素对应同一个第二电极23,使得同一个像素中各子像素的亮度一致,提高了像素的亮度均一性,有利于提高整个显示区的亮度均一性。
图4A为图1中一个第二电极对应的平面示意图,图4B为另一个实施例中一个第二电极对应的平面示意图。在一种实施方式中,如图4A所示,第二电极23在基板10上的正投影包括一个像素区域。像素区域内设置有第一子像素R、第二子像素G和第三子像素B。
在一个实施例中,如图4A所示,第二电极23在基板10上的正投影边界与位于第二电极23内的子像素区域的边界之间的最小距离d大于或等于30μm。例如,在图4A中,第二电极23在基板10上的正投影边界中,第二电极23的上边界与第一子像素R的上边界和第三子像素B的上边界之间的距离大于或等于30μm;第二电极23的右边界与第三子像素B的右边界之间的距离大于或等于30μm;第二电极23的左边界与第一子像素R的左边界和第二子像素G的左边界之间的距离大于或等于30μm;第二电极23的下边界与第二子像素G的下边界和第三子像素B的下边界之间的距离大于或等于30μm。可以理解的是,在形成第二电极23的制程中,存在制程误差。通过将d设置为大于或等于30μm,可以保证形成的第二电极23覆盖像素区域内的各子像素,避免制程误差的影响。
在一个实施例中,如图4A所示,导电转接线12在基板10上的正投影边界与子像素区域的边界之间的最小距离a大于或等于20μm。例如,在图4A中,第二转接线122位于第一转接线121的远离子像素区域的一侧,导电转接线12在基板10上的正投影边界与子像素区域的边界之间的最小距离a为第一转接线121的上边界与第三子像素B的下边界之间的距离,或者,导电转接线12在基板10上的正投影边界与子像素区域的边界之间的最小距离a为第一转接线121的上边界与第二子像素G的下边界之间的距离。这样的设置,可以避免制程误差导致的有机发光层22覆盖到第一转接线121位置,保证有机发光层22可以避让第一转接线121。
在一个实施例中,如图4A所示,第一过孔211在基板10上的正投影位于第二电极23在基板10上的正投影内。第二电极23在基板10上的正投影边界与第一过孔211在基板10上的正投影边界之间的最小距离大于或等于30μm。示例性地,如图4A所示,第一转接线121的朝向第二电极23一侧的表面均为第一连接表面,第二电极23通过第一过孔211与第一连接表面的全部搭接连接时,第二电极23在基板10上的正投影边界与第一过孔211在基板10上的正投影边界之间的最小距离即为第二电极23的下边界与第一转接线121的下边界之间的距离e,距离e大于或等于30μm。这样的方式,可以包括第二电极23可以覆盖第一过孔211,进而保证第二电极23可以与通过第二过孔212暴露的第一连接表面全部搭接连接,降低第二电极23与导电转接线12之间的接触电阻。
在一种实施方式中,如图4A所示,第二过孔212在基板10上的正投影边界与第二电极23在基板10上的正投影边界之间的最小距离大于或等于5μm。在图4A中,第二过孔212在基板10上的正投影边界与第二电极23在基板10上的正投影边界之间的最小距离为第二过孔212的上边界与第二电极23的下边界之间的距离f,距离f大于或等于5μm。将第二过孔212在基板10上的正投影边界与第二电极23在基板10上的正投影边界之间的最小距离设置为大于或等于5μm,可以保证在刻蚀形成第三过孔241时不会损伤到第二电极23。
第一转接线121的宽度b即第一转接线121在垂直于其延伸方向上的尺寸可以为2.5~3.5μm,例如,b可以为3μm。第一转接线121的长度可以与像素的尺寸相等,例如,第一转接线121的左边界与第一子像素R或第二子像素G的左边界齐平,第一转接线121的有边界可以与第三子像素B的右边界齐平。
需要说明的是,图1和图4A中示出的像素区域中子像素的排布呈“品”字型,可以理解的是,像素区域中子像素的排布方式可以根据需要设置,并不限于“品”字型。
在一个实施例中,显示面板包括多个像素区域,导电转接线12在基板上的正投影位于相邻的像素区域之间,且靠近一侧的像素区域。例如,在图1中,导电转接线12在基板上的正投影位于同一列中相邻的两个像素区域之间;导电转接线12可以靠近第一转接线121朝向的像素区域。例如,在图1中,第一转接线121朝向上侧的像素区域,因此,导电转接线12靠近上侧的像素区域,有利于实现上侧的像素区域对应的第二电极与第一转接线的搭接连接。
在一个实施例中,如图1和图4A、图4B所示,像素区域设置有第一子像素R、第二子像素G和第三子像素B。在像素区域中,第一子像素R和第二子像素G沿列方向排布,第三子像素B位于第一子像素R和第二子像素G的同一侧。导电转接线12位于第二子像素G的远离第一子像素R的一侧,例如在图4A中,第一子像素R位于第二子像素G的上侧,导电转接线12位于第二子像素G的下侧。
在一个实施例中,第二转接线122与第一转接线121的一端连接。示例性地,如图4A所示,第二转接线122与第一转接线121的一端垂直连接,从而,导电转接线12呈“L”形。
在另一个实施例中,第二转接线122与第一转接线121的非端点位置连接。示例性地,如图4B所示,第二转接线122与第一转接线121的非端点位置垂直连接,从而,导电转接线12呈“T”形。
在一个实施例中,如图2所示,第三过孔241与第二过孔212在基板10上的正投影重合。
如图1所示,导电走线还可以包括第二导电走线252,第一导电走线251沿第一方向X延伸,第二导电走线252可以沿第二方向Y延伸。第二导电走线252与位于边框区的第一电源线Vss连接。示例性地,第二方向Y可以与第一方向X相垂直。在图1所示实施例中,第一方向X可以为行方向,第二方向Y可以为列方向。第二导电走线252可以位于相邻的像素区域之间。第一导电走线251的数量为多条,多条第一导电走线251沿第二方向排布。第二导电走线252的数量为多条,多条第二导电走线252沿第一方向排布。多条第二导电走线252与多条第一导电走线251相互交叉连接,并形成多个窗口。每个窗口内设置有至少一个第二电极23。每个第二电极23与对应的导电转接线12连接。第一导电走线251与同一行中各第二电极23对应的导电转接线12均连接。这种结构的导电走线,第一导电走线251和第二导电走线252均位于相邻的像素区域之间,不会影响显示,并且网格状的导电走线增大了导电走线的数量,进一步降低了第二电极23与第一电源线Vss之间的连接阻抗。
需要说明的是,图1中,一个窗口内设置有一个第二电极23,在其它实施例中,一个窗口内可以设置两个或更多个第二电极23。
在一个实施例中,导电转接线12可以与第一电极11同层设置。那么,在形成像素定义层21之前,导电转接线12的上表面均暴露,第一连接表面可以为导电转接线12上表面的一部分,第二连接表面可以为导电转接线12上表面的另一部分。
示例性地,导电转接线12可以与第一电极11同层设置,可以理解为,导电转接线12可以与第一电极11通过一次工艺形成,也就是说,在形成第一电极11的同时形成导电转接线12。
导电转接线12可以与第一电极11同层设置,还可以理解为,导电转接线12的和第一电极11设置在同一个膜层的表面上,导电转接线12可以位于第一电极11之外的区域,导电转接线12与第一电极11可以采用不同的工艺形成,导电转接线12的材质可以与第一电极11的材质不相同。
在一个实施例中,如图2所示,基板10中设置有薄膜晶体管,导电转接线12可以与薄膜晶体管中的源电极131或漏电极132同层设置。示例性地,导电转接线12与源电极131和漏电极132通过一次工艺形成,从而导电转接线12的设置不会增加基板10的掩膜数量。基板10还可以包括位于薄膜晶体管例如源电极131和漏电极132上方的第三绝缘层14。示例性地,第三绝缘层14的材质可以为树脂材料,从而,第三绝缘层14可以形成平坦膜层。第三绝缘层14可以设置互不交叠的第四过孔141和第五过孔142,导电转接线12通过第四过孔141暴露的表面可以为第一连接表面,导电转接线12通过第五过孔142暴露的表面可以为第二连接表面。
示例性地,在导电转接线12与薄膜晶体管中的源电极131或漏电极132同层设置的情况下,导电转接线12的第一转接线121的延伸方向可以根据需要设置。例如,第一转接线121的延伸方向可以与基板10中栅线的延伸方向相平行。第一导电走线251的延伸方向可以与基板10中栅线的延伸方向相平行。
在其它实施例中,导电转接线12还可以与薄膜晶体管的栅电极同层设置。通过在栅金属层上方的绝缘层上开设过孔,同样可以实现第二电极23与导电转接线12搭接连接,第一导电走线251与导电转接线12搭接连接。
图5为本公开另一个实施例中显示面板的平面结构示意图,图6A为图5中的C-C截面示意图;图6B为图5中的D-D截面示意图。在一个实施例中,如图2和图6A所示,基板10可以包括基底16以及位于基底16一侧的薄膜晶体管。在图6A中,基板10还可以包括位于薄膜晶体管的背离基底16一侧的第二绝缘层15,导电转接线12位于第二绝缘层15的背离基底16的一侧。基板10还包括位于导电转接线12的背离基底16一侧的第三绝缘层14,第一电极11位于第三绝缘层14的背离基底16的一侧。第三绝缘层14的材质可以为树脂材料,从而,第三绝缘层14可以形成平坦膜层。第二绝缘层15的材质可以为氮化硅、氧化硅、氮氧化硅或树脂中的一种。这样的结构,导电转接线12设置在一个独立的金属层中,可以根据需要设置导电转接线12的形状和尺寸。
在一个实施例中,如图5和图6B所示,基板10还可以包括第三导电走线123,导电转接线12还可以与第三导电走线123连接,第三导电走线123与第一电源线Vss连接。这样的方式,可以进一步降低第二电极23与第一电源线Vss之间的阻抗,进一步提高亮度均一性。
示例性地,如图5和图6B所示,第三导电走线123可以与导电转接线12同层设置。例如,第三导电走线123可以与导电转接线12通过一次工艺形成。第三导电走线123的延伸方向可以与第一导电走线251的延伸方向平行。示例性地,第一转接线121可以为第三导电走线123的一部分。在图5和图6A所示实施例时,第三导电走线123的延伸方向可以根据需要设置。在显示面板B-B截面采用图2所示实施例时,第三导电走线123要避让显示面板的数据线(Data线)。
在一个实施例中,如图2和图6A所示,显示面板还可以包括第四绝缘层26和第五绝缘层27,第四绝缘层26可以位于第一绝缘层24和导电走线层的背离基板10的一侧。第四绝缘层26的材质可以为有机材料。第五绝缘层27位于第四绝缘层26的背离基板10的一侧,第五绝缘层27的材质可以为无机材料。从而,第一绝缘层24、第四绝缘层26和第五绝缘层27可以形成封装层,对显示面板中的OLED器件进行保护。
图7为本公开另一实施例中显示面板的平面结构示意图。在图7所示实施例中,第一方向X可以为列方向,第二方向Y可以为行方向。导电转接线12在基板上的正投影位于同一行中相邻的两个像素区域之间。
在示例性实施例中,第一绝缘层24、第五绝缘层27和层间绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。第二绝缘层15和第三绝缘层14可以采用树脂材料。栅电极、源电极、漏电极、导电走线可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Ti/Al/Ti等。像素界定层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。薄膜晶体管的有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料,即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
下面通过图2所示显示面板的制备过程进一步说明本公开实施例的技术方案。可以理解的是,本文中所说的“图案化”,当图案化的材质为无机材质或金属时,“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺,当图案化的材质为有机材质时,“图案化”包括掩模曝光、显影等工艺,本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
在基底16的一侧形成薄膜晶体管。形成薄膜晶体管的源电极131和漏电极132的过程可以包括:在层间绝缘层17的背离基底16的一侧沉积源漏金属层;对源漏金属层进行图案化处理,形成源电极131、漏电极132和导电转接线12,如图8A所示,图8A为本公开一实施例显示面板中形成基板后的结构示意图。
在薄膜晶体管的背离基底16的一侧形成第二绝缘层15,第二绝缘层15设置有第四过孔141和第五过孔142,导电转接线12通过第四过孔141暴露的部分为第一连接表面,导电转接线12通过第五过孔142暴露的部分为第二连接表面,如图8A所示。
在第二绝缘层15的背离基底16的一侧形成多个第一电极11。
在第一电极11的背离基板10的一侧形成像素定义层21,如图8B所示,图8B为本公开一实施例显示面板中形成第二电极后的结构示意图。像素定义层21设置有多个开口210,第一电极11通过开口210暴露。像素定义层21还设置有第一过孔211和第二过孔212,第一连接表面的至少部分通过第一过孔211暴露,第二连接表面的至少部分通过第二过孔212暴露。示例性地,第一过孔211在基底16上的正投影与第四过孔141在基底16上的正投影重合;第二过孔212在基底16上的正投影与第五过孔142在基底16上的正投影重合。
在像素定义层21的背离基板10的一侧形成有机发光层22,有机发光层22位于开口210,有机发光层22避让第一过孔211和第二过孔212,如图8B所示。
在有机发光层22的背离基板10的一侧形成第二电极23,第二电极23在基板10上的正投影至少包括一个开口210在基板10上的正投影。第二电极23通过第一过孔211与第一连接表面搭接连接,第二过孔212在基板10上的正投影位于第二电极23在基板10上的正投影之外,如图8B所示。
在第二电极23的背离基板10的一侧形成第一绝缘层24,第一绝缘层24位于显示区,第一绝缘层24设置有第三过孔241,第三过孔241在基板10上的正投影位于第二电极23在基板10上的正投影之外,第二连接表面的至少部分通过第三过孔241暴露,如图8C所示,图8C为本公开一实施例显示面板中形成导电走线层后的结构示意图。
在第一绝缘层24的背离基板10的一侧形成导电走线层,导电走线层包括第一导电走线251,第一导电走线251通过第三过孔241和第二过孔212与第二连接表面搭接连接,第一导电走线251与位于边框区的第一电源线连接,如图8C所示。
基于前述实施例的发明构思,本公开实施例还提供了一种显示装置,该显示装置包括采用前述实施例的显示面板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开的技术方案,在基板中设置导电转接线,第二电极通过第一过孔与导电转接线的第一连接表面连接,第一导电走线通过第三过孔和第二过孔与导电转接线的第二连接表面连接,从而,第二电极可以通过导电转接线和第一导电走线与第一电源线Vss连接。相比于整面较薄的第二电极层,导电转接线和第一导电走线的阻抗更小,从而,第二电极通过导电转接线和第一导电走线与第一电源线Vss连接,可以减小第二电极与第一电源线Vss之间的阻抗,降低产品阻抗,提升产品的亮度均一性。
在本说明书的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本公开。此外,本公开可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (13)
1.一种显示面板,其特征在于,包括显示区和位于所述显示区之外的边框区,所述显示面板包括:
基板,所述基板的一侧表面上设置有多个第一电极,所述基板还包括导电转接线,所述导电转接线在朝向所述第一电极的一侧具有彼此不交叠的第一连接表面和第二连接表面;
像素定义层,位于所述基板的设置有所述第一电极的一侧,所述像素定义层设置有多个开口,所述第一电极通过所述开口暴露,所述像素定义层还设置有第一过孔和第二过孔,所述第一连接表面的至少部分通过所述第一过孔暴露,所述第二连接表面的至少部分通过所述第二过孔暴露;
有机发光层,位于所述像素定义层的背离所述基板的一侧,所述有机发光层位于所述开口,所述有机发光层在所述基板上的正投影与所述第一过孔和所述第二过孔在所述基板上的正投影均不交叠;
第二电极,位于所述有机发光层的背离所述基板的一侧,至少一个所述开口在所述基板上的正投影位于所述第二电极在所述基板上的正投影范围内,所述第二电极通过所述第一过孔与所述第一连接表面搭接连接,所述第二过孔在所述基板上的正投影位于所述第二电极在所述基板上的正投影之外;
第一绝缘层,位于所述第二电极的背离所述基板的一侧,所述第一绝缘层设置有第三过孔,所述第三过孔在所述基板上的正投影位于所述第二电极在所述基板上的正投影之外,所述第二连接表面的至少部分通过所述第三过孔暴露;
导电走线层,位于所述第一绝缘层的背离所述基板的一侧,所述导电走线层包括第一导电走线,所述第一导电走线通过所述第三过孔和所述第二过孔与所述第二连接表面搭接连接,所述第一导电走线与位于所述边框区的第一电源线连接。
2.根据权利要求1所述的显示面板,其特征在于,所述导电转接线包括相互连接的第一转接线和第二转接线,所述第一转接线的延伸方向与所述第一导电走线的延伸方向平行,所述第二转接线在所述基板上的正投影与所述第一导电走线在所述基板上的正投影相交,所述第一连接表面位于所述第一转接线,所述第二连接表面位于所述第二转接线。
3.根据权利要求2所述的显示面板,其特征在于,所述第一转接线的朝向所述第二电极一侧的表面通过所述第一过孔暴露,所述第二电极通过所述第一过孔与所述第一转接线的朝向所述第二电极一侧的表面搭接连接。
4.根据权利要求1-3中任一项所述的显示面板,其特征在于,一个所述开口对应一个子像素区域,所述显示面板包括多个像素区域,所述像素区域包括多个子像素区域,所述第二电极在所述基板上的正投影至少包括一个所述像素区域。
5.根据权利要求4所述的显示面板,其特征在于,所述导电走线层还包括多条第二导电走线,所述第一导电走线沿第一方向延伸,所述第二导电走线沿第二方向延伸,多条所述第二导电走线与多条所述第一导电走线相互交叉形成多个窗口,每个所述窗口内设置有至少一个所述第二电极。
6.根据权利要求4所述的显示面板,其特征在于,所述第二电极在所述基板上的正投影边界与位于所述第二电极内的所述子像素区域的边界之间的最小距离大于或等于30μm。
7.根据权利要求4所述的显示面板,其特征在于,所述导电转接线在所述基板上的正投影边界与所述子像素区域的边界之间的最小距离大于或等于20μm。
8.根据权利要求4所述的显示面板,其特征在于,
所述第一过孔在所述基板上的正投影位于所述第二电极在所述基板上的正投影内,所述第二电极在所述基板上的正投影边界与所述第一过孔在所述基板上的正投影边界之间的最小距离大于或等于30μm;和/或,
所述第三过孔在所述基板上的正投影边界与所述第二电极在所述基板上的正投影边界之间的距离大于或等于5μm。
9.根据权利要求1所述的显示面板,其特征在于,
所述基板中设置有薄膜晶体管,所述导电转接线与所述薄膜晶体管中的源电极或漏电极同层设置;或者,
所述导电转接线与所述第一电极同层设置;或者,
所述基板包括基底、位于所述基底一侧的薄膜晶体管以及位于所述薄膜晶体管的背离所述基底一侧的第二绝缘层,所述导电转接线位于所述第二绝缘层的背离所述基底的一侧,所述基板还包括位于所述导电转接线的背离所述基底一侧的第三绝缘层,所述第一电极位于所述第三绝缘层的背离所述基底的一侧。
10.根据权利要求1所述的显示面板,其特征在于,所述基板还包括第三导电走线,所述导电转接线还与所述第三导电走线连接,所述第三导电走线与所述第一电源线连接。
11.根据权利要求10所述的显示面板,其特征在于,所述第三导电走线与所述导电转接线同层设置,所述第三导电走线的延伸方向与所述第一导电走线的延伸方向平行。
12.根据权利要求2所述的显示面板,其特征在于,所述基板中设置有薄膜晶体管,所述导电转接线与所述薄膜晶体管中的源电极或漏电极同层设置,所述基板还包括栅线,所述第一转接线的延伸方向与所述栅线的延伸方向平行。
13.一种显示装置,其特征在于,包括权利要求1-12中任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310128409.0A CN115955881A (zh) | 2023-02-07 | 2023-02-07 | 显示面板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310128409.0A CN115955881A (zh) | 2023-02-07 | 2023-02-07 | 显示面板、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115955881A true CN115955881A (zh) | 2023-04-11 |
Family
ID=87297017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310128409.0A Pending CN115955881A (zh) | 2023-02-07 | 2023-02-07 | 显示面板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115955881A (zh) |
-
2023
- 2023-02-07 CN CN202310128409.0A patent/CN115955881A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714707B2 (en) | Organic light-emitting display apparatus and fabrication method thereof | |
CN109671739B (zh) | 大面积有机发光二极管显示器 | |
CN109192878B (zh) | 柔性oled显示面板 | |
CN109979964B (zh) | 顶部发光有机发光二极管显示器 | |
US20240179940A1 (en) | Display substrate and preparation method thereof, and display device | |
US11914811B2 (en) | Display substrate and preparation method therefor, and display device | |
KR20160062646A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR101719372B1 (ko) | 반사 전극을 구비한 유기전계발광 표시장치 제조 방법 | |
US20120050235A1 (en) | Organic electroluminescence emitting display and method of manufacturing the same | |
CN110718571A (zh) | 显示基板及其制备方法、显示装置 | |
US20240130175A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US20240196721A1 (en) | Display panel and display device | |
KR102595445B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
US10522780B2 (en) | Organic light emitting display device | |
CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
CN110752247A (zh) | 显示面板及其制备方法 | |
US12010876B2 (en) | Display substrate and manufacturing method thereof, and display device | |
CN110416274B (zh) | 一种基板及其制备方法和oled显示面板 | |
CN210467845U (zh) | 显示面板 | |
US20220310752A1 (en) | Display Substrate and Display Apparatus | |
US20240016017A1 (en) | Display panel and method for manufacturing same | |
US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device | |
US20220399433A1 (en) | Display Substrate and Display Apparatus | |
CN110690256B (zh) | 一种柔性tft基板及其制造方法 | |
CN115955881A (zh) | 显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |