CN113327543B - 显示基板及其驱动方法、显示装置 - Google Patents

显示基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN113327543B
CN113327543B CN202110592174.1A CN202110592174A CN113327543B CN 113327543 B CN113327543 B CN 113327543B CN 202110592174 A CN202110592174 A CN 202110592174A CN 113327543 B CN113327543 B CN 113327543B
Authority
CN
China
Prior art keywords
electrode
light
light emitting
control
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110592174.1A
Other languages
English (en)
Other versions
CN113327543A (zh
Inventor
胡耀
王晓宵
冉启福
李若湘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110592174.1A priority Critical patent/CN113327543B/zh
Publication of CN113327543A publication Critical patent/CN113327543A/zh
Application granted granted Critical
Publication of CN113327543B publication Critical patent/CN113327543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及多个第二发光元件。衬底基板具有显示区域，显示区域包括：第一显示区以及第二显示区，第一显示区位于第二显示区的至少一侧。多个第一像素电路位于显示区域。多个第一发光元件位于第一显示区。多个第二发光元件位于第二显示区。至少一个第一像素电路与至少一个第一发光元件和至少一个第二发光元件连接，第一像素电路配置为分时向第一发光元件和第二发光元件提供驱动信号。

Description

显示基板及其驱动方法、显示装置
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及其驱动方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及其驱动方法、显示装置。
一方面，本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及多个第二发光元件。衬底基板具有显示区域，显示区域包括：第一显示区以及第二显示区，第一显示区位于第二显示区的至少一侧。多个第一像素电路位于显示区域。多个第一发光元件位于第一显示区。多个第二发光元件位于第二显示区。至少一个第一像素电路与至少一个第一发光元件和至少一个第二发光元件连接，第一像素电路配置为分时向第一发光元件和第二发光元件提供驱动信号。
在一些示例性实施方式中，所述第一像素电路包括：控制子电路和第一发光控制子电路；所述控制子电路通过第一导电线与第一发光控制子电路连接。所述控制子电路位于所述第一显示区，并与所述第一发光元件连接。所述第一发光控制子电路位于所述第二显示区，并与所述第二发光元件连接。
在一些示例性实施方式中，所述控制子电路包括：驱动控制子电路和第二发光控制子电路；所述驱动控制子电路与第二发光控制子电路连接，所述驱动控制子电路通过所述第一导电线与第一发光控制子电路连接。所述驱动控制子电路，配置为在第一发光控制线、第一复位线以及扫描线的控制下，分时提供第一驱动信号和第二驱动信号。所述第二发光控制子电路，配置为在第二发光控制线的控制下，向所述第一发光元件提供第一驱动信号。所述第一发光控制子电路，配置为在第三发光控制线的控制下，向所述第二发光元件提供第二驱动信号。
在一些示例性实施方式中，所述驱动控制子电路包括：驱动晶体管、数据写入晶体管、阈值补偿晶体管、第一复位晶体管、第一发光控制晶体管和第一存储电容。所述驱动晶体管的控制极与第一节点连接，第一极与第二节点连接，第二极与第三节点连接。所述阈值补偿晶体管的控制极与扫描线连接，第一极与第一节点连接，第二极与第三节点连接。所述数据写入晶体管的控制极与扫描线连接，第一极与数据线连接，第二极与第二节点连接。所述第一复位晶体管的控制极与第一复位线连接，第一极与第一初始电压线连接，第二极与第一节点连接。所述第一发光控制晶体管的控制极与第一发光控制线连接，第一极与第一电源线连接，第二极与第二节点连接。所述第一存储电容的第一电极与第一电源线连接，第二电极与第一节点连接。
在一些示例性实施方式中，所述第二发光控制子电路，包括：第二复位晶体管、第二发光控制晶体管和第二存储电容。所述第二复位晶体管的控制极与第二复位线连接，第一极与第二初始电压线连接，第二极与第四节点连接。所述第二发光控制晶体管的控制极与第二发光控制线连接，第一极与第三节点连接，第二极与第四节点连接。所述第二存储电容的第一电极与第二初始电压线连接，第二电极与第四节点连接。所述第四节点与第一发光元件的第一电极连接，第一发光元件的第二电极与第二电源线连接。
在一些示例性实施方式中，所述第一发光控制子电路包括：第三复位晶体管、第三发光控制晶体管和第三存储电容。所述第三复位晶体管的控制极与复位线连接，第一极与第三初始电压线连接，第二极与第五节点连接。所述第三发光控制晶体管的控制极与第三发光控制线连接，第一极与第三节点，第二极与第五节点。所述第三存储电容的第一电极与第三初始电压线连接，第二电极与第五节点连接。所述第五节点与第二发光元件的第一电极连接，第二发光元件的第二电极与第二电源线连接。
在一些示例性实施方式中，所述第一像素电路位于第一显示区，所述第一像素电路与第一发光元件连接，且所述第一像素电路通过第二导电线与所述第二显示区的第二发光元件连接。
在一些示例性实施方式中，所述显示区域还包括：第三显示区，所述第三显示区位于所述第二显示区的至少一侧，且所述第一显示区位于第三显示区和第二显示区之间。所述第三显示区设置有多个第二像素电路和多个第三发光元件。至少一个第二像素电路与至少一个第三发光元件连接，且所述第二像素电路在衬底基板上的正投影和所述第三发光元件在衬底基板上的正投影存在交叠。
另一方面，本公开实施例提供一种显示基板的驱动方法，应用于如上所述的显示基板，所述驱动方法包括：在一帧时间段的第一子阶段内，第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第一驱动信号，并在第二发光控制线的控制下，向第一发光元件提供第一驱动信号；在一帧时间段的第二子阶段内，所述第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第二驱动信号，并在第三发光控制线的控制下，向第二发光元件提供第二驱动信号。
另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
在一些示例性实施方式中，所述显示装置还包括：感光传感器，位于所述显示基板的一侧，所述感光传感器在所述显示基板上的正投影与所述显示基板的第二显示区存在交叠。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的显示基板的平面示意图；
图2为本公开至少一实施例的显示基板的显示区域的结构示意图；
图3为本公开至少一实施例的第一像素电路的结构示意图；
图4为本公开至少一实施例的第一像素电路的等效电路图；
图5为图4所示的第一像素电路的工作时序图；
图6为本公开至少一实施例的第二像素电路的等效电路图；
图7为图6所示的第二像素电路的工作时序图；
图8为本公开至少一实施例的发光控制线的连接示意图；
图9为本公开至少一实施例的显示区域的另一结构示意图；
图10为本公开至少一实施例的显示基板的另一平面示意图；
图11为本公开至少一实施例的显示区域的另一示意图；
图12为本公开至少一实施例的显示装置的示意图。
具体实施方式
下文将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为一种或多种形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。其中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有一种或多种功能的元件等。
在本公开中，晶体管是指至少包括栅电极(栅极)、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏极)与源电极(源电极端子、源区域或源极)之间具有沟道区，并且电流能够流过漏电极、沟道区以及源电极。在本公开中，沟道区是指电流主要流过的区域。
在本公开中，为区分晶体管除栅电极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源电极或者漏电极，第二极可以为漏电极或源电极，另外，将晶体管的栅电极称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。
在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，可以包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，可以包括85°以上且95°以下的角度的状态。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。
本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件和多个第二发光元件。衬底基板具有显示区域，显示区域包括：第一显示区以及第二显示区，第一显示区位于第二显示区的至少一侧。多个第一像素电路位于显示区域。多个第一发光元件位于第一显示区。多个第二发光元件位于第二显示区。至少一个第一像素电路与至少一个第一发光元件和至少一个第二发光元件连接，第一像素电路配置为分时向第一发光元件和第二发光元件提供驱动信号。
本实施例提供的显示基板，采用第一像素电路分时驱动位于第一显示区的第一发光元件和位于第二显示区的第二发光元件，可以在确保第二显示区的透光率的基础上，实现显示区域的分辨率一致性。
在一些示例性实施方式中，第一像素电路包括：控制子电路和第一发光控制子电路；控制子电路通过第一导电线与第一发光控制子电路连接。控制子电路位于第一显示区，并与第一发光元件连接。第一发光控制子电路位于第二显示区，并与第二发光元件连接。在本示例性实施方式中，第一像素电路的一部分位于第一显示区，另一部分位于第二显示区，可以避免改变非透光显示区的像素版图，保证显示区域的分辨率一致性。
在一些示例性实施方式中，控制子电路包括：驱动控制子电路和第二发光控制子电路。驱动控制子电路与第二发光控制子电路连接，驱动控制子电路通过第一导电线与第一发光控制子电路连接。驱动控制子电路，配置为在第一发光控制线、第一复位线以及扫描线的控制下，分时提供第一驱动信号和第二驱动信号。第二发光控制子电路，配置为在第二发光控制线的控制下，向第一发光元件提供第一驱动信号。第一发光控制子电路，配置为在第三发光控制线的控制下，向第二发光元件提供第二驱动信号。
在一些示例性实施方式中，驱动控制子电路包括：驱动晶体管、数据写入晶体管、阈值补偿晶体管、第一复位晶体管、第一发光控制晶体管和第一存储电容。驱动晶体管的控制极与第一节点连接，第一极与第二节点连接，第二极与第三节点连接。阈值补偿晶体管的控制极与扫描线连接，第一极与第一节点连接，第二极与第三节点连接。数据写入晶体管的控制极与扫描线连接，第一极与数据线连接，第二极与第二节点连接。第一复位晶体管的控制极与第一复位线连接，第一极与第一初始电压线连接，第二极与第一节点连接。第一发光控制晶体管的控制极与第一发光控制线连接，第一极与第一电源线连接，第二极与第二节点连接。第一存储电容的第一电极与第一电源线连接，第二电极与第一节点连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，第二发光控制子电路，包括：第二复位晶体管、第二发光控制晶体管和第二存储电容。第二复位晶体管的控制极与第二复位线连接，第一极与第二初始电压线连接，第二极与第四节点连接。第二发光控制晶体管的控制极与第二发光控制线连接，第一极与第三节点连接，第二极与第四节点连接。第二存储电容的第一电极与第二初始电压线连接，第二电极与第四节点连接。第四节点与第一发光元件的第一电极连接，第一发光元件的第二电极与第二电源线连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一发光控制子电路包括：第三复位晶体管、第三发光控制晶体管和第三存储电容。第三复位晶体管的控制极与复位线连接，第一极与第三初始电压线连接，第二极与第五节点连接。第三发光控制晶体管的控制极与第三发光控制线连接，第一极与第三节点，第二极与第五节点。第三存储电容的第一电极与第三初始电压线连接，第二电极与第五节点连接。第五节点与第二发光元件的第一电极连接，第二发光元件的第二电极与第二电源线连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一像素电路位于第一显示区，第一像素电路与第一发光元件连接，且第一像素电路通过第二导电线与第二显示区的第二发光元件连接。本示例性实施方式中，通过将第一像素电路设置在第一显示区，在第二显示区仅设置第二发光元件，可以确保第二显示区具有较佳的透光率。
在一些示例性实施方式中，显示区域还包括：第三显示区。第三显示区位于第二显示区的至少一侧，且第一显示区位于第三显示区和第二显示区之间。第三显示区设置有多个第二像素电路和多个第三发光元件。至少一个第二像素电路与至少一个第三发光元件连接，且第二像素电路在衬底基板上的正投影和第三发光元件在衬底基板上的正投影存在交叠。
下面通过一些示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的示意图。在一些示例性实施方式中，如图1所示，显示基板包括：显示区域AA和位于显示区域AA外围的周边区域BB。显示区域AA包括：第一显示区R1、第二显示区R2和第三显示区R3。第一显示区R1和第三显示区R3位于第二显示区R2的至少一侧。第一显示区R1位于第二显示区R2和第三显示区R3之间。例如，图1示出的第二显示区R2位于显示基板的顶部正中间位置，第二显示区R2的一侧与周边区域BB相邻，相对的另一侧与第一显示区R1相邻，其余两侧由第三显示区R3包围。然而，本实施例对此并不限定。例如，第二显示区R2可以位于显示基板的左上角位置或右上角位置等其他位置。例如，第一显示区R1可以位于第二显示区R2的一侧并与周边区域BB相邻。又如，第一显示区R1可以包围第二显示区R2，第三显示区R3可以包围第二显示区R2。
在一些示例性实施方式中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区R1和第二显示区R2可以均为矩形。然而，本实施例对此并不限定。例如，第一显示区R1和第二显示区R2的形状可以不同。例如，第二显示区R2可以为圆形或椭圆形等其他形状。
在一些示例性实施方式中，第二显示区R2可以为透光显示区。例如，感光传感器(如，摄像头)等硬件在显示基板上的正投影可以位于显示基板的第二显示区R2内。本示例的显示基板无需打孔，在确保显示基板实用性的前提下，可以使真全面屏成为可能。
在一些示例性实施方式中，显示基板可以包括设置在衬底基板上的多个子像素，至少一个子像素包括像素电路和发光元件。像素电路配置为驱动发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。例如，发光元件可以为有机发光二极管(OLED)，发光元件在其对应的像素电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。
图2为本公开至少一实施例的显示基板的显示区域的结构示意图。在一些示例性实施方式中，如图2所示，显示基板包括：位于显示区域AA的多个第一像素电路、位于第一显示区R1的多个第一发光元件20、位于第二显示区R2的多个第二发光元件40、位于第三显示区R3的多个第二像素电路30和多个第三发光元件60。至少一个第一像素电路包括：控制子电路101和第一发光控制子电路102。控制子电路101位于第一显示区R1，并与第一发光元件20连接，控制子电路101配置为给所连接的第一发光元件20提供驱动信号，以驱动第一发光元件20发光。控制子电路101在衬底基板上的正投影与所连接的第一发光元件20在衬底基板上的正投影至少部分交叠。第一发光控制子电路102位于第二显示区R2，并与第二发光元件40连接，第一发光控制子电路102配置为给所连接的第二发光元件40提供驱动信号，以驱动第二发光元件40发光。第一发光控制子电路102在衬底基板上的正投影与所连接的第二发光元件40在衬底基板上的正投影至少部分交叠。位于第一显示区R1的控制子电路101可以通过第一导电线L1与位于第二显示区R2的第一发光控制子电路102连接。在一些示例中，第一导电线L1可以采用透明导电材料制备。例如，第一导电线L1可以采用导电氧化物材料制作。例如，导电氧化物材料可以包括氧化铟锡(ITO)，但不限于此。第一导电线L1的一端与第一像素电路的控制子电路101相连，第一导电线L1的另一端与第一像素电路的第一发光控制子电路102相连。如图2所示，第一导电线L1从第一显示区R1延伸至第二显示区R2。
在一些示例性实施方式中，第三显示区R3的至少一个第二像素电路30与至少一个第三发光元件60连接，第二像素电路30配置为给所连接的第三发光元件60提供驱动信号，以驱动第三发光元件60发光。第二像素电路30在衬底基板上的正投影与第三发光元件60在衬底基板上的正投影至少部分交叠。
在一些示例性实施方式中，在第二显示区R2，第二发光元件40在衬底基板上的正投影可以覆盖第一发光控制子电路102在衬底基板上的正投影。相邻的第二发光元件40之间可以设有透光区。例如，多个透光区彼此相连，形成被多个第二发光元件40间隔的连续透光区。第二显示区R2内除了设置第二发光元件40之外的区域可均为透光区。第一导电线L1可以采用透明导电材料制作以尽可能地提高透光区的透光率。
在一些示例性实施方式中，第一显示区R1内的第一发光元件20的密度、第二显示区R2内的第二发光元件40的密度以及第三显示区R3内的第三发光元件60的密度可以大致相同。即，第一显示区R1、第二显示区R2和第三显示区R3的分辨率可以大致相同。然而，本实施例对此并不限定。
在一些示例性实施方式中，第二显示区R2内的第二发光元件40的发光面积可以小于第一显示区R1内的第一发光元件10的发光面积，并小于第三显示区R3内的第三发光元件60的发光面积。即，第一显示区R1和第三显示区R3内的发光元件的发光面积可以大于第二显示区R2内的发光元件的发光面积。例如，发光元件的发光面积可对应于像素定义层的开口的面积。然而，本实施例对此并不限定。
在本示例性实施方式中，设置第一显示区R1和第三显示区R3为非透光显示区，设置第二显示区R2为透光显示区。即，本示例的第一显示区R1和第三显示区R3不可透光，第二显示区R2可透光。如此，无需在显示基板上进行挖孔处理，可以将感光传感器等所需硬件结构直接设置于第二显示区R2，为真全面屏的实现奠定坚实的基础。并且，由于第二显示区R2内仅包括第二发光元件40和第一像素电路的一部分(即第一发光控制子电路102)，可以确保第二显示区R2的透光率较好。
在本示例性实施方式中，可以利用第一像素电路分时驱动第一显示区R1的第一发光元件20和第二显示区R2的第二发光元件40，无需在非透光显示区新增单独驱动第二显示区R2内的第二发光元件40的像素电路，可以确保非透光显示区和透光显示区的分辨率一致性。而且，第一像素电路的第一发光控制子电路设置在第二显示区，可以避免改变非透光显示区内的像素电路的版图设计，避免对非透光显示区的分辨率产生影响。
在一些示例性实施方式中，如图2所示，第二显示区R2内同一行第一发光控制子电路102所连接的控制子电路101在第一显示区R1内位于同一行。例如，第二显示区R2内远离第一显示区R1的一行第一发光控制子电路102与第一显示区R1内远离第二显示区R2的一行控制子电路101一一对应连接。然而，本实施例对此并不限定。
图3为本公开至少一实施例的第一像素电路的结构示意图。在一些示例性实施方式中，如图3所示，第一像素电路包括：控制子电路101和第一发光控制子电路102。控制子电路101包括：驱动控制子电路103和第二发光控制子电路104。驱动控制子电路103与第二发光控制子电路104和第一发光控制子电路101连接。第一发光控制子电路102与第二发光元件40连接，第二发光控制子电路104和第一发光元件20连接。驱动控制子电路101分别与第一电源线VDD、扫描线GL、数据线DL、第一复位线RE1、第一初始电压线INIT1和第一发光控制线EML1连接，配置为在第一发光控制线EML1、第一复位线RE1和扫描线GL的控制下，分时提供第一驱动信号和第二驱动信号。
第二发光控制子电路104分别与驱动控制子电路103、第二复位线RE2、第二发光控制线EML2、以及第二初始电压线INIT2连接，配置为在第二发光控制线EML2的控制下，向第一发光元件20提供第一驱动信号。
第一发光控制子电路102分别与驱动控制子电路103、第三复位线RE3、第三发光控制线EML3、以及第三初始电压线INIT3连接，配置为在第三发光控制线EML3的控制下，向第二发光元件40提供第二驱动信号。
在一些示例性实施方式中，第一初始电压线INIT1提供的第一初始电压、第二初始电压线INIT2提出的第二初始电压和第三初始电压线INIT3提供的第三初始电压可以相同。然而，本实施例对此并不限定。
图4为本公开至少一实施例的第一像素电路的等效电路图。在一些示例性实施方式中，如图4所示，驱动控制子电路包括：驱动晶体管T3、数据写入晶体管T4、阈值补偿晶体管T2、第一复位晶体管T1、第一发光控制晶体管T5以及第一存储电容C1。驱动晶体管T3的控制极与第一节点N1连接，第一极与第二节点N2连接，第二极与第三节点N3连接。阈值补偿晶体管T2的控制极与扫描线GL连接，第一极与第一节点N1连接，第二极与第三节点N3连接。数据写入晶体管T4的控制极与扫描线GL连接，第一极与数据线DL连接，第二极与第二节点N2连接。第一复位晶体管T1的控制极与第一复位线RE1连接，第一极与第一初始电压线INIT1连接，第二极与第一节点N1连接。第一发光控制晶体管T5的控制极与第一发光控制线EML1连接，第一极与第一电源线VDD连接，第二极与第二节点N2连接。第一存储电容C1的第二电极与第一节点N1连接，第一电极与第一电源线VDD连接。
在一些示例性实施方式中，如图4所示，第二发光控制子电路包括：第二复位晶体管T7、第二发光控制晶体管T6和第二存储电容C2。第二复位晶体管T7的控制极与第二复位线RE2连接，第一极与第二初始电压线INIT2连接，第二极与第四节点N4连接。第二发光控制晶体管T6的控制极与第二发光控制线EML2连接，第一极与第三节点N3连接，第二极与第四节点N4连接。第二存储电容C2的第一电极与第二初始电压线INIT2连接，第二电极与第四节点N4连接。第四节点N4与第一发光元件20的第一电极连接，第一发光元件20的第二电极与第二电源线VSS连接。
在一些示例性实施方式中，如图4所示，第一发光控制子电路包括：第三复位晶体管T9、第三发光控制晶体管T8和第三存储电容C3。第三复位晶体管T9的控制极与第三复位线RE3连接，第一极与第三初始电压线INIT3连接，第二极与第五节点N5连接。第三发光控制晶体管T8的控制极与第三发光控制线EML3连接，第一极与第三节点N3连接，第二极与第五节点N5连接。第五节点N5与第二发光元件40的第一电极连接，第二发光元件40的第二电极与第二电源线VSS连接。
在一些示例性实施方式中，第一发光元件20和第二发光元件40各自均包括第一电极、第二电极以及位于第一电极和第二电极之间的有机发光层。例如，第一电极可以为阳极，第二电极可以为阴极。然而，本实施例对此并不限定。
图4示出了第一像素电路的示例性结构，本领域技术人员容易理解的是，第一像素电路的实现方式不限定于此，只要能实现其功能即可。
在一些示例性实施方式中，第一像素电路中的晶体管T1至T9可以是P型晶体管，或者可以是N型晶体管。第一像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一像素电路中的多个晶体管可以包括P型晶体管和N型晶体管。本实施例对此并不限定。
在一些示例性实施方式中，第一像素电路中的晶体管T1至T9可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，LowTemperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
下面对第一像素电路的工作过程进行举例说明。
以图4所示的第一像素电路中的晶体管均为P型薄膜晶体管为例，对图4所示的第一像素电路的工作过程进行示例性说明。图5为图4所示的第一像素电路的工作时序图。在本示例中，第一电源线VDD持续提供高电平信号，第二电源线VSS持续提供低电平信号。第一复位线RE1提供第一复位信号RESET1，第二复位线RE2提供第二复位信号RESET2，第三复位线RE3提供第三复位信号RESET3。第一初始电压线INT1、第二初始电压线INIT2和第三初始电压线INIT3提供初始电压Vinit。在第n行第一像素电路中，第一复位线RE1可以与第n-1行第一像素电路的扫描线GL连接，以被输入第一扫描信号SCAN1(n-1)，即第一复位信号RESET1(n)与第一扫描信号SCAN1(n-1)相同。如此，可以减小显示基板的信号线，实现显示基板的窄边框。
在一些示例性实施方式中，如图5所示，在一帧时间段内，第一像素电路的工作过程包括：第一子阶段和第二子阶段。第一像素电路在第一子阶段向第一发光元件20提供第一驱动信号，在第二子阶段向第二发光元件40提供第二驱动信号，实现对第一发光元件20和第二发光元件40的分时驱动。
在一些示例性实施方式中，如图5所示，第一子阶段包括：第一复位阶段A11、第一数据写入阶段A12和第一发光阶段A13。第二子阶段包括：第二复位阶段A21、第二数据写入阶段A22和第二发光阶段A23。
在一些示例性实施方式中，如图5所示，在第一复位阶段A11，第一复位信号RESET1为低电平信号，第一复位晶体管T1导通，第一初始电压线INIT1提供的初始电压Vinit被提供至第一节点N1，对第一节点N1进行初始化。第二复位信号RESET2为低电平信号，第二复位晶体管T7导通，第二初始电压线INIT2提供的初始电压Vinit被提供至第四节点N4，对第四节点N4进行初始化。
在第一复位阶段A11，扫描线GL提供的第一扫描信号SCAN1为高电平信号，第一发光控制线EML1提供的第一发光控制信号EM1为高电平信号，第二发光控制线EML2提供的第二发光控制信号EM2为高电平信号，第三发光控制线EML3提供的第三发光控制信号EM3为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T8均断开。
在一些示例性实施方式中，如图5所示，在第一数据写入阶段A12，扫描线GL提供的第一扫描信号SCAN1为低电平信号，第一复位信号RESET1为高电平信号，第一发光控制线EML1提供的第一发光控制信号EM1、第二发光控制线EML2提供的第二发光控制信号EM2和第三发光控制线EML3提供的第三发光控制信号EM3均为高电平信号。数据线DL输出第一数据电压Vdata1。此阶段由于第一存储电容C1的第二电极为低电平，驱动晶体管T3导通。第一扫描信号SCAN1为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4导通，使数据线DL输出的第一数据电压经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的第一数据电压与驱动晶体管T3的阈值电压之差充入第一存储电容C1，第一存储电容C1的第二电极(即第一节点N1)的电压为Vdata1-|Vth|，其中，Vdata1为数据线DL输出的第一数据电压，Vth为驱动晶体管T3的阈值电压。第一发光控制信号EM1、第二发光控制信号EM2和第三发光控制信号EM3均为高电平信号，使第一发光控制晶体管T5、第二发光控制晶体管T6和第三发光控制晶体管T8均断开。
在一些示例性实施方式中，如图5所示，在第一发光阶段A13，第一发光控制线EML1提供的第一发光控制信号EM1和第二发光控制线EML2提供的第二发光控制信号EM2为低电平信号，扫描线GL提供的第一扫描信号SCAN1、第一复位信号RESET1和第三发光控制线EML3提供的第三发光控制信号EM3均为高电平信号。第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线VDD输出的第一电源信号通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向第一发光元件20的第一电极提供第一驱动信号，以驱动第一发光元件20发光。
在第一子阶段，流过驱动晶体管T3的第一驱动信号(即第一驱动电流)由其栅极和源极之间的电压差决定。由于第一节点N1的电压为Vdata1-|Vth|，因而驱动晶体管T3的第一驱动电流为：
I1＝K*(Vgs-Vth)2＝K*[(VDD-Vdata1+|Vth|)-Vth]2＝K*[(VDD-Vdata1)]2
其中，I1为流过驱动晶体管T3的第一驱动电流，也就是驱动第一发光元件20的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和源极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata1为数据线DL输出的第一数据电压，VDD为第一电源线VDD输出的第一电源信号。
由上式中可以看到流经第一发光元件20的第一驱动电流与驱动晶体管T3的阈值电压无关。因此，本实施例的第一像素电路可以较好地补偿驱动晶体管T3的阈值电压。
在一些示例性实施方式中，如图5所示，在第二复位阶段A21，第一复位信号RESET1为低电平信号，第一复位晶体管T1导通，第一初始电压线INIT1提供的初始电压Vinit被提供至第一节点N1，对第一节点N1进行初始化。第三复位信号RESET3为低电平信号，第三复位晶体管T9导通，第三初始电压线INIT3提供的初始电压Vinit被提供至第五节点N5，对第五节点N5进行初始化。
在第二复位阶段A21，扫描线GL提供的第一扫描信号SCAN1为高电平信号，第一发光控制线EML1提供的第一发光控制信号EM1为高电平信号，第二发光控制线EML2提供的第二发光控制信号EM2为高电平，第三发光控制线EML3提供的第二发光控制信号EM3为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6及第三发光控制晶体管T8均断开。
在一些示例性实施方式中，如图5所示，在第二数据写入阶段A22，扫描线GL提供的第一扫描信号SCAN1为低电平信号，第一复位信号RESET1、第二复位信号RESET2和第三复位信号RESET3均为高电平信号，第一发光控制线EML1提供的第一发光控制信号EM1、第二发光控制线EML2提供的第二发光控制信号EM2及第三发光控制线EML3提供的第三发光控制信号EM3均为高电平信号。数据线DL输出第二数据电压Vdata2。此阶段由于第一存储电容C1的第二电极为低电平，驱动晶体管T3导通。第一扫描信号SCAN1为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4导通，使数据线DL输出的第二数据电压经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的第二数据电压与驱动晶体管T3的阈值电压之差充入第一存储电容C1，第一存储电容C1的第二电极(即第一节点N1)的电压为Vdata2-|Vth|，其中，Vdata2为数据线DL输出的第二数据电压，Vth为驱动晶体管T3的阈值电压。第一发光控制信号EM1和第二发光控制信号EM2为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。
在一些示例性实施方式中，如图5所示，在第二发光阶段A23，第一发光控制线EML1提供的第一发光控制信号EM1和第三发光控制线EML3提供的第三发光控制信号EM3为低电平信号，扫描线GL提供的第一扫描信号SCAN1、第一复位信号RESET1、第二复位信号RESET2和第三复位信号RESET3和第二发光控制线EML2提供的第二发光控制信号EM2均为高电平信号。第一发光控制晶体管T5和第三发光控制晶体管T8导通，第一电源线VDD输出的第一电源信号通过导通的第一发光控制晶体管T5、驱动晶体管T3和第三发光控制晶体管T8向第二发光元件40的第一电极提供第二驱动信号，以驱动第二发光元件40发光。
在第二子阶段，流过驱动晶体管T3的第二驱动信号(即第二驱动电流)由其栅极和源极之间的电压差决定。由于第一节点N1的电压为Vdata2-|Vth|，因而驱动晶体管T3的第二驱动电流为：
I2＝K*(Vgs-Vth)2＝K*[(VDD-Vdata2+|Vth|)-Vth]2＝K*[(VDD-Vdata2)]2
其中，I2为流过驱动晶体管T3的第二驱动电流，也就是驱动第二发光元件40的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和源极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata2为数据线DL输出的第二数据电压，VDD为第一电源线VDD输出的第一电源信号。
由上式中可以看到流经第二发光元件40的第二驱动电流与驱动晶体管T3的阈值电压无关。
在本示例性实施方式中，通过设置第二存储电容C2，在第一子阶段的第一发光阶段A13先对第二存储电容C2充电，从而在第二子阶段，可以在第二存储电容C2的作用下，使得第一发光元件20可以继续发光。在第一子阶段的第一发光阶段A13，利用第二初始电压线INIT2提供动态的初始电压Vinit，可以加快对第二存储电容C2的充电速度，以弥补由于充电过程造成的第一发光元件20的发光延迟。同理，在第二子阶段的第二发光阶段A23，利用第三初始电压线INIT3提供动态的初始电压Vinit，可以加快对第三存储电容C3的充电速度，以弥补由于充电造成的第二发光元件40的发光延迟。在本示例中，通过设置第二存储电容C2可以在第一发光阶段之后使得第一发光元件20继续发光，以延长第一发光元件20的发光时长；通过设置第三存储电容C3可以在第二发光阶段之后使得第二发光元件40继续发光，以延长第二发光元件40的发光时长，从而确保显示基板的显示效果。
在本示例中，第一子阶段和第二子阶段可以连续。然而，本实施例对此并不限定。例如，在第一子阶段和第二子阶段之间可以存在间隔时段。
在本示例性实施方式中，利用第一像素电路可以分时驱动第一发光元件20和第二发光元件40，可以实现第一发光元件20和第二发光元件40的正常显示，并确保显示区域的分辨率一致性，从而提高显示效果。
图6为本公开至少一实施例的第二像素电路的等效电路图。在一些示例性实施方式中，如图6所示，第二像素电路包括：驱动晶体管T3、数据写入晶体管T4、阈值补偿晶体管T2、第一复位晶体管T1、第二复位晶体管T7、第一发光控制晶体管T5、第二发光控制晶体管T6以及第一存储电容C1。驱动晶体管T3的控制极与第一节点N1连接，第一极与第二节点N2连接，第二极与第三节点N3连接。阈值补偿晶体管T2的控制极与扫描线GL连接，第一极与第一节点N1连接，第二极与第三节点N3连接。数据写入晶体管T4的控制极与扫描线GL连接，第一极与数据线DL连接，第二极与第二节点N2连接。第一复位晶体管T1的控制极与第一复位线RE1连接，第一极与第一初始电压线INIT1连接，第二极与第一节点N1连接。第一发光控制晶体管T5的控制极与第四发光控制线EML4连接，第一极与第一电源线VDD连接，第二极与第二节点N2连接。第一存储电容C1的第二电极与第一节点N1连接，第一电极与第一电源线VDD连接。第二复位晶体管T7的控制极与第二复位线RE2连接，第一极与第二初始电压线INIT2连接，第二极与第四节点N4连接。第二发光控制晶体管T6的控制极与第四发光控制线EML4连接，第一极与第三节点N3连接，第二极与第四节点N4连接。第四节点N4与第三发光元件60的第一电极连接，第三发光元件60的第二电极与第二电源线VSS连接。
图6示出了第二像素电路的示例性结构。然而，本实施例对此并不限定。例如，第二像素电路可以包括其他数据的晶体管和电容。
在一些示例性实施方式中，第二像素电路中的多个晶体管可以是P型晶体管，或者，可以是N型晶体管，或者，可以包括P型晶体管和N型晶体管。第二像素电路中的多个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。然而，本实施例对此并不限定。
以图6所示的第二像素电路中的晶体管均为P型薄膜晶体管为例，对图6所示的第二像素电路的工作过程进行示例性说明。图7为图6所示的第二像素电路的工作时序图。在一些示例性实施方式中，在一帧时间段内，第二像素电路的工作过程可以包括：复位阶段A1、数据写入阶段A2和发光阶段A3。在本示例中，第一复位线RE1和第二复位线RE2提供第四复位信号RESET4。第一电源线VDD持续提供高电平信号，第二电源线VSS持续提供低电平信号。第一初始电压线INIT1和第二初始电压线INIT2可以提供恒定的初始电压。在第n行第二像素电路中，第一复位线RE1和第二复位线RE2可以与第n-1行第二像素电路的扫描线GL连接，以被输入第二扫描信号SCAN2(n-1)，即第四复位信号RESET4(n)与第二扫描信号SCAN2(n-1)相同。
在一些示例性实施方式中，如图7所示，在复位阶段A1，第四复位信号RESET4为低电平信号，第二扫描信号SCAN2为高电平信号，第四发光控制线EML4提供的第四发光控制信号EM4为高电平信号。第一复位晶体管T1和第二复位晶体管T7导通，对第一节点N1和第四节点N4进行初始化。
在数据写入阶段A2，第二扫描信号SCAN2为低电平信号，第四复位信号RESET4为高电平信号，第四发光控制信号EM4为高电平信号。阈值补偿晶体管T2和数据写入晶体管T4导通，将数据线DL输出的数据电压与驱动晶体管T3的阈值电压之差充入第一存储电容C1。
在发光阶段A3，第四发光控制信号EM4为低电平信号，第二扫描信号SCAN2为高电平信号，第四复位信号RESET4为高电平信号。第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线VDD输出的第一电源信号通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光晶体管T6向第三发光元件60的第一电极提供驱动电压，驱动第三发光元件60发光。
关于第二像素电路的相关工作过程可以参照第一像素电路的工作过程，故于此不再赘述。
在一些示例性实施方式中，在周边区域设置有栅极驱动器。栅极驱动器配置为向显示区域的第一像素电路提供第一扫描信号、第一发光控制信号、第二发光控制信号、第三发光控制信号、第一复位信号、第二复位信号和第三复位信号，以及向第二像素电路提供第二扫描信号、第四复位信号和第四发光控制信号。在一些示例中，栅极驱动器可以包括：扫描驱动电路和发光驱动电路。扫描驱动电路可以配置为向显示区域的第一像素电路提供第一扫描信号、第一复位信号、第二复位信号和第三复位信号，以及向第二像素电路提供第二扫描信号、第四复位信号。发光驱动电路可以配置为向显示区域的第一像素电路提供第一发光控制信号、第二发光控制信号、第三发光控制信号，以及向第二像素电路提供第四发光控制信号。然而，本实施例对此并不限定。
图8为本公开至少一实施例的发光控制线的连接示意图。在一些示例性实施方式中，如图8所示，在显示区域相对两侧的周边区域设置有发光驱动电路71a和71b。在第三显示区R3，同一行的第二像素电路30与沿行方向延伸的第四发光控制线EML4连接，且第四发光控制线EML4的两端与发光驱动电路71a和71b连接。在第一显示区R1和第二显示区R2相对两侧的第三显示区R3内，同一行第二像素电路30连接的第四发光控制线EML4通过在第一显示区R1远离第二显示区R2的第三显示区R3进行绕线，实现与发光驱动电路71a和71b连接。
在一些示例性实施方式中，如图8所示，第一显示区R1内的同一行第一像素电路的控制子电路101与沿行方向延伸的第一发光控制线EML1以及第二发光控制线EML2连接，第一发光控制线EML1的两端与发光驱动电路71a和71b连接，第二发光控制线EML2的两端与发光驱动电路71a和71b连接。第二显示区R2内的同一行第一发光控制子电路102连接的第三发光控制线EML3可以通过在周边区域绕线，实现与发光驱动电路71a和71b连接。
图8所示的发光控制线的布线方式仅为示例。本实施例对于发光控制线的布线方式并不限定。
图9为本公开至少一实施例的显示基板的显示区域的另一结构示意图。在一些示例性实施方式中，如图9所示，显示基板包括：位于第一显示区R1的多个第一像素电路10、位于第一显示区R1的多个第一发光元件20、位于第二显示区R2的多个第二发光元件40、位于第三显示区R3的多个第二像素电路30和多个第三发光元件60。至少一个第一像素电路10与第一显示区R1的至少一个第一发光元件20和第二显示区R2的至少一个第二发光元件40连接。第一像素电路10在衬底基板上的正投影与所连接的第一发光元件20在衬底基板上的正投影至少部分交叠，且与所连接的第二发光元件40在衬底基板上的正投影没有交叠。第一像素电路10可以通过第二导电线L2与位于第二显示区R2的第二发光元件40连接。在一些示例中，第二导电线L2可以采用透明导电材料制备。例如，第二导电线L2可以采用导电氧化物材料制作。例如，导电氧化物材料可以包括氧化铟锡(ITO)，但不限于此。第二导电线L2的一端与第一像素电路相连，第二导电线L2的另一端与第二发光元件40相连。如图9所示，第二导电线L2从第一显示区R1延伸至第二显示区R2。
本示例性实施方式中，可以利用第一像素电路分时驱动第一显示区R1的第一发光元件20和第二显示区R2的第二发光元件40，无需在非透光显示区新增单独驱动第二显示区R2内的第二发光元件40的像素电路，可以确保非透光显示区和透光显示区的分辨率一致性。而且，第二显示区R2仅设置第二发光元件40，可以确保第二显示区R2具有较佳的透光率。
关于本实施例的第一像素电路和第二像素电路的相关结构可以参照前述实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
图10为本公开至少一实施例的显示基板的另一示意图。图11为本公开至少一实施例的显示区域的另一示意图。
在一些示例性实施方式中，如图10所示，显示区域AA包括：第一显示区R1、第二显示区R2和第三显示区R3。第二显示区R2为圆形。第一显示区R1围绕第二显示区R2，第一显示区R1的一侧与周边区域BB相邻，其余侧被第三显示区R3围绕。然而，本实施例对此并不限定。
在一些示例性实施方式中，如图11所示，第三显示区R3设置有多个第二像素电路30和多个第三发光元件60。第一显示区R1设置有多个第一像素电路10和多个第一发光元件20。第二显示区R2设置有多个第二发光元件40。至少一个第一像素电路10与至少一个第一发光元件20和至少一个第二发光源40连接，配置为分时向第一发光元件20和第二发光元件40提供驱动信号。
关于本实施例的显示基板的相关结构可以参照前述实施例的说明，故于此不再赘述。本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。
本公开实施例还提供一种显示基板的驱动方法，应用于如上所述的显示基板，所述驱动方法包括：在一帧时间段的第一子阶段内，第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第一驱动信号，并在第二发光控制线的控制下，向第一发光元件提供第一驱动信号；在一帧时间段的第二子阶段内，第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第二驱动信号，并在第三发光控制线的控制下，向第二发光元件提供第二驱动信号。
关于本实施例的显示基板的驱动方法的相关描述可以参照前述实施例的描述，故于此不再赘述。
图12为本公开至少一实施例的显示装置的示意图。如图12所示，本实施例提供一种显示装置91，包括前述实施例的显示基板910。在一些示例中，显示基板910可以为OLED显示基板、或者QLED显示基板。显示装置91可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (9)

1.一种显示基板，其特征在于，包括：
衬底基板，具有显示区域，所述显示区域包括：第一显示区以及第二显示区，所述第一显示区位于第二显示区的至少一侧；
多个第一像素电路，位于所述显示区域；
多个第一发光元件，位于所述第一显示区；
多个第二发光元件，位于所述第二显示区；
至少一个第一像素电路与至少一个第一发光元件和至少一个第二发光元件连接，所述第一像素电路配置为分时向所述第一发光元件和第二发光元件提供驱动信号；
所述第一像素电路包括：控制子电路和第一发光控制子电路；所述控制子电路通过第一导电线与第一发光控制子电路连接；
所述控制子电路位于所述第一显示区，并与所述第一发光元件连接；所述控制子电路包括：驱动控制子电路和第二发光控制子电路；所述驱动控制子电路与第二发光控制子电路连接，所述驱动控制子电路通过所述第一导电线与第一发光控制子电路连接；所述驱动控制子电路包括驱动晶体管和第一复位晶体管，所述驱动晶体管的控制极与第一节点连接，所述第一复位晶体管的控制极与第一复位线连接，第一极与第一初始电压线连接，第二极与第一节点连接；
所述第二发光控制子电路包括第二存储电容，所述第二存储电容的第一电极与第二初始电压线连接，第二电极与第四节点连接，所述第四节点与第一发光元件的第一电极连接；
所述第一发光控制子电路位于所述第二显示区，并与所述第二发光元件连接；第二显示区内同一行第一发光控制子电路所连接的控制子电路在第一显示区内位于同一行；所述第一发光控制子电路包括第三存储电容；所述第三存储电容的第一电极与第三初始电压线连接，第二电极与第五节点连接，所述第五节点与第二发光元件的第一电极连接；
在所述第二显示区，第二发光元件在衬底基板上的正投影覆盖第一发光控制子电路在衬底基板上的正投影，相邻的第二发光元件之间设有透光区；第二发光元件的发光面积小于第一显示区内的第一发光元件的发光面积。
2.根据权利要求1所述的显示基板，其中，
所述驱动控制子电路，配置为在第一发光控制线、第一复位线以及扫描线的控制下，分时提供第一驱动信号和第二驱动信号；
所述第二发光控制子电路，配置为在第二发光控制线的控制下，向所述第一发光元件提供第一驱动信号；
所述第一发光控制子电路，配置为在第三发光控制线的控制下，向所述第二发光元件提供第二驱动信号。
3.根据权利要求2所述的显示基板，其中，所述驱动控制子电路包括：数据写入晶体管、阈值补偿晶体管、第一发光控制晶体管和第一存储电容；
所述驱动晶体管的第一极与第二节点连接，第二极与第三节点连接；
所述阈值补偿晶体管的控制极与扫描线连接，第一极与第一节点连接，第二极与第三节点连接；
所述数据写入晶体管的控制极与扫描线连接，第一极与数据线连接，第二极与第二节点连接；
所述第一发光控制晶体管的控制极与第一发光控制线连接，第一极与第一电源线连接，第二极与第二节点连接；
所述第一存储电容的第一电极与第一电源线连接，第二电极与第一节点连接。
4.根据权利要求2所述的显示基板，其中，所述第二发光控制子电路，包括：第二复位晶体管、第二发光控制晶体管；
所述第二复位晶体管的控制极与第二复位线连接，第一极与第二初始电压线连接，第二极与第四节点连接；
所述第二发光控制晶体管的控制极与第二发光控制线连接，第一极与第三节点连接，第二极与第四节点连接；
第一发光元件的第二电极与第二电源线连接。
5.根据权利要求2所述的显示基板，其中，所述第一发光控制子电路包括：第三复位晶体管、第三发光控制晶体管；
所述第三复位晶体管的控制极与复位线连接，第一极与第三初始电压线连接，第二极与第五节点连接；
所述第三发光控制晶体管的控制极与第三发光控制线连接，第一极与第三节点，第二极与第五节点；
第二发光元件的第二电极与第二电源线连接。
6.根据权利要求1所述的显示基板，其中，所述显示区域还包括：第三显示区，所述第三显示区位于所述第二显示区的至少一侧，且所述第一显示区位于第三显示区和第二显示区之间；
所述第三显示区设置有多个第二像素电路和多个第三发光元件；
至少一个第二像素电路与至少一个第三发光元件连接，且所述第二像素电路在衬底基板上的正投影和所述第三发光元件在衬底基板上的正投影存在交叠。
7.一种显示基板的驱动方法，其特征在于，应用于如权利要求1至6中任一项所述的显示基板，所述驱动方法包括：
在一帧时间段的第一子阶段内，第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第一驱动信号，并在第二发光控制线的控制下，向第一发光元件提供所述第一驱动信号；
在一帧时间段的第二子阶段内，所述第一像素电路在第一发光控制线、第一复位线以及扫描线的控制下，提供第二驱动信号，并在第三发光控制线的控制下，向第二发光元件提供所述第二驱动信号。
8.一种显示装置，其特征在于，包括：如权利要求1至6中任一项所述的显示基板。
9.根据权利要求8所述的显示装置，其特征在于，所述显示装置还包括：感光传感器，位于所述显示基板的一侧，所述感光传感器在所述显示基板上的正投影与所述显示基板的第二显示区存在交叠。
CN202110592174.1A 2021-05-28 2021-05-28 显示基板及其驱动方法、显示装置 Active CN113327543B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110592174.1A CN113327543B (zh) 2021-05-28 2021-05-28 显示基板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110592174.1A CN113327543B (zh) 2021-05-28 2021-05-28 显示基板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN113327543A CN113327543A (zh) 2021-08-31
CN113327543B true CN113327543B (zh) 2023-06-20

Family

ID=77422186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110592174.1A Active CN113327543B (zh) 2021-05-28 2021-05-28 显示基板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN113327543B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763874B (zh) * 2021-09-16 2023-09-26 京东方科技集团股份有限公司 显示基板及显示装置
CN116547738A (zh) * 2021-09-18 2023-08-04 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
KR20230048189A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치
WO2023159512A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 显示基板及显示装置
WO2023201570A1 (zh) * 2022-04-20 2023-10-26 京东方科技集团股份有限公司 显示面板及显示装置
CN117980975A (zh) * 2022-08-11 2024-05-03 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271308A (ja) * 2008-05-07 2009-11-19 Seiko Epson Corp 表示装置および電子機器
CN109584794A (zh) * 2019-01-25 2019-04-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112038373A (zh) * 2020-08-28 2020-12-04 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741961B1 (ko) * 2003-11-25 2007-07-23 삼성에스디아이 주식회사 평판표시장치 및 그의 구동방법
KR100662998B1 (ko) * 2005-11-04 2006-12-28 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
CN106297672B (zh) * 2016-10-28 2017-08-29 京东方科技集团股份有限公司 像素驱动电路、驱动方法和显示设备
KR102448030B1 (ko) * 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치
CN110503917A (zh) * 2018-05-16 2019-11-26 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN108417149B (zh) * 2018-05-23 2020-06-19 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN109817159B (zh) * 2019-03-29 2021-07-20 昆山国显光电有限公司 一种像素驱动电路以及显示装置
CN112150970A (zh) * 2020-09-21 2020-12-29 Oppo广东移动通信有限公司 显示组件及其制备方法、显示模组和电子设备
CN112271203A (zh) * 2020-10-29 2021-01-26 京东方科技集团股份有限公司 显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271308A (ja) * 2008-05-07 2009-11-19 Seiko Epson Corp 表示装置および電子機器
CN109584794A (zh) * 2019-01-25 2019-04-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112038373A (zh) * 2020-08-28 2020-12-04 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN113327543A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
CN113327543B (zh) 显示基板及其驱动方法、显示装置
US11678546B2 (en) Array substrate with sub-pixels including power-supplying wire portions having openings therebetween and manufacturing method thereof, and display panel
CN110992880B (zh) 一种显示面板及显示装置
US11263960B2 (en) Display panel, driving method and display device
US8736521B2 (en) Display device and electronic apparatus have the same
CN113763874B (zh) 显示基板及显示装置
CN114762125B (zh) 显示基板及显示装置
US11238803B2 (en) Pixel circuit and method for driving the same, and display panel
JP2020519912A (ja) 画素回路及びその駆動方法、ディスプレイパネル
CN115066755A (zh) 显示基板及显示装置
WO2022151834A1 (zh) 显示屏和显示设备
CN114830216A (zh) 像素电路、显示面板及显示装置
US20120013590A1 (en) Organic electroluminescent display device, method of manufacturing organic electroluminescent display device, and electronic apparatus
CN115000092A (zh) 显示基板及其制备方法、显示装置
CN113990902A (zh) 一种显示面板和显示装置
CN115735244A (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN111564138B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN111724743A (zh) 像素驱动电路及其驱动方法、显示装置
CN114446240B (zh) 显示面板供电电路、显示面板及显示装置
CN115942798A (zh) 显示面板及显示装置
US20240038163A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
US20240164156A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
US20220344428A1 (en) Display panel and display device
US20240130179A1 (en) Display substrate, method of manufacturing the same and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant