CN110391275A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110391275A
CN110391275A CN201910311732.5A CN201910311732A CN110391275A CN 110391275 A CN110391275 A CN 110391275A CN 201910311732 A CN201910311732 A CN 201910311732A CN 110391275 A CN110391275 A CN 110391275A
Authority
CN
China
Prior art keywords
layer
electrode
insulating layer
transistor
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910311732.5A
Other languages
English (en)
Other versions
CN110391275B (zh
Inventor
车明根
崔相虔
裵俊佑
辛知映
李镕守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110391275A publication Critical patent/CN110391275A/zh
Application granted granted Critical
Publication of CN110391275B publication Critical patent/CN110391275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示装置。该显示装置包括衬底；下电极，位于衬底上；半导体层，位于下电极上；栅电极和防刻蚀层，与半导体层重叠；第一导体，位于栅电极上；第二导体，位于第一导体上；发光元件，与第二导体电连接；以及第一绝缘层，位于半导体层与栅电极之间并且位于半导体层与防刻蚀层之间，其中，第一绝缘层包括与半导体层重叠的第一子接触孔，并且防刻蚀层包括与第一子接触孔竖直对齐的孔。

Description

显示装置
相关申请的交叉引用
于2018年4月23日在韩国知识产权局提交的并且标题为“显示装置及其制造方法”的第10-2018-0046800号韩国专利申请通过引用以其整体并入本文。
技术领域
实施方式涉及显示装置及其制造方法。
背景技术
显示装置是显示图像的装置，并且最近，有机发光二极管显示器已受到关注。
与液晶显示装置不同，有机发光二极管显示器具有自发光特性并且不需要单独的光源，这可以减小其厚度和重量。另外，有机发光二极管显示器具有高质量特性，诸如低功耗、高亮度和高响应速度。
在本背景部分中公开的以上信息仅用于加强对本发明的背景的理解，并且因此，它可包括不构成对本领域普通技术人员在该国中已知的现有技术的信息。
发明内容
实施方式可通过提供一种显示装置来实现，该显示装置包括衬底、位于衬底上的下电极、位于下电极上的半导体层、与半导体层重叠的栅电极和防刻蚀层、位于栅电极上的第一导体、位于第一导体上的第二导体、与第二导体电连接的发光元件以及位于半导体层与栅电极之间并且位于半导体层与防刻蚀层之间的第一绝缘层，其中，第一绝缘层包括与半导体层重叠的第一子接触孔，并且防刻蚀层包括与第一子接触孔竖直对齐的孔。
显示装置还可包括位于栅电极与防刻蚀层之间并且位于栅电极与第二导体之间的第二绝缘层，第二绝缘层包括与半导体层重叠的第二子接触孔，其中，防刻蚀层的孔与第二绝缘层的第二子接触孔竖直对齐。
显示装置还可包括位于第一导体与第二导体之间的第三绝缘层以及位于下电极与半导体层之间的第四绝缘层，其中，第三绝缘层包括与第一导体重叠的第二接触孔，并且第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层共同包括与下电极重叠的第三接触孔。
下电极和半导体层可彼此电连接。
防刻蚀层中的孔可具有比第一绝缘层的第一子接触孔的宽度大的宽度。
显示装置还可包括位于栅电极与防刻蚀层之间并且位于栅电极与第二导体之间的第二绝缘层，第二绝缘层包括与半导体层重叠的第二子接触孔，其中，防刻蚀层中的孔与第二绝缘层的第二子接触孔竖直对齐，并且防刻蚀层中的孔的宽度大于第二绝缘层的第二子接触孔的宽度。
显示装置还可包括位于第一导体与第二导体之间的第三绝缘层以及位于下电极与半导体层之间的第四绝缘层，其中，第三绝缘层包括与第一导体重叠的第二接触孔，并且第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层共同包括与下电极重叠的第三接触孔。
下电极和半导体层可彼此电连接。
实施方式可通过提供一种显示装置来实现，该显示装置包括衬底、位于衬底上的下电极、位于下电极上的第一绝缘层、位于第一绝缘层上的、与下电极重叠的半导体层、位于半导体层上的第二绝缘层、位于第二绝缘层上的、与半导体层重叠的栅电极和防刻蚀层、位于栅电极和防刻蚀层上的第三绝缘层、位于第三绝缘层上的、与栅电极重叠的第一导体、位于第一导体上的第四绝缘层、位于第四绝缘层上的、与第一导体重叠的信号传输层、位于第四绝缘层上的、与下电极和半导体层重叠的连接构件、位于信号传输层和连接构件上的第五绝缘层以及位于第五绝缘层上的发光元件，其中，第四绝缘层包括与第一导体重叠的第一接触孔，第二绝缘层、第三绝缘层和第四绝缘层包括与半导体层重叠的第二接触孔，防刻蚀层包括与第二接触孔竖直对齐的孔，并且第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层包括与下电极重叠的第三接触孔。
信号传输层可位于第一接触孔上并与第一导体连接，连接构件可位于第二接触孔和第三接触孔上，并且半导体层和下电极可通过连接构件彼此连接。
实施方式可通过提供一种用于制造显示装置的方法来实现，该方法包括在衬底上形成下电极、在下电极上沉积第一绝缘层、在第一绝缘层上形成与下电极重叠的半导体层、在半导体层上沉积第二绝缘层、在第二绝缘层上形成与半导体层重叠的栅电极和防刻蚀层、在栅电极和防刻蚀层上沉积第三绝缘层、在第三绝缘层上形成与栅电极重叠的第一导体、在第一导体上沉积第四绝缘层、通过沉积光敏膜并对光敏膜进行曝光和显影从而在第一区域、第二区域和第三区域中移除光敏膜的部分以在第四绝缘层上形成光敏膜图案、通过使用光敏膜图案作为刻蚀掩模初步刻蚀第三绝缘层、通过使用光敏膜图案作为刻蚀掩模第二次刻蚀防刻蚀层以及通过使用光敏膜图案作为刻蚀掩模第三次刻蚀第一绝缘层。
第一区域可以是与第一导体重叠的区域，第二区域可以是与半导体层重叠的区域，并且第三区域可以是与下电极重叠的区域。
在初步刻蚀中，可刻蚀第一区域中的第三绝缘层并形成第一接触孔，可刻蚀位于第二区域中的第四绝缘层和第三绝缘层并形成第一子接触孔，可刻蚀位于第三区域中的第四绝缘层、第三绝缘层和第二绝缘层。
在第二次刻蚀中，可在防刻蚀层中形成孔，并且防刻蚀层的孔可与第二区域中的第三绝缘层的第一子接触孔和第四绝缘层竖直对齐。
在第二次刻蚀中，可部分地刻蚀第三区域中的第一绝缘层并在第一绝缘层中形成凹槽。
在第三次刻蚀中，可刻蚀位于第二区域中的第二绝缘层并形成第二子接触孔，形成由第一子接触孔和第二子接触孔形成的第二接触孔，并且刻蚀位于第三区域中的第一绝缘层并形成第三接触孔。
第二子接触孔可与防刻蚀层中的孔竖直对齐。
该方法还可包括在第一接触孔上形成信号传输层，并且在第二接触孔和第三接触孔上形成连接构件。
在第三次刻蚀中，可部分地刻蚀防刻蚀层并可加宽防刻蚀层的孔。
该方法还可包括在第一接触孔上形成信号传输层，并且在第二接触孔和第三接触孔上形成连接构件。
附图说明
通过参照附图详细描述示例性实施方式，对于本领域技术人员来说，特征将为显而易见的，在附图中：
图1示出了根据示例性实施方式的显示装置的部分的剖视图。
图2示出了根据示例性实施方式的显示装置的像素的等效电路图。
图3示出了根据示例性实施方式的施加至显示装置的像素的信号的时序图。
图4示出了根据示例性实施方式的显示装置的像素区域的布局视图。
图5示出了沿着线V-V'截取的图4的剖视图。
图6至图10示出了根据示例性实施方式的显示装置的制造方法中的阶段的剖视图。
图11示出了根据另一示例性实施方式的显示装置的剖视图。
图12示出了图11的部分的布局视图。
图13示出了图12的部分的剖视图。
图14至图17示出了根据另一示例性实施方式的显示装置的制造方法中的阶段的剖视图。
具体实施方式
现在，在下文中将参照附图更充分地描述示例性实施方式。然而，它们可以以不同的形式实施，并且不应被解释为局限于本文中所阐述的实施方式。更确切地说，提供这些实施方式使得本公开将是全面的和完整的，并且将向本领域技术人员充分传达示例性实施例。
在附图中，为了清楚示出，可夸大层和区域的尺寸。另外，还将理解，当层被称为在两个层“之间”时，该层可以是两个层之间的唯一层，或者还可存在一个或多个介于中间的层。在全文中，相同的附图标记表示相同的元件。
将理解的是，当诸如层、膜、区域或衬底的元件被称为在另一元件“上”时，该元件可直接在另一元件上，或者还可存在介于中间的元件。相反，当元件被称为直接在另一元件“上”时，不存在介于中间的元件。词语“在…上”或“在…上方”意味着定位在目标部分上或下面，并且不必须意味着基于重力方向定位在目标部分的上侧。
另外，除非明确地做出相反描述，否则词语“包括(comprise)”和诸如“包括(comprises)”、“包括(includes)”、“包括有(including)”或“包括有(comprising)”的变型将被理解为暗示包括所述元件，但不排除任何其他元件。
另外，在本说明书中，短语“在平面上”意味着从顶部观察目标部分，并且短语“在剖面上”意味着从侧面观察通过竖直切割目标部分而形成的剖面。
首先，参照图1，将描述根据示例性实施方式的显示装置的部分。图1示出了根据示例性实施方式的显示装置的部分的剖视图。
根据本示例性实施方式的显示装置可包括衬底110、位于衬底110上的阻挡层111以及位于阻挡层111上的下电极31。下电极31可由导电金属或具有导电特性的半导体材料形成。
缓冲层112可位于下电极31上。阻挡层111和缓冲层112可包括例如无机绝缘材料(诸如氧化硅、氮化硅、氧化铝等)和有机绝缘材料(诸如聚酰亚胺丙烯(添加了环氧树脂)等)。
包括沟道C、第一电极S和第二电极D的半导体层130可位于缓冲层112上。
第一栅极绝缘层141可位于半导体层130上。
第一栅极导体(包括晶体管的栅电极150和防刻蚀层50a)可位于第一栅极绝缘层141上，并且第二栅极绝缘层142可位于第一栅极导体上。第一栅极绝缘层141和第二栅极绝缘层142可由例如氮化硅、氧化硅、氧化铝等制成。
第二栅极导体(包括维持电极120)可位于第二栅极绝缘层142上。
层间绝缘层160可位于第二栅极导体上。层间绝缘层160可由例如氮化硅、氧化硅、氧化铝等制成，或者可由有机绝缘材料制成。
数据导体(包括信号传输层170a和连接构件170b)可位于层间绝缘层160上。
钝化层180可位于数据导体上。可被称为平坦化层的钝化层180可包括有机绝缘材料。
有机发光二极管OLED(包括像素电极710、有机发射层720和公共电极730)可位于钝化层180上。有机发光二极管OLED还可被称为发光元件。在实施例中，阻挡肋可位于像素电极710与公共电极730之间。
层间绝缘层160可包括第一接触孔C1，第一接触孔C1沿着竖直方向与维持电极120重叠或覆在维持电极120上。层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141可包括第二接触孔C2，第二接触孔C2沿着竖直方向与半导体层130的第一电极S重叠。层间绝缘层160、第二栅极绝缘层142、第一栅极绝缘层141和缓冲层112可包括第三接触孔52，第三接触孔52沿着竖直方向与下电极31重叠。
维持电极120可通过第一接触孔C1与信号传输层170a连接。信号传输层170a可以是驱动电压线。
半导体层130的与第二接触孔C2重叠的第一电极S以及与第三接触孔52重叠的下电极31可通过连接构件170b彼此连接。
根据本示例性实施方式的显示装置的防刻蚀层50a可位于半导体层130的与第二接触孔C2重叠的第一电极S上，并且可包括孔50aa，孔50aa与第二栅极绝缘层142中的第二接触孔C2(例如，一部分)和第一栅极绝缘层141中形成的第二接触孔C2竖直对齐。例如，防刻蚀层50a可(例如与层间绝缘层160一起)形成第二接触孔C2的一部分，并且可在层间绝缘层160和第二栅极绝缘层142中形成第二接触孔C2的时候通过覆盖半导体层130来帮助防止半导体层130的刻蚀。
下文将详细描述用于制造显示装置的方法。
参照图2和图3，将描述根据本示例性实施方式的显示装置的像素的操作。图2示出了根据本示例性实施方式的显示装置的像素的等效电路图，并且图3示出了根据示例性实施方式的施加至显示装置的像素的信号的时序图。
参照图2，根据示例性实施方式的显示装置的像素PX可包括多条信号线127、151、152、153、158、171、172和741、连接至多条信号线的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst以及有机发光二极管OLED。
多个晶体管T1、T2、T3、T4、T5、T6和T7可包括作为驱动晶体管的第一晶体管T1、作为开关晶体管的第二晶体管T2和第三晶体管T3、作为有机发光二极管OLED的操作所需的补偿晶体管的第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。在实施例中，第三晶体管T3可以是补偿晶体管，第四晶体管T4可以是初始化晶体管，第五晶体管T5可以是操作控制晶体管，第六晶体管T6可以是发光控制晶体管，并且第七晶体管T7可以是旁路晶体管。
多条信号线127、151、152、153、158、171、172和741可包括扫描线151、在先扫描线152、发光控制线153、旁路控制线158、数据线171、驱动电压线172、初始化电压线127以及公共电压线741。旁路控制线158可以是在先扫描线152的一部分，或者可电连接至在先扫描线152。
扫描线151可连接至栅极驱动器，并且向第二晶体管T2和第三晶体管T3发送扫描信号Sn。在先扫描线152可连接至栅极驱动器，并且将发送至先前阶段中设置的像素PX的在先扫描信号Sn-1发送至第四晶体管T4。发光控制线153可连接至发光控制部分，并且向第五晶体管T5和第六晶体管T6发送控制有机发光二极管OLED的发光持续时间的发光控制信号EM。旁路控制线158向第七晶体管T7发送旁路信号GB。
数据线171发送由数据驱动器(未示出)生成的数据电压Dm，驱动电压线172发送驱动电压ELVDD，初始化电压线127发送用于初始化第一晶体管T1的初始化电压Vint，并且公共电压线741发送公共电压ELVSS。驱动电压线172、初始化电压线127和公共电压线741可施加有各自具有恒定大小的电压。
作为驱动晶体管的第一晶体管T1的栅电极G1可连接至存储电容器Cst的第二维持电极E2，第一晶体管T1的第一电极S1可经由第五晶体管T5与驱动电压线172连接，第一晶体管T1的第一电极S1还可与第二晶体管T2的第二电极D2连接，并且第一晶体管T1的第二电极D1可经由第六晶体管T6与有机发光二极管OLED的阳极电连接。下电极31可连接至第一晶体管T1的第一电极S1，并且因此可用作第一晶体管T1的补充栅电极。第一晶体管T1根据第二晶体管T2的开关操作接收数据电压Dm，并将驱动电流Id提供至有机发光二极管OLED。
第二晶体管T2的栅电极G2可与扫描线151连接，第二晶体管T2的第一电极S2与数据线171连接，并且第二晶体管T2的第二电极D2与第一晶体管T1的第一电极S1连接。第二晶体管T2可根据通过扫描线151发送的扫描信号Sn导通，并将通过数据线171发送的数据电压Dm发送至第一晶体管T1的第一电极S1。
第三晶体管T3的栅电极G3可连接至扫描线151，第三晶体管T3的第一电极S3与第一晶体管T1的第二电极D1连接，并且第三晶体管T3的第二电极D3可与存储电容器Cst的第二维持电极E2、第一晶体管T1的栅电极G1以及第四晶体管T4的第二电极D4连接。第三晶体管T3可根据通过扫描线151传输的扫描信号Sn导通，连接第一晶体管T1的栅电极G1和第二电极D1，以及连接第一晶体管T1的第二电极D1和存储电容器Cst的第二维持电极E2。
第四晶体管T4的栅电极G4可与在先扫描线152连接，第四晶体管T4的第一电极S4与初始化电压线127连接，并且第四晶体管T4的第二电极D4可经由第三晶体管T3的第二电极D3与存储电容器Cst的第二维持电极E2和第一晶体管T1的栅电极G1连接。第四晶体管T4可根据通过在先扫描线152传输的在先扫描信号Sn-1导通，并且通过向第一晶体管T1的栅电极G1发送初始化电压Vint来执行初始化操作，以初始化第一晶体管T1的栅电极G1的栅极电压。另外，第四晶体管T4向存储电容器Cst的第二维持电极E2发送初始化电压Vint。
第五晶体管T5的栅电极G5可与发光控制线153连接，第五晶体管T5的第一电极S5与驱动电压线172连接，并且第五晶体管T5的第二电极D5可连接至第一晶体管T1的第一电极S1和第二晶体管T2的第二电极D2。
第六晶体管T6的栅电极G6可与发光控制线153连接，第六晶体管T6的第一电极S6与第一晶体管T1的第二电极D1和第三晶体管T3的第一电极S3连接，并且第六晶体管T6的第二电极D6可与有机发光二极管OLED的阳极连接。
第五晶体管T5和第六晶体管T6可由通过发光控制线153传输的发光控制信号EM同时导通，并且当驱动电压ELVDD通过第五晶体管T5施加至第一晶体管T1的第一电极S1时，第一晶体管T1根据第一晶体管T1的栅电极G1的电压(即，存储电容器Cst的第二维持电极E2的电压)输出驱动电流Id。输出的驱动电流Id可通过第六晶体管T6传输至有机发光二极管OLED。电流Ioled流向有机发光二极管OLED，并且因此有机发光二极管OLED发光。
第七晶体管T7的栅电极G7可与旁路控制线158连接，第七晶体管T7的第一电极S7与有机发光二极管OLED的阳极连接，并且第七晶体管T7的第二电极D7与初始化电压线127连接。旁路控制线158可连接至在先扫描线152，并且提供至旁路控制线158的旁路信号GB可具有与在先扫描信号Sn-1相同的时序。旁路控制线158可发送与在先扫描信号Sn-1不同的信号，而不是连接至在先扫描线152。当第七晶体管T7通过旁路信号GB导通时，初始化电压Vint施加至有机发光二极管OLED的阳极以进行初始化。
存储电容器Cst的第一维持电极E1可与驱动电压线172连接，并且第二维持电极E2与第一晶体管T1的栅电极G1、第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4连接。第二维持电极E2决定第一晶体管T1的栅电极G1的电压，并且通过第三晶体管T3的第二电极D3接收数据电压Dm或通过第四晶体管T4的第二电极D4接收初始化电压Vint。
同时，有机发光二极管OLED的阳极可与第六晶体管T6的第二电极D6和第七晶体管T7的第一电极S7连接，并且有机发光二极管OLED的阴极与发送公共电压ELVSS的公共电压线741连接。
在实施例中，在图2的示例性实施方式中，像素电路可包括例如七个晶体管T1、T2、T3、T4、T5、T6和T7以及一个存储电容器Cst。在实施例中，晶体管的数目、电容器的数目以及它们之间的连接可被不同地修改。
将参照图2和图3描述根据示例性实施方式的有机发光二极管显示器的像素的操作。
如图3中所示，可在初始化周期期间通过在先扫描线152提供低电平在先扫描信号Sn-1。然后，第四晶体管T4可与低电平在先扫描信号Sn-1对应地导通，并且然后初始化电压线127的初始化电压Vint可通过第四晶体管T4传输至第一晶体管T1的栅电极G1，并且因此，第一晶体管T1由初始化电压Vint初始化。
另外，在初始化周期期间，低电平旁路信号GB可被施加至第七晶体管T7。施加有旁路信号GB的第七晶体管T7导通，并且因此，初始化电压Vint通过第七晶体管T7施加至有机发光二极管OLED的阳极。因此，有机发光二极管OLED的阳极被初始化。
接下来，在数据写入周期期间，可通过扫描线151提供低电平扫描信号Sn。然后，第二晶体管T2和第三晶体管T3与低电平扫描信号Sn对应地导通。当第二晶体管T2导通时，数据电压Dm传递通过第二晶体管T2并且然后输入至第一晶体管T1的第一电极S1。当第三晶体管T3导通时，第一晶体管T1的第二电极D1与栅电极G1以及存储电容器Cst的第二维持电极E2电连接，并且由于第一晶体管T1的栅电极G1和第二电极D1连接，因此栅电极G1和第二电极D1是二极管连接的。
在初始化周期期间，由于栅电极G1施加有低电压(即，初始化电压Vint)，因此第一晶体管T1可处于导通状态中。因此，输入至第一晶体管T1的第一电极S1的数据电压Dm可传递通过第一晶体管T1的沟道并输出至第二电极D1，并且然后传递通过第三晶体管T3并存储在存储电容器Cst的第二维持电极E2中。
施加至第二维持电极E2的电压可根据第一晶体管T1的阈值电压Vth变化，并且当数据电压Dm施加至第一晶体管T1的第一电极S1且初始化电压Vint施加至第一晶体管T1的栅电极G1时，输出至第二电极D1的电压可具有Vgs+Vth的电压。在这里，由于Vgs与施加至第一晶体管T1的栅电极G1和第一电极S1的电压之间的差对应，因此Vgs可具有Dm-Vint的值。因此，从第二电极D1输出并且然后存储在第二维持电极E2中的电压可具有Dm-Vint+Vth的值。
接下来，在发光周期期间，从发光控制线153提供的发光控制信号EM可从高电平改变至低电平。然后，在发光周期期间，第五晶体管T5和第六晶体管T6由低电平发光控制信号EM导通。因而，驱动电流Id可根据第一晶体管T1的第一电极S1的驱动电压ELVDD与栅电极G1的栅极电压之间的电压差而生成，并且驱动电流Id通过第六晶体管T6提供至有机发光二极管OLED。第一晶体管T1的驱动电流Id可具有与Vgs-Vth的平方成比例的值。在这里，Vgs可与存储电容器Cst的相对端之间的电压差对应，并且Vgs可具有(Vg-Vs)的值，并且因此Vgs具有(Dm-Vint+Vth-ELVDD)的值。当通过减去Vth获得Vgs-Vth的值时，获得(Dm-Vint-ELVDD)的值。即，第一晶体管T1的驱动电流Id具有与第一晶体管T1的阈值电压Vth无关的值。
因此，尽管每个像素PX处的第一晶体管T1由于工艺分散而具有彼此不同的阈值电压Vth，但是第一晶体管T1可输出恒定的输出电流，从而减少晶体管的特性的不均匀性。
在上述等式中，当第一晶体管T1是使用多晶半导体的P型晶体管时，Vth的值可略大于零或为负值。另外，根据电压计算方向，可改变表达式中的+和-。然而，作为第一晶体管T1的输出电流的驱动电流Id仍然可具有与阈值电压Vth无关的值。
当上述发光周期终止时，初始化周期再次开始，从而重复相同的操作。
在多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个中，根据电压或电流施加方向，第一电极和第二电极中的一个可成为源电极并且另一个可成为漏电极。
同时，根据示例性实施方式，当第七晶体管T7在初始化周期中初始化有机发光二极管OLED的阳极时，甚至可防止在第一晶体管T1实际上未导通的条件下发射的少量电流流向有机发光二极管OLED。在这种情况下，通过第七晶体管T7将少量电流作为旁路电流Ibp输出至初始化电压Vint的端部。因此，可防止有机发光二极管OLED发射不必要的光，从而可更鲜明地显示黑色灰度并且可改善对比度。在这种情况下，旁路信号GB可以是与在先扫描信号Sn-1不同的时序信号。根据示例性实施方式，可省略第七晶体管T7。
下电极31可连接至第一晶体管T1的第一电极S1，并且因此用作第一晶体管T1的补充控制电极。根据本示例性实施方式的下电极31与第一晶体管T1的第一电极S1连接，但是这不是限制性的。下电极31可连接至其他晶体管。如所描述的，当第一晶体管T1的第一电极S1的电压施加至下电极31时，第一晶体管T1的电压-电流特性曲线图中的饱和区域中的电流斜率变得不那么陡峭，从而可改善第一晶体管T1的输出饱和度。
参照图4和图5，将详细描述根据示例性实施方式的像素器件的像素结构。图4示出了根据示例性实施方式的显示装置中的像素区域的布局视图，并且图5示出了沿着线V-V'截取的图4的剖视图。
参照图4，根据示例性实施方式的显示装置可包括基本上在第一方向(即，x轴方向)上延伸且分别传输扫描信号Sn、在先扫描信号Sn-1、发光控制信号EM、和初始化电压Vint的扫描线151、在先扫描线152、发光控制线153和初始化电压线127。旁路信号GB通过在先扫描线152进行传输。有机发光二极管(OLED)显示器包括在与第一方向交叉的第二方向(即，y轴方向)上延伸且分别传输数据电压Dm和驱动电压ELVDD的数据线171和驱动电压线172。
有机发光二极管显示器可包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst和有机发光二极管OLED。
参照图4以及图5，在根据本示例性实施方式的有机发光二极管显示器中，阻挡层111可位于(例如，由诸如聚酰亚胺(PI)的柔性材料制成的)衬底110上。阻挡层111可通过在用于形成多晶半导体的结晶工艺期间阻挡来自衬底110的杂质而有助于多晶半导体的特性，并且可有助于减小施加至衬底110的应力。
下电极31可位于阻挡层111上，并且缓冲层112可位于下电极31上。下电极31可沿着竖直方向与第一晶体管T1重叠。
在实施例中，阻挡层111和缓冲层112可包括诸如氧化硅、氮化硅、氧化铝等无机绝缘材料，或者可包括诸如聚酰亚胺丙烯(添加了环氧树脂)等的有机绝缘材料。
半导体层130(包括沟道、多个晶体管中的晶体管T1的第一电极S1和第二电极D1、晶体管T2的第一电极S2和第二电极D2、晶体管T3的第一电极S3和第二电极D3、晶体管T4的第一电极S4和第二电极D4、晶体管T5的第一电极S5和第二电极D5、晶体管T6的第一电极S6和第二电极D6以及晶体管T7的第一电极S7和第二电极D7)可位于缓冲层112上。半导体层130可弯曲成或形成为具有各种形状。半导体层130可具有弯曲形状，并且半导体层130的沟道的长度可延伸。半导体层130可由多晶半导体材料或氧化物半导体材料形成。
第一栅极绝缘层141可位于半导体层130上，并且第一栅极导体(包括作为第一维持电极E1的栅电极155、扫描线151、在先扫描线152、发光控制线153以及防刻蚀层51a、62a、63a、65a和69a)可位于第一栅极绝缘层141上。
第一晶体管T1的沟道可位于第一电极S1与第二电极D1之间，并且第一晶体管T1的第一电极S1和第二电极D1可位于第一晶体管T1的沟道的相对侧处。第一晶体管T1的沟道可与栅电极155重叠。第一晶体管T1的第一电极S1可与第二晶体管T2的第二电极D2连接，并且可同时与第五晶体管T5的第二电极D5连接。第一晶体管T1的第二电极D1可与第三晶体管T3的第一电极S3连接，并且可同时与第六晶体管T6的第一电极S6连接。
第二晶体管T2的第一电极S2和第二电极D2可位于第二晶体管T2的沟道的相对侧处。第二晶体管T2的栅电极可以是扫描线151的一部分。第二晶体管T2的沟道与作为栅电极的扫描线151部分重叠。
第三晶体管T3的第一电极S3和第二电极D3可位于第三晶体管T3的沟道的相对侧处。第三晶体管T3的栅电极可以是扫描线151的一部分并且可为从扫描线151突出的突出部。第三晶体管T3的沟道与第三晶体管T3的栅电极重叠。如所描述的，第三晶体管T3可包括两个栅电极，并且具有包括设置在两个位置处的沟道的双栅极结构。寄生电容器控制图案79可位于第三晶体管T3的两个栅电极之间。
第四晶体管T4的第一电极S4和第二电极D4可位于第四晶体管T4的沟道的相对侧处。第四晶体管T4的栅电极可以是在先扫描线152的一部分。在先扫描线152可在两个位置处与半导体层130重叠，并且重叠的部分形成第四晶体管T4的沟道。第四晶体管T4可包括两个栅电极，并且可具有包括设置在两个位置处的沟道的双栅极结构。第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4可彼此连接。
第五晶体管T5的第一电极S5和第二电极D5可位于第五晶体管T5的沟道的相对侧处。第五晶体管T5的栅电极可以是发光控制线153的一部分。第五晶体管T5的沟道与第五晶体管T5的栅电极重叠。
第六晶体管T6的第一电极S6和第二电极D6可位于第六晶体管T6的沟道的相对侧处。第六晶体管T6的栅电极可以是发光控制线153的一部分。第六晶体管T6的沟道与第六晶体管T6的栅电极重叠。
第七晶体管T7的第一电极S7和第二电极D7可位于第七晶体管T7的沟道的相对侧处。第七晶体管T7的栅电极可以是在先扫描线152的一部分。第七晶体管T7的沟道与第七晶体管T7的栅电极重叠。第七晶体管T7的第二电极D7可与第四晶体管T4的第一电极S4连接。
防刻蚀层51a、62a、63a、65a和69a可设置在与栅电极155、扫描线151、在先扫描线152和发光控制线153相同的层上。防刻蚀层51a、62a、63a、65a和69a可位于形成有与半导体层130的第一电极和第二电极重叠的接触孔51、62、63、65和69的位置处。例如防刻蚀层51a、62a、63a、65a和69a分别与第一晶体管T1的第一电极S1的扩展部分SS、第三晶体管T3的第二电极D3、第二晶体管T2的第一电极S2、第四晶体管T4的第一电极S4和第六晶体管T6的第二电极D6重叠，并且包括与将在下文描述的接触孔51、62、63、65和69竖直对齐的孔。
第二栅极绝缘层142可位于第一栅极导体上，并且包括维持线126、第一维持电极E1、初始化电压线127和寄生电容器控制图案79的第二栅极导体可位于第二栅极绝缘层142上。
维持线126的扩展部分形成存储电容器Cst的第一维持电极E1，并且栅电极155形成第二维持电极E2。
第一栅极绝缘层141和第二栅极绝缘层142可由诸如氮化硅、氧化硅和氧化铝的材料制成。
层间绝缘层160可位于第二栅极导体上。层间绝缘层160可由诸如氮化硅、氧化硅、氧化铝等材料制成，或者由有机绝缘材料制成。
数据导体(包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72、第三数据连接构件73和第四数据连接构件74)可位于层间绝缘层160上。
钝化层180可位于数据导体上。钝化层180可以是平坦化层，并且可包括有机绝缘材料。
维持线126的形成存储电容器Cst的第一维持电极E1的扩展部分具有与栅电极155部分重叠的开口56。
第二栅极绝缘层142和层间绝缘层160可位于与开口56重叠的区域处，并且可包括与栅电极155重叠的接触孔61，并且第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160可具有与第三晶体管T3的第二电极D3重叠的接触孔62。第一数据连接构件71设置在与栅电极155重叠的接触孔61上并且设置在与第三晶体管T3的第二电极D3重叠的接触孔62上。因此，第一晶体管T1的栅电极155和第三晶体管T3的第二电极D3通过第一数据连接构件71彼此连接。如先前所描述的，具有与接触孔62竖直对齐的孔的防刻蚀层62a位于第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔62与第三晶体管T3的第二电极D3重叠。
第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与第二晶体管T2的第一电极S2重叠的接触孔63，并且数据线171可位于接触孔63上，使得第二晶体管T2的第一电极S2通过接触孔63与数据线171连接。如先前所描述的，具有与接触孔63竖直对齐的孔的防刻蚀层63a可位于第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔63与第二晶体管T2的第一电极S2竖直对齐。
第二栅极绝缘层142和层间绝缘层160具有与初始化电压线127重叠的接触孔64，第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与第四晶体管T4的第一电极S4重叠的接触孔65，并且第二数据连接构件72可位于与第四晶体管T4的第一电极S4重叠的接触孔65上，使得第四晶体管T4的第一电极S4通过第二数据连接构件72与初始化电压线127连接。如先前所描述的，具有与接触孔65竖直对齐的孔的防刻蚀层65a可位于第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔65与第四晶体管T4的第一电极S4重叠。
层间绝缘层160具有与寄生电容器控制图案79重叠的接触孔66，并且驱动电压线172设置在与寄生电容器控制图案79重叠的接触孔66上，使得寄生电容器控制图案79通过接触孔66与驱动电压线172连接。如所描述的，驱动电压线172可连接至寄生电容器控制图案79，并且因此作为恒定交流(DC)电压的驱动电压ELVDD被施加至寄生电容器控制图案79，并且因此，可防止图像质量特性被改变。寄生电容器控制图案79可位于除了附图中示出的区域之外的区域中，并且可施加有除了驱动电压ELVDD之外的电压。
第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与第五晶体管T5的第一电极S5重叠的接触孔67，并且层间绝缘层160具有与作为维持线126的扩展部分的第一维持电极E1重叠的接触孔68。驱动电压线172通过接触孔67与第五晶体管T5的第一电极S5连接，并且同时通过接触孔68与第一维持电极E1连接。如先前所描述的，驱动电压线172可通过接触孔66与寄生电容器控制图案79连接。另外，具有与接触孔67竖直对齐的孔的防刻蚀层67a可位于第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔67与第五晶体管T5的第一电极S5重叠。
第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与第六晶体管T6的第二电极D6重叠的接触孔69，第三数据连接构件73设置在接触孔69上，钝化层180具有与第三数据连接构件73重叠的接触孔81，并且像素电极710通过接触孔81与第三数据连接构件73连接，并且因此通过第三数据连接构件73与第六晶体管T6的第二电极D6连接。如先前所描述的，具有与接触孔69竖直对齐的孔的防刻蚀层69a设置在第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔69与第六晶体管T6的第二电极D6重叠。
下电极31在平面上与第一晶体管T1重叠，第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与第一电极S1的扩展部分SS重叠的接触孔51，缓冲层112、第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160具有与下电极31重叠的接触孔52，并且第四数据连接构件74位于与第一晶体管T1的第一电极S1的扩展部分SS重叠的接触孔51和与下电极31重叠的接触孔52上。第一晶体管T1的第一电极S1与下电极31通过第四数据连接构件74彼此连接。如先前所描述的，具有与接触孔51竖直对齐的孔的防刻蚀层51a位于第一栅极绝缘层141与第二栅极绝缘层142之间，其中，接触孔51与第一晶体管T1的第一电极S1的扩展部分SS重叠。
包括像素电极710、有机发射层720和公共电极730的有机发光二极管OLED位于钝化层180上。在实施例中，阻挡肋可位于像素电极710和钝化层180的一部分上，阻挡肋具有与像素电极710重叠的开口，有机发射层720设置在阻挡肋的开口中，并且公共电极730设置在有机发射层720和阻挡肋上。
在实施例中，像素电极可以是作为空穴注入电极的阳极，并且公共电极可以是作为电子注入电极的阴极。在实施例中，像素电极可以是阴极并且公共电极可以是阳极。空穴和电子分别从像素电极和公共电极注入到有机发射层中，并且通过结合注入的空穴和电子而生成的激子从激发态下降到基态以发光。
在实施例中，保护有机发光二极管OLED的封装层可位于公共电极730上。封装层可与公共电极730接触，或者可与公共电极730分离。封装层可以是通过堆叠无机层和有机层而形成的薄膜封装层，并且可具有无机层、有机层和无机层的三层结构。封盖层和功能层可设置在公共电极730与封装层之间。
如所描述的，根据本示例性实施方式的显示装置可包括防刻蚀层51a、62a、63a、65a和69a，防刻蚀层51a、62a、63a、65a和69a设置在接触孔51、62、63、65和69的区域中，其中，接触孔51、62、63、65和69分别与半导体层130的多个晶体管中的晶体管T1的第一电极S1和第二电极D1、晶体管T2的第一电极S2和第二电极D2、晶体管T3的第一电极S3和第二电极D3、晶体管T4的第一电极S4和第二电极D4、晶体管T5的第一电极S5和第二电极D5、晶体管T6的第一电极S6和第二电极D6以及晶体管T7的第一电极S7和第二电极D7的一部分重叠。
防刻蚀层51a、62a、63a、65a和69a通过在设置在第二栅极导体上的绝缘层中形成接触孔的时候防止半导体层130被刻蚀来保护半导体层130。稍后将对此进行详细描述。
接下来，将参照图5以及图6至图10描述根据示例性实施方式的用于制造显示装置的方法。图6至图10示出了根据示例性实施方式的显示装置的制造方法中的阶段的剖视图。
参照图6，可在衬底110上形成阻挡层111，可在阻挡层111上形成下电极31，可在下电极31上形成缓冲层112，可在缓冲层112上形成半导体层130，可在半导体层130上形成第一栅极绝缘层141，可在第一栅极绝缘层141上形成第一栅极导体(包括栅电极155和防刻蚀层51a)，可在栅电极155和防刻蚀层51a上形成第二栅极绝缘层142，可在第二栅极绝缘层142上形成第二栅极导体(包括维持线126)，并且可在维持线126上形成层间绝缘层160。
在实施例中，第一栅极导体可包括钼(Mo)、铝(Al)或铜(Cu)，并且第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160可包括氧化硅(SiOx)或氮化硅(SiNy)。
参照图7，可在层间绝缘层160上沉积光敏膜，可通过使用一个光掩模来对光敏膜进行曝光和显影以形成光敏膜图案500a。例如，可从第一区域R1(其中将形成与维持线126重叠的接触孔61)、第二区域R2(其中将形成与第一晶体管T1的第一电极S1的扩展部分SS重叠的接触孔51)以及第三区域R3(其中将形成与下电极31重叠的接触孔52)移除光敏膜的一部分。
参照图8，可通过使用光敏膜图案500a作为刻蚀掩模来对第一区域R1中的层间绝缘层160、第二区域R2中的层间绝缘层160和第二栅极绝缘层142以及第三区域R3中的层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141进行初步刻蚀，以在第一区域R1中形成与维持线126重叠的接触孔61、在第二区域R2中形成位于层间绝缘层160和第二栅极绝缘层142中的第一孔511并且在第三区域R3中形成位于层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第二孔521。由此，在这种情况下，防刻蚀层51a可在将形成接触孔51的位置处保护第一晶体管T1的第一电极S1的扩展部分SS不被刻蚀。在实施例中，层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141可由六氟化硫(SF6)和氧气(O2)的混合气体刻蚀。在这种情况下，可不刻蚀作为包括铝(Al)或铜(Cu)的第二栅极导体的维持线126。例如，铝可通过使用基于氯的气体(Cl2或BCl3)刻蚀，并且可不被六氟化硫(SF6)和氧气(O2)的混合气体刻蚀，以及铜(Cu)可被湿法刻蚀而不是干法刻蚀，并且因此，第一栅极导体以及第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160可具有与第二栅极导体相比显著的刻蚀比，并且因此，可执行选择性刻蚀。
参照图9，可通过使用光敏膜图案500a作为刻蚀掩模来执行第二次刻蚀，并且因此，可刻蚀第二区域R2中的防刻蚀层51a，从而在防刻蚀层51a中形成第三孔5a。在这种情况下，可部分地刻蚀第三区域R3中的缓冲层112，从而可形成凹槽522。可通过六氟化硫(SF6)和氧气(O2)的混合气体刻蚀防刻蚀层51a，并且可通过相同的刻蚀气体刻蚀防刻蚀层51a，并且同时，第三区域R3中的缓冲层112可与防刻蚀层51a一起被刻蚀。
参照图10，可通过使用光敏膜图案500a作为刻蚀掩模来执行第三次刻蚀，以通过刻蚀移除第一栅极绝缘层141的与防刻蚀层51a的第三孔5a重叠的一部分以及第三区域R3的缓冲层112，使得完成与第一晶体管T1的第一电极S1的扩展部分SS重叠的接触孔51和与下电极31重叠的接触孔52。与第一电极S1的扩展部分SS重叠的接触孔51可与防刻蚀层51a的第三孔5a竖直对齐(例如，接触孔51可包括第三孔5a)，并且接触孔51包括第一子接触孔55a和第二子接触孔55b，其中，第一子接触孔55a形成在位于防刻蚀层51a下方的第一栅极绝缘层141中，第二子接触孔55b形成在位于防刻蚀层51a上方的层间绝缘层160和第二栅极绝缘层142中。
接下来，可移除光敏膜图案500a，在层间绝缘层160上设置包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72、第三数据连接构件73和第四数据连接构件74的数据导体，并且可在数据导体上形成钝化层180、像素电极710、阻挡肋、有机发射层720和公共电极730，从而完成图5的显示装置。
如所描述的，根据示例性实施方式的显示装置的制造方法，防刻蚀层51a、62a、63a、65a和69a形成在形成有与半导体层130的第一电极和第二电极重叠的接触孔51、62、63、65和69的位置处。通过使用一个光掩模首先或初步刻蚀绝缘层，第二次刻蚀防刻蚀层51a、62a、63a、65a和69a，并且然后第三次刻蚀绝缘层，使得可形成与第二栅极导体重叠的接触孔66和接触孔68、与半导体层130的第一电极和第二电极重叠的接触孔51、62、63、65和69以及与下电极31重叠的接触孔52。如所描述的，可通过使用一个光掩模形成接触孔，并且与通过分别使用不同的光掩模形成不同的绝缘层中所形成的接触孔的其他情况相比，可降低制造成本。
如先前所描述的，在根据示例性实施方式的显示装置和显示装置的制造方法中，防刻蚀层51a、62a、63a、65a和69a保护半导体层130，并且因此，在制造过程期间，通过使用一个光掩膜形成接触孔，使得可降低制造成本，其中，防刻蚀层51a、62a、63a、65a和69a分别与第一晶体管T1的第一电极S1的扩展部分SS、第三晶体管T3的第二电极D3、第二晶体管T2的第一电极S2、第四晶体管T4的第一电极S4和第六晶体管T6的第二电极D6重叠，第一晶体管T1的第一电极S1的扩展部分SS、第三晶体管T3的第二电极D3、第二晶体管T2的第一电极S2、第四晶体管T4的第一电极S4和第六晶体管T6的第二电极D6与接触孔51、接触孔62、接触孔63、接触孔65和接触孔69竖直对齐，半导体层130包括第一晶体管T1的第一电极S1的扩展部分SS、第二晶体管T2的第一电极S2、第三晶体管T3的第二电极D3、第四晶体管T4的第一电极S4以及第六晶体管T6的第二电极D6。
接下来，参照图11至图13，将描述根据另一示例性实施方式的显示装置。图11示出了另一示例性实施方式的显示装置的剖视图，图12示出了图11的部分的平面图，并且图13示出了图12的部分的剖视图。
参照图11，根据本示例性实施方式的显示装置与图5中示出的显示装置类似。可省略对类似组成元件的详细描述。
与根据图5的示例性实施方式的显示装置不同，在根据本示例性实施方式的显示装置中，防刻蚀层51a的孔5a可具有与位于防刻蚀层51a上方或下方的第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中形成的接触孔51的尺寸不同的(例如，小于或大于)尺寸。例如，孔5a的边缘可从接触孔51的对齐边缘偏移。
在图11中，仅示出了一个防刻蚀层51a，但是防刻蚀层的孔的这种尺寸差异可应用于图4中示出的防刻蚀层62a、63a、65a和69a。
参照图12和图13，与半导体层130的第一晶体管T1的第一电极S1重叠的防刻蚀层51a的孔5a可具有第一宽度W1，并且形成在位于防刻蚀层51a上的第二栅极绝缘层142和位于防刻蚀层51a下方的第一栅极绝缘层141中的接触孔51可具有第二宽度W2。在实施例中，第一宽度W1可大于第二宽度W2。
如所描述的，在根据示例性实施方式的显示装置中，防刻蚀层51a、62a、63a、65a和69a可包括在接触孔51、62、63、65和69的区域中，其中，接触孔51、62、63、65和69分别与半导体层130的多个晶体管的晶体管T1的第一电极S1和第二电极D1、晶体管T2的第一电极S2和第二电极D2、晶体管T3的第一电极S3和第二电极D3、晶体管T4的第一电极S4和第二电极D4、晶体管T5的第一电极S5和第二电极D5、晶体管T6的第一电极S6和第二电极D6和晶体管T7的第一电极S7和第二电极D7部分重叠，并且因此，防刻蚀层51a、62a、63a、65a和69a在第二栅极导体上形成接触孔的时候防止半导体层130被刻蚀来保护半导体层130。
根据图1至图5的上述示例性实施方式的显示装置的特征适用于本示例性实施方式的显示装置。
接下来，将参照图11以及图14至图17描述根据另一示例性实施方式的显示装置的制造方法。图14至图17示出了根据另一示例性实施方式的显示装置的制造方法中的阶段的剖视图。
与图6和图7类似，如图14中所示，可在衬底110上形成阻挡层111，可在阻挡层111上形成下电极31，可在下电极31上形成缓冲层112，可在缓冲层112上形成半导体层130，可在半导体层130上形成第一栅极绝缘层141，可在第一栅极绝缘层141上形成第一栅极导体(包括栅电极155和防刻蚀层51a)，可在栅电极155和防刻蚀层51a上形成第二栅极绝缘层142，可在第二栅极绝缘层142上形成第二栅极导体(包括维持线126)，可在维持线126上形成层间绝缘层160，并且可在层间绝缘层160上沉积光敏膜，以及可通过使用一个光掩模来曝光和显影光敏膜，使得通过移除光敏膜的位于第一区域R1(其中将形成与维持线126重叠的接触孔61)、第二区域R2(其中将形成与第一晶体管T1的第一电极S1的扩展部分SS重叠的接触孔51)和第三区域R3(其中将形成与下电极31重叠的接触孔52)中的一部分来形成光敏膜图案500a。
与图8类似，如图15中所示，可通过使用光敏膜图案500a作为刻蚀掩模初步刻蚀第一区域R1中的层间绝缘层160、第二区域R2中的层间绝缘层160和第二栅极绝缘层142以及第三区域R3中的层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141，以在第一区域R1中形成与维持线126重叠的接触孔61，在第二区域R2中形成位于层间绝缘层160和第二栅极绝缘层142中的第一孔511，并且在第三区域R3中形成位于层间绝缘层160、第二栅极绝缘层142和第一栅极绝缘层141中的第二孔521。
与图9类似，如图16中所示，可通过使用光敏膜图案500a作为刻蚀掩模来执行第二次刻蚀，并且因此，可刻蚀第二区域R2中的防刻蚀层51a，使得可在防刻蚀层51a中形成第三孔5a。
参照图17，可通过使用光敏膜图案500a作为刻蚀掩模来执行第三次刻蚀，以通过刻蚀移除与防刻蚀层51a的第三孔5a重叠的第一栅极绝缘层141以及第三区域R3的缓冲层112，从而完成与第一晶体管T1的第一电极S1的扩展部分SS重叠的接触孔51和与下电极31重叠的接触孔52。在这种情况下，防刻蚀层51a可与此一起被部分地刻蚀，使得防刻蚀层51a的第三孔5a的尺寸变得比接触孔51的尺寸(例如，宽度)更大(例如，更宽)。与第一电极S1的扩展部分SS重叠的接触孔51可与防刻蚀层51a的第三孔5a竖直对齐，但是防刻蚀层51a的第三孔5a的尺寸可大于接触孔51的尺寸。接触孔51可包括第一子接触孔55a和第二子接触孔55b，其中，第一子接触孔55a形成在位于防刻蚀层51a下方的第一栅极绝缘层141中，第二子接触孔55b形成在位于防刻蚀层51a上方的层间绝缘层160和第二栅极绝缘层142中。
接下来，可移除光敏膜图案500a，在层间绝缘层160上设置包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72、第三数据连接构件73和第四数据连接构件74的数据导体，并且可在数据导体上形成钝化层180、像素电极710、阻挡肋、有机发射层720和公共电极730，使得完成图11的显示装置。
如所描述的，根据示例性实施方式的显示装置的制造方法，防刻蚀层51a、62a、63a、65a和69a可形成在形成有与半导体层130的第一电极和第二电极重叠的接触孔51、62、63、65和69的位置处，通过使用一个光掩模首先刻蚀绝缘层，可在之后刻蚀防刻蚀层51a、62a、63a、65a和69a，并且然后第三次刻蚀绝缘层，使得可形成与第二栅极导体重叠的接触孔66和68、与半导体层130的第一电极和第二电极重叠的接触孔51、62、63、65和69以及与下电极31重叠的接触孔52。如所描述的，可通过使用一个光掩模形成接触孔，并且与通过分别使用不同的光掩模形成在不同的绝缘层中所形成的接触孔的其他情况相比，可节省制造成本。
如先前所描述的，在根据示例性实施方式的显示装置和显示装置的制造方法中，防刻蚀层51a、62a、63a、65a和69a保护半导体层130，并且因此，在制造过程期间，通过使用一个光掩膜形成接触孔，从而可节省制造成本，其中，防刻蚀层51a、62a、63a、65a和69a分别与第一晶体管T1的第一电极S1的扩展部分SS、第三晶体管T3的第二电极D3、第二晶体管T2的第一电极S2、第四晶体管T4的第一电极S4和第六晶体管T6的第二电极D6重叠，第一晶体管T1的第一电极S1的扩展部分SS、第三晶体管T3的第二电极D3、第二晶体管T2的第一电极S2、第四晶体管T4的第一电极S4和第六晶体管T6的第二电极D6与接触孔51、接触孔62、接触孔63、接触孔65和接触孔69竖直对齐，半导体层130包括第一晶体管T1的第一电极S1的扩展部分SS、第二晶体管T2的第一电极S2、第三晶体管T3的第二电极D3、第四晶体管T4的第一电极S4以及第六晶体管T6的第二电极D6。
通过总结和回顾，有机发光二极管显示器可包括衬底、设置在衬底上的多个薄膜晶体管、设置在形成第三膜晶体管的布线之间的多个绝缘层以及连接至薄膜晶体管的有机发光元件。
为了在有机发光二极管显示器中形成布线和用于布线的连接的孔，可执行光刻工艺。由于光掩模的数目的增加，因此也可增加制造成本。
实施方式可提供一种显示装置，当在多个绝缘层中形成多个接触孔时，该显示装置可通过减少光掩模的数目来帮助防止制造成本的增加。
根据示例性实施方式，由于通过使用一个光掩模在不同的绝缘层中形成多个接触孔，因此可减少制造过程期间所使用的光掩模的数目，并且因此，可防止制造成本的增加。
本文中已经公开了示例性实施方式，并且尽管采用了特定的术语，但是特定的术语将仅以概述性和描述性的意义而非限制的目的进行使用和解释。在有些情况下，如将对本领域普通技术人员显而易见的是，在提交本申请时，除非另外地明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独地使用或者与结合其他实施方式中所描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不背离如所附权利要求中所阐述的本发明的精神和范围的情况下，可对形式和细节作出各种改变。

Claims (10)

1.显示装置，包括：
衬底；
下电极，位于所述衬底上；
半导体层，位于所述下电极上；
栅电极和防刻蚀层，与所述半导体层重叠；
第一导体，位于所述栅电极上；
第二导体，位于所述第一导体上；
发光元件，与所述第二导体电连接；以及
第一绝缘层，位于所述半导体层与所述栅电极之间并且位于所述半导体层与所述防刻蚀层之间，
其中：
所述第一绝缘层包括与所述半导体层重叠的第一子接触孔，以及
所述防刻蚀层包括与所述第一子接触孔竖直对齐的孔。
2.如权利要求1所述的显示装置，还包括第二绝缘层，所述第二绝缘层位于所述栅电极与所述防刻蚀层之间并且位于所述栅电极与所述第二导体之间，所述第二绝缘层包括与所述半导体层重叠的第二子接触孔，
其中，所述防刻蚀层的所述孔与所述第二绝缘层的所述第二子接触孔竖直对齐。
3.如权利要求2所述的显示装置，还包括：
第三绝缘层，位于所述第一导体与所述第二导体之间；以及
第四绝缘层，位于所述下电极与所述半导体层之间，
其中：
所述第三绝缘层包括与所述第一导体重叠的第二接触孔，以及
所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层共同包括与所述下电极重叠的第三接触孔。
4.如权利要求3所述的显示装置，其中，所述下电极和所述半导体层彼此电连接。
5.如权利要求1所述的显示装置，其中，所述防刻蚀层中的所述孔具有比所述第一绝缘层的所述第一子接触孔的宽度大的宽度。
6.如权利要求5所述的显示装置，还包括第二绝缘层，所述第二绝缘层位于所述栅电极与所述防刻蚀层之间并且位于所述栅电极与所述第二导体之间，所述第二绝缘层包括与所述半导体层重叠的第二子接触孔，
其中：
所述防刻蚀层中的所述孔与所述第二绝缘层的所述第二子接触孔竖直对齐，以及
所述防刻蚀层中的所述孔的所述宽度大于所述第二绝缘层的所述第二子接触孔的宽度。
7.如权利要求6所述的显示装置，还包括：
第三绝缘层，位于所述第一导体与所述第二导体之间；以及
第四绝缘层，位于所述下电极与所述半导体层之间，
其中：
所述第三绝缘层包括与所述第一导体重叠的第二接触孔，以及
所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层共同包括与所述下电极重叠的第三接触孔。
8.如权利要求7所述的显示装置，其中，所述下电极和所述半导体层彼此电连接。
9.显示装置，包括：
衬底；
下电极，位于所述衬底上；
第一绝缘层，位于所述下电极上；
半导体层，位于所述第一绝缘层上，所述半导体层与所述下电极重叠；
第二绝缘层，位于所述半导体层上；
栅电极和防刻蚀层，位于所述第二绝缘层上，所述栅电极和所述防刻蚀层与所述半导体层重叠；
第三绝缘层，位于所述栅电极和所述防刻蚀层上；
第一导体，位于所述第三绝缘层上，所述第一导体与所述栅电极重叠；
第四绝缘层，位于所述第一导体上；
信号传输层，位于所述第四绝缘层上，所述信号传输层与所述第一导体重叠；
连接构件，位于所述第四绝缘层上，所述连接构件与所述下电极和所述半导体层重叠；
第五绝缘层，位于所述信号传输层和所述连接构件上；以及
发光元件，位于所述第五绝缘层上，
其中：
所述第四绝缘层包括与所述第一导体重叠的第一接触孔，
所述第二绝缘层、所述第三绝缘层和所述第四绝缘层包括与所述半导体层重叠的第二接触孔，
所述防刻蚀层包括与所述第二接触孔竖直对齐的孔，以及
所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层包括与所述下电极重叠的第三接触孔。
10.如权利要求9所述的显示装置，其中：
所述信号传输层位于所述第一接触孔上并与所述第一导体连接，
所述连接构件位于所述第二接触孔和所述第三接触孔上，以及
所述半导体层和所述下电极通过所述连接构件彼此连接。
CN201910311732.5A 2018-04-23 2019-04-18 显示装置 Active CN110391275B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180046800 2018-04-23
KR10-2018-0046800 2018-04-23

Publications (2)

Publication Number Publication Date
CN110391275A true CN110391275A (zh) 2019-10-29
CN110391275B CN110391275B (zh) 2024-04-02

Family

ID=68238221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910311732.5A Active CN110391275B (zh) 2018-04-23 2019-04-18 显示装置

Country Status (3)

Country Link
US (3) US10826026B2 (zh)
KR (1) KR20190123672A (zh)
CN (1) CN110391275B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114627815A (zh) * 2020-12-10 2022-06-14 夏普株式会社 具有源极跟随器的tft像素阈值电压补偿电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210061506A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
WO2021103007A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR20210142030A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR20220077235A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 디스플레이 장치
WO2023013039A1 (ja) * 2021-08-06 2023-02-09 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256077B1 (en) * 1998-11-26 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps
CN102074569A (zh) * 2009-11-10 2011-05-25 三星移动显示器株式会社 有机发光二极管显示装置及其制造方法
CN102903857A (zh) * 2011-07-28 2013-01-30 三星显示有限公司 有机发光显示装置及其制造方法
CN104347677A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
US20180062105A1 (en) * 2016-09-01 2018-03-01 Innolux Corporation Display device
CN107887413A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096562A (ko) 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
KR101223487B1 (ko) * 2010-12-30 2013-01-17 삼성디스플레이 주식회사 투명 전극, 상기 투명 전극을 포함하는 유기 발광 장치 및 그 제조 방법
KR102296743B1 (ko) 2014-07-14 2021-09-01 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104600080B (zh) 2014-12-30 2018-10-19 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
KR102407521B1 (ko) 2015-01-28 2022-06-10 엘지디스플레이 주식회사 유기전계발광 표시소자
KR102367215B1 (ko) 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
KR102543577B1 (ko) * 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256077B1 (en) * 1998-11-26 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps
CN102074569A (zh) * 2009-11-10 2011-05-25 三星移动显示器株式会社 有机发光二极管显示装置及其制造方法
CN102903857A (zh) * 2011-07-28 2013-01-30 三星显示有限公司 有机发光显示装置及其制造方法
CN104347677A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
US20180062105A1 (en) * 2016-09-01 2018-03-01 Innolux Corporation Display device
CN107887413A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114627815A (zh) * 2020-12-10 2022-06-14 夏普株式会社 具有源极跟随器的tft像素阈值电压补偿电路
CN114627815B (zh) * 2020-12-10 2023-07-07 夏普株式会社 具有源极跟随器的tft像素阈值电压补偿电路

Also Published As

Publication number Publication date
US10826026B2 (en) 2020-11-03
US20210036268A1 (en) 2021-02-04
KR20190123672A (ko) 2019-11-01
US11925098B2 (en) 2024-03-05
US20190326560A1 (en) 2019-10-24
US20230068662A1 (en) 2023-03-02
CN110391275B (zh) 2024-04-02
US11502282B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
CN110391275A (zh) 显示装置
US11575100B2 (en) Display device and method of manufacturing the same
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
US11751434B2 (en) Semiconductor device including an oxide thin film transistor
CN105895026B (zh) 有机发光二极管显示器
CN105590953B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN106129061B (zh) 有机发光二极管显示器
CN109887952A (zh) 显示装置
CN108281430A (zh) 背板基板及制造方法、使用背板基板的有机发光显示装置
TW201405797A (zh) 有機發光二極體顯示器及其製造方法
CN107871757A (zh) 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN110349997A (zh) 有机发光二极管显示器
CN105960711B (zh) 像素驱动电路
CN104347677A (zh) 有机发光二极管显示器及其制造方法
TW200926094A (en) Organic electric field light-emitting display device
CN110010058A (zh) 阵列基板及显示面板
CN110323254A (zh) 有机发光二极管显示器
KR20200097856A (ko) 유기 발광 표시 장치
KR20140022671A (ko) 유기 발광 표시 장치
CN107452768A (zh) 有机发光二极管显示器及其制造方法
CN107845641A (zh) 半导体装置及其制造方法
EP3783651A1 (en) Display apparatus
KR20180025425A (ko) 반도체 장치 및 그 제조 방법
CN110010060A (zh) 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备
CN104681747A (zh) 制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant