KR20210061506A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210061506A
KR20210061506A KR1020190148747A KR20190148747A KR20210061506A KR 20210061506 A KR20210061506 A KR 20210061506A KR 1020190148747 A KR1020190148747 A KR 1020190148747A KR 20190148747 A KR20190148747 A KR 20190148747A KR 20210061506 A KR20210061506 A KR 20210061506A
Authority
KR
South Korea
Prior art keywords
pixel
hole
spacer
display device
sub
Prior art date
Application number
KR1020190148747A
Other languages
English (en)
Inventor
심준보
박주용
이다영
허정욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190148747A priority Critical patent/KR20210061506A/ko
Priority to US16/890,989 priority patent/US11314130B2/en
Publication of KR20210061506A publication Critical patent/KR20210061506A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 트랜지스터, 상기 트랜지스터와 홀을 통해 전기적으로 연결되는 화소 전극, 상기 제1 기판과 중첩하는 제2 기판, 상기 제2 기판 상에 위치하는 공통 전극, 그리고 상기 화소 전극과 상기 공통 전극 사이에 위치하는 컬럼 스페이서를 포함하고, 상기 컬럼 스페이서는 서로 다른 높이를 가지는 메인 스페이서 및 서브 스페이서를 포함하며, 상기 메인 스페이서 및 상기 서브 스페이서 중 적어도 하나는, 면적이 상이한 적어도 2 종을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치로서 액정 표시 장치, 유기 발광 표시 장치 등이 사용되고 있다. 표시 장치는 영상을 표시하는 화소들을 포함하고, 각각의 화소는 소정의 휘도를 나타내기 위한 데이터 신호를 인가받는 화소 전극을 포함한다. 화소 전극은 데이터 신호를 전달하는 데이터선과 트랜지스터 같은 스위칭 소자에 의해 전기적으로 연결될 수 있다. 화소 전극과 스위칭 소자는 이들 사이의 절연층에 홀을 형성하고 화소 전극 또는 화소 전극과 전기적으로 연결된 도전체를 홀을 통해 스위칭 소자에 접촉시켜 연결될 수 있다.
실시예들은 표시판 사이의 이격 거리를 안정적으로 유지하는 컬럼 스페이서를 포함하는 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 트랜지스터, 상기 트랜지스터와 홀을 통해 전기적으로 연결되는 화소 전극, 상기 제1 기판과 중첩하는 제2 기판, 상기 제2 기판 상에 위치하는 공통 전극, 그리고 상기 화소 전극과 상기 공통 전극 사이에 위치하는 컬럼 스페이서를 포함하고, 상기 컬럼 스페이서는 서로 다른 높이를 가지는 메인 스페이서 및 서브 스페이서를 포함하며, 상기 메인 스페이서 및 상기 서브 스페이서 중 적어도 하나는, 면적이 상이한 적어도 2 종을 포함한다.
상기 컬럼 스페이서는 서로 다른 높이를 가지는 메인 스페이서 및 서브 스페이서를 포함할 수 있다.
상기 표시 장치는 제1 색을 나타내는 제1 화소, 제2 색을 나타내는 제2 화소, 그리고 제3 색을 나타내는 제3 화소를 포함할 수 있다.
상기 제1 화소에 위치하는 메인 스페이서의 평면 면적은 상기 제3 화소에 위치하는 메인 스페이서의 평면 면적보다 작을 수 있다.
상기 제1 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리보다 클 수 있다.
상기 제2 화소에 위치하는 메인 스페이서의 평면 면적은 상기 제3 화소에 위치하는 메인 스페이서의 평면 면적보다 작거나 같을 수 있다.
상기 제2 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리보다 크거나 같을 수 있다.
상기 제1 화소에 위치하는 서브 스페이서의 평면 면적은 상기 제3 화소에 위치하는 서브 스페이서의 평면 면적보다 작을 수 있다.
상기 제1 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리보다 클 수 있다.
상기 제2 화소에 위치하는 서브 스페이서의 평면 면적은 상기 제3 화소에 위치하는 서브 스페이서의 평면 면적보다 작거나 같을 수 있다.
상기 제2 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리보다 크거나 같을 수 있다.
상기 제1 화소는 적색을 나타내고, 상기 제2 화소는 녹색을 나타내고, 상기 제3 화소는 청색을 나타낼 수 있다.
상기 제1 화소, 상기 제2 화소, 그리고 상기 제3 화소가 포함하는 상기 홀의 크기가 상이할 수 있다.
상기 제1 화소가 포함하는 상기 홀의 평면 크기는 상기 제3 화소가 포함하는 상기 홀의 평면 크기보다 작을 수 있다.
상기 제1 화소, 상기 제2 화소, 그리고 상기 제3 화소가 포함하는 상기 홀의 크기가 동일할 수 있다.
상기 제3 화소가 포함하는 상기 컬럼 스페이서의 평면 크기는 상기 제1 화소가 포함하는 상기 컬럼 스페이서의 평면 크기보다 작을 수 있다.
일 실시예에 따른 표시 장치는 제1 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터와 홀을 통해 전기적으로 연결되는 화소 전극, 상기 제1 기판과 중첩하는 제2 기판, 상기 제2 기판 상에 위치하는 공통 전극, 그리고 상기 화소 전극과 상기 공통 전극 사이에 위치하는 복수의 컬럼 스페이서를 포함하고, 상기 복수의 컬럼 스페이서 중 일부와 상기 홀 사이의 거리는 상기 복수의 컬럼 스페이서 중 나머지와 상기 홀 사이의 거리와 상이하다.
상기 표시 장치는 제1 색을 나타내는 제1 화소, 제2 색을 나타내는 제2 화소, 그리고 제3 색을 나타내는 제3 화소를 포함하고, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 포함하는 상기 홀의 평면 크기가 상이하고, 상기 제1 화소에 위치하는 컬럼 스페이서의 평면 면적은 상기 제3 화소에 위치하는 컬럼 스페이서의 평면 면적보다 작을 수 있다.
상기 표시 장치는, 제1 색을 나타내는 제1 화소, 제2 색을 나타내는 제2 화소, 그리고 제3 색을 나타내는 제3 화소를 포함하고, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 포함하는 상기 홀의 평면 크기는 동일할 수 있다.
상기 제3 화소가 포함하는 상기 컬럼 스페이서의 평면 크기는 상기 제1 화소가 포함하는 상기 컬럼 스페이서의 평면 크기보다 작고, 상기 제3 화소가 포함하는 상기 컬럼 스페이서와 상기 홀 사이의 거리는 상기 제1 화소가 포함하는 상기 컬럼 스페이서와 상기 홀 사이의 거리보다 클 수 있다.
실시예들에 따르면 표시판 사이의 이격 거리가 안정적으로 확보됨에 따라 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 배치도이다.
도 2는 일 실시예 따른 표시 장치의 한 화소의 등가 회로도이다.
도 3은 일 실시예에 따른 표시 장치의 한 화소의 평면 배치도이다.
도 4는 도 3에서 트랜지스터 및 홀이 위치하는 영역의 확대도이다.
도 5는 도 4에서 C-C'선을 따라 취한 단면도이다.
도 6은 일 실시예에 따라 복수의 화소에 위치하는 메인 스페이서를 나타낸 평면도이다.
도 7은 일 실시예에 따라 복수의 화소에 위치하는 서브 스페이서를 나타낸 평면도이다.
도 8은 일 실시예에 따라 복수의 화소에 위치하는 메인 스페이서를 나타낸 평면도이다.
도 9는 일 실시예에 따라 복수의 화소에 위치하는 서브 스페이서를 나타낸 평면도이다.
도 10은 비교예에 따른 표시 장치의 개략적인 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
이제, 실시예들에 따른 표시 장치에 대하여 액정 표시 장치를 예로 들어 도면들을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치의 배치도이다.
도 1을 참조하면, 표시 장치는 표시 패널(10), 게이트 구동부(20), 데이터 구동부(30), 그리고 신호 제어부(40)를 포함한다.
표시 패널(10)은 복수의 게이트선(GL1-GLn), 복수의 데이터선(DL1-DLm), 그리고 게이트선(GL1-GLn) 및 데이터선(DL1-DLm)과 연결되어 있으며 대략 행렬로 배열된 복수의 화소(PX)를 포함한다. 게이트선(GL1-GLn)은 대략 행 방향으로 연장될 수 있고, 데이터선(DL1-DLm)은 대략 열 방향으로 연장될 수 있다. 각각의 화소(PX)는 스위칭 소자인 트랜지스터를 턴온(turn on)시키는 게이트 온 전압과 턴오프(turn off)시키는 게이트 오프 전압을 포함하는 게이트 전압을 게이트선(GL1-GLn)을 통해 인가받을 수 있고, 영상 신호에 대응하는 데이터 전압을 트랜지스터의 턴-온 시 데이터선(DL1-DLm)을 통해 인가받을 수 있다.
신호 제어부(40)는 게이트 구동부(20) 및 데이터 구동부(30)를 제어한다. 신호 제어부(40)는 그래픽 처리부 같은 장치로부터 영상 신호 및 이의 제어 신호를 수신하여, 영상 신호를 표시 패널(10)의 동작 조건에 적합하게 처리한 후, 영상 데이터, 게이트 제어 신호, 데이터 제어 신호, 클록 신호 등을 생성하여 출력할 수 있다. 게이트 구동부(20)는 신호 제어부(40)로부터 게이트 제어 신호를 수신하여 게이트 신호를 생성하고 게이트선(GL1-GLn)에 출력할 수 있다. 데이터 구동부(30)는 신호 제어부(40)로부터 데이터 제어 신호와 영상 데이터를 수신하고, 계조 전압 생성부에서 생성된 계조 전압을 이용하여 영상 데이터를 데이터 전압으로 변환하고 데이터선(DL1-DLm)에 출력할 수 있다.
도 2는 일 실시예 따른 표시 장치의 한 화소의 등가 회로도이다.
도 2를 참고하면, 측면 시인성 향상을 위해 하나의 화소(PX)를 2개의 부화소(sPX1, sPX2)로 나누고, 신호선들(GL, DL, RL)이 화소(PX)와 전기적으로 연결된 실시예가 도시된다.
화소(PX)는 게이트선(GL), 데이터선(DL) 및 기준 전압선(RL)과 연결되어 있다. 화소(PX)는 제1 부화소(sPX1) 및 제2 부화소(sPX2)를 포함한다. 제1 부화소(sPX1)는 제1 트랜지스터(T1), 제1 액정 축전기(Clc1) 및 제1 유지 축전기(Cst1)를 포함한다. 제2 부화소(sPX2)는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제2 액정 축전기(Clc2) 및 제2 유지 축전기(Cst2)를 포함한다.
제1 트랜지스터(T1)는 게이트선(GL) 및 데이터선(DL)과 연결되어 있다. 제2 트랜지스터(T2) 또한 게이트선(GL) 및 데이터선(DL)과 연결되어 있다. 제3 트랜지스터(T3)는 제2 트랜지스터(T2)의 출력 단자(소스 전극 또는 드레인 전극) 및 기준 전압선(RL)과 연결되어 있다. 게이트선(GL)은 대략 행 방향으로 연장할 수 있고, 데이터선(DL) 및 기준 전압선(RL)은 대략 열 방향으로 연장할 수 있다.
도 2에 도시된 화소(PX)의 동작에 대해 설명하면, 먼저 게이트선(GL)에 게이트 온 전압이 인가되면 이에 연결된 제1 트랜지스터(T1), 제2 트랜지스터(T2), 그리고 제3 트랜지스터(T3)가 턴온된다. 이에 따라 데이터선(DL)에 인가된 데이터 신호는 턴온된 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 각각 제1 액정 축전기(Clc1) 및 제2 액정 축전기(Clc2)에 인가되어, 제1 액정 축전기(Clc1) 및 제2 액정 축전기(Clc2)는 데이터 전압과 공통 전압의 차이만큼의 전압으로 충전된다. 이때, 제1 액정 축전기(Clc1) 및 제2 액정 축전기(Clc2)에는 각각 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 동일한 데이터 전압이 전달되지만, 제2 액정 축전기(Clc2)의 충전 전압은 제3 트랜지스터(T3)를 통해 분압된다. 따라서 제2 액정 축전기(Clc2)의 충전 전압은 제1 액정 축전기(Clc1)의 충전 전압보다 작아져서 두 부화소(sPX1, sPX2)의 휘도가 달라질 수 있다. 제1 액정 축전기(Clc1)에 충전되는 전압과 제2 액정 축전기(Clc2)의 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.
이하에서는 도 3, 도 4, 도 5 및 도 6을 참고하여 일 실시예 따른 표시 장치를 좀더 상세하게 설명한다. 도 3은 일 실시예에 따른 표시 장치의 한 화소의 평면 배치도이고, 도 4는 도 3에서 트랜지스터 및 홀이 위치하는 영역의 확대도이고, 도 5는 도 4에서 C-C'선을 따라 취한 단면도이다.
일 실시예에 따른 표시 장치는 제1 기판(SB1), 제1 기판(SB1)과 중첩하는 제2 기판(SB2), 그리고 제1 기판(SB1)과 제2 기판(SB2) 사이의 액정층(LC)을 포함한다.
유리 또는 플라스틱 같은 투명한 절연체로 만들어질 수 있는 제1 기판(SB1) 위에는 게이트선(GL) 및 유지 전압선(SL1)을 포함하는 게이트 도전체가 위치할 수 있다.
게이트 전압을 전달하는 게이트선(GL)은 대략 제1 방향(x)을 연장할 수 있다. 게이트선(GL)의 일부 또는 돌출부는 제1 트랜지스터(T1)의 게이트 전극(G1), 제2 트랜지스터(T2)의 게이트 전극(G2) 및 제3 트랜지스터(T3)의 게이트 전극(G3)을 구성할 수 있다. 본 명세서에서 돌출부는 평면도에서 돌출된 부분을 의미한다.
유지 전압선(SL1)은 공통 전압 같은 일정한 전압을 전달할 수 있다. 유지 전압선(SL1)의 일부 또는 돌출부는 유지 축전기(Cst1, Cst2)의 한 전극을 구성할 수 있다. 유지 전압선(SL1)은 대체로 제1 방향(x)으로 연장하는 부분과 대체로 제2 방향(y)으로 연장하는 부분을 포함할 수 있다.
게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 같은 금속을 포함할 수 있다. 게이트 도전체는 단층 또는 복층일 수 있다.
게이트 도전체 위에는 규소 산화물, 규소 질화물 같은 무기 절연 물질을 포함할 수 있는 제1 절연층(IL1)이 위치할 수 있다. 제1 절연층(IL1)은 게이트 절연층으로 불릴 수 있다.
제1 절연층(IL1) 위에는 반도체층(AL, A1, A2, A3)이 위치할 수 있다. 반도체층(AL, A1, A2, A3)은 데이터선(DL)과 중첩하는 반도체층(AL), 제1 트랜지스터(T1)의 반도체층(A1), 제2 트랜지스터(T2)의 반도체층(A2), 그리고 제3 트랜지스터(T3)의 반도체층(A3)을 포함할 수 있다. 반도체층(AL, A1, A2, A3)은 비정질 규소, 다결정 규소, 산화물 반도체 같은 반도체 물질을 포함할 수 있다.
반도체층(AL, A1, A2, A3) 위에는 데이터선(DL), 기준 전압선(RL), 제1 트랜지스터(T1)의 소스 전극(S1) 및 드레인 전극(D1), 제2 트랜지스터(T2)의 소스 전극(S2) 및 드레인 전극(D2), 그리고 제3 트랜지스터(T3)의 소스 전극(S2) 및 드레인 전극(D2)을 포함하는 데이터 도전체가 위치할 수 있다.
데이터 전압을 전달하는 데이터선(DL)은 대략 제2 방향(y)으로 연장할 수 있다. 제1 소스 전극(S1)은 데이터선(DL)의 돌출부 또는 일부일 수 있다. 제2 소스 전극(S2)은 제1 소스 전극(S1)과 연결될 수 있고, 제2 드레인 전극(D2)은 제3 소스 전극(S3)와 연결될 수 있다. 제3 드레인 전극(D3)은 기준 전압선(RL)의 돌출부 또는 일부일 수 있다.
제1 드레인 전극(D1)은 제1 부화소 전극(sPE1)의 연결을 위한 확장부(EX1)를 포함하고, 드레인 전극(D2)은 제2 부화소 전극(sPE2)의 연결을 위한 확장부(EX2)를 포함한다. 확장부(EX1, EX2)는 드레인 전극(D1, D2)의 다른 부분보다 넓은 폭을 갖는다.
각 트랜지스터(T1, T2, T3)에서 소스 전극(S1, S2, S3)과 드레인 전극(D1, D2, D3)은 도면에 지시된 것과 반대일 수 있다. 예컨대, 제1 트랜지스터(T1)에서 도면부호 S1으로 지시된 부분이 드레인 전극일 수 있고, 도면부호 D1으로 지시된 부분이 소스 전극일 수 있다. 따라서 확장부(EX1)는 제1 트랜지스터(T1)의 소스 전극의 확장부(EX1)일 수 있고, 확장부(EX2)는 제2 트랜지스터(T2)의 소스 전극의 확장부(EX2)일 수 있다.
트랜지스터(T1, T2, T3)의 채널은 반도체층(A1, A2, A3)에서 소스 전극(S1, S2, S3)과 드레인 전극(D1, D2, D3) 사이의 부분에 형성될 수 있다. 데이터 도전체와 반도체층(AL, Al, A2, A3) 사이에는 오믹 접촉(Ohmic contact)이 제공될 수 있다.
데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 같은 금속을 포함할 수 있다. 데이터 도전체는 단일층 또는 복수층으로 형성될 수 있다.
데이터 도전체와 반도체층(AL, A1, A2, A3)은 동일한 마스크(mask)를 사용하는 포토리소그래피(photolithography) 공정에서 함께 형성될 수 있다. 데이터 도전체는 습식 식각에 의해 형성될 수 있고, 반도체층(AL, A1, A2, A3)은 건식 식각으로 형성될 수 있다. 그 결과, 반도체층(A1, A2, A3)의 채널 부분을 제외한 부분에서, 반도체층(AL, A1, A2, A3)은 데이터 도전체와 중첩할 수 있고, 반도체층(AL, A1, A2, A3)의 가장자리는 데이터 도전체의 가장자리와 대체로 나란할 수 있고, 반도체층(AL, A1, A2, A3)의 폭은 데이터 도전체의 폭보다 대체로 넓을 수 있다.
데이터 도전체 위에는 제2 절연층(IL2)이 위치할 수 있다. 제2 절연층(IL2)은 복층일 수 있고, 제1 층(IL2a) 및 제2 층(IL2b)을 포함할 수 있다. 제1 층(IL2a)은 규소 질화물, 규소 산화물 같은 무기 절연 물질을 포함할 수 있다. 제2 층(IL2b)은 유기 절연 물질을 포함할 수 있다. 제2 층(IL2b)은 색 필터(color filter)이거나 색 필터를 포함하는 유기 절연층일 수 있다.
제2 절연층(IL2) 위에는 화소 전극(PE)이 위치할 수 있다. 화소 전극(PE)은 게이트선(GL)의 일측과 타측에 각각 위치하는 제1 부화소 전극(sPE1) 및 제2 부화소 전극(sPE2)을 포함할 수 있다. 제1 부화소 전극(sPE1) 및 제2 부화소 전극(sPE2)은 물리적으로 분리되어 있을 수 있다. 제1 부화소 전극(sPE1)은 제1 부화소(sPX1)의 액정 축전기(Clc1)의 한 전극을 이루고, 제2 부화소 전극(sPE2)은 제2 부화소(sPX2)의 액정 축전기(Clc2)의 한 전극을 이룬다.
제1 부화소 전극(sPE1)은 제2 절연층(IL2) 및 제1 절연층(IL1)에 형성된 제1 홀(H1)을 통해 드레인 전극(D1)의 확장부(EX1)에 연결되어 있다. 따라서 제1 부화소 전극(sPE1)은 제1 트랜지스터(T1)의 드레인 전극(D1)으로부터 데이터 전압을 인가 받을 수 있다.
제1 부화소 전극(sPE1)과 마찬가지로, 제2 부화소 전극(sPE2)은 제2 절연층(IL2) 및 제1 절연층(IL1)에 형성된 제2 홀(H2)을 통해 드레인 전극(D2)의 확장부(EX2)에 연결되어 있다. 따라서 제2 부화소 전극(sPE2)은 제2 트랜지스터(T2)의 드레인 전극(D2)으로부터 데이터 전압을 인가받을 수 있다. 기준 전압선(RL)과 유지 전압선(SL1)은 제3 홀(H3)을 통해 측면 접촉 방식으로 전기적으로 연결될 수 있다. 제3 홀(H3)은 기준 전압선(RL) 및 유지 전압선(SL1)과 중첩하는 영역, 그리고 유지 전압선(SL1)과 중첩하고 기준 전압선(RL)와 중첩하지 않은 영역을 포함할 수 있다. 제2 절연층(IL2) 위에 위치하는 연결 부재(CM)는 제3 홀(H3)을 통해 기준 전압선(RL)의 상부 표면 및 유지 전압선(SL1)의 상부 표면과 접촉하여 기준 전압선(RL)과 유지 전압선(SL1)을 전기적으로 연결할 수 있다. 이와 같이 연결 시, 기준 전압선(RL)과 유지 전압선(SL1)은 동일한 전압을 전달할 수 있고, 표시 패널 전체에 걸쳐 그물망 구조로 연결될 수 있다. 따라서 기준 전압선(RL) 및 유지 전압선(SL1)의 저항 및 전압 강하를 줄일 수 있고, 표시 패널 전체에 걸쳐 균일한 기준 전압 및 유지 전압이 공급될 수 있다.
각 부화소 전극(sPE1, sPE2)에는 서로 다른 방향으로 연장하는 슬릿들(slits)(90)이 형성될 수 있다. 슬릿들(90)에 의해 각 부화소 전극(sPE1, sPE2)은 복수의 영역의 나뉠 수 있고, 복수의 영역에서 액정층(LC)의 액정 분자들(LM)이 기울어지는 방향이 다르게 제어됨으로써 광 시야각을 구현할 수 있다.
제1 부화소 전극(sPE1) 및 제2 부화소 전극(sPE2)은 제2 절연층(IL2) 위에 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질로 도전층을 형성한 후 포토리소그래피 공정을 통해 패터닝하여 함께 형성될 수 있다.
유리 같은 투명한 절연체로 만들어질 수 있는 제2 기판(SB2) 위에는 블랙 매트릭스(black matrix)로 불리는 차광 부재(BM)가 위치할 수 있다. 차광 부재(BM)는 빛샘(light leakage)을 막아주는 역할을 한다.
차광 부재(BM) 위에는 공통 전극(CE)이 위치할 수 있다. 공통 전극(CE)은 ITO, IZO 등의 투명한 도전 물질로 이루어질 수 있다. 공통 전극(CE)은 복수의 화소(PX)에 걸쳐 또는 실질적으로 제2 기판(SB2) 전체에 걸쳐 연속적으로 위치할 수 있다.
제1 기판(SB1)과 제2 기판(SB2) 사이에는 액정 분자들(LM)을 포함하는 액정층(LC)이 위치할 수 있다. 부화소 전극(sPE1, sPE2)과 액정층(LC) 사이, 그리고 공통 전극(CE)과 액정층(LC) 사이에는 배향막(미도시)이 위치할 수 있다.
일 실시예에 따른 표시 장치는 화소 전극(PE)과 공통 전극(CE) 사이에 위치하는 컬럼 스페이서(CS)를 포함할 수 있다.
컬럼 스페이서(CS)는 메인 스페이서이거나 서브 스페이서일 수 있다. 본 명세서의 도 5는 컬럼 스페이서(CS)가 메인 스페이서인 실시예에 대해 도시하였으나 이에 제한되지 않고, 컬럼 스페이서(CS)는 서브 스페이서일 수 있다.
컬럼 스페이서(CS)가 원통 형태의 메인 스페이서인 경우, 메인 스페이서의 지름은 약 10 마이크로미터 내지 약 30 마이크로미터일 수 있으며, 메인 스페이서의 높이는 약 3 마이크로미터 내지 4 마이크로미터일 수 있다. 또한 컬럼 스페이서(CS)가 서브 스페이서인 경우, 서브 스페이서의 크기 내지 형태에는 제한이 없으며, 메인 스페이서와 서브 스페이서 사이의 높이 차이는 약 0.1 마이크로미터 내지 약 1 마이크로미터일 수 있다.
일 실시예에 따른 컬럼 스페이서(CS)는 제2 절연층(IL2)의 평탄한 일면 위에 위치할 수 있다. 컬럼 스페이서(CS)가 메인 스페이서인 경우, 컬럼 스페이서(CS)는 통상적인 비가압 상태에서 제1 표시판(100) 및 제2 표시판(200) 사이의 간격을 유지할 수 있다. 컬럼 스페이서(CS)는 모든 화소(PX) 상에 배치될 필요는 없으며 복수의 화소(PX) 중 일부에 위치할 수 있다.
컬럼 스페이서(MCS)는 도 3 및 도 4에 도시된 바와 같이 평면 상에서 제1 트랜지스터(T1)에 인접하게 위치할 수 있다. 그러나 이러한 위치에 제한되는 것은 아니며 어떠한 위치에도 배치될 수 있다. 또한 본 명세서는 컬럼 스페이서(CS)가 평면상 원형 형태를 가지는 실시예를 도시하였으나 이에 제한되는 것은 아니며 다양한 형태를 가질 수 있다.
한편 컬럼 스페이서(CS)는 제2 절연층(IL2)의 테이퍼진 영역과 중첩하지 않을 수 있다. 예를 들어, i) 컬럼 스페이서(CS)에 인접한 홀(H1)의 크기의 산포, ii) 홀(H1)의 오버레이(overlay) 산포, iii) 컬럼 스페이서(CS)의 크기의 산포, iv) 컬럼 스페이서(CS)의 오버레이 산포, 그리고 v) 홀(H1)과 컬럼 스페이서(CS) 사이의 얼라인 산포 값에 의해 컬럼 스페이서(CS)의 배치가 이루어질 수 있다. 일 실시예에 따른 컬럼 스페이서(CS)와 홀(H1) 사이의 최소 이격 거리는 전술한 i) 내지 v)의 RSS (Root Sum Square) 값과 제2 절연층(IL2)이 가지는 테이퍼진 영역의 길이의 합과 같을 수 있다. 일 실시예에 따른 컬럼 스페이서(CS)와 홀(H1) 사이의 최소 이격 거리는 약 22 마이크로미터일 수 있다.
이하에서는 도 6 및 7을 참조하여 일 실시예에 따른 컬럼 스페이서(CS)와 홀(H1) 사이의 관계에 대해 살펴본다. 도 6은 복수의 화소에 위치하는 컬럼 스페이서를 나타낸 평면도이고, 도 7은 복수의 화소에 위치하는 서브 스페이서를 나타낸 평면도이다.
우선 도 6을 참조하면, 복수의 화소는 제1 색필터를 포함하는 제1 화소(PX1), 제2 색필터를 포함하는 제2 화소(PX2), 그리고 제3 색필터를 포함하는 제3 화소(PX3)를 포함할 수 있다. 일 실시예에 따라 제1 화소(PX1)는 적색을 나타내고, 제2 화소(PX2)는 녹색을 나타내고, 제3 화소(PX3)는 청색을 나타낼 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 전술한 홀(H1, H2, H3)을 포함할 수 있다. 일 실시예에 따른 복수의 화소(PX1, PX2, PX3)는 서로 다른 크기의 홀(H1, H2, H3)을 포함할 수 있다. 구체적으로, 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 크기는 상이할 수 있다. 이와 유사하게 제1 화소(PX1)가 포함하는 제2 홀(H2), 제2 화소(PX2)가 포함하는 제2 홀(H2), 그리고 제3 화소(PX3)가 포함하는 제2 홀(H2)의 크기는 상이할 수 있다. 또한 제1 화소(PX1)가 포함하는 제3 홀(H3), 제2 화소(PX2)가 포함하는 제3 홀(H3), 그리고 제3 화소(PX3)가 포함하는 제3 홀(H3)의 크기는 상이할 수 있다.
일 실시예에 따르면 평면에서 제1 화소(PX1)가 포함하는 제1 홀(H1)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제1 홀(H1)의 면적은 제3 화소(PX3)가 포함하는 제1 홀(H1)의 면적과 동일하거나, 그보다 작을 수 있다. 일 실시예에 따라 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1) 순으로 평면 면적이 증가할 수 있다.
이와 유사하게, 평면에서 제1 화소(PX1)가 포함하는 제2 홀(H2)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제2 홀(H2)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제2 홀(H2)의 면적은 제3 화소(PX3)가 포함하는 제2 홀(H2)의 면적과 동일하거나, 그보다 작을 수 있다. 제1 화소(PX1)가 포함하는 제2 홀(H2), 제2 화소(PX2)가 포함하는 제2 홀(H2), 그리고 제3 화소(PX3)가 포함하는 제2 홀(H2) 순으로 평면 면적이 증가할 수 있다.
또한 평면에서 제1 화소(PX1)가 포함하는 제3 홀(H3)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제3 홀(H3)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제3 홀(H3)의 면적은 제3 화소(PX3)가 포함하는 제3 홀(H3)의 면적과 동일하거나, 그보다 작을 수 있다. 일 실시예에 따라 제1 화소(PX1)가 포함하는 제3 홀(H3), 제2 화소(PX2)가 포함하는 제3 홀(H3), 그리고 제3 화소(PX3)가 포함하는 제3 홀(H3) 순으로 평면 면적이 증가할 수 있다.
일 실시예에 따른 표시 장치는 서로 다른 크기를 가지는 메인 스페이서(MCS)를 포함할 수 있다. 구체적으로, 제1 화소(PX1)에 위치하는 메인 스페이서(MCS), 제2 화소(PX2)에 위치하는 메인 스페이서(MCS), 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)는 서로 다른 평면 면적을 가질 수 있다. 이때 비교가 되는 평면 면적은 메인 스페이서(MCS)가 가지는 최대 평면 면적을 기준으로 한다.
일 실시예에 따르면 제1 화소(PX1)에 위치하는 메인 스페이서(MCS), 제2 화소(PX2)에 위치하는 메인 스페이서(MCS), 그리고 제3 화소(PX3)에 위치하는 메인 스페이서(MCS) 순으로 평면 면적이 증가할 수 있다. 제1 화소(PX1)에 위치하는 메인 스페이서(MCS)의 평면 면적이 가장 작고, 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)의 평면 면적이 가장 클 수 있다. 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)의 평면 면적은 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)의 평면 면적과 동일하거나 그보다 작을 수 있다.
일 실시예에 따르면 홀(H1)의 평면 면적이 클수록 메인 스페이서(MCS)까지의 직선 거리가 작을 수 있다.
제1 화소(PX1)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리는 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리보다 클 수 있다. 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리는 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리와 같거나 클 수 있다.
홀(H1)의 평면 면적이 작을수록 테이퍼진 형태의 제2 절연층(IL2)이 차지하는 면적이 작을 수 있다. 이에 따르면 메인 스페이서(MCS)는 평탄한 형태의 제2 절연층(IL2) 상에 배치될 수 있으며 메인 스페이서(MCS)의 면적은 상대적으로 작을 수 있다.
반면 홀(H1)의 평면 면적이 클수록 테이퍼진 형태의 제2 절연층(IL2)이 차지하는 면적이 클 수 있다. 이에 따르면 메인 스페이서(MCS)의 적어도 일부는 테이퍼진 형태의 제2 절연층(IL2) 상에 위치할 수 있다. 이때 제2 화소(PX2) 또는 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)는 안정적으로 제1 표시판(100)과 제2 표시판(200) 사이의 간격을 유지하기 위해 제1 화소(PX1)에 위치하는 메인 스페이서 대비 넓은 평면 면적을 가질 수 있다.
다음 도 7을 참조하면, 일 실시예에 따른 복수의 화소는 서브 스페이서(SCS)를 포함할 수 있다. 서브 스페이서(SCS)는 가압 상황에서 제1 표시판과 제2 표시판 사이의 간격을 유지할 수 있다. 도 6에서 설명한 메인 스페이서(MCS)와 서브 스페이서(SCS)의 높이는 다를 수 있다. 메인 스페이서(MCS)의 높이는 서브 스페이서(SCS)의 높이 보다 클 수 있다. 서브 스페이서(SCS) 역시 모든 화소(PX1, PX2, PX3) 상에 배치될 필요가 없으며 복수의 화소(PX1, PX2, PX3) 중 일부에 위치할 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 전술한 홀(H1, H2, H3)을 포함할 수 있다. 이때 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 크기는 상이할 수 있다. 이와 유사하게 제1 화소(PX1)가 포함하는 제2 홀(H2), 제2 화소(PX2)가 포함하는 제2 홀(H2), 그리고 제3 화소(PX3)가 포함하는 제2 홀(H2)의 크기는 상이할 수 있다. 또한 제1 화소(PX1)가 포함하는 제3 홀(H3), 제2 화소(PX2)가 포함하는 제3 홀(H3), 그리고 제3 화소(PX3)가 포함하는 제3 홀(H3)의 크기는 상이할 수 있다.
평면에서 제1 화소(PX1)가 포함하는 제1 홀(H1)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제1 홀(H1)의 면적은 제3 화소(PX3)가 포함하는 제1 홀(H1)의 면적과 동일하거나, 그보다 작을 수 있다. 일 실시예에 따르면 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1) 순으로 평면 면적이 증가할 수 있다.
이와 유사하게, 평면에서 제1 화소(PX1)가 포함하는 제2 홀(H2)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제2 홀(H2)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제2 홀(H2)의 면적은 제3 화소(PX3)가 포함하는 제2 홀(H2)의 면적과 동일하거나, 그보다 작을 수 있다.
또한 평면에서 제1 화소(PX1)가 포함하는 제3 홀(H3)의 면적이 제일 작고, 그리고 제3 화소(PX3)가 포함하는 제3 홀(H3)의 면적이 제일 클 수 있다. 제2 화소(PX2)가 포함하는 제3 홀(H3)의 면적은 제3 화소(PX3)가 포함하는 제3 홀(H3)의 면적과 동일하거나, 그보다 작을 수 있다.
일 실시예에 따른 표시 장치는 서로 다른 크기를 가지는 서브 스페이서(SCS)를 포함할 수 있다. 구체적으로, 제1 화소(PX1)에 위치하는 서브 스페이서(SCS), 제2 화소(PX2)에 위치하는 서브 스페이서(SCS), 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)는 서로 다른 평면 면적을 가질 수 있다. 이때 비교가 되는 평면 면적은 서브 스페이서(SCS)가 가지는 최대 평면 면적을 기준으로 한다.
일 실시예에 따르면 제1 화소(PX1)에 위치하는 서브 스페이서(SCS)의 평면 면적이 가장 작고, 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)의 평면 면적이 가장 클 수 있다. 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)의 평면 면적은 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)의 평면 면적과 동일하거나 그보다 작을 수 있다. 이에 제한되지 않고 제1 화소(PX1)에 위치하는 서브 스페이서(SCS), 제2 화소(PX2)에 위치하는 서브 스페이서(SCS), 그리고 제3 화소(PX3)에 위치하는 서브 스페이서(SCS) 순으로 평면 면적이 증가할 수 있다.
일 실시예에 따르면 홀(H1, H2, H3)의 평면 면적이 클수록 서브 스페이서(SCS)까지의 직선 거리가 작을 수 있다.
제1 화소(PX1)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리는 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리보다 클 수 있다. 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리는 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리와 같거나 클 수 있다.
홀(H1)의 평면 면적이 작을수록 테이퍼진 형태의 제2 절연층(IL2)이 차지하는 면적이 작을 수 있다. 이에 따르면 서브 스페이서(SCS)는 평탄한 형태의 제2 절연층(IL2) 상에 배치될 수 있으며 서브 스페이서(SCS)의 면적은 상대적으로 작을 수 있다.
반면 홀(H1)의 평면 면적이 클수록 테이퍼진 형태의 제2 절연층(IL2)이 차지하는 면적이 클 수 있다. 이에 따르면 서브 스페이서(SCS)의 적어도 일부는 테이퍼진 형태의 제2 절연층(IL2) 상에 위치할 수 있다. 이때 제2 화소(PX2) 또는 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)는 안정적으로 제1 표시판과 제2 표시판 사이의 간격을 유지하기 위해 제1 화소(PX1)에 위치하는 서브 스페이서(SCS) 대비 넓은 평면 면적을 가질 수 있다.
이하 도 8 및 도 9를 참조하여 일 실시예에 따른 표시 장치에 대해 살펴본다. 도 8은 일 실시예에 따라 복수의 화소에 위치하는 메인 스페이서를 나타낸 평면도이고, 도 9는 일 실시예에 따라 복수의 화소에 위치하는 서브 스페이서를 나타낸 평면도이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략할 수 있다.
우선 도 8을 참조하면, 복수의 화소는 제1 색필터를 포함하는 제1 화소(PX1), 제2 색필터를 포함하는 제2 화소(PX2), 그리고 제3 색필터를 포함하는 제3 화소(PX3)를 포함할 수 있다. 이때 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 크기는 실질적으로 동일할 수 있다.
일 실시예에 따른 표시 장치는 서로 다른 크기를 가지는 메인 스페이서(MCS)를 포함할 수 있다. 구체적으로, 제1 화소(PX1)에 위치하는 메인 스페이서(MCS), 제2 화소(PX2)에 위치하는 메인 스페이서(MCS), 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)는 서로 다른 평면 면적을 가질 수 있다. 이때 비교가 되는 평면 면적은 메인 스페이서(MCS)가 가지는 최대 평면 면적을 기준으로 한다.
일 실시예에 따르면 제1 화소(PX1)에 위치하는 메인 스페이서(MCS), 제2 화소(PX2)에 위치하는 메인 스페이서(MCS), 그리고 제3 화소(PX3)에 위치하는 메인 스페이서(MCS) 순으로 평면 면적이 감소할 수 있다. 제1 화소(PX1)에 위치하는 메인 스페이서(MCS)의 평면 면적이 가장 크고, 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)의 평면 면적이 가장 작을 수 있다. 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)의 평면 면적은 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)의 평면 면적과 동일하거나 그보다 작을 수 있다.
메인 스페이서(MCS)가 차지하는 면적이 클수록, 메인 스페이서(MCS)와 홀(H1) 사이의 거리가 작을 수 있다. 제1 화소(PX1)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리는 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리보다 작을 수 있다. 제2 화소(PX2)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리는 제3 화소(PX3)에 위치하는 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리보다 작을 수 있다.
제1 홀(H1)의 평면 면적이 동일한 경우, 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리에 따라 메인 스페이서(MCS)의 면적이 상이할 수 있다. 메인 스페이서(MCS)와 제1 홀(H1) 사이의 거리가 작을수록, 메인 스페이서(MCS)가 제2 절연층(IL2)의 테이퍼진 영역과 중첩하는 영역이 증가할 수 있다. 이에 따라 메인 스페이서(MCS)와 홀(H1) 사이의 거리가 작을수록, 메인 스페이서(MCS)가 차지하는 평면 면적이 클 수 있다. 이에 따르면 메인 스페이서(MCS)는 복수의 화소에 걸쳐 제1 표시판과 제2 표시판 사이의 간격을 안정적으로 유지할 수 있다.
다음 도 9를 참조하면, 복수의 화소는 제1 색필터를 포함하는 제1 화소(PX1), 제2 색필터를 포함하는 제2 화소(PX2), 그리고 제3 색필터를 포함하는 제3 화소(PX3)를 포함할 수 있다. 이때 제1 화소(PX1)가 포함하는 제1 홀(H1), 제2 화소(PX2)가 포함하는 제1 홀(H1), 그리고 제3 화소(PX3)가 포함하는 제1 홀(H1)의 크기는 실질적으로 동일할 수 있다.
일 실시예에 따른 표시 장치는 서로 다른 크기를 가지는 서브 스페이서(SCS)를 포함할 수 있다. 구체적으로, 제1 화소(PX1)에 위치하는 서브 스페이서(SCS), 제2 화소(PX2)에 위치하는 서브 스페이서(SCS), 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)는 서로 다른 평면 면적을 가질 수 있다. 이때 비교가 되는 평면 면적은 서브 스페이서(SCS)가 가지는 최대 평면 면적을 기준으로 한다.
일 실시예에 따르면 제1 화소(PX1)에 위치하는 서브 스페이서(SCS), 제2 화소(PX2)에 위치하는 서브 스페이서(SCS), 그리고 제3 화소(PX3)에 위치하는 서브 스페이서(SCS) 순으로 평면 면적이 감소할 수 있다. 제1 화소(PX1)에 위치하는 서브 스페이서(SCS)의 평면 면적이 가장 크고, 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)의 평면 면적이 가장 작을 수 있다. 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)의 평면 면적은 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)의 평면 면적과 동일하거나 그보다 작을 수 있다.
서브 스페이서(MCS)가 차지하는 면적이 클수록, 서브 스페이서(MCS)와 홀(H1) 사이의 거리가 작을 수 있다. 제1 화소(PX1)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리는 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리보다 작을 수 있다. 제2 화소(PX2)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리는 제3 화소(PX3)에 위치하는 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리보다 작을 수 있다.
제1 홀(H1)의 평면 면적이 동일한 경우, 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리에 따라 서브 스페이서(SCS)의 면적이 상이할 수 있다. 서브 스페이서(SCS)와 제1 홀(H1) 사이의 거리가 작을수록, 서브 스페이서(SCS)가 제2 절연층(IL2)의 테이퍼진 영역과 중첩하는 영역이 증가할 수 있다. 서브 스페이서(SCS)와 홀(H1) 사이의 거리가 작을수록, 서브 스페이서(SCS)가 차지하는 평면 면적이 클 수 있다. 이에 따르면 서브 스페이서(SCS)는 복수의 화소에 걸쳐 제1 표시판과 제2 표시판 사이의 간격을 안정적으로 유지할 수 있다.
전술한 실시예에 따르면 홀에 인접하게 위치하는 여부와 상관없이 안정적으로 형성된 컬럼 스페이서(메인 스페이서 또는 서브 스페이서)의 제공이 가능하므로, 컬럼 스페이서의 눌림양 변동에 의한 갭(Gap) 불량이나 스미어(smear) 마진 변동을 방지할 수 있다.
다음 도 10을 참조하여 비교예에 따른 표시 장치에 대해 설명한다. 도 10은 비교예에 따른 표시 장치의 개략적인 도면이다.
도 10을 참조하면, 일 실시예에 따른 컬럼 스페이서(CS)가 제2 절연층의 테이퍼진 영역에 위치하는 경우, 컬럼 스페이서(CS)는 제1 표시판(100)과 제2 표시판(200) 사이의 갭을 유지하는 것이 어려울 수 있다. 컬럼 스페이서(CS)의 높이 변화로 인한 컬럼 스페이서(CS)의 눌림량 및 탄성 회복력이 낮아질 수 있으며, 이러한 변동에 의해 갭(Gap) 성 얼룩이 발현될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
SB1: 제1 기판
SB2: 제2 기판
T1, T2, T3: 트랜지스터
PE: 화소 전극
CE: 공통 전극
CS: 컬럼 스페이서
MCS: 메인 스페이서
SCS: 서브 스페이서
PX1: 제1 화소, PX2: 제2 화소, PX3: 제3 화소
H1, H2, H3: 홀

Claims (20)

  1. 제1 기판,
    상기 제1 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터와 홀을 통해 전기적으로 연결되는 화소 전극,
    상기 제1 기판과 중첩하는 제2 기판,
    상기 제2 기판 상에 위치하는 공통 전극, 그리고
    상기 화소 전극과 상기 공통 전극 사이에 위치하는 컬럼 스페이서를 포함하고,
    상기 컬럼 스페이서는 서로 다른 높이를 가지는 메인 스페이서 및 서브 스페이서를 포함하며,
    상기 메인 스페이서 및 상기 서브 스페이서 중 적어도 하나는, 면적이 상이한 적어도 2 종을 포함하는 표시 장치.
  2. 제1항에서,
    상기 표시 장치는,
    제1 색을 나타내는 제1 화소,
    제2 색을 나타내는 제2 화소, 그리고
    제3 색을 나타내는 제3 화소를 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1 화소에 위치하는 메인 스페이서의 평면 면적은 상기 제3 화소에 위치하는 메인 스페이서의 평면 면적보다 작은 표시 장치.
  4. 제3항에서,
    상기 제1 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리보다 큰 표시 장치.
  5. 제2항에서,
    상기 제2 화소에 위치하는 메인 스페이서의 평면 면적은 상기 제3 화소에 위치하는 메인 스페이서의 평면 면적보다 작거나 같은 표시 장치.
  6. 제5항에서,
    상기 제2 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 메인 스페이서와 상기 홀 사이의 직선 거리보다 크거나 같은 표시 장치.
  7. 제2항에서,
    상기 제1 화소에 위치하는 서브 스페이서의 평면 면적은 상기 제3 화소에 위치하는 서브 스페이서의 평면 면적보다 작은 표시 장치.
  8. 제7항에서,
    상기 제1 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리보다 큰 표시 장치.
  9. 제2항에서,
    상기 제2 화소에 위치하는 서브 스페이서의 평면 면적은 상기 제3 화소에 위치하는 서브 스페이서의 평면 면적보다 작거나 같은 표시 장치.
  10. 제9항에서,
    상기 제2 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리는 상기 제3 화소에 위치하는 상기 서브 스페이서와 상기 홀 사이의 직선 거리보다 크거나 같은 표시 장치.
  11. 제2항에서,
    상기 제1 화소는 적색을 나타내고, 상기 제2 화소는 녹색을 나타내고, 상기 제3 화소는 청색을 나타내는 표시 장치.
  12. 제2항에서,
    상기 제1 화소, 상기 제2 화소, 그리고 상기 제3 화소가 포함하는 상기 홀의 크기가 상이한 표시 장치.
  13. 제12항에서,
    상기 제1 화소가 포함하는 상기 홀의 평면 크기는 상기 제3 화소가 포함하는 상기 홀의 평면 크기보다 작은 표시 장치.
  14. 제2항에서,
    상기 제1 화소, 상기 제2 화소, 그리고 상기 제3 화소가 포함하는 상기 홀의 크기가 동일한 표시 장치.
  15. 제14항에서,
    상기 제3 화소가 포함하는 상기 컬럼 스페이서의 평면 크기는 상기 제1 화소가 포함하는 상기 컬럼 스페이서의 평면 크기보다 작은 표시 장치.
  16. 제1 기판,
    상기 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터와 홀을 통해 전기적으로 연결되는 화소 전극,
    상기 제1 기판과 중첩하는 제2 기판,
    상기 제2 기판 상에 위치하는 공통 전극, 그리고
    상기 화소 전극과 상기 공통 전극 사이에 위치하는 복수의 컬럼 스페이서를 포함하고,
    상기 복수의 컬럼 스페이서 중 일부와 상기 홀 사이의 거리는 상기 복수의 컬럼 스페이서 중 나머지와 상기 홀 사이의 거리와 상이한 표시 장치.
  17. 제16항에서,
    상기 표시 장치는
    제1 색을 나타내는 제1 화소, 제2 색을 나타내는 제2 화소, 그리고 제3 색을 나타내는 제3 화소를 포함하고,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 포함하는 상기 홀의 평면 크기가 상이하고,
    상기 제1 화소에 위치하는 컬럼 스페이서의 평면 면적은 상기 제3 화소에 위치하는 컬럼 스페이서의 평면 면적보다 작은 표시 장치.
  18. 제16항에서,
    상기 표시 장치는,
    제1 색을 나타내는 제1 화소, 제2 색을 나타내는 제2 화소, 그리고 제3 색을 나타내는 제3 화소를 포함하고,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소가 포함하는 상기 홀의 평면 크기는 동일한 표시 장치.
  19. 제18항에서,
    상기 제3 화소가 포함하는 상기 컬럼 스페이서의 평면 크기는 상기 제1 화소가 포함하는 상기 컬럼 스페이서의 평면 크기보다 작은 표시 장치.
  20. 제18항에서,
    상기 제3 화소가 포함하는 상기 컬럼 스페이서와 상기 홀 사이의 거리는 상기 제1 화소가 포함하는 상기 컬럼 스페이서와 상기 홀 사이의 거리보다 큰 표시 장치.
KR1020190148747A 2019-11-19 2019-11-19 표시 장치 KR20210061506A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190148747A KR20210061506A (ko) 2019-11-19 2019-11-19 표시 장치
US16/890,989 US11314130B2 (en) 2019-11-19 2020-06-02 Display device including column spacers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190148747A KR20210061506A (ko) 2019-11-19 2019-11-19 표시 장치

Publications (1)

Publication Number Publication Date
KR20210061506A true KR20210061506A (ko) 2021-05-28

Family

ID=75908968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190148747A KR20210061506A (ko) 2019-11-19 2019-11-19 표시 장치

Country Status (2)

Country Link
US (1) US11314130B2 (ko)
KR (1) KR20210061506A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11194196B2 (en) * 2019-12-18 2021-12-07 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607635B1 (ko) 2009-09-21 2016-03-31 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
KR101620534B1 (ko) * 2010-01-29 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치
KR101820533B1 (ko) 2011-08-02 2018-01-22 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101899095B1 (ko) 2011-12-15 2018-10-05 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102101028B1 (ko) 2014-05-28 2020-04-16 엘지디스플레이 주식회사 표시장치
JP2017097195A (ja) * 2015-11-25 2017-06-01 株式会社ジャパンディスプレイ 表示装置
CN105353567B (zh) * 2015-12-02 2019-01-15 深圳市华星光电技术有限公司 采用无黑色矩阵技术的va型液晶显示面板及其制作方法
KR20170082696A (ko) 2016-01-06 2017-07-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102661122B1 (ko) * 2016-11-21 2024-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10826026B2 (en) * 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20210149237A1 (en) 2021-05-20
US11314130B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
JP4851696B2 (ja) 液晶表示装置
KR101297387B1 (ko) 터치 패널 일체형 액정 표시 장치
KR101982167B1 (ko) 액정 표시 장치
US9515091B2 (en) Thin film transistor array panel including angled drain regions
US10001860B2 (en) Touch display panel, fabricating method thereof and driving method thereof
KR20080000496A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080015696A (ko) 액정 표시 장치
KR20140016593A (ko) 액정 표시 장치 및 그 제조 방법
KR102051563B1 (ko) 액정 표시 장치
KR20060118208A (ko) 박막 트랜지스터 표시판
KR102653472B1 (ko) 표시 장치
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR102530472B1 (ko) 표시 장치
KR20210061506A (ko) 표시 장치
KR20090105151A (ko) 액정 표시 장치 및 그 제조 방법
JP2008015520A (ja) 液晶表示装置
EP3499305B1 (en) Array substrate and liquid crystal display panel
KR20080038538A (ko) 액정 표시 장치
JP2019040120A (ja) 液晶表示装置
US20170090253A1 (en) Liquid crystal display device
US20210193697A1 (en) Display device and manufacturing method thereof
CN112904632A (zh) 显示基板、显示模组和显示装置
CN110890385A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
KR20160071528A (ko) 수평 전계형 액정 표시장치
US11215892B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination