CN104347677A - 有机发光二极管显示器及其制造方法 - Google Patents

有机发光二极管显示器及其制造方法 Download PDF

Info

Publication number
CN104347677A
CN104347677A CN201410367506.6A CN201410367506A CN104347677A CN 104347677 A CN104347677 A CN 104347677A CN 201410367506 A CN201410367506 A CN 201410367506A CN 104347677 A CN104347677 A CN 104347677A
Authority
CN
China
Prior art keywords
region
source
drain
electrode
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410367506.6A
Other languages
English (en)
Other versions
CN104347677B (zh
Inventor
洪性珍
安炳喆
高永周
南宇镇
谷领介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104347677A publication Critical patent/CN104347677A/zh
Application granted granted Critical
Publication of CN104347677B publication Critical patent/CN104347677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种有机发光二极管显示器及其制造方法。所述有机发光二极管显示器包括：形成在基板上的栅极电极；形成在所述栅极电极上的栅极绝缘层；形成在所述栅极绝缘层上以与所述栅极电极交叠的半导体层，所述半导体层包括沟道区域以及源极区域和漏极区域，所述源极区域和漏极区域分别从所述沟道区域向横向端部延伸并被导电化；形成在所述沟道区域上并暴露所述源极区域和漏极区域的蚀刻阻止层；与所暴露的源极区域的一部分接触的源极电极；和与所暴露的漏极区域的一部分接触的漏极电极。

Description

有机发光二极管显示器及其制造方法
本申请要求2013年7月30日提交的韩国专利申请No.10-2013-0090499的优先权，为了所有目的在此援引该专利申请作为参考，如同在这里完全阐述一样。
技术领域
本发明涉及一种用于有机发光二极管显示器的具有氧化物半导体材料的薄膜晶体管基板及其制造方法。本发明尤其涉及一种具有薄膜晶体管基板的有机发光二极管显示器及其制造方法，在薄膜晶体管基板中通过蚀刻阻止层限定氧化物半导体层中的沟道区域和源极-漏极区域。
背景技术
目前，为了克服阴极射线管的一些缺点，如重量重和体积庞大，开发了各种平板显示装置。平板显示装置包括液晶显示装置(或LCD)、场发射显示器(或FED)、等离子体显示面板(或PDP)和电致发光装置(或EL)。
根据发光材料，电致发光显示装置分为无机发光二极管显示装置和有机发光二极管显示装置。作为自发光显示装置，电致发光显示装置具有响应速度非常快、亮度非常高且视角非常宽的优点。
图1是图解有机发光二极管的结构的示图。如图1中所示，有机发光二极管包括有机发光材料层、以及阴极和阳极，其中阴极和阳极彼此面对且之间设置有有机发光材料层。有机发光材料层包括空穴注入层HIL、空穴传输层HTL、发光层EML、电子传输层ETL和电子注入层EIL。由于以空穴和电子在发光层EML处重新组合的激发态形成的激子的能量，有机发光二极管发射光。有机发光二极管显示器可通过控制如图1中所示的有机发光二极管的发光层EML产生并发射的光量(或“亮度”)，呈现视频数据。
使用有机发光二极管的有机发光二极管显示器(或OLED)可分为无源矩阵型有机发光二极管显示器(或PMOLED)和有源矩阵型有机发光二极管显示器(或AMOLED)。
有源矩阵型有机发光二极管显示器(或AMOLED)通过使用薄膜晶体管(或TFT)控制施加给有机发光二极管的电流来显示视频数据。
图2是图解有源矩阵型有机发光二极管显示器(或AMOLED)的结构的典型电路图。图3是图解AMOLED中的一个像素的结构的平面图。图4是用于图解AMOLED的结构的沿切割线I-I’的剖面图。
参照图2和3，有源矩阵型有机发光二极管显示器包括开关薄膜晶体管ST、与开关薄膜晶体管ST连接的驱动薄膜晶体管DT、以及与驱动薄膜晶体管DT连接的有机发光二极管OLED。通过设置于基板SUB上的扫描线SL、数据线DL和驱动电流线VDD来限定像素区域。有机发光二极管OLED形成在一个像素区域中并在像素区域中限定发光区域。
开关薄膜晶体管ST形成在扫描线SL和数据线DL彼此交叉的地方。设置开关薄膜晶体管ST以选择与开关薄膜晶体管ST连接的像素。开关薄膜晶体管ST包括与栅极线GL连接的栅极电极SG、与栅极电极SG交叠的半导体沟道层SA、源极电极SS和漏极电极SD。设置驱动薄膜晶体管DT以驱动设置在由开关薄膜晶体管ST选择的像素处的有机发光二极管OLED的阳极电极ANO。驱动薄膜晶体管DT包括与开关薄膜晶体管ST的漏极电极SD连接的栅极电极DG、半导体沟道层DA、与驱动电流线VDD连接的源极电极DS、和漏极电极D。驱动薄膜晶体管DT的漏极电极DD与有机发光二极管OLED的阳极电极ANO连接。在阳极电极ANO与阴极电极CAT之间设置有有机发光层OLE。阴极电极CAT与基础电压(base voltage)VSS连接。在驱动薄膜晶体管DT的栅极电极DG与驱动电流线VDD之间或者在驱动薄膜晶体管DT的栅极电极DG与驱动薄膜晶体管DT的漏极电极DD之间形成有存储电容Cst。
进一步参照图4，开关薄膜晶体管ST和驱动薄膜晶体管DT的栅极电极SG和DG分别形成在有源矩阵型有机发光二极管显示器的基板SUB上。在栅极电极SG和DG上沉积有栅极绝缘体GI。在与栅极电极SG和DG交叠的栅极绝缘体GI上，分别形成有半导体层SA和DA。在半导体层SA和DA上，形成有彼此相对并间隔开的源极电极SS和DS及漏极电极SD和DD。开关薄膜晶体管ST的漏极电极SD通过穿透栅极绝缘体GI的接触孔与驱动薄膜晶体管DT的栅极电极DG连接。在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上沉积有钝化层PAS。
特别是，由氧化物半导体材料形成的半导体层SA和DA由于高电子迁移率的特性而具有诸如高分辨率和高速操作这样的优点，因而可用于具有大充电电容器的大面积薄膜晶体管基板。然而，为了确保氧化物半导体材料的稳定性，优选包括覆盖沟道区域的上表面的蚀刻阻止层SE和DE，以保护沟道区域的上表面免受蚀刻剂的影响。详细地说，可形成蚀刻阻止层SE和DE以防止半导体层SA和DA被用于图案化源极电极SS和DS以及漏极电极SD和DD的蚀刻剂向后蚀刻(back-etched)。
在稍后将形成阳极电极ANO的区域形成滤色器。优选滤色器CF具有尽可能大的面积。例如，优选与数据线DL、驱动电流线VDD和/或扫描线SL的一些部分交叠。具有这些薄膜晶体管ST和DT以及滤色器CF的基板的上表面并非处于平坦和/或平滑的状态，而是处于具有不同水平面的不平坦和/或粗糙的状态。为了确保有机发光二极管显示器在整个显示区域上具有优良的发光质量，有机发光层OLE应当形成在平坦或平滑的表面上。从而，为了使上表面处于平坦和平滑的状态，在基板的整个表面上沉积涂覆层OC。
然后，在涂覆层OC上，形成有机发光二极管OLED的阳极电极ANO。在此，阳极电极ANO通过穿透涂覆层OC和钝化层PAS的接触孔与驱动薄膜晶体管DT的漏极电极DD连接。
在具有阳极电极ANO的基板SUB上，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和各种线DL，SL和VDD的区域上形成堤部BANK，用于限定发光区域。由堤部BANK暴露的阳极电极ANO的部分可为发光区域。在从堤部BANK暴露的阳极电极ANO上，形成有机发光层OLE。在有机发光层OLE上，形成阴极电极CAT。
对于有机发光层OLE具有发射白光的材料的情形，每个像素可通过设置在阳极电极ANO下方的滤色器CF呈现各种颜色。图4中所示的有机发光二极管显示器是底发光型显示器，其中可见光发射到显示基板的底部方向。
在如上面所述结构下的具有氧化物半导体材料的有机发光二极管显示器中，源极-漏极电极SS-SD和DS-DD与蚀刻阻止层SE和DE的一部分交叠。特别是，与源极电极SS和DS与漏极电极DS和DD之间的长度对应的半导体层SA和DA的部分区域被限定为沟道区域。由于这些交叠的区域，半导体层SA和DA的总面积可大于用于确保有效沟道区域所需的面积。此外，在这些交叠的区域，例如在源极-漏极电极SS-SD和DS-DD与栅极电极SG和DG之间会形成一些寄生电容。当交叠的区域变大时，寄生电容的量将增加。这会导致对薄膜晶体管的一些不利影响。
发明内容
为了克服上述缺陷，本发明的一个目的是提供一种具有包括氧化物半导体的薄膜晶体管基板的有机发光二极管显示器及其制造方法，其中氧化物半导体的沟道区域不与源极-漏极电极交叠。本发明的另一个目的是提供一种薄膜晶体管基板及其制造方法，其中通过蚀刻阻止层精确限定沟道区域和源极-漏极区域，且其中沟道区域不与源极-漏极电极交叠从而源极-漏极电极与源极-漏极区域的一部分连接。
为了实现上面的目的，本发明提供了一种有机发光二极管显示器，包括：形成在基板上的栅极电极；覆盖所述栅极电极的栅极绝缘层；形成在所述栅极绝缘层上以与所述栅极电极交叠的半导体层，所述半导体层包括沟道区域以及源极区域和漏极区域，所述源极区域和漏极区域分别从所述沟道区域向两外侧(或横向端部)延伸并被导电化；覆盖所述沟道区域并暴露所述源极区域和漏极区域的蚀刻阻止层；与所暴露的源极区域的一部分接触的源极电极；和与所暴露的漏极区域的一部分接触的漏极电极。
在一个实施方式中，所述源极电极与所暴露的源极区域的一部分接触，所述源极区域的所接触的部分向着一个外侧远离所述沟道区域第一预定距离，所述源极电极与所述沟道区域之间的源极区域的其他部分被暴露；且其中所述漏极电极与所暴露的漏极区域的一部分接触，所述漏极区域的所接触的部分向着另一外侧远离所述沟道区域第二预定距离，所述漏极电极与所述沟道区域之间的漏极区域的其他部分被暴露。
在一个实施方式中，所述源极电极和漏极电极包括第一金属层和层叠在所述第一金属层上的第二金属层。
在一个实施方式中，所述蚀刻阻止层设置在所述基板的整个表面上并位于所述半导体层上，并包括暴露所述源极区域的源极区域孔和暴露所述漏极区域的漏极区域孔。
在一个实施方式中，所述蚀刻阻止层和所述沟道区域与所述栅极电极具有相同的尺寸和形状。
在一个实施方式中，所述半导体层包括氧化物半导体材料；其中所述源极区域和漏极区域通过将所述氧化物半导体材料导电化而形成。
此外，本发明提出一种制造有机发光二极管(OLED)显示器的方法，所述方法包括如下步骤：在基板上形成栅极电极；通过沉积栅极绝缘层和氧化物半导体材料并图案化所述氧化物半导体材料形成半导体层；形成覆盖所述半导体层的中心部分的蚀刻阻止层；使用所述蚀刻阻止层作为掩模进行等离子体处理，以将由所述蚀刻阻止层暴露的半导体层的部分导电化，从而限定沟道区域、源极区域和漏极区域；和形成与导电化的源极区域的一部分接触的源极电极以及与导电化的漏极区域的一部分接触的漏极电极。
在一个实施方式中，形成蚀刻阻止层的步骤包括：在所述半导体层上沉积绝缘层；和通过使用掩模图案化所述绝缘层，形成暴露所述源极区域的源极区域孔和暴露所述漏极区域的漏极区域孔。
在一个实施方式中，形成蚀刻阻止层的步骤包括：在所述半导体层上沉积绝缘层；和通过使用所述栅极电极作为掩模的背部曝光方法图案化所述蚀刻阻止层，从而暴露所述源极区域和漏极区域且通过所述蚀刻阻止层覆盖所述沟道区域。
在一个实施方式中，在形成源极电极和漏极电极的步骤中，所述源极电极与所述源极区域的一部分接触，所述源极电极的所接触的部分远离所述沟道区域第一预定距离，所述源极电极与所述沟道区域之间的源极区域的其他部分被暴露；且所述漏极电极与所述漏极区域的一部分接触，所述漏极区域的所接触的部分远离所述沟道区域第二预定距离，所述漏极电极与所述沟道区域之间的漏极区域的其他部分被暴露。
在一个实施方式中，形成源极电极和漏极电极的步骤包括：在所述蚀刻阻止层上依次沉积第一金属层和第二金属层；使用湿蚀刻方法图案化所述第二金属层；和通过使用被图案化的第二金属层作为掩模的干蚀刻方法，图案化所述第一金属层。
根据本发明的具有氧化物半导体层的薄膜晶体管基板具有通过使用蚀刻阻止层作为掩模将氧化物半导体层导电化而精确限定的沟道区域和源极-漏极区域。也就是说，可使用蚀刻阻止层将沟道区域形成为具有最小化的长度。此外，源极-漏极电极分别与氧化物半导体层的导电化的源极-漏极区域连接。结果，沟道区域不与源极-漏极电极交叠，可获得具有优良电流特性的薄膜晶体管。此外，当使用背部曝光工艺时，栅极电极、沟道区域和蚀刻阻止层可形成为具有相同的形状和面积，从而即使在底栅结构中，也可获得顶栅结构的其中栅极-源极电极和栅极-漏极电极的寄生电容能够被消除的优点。
附图说明
给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是图解根据现有技术的有机发光二极管的结构的示图；
图2是图解根据现有技术的有源矩阵型有机发光二极管显示器(或AMOLED)中的一个像素的结构的典型电路图；
图3是图解根据现有技术的AMOLED中的一个像素的结构的平面图；
图4是用于图解根据现有技术的AMOLED的结构的沿切割线I-I’的的剖面图；
图5是图解根据本发明第一个实施方式的有机发光二极管显示器的结构的平面图；
图6是用于图解根据本发明第一个实施方式的有机发光二极管显示器的结构的沿图5中的切割线II-II’的剖面图；
图7是图解“①”区域的放大剖面图，其中显示了根据本发明第一个实施方式的图6中驱动薄膜晶体管的结构；
图8A到8F是图解根据本发明第一个实施方式的制造薄膜晶体管基板的方法的剖面图；
图9是图解根据本发明第二个实施方式的有机发光二极管显示器的结构的平面图；
图10是用于图解根据本发明第二个实施方式的有机发光二极管显示器的结构的沿图9中的切割线III-III’的剖面图；以及
图11A到11F是图解根据本发明第二个实施方式的制造用于有机发光二极管显示器的薄膜晶体管基板的方法的剖面图。
具体实施方式
现在将参照附图描述本发明的优选实施方式。在整个详细描述中使用相似的参考标记表示相似的元件。然而，本发明并不限于这些实施方式，而是在不改变技术精神的情况下可应用于各种变化或修改。在下面的实施方式中，考虑到便于解释而选择了元件的名称，因而它们可能与实际名称不同。
下文，将参照图5和6解释根据本发明第一个实施方式的有机发光二极管显示器。图5是图解根据本发明第一个实施方式的有机发光二极管显示器的结构的平面图。图6是用于图解根据本发明第一个实施方式的有机发光二极管显示器的结构的沿图5中的切割线II-II’的剖面图。
参照图5和6，根据本发明第一个实施方式的有机发光二极管显示器具有分别形成在基板SUB上的开关薄膜晶体管ST和驱动薄膜晶体管DT的栅极电极SG和DG。在栅极电极SG和DG上沉积有栅极绝缘体(或称为“栅极绝缘层”)GI。在与栅极电极SG和DG交叠的栅极绝缘体GI的一部分上形成有半导体层SA和DA。在半导体层SA和DA上，分别形成有彼此相对并间隔开确定距离的源极电极SS和DS及漏极电极SD和DD。开关薄膜晶体管ST的漏极电极SD通过穿透栅极绝缘体GI的接触孔与驱动薄膜晶体管DT的栅极电极DG连接。在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上沉积有钝化层PAS。
特别是，当半导体层SEM由氧化物半导体材料形成时，为了确保元件的稳定性，可包括蚀刻阻止层ES，用于保护半导体层SEM的上表面免受蚀刻剂的影响。详细地说，当通过使用蚀刻剂的光刻方法图案化形成源极电极SS和DS及漏极电极SD和DD时，在源极电极与漏极电极之间的间隙区域，半导体层SEM可能被蚀刻剂向后蚀刻。通过在半导体层SEM的沟道区域的上表面上形成蚀刻阻止层ES，蚀刻阻止层ES可防止该间隙处的半导体层SEM的上表面被蚀刻剂蚀刻。可在半导体层SEM的中心部分上形成蚀刻阻止层ES。
在本发明的第一个实施方式中，蚀刻阻止层ES被形成为覆盖沉积有半导体层SEM的基板SUB的整个表面。此外，蚀刻阻止层ES具有用于限定半导体层SEM的沟道区域SA和DA、以及分别连续地设置在沟道区域的右侧和左侧的源极区域SSA和DSA及漏极区域SDA和DDA的开孔。换句话说，由蚀刻阻止层ES的开孔暴露的半导体层SEM的区域可被限定为源极区域SSA和DSA及漏极区域SDA和DDA。在源极区域SSA和DSA与漏极区域SDA和DDA之间的被蚀刻阻止层ES覆盖的半导体层SEM的中间部分被限定为沟道区域SA和DA。
此外，在本发明的第一个实施方式中，源极电极SS和DS分别与源极区域SSA和DSA的一部分连接。因此，源极电极SS和DS不与沟道区域SA和DA交叠。此外，漏极电极SD和DD分别与漏极区域SDA和DDA的一部分连接。
可在阳极电极ANO可被形成为一层的区域形成滤色器CF。优选滤色器CF具有尽可能大的面积。例如，滤色器CF可与数据线DL、驱动电流线VDD和扫描线SL的一些部分交叠。具有这些薄膜晶体管ST和DT以及滤色器CF的基板的上表面不处于平坦和/或平滑的状态，而是处于具有不同水平面的不平坦和/或粗糙的状态。为了确保有机发光二极管显示器在整个显示区域上具有优良的发光质量，有机发光层OLE应当形成在平坦或平滑的表面上。从而，为了使上表面处于平坦和平滑的状态，在基板SUB的整个表面上沉积涂覆层OC。
然后，在涂覆层OC上，形成有机发光二极管OLED的阳极电极ANO。在此，阳极电极ANO通过穿透涂覆层OC和钝化层PAS的接触孔与驱动薄膜晶体管DT的漏极电极DD连接。
在具有阳极电极ANO的基板SUB上，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和各种线DL，SL和VDD的区域上形成堤部BANK，用于限定发光区域。由堤部BANK暴露的阳极电极ANO的部分可为发光区域。在从堤部BANK暴露的阳极电极ANO上，形成有机发光层OLE。在有机发光层OLE上，形成阴极电极CAT。
在有机发光层OLE包括发射白光的有机材料的情形中，每个像素可使用设置在阳极电极ANO下方的滤色器CF呈现其自身的颜色。具有图6中所示结构的有机发光二极管显示器可以是底发光型显示器。
本发明的一个主要特点在于包括氧化物半导体材料的薄膜晶体管的结构。下文，参照图7更详细地描述有机发光二极管显示器中的薄膜晶体管的结构。图7是图解“①”区域的放大剖面图，其中显示了根据本发明第一个实施方式的图6中驱动薄膜晶体管的结构。
参照图7，在基板SUB上形成有驱动薄膜晶体管DT的栅极电极DG。在栅极电极DG上沉积有栅极绝缘层GI。在栅极绝缘层GI上形成有与栅极电极DG交叠的半导体层SEM。在具有半导体层SEM的基板SUB的整个表面上，沉积有蚀刻阻止层ES。
蚀刻阻止层ES被图案化为暴露半导体层SEM的源极区域DSA和漏极区域DDA。可通过等离子体处理使暴露的源极区域DSA和漏极区域DDA导电化(或金属化)。结果，源极区域DSA与漏极区域DDA之间的半导体层SEM的部分可被限定为沟道区域DA。
在蚀刻阻止层ES上，形成源极电极DS和漏极电极DD。特别是，源极电极DS连接至通过蚀刻阻止层ES的开孔而暴露的源极区域DSA，特别地，连接至与沟道区域DA相距预定距离的源极区域DSA的一部分。此外，漏极电极DD连接至通过蚀刻阻止层ES的开孔而暴露的漏极区域DDA，特别地，连接至与沟道区域DA相距预定距离的漏极区域DDA的一部分。
根据一个实施方式，源极电极DS和漏极电极DD可由层叠的双层金属层形成。例如，第一金属层M1可设置在下层，第二金属层M2可设置在上层。第一金属层M1可容易地通过湿蚀刻方法图案化，而第二金属层M2可容易地通过干蚀刻方法图案化。此外，从源极电极DS延伸的数据线DL可具有相同结构。类似地，与驱动薄膜晶体管DT的栅极电极DG连接的开关薄膜晶体管ST的漏极电极SD可具有相同结构。
在这种结构下，通过蚀刻阻止层ES的形状(或轮廓)可限定沟道区域DA和源极-漏极区域DSA和DDA。因此，沟道区域DA不具有与源极-漏极电极DS和DD交叠的部分。结果，沟道区域DA的长度由蚀刻阻止层ES的图案决定，从而当设计薄膜晶体管时不需要考虑任何交叠裕度。可通过使用蚀刻阻止层ES的图案精确设计并形成薄膜晶体管，以使其具有较短的沟道长度。
下文，参照图8A到8F描述制造薄膜晶体管的方法。图8A到8F是图解根据本发明第一个实施方式的制造薄膜晶体管基板的方法的剖面图。
如图8A中所示，在第一掩模工艺中在透明基板SUB上沉积并图案化栅极金属材料，以形成栅极元件。栅极元件包括(驱动薄膜晶体管DT的)栅极电极DG和与栅极电极DG连接的扫描线SL。在具有栅极元件的基板SUB的整个表面上沉积栅极绝缘层GI。
在第二掩模工艺中在栅极绝缘层GI上沉积并图案化氧化物半导体材料，以形成半导体层SEM。氧化物半导体材料包括诸如氧化铟镓锌(或IGZO)这样的金属氧化物材料。半导体层SEM被形成为与栅极电极DG交叠，如图8B中所示。
在具有半导体层SEM的基板SUB的整个表面上沉积绝缘材料，以形成蚀刻阻止层ES。在第三掩模工艺中图案化蚀刻阻止层ES，以形成源极区域孔SH和漏极区域孔DH，如图8C中所示。
在形成源极区域孔SH和漏极区域孔DH之后，在第四掩模工艺中图案化蚀刻阻止层ES和栅极绝缘层GI，以形成暴露栅极电极DG的一部分的栅极接触孔GH。因为第一个实施方式中解释的制造工艺用于形成有机发光二极管显示器，所以开关薄膜晶体管ST与驱动薄膜晶体管DT连接。因此，需要栅极接触孔GH。然而，在制造不需要栅极接触孔的液晶显示器的方法中，可省略此第四掩模工艺。
使用被图案化的蚀刻阻止层ES作为掩模，在基板SUB的整个表面上进行等离子体处理。进行等离子体处理的步骤可包括：将蚀刻阻止层ES的第一端与沟道区域和源极区域之间的边界对齐并将蚀刻阻止层ES的第二端与沟道区域和漏极区域之间的边界对齐。然后，由穿透蚀刻阻止层ES的源极区域孔SH和漏极区域孔DH暴露的半导体层SEM的一部分被导电化(或金属化)。
氧化物半导体材料具有导电性可根据氧的含量而变化的特性。通过控制氧的含量，本申请中的半导体层SEM中使用的诸如氧化铟镓锌这样的金属氧化物材料可具有半导体特性。在此，当减小氧含量时，导电特性可增加，从而氧化铟镓锌可被导电化。在形成半导体层SEM的过程中具有用于减小氧含量的各种方法。为了减小选定区域内的氧含量，使用等离子体处理。通过在半导体层SEM的选定部分上进行等离子体处理，可去除半导体层SEM的选定部分中的氧含量，从而这些部分可被导电化。在等离子体处理中，可使用氦(He)气、氢(H2)气或氩(Ar)气。
半导体层SEM的被导电化的区域可被限定为源极区域DSA和漏极区域DDA。同时，在源极区域孔SH与漏极区域孔DH之间的区域的由蚀刻阻止层ES覆盖的半导体层SEM的部分被限定为沟道区域DA，如图8D中所示。
在具有沟道区域DA及源极-漏极区域DSA和DDA的基板SUB的整个表面上，沉积源极-漏极金属。详细地说，依次沉积第一金属层M1和第二金属层M2。第一金属层M1可包括金属材料或导电材料，如钼(Mo)、钛(Ti)、钼-钛合金(MoTi)或氧化铟锡(ITO)。第一金属层M1可被沉积为或更小的厚度。第二金属层M2可包括低电阻材料，如铜(Cu)。在另一个例子中，第二金属层M2可包括金属材料或导电材料，如铜(Cu)合金、钼(Mo)、钛(Ti)、钼-钛合金(MoTi)或氧化铟锡(ITO)。第二金属层M2可被沉积为或更小的厚度。优选第二金属层M2比第一金属层M1厚。然而，根据情况，第二金属层M2可比第一金属层M1薄。在第五掩模工艺中，第二金属层M2通过湿蚀刻工艺被蚀刻为源极-漏极图案，如图8E中所示。
使用以源极-漏极形状被图案化的第二金属层M2作为掩模，通过干蚀刻工艺图案化第一金属层M1。结果，完成源极-漏极元件。源极-漏极元件包括驱动薄膜晶体管DT的源极电极DS和漏极电极DD、开关薄膜晶体管ST的源极电极SS和漏极电极SD、数据线DL和驱动电流线VDD。
特别是，源极电极DS与通过形成在蚀刻阻止层ES处的源极区域孔SH而暴露的源极区域DSA的一部分接触。详细地说，源极电极DS与源极区域DSA的部分区域(或部分表面)接触，且此部分区域向外侧(或者向横侧端部之一)远离沟道区域DA预定距离(或第一预定距离)。因此，源极电极DS与沟道区域DA之间的源极区域DSA的其他部分被暴露。此外，漏极电极DD与漏极区域DDA的部分区域(或部分表面)接触，且此部分区域向外侧(或者向另一横侧端部)远离沟道区域DA预定距离(或第二预定距离)。因此，漏极电极DD与沟道区域DA之间的漏极区域DDA的其他部分被暴露，如图8F中所示。
在源极-漏极电极DS和DD被形成为与覆盖沟道区域DA的蚀刻阻止层ES交叠的情形中，与源极电极DS和漏极电极DD之间的空间对应的半导体层SEM的部分可被限定为沟道区域。然而，在本发明的第一个实施方式中，源极-漏极电极DS和DD不与沟道区域DA交叠，从而可通过蚀刻阻止层ES的形状或图案精确和/或准确地限定沟道区域DA。
如上所述，当源极电极DS和漏极电极DD分别与源极区域DSA和漏极区域DDA的一部分接触时，源极区域DSA和漏极区域DDA的其他部分被暴露；当图案化源极-漏极源极元件时，源极区域DSA和漏极区域DDA的暴露部分会被损坏。为了防止损坏，在本发明中，源极-漏极元件包括两个金属层。例如，在湿蚀刻工艺中，源极-漏极元件的第二金属层M2以快速节拍时间(fasttact time)被图案化。之后，使用被图案化的第二金属层M2作为掩模在干蚀刻工艺中图案化比第二金属层M2薄的第一金属层M1。干蚀刻工艺需要比湿蚀刻工艺长的节拍时间，但能更精确地控制蚀刻厚度。因此，通过适当组合湿蚀刻工艺和干蚀刻工艺，可在不会对源极区域DSA和漏极区域DDA的暴露的其他部分造成任何损坏的情况下形成源极-漏极元件。
下文，参照图9和10描述本发明的第二个实施方式。图9是图解根据本发明第二个实施方式的有机发光二极管显示器的结构的平面图。图10是用于图解根据本发明第二个实施方式的有机发光二极管显示器的结构的沿图9中的切割线III-III’的剖面图。
根据本发明第二个实施方式的有机发光二极管显示器的基本结构与第一个实施方式非常相似。因此，将省略有关相同结构的解释，将主要解释区别。
在第二个实施方式中，使用栅极电极SG和DG的形状限定和/或形成沟道区域SA和DA以及蚀刻阻止层ES。也就是说，通过栅极电极的图案限定薄膜晶体管的沟道区域。详细地说，通过薄膜晶体管中设计的沟道区域形成栅极电极，通过使用栅极电极作为掩模的背部曝光方法形成蚀刻阻止层，并使用蚀刻阻止层限定沟道区域和源极-漏极区域。
参照图9和10，根据第二个实施方式的有机发光二极管显示器包括形成在基板SUB上的开关薄膜晶体管ST的栅极电极SG和驱动薄膜晶体管DT的栅极电极DG。在栅极电极SG和DG上沉积有栅极绝缘层GI。在栅极绝缘层GI上形成有半导体层SEM，其中半导体层SEM包括与栅极电极SG和DG具有相同形状的沟道区域SA和DA、以及分别在沟道区域SA和DA的两侧延伸(或者从沟道区域SA和DA向横向端部延伸)的源极-漏极区域SSA-SDA和DSA-DDA。
在沟道区域SA和DA上，形成与栅极电极SG和DG及沟道区域SA和DA具有相同形状的蚀刻阻止层ES。从沟道区域SA和DA的两侧延伸的源极-漏极区域SSA-SDA和DSA-DDA分别与源极-漏极电极SS-SD和DS-DD接触。特别是，源极电极SS和DS分别与源极区域SSA和DSA的一部分接触。详细地说，源极电极SS和DS与源极区域SSA和DSA的一部分接触，此部分向外侧远离沟道区域SA和DA预定距离。漏极电极SD和DD与漏极区域SDA和DDA的一部分接触，此部分向外侧远离沟道区域SA和DA预定距离。
在第二个实施方式中，使用栅极电极SG和DG的形状和/或轮廓形成蚀刻阻止层ES以及沟道区域SA和DA。在第一个实施方式中，在除了源极-漏极区域SSA-SDA和DSA-DDA之外的基板的整个表面上沉积蚀刻阻止层ES。然而，在第二个实施方式中，蚀刻阻止层ES仅存在于沟道区域SA和DA上。
下文，参照图11A到11F描述根据本发明第二个实施方式的制造薄膜晶体管基板的方法。图11A到11F是图解根据本发明第二个实施方式的制造用于有机发光二极管显示器的薄膜晶体管基板的方法的剖面图。
如图11A中所示，在第一掩模工艺中在透明基板SUB上沉积并图案化栅极金属材料，以形成栅极元件。栅极元件包括(驱动薄膜晶体管DT的)栅极电极DG和与栅极电极DG连接的扫描线SL。优选栅极电极DG被设计为与稍后形成的沟道区域DA具有相同的尺寸和形状。在具有栅极元件的基板SUB的整个表面上沉积栅极绝缘层GI。
在第二掩模工艺中在栅极绝缘层GI上沉积并图案化氧化物半导体材料，以形成半导体层SEM。氧化物半导体材料包括诸如氧化铟镓锌(或IGZO)这样的金属氧化物材料。半导体层SEM被形成为比栅极电极DG大，如图11B中所示。
通过在具有半导体层SEM的基板SUB的整个表面上沉积绝缘材料，形成蚀刻阻止层ES。在第三掩模工艺中图案化蚀刻阻止层ES。不需要任何额外的光学掩模，通过使用栅极电极DG作为掩模的背部曝光方法将蚀刻阻止层ES图案化，如图11C中所示。
在形成蚀刻阻止层ES之后，通过在第四掩模工艺中图案化栅极绝缘层GI，形成暴露栅极电极DG的一部分的栅极接触孔GH。与第一个实施方式中解释的用于形成有机发光二极管显示器的制造工艺类似，开关薄膜晶体管ST与驱动薄膜晶体管DT连接。因此，需要栅极接触孔GH。然而，在制造不需要栅极接触孔的液晶显示器的方法中，可省略此第四掩模工艺。
通过使用被图案化的蚀刻阻止层ES作为掩模，在基板SUB的整个表面上进行等离子体处理。然后，通过蚀刻阻止层ES暴露的半导体层SEM的一部分被导电化(或金属化)。半导体层SEM的被导电化的区域可被限定为源极区域DSA和漏极区域DDA。同时，在源极区域DSA与漏极区域DDA之间的区域的由蚀刻阻止层ES覆盖的半导体层SEM的部分被限定为沟道区域DA，如图11D中所示。
在具有沟道区域DA及源极-漏极区域DSA和DDA的基板SUB的整个表面上，沉积源极-漏极金属。详细地说，依次沉积第一金属层M1和第二金属层M2。第一金属层M1可包括金属材料或导电材料，如钼(Mo)、钛(Ti)、钼-钛合金(MoTi)或氧化铟锡(ITO)。第一金属层M1可被沉积为或更小的厚度。第二金属层M2可包括低电阻材料，如铜(Cu)。在另一个例子中，第二金属层M2可包括金属材料或导电材料，如铜(Cu)合金、钼(Mo)、钛(Ti)、钼-钛合金(MoTi)或氧化铟锡(ITO)。第二金属层M2可被沉积为或更小的厚度。优选第二金属层M2比第一金属层M1厚。然而，根据情况，第二金属层M2可比第一金属层M1薄。在第五掩模工艺中，第二金属层M2通过湿蚀刻工艺被蚀刻为源极-漏极图案，如图11E中所示。
通过使用以源极-漏极形状被图案化的第二金属层M2作为掩模，通过干蚀刻工艺图案化第一金属层M1。结果，完成源极-漏极元件。源极-漏极元件包括驱动薄膜晶体管DT的源极电极DS和漏极电极DD、开关薄膜晶体管ST的源极电极SS和漏极电极SD、数据线DL和驱动电流线VDD。
特别是，源极电极DS与在蚀刻阻止层ES的一个外侧方向暴露的源极区域DSA的一部分接触。详细地说，源极电极DS与源极区域DSA的部分区域接触，此部分区域向外侧远离沟道区域DA预定距离。因此，源极电极DS与沟道区域DA之间的源极区域DSA的其他部分被暴露。此外，漏极电极DD也与在蚀刻阻止层ES的另一个外侧方向暴露的漏极区域DDA的部分区域接触，此部分区域向外侧远离沟道区域DA预定距离。然后，漏极电极DD与沟道区域DA之间的漏极区域DDA的其他部分也被暴露，如图11F中所示。
在源极-漏极电极DS和DD被形成为与覆盖沟道区域DA的蚀刻阻止层ES交叠的情形中，与源极电极DS和漏极电极DD之间的空间对应的半导体层SEM的部分可被限定为沟道区域。然而，在本发明的第二个实施方式中，源极-漏极电极DS和DD不与沟道区域DA交叠，从而可通过蚀刻阻止层ES的形状或图案精确和/或准确地限定沟道区域DA。
特别是，在第二个实施方式中，薄膜晶体管具有源极-漏极电极DS和DD不与栅极电极DG交叠的自对准结构。因此，在栅极电极与源极电极之间和/或在栅极电极与漏极电极之间形成的寄生电容可被最小化或消除。因而，尽管薄膜晶体管具有底栅结构，但可具有顶栅结构的其中栅极电极DG与源极-漏极电极DS和DD自对准的优点。
尽管参照附图详细描述了本发明的实施方式，但本领域技术人员应当理解，在不改变本发明的技术精神或实质特征的情况下，可以以其他具体形式实施本发明。因此，应当注意，前述实施方式在所有方面仅仅是举例说明，而不应解释为限制本发明。本发明的范围由所附权利要求书限定，而不是由本发明的详细说明限定。在权利要求书的含义和范围内的所有变化或修改或它们的等同物都应解释为落在本发明的范围内。

Claims (13)

1.一种有机发光二极管(OLED)显示器，包括：
形成在基板上的栅极电极；
形成在所述栅极电极上的栅极绝缘层；
形成在所述栅极绝缘层上以与所述栅极电极交叠的半导体层，所述半导体层包括沟道区域以及源极区域和漏极区域，所述源极区域和漏极区域分别从所述沟道区域向横向端部延伸并被导电化；
形成在所述沟道区域上并暴露所述源极区域和漏极区域的蚀刻阻止层；
与所暴露的源极区域的一部分接触的源极电极；和
与所暴露的漏极区域的一部分接触的漏极电极。
2.根据权利要求1所述的OLED显示器，其中所述源极电极与所暴露的源极区域的部分表面接触，所述源极区域的所接触的部分表面向着所述横向端部之一远离所述沟道区域第一预定距离，所述源极电极与所述沟道区域之间的源极区域的其他部分被暴露；且
其中所述漏极电极与所暴露的漏极区域的部分表面接触，所述漏极区域的所接触的部分表面向着另一个横向端部远离所述沟道区域第二预定距离，所述漏极电极与所述沟道区域之间的漏极区域的其他部分被暴露。
3.根据权利要求1所述的OLED显示器，其中所述源极电极和漏极电极的每个包括第一金属层和层叠在所述第一金属层上的第二金属层。
4.根据权利要求1所述的OLED显示器，其中所述蚀刻阻止层设置在所述基板的整个表面上并位于所述半导体层上，并包括暴露所述源极区域的源极区域孔和暴露所述漏极区域的漏极区域孔。
5.根据权利要求1所述的OLED显示器，其中所述蚀刻阻止层和所述沟道区域与所述栅极电极具有相同的尺寸和形状。
6.根据权利要求1所述的OLED显示器，其中所述半导体层包括氧化物半导体材料；
其中所述源极区域和漏极区域包括所述氧化物半导体材料的被导电化的部分。
7.一种制造有机发光二极管(OLED)显示器的方法，所述方法包括如下步骤：
在基板上形成栅极电极；
通过沉积栅极绝缘层和氧化物半导体材料并图案化所述氧化物半导体材料形成半导体层；
在所述半导体层的中心部分上形成蚀刻阻止层；
使用所述蚀刻阻止层作为掩模进行等离子体处理，以将由所述蚀刻阻止层暴露的半导体层的部分导电化，从而限定沟道区域、源极区域和漏极区域；和
形成与导电化的源极区域的一部分接触的源极电极以及与导电化的漏极区域的一部分接触的漏极电极。
8.根据权利要求7所述的方法，其中形成蚀刻阻止层的步骤包括：
在所述半导体层上沉积绝缘层；和
通过使用掩模图案化所述绝缘层，形成暴露所述源极区域的源极区域孔和暴露所述漏极区域的漏极区域孔。
9.根据权利要求7所述的方法，其中形成蚀刻阻止层的步骤包括：
在所述半导体层上沉积绝缘层；和
通过使用所述栅极电极作为掩模的背部曝光方法图案化所述蚀刻阻止层，从而暴露所述源极区域和漏极区域且通过所述蚀刻阻止层覆盖所述沟道区域。
10.根据权利要求7所述的方法，其中在形成源极电极和漏极电极的步骤中，所述源极电极与所述源极区域的部分表面接触，所述源极电极的所接触的部分表面远离所述沟道区域第一预定距离，所述源极电极与所述沟道区域之间的源极区域的其他部分被暴露；且
所述漏极电极与所述漏极区域的部分表面接触，所述漏极区域的所接触的部分表面远离所述沟道区域第二预定距离，所述漏极电极与所述沟道区域之间的漏极区域的其他部分被暴露。
11.根据权利要求7所述的方法，其中形成源极电极和漏极电极的步骤包括：
在所述蚀刻阻止层上依次沉积第一金属层和第二金属层；
使用湿蚀刻方法图案化所述第二金属层；和
通过使用被图案化的第二金属层作为掩模的干蚀刻方法，图案化所述第一金属层。
12.根据权利要求7所述的方法，其中进行等离子体处理的步骤包括：减小在所述半导体层的暴露部分中的氧含量。
13.根据权利要求7所述的方法，其中进行等离子体处理的步骤包括：将所述蚀刻阻止层的第一端与所述沟道区域和所述源极区域之间的边界对齐并将所述蚀刻阻止层的第二端与所述沟道区域和所述漏极区域之间的边界对齐。
CN201410367506.6A 2013-07-30 2014-07-29 有机发光二极管显示器及其制造方法 Active CN104347677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0090499 2013-07-30
KR1020130090499A KR102130139B1 (ko) 2013-07-30 2013-07-30 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN104347677A true CN104347677A (zh) 2015-02-11
CN104347677B CN104347677B (zh) 2018-01-30

Family

ID=52426824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410367506.6A Active CN104347677B (zh) 2013-07-30 2014-07-29 有机发光二极管显示器及其制造方法

Country Status (3)

Country Link
US (2) US9318616B2 (zh)
KR (1) KR102130139B1 (zh)
CN (1) CN104347677B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989804A (zh) * 2015-03-23 2016-10-05 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106205492A (zh) * 2016-09-13 2016-12-07 深圳市华星光电技术有限公司 Amoled驱动电路结构及其制作方法
CN110009107A (zh) * 2017-12-29 2019-07-12 Imec 非营利协会 一种用于形成量子比特设备的方法
CN110391275A (zh) * 2018-04-23 2019-10-29 三星显示有限公司 显示装置
CN110998999A (zh) * 2017-07-31 2020-04-10 精工爱普生株式会社 发光装置以及投影仪
CN112786453A (zh) * 2021-01-18 2021-05-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法和显示装置及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793361B2 (en) * 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
KR102222075B1 (ko) * 2014-10-10 2021-03-04 삼성디스플레이 주식회사 유기 발광 다이오드의 품질 검사 방법 및 이를 수행하기 위한 유기 발광 다이오드의 품질 검사 장치
KR102327087B1 (ko) * 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102017764B1 (ko) 2015-04-29 2019-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105575961B (zh) * 2016-03-18 2019-10-11 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
KR102464900B1 (ko) * 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
KR102568518B1 (ko) * 2016-10-25 2023-08-18 엘지디스플레이 주식회사 고 개구율을 갖는 초고해상도 평판 표시장치
KR102560393B1 (ko) 2018-08-20 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102643466B1 (ko) 2018-11-21 2024-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200143618A (ko) 2019-06-14 2020-12-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
USD1012920S1 (en) 2023-05-19 2024-01-30 SpotOn Transact, LLC Electronic device
USD1009854S1 (en) 2023-05-19 2024-01-02 SpotOn Transact, LLC Set of electronic devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN102013433A (zh) * 2009-09-04 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器
US20120223308A1 (en) * 2009-10-16 2012-09-06 Sharp Kabushiki Kaisha Thin-film transistor, process for production of same, and display device equipped with same
US20130140554A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677485A (ja) * 1992-08-25 1994-03-18 Sharp Corp 逆スタッガ型薄膜トランジスタおよびその製造方法
JPH1062789A (ja) * 1996-08-23 1998-03-06 Sharp Corp 液晶表示装置及びその製造方法
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100643038B1 (ko) * 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100874647B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조 방법
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011096275A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101084192B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
CN103578984B (zh) * 2012-07-26 2016-10-26 瀚宇彩晶股份有限公司 半导体元件及其制造方法
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN102013433A (zh) * 2009-09-04 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器
US20120223308A1 (en) * 2009-10-16 2012-09-06 Sharp Kabushiki Kaisha Thin-film transistor, process for production of same, and display device equipped with same
US20130140554A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989804A (zh) * 2015-03-23 2016-10-05 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106205492A (zh) * 2016-09-13 2016-12-07 深圳市华星光电技术有限公司 Amoled驱动电路结构及其制作方法
CN106205492B (zh) * 2016-09-13 2019-07-02 深圳市华星光电技术有限公司 Amoled驱动电路结构及其制作方法
CN110998999A (zh) * 2017-07-31 2020-04-10 精工爱普生株式会社 发光装置以及投影仪
CN110998999B (zh) * 2017-07-31 2021-10-22 精工爱普生株式会社 发光装置以及投影仪
CN110009107A (zh) * 2017-12-29 2019-07-12 Imec 非营利协会 一种用于形成量子比特设备的方法
CN110009107B (zh) * 2017-12-29 2024-02-13 Imec 非营利协会 一种用于形成量子比特设备的方法
CN110391275A (zh) * 2018-04-23 2019-10-29 三星显示有限公司 显示装置
CN110391275B (zh) * 2018-04-23 2024-04-02 三星显示有限公司 显示装置
CN112786453A (zh) * 2021-01-18 2021-05-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法和显示装置及其制作方法

Also Published As

Publication number Publication date
US9318616B2 (en) 2016-04-19
US20160225883A1 (en) 2016-08-04
CN104347677B (zh) 2018-01-30
KR20150014808A (ko) 2015-02-09
KR102130139B1 (ko) 2020-07-03
US10134877B2 (en) 2018-11-20
US20150034933A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
CN104347677A (zh) 有机发光二极管显示器及其制造方法
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
JP6771015B2 (ja) 上部発光型有機発光ダイオード表示装置
KR102315094B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR102045036B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102166341B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102519942B1 (ko) 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
KR102062912B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
CN104347819A (zh) 柔性有机电致发光器件及其制造方法
CN101661948B (zh) 有机发光二极管显示器及其制造方法
KR101654232B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
WO2004010741A1 (ja) アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2005056846A (ja) 有機電界発光素子及びその製造方法
CN102738171A (zh) 显示面板及其制造方法
US10014360B2 (en) Array substrate comprising a power wire layer and manufacturing method thereof
JP2001100655A (ja) Ｅｌ表示装置
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102076620B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR102211066B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102317835B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130031099A (ko) 유기발광 다이오드 표시장치 및 그의 제조방법
KR20120039425A (ko) 유기전기발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant