JP2020064265A - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP2020064265A
JP2020064265A JP2018197846A JP2018197846A JP2020064265A JP 2020064265 A JP2020064265 A JP 2020064265A JP 2018197846 A JP2018197846 A JP 2018197846A JP 2018197846 A JP2018197846 A JP 2018197846A JP 2020064265 A JP2020064265 A JP 2020064265A
Authority
JP
Japan
Prior art keywords
transistor
display device
impurity concentration
channel region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018197846A
Other languages
English (en)
Other versions
JP7145032B2 (ja
Inventor
宏政 坪井
Hiromasa Tsuboi
宏政 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018197846A priority Critical patent/JP7145032B2/ja
Priority to US16/599,296 priority patent/US20200126481A1/en
Publication of JP2020064265A publication Critical patent/JP2020064265A/ja
Priority to JP2022148890A priority patent/JP7365476B2/ja
Application granted granted Critical
Publication of JP7145032B2 publication Critical patent/JP7145032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示装置において黒の表示に有利な技術を提供する。【解決手段】複数の画素がアレイ状に配された表示装置であって、複数の画素のそれぞれは、発光素子および第１トランジスタを含む電流経路と、輝度信号を伝達するための第２トランジスタと、を備え、第１トランジスタは、電流経路に配された拡散領域と、第２トランジスタから輝度信号が伝達されるゲート電極と、を備え、拡散領域が、第１導電型であり、ゲート電極が、第１導電型とは反対の第２導電型である。【選択図】図３

Description

本発明は、表示装置および電子機器に関する。
素子を流れる電流に応じた輝度で発光する有機ＥＬ（エレクトロルミネセンス）素子などの発光素子を含む画素がアレイ状に配された表示装置が知られている。特許文献１には、発光素子に映像信号に応じた電流を供給するための駆動トランジスタを含む画素が示されている。
特開２０１０−１４５５７９号公報
表示装置において高いコントラストを実現するために、発光素子が非発光の状態において深い黒色の表示が求められている。より黒い表示を行うために、駆動トランジスタのオフリーク電流を抑制する必要がある。
本発明は、表示装置において黒の表示に有利な技術を提供することを目的とする。
上記課題に鑑みて、本発明の実施形態に係る表示装置は、複数の画素がアレイ状に配された表示装置であって、複数の画素のそれぞれは、発光素子および第１トランジスタを含む電流経路と、輝度信号を伝達するための第２トランジスタと、を備え、第１トランジスタは、電流経路に配された拡散領域と、第２トランジスタから輝度信号が伝達されるゲート電極と、を備え、拡散領域が、第１導電型であり、ゲート電極が、第１導電型とは反対の第２導電型であることを特徴とする。
本発明によれば、表示装置において黒の表示に有利な技術を提供することができる。
本発明の実施形態に係る表示装置の構成例を示す図。 図１の表示装置の画素の構成例を示す回路図。 図１の表示装置の画素の構成例を示す平面図。 図１の表示装置の画素の構成例を示す断面図。 本発明の実施形態に係る表示装置の構成例を示す図。 図５の表示装置の画素の構成例を示す回路図。 図５の表示装置の画素の構成例を示す平面図。 図５の表示装置の画素の構成例を示す断面図。 図５の表示装置の画素の構成例を示す平面図。 図５の表示装置の画素の構成例を示す断面図。 図１、５の表示装置を用いたカメラの構成例を示すブロック図。
以下、本発明に係る記録装置の具体的な実施形態を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
第１の実施形態
図１〜４を参照して、本発明の実施形態における表示装置の構成について説明する。図１は、本発明の第１の実施形態における表示装置１０１の構成例を示す図であり、図２は、表示装置１０１に配される画素１０２の回路図である。
以下の説明において、表示装置１０１のそれぞれの画素１０２に配される発光素子２０１の陽極に駆動トランジスタ２０２が接続され、画素１０２に配されるトランジスタがすべてＰ型トランジスタである場合について説明する。しかしながら、表示装置１０１の画素１０２の構成は、これに限られることはない。例えば、それぞれのトランジスタなどの極性や導電型が、すべて逆であってもよい。また、例えば、駆動トランジスタがＰ型トランジスタであり、他のトランジスタがＮ型トランジスタであってもよい。適宜、表示装置１０１の画素１０２に含まれる発光素子やトランジスタの導電型や極性にあわせて、供給される電位や接続を変更すればよい。
本実施形態において、図１に示されるように、表示装置１０１は、画素アレイ部１０３と、画素アレイ部１０３の周辺に配置される駆動部と、を含む。画素アレイ部１０３は、アレイ状に配された複数の画素１０２を含む。それぞれの画素１０２は、発光素子２０１を備える。発光素子２０１は、陽極と陰極とを備え、陽極と陰極との間に発光層を含む有機層を有する。有機層は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層のうち１つまたは複数を適宜有していてもよい。
駆動部は、画素アレイ部１０３に配された画素１０２を駆動するための回路である。駆動部は、例えば、垂直走査回路１０４および信号出力回路１０５を含む。また、駆動部からの信号を画素１０２に供給するために、画素アレイ部１０３には、行方向（図１において横方向）に沿って延在する走査線１０６および走査線１０７が、アレイ状に並ぶ画素１０２の画素行ごとに配されている。また、画素アレイ部１０３には、列方向（図１において縦方向）に沿って延在する信号線１０８が、アレイ状に並ぶ画素１０２の画素列ごとに配されている。
走査線１０６および走査線１０７は、垂直走査回路１０４のそれぞれ対応する画素行の出力端に接続されている。信号線１０８は、信号出力回路１０５のそれぞれ対応する画素列の出力端に接続されている。
垂直走査回路１０４は、画素アレイ部１０３のそれぞれの画素１０２への映像信号の書き込み時において、走査線１０６に書き込み制御信号を供給する。さらに、画素１０２を駆動し、発光させるための発光制御信号を走査線１０７に供給する。
信号出力回路１０５は、それぞれの画素１０２の発光素子２０１を発光させる際の輝度情報に応じた電圧を有する輝度信号と、基準電圧を有する基準電圧信号と、の何れか一方を適宜選択し、信号線１０８に出力する。輝度信号は、表示装置１０１で表示する画像のそれぞれの画素１０２における輝度を表し、映像信号とも呼ばれうる。
図２に示される本実施形態の画素１０２は、発光素子２０１および駆動トランジスタ２０２（第１トランジスタ）を含む電流経路と、書込トランジスタ２０３（第２トランジスタ）と、を備える。また、画素１０２は、発光素子２０１と駆動トランジスタ２０２とを含む電流経路に配される発光制御トランジスタ２０４（第３トランジスタ）をさらに備える。また、画素１０２は、容量素子２０５、容量素子２０６を含む。ここで、トランジスタや容量素子の総数や、トランジスタの導電型の組み合わせに関しては、あくまで一例に過ぎず、本構成に限定されるものではない。また、以下の説明において、素子Ａと素子Ｂとの間にトランジスタが接続されると表現する場合、素子Ａにトランジスタの主端子（ソース領域またはドレイン領域）の一方が接続され、素子Ｂにトランジスタの主端子の他方が接続される。つまり、素子Ａと素子Ｂとの間にトランジスタが接続される表現する場合、素子Ａにトランジスタの制御端子（ゲート電極）が接続され、かつ、主端子の一方が接続されず、素子Ｂに主端子の他方が接続されない場合は含まない。
次いで、図２を用いて、画素１０２の具体的な回路構成を説明する。本実施形態において、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路の一端は電源電位Ｖｓｓに接続され、他端は電源電位Ｖｄｄに接続される。より具体的には、発光素子２０１の陰極は、電源電位Ｖｓｓに接続され、発光制御トランジスタ２０４の主端子の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。しかしながら、これに限られることはなく、電源電位Ｖｓｓと発光素子２０１との間や、電源電位Ｖｄｄと発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、発光素子２０１と駆動トランジスタ２０２との間や、駆動トランジスタ２０２と発光制御トランジスタ２０４との間に、他の素子が配されていてもよい。また、図２に示される構成において、発光素子２０１と発光制御トランジスタ２０４との間に駆動トランジスタ２０２が配されるが、発光素子２０１と駆動トランジスタ２０２との間に発光制御トランジスタ２０４が配されていてもよい。
駆動トランジスタ２０２の主端子の一方（図２の構成において、ドレイン領域）は、発光素子２０１の陽極に接続されている。駆動トランジスタ２０２の制御端子（ゲート電極）は、書込トランジスタ２０３の主端子の一方（図２の構成において、ドレイン領域）に接続される。駆動トランジスタ２０２は、発光素子２０１に輝度信号に応じた電流を供給し、発光素子２０１を駆動する。
発光制御トランジスタ２０４は、駆動トランジスタ２０２に駆動電流を供給するための電源電位Ｖｄｄと駆動トランジスタ２０２との間に配されている。より具体的には、上述のように発光制御トランジスタ２０４の一方（図２の構成において、ソース領域）は、電源電位Ｖｄｄに接続されている。また、発光制御トランジスタ２０４の主端子の他方（図２の構成において、ドレイン領域）は、駆動トランジスタ２０２の主端子の他方（図２の構成において、ソース領域）に接続されている。また、発光制御トランジスタ２０４の制御端子は、走査線１０７に接続されている。図２に示される構成において、電源電位Ｖｄｄは、電源電位Ｖｓｓよりも電位が高い。
書込トランジスタ２０３は、信号線１０８と駆動トランジスタ２０２の制御端子との間に配されている。より具体的には、書込トランジスタ２０３の主端子の一方は、上述のように駆動トランジスタ２０２の制御端子に接続され、書込トランジスタ２０３の主端子の他方は、信号線１０８に接続されている。また、書込トランジスタ２０３の制御端子は、走査線１０６に接続されている。
容量素子２０５は、駆動トランジスタ２０２の２つの主端子の間に接続されている。容量素子２０６は、駆動トランジスタ２０２の発光制御トランジスタ２０４が接続される主端子と電源電位Ｖｄｄとの間に接続されている。
駆動トランジスタ２０２は、電源電位Ｖｄｄから発光制御トランジスタ２０４を介して発光素子２０１に電流を供給し、発光素子２０１を発光させる。より具体的には、駆動トランジスタ２０２は、容量素子２０５に保持された映像信号の信号電圧に応じた電流を発光素子２０１に供給する。これによって、発光素子２０１は、電流駆動で発光する。
書込トランジスタ２０３は、垂直走査回路１０４から走査線１０６を介して制御端子に印加される書込み制御信号に応答して導通状態となる。これによって、書込トランジスタ２０３は、信号線１０８を介して信号出力回路１０５から供給される輝度情報に応じた輝度信号の信号電圧または基準電圧をサンプリングして画素１０２に書き込む。この書き込まれた信号電圧または基準電圧は、駆動トランジスタ２０２の制御端子に印加されるとともに容量素子２０５に保持される。すなわち、書込トランジスタ２０３は、発光素子２０１を輝度情報に応じた輝度で発光させる輝度信号を伝達するために配され、輝度信号を駆動トランジスタ２０２の制御端子（ゲート電極）に伝達する。
発光制御トランジスタ２０４は、垂直走査回路１０４から走査線１０７を介して制御端子に印加される発光制御信号に応答して導通状態になることによって、電源電位Ｖｄｄから駆動トランジスタ２０２への電流の供給を許容する。これによって、上述したように、駆動トランジスタ２０２による発光素子２０１の駆動が可能になる。すなわち、発光制御トランジスタ２０４は、電流経路の導通状態を制御することによって、発光素子２０１の発光／非発光を制御するスイッチ素子として機能する。
このように、発光制御トランジスタ２０４のスイッチング動作によって、発光素子２０１が非発光状態となる期間（非発光期間）を設け、発光素子２０１が発光する発光期間と非発光期間との割合を制御することができる（所謂、デューティ制御）。このデューティ制御によって、１フレーム期間に亘ってそれぞれの画素１０２の発光素子２０１が発光することに伴う残像ボケを低減でき、特に動画の画品位をより優れたものとすることができる。本実施形態において、画素１０２に発光制御トランジスタ２０４が配される場合を示すが、発光制御トランジスタ２０４が配されない場合であっても表示装置１０１は動作し、後述する駆動トランジスタ２０２が備える特徴に起因する効果を得ることができる。
発光素子２０１には、有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ）素子が用いられうる。発光素子２０１の発光時において、信号線１０８から書込トランジスタ２０３を介して駆動トランジスタ２０２の制御端子に印加される信号電圧に応じて、駆動トランジスタ２０２を流れる電流量が変化する。これによって、発光素子２０１の陽極と陰極との容量を所定の電位まで充電し、この電位差に応じた電流が流れる。これによって、発光素子２０１が所定の輝度で発光する。
次に、図３、４を用いて、画素１０２に含まれる書込トランジスタ２０３、駆動トランジスタ２０２、発光制御トランジスタ２０４の詳細について説明する。図３は、画素１０２の平面図、図４は、図３に示されるＹ１−Ｙ１’間の断面図である。
駆動トランジスタ２０２は、発光素子２０１、駆動トランジスタ２０２および発光制御トランジスタ２０４を含む電流経路に配された２つの拡散領域３０２、３０３を備える。２つの拡散領域３０２、３０３は、それぞれ主端子（ソース領域またはドレイン領域）として機能する。また、駆動トランジスタ２０２は、制御端子として機能するゲート電極３０１を備える。ゲート電極３０１は、上述の通り、上述の通り、書込トランジスタ２０３から輝度信号が伝達される。また、ゲート電極３０１は、容量素子２０５の２つの端子のうち一方の端子に接続され、拡散領域３０２は、容量素子２０５の他方の端子に接続される。拡散領域３０３は、発光素子２０１の陽極に接続される。本実施形態において、Ｐ型トランジスタである駆動トランジスタ２０２のゲート電極３０１は、Ｎ型（第２導電型）であり、Ｐ型の拡散領域３０２、３０３とは、極性が反対の導電型となっている。これによって、駆動トランジスタ２０２の閾値電圧を増大させ、駆動トランジスタ２０２におけるオフリーク電流を抑制することが可能となる。駆動トランジスタ２０２におけるオフリーク電流が抑制されることによって、非発光期間における発光素子２０１の発光が抑制され、より深い黒色の表示が実現する。結果として、表示装置１０１において、高いコントラストが得られる。
発光制御トランジスタ２０４は、制御端子として機能するＰ型のゲート電極３０４、主端子（ソース領域またはドレイン領域）として機能するそれぞれＰ型の拡散領域３０５、３０２から構成される。本実施形態において、拡散領域３０２は、駆動トランジスタ２０２と共有化されている。しかしながら、これに限られることはなく、駆動トランジスタ２０２と発光制御トランジスタ２０４との拡散領域が、それぞれ独立していてもよい。拡散領域３０５は、電源電位Ｖｄｄおよび容量素子２０６の一方の端子に接続され、拡散領域３０２は、容量素子２０６の他方の端子に接続される。また、ゲート電極３０４は、走査線１０７に接続される。
書込トランジスタ２０３は、制御端子として機能するＰ型のゲート電極３０６、主端子（ソース領域またはドレイン領域）として機能するそれぞれＰ型の拡散領域３０７、拡散領域３０８を備える。拡散領域３０８は、駆動トランジスタ２０２の制御端子であるゲート電極３０１に接続される。また、拡散領域３０７は、信号線１０８に接続され、ゲート電極３０６は、走査線１０６に接続される。
本実施形態において、書込トランジスタ２０３、駆動トランジスタ２０２および発光制御トランジスタ２０４は、Ｐ型の基板４０５に設けられたＮ型のウェル４０３にそれぞれ配される。ウェルコンタクト部３０９は、Ｎ型のウェル４０３に電源電位Ｖｄｄを印加している。素子分離部４０４は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）分離やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）分離、Ｎ型の拡散層分離など、適宜用いればよい。
本実施形態において、画素１０２に配される書込トランジスタ２０３、駆動トランジスタ２０２、発光制御トランジスタ２０４のうち駆動トランジスタ２０２のゲート電極３０１のみが、Ｎ型の導電型を備え、他のゲート電極３０４、３０６はＰ型である。しかしながら、画素アレイ部１０３の周辺に配された駆動部の回路内において、Ｎ型のゲート電極を形成する際、ゲート電極３０１も同時に形成することによって、表示装置１０１を製造する際の工程数を増やさなくてすむ。
また、本発明者は、上述のような構成の表示装置１０１について検討を進めたところ、次のような課題に気付いた。駆動トランジスタ２０２のチャネル部を形成する工程において、不純物イオンの注入量にばらつきが発生し、駆動トランジスタ２０２のチャネル濃度、および、移動度がばらついてしまう。これによって、駆動トランジスタ２０２が、発光素子２０１へ供給する電流量にばらつきが生じ、表示ムラが発生してしまう。
この課題に対して、駆動トランジスタ２０２のチャネル領域４０１は、Ｐ型であってもよいしＮ型の拡散層であってもよいが、不純物濃度を可能な範囲で低くする。これによって、駆動トランジスタ２０２のチャネル濃度、および、移動度のばらつきが抑制され、発光期間において、発光素子２０１へ供給される電流量のばらつきが低減される。駆動トランジスタ２０２のチャネル領域４０１の不純物濃度が、「０」に近づくほど、電流量のばらつきが抑制されうる。例えば、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度が、ウェル４０３の不純物濃度よりも低くてもよい。また、例えば、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度が、書込トランジスタ２０３のＮ型のチャネル領域４０２の不純物濃度よりも低くてもよい。
また、図４に示されるように、駆動トランジスタ２０２のチャネル領域４０１が、Ｐ型の埋め込み型のチャネルであってもよい。チャネル領域４０１をＰ型の埋め込み型チャネルにすることによって、駆動トランジスタ２０２のＲＴＳ（Ｒａｎｄｏｍ Ｔｅｌｅｇｒａｐｈ Ｓｉｇｎａｌ）ノイズに起因する電流の揺らぎを抑制することができる。この場合であっても、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度が、ウェル４０３の不純物濃度よりも低くてもよい。また、例えば、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度が、書込トランジスタ２０３のチャネル領域４０２の不純物濃度よりも低くてもよい。本明細書において、不純物濃度とは、Ｐ型またはＮ型として機能するそれぞれの領域において、正孔と電子との数の差によって決まるキャリアの数に基づいた濃度のことでありうる。
上述のように、Ｐ型トランジスタである駆動トランジスタ２０２において、Ｎ型のゲート電極３０１を用いることによって、駆動トランジスタ２０２のオフリーク電流が抑制され、表示装置１０１の黒表示をより黒くすることが可能となる。また、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度を低くすることによって、発光素子２０１へ供給する電流量のばらつきが抑制され、表示装置１０１の表示むらを抑制できる。また、さらに駆動トランジスタ２０２のチャネル領域４０１の導電型をＰ型とすることによって、ＲＴＳノイズを低減できるため、さらに発光素子２０１へ供給する電流量のばらつきを抑制できる。結果として、表示装置１０１において、高品質な表示を実現することが可能となる。
第２の実施形態
図５〜８を参照して、本発明の実施形態による表示装置の構成ついて説明する。図５は、本発明の第２の実施形態における表示装置５０１の構成例を示す図であり、図６は、表示装置５０１に配される画素５０２の回路図である。本実施形態において、表示装置５０１の画素５０２は、発光素子２０１の陽極を電源電位Ｖｓｓに接続するためのリセットトランジスタ６０１（第４トランジスタ）を備える。また、表示装置１０１の画素アレイ部１０３に、リセットトランジスタ６０１の導通／非導通を切り替えるための走査線５０３が配される。これ以外の構成は、上述の表示装置１０１と同様であってもよい。以下、本実施形態の表示装置５０１のうち、上述の表示装置１０１とは異なる構成を中心に説明する。
図５に示されるように、画素アレイ部１０３において、行方向に沿って延在する走査線５０３が、アレイ状に並ぶ画素５０２の画素行ごとに配されている。走査線５０３は、垂直走査回路１０４のそれぞれ対応する画素行の出力端に接続されており、それぞれの画素５０２へリセット信号を供給する。
図６に示されるように、リセットトランジスタ６０１の主端子の一方（図６の構成において、ソース領域）は、発光素子２０１の陽極および駆動トランジスタ２０２の主端子の一方（図６の構成において、ドレイン領域）に接続されている。リセットトランジスタ６０１の主端子の他方（図６の構成において、ドレイン領域）は、電源電位Ｖｓｓに接続されている。リセットトランジスタ６０１の制御端子（ゲート電極）は、走査線５０３に接続されている。非発光期間において、リセットトランジスタ６０１を導通状態にすることによって、発光素子２０１の陽極が電源電位Ｖｓｓ２０７に接続され、発光素子２０１の２つの端子の間が短絡される。これによって、発光素子２０１を非発光状態とすることができる（リセット動作）。画素５０２にリセットトランジスタ６０１を設けることによって、発光素子２０１を非発光期間において確実に黒表示させ、高いコントラスト比を有する表示装置５０１が実現できる。
次に、図７、８を用いて、リセットトランジスタ６０１の詳細について説明する。図７は、画素５０２の平面図、図８は、図７に示されるＹ２−Ｙ２’間の断面図である。
図７、８に示されるように、リセットトランジスタ６０１は、制御端子として機能するＰ型のゲート電極７０１、主端子として機能するそれぞれＰ型の拡散領域３０３、拡散領域７０２から構成されている。本実施形態において、拡散領域３０３は、駆動トランジスタ２０２と共有化されている。しかしながら、これに限られることはなく、駆動トランジスタ２０２とリセットトランジスタ６０１との拡散領域が、それぞれ独立していてもよい。
図８に示されるように、リセットトランジスタ６０１のチャネル領域８０１は、Ｐ型の拡散層であってもよい。これによって、リセットトランジスタ６０１の閾値電圧を低減し、リセット動作時に、発光素子２０１の陽極が、電源電位Ｖｓｓよりも大きい電位となることを抑制できる。一方、上述のように、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度は、低い値に設定されうる。このため、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度は、リセットトランジスタ６０１のチャネル領域８０１の不純物濃度よりも低くてもよい。画素５０２がリセットトランジスタ６０１を備えることによって、発光素子２０１の非発光状態への遷移をより確実に行うことが可能となり、表示装置５０１において、よりコントラストの高い高品質な表示を実現することができる。
第３の実施形態
図９、１０を参照して、本発明の実施形態による表示装置の構成ついて説明する。図９は、本発明の第３の実施形態における表示装置５０１の画素５０２の平面図、図１０は、図９に示されるＹ３−Ｙ３’間の断面図である。図７、８に示される第２の実施形態と比較して、発光制御トランジスタ２０４のゲート電極９０１およびチャネル領域１００１の導電型が異なる。これ以外の構成は、上述の表示装置５０１と同様であってもよいため、ここでは説明を省略する。
図９に示される構成において、Ｐ型トランジスタである発光制御トランジスタ２０４のゲート電極９０１は、Ｎ型であり、Ｐ型の拡散領域３０２、３０５とは、極性が反対の導電型となっている。これによって、発光制御トランジスタ２０４の閾値電圧を増大させ、発光制御トランジスタ２０４におけるオフリーク電流を抑制することが可能となる。これによって、非発光期間において、容量素子２０５が保持する信号電圧が、発光制御トランジスタ２０４のオフリーク電流によって変動してしまうことを抑制できる。結果として、表示装置１０１において、高品質な表示を実現することができる。また、このとき、駆動トランジスタ２０２のゲート電極３０１の不純物濃度と発光制御トランジスタ２０４のゲート電極９０１の不純物濃度とが、互いに異なっていてもよいし、同じであってもよい。ゲート電極３０１とゲート電極９０１とのそれぞれ不純物濃度は、適宜、製品の仕様を満たす範囲で調整されうる。
発光制御トランジスタ２０４のチャネル領域１００１は、Ｐ型であってもよいしＮ型の拡散層であってもよいが、不純物濃度を可能な範囲で低くする。これによって、駆動トランジスタ２０２のチャネル濃度、および、移動度のばらつきが抑制され、発光期間において、発光素子２０１へ供給される電流量のばらつきが低減される。駆動トランジスタ２０２のチャネル領域４０１の不純物濃度と同様に、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、「０」に近づくほど、電流量のばらつきが抑制されうる。例えば、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、ウェル４０３の不純物濃度よりも低くてもよい。また、例えば、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、書込トランジスタ２０３のチャネル領域４０２の不純物濃度よりも低くてもよい。さらに、例えば、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、リセットトランジスタ６０１のチャネル領域８０１の不純物濃度よりも低くてもよい。また、例えば、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度と同等であってもよいし、チャネル領域４０１よりも低くてもよい。
また、図１０に示されるように、発光制御トランジスタ２０４のチャネル領域１００１が、Ｐ型の埋め込み型のチャネルであってもよい。チャネル領域１００１をＰ型の埋め込み型チャネルにすることによって、発光制御トランジスタ２０４のＲＴＳノイズに起因する電流の揺らぎを抑制することができる。発光素子２０１を発光させる発光期間において、電流は、電源電位Ｖｄｄから発光制御トランジスタ２０４および駆動トランジスタ２０２の両方を介して発光素子２０１へ流れる。このため、発光制御トランジスタ２０４の電流の揺らぎを抑制することによって、表示装置５０１における表示むらを抑制することができる。この場合であっても、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、ウェル４０３やチャネル領域４０２、８０１の不純物濃度よりも低くてもよい。また、同様に、発光制御トランジスタ２０４のチャネル領域１００１の不純物濃度が、駆動トランジスタ２０２のチャネル領域４０１の不純物濃度と同等であってもよいし、チャネル領域４０１よりも低くてもよい。
本実施形態においても、上述の各実施形態と同様に、高コントラストな表示装置５０１が実現できる。また、Ｐ型トランジスタである発光制御トランジスタ２０４において、Ｎ型のゲート電極９０１を用いることによって、容量素子２０５が保持する信号電圧を抑制し、表示装置５０１において、さらに高品質な表示を実現することができる。
以上、本発明に係る実施形態を３形態示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。例えば、書込トランジスタ２０３や発光制御トランジスタ２０４がＮ型トランジスタで構成されていてもよい。この場合、発光制御トランジスタ２０４と駆動トランジスタ２０２との間に素子分離部４０４が配されうる。また、例えば、第１の実施形態に示される表示装置１０１の画素１０２において、発光制御トランジスタ２０４が、第３の実施形態に示される構成を備えていてもよい。
以上のような表示装置１０１、５０１は、種々の電子機器に組み込まれうる。そのような電子機器としては、例えば、カメラ、コンピュータ、携帯端末、車載表示装置等を挙げることができる。電子機器は、例えば、表示装置１０１、５０１と、表示装置１０１、５０１の駆動を制御する制御部とを含みうる。
ここでは、上述の表示装置１０１、５０１をデジタルカメラの表示部に適用した実施形態について図１１を用いて説明する。レンズ部１１０１は被写体の光学像を撮像素子１１０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部１１０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置１１０２を通じて制御部１１０９によって制御される。
メカニカルシャッタ１１０３はレンズ部１１０１と撮像素子１１０５の間に配置され、駆動はシャッタ駆動装置１１０４を通じて制御部１１０９によって制御される。撮像素子１１０５は複数の画素によってレンズ部１１０１で結像された光学像を画像信号に変換する。信号処理部１１０６は撮像素子１１０５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。
タイミング発生部１１０７は撮像素子１１０５および信号処理部１１０６に、各種タイミング信号を出力する。制御部１１０９は、例えばメモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することによって、デジタルカメラの各種機能を実現する。制御部１１０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。
メモリ部１１０８は制御部１１０９や信号処理部１１０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部１１１０は例えば着脱可能なメモリカードである記録媒体１１１１を読み書きするためのインタフェースである。表示部１１１２は、撮影した画像やデジタルカメラの各種情報を表示する。表示部１１１２には、上述の表示装置１０１、５０１が適用できる。表示部１１１２としてデジタルカメラに搭載された表示装置１０１、５０１は、制御部１１０９によって駆動され、画像や各種情報を表示する。操作部１１１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。
次いで、撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部１１０９は、表示部１１１２（表示装置１０１、５０１）を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば操作部１１１３のレリーズボタンの半押し）が入力されると、制御部１１０９は焦点検出処理を開始する。
そして、制御部１１０９は得られたデフォーカス量と方向とから、レンズ部１１０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置１１０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。
その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部１１０９は記録用の撮影動作を実行し、得られた画像データを信号処理部１１０６で処理し、メモリ部１１０８に記憶する。そして、制御部１１０９はメモリ部１１０８に記憶した画像データを、媒体制御Ｉ／Ｆ部１１１０を通じて記録媒体１１１１に記録する。また、このとき制御部１１０９は、撮影した画像を表示するように、表示部１１１２（表示装置１０１、５０１）を駆動してもよい。また、制御部１１０９は、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。
１０１，５０１：表示装置、１０２，５０２：画素、２０１：発光素子、３０１：ゲート電極、３０２，３０３：拡散領域

Claims (17)

  1. 複数の画素がアレイ状に配された表示装置であって、
    前記複数の画素のそれぞれは、発光素子および第１トランジスタを含む電流経路と、輝度信号を伝達するための第２トランジスタと、を備え、
    前記第１トランジスタは、前記電流経路に配された拡散領域と、前記第２トランジスタから前記輝度信号が伝達されるゲート電極と、を備え、
    前記拡散領域が、第１導電型であり、
    前記ゲート電極が、前記第１導電型とは反対の第２導電型であることを特徴とする表示装置。
  2. 前記第１トランジスタのチャネル領域の不純物濃度が、前記第２トランジスタのチャネル領域の不純物濃度よりも低いことを特徴とする請求項１に記載の表示装置。
  3. 前記第１トランジスタのチャネル領域が、第１導電型であることを特徴とする請求項１または２に記載の表示装置。
  4. 前記第１トランジスタおよび前記第２トランジスタが、前記第２導電型のウェルに配され、
    前記第１トランジスタのチャネル領域の不純物濃度が、前記ウェルの不純物濃度よりも低いことを特徴とする請求項１または２に記載の表示装置。
  5. 前記複数の画素のそれぞれが、前記電流経路に配され、前記電流経路の導通状態を制御するための第３トランジスタをさらに備えることを特徴とする請求項１乃至４の何れか１項に記載の表示装置。
  6. 前記第３トランジスタの拡散領域が、前記第１導電型であり、
    前記第３トランジスタのゲート電極が、前記第２導電型であることを特徴とする請求項５に記載の表示装置。
  7. 前記複数の画素のそれぞれが、前記電流経路に配され、前記電流経路の導通状態を制御するための第３トランジスタをさらに備え、
    前記第３トランジスタの拡散領域が、前記第１導電型であり、
    前記第３トランジスタのゲート電極が、前記第２導電型であり、
    前記第１トランジスタのチャネル領域の不純物濃度が、前記ウェルの不純物濃度よりも低いことを特徴とする請求項４に記載の表示装置。
  8. 前記第３トランジスタのチャネル領域の不純物濃度が、前記第２トランジスタのチャネル領域の不純物濃度よりも低いことを特徴とする請求項５乃至７の何れか１項に記載の表示装置。
  9. 前記第３トランジスタのチャネル領域が、第１導電型であることを特徴とする請求項５乃至８の何れか１項に記載の表示装置。
  10. 前記第１トランジスタの前記ゲート電極の不純物濃度と、前記第３トランジスタのゲート電極の不純物濃度と、が、互いに異なることを特徴とする請求項５乃至９の何れか１項に記載の表示装置。
  11. 前記第１トランジスタが、前記発光素子と前記第３トランジスタとの間に配されることを特徴とする請求項５乃至１０の何れか１項に記載の表示装置。
  12. 前記複数の画素のそれぞれが、前記発光素子の２つの端子の間を短絡するための第４トランジスタをさらに備えることを特徴とする請求項１乃至１１の何れか１項に記載の表示装置。
  13. 前記複数の画素のそれぞれが、前記発光素子の２つの端子の間を短絡するための第４トランジスタをさらに備え、
    前記第３トランジスタのチャネル領域の不純物濃度が、前記第４トランジスタのチャネル領域の不純物濃度よりも低いことを特徴とする請求項５乃至１１の何れか１項に記載の表示装置。
  14. 前記第１トランジスタのチャネル領域の不純物濃度が、前記第４トランジスタのチャネル領域の不純物濃度よりも低いことを特徴とする請求項１２または１３に記載の表示装置。
  15. 前記第４トランジスタの拡散領域およびチャネル領域が、第１導電型であることを特徴とする請求項１２乃至１４の何れか１項に記載の表示装置。
  16. 前記第２トランジスタの拡散領域およびゲート電極が、第１導電型であり、
    前記第２トランジスタのチャネル領域が、第２導電型であることを特徴とする請求項１乃至１５の何れか１項に記載の表示装置。
  17. 請求項１乃至１６の何れか１項に記載の表示装置と、
    前記表示装置の駆動を制御する制御部と、
    を含む電子機器。
JP2018197846A 2018-10-19 2018-10-19 表示装置および電子機器 Active JP7145032B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018197846A JP7145032B2 (ja) 2018-10-19 2018-10-19 表示装置および電子機器
US16/599,296 US20200126481A1 (en) 2018-10-19 2019-10-11 Display device and electronic device
JP2022148890A JP7365476B2 (ja) 2018-10-19 2022-09-20 表示装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018197846A JP7145032B2 (ja) 2018-10-19 2018-10-19 表示装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022148890A Division JP7365476B2 (ja) 2018-10-19 2022-09-20 表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2020064265A true JP2020064265A (ja) 2020-04-23
JP7145032B2 JP7145032B2 (ja) 2022-09-30

Family

ID=70279207

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018197846A Active JP7145032B2 (ja) 2018-10-19 2018-10-19 表示装置および電子機器
JP2022148890A Active JP7365476B2 (ja) 2018-10-19 2022-09-20 表示装置および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022148890A Active JP7365476B2 (ja) 2018-10-19 2022-09-20 表示装置および電子機器

Country Status (2)

Country Link
US (1) US20200126481A1 (ja)
JP (2) JP7145032B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204429B2 (ja) 2018-11-06 2023-01-16 キヤノン株式会社 表示装置および電子機器
JP7321049B2 (ja) 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
JP2021189278A (ja) 2020-05-28 2021-12-13 キヤノン株式会社 発光装置、および、電子機器
JP7479203B2 (ja) 2020-06-04 2024-05-08 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
JP2022108623A (ja) 2021-01-13 2022-07-26 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
JP2022112370A (ja) * 2021-01-21 2022-08-02 キヤノン株式会社 発光装置、光電変換装置、電子機器、照明装置及び移動体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008007A (ja) * 2001-06-20 2003-01-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP2004079705A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2008034829A (ja) * 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2009522813A (ja) * 2006-01-09 2009-06-11 マイクロン テクノロジー， インク． Ｐドープされたゲートとｎドープされたゲートとを有する集積回路を提供するための方法と装置
JP2015084092A (ja) * 2013-09-19 2015-04-30 株式会社半導体エネルギー研究所 発光装置、電子機器、および、それらの駆動方法
JP2015096906A (ja) * 2013-11-15 2015-05-21 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
WO2018020844A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
JP2018151506A (ja) * 2017-03-13 2018-09-27 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442854A (en) * 1987-08-10 1989-02-15 Toshiba Corp Manufacture of semiconductor device
US4978626A (en) * 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2845934B2 (ja) * 1989-04-26 1999-01-13 株式会社日立製作所 半導体集積回路装置の製造方法
JP3282375B2 (ja) * 1994-05-25 2002-05-13 株式会社デンソー 相補型絶縁ゲート電界効果トランジスタ
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP6031954B2 (ja) 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
JP6660155B2 (ja) 2015-11-13 2020-03-04 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008007A (ja) * 2001-06-20 2003-01-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP2004079705A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2009522813A (ja) * 2006-01-09 2009-06-11 マイクロン テクノロジー， インク． Ｐドープされたゲートとｎドープされたゲートとを有する集積回路を提供するための方法と装置
JP2008034829A (ja) * 2006-06-29 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2015084092A (ja) * 2013-09-19 2015-04-30 株式会社半導体エネルギー研究所 発光装置、電子機器、および、それらの駆動方法
JP2015096906A (ja) * 2013-11-15 2015-05-21 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
WO2018020844A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
JP2018151506A (ja) * 2017-03-13 2018-09-27 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2022184972A (ja) 2022-12-13
JP7145032B2 (ja) 2022-09-30
JP7365476B2 (ja) 2023-10-19
US20200126481A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
JP7365476B2 (ja) 表示装置および電子機器
US11282453B2 (en) Display device and electronic device
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
JP7117974B2 (ja) 表示装置および電子機器
JP5493733B2 (ja) 表示装置および電子機器
TWI409758B (zh) 主動矩陣顯示裝置，及其驅動方法和電子儀器
JPWO2017221584A1 (ja) 表示装置及び電子機器
US10777139B2 (en) Light emitting device and imaging apparatus
US20240032343A1 (en) Display device and electronic device
WO2021057653A1 (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US10586490B2 (en) Display device, Electronic device, and method of driving display device with selecting of signal lines in order from one end to another and vice versa
US20220173190A1 (en) Light emitting apparatus
JP2010026118A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011069943A (ja) 表示装置および電子機器
CN111883064B (zh) 像素驱动电路及其驱动方法、显示面板与显示装置
US20240054958A1 (en) Display apparatus and control method
JP2010026119A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2009300697A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2010224417A (ja) 表示装置および電子機器
JP2010032904A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2009300853A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2010014747A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2010039279A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R151 Written notification of patent or utility model registration

Ref document number: 7145032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151