JP6734771B2 - 表示装置 - Google Patents

Description

本発明の一実施形態は、有機ＥＬ表示装置などの表示装置に関する。例えば、タッチセンサが搭載された表示装置に関する。

ユーザが表示装置に対して情報を入力するためのインターフェースとして、タッチセンサが知られている。タッチセンサを表示装置の画面上に設置することにより、ユーザは画面上に表示される入力ボタンやアイコンなどをタッチすることで、表示装置への情報の入力やアプリケーションの操作を行うことができる。例えば、特許文献１では、タッチされた座標を一意的に定めることが可能なタッチパネルが開示されている。

特開２０１３−２４２６９９号公報

特許文献１に記載されたタッチパネルでは、タッチされた座標を一意的に定めるために自己容量方式及び相互容量方式を組み合わせて採用している。一般的に、タッチパネルと表示装置とを一体で用いる場合、タッチパネルは、表示装置の表示パネルの前面側、即ち、ユーザ側に配置される。

しかしながら、この場合、タッチセンサに用いられる電極と、表示パネルに設けられた電極との間に寄生容量が生じ、タッチ検出精度が低下するという問題がある。

本発明に係る一実施形態は、タッチ検出精度が向上したタッチセンサを搭載した表示装置を提供することを課題の一つとする。

本発明の一実施形態に係る表示装置は、第１電位を供給する第１電源線と、前記第１電位とは異なる第２電位を供給する第２電源線と、タッチ駆動信号を供給する第３電源線と、複数の画素を有する表示部と、を備え、記表示部は、前記複数の画素に各々設けられ、前記第１電源線に電気的に接続される複数の第１電極と、前記複数の画素に共通に設けられ、前記第２電源線に電気的に接続される第２電極と、各画素の前記第１電極及び前記第２電極との間に設けられた発光層と、前記第２電極上に設けられた絶縁基材と、前記絶縁基材上に設けられ、前記第３電源線に電気的に接続される複数の第３電極と、前記複数の第３電極に前記第３電源線からタッチ駆動信号が供給される期間に前記第２電極に前記タッチ駆動信号と同期する信号を供給する信号制御回路と、を備えている。

本発明の一実施形態に係る表示装置の概要を示す機能ブロック図である。 本発明の一実施形態に係る表示装置の表示部の概略上面図である。 本発明の一実施形態に係る表示装置の表示部の第２電極と画素との位置を示す概略上面図である。 本発明の一実施形態に係る表示装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。 本発明の一実施形態に係る表示装置の構成の一例を示す概略図である。 本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。 本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートである。 図８に示すタイミングチャートを一部拡大図である。 本実施形態に係る表示装置におけるタッチ検出回路の構成を示す機能ブロック図である。 本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。 本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。 本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。 本発明の一実施形態に係る表示装置の概要を示す断面図である。 本実施形態に係る表示装置の回路構成の一例を示す概略図である。 本実施形態に係る表示装置の構成の一例を示す概略図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

（実施形態１）
以下、図１〜図１０を参照して、本発明の一実施形態に係る表示装置について説明する。実施形態１では、タッチセンサが設けられた有機ＥＬ表示装置について説明する。なお、以下に示す実施形態は、本発明の一実施形態にすぎない。

図１は、本発明の一実施形態に係る表示装置の概要を示す機能ブロック図である。表示装置１００は表示部１０１、タッチセンサ部１０３、信号制御回路１０５、第１駆動回路１０７、第２駆動回路１０９、タッチ検出回路１１１及び電源部１１３を有する。

表示部１０１は、第１駆動回路１０７及び第２駆動回路１０９に接続される。表示部１０１には複数の画素回路が配置されており、各画素回路が第１駆動回路１０７及び第２駆動回路１０９によって制御される。フルカラーを実現するための単色の画素をサブ画素といい、フルカラーまたは白色を実現可能なサブ画素の最小単位をメイン画素という。以下の説明において、画素回路として各サブ画素に設けられた回路について説明する。

信号制御回路１０５は、表示装置１００全体、すなわち第１駆動回路１０７、第２駆動回路１０９、タッチ検出回路１１１及び電源部１１３の制御を行う。信号制御回路１０５には、外部インターフェースを介して映像信号、垂直同期信号、水平同期信号及びクロック信号などが供給される。信号制御回路１０５は、垂直同期信号、水平同期信号及びクロック信号を用いて、第１駆動回路１０７、第２駆動回路１０９、タッチ検出回路１１１及び電源部１１３の制御に必要な、ゲート制御信号、ソース制御信号、タッチ駆動制御信号などの各種制御信号を生成する。信号制御回路１０５は、ソース制御信号を第１駆動回路１０７に供給し、ゲート制御信号を第２駆動回路１０９に供給し、タッチ駆動制御信号を電源部１１３に供給する。

第１駆動回路１０７は、信号制御回路１０５から供給されるソース制御信号に基づいて各画素回路に映像信号を供給する。第１駆動回路１０７は、映像信号を供給するサブ画素の列を選択するセレクタを有してもよい。セレクタはマルチプレクサ回路を有し、当該マルチプレクサ回路によって、例えば、赤（Ｒ）画素、緑（Ｇ）画素、および青（Ｂ）画素などのサブ画素ごとに順次映像信号を供給する、いわゆるマルチプレクサ駆動を行ってもよい。

第２駆動回路１０９は、信号制御回路１０５から供給されるゲート制御信号に基づいて映像信号の書き込みを実行する行を選択する駆動回路である。後述するように、各画素回路には複数のトランジスタが配置されており、第２駆動回路１０９は各画素回路における複数のトランジスタのオン／オフを制御する。第２駆動回路１０９は、各行の画素回路に配置されたトランジスタを所定の順番で順次にオンする。第２駆動回路１０９は、第１駆動回路１０７によって入力された映像信号を供給する行を選択し、各行の画素回路に配置された駆動トランジスタに映像信号を供給する駆動回路である。

タッチセンサ部１０３は、複数のタッチ検出電極（後述する「第３電極４４９」）に対応する）を有する。各タッチ検出電極は、各サブ画素に対応するように配置されてもよく、２つ以上のサブ画素に跨って配置されてもよい。本実施形態では、一例として、タッチ検出電極は、ｉ行×ｊ列（ｉおよびｊはともに任意の整数）のサブ画素に跨って配置されている。タッチ検出電極は、タッチセンサ部１０３にマトリクス状に配置されていてもよい。タッチセンサ部１０３に設けられた複数のタッチ検出電極のうち隣接する二つのタッチ検出電極は互いに分離されており、複数のタッチ検出電極は互いに電気的に独立するように構成されている。複数のタッチ検出電極は複数の異なる出力端子に接続されている。複数のタッチ検出電極は、電源部１１３からタッチ駆動信号の供給を受けてアクティブ状態になる。

タッチ検出回路１１１は、タッチセンサ部１０３に接続されており、タッチセンサ部１０３から出力された、タッチセンサ部１０３への被検出物の接触又は近接（以下、接触又は近接をタッチと称する）を示すタッチ検出信号を受信する。具体的には、上述したように、タッチセンサ部１０３には複数のタッチ検出電極（後述する「第３電極４４９」に対応する）が設けられており、各タッチ検出電極を介してタッチ検出回路１１１はタッチセンサ検出信号を受信する。タッチ検出回路１１１は、アナログＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）部、Ａ／Ｄ（アナログ／デジタル）変換部、信号処理部を有する。タッチ検出回路１１１の構成については、後述する。尚、被検出物としては、例えば、当該表示装置を使用するユーザの手指や、スタイラスペン等が想定される（以下、これらを総称して被検出体という）。タッチ検出回路１１１は、タッチセンサ部１０３から供給されるタッチ検出信号に基づいて、タッチセンサ部１０３に対する被検出体によるタッチの有無を検出する。

電源部１１３は、表示部１０１に設けられた各画素回路の駆動に必要な各種電源電圧を生成し、表示部１０１に供給する。また、電源部１１３は、タッチ駆動制御信号に基づいて、後述するタッチ検出期間にパルス電圧であるタッチ駆動信号を生成して、タッチセンサ部１０３のタッチ検出電極に供給する。また、電源部１１３は、信号制御回路１０５から供給される垂直同期信号、水平同期信号やクロック信号などに基づいて、当該タッチ検出期間に、表示部１０１の各サブ画素に共通して設けられる共通電極（後述する「第２電極４３５」に対応する）に供給される信号をタッチ検出電極に供給されるタッチ駆動信号に同期させる。つまり、電源部１１３は、当該タッチ検出期間にタッチ駆動信号と同期する信号を表示部１０１の共通電極に供給する。また、電源部１１３は、第１駆動回路１０７、第２駆動回路１０９、タッチ検出回路１１１の駆動のために必要な電源電圧を生成して、各回路に供給する。

図２及び図３を参照して、表示部１０１の構成について説明する。図２は、本発明の一実施形態に係る表示装置１００の表示部１０１の概略上面図である。図３は、本発明の一実施形態に係る表示装置１００の表示部１０１の第２電極と画素との位置を示す概略上面図である。

表示部１０１は、表示領域２０１、周辺領域２０３及び端子領域２０５を含む。表示領域２０１は画像を表示する画素が配置された領域である。周辺領域２０３は表示領域２０１の周辺の領域である。端子領域２０５は、周辺領域２０３の一端に隣接する領域である。

周辺領域２０３には、第２駆動回路１０９及びタッチ検出回路１１１が設けられる。尚、図２において、第２駆動回路１０９及びタッチ検出回路１１１は、表示領域２０１に対して行方向に隣接する領域に配置されているが、第２駆動回路１０９及びタッチ検出回路１１１の位置は、図２に示した位置に限定されるわけではない。

端子領域２０５には、ＩＣチップ２０７及びＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｉｒｎｔｅｄ Ｃｉｒｃｕｉｔｓ）２０９が配置されている。ＩＣチップ２０７には、上述した信号制御回路１０５、第１駆動回路１０７及び電源部１１３が設けられる。ＩＣチップ２０７はＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で実装される。ＩＣチップ２０７は当該基板に設けられた配線に接続される。ＩＣチップ２０７は、当該配線を介して各種回路に信号及び電源を供給する。尚、ＩＣチップ２０７には、第２駆動回路１０９及びタッチ検出回路１１１の一部または全部の回路が実装されていてもよい。また、信号制御回路１０５及び第１駆動回路１０７の一部または全部が周辺領域２０３に設けられてもよい。

ＦＰＣ２０９は、ＩＣチップ２０７に接続されている。また、ＦＰＣ２０９は、ＩＣチップ２０７を介して第２駆動回路１０９及びタッチ検出回路１１１に接続されている。尚、ＦＰＣ２０９は、ＩＣチップ２０７を介さず、直接第２駆動回路１０９及びタッチ検出回路１１１に接続されてもよい。ＦＰＣ２０９は、外部装置に接続される。外部装置から供給された映像信号を含む外部信号がＦＰＣ２０９を介してＩＣチップ２０７に入力され、ＩＣチップ２０７によって、第１駆動回路１０７、第２駆動回路１０９及びタッチ検出回路１０９がそれぞれ駆動される。これらの駆動回路の駆動によって、表示領域２０１に配置されたサブ画素３０１に映像信号（または階調信号）が供給され、表示領域２０１に映像信号に基づく画像が表示される。図２及び図３では、第２駆動回路１０９及びタッチ検出回路１１１が表示領域２０１を挟むように設けられているが、これらの第２駆動回路１０９及びタッチ検出回路１１１は表示領域２０１の一方側に設けられていてもよい。

図３に示すように、表示領域２０１には、複数のサブ画素３０１がマトリクス状に設けられている。これら複数のサブ画素３０１上に第２電極（共通電極）３０３が設けられている。第２電極３０３は、複数のサブ画素３０１に共通に設けられている。なお、本実施形態では、画素回路に起因してサブ画素の配列はマトリクス配列となっているが、所謂デルタ配列やペンタイル配列を採用することも可能である。

複数のサブ画素３０１には互いに異なる色を与える発光素子や液晶素子などの表示素子をそれぞれ設けることができ、これにより、フルカラー表示を行うことができる。例えば、赤色、緑色、または青色を表示する表示素子を３つのサブ画素３０１にそれぞれ設けてもよい。また、赤色、緑色、青色、または白色を表示する表示素子を４つのサブ画素３０１にそれぞれ設けてもよい。ここで、表示素子自身が上記の色を表示してもよく、白色の光源に対してカラーフィルタを用いることで上記の色を表示してもよい。サブ画素３０１の配列には特に制限はなく、ストライプ配列、デルタ配列、ペンタイル配列などを採用することができる。

後述するように、本実施形態では、サブ画素３０１には画素電極、画素電極上のＥＬ層が設けられる。ＥＬ層上には、図３に示すように、第２電極（共通電極）３０３が設けられる。画素電極、ＥＬ層、および第２電極３０３によって発光素子が形成される。第２電極３０３には発光素子のカソード電源電位が供給される。

図４を参照して、表示装置の構造について、説明する。図４は、本発明の一実施形態に係る表示装置１００の概要を示す断面図である。図４に示すように、サブ画素３０１にはトランジスタ４０１と、トランジスタ４０１に接続される発光素子４０３が設けられる。図４は、一つのサブ画素３０１に一つのトランジスタ４０１が設けられる例を示しているが、一つのサブ画素３０１には複数のトランジスタが設けられてもよく、また、容量素子などの他の機能素子が設けられていてもよい。

基板４０５上に設けられるアンダーコート４０７の上に半導体膜４０９、ゲート絶縁膜４１１、ゲート電極４１３、ソース電極およびドレイン電極４１５などを有する。ゲート電極４１３とソース電極およびドレイン電極４１５との間には層間絶縁膜４１７が設けられる。図４では、トランジスタ４０１は、半導体膜４０９の上方にゲート電極４１３が設けられたトップゲート型トランジスタである。ただし、トランジスタ４０１の構造に制約はなく、ゲート電極と半導体膜との上下関係を入れ替えたボトムゲート型のトランジスタを用いてもよい。また、トランジスタ４０１は、半導体膜４０９に対して半導体膜４０９の上方からソース電極およびドレイン電極４１５が接触するトップコンタクト構造である。ただし、半導体膜４０９とソース電極およびドレイン電極４１５の上下関係も任意であり、トップコンタクト構造以外にも半導体膜に対して半導体膜の下方からソース電極およびドレイン電極が接触するボトムコンタクト構造であってもよい。

トランジスタ４０１上には、トランジスタ４０１やその他の機能素子に起因する凹凸や傾斜を緩和して平坦な表面を与える平坦化膜４１９が設けられる。平坦化膜４１９に設けられる開口部を介して、発光素子４０３の第１電極４２１がソース電極およびドレイン電極４１５の一方と電気的に接続される。第１電極４２１は画素電極であり、複数のサブ画素３０１の各々に配置されている。

隔壁４２３は、第１電極４２１の端部を覆うとともに、第１電極４２１とソース電極及びドレイン電極４１５の一方との接続で用いられる開口部を埋める。隔壁４２３には開口部４２５が設けられる。開口部４２５および隔壁４２３上にＥＬ層４２７が設けられ、その上に第２電極４３５が設けられる。図４に示す第２電極４３５は図３に示す第２電極３０３と同じ部材である。ＥＬ層４２７は、正孔輸送層４２９、発光層４３１及び電子輸送層４３３を有する。発光層４３１は画素の表示色に応じた材料が配置されている。即ち、表示装置１００は塗り分け型のＥＬ表示装置である。なお本明細書において、ＥＬ層とは、第１電極４２１と第２電極４３５との間に設けられた層を意味する。図４では、ＥＬ層４２７は正孔輸送層４２９、発光層４３１、及び電子輸送層４３３から構成されているが、ＥＬ層４２７の層の数は３層に限定されず、正孔注入層、電子阻止層、電子注入層や正孔阻止層などが含まれてよい。また、正孔輸送層や電子輸送層はそれぞれ多層構造を有していてもよい。

第２電極４３５上に絶縁膜４３７、遮光層４４５、対向基板４４７、及び第３電極４４９が設けられている。図４では、絶縁膜４３７は第１絶縁層４３９、第２絶縁層４４１、第３絶縁層４４３を有するように示している。第１絶縁層４３９は第２電極４３５上に設けられる。第１絶縁層４３９は水分および酸素に対するバリア性を有するバリア膜を含む。第３絶縁層４４３は、対向基板４４７に設けられた遮光層４４５に起因する凹凸や傾斜を緩和し、平坦な表面を与えるオーバーコート膜を含む。第２絶縁層４４１は、第１絶縁層４３９と第３絶縁層４４３との間を充填する充填材を含む。ただし、絶縁膜４３７の構造は以上に述べた構造に限定されず、単一の層から形成される絶縁膜を用いてもよい。

第３電極４４９は、対向基板４４７の遮光層４４５および第３絶縁層４４３が設けられた側とは反対側、つまり、対向基板４４７の基板４０５と対向する面とは反対側に設けられている。後述するように、第３電極４４９は、パターニングされている。図４においては、図示していないが、第３電極４４９上に保護層やカバーフィルムなどが設けられてもよい。第３電極４４９には、電源線を介して電源部１１３からタッチ駆動信号が供給される。タッチ駆動信号が供給された第３電極４４９はアクティブ状態になり電界が発生する。この電界に被検出体が近接すると、第３電極４４９と被検出体との間に疑似的にコンデンサが形成されて静電容量が発生し、第３電極４４９の静電容量が増加する。第３電極４４９の静電容量の変化を検出することにより、タッチの有無が判断される。

ここで、第３電極４４９に供給されるタッチ駆動信号の電位と、発光素子４０３の第２電極４３５に供給される電圧（共通電圧）の電位とが異なる場合、第３電極４４９と第２電極４３５との間に電界が形成されて、第３電極４４９と第２電極４３５との間に寄生容量が発生する。この第３電極４４９と第２電極４３５との間に発生する寄生容量により、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度が落ちるという問題がある。

そのため、本発明の一実施形態に係る表示装置１００では、第３電極４４９にタッチ駆動信号が供給される期間（以下では、第３電極４４９にタッチ駆動信号が供給される期間を、タッチ検出期間とも呼ぶ。）に、第２電極４３５にタッチ駆動信号が同期する信号を供給される。タッチ検出期間に、第３電極４４９の電位の変動と第２電極４３５の電位の変動とが同期することによって、第３電極４４９と第２電極４３５との間に形成される電界の大きさを低減して第３電極４４９と第２電極４３５との間に生じる寄生容量の大きさを低減することにより、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度を向上させることができる。

タッチ検出期間に、第２電極４３５に供給される信号の電位は、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度が落ちない程度に、第３電極４４９に供給されるタッチ駆動信号の電位との差が小さいことが好ましい。即ち、後述するように、第２電極４３５には、発光期間においては一定のカソード電源電位ＰＶＳＳが供給され、タッチ検出期間においてはタッチ駆動信号と同期するパルス信号が供給される。第２電極４３５に供給されるパルス信号の電位は、第３電極４４９に供給されるタッチ駆動信号の電位と略同電位であることが好ましい。

図５は、本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。図５に示すように、表示装置１００にはサブ画素３０１がｘ行ｙ列のマトリクス状に配置されている。各サブ画素３０１は、第２駆動回路１０９及びＩＣチップ２０７によって制御される。

各サブ画素３０１は制御信号線５０１を介して第２駆動回路１０９に接続されている。制御信号線５０１はサブ画素３０１に設けられたトランジスタのゲート電極に接続されている。制御信号線５０１をゲート線ということもできる。本実施形態では、図５に示すように、制御信号線５０１として、リセット制御信号線５０１−１、出力制御信号線５０１−２、及び画素制御信号線５０１−３が設けられている。これらの制御信号線５０１は、各行毎に所定の順番で順次排他的に選択される。リセット制御信号線５０１−１にはリセット制御信号ＲＧが供給される。出力制御信号線５０１−２には出力制御信号ＢＧが供給される。画素制御信号線５０１−３には画素制御信号ＳＧが供給される。

ＩＣチップ２０７にはデータ信号線５０３が接続されており、データ信号線５０３はサブ画素３０１に設けられたトランジスタのソース電極及びドレイン電極の一方に接続されている。データ信号線５０３をソース線ということもできる。換言すると、外部装置から供給された映像信号がＦＰＣ２０９を介してＩＣチップ２０７に入力され、データ信号線５０３を介して各サブ画素３０１に供給される。本実施形態では、データ信号線５０３として、映像信号線５０３−１が設けられている。映像信号線５０３−１は、ＩＣチップ２０７に設けられた第１駆動回路１０７に接続している。また、映像信号線５０３−１と同じ方向にアノード電源線５０３−２（第１電源線）及びリセット電源線５０３−３が延在している。なお、これらの電源線５０３−２、５０３−３は、映像信号線５０３−１と同様にＩＣチップ２０７に設けられた電源部１１３に接続されている。

データ信号線５０３は、上述した制御信号線５０１によって選択された行のサブ画素３０１に映像信号または所定の電位の電源を供給する。映像信号線５０３−１には映像信号Ｖｓｉｇ及び初期化電位Ｖｉｎｉが交互に供給される。アノード電源線５０３−２にはアノード電源電位ＰＶＤＤが供給される。リセット電源線５０３−３にはリセット電源電位Ｖｒｓｔが供給される。

ＩＣチップ２０７には、さらにカソード電源線５０５（第２電源線）が接続されており、カソード電源線５０５は各サブ画素３０１に共通の第２電極４３５に接続されている。カソード電源線５０５には、ＩＣチップ２０７を介して電源部１１３からカソード電源電位ＰＶＳＳが供給される。

図６は、本発明の一実施形態に係る表示装置の構成の一例を示す概略図である。図６に示すように、表示装置１００には第３駆動電極４４９がｉ行×ｊ列（ｉおよびｊはともに任意の整数）のマトリクス状に配置されている。第３駆動電極４４９は、ＩＣチップ２０７によって制御される。ＩＣチップ２０７には、タッチセンサ駆動信号線（第３電源線）６０１が接続されており、タッチセンサ駆動信号線６０１は第３電極４４９に接続されている。タッチセンサ駆動信号線６０１には、ＩＣチップを介して電源部１１３からタッチ駆動信号Ａｃｔｉｖｅが供給される。

また、各第３電極４４９は、タッチ検出信号線６０３を介して、タッチ検出回路１１１に接続されている。タッチ検出信号線６０３を介して、各第３電極４４９の静電容量に対応する信号がタッチ検出回路１１１に供給される。

図７は、本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。図７に示すサブ画素３０１を構成するトランジスタは全てｎチャネル型トランジスタである。図７に示すように、サブ画素３０１は、発光素子Ｄ１、駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、保持容量Ｃｓ、及び補助容量Ｃａｄを含む。以下の説明において、トランジスタのソース端子及びドレイン端子の一方を第１端子といい、ソース端子及びドレイン端子の他方を第２端子という。また、容量素子の一対の端子のうち一方の端子を第１端子といい、容量素子の一対の端子のうち他方の端子を第２端子という。

駆動トランジスタＤＲＴの第１端子７１１は発光素子Ｄ１のアノード端子、保持容量Ｃｓの第１端子７２１及び補助容量Ｃａｄの第１端子７３１に接続されている。駆動トランジスタＤＲＴの第２端子７１３は出力トランジスタＢＣＴの第１端子７４１及びリセットトランジスタＲＳＴの第１端子７５１に接続されている。発光素子Ｄ１のカソード端子はカソード電源線５０５に接続されている。補助容量Ｃａｄの第２端子７３３はアノード電源線５０３−２に接続されている。出力トランジスタＢＣＴの第２端子７４３はアノード電源線５０３−２に接続されている。リセットトランジスタＲＳＴの第２端子７５３はリセット電源線５０３−２に接続されている。画素選択トランジスタＳＳＴの第１端子７６１は駆動トランジスタＤＲＴのゲート端子７１５及び保持容量Ｃｓの第２端子７２３に接続され、画素選択トランジスタＳＳＴの第２端子７６３は映像信号線５０３−１に接続されている。リセットトランジスタＲＳＴのゲート端子７５５はリセット制御信号線５０１−１に接続されている。出力トランジスタＢＣＴのゲート端子７４５は出力制御信号線５０１−２に接続されている。画素選択トランジスタＳＳＴのゲート端子７６５は画素制御信号線５０１−３に接続されている。

上記の構成を換言すると、アノード電源線５０３−２は、複数のサブ画素３０１の各々に設けられた第１電極４２１にアノード電源電位ＰＶＤＤを供給する。カソード電源線５０５は各サブ画素３０１に共通の第２電極４３５にカソード電源電位ＰＶＳＳを供給する。即ち、各サブ画素３０１はアノード電源線５０３−２とカソード電源線５０５との間に配置されている。アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差は、発光素子Ｄ１の発光強度に基づいて決定される。本実施形態において、カソード電源線５０５を介して第２電極４３５に供給されるカソード電源電位ＰＶＳＳは、タッチセンサ駆動信号線６０１を介して第３電極４４９にタッチ駆動信号Ａｃｔｉｖｅが供給される間、タッチ駆動信号Ａｃｔｉｖｅと同期する。

発光素子Ｄ１のアノード端子は第１電極４２１に対応している。つまり、駆動トランジスタＤＲＴの第１端子７１１は第１電極４２１に接続されている、ということもできる。駆動トランジスタＤＲＴの第２端子７１３は出力トランジスタＢＣＴを介してアノード電源線５０３−２に接続されている、ということもできる。出力トランジスタＢＣＴは、アノード電源線５０３−２と駆動トランジスタＤＲＴとの間を導通状態または非導通状態に切り替えることができる。

本実施形態では、サブ画素３０１を構成するトランジスタが全てｎチャネル型トランジスタである構成を例示したが、本発明に係る表示装置における画素の構成は、この構成に限定されない。例えば、サブ画素３０１を構成する駆動トランジスタＤＲＴ以外のトランジスタは全てｐチャネル型トランジスタであってもよく、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの両方が用いられてもよい。また、上記のトランジスタはオン状態とオフ状態とを切り替え可能なスイッチング素子であればよく、トランジスタ以外のスイッチング素子を用いてもよい。

図８は、本発明の一実施形態に係る表示装置の画素回路の駆動方法を示すタイミングチャートである。図９は、図８のタイミングチャートを一部拡大図である。以下の画素回路の駆動は、図１の信号制御回路１０５によって制御される。なお、本実施形態では、画素回路を構成するトランジスタが全てｎチャネル型である場合を示しており、トランジスタのゲート端子に「ローレベル」の制御信号が供給されるとそのトランジスタはオフ状態（非導通状態）となる。一方、トランジスタのゲート端子に「ハイレベル」の制御信号が供給されるとそのトランジスタはオン状態（導通状態）となる。以下、図７〜図９を参照して、表示装置１００の駆動方法について説明する。

図８において、「１Ｈ」は、１水平期間を意味する。映像信号線５０３−１には、映像信号として、映像信号（Ｖｓｉｇ）に加えて、初期化電位（Ｖｉｎｉ）が供給される。１水平期間とは、ある１行のサブ画素３０１に映像信号を書き込む期間を意味する。１水平期間のうち、「Ｖｓｉｇ」で示される期間８０１は、映像信号（Ｖｓｉｇ）が供給されている期間であり、「Ｖｉｎｉ」で示される期間８０２は、初期化電位（Ｖｉｎｉ）が供給されている期間である。表示装置１００はソース初期化期間（Ｐｉｓ）、ゲート初期化期間（Ｐｉｇ）、閾値補償期間（Ｐｏ）、書き込み期間（Ｐｗ）、及び発光期間（Ｐｄ）を有する。

［ソース初期化期間］
ソース初期化期間（Ｐｉｓ）では、リセット制御信号ＲＧがローレベルからハイレベルになり、出力制御信号ＢＧがハイレベルからローレベルになる。つまり、リセットトランジスタＲＳＴがオン状態となり、出力トランジスタＢＣＴがオフ状態となる。したがって、駆動トランジスタＤＲＴの第２端子７１３は出力トランジスタＢＣＴがオフ状態になることによってアノード電源線５０３−２から遮断される。また、駆動トランジスタＤＲＴの第２端子７１３にはリセットトランジスタＲＳＴを介してリセット電源電位Ｖｒｓｔが供給される。画素制御信号ＳＧはローレベルが維持され、画素選択トランジスタＳＳＴはオフ状態が維持される。

駆動トランジスタＤＲＴがオン状態になるように、リセット電源電位Ｖｒｓｔは駆動トランジスタＤＲＴのゲート端子７１５のフローティング電位（つまり、ゲート端子７１５に供給される可能性がある電位）よりも低い電位になるように設定される。この動作によって、駆動トランジスタＤＲＴの第１端子７１１及び第２端子７１３は、リセット電源電位Ｖｒｓｔと同電位にリセットされる。ここで、リセット電源電位Ｖｒｓｔとしては、カソード電源電位ＰＶＳＳよりも低い電位が設定されてもよい。ただし、リセット電源電位Ｖｒｓｔは必ずしもカソード電源電位ＰＶＳＳより低い必要はなく、発光素子Ｄ１に電流が流れないような電位にすることもできる。具体的には、リセット電源電位Ｖｒｓｔはカソード電源電位ＰＶＳＳよりも駆動トランジスタＤＲＴの閾値値電圧分だけ高い電位以下にすることができる。これらの動作によって、発光素子Ｄ１に電流の供給が停止され、表示装置１００は非発光状態となる。

［ゲート初期化期間］
ゲート初期化期間（Ｐｉｇ）では、画素制御信号ＳＧがローレベルからハイレベルになり、画素選択トランジスタＳＳＴがオン状態となる。したがって、駆動トランジスタＤＲＴのゲート端子７１５は画素選択トランジスタＳＳＴを介して映像信号線５０３−１に接続される。このとき、映像信号線５０３−１には初期化電位Ｖｉｎｉが供給されているため、駆動トランジスタＤＲＴのゲート端子７１５には初期化電位Ｖｉｎｉが供給される。

初期化電位Ｖｉｎｉは、リセット電源電位Ｖｒｓｔよりも高い電位が設定される。したがって、駆動トランジスタＤＲＴでは、第２端子７１３のリセット電源電位（Ｖｒｓｔ）に対してゲート端子７１５の初期化電位（Ｖｉｎｉ）のほうが高いため、駆動トランジスタＤＲＴはオン状態となる。また、この期間において、保持容量Ｃｓにはリセット電源電位Ｖｒｓｔと初期化電位Ｖｉｎｉとの電位差に基づく電荷が保持される。

［閾値補償期間］
閾値補償期間（Ｐｏ）では、まず画素制御信号ＳＧがローレベルからハイレベルになり、画素選択トランジスタＳＳＴがオン状態となる。このとき、映像信号線５０３−１には初期化電位Ｖｉｎｉが供給されているため、駆動トランジスタＤＲＴのゲート端子７１５は初期化電位Ｖｉｎｉに固定される。続いて、リセット制御信号ＲＧがハイレベルからローレベルとなり、出力制御信号ＢＧがローレベルからハイレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態となり、出力トランジスタＢＣＴがオン状態となる。したがって、駆動トランジスタＤＲＴの第２端子７１５はリセットトランジスタＲＳＴがオフ状態になることによってリセット電源線５０３−３から遮断される。一方、駆動トランジスタＤＲＴの第２端子７１５には出力トランジスタＢＣＴを介してアノード電源電位ＰＶＤＤが供給される。

駆動トランジスタＤＲＴのゲート端子７１５は、リセット電源電位Ｖｒｓｔよりも高い電位である初期化電位Ｖｉｎｉに固定されているため、駆動トランジスタＤＲＴはオン状態である。したがって、駆動トランジスタＤＲＴの第２端子７１３に供給されたアノード電源電位ＰＶＤＤによって駆動トランジスタＤＲＴのチャネルを電流が流れ、第１端子７１１の電位が上昇する。そして、第１端子７１１の電位とゲート端子７１５の電位との差が駆動トランジスタＤＲＴの閾値値電圧（ＶＴＨ）に達すると、駆動トランジスタＤＲＴがオフ状態となる。具体的には、ゲート端子７１５はＶｉｎｉに固定されているため、第１端子７１１の電位が（Ｖｉｎｉ−ＶＴＨ）に達すると、駆動トランジスタＤＲＴがオフ状態となる。

このとき、保持容量Ｃｓの第２端子７２３にはＶｉｎｉが供給され、第１端子７２１には（Ｖｉｎｉ−ＶＴＨ）が供給されるため、保持容量ＣｓにはＶＴＨに基づく電荷が保持される。即ち、閾値補償期間（Ｐｏ）において、保持容量Ｃｓには駆動トランジスタＤＲＴのＶＴＨに基づく情報が保存される。なお、閾値値補償期間（Ｐｏ）における発光素子Ｄ１の発光を抑制するために、｛（Ｖｉｎｉ−ＶＴＨ）−ＰＶＳＳ｝＜発光素子の閾値値電圧となるようにＶｉｎｉを設定することが好ましい。

［書き込み期間］
書き込み期間（Ｐｗ）では、リセット制御信号ＲＧがローレベル、出力制御信号ＢＧがハイレベルの状態で画素制御信号ＳＧがローレベルからハイレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態、出力トランジスタＢＣＴがオン状態、画素選択トランジスタＳＳＴがオン状態となる。このとき、映像信号線５０３−１には映像信号Ｖｓｉｇが供給されるため、駆動トランジスタＤＲＴのゲート端子７１５および保持容量Ｃｓの第２端子７２３の電位がＶｉｎｉからＶｓｉｇに変化する。

保持容量Ｃｓの第２端子７２３の電位がＶｉｎｉからＶｓｉｇに変化すると、保持容量Ｃｓの第１端子７２１の電位が（Ｖｓｉｇ−Ｖｉｎｉ）に基づいて上昇する。ここで、保持容量Ｃｓ及び補助容量Ｃａｄが直列接続されているため、これらの容量の中間に位置する保持容量Ｃｓの第１端子７２１の電位（Ｖｓ）は以下の式（１）で表される。

したがって、駆動トランジスタＤＲＴの第１端子７１１の電位とゲート端子７１５の電位との電位差（Ｖｇｓ）は以下の式（２）で表される。即ち、ゲート端子７１５に映像信号Ｖｓｉｇを供給することで、保持容量Ｃｓに駆動トランジスタＤＲＴのＶＴＨおよび映像信号Ｖｓｉｇに基づく電荷を保持させることができる。このようにして、駆動トランジスタＤＲＴは映像信号Ｖｓｉｇに駆動トランジスタＤＲＴのＶＴＨが加算された電位差に基づいたオン状態となる。

［発光期間］
発光期間（Ｐｄ）では、リセット制御信号ＲＧがローレベル、出力制御信号ＢＧがハイレベルの状態で画素制御信号ＳＧがローレベルとなる。つまり、リセットトランジスタＲＳＴがオフ状態、出力トランジスタＢＣＴがオン状態、画素選択トランジスタＳＳＴがオフ状態となる。このようにして、駆動トランジスタＤＲＴは第２端子７１３に供給されたアノード電源電位ＰＶＤＤのうち、上記の式（２）に基づく電流を発光素子Ｄ１に提供する。

駆動トランジスタＤＲＴを流れる電流（Ｉｄ）は以下の式（３）で表される。式（３）に式（２）を代入することで、駆動トランジスタＤＲＴのＶＴＨ成分は式（３）から消去され、Ｉｄは以下の式（４）で表されるように、ＶＴＨに依存しない電流となる。

以上のように、発光期間（Ｐｄ）において、駆動トランジスタＤＲＴのＶＴＨの影響が排除された電流を発光素子Ｄ１に供給することができる。つまり、駆動トランジスタＤＲＴのＶＴＨが補償された電流を発光素子Ｄ１に供給することができる。当該発光期間（Ｐｄ）は、１フレーム期間後に再び出力制御信号ＢＧがローレベルになるまで維持される。つまり、信号制御部回路１０５は、上述したソース初期化期間（Ｐｉｓ）、ゲート初期化期間（Ｐｉｇ）、閾値補償期間（Ｐｏ）、書き込み期間（Ｐｗ）、及び発光期間（Ｐｗ）を順次繰り返す。信号制御回路１０５は、ソース初期化期間（Ｐｉｓ）、ゲート初期化期間（Ｐｉｇ）、閾値補償期間（Ｐｏ）、書き込み期間（Ｐｗ）、及び発光期間（Ｐｗ）を次の画素行に移行させる制御を行うことで、１フレームの画素行に対してソース初期化期間（Ｐｉｓ）、ゲート初期化期間（Ｐｉｇ）、閾値補償期間（Ｐｏ）、書き込み期間（Ｐｗ）、及び発光期間（Ｐｗ）を実行する。

図８に示すように、発光期間（Ｐｄ）のうち、所定の期間（映像信号線５０３−１にブランク（Ｂｌａｎｋ）が供給される期間）に、タッチセンサ駆動信号線６０１を介して表示装置１００の第３電極４４９にタッチ駆動信号Ａｃｔｉｖｅが供給される。第３電極４４９にタッチ駆動信号Ａｃｔｉｖｅが供給されるタッチ検出期間では、第３電極４４９がアクティブ状態になる。図９に示すように、タッチ駆動信号Ａｃｔｉｖｅは、例えば、パルス波である。ここで、パルス波のハイレベルの電位及びローレベルの電位の少なくとも一方は、タッチ検出期間を除いた発光期間（Ｐｗ）におけるカソード電源電位ＰＶＳＳとは異なる。例えば、当該パルス波のローレベルの電位は、タッチ検出期間を除いた発光期間（Ｐｗ）におけるカソード電源電位ＰＶＳＳと等しく、当該パルス波のハイレベルの電位は、タッチ検出期間を除いた発光期間（Ｐｗ）におけるカソード電源電位ＰＶＳＳより高い電位であってもよい。

タッチ検出期間に、カソード電源線５０５を介して第２電極４３５に供給されるカソード電源電位ＰＶＳＳは、タッチ駆動信号Ａｃｔｉｖｅと同期する。つまり、電源部１１３は、信号制御回路１０５から供給されるタッチ駆動制御信号に基づいて、当該タッチ検出期間に第２電極４３５に供給するカソード電源電位ＰＶＳＳの電位をタッチ駆動信号Ａｃｔｉｖｅと同期させる。したがって、第２電極４３５に供給されるカソード電源電位ＰＶＳＳは、ソース初期化期間（Ｐｉｓ）、ゲート初期化期間（Ｐｉｇ）、閾値補償期間（Ｐｏ）、書き込み期間（Ｐｗ）、及びタッチ検出期間を除いた発光期間（Ｐｗ）においては一定であるが、タッチ検出期間においては、図９に示すように、タッチ駆動信号Ａｃｔｉｖｅと同期して変動する。

タッチ検出期間に、第２電極４３５に供給されるカソード電源電位ＰＶＳＳは、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度が落ちない程度に、第３電極４４９に供給されるタッチ駆動信号Ａｃｔｉｖｅの電位との差が小さいことが好ましい。即ち、タッチ検出期間に第２電極４３５に供給されるカソード電源電位ＰＶＳＳは、第３電極４４９に供給されるタッチ駆動信号Ａｃｔｉｖｅと略同電位であることが好ましい。

上述したように、タッチ検出期間に、第３電極４４９の電位の変動と第２電極４３５の電位の変動とが同期することによって、第３電極４４９と第２電極４３５との間に形成される電界の大きさを低減して第３電極４４９と第２電極４３５との間に生じる寄生容量の大きさを低減することにより、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度を向上させることができる。

タッチ検出期間では、上述したように、第２電極４３５に供給されるカソード電源電位ＰＶＳＳがタッチ駆動信号Ａｃｔｉｖｅに同期して変動する。したがって、タッチ検出期間におけるアノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差は、タッチ検出期間を除いた発光期間におけるアノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差とは異なる。つまり、タッチ検出期間における発光素子Ｄ１に提供される電流の大きさが、タッチ検出期間を除いた発光期間における発光素子Ｄ１に提供される電流の大きさと異なるため、タッチ検出期間とタッチ検出期間を除いた発光期間とでは、発光素子Ｄ１の輝度が変わり、表示部１０１に表示される画像の輝度が変わる。本実施形態において、１フレームにおけるタッチ検出期間の挿入回数は特に限定されないが、表示部１０１に表示される画像の輝度の変化を観察者が視認できないことが好ましい。一例として、本実施形態の表示装置１００表示部１０１に表示される画像のフレーム周波数は１２０Ｈｚであってもよく、１フレームにおけるタッチ検出期間は２回であってもよい。

図１０は、本実施形態に係る表示装置１００におけるタッチ検出回路の構成を示す機能ブロック図である。タッチ検出回路１１１は、少なくとも一つの検出部１００１を有する。検出部１００１は、アナログＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）部１００５、Ａ／Ｄ（アナログ／デジタル）変換部１００７、信号処理部１００９及びタイミング制御部１０１１を有する。検出部１００１は、ＭＵＸ（マルチプレクサ）１００３を有してもよい。ここでは、タッチ検出回路１１１が一つの検出部１００１を有し、検出部１００１がＭＵＸ１００３を有する例を説明する。

タッチセンサ部１０３に設けられた第３電極４４９（タッチセンサ電極）は、タッチ検出期間にタッチ駆動信号Ａｃｔｉｖｅが供給されてアクティブ状態になる。アクティブ状態の第３電極４４９に手指などの被検出体が近接することにより、第３電極４４９の静電容量が変化する。タッチ検出回路１１１は、タッチ検出期間における、各第３電極４４９の静電容量に対応する信号をタッチ検出信号線６０３を介して受信する。以下、第３電極４４９の静電容量に対応する信号をタッチ検出信号という。

タッチ検出信号線６０３を介して供給されたタッチ検出信号は、検出部１００１のＭＵＸ１００３に供給される。ＭＵＸ１００３は、タッチ検出信号が入力される複数の入力端子と、供給されたタッチ検出信号を時分割で出力する出力端子を有する。また、ＭＵＸ１００３は、選択制御信号Ｓｅｌｅｃｔが入力される制御入力端子を有する。

ＭＵＸ１００３には、複数の第３電極４４９からそれぞれタッチ検出信号が供給される。ＭＵＸ１００３は、選択信号Ｓｅｌｅｃｔに基づいて、複数のタッチ検出信号から所定の第３電極４４９のタッチ検出信号を選択して、順次出力する。つまり、ＭＵＸは、選択信号Ｓｅｌｅｃｔに基づいて、複数の第３電極４４９から供給された複数のタッチ検出信号を時分割で出力する。選択信号Ｓｅｌｅｃｔは、タイミング制御部１０１１において生成されて、ＭＵＸ１００３に供給される。

アナログＬＰＦ部１００５は、ＭＵＸ１００３から受信したタッチ検出信号に含まれる高周波成分（ノイズ成分）を除去し、タッチ検出に基づくタッチ成分を抽出して出力するアナログのローパスフィルタである。なお、図示しないが、アナログＬＰＦ部１００５の入力端子とＧＮＤとの間には抵抗素子が設けられている。ノイズを除去されたタッチ検出信号は、Ａ／Ｄ変換部１００７に伝達される。

Ａ／Ｄ変換部１００７は、アナログＬＰＦ部１００５から出力されるアナログ信号をサンプリングしてデジタル信号に変換する。デジタル信号は、信号処理部１００９に伝達される。

信号処理部１００９は、Ａ／Ｄ変換部１００７から伝達されたデジタル信号に対してノイズを除去し、タッチ成分を抽出するデジタルフィルタを有する。信号処理部１００９は、Ａ／Ｄ変換部１００７から伝達されたデジタル信号に基づいて、タッチセンサ部１０３に対するタッチ検出の有無を判断する論理回路である。

タイミング制御部１０１１は、信号制御回路１０５から供給される制御信号に基づいて、ＭＵＸ１００３、Ａ／Ｄ変換部１００７及び信号処理部１００９の各々が同期して動作するように制御する。

以上では、タッチ検出回路１１１が一つの検出部１００１を有し、検出部１００１がＭＵＸ１００３を有する例を説明した。しかしながら、本実施形態に係る表示装置１００のタッチ検出回路１１１の構成は、これに限定されない。例えば、タッチ検出回路１１１は、２つ以上の検出部１１１を有してもよい。また、タッチ検出回路１１１のＭＵＸは省略されてもよい。但し、タッチ検出回路においてＭＵＸが省略された場合、タッチセンサ部１０３に設けられた第３電極４４９の数に対応する数の検出部１０１１が必要になる。

（実施形態２）
図１１を参照して、本発明の別の実施形態に係る表示装置について説明する。実施形態２では、実施形態１とは異なる画素回路の構成について説明する。図１１は、本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。図１１に示すサブ画素３０１Ａは、発光素子Ｄ１、駆動トランジスタＤＲＴ、出力トランジスタＢＣＴ、リセットトランジスタＲＳＴ、画素選択トランジスタＳＳＴ、保持容量Ｃｓ、及び補助容量Ｃａｄを含む。図１１に示したサブ画素３０１Ａにおいて、図７を参照して説明した実施形態１に係るサブ画素３０１の構成と同じ又は類似の構成については、図７において示した参照番号と同じ参照番号を付し、重複する説明を省略する。

本実施形態に係る表示装置１００Ａは、発光素子Ｄ１のカソード端子に接続する信号線を切り替えるスイッチ１１０１を有する。図１１に示すサブ画素３０１Ａでは、発光素子Ｄ１のカソード端子がスイッチ１１０１を介してカソード電源線５０５又はタッチセンサ駆動信号線１１０３に接続されるという点で、実施形態１に係る表示装置１００のサブ画素３０１とは異なる。発光素子Ｄ１のカソード端子に接続されたスイッチ１１０１は、カソード電源線５０５に接続された接点と、タッチセンサ駆動信号線１１０３に接続された接点とを有する。タッチ検出期間を除く発光期間において、スイッチ１１０１は発光素子Ｄ１のカソード端子とカソード電源線５０５とを接続させる。一方、タッチ検出期間において、スイッチ１１０１は発光素子Ｄ１のカソード端子とタッチセンサ駆動信号線１１０３とを電気的に接続させる。

図示はしていないが、スイッチ１１０１には、信号制御回路１０５からタッチ駆動制御信号に同期する選択制御信号が供給される。スイッチ１１０１は、選択制御信号に基づいて、発光素子Ｄ１のカソード端子とカソード電源線５０５に接続された接点及びタッチセンサ駆動信号線１１０３に接続された接点との接続を切り替える。本実施形態に係る表示装置１００Ａの画素回路の駆動方法は、タッチ検出期間において、スイッチ１１０１の接点を切り替えることにより、発光素子Ｄ１のカソード端子に供給される信号がタッチ駆動信号Ａｃｔｉｖｅであることを除いて、図８を参照して説明した実施形態１に係る表示装置１００の画素回路の駆動方法と略同じである。

図１１に示したサブ画素３０１Ａでは、タッチ検出期間において、発光素子Ｄ１のカソード端子にタッチセンサ駆動信号線１１０３を介して、タッチ駆動信号Ａｃｔｉｖｅが供給される。つまり、タッチ検出期間において、第２電極４３５には、第３電極４４９と同様にタッチ駆動信号Ａｃｔｉｖｅが供給される。そのため、タッチ検出期間において、第２電極４３５と第３電極４４９との電位差がなくなり、第３電極４４９と第２電極４３５との間に生じる寄生容量を実質的になくすことができる。したがって、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度をより向上させることができる。

スイッチ１１０１の接点に接続されるタッチセンサ駆動信号線１１０３は、第３電極４４９へのタッチ駆動信号Ａｃｔｉｖｅを供給するためのタッチセンサ駆動信号線６０１であってもよい。また、タッチ駆動信号Ａｃｔｉｖｅを発光素子Ｄ１のカソード端子に供給するためのタッチセンサ駆動信号線を別途設けてもよい。

（実施形態３）
図１２及び図１３を参照して、本発明のさらに別の実施形態に係る表示装置について説明する。実施形態３では、実施形態１及び実施形態２とは異なる画素回路の構成について説明する。図１２は、本発明の一実施形態に係る表示装置の回路構成の一例を示す概略図である。図１３は、本発明の一実施形態に係る画素回路の回路構成の一例を示す回路図である。

図１２に示す表示装置の回路構成において、図５を参照して説明した実施形態１に係る回路構成と同じ又は類似の構成については、図５において示した参照番号と同じ参照番号を付している。また、図１３に示したサブ画素３０１Ｂにおいて、図７を参照して説明した実施形態１に係るサブ画素３０１の構成と同じ又は類似の構成については、図７において示した参照番号と同じ参照番号を付し、重複する説明を省略する。

本実施形態に係る表示装置１００Ｂは、タッチ検出期間に、タッチ駆動信号Ａｃｔｉｖｅに同期するシールド信号Ｓｈｉｅｌｄを第２電極４３５へ供給するシールド信号線（第４電源線）１２０１を有する。また、本実施形態に係る表示装置１００Ｂは、発光素子Ｄ１のカソード端子に接続する信号線を切り替えるスイッチ１３０１を有する。本実施形態に係る表示装置１００Ｂの画素回路の駆動方法は、タッチ検出期間において、スイッチ１３０１の接点を切り替えることにより、発光素子Ｄ１のカソード端子に供給される信号がタッチ駆動信号Ａｃｔｉｖｅに同期するシールド信号Ｓｈｉｅｌｄであることを除いて、図８を参照して説明した実施形態１に係る表示装置１００の画素回路の駆動方法と略同じである。

シールド信号Ｓｈｉｅｌｄは、上述したように、タッチ駆動信号Ａｃｔｉｖｅに同期する。シールド信号Ｓｈｉｅｌｄの電位は、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度が落ちない程度に、第３電極４４９に供給されるタッチ駆動信号Ａｃｔｉｖｅの電位との差が小さいことが好ましい。即ち、タッチ検出期間に、第２電極４３５に供給されるＳｈｉｅｌｄ信号は、第３電極４４９に供給されるタッチ駆動信号と略同電位であることが好ましい。シールド信号Ｓｈｉｅｌｄは、電源部１１３で生成されて、ＣＯＧ２０７、シールド信号線１２０１及びスイッチ１３０１を介して第２電極４３５に供給される。

図１３に示すサブ画素３０１Ｂでは、発光素子Ｄ１のカソード端子がスイッチ１３０１を介してカソード電源線５０５又はシールド信号線１２０１に接続されるという点で、実施形態１に係る表示装置１００のサブ画素３０１及び実施形態２のサブ画素３０１Ａとは異なる。発光素子Ｄ１のカソード端子に接続されたスイッチ１３０１は、カソード電源線５０５に接続された接点と、シールド信号線１２０１に接続された接点とを有する。タッチ検出期間を除く発光期間において、スイッチ１３０１は発光素子Ｄ１のカソード端子とカソード電源線５０５とを接続させる。一方、タッチ検出期間において、スイッチ１３０１は発光素子Ｄ１のカソード端子とシールド信号線１２０１とを電気的に接続させる。

図示はしていないが、スイッチ１３０１には、信号制御回路１０５からタッチ駆動制御信号に同期する選択制御信号が供給される。スイッチ１３０１は、選択制御信号に基づいて、発光素子Ｄ１のカソード端子とカソード電源線５０５に接続された接点及びシールド信号線１２０１に接続された接点との接続を切り替える。

図１３に示したサブ画素３０１Ｂでは、タッチ検出期間において、発光素子Ｄ１のカソード端子にはシールド信号線１２０１を介して、第３電極４４９に供給されるタッチ駆動信号Ａｃｔｉｖｅに同期するシールド信号Ｓｈｉｅｌｄが供給される。タッチ検出期間に、第３電極４４９の電位の変動と第２電極４３５の電位の変動とが同期することによって、第２電極４３５と第３電極４４９との電位差が低減され、第３電極４４９と第２電極４３５との間に形成される電界の大きさを低減することができる。そのため、タッチ検出期間における、第３電極４４９と第２電極４３５との間に生じる寄生容量を低減することができる。したがって、第３電極４４９に被検出体が近接することにより生じる第３電極４４９の静電容量の変化の検出感度を向上させることができる。

（実施形態４）
図１４〜図１６を参照して、本発明のさらに別の実施形態に係る表示装置について説明する。実施形態４では、実施形態１とは異なる表示装置の構成について説明する。図１４は、本発明の一実施形態に係る表示装置１００Ｃの概要を示す断面図である。図１４に示した表示装置１００Ｃにおいて、図４を参照して説明した実施形態１に係る表示装置１００の構成と同じ又は類似の構成については、図４において示した参照番号と同じ参照番号を付し、重複する説明を省略する。

図１４に示すように、サブ画素３０１Ｃにはトランジスタ４０１と、トランジスタ４０１に接続される発光素子１４０１が設けられる。発光素子１４０１は、ＥＬ層１４０３を含む。ＥＬ層１４０３は、正孔輸送層１４０５、発光層１４０７及び電子輸送層１４０９を有する。本実施形態において、正孔輸送層１４０５、発光層１４０７及び電子輸送層１４０９を含むＥＬ層１４０３は、各サブ画素３０１Ｃ間で連続しており、各サブ画素３０１Ｃに共通である。また、表示装置１００Ｃでは、第２電極４３５上に絶縁膜４３７、カラーフィルタ１４１１、第３電極１４１３、遮光層４４５、対向基板４４７が設けられている。即ち、実施形態１の表示装置１００とは異なり、本実施形態の表示装置１００Ｃでは、第３電極１４１３は、遮光層４４５に重畳するように、遮光層４４５上に設けられている。白色発光の発光素子１４０１とカラーフィルタ１４１１とにより所望の色表示を実現するＥＬ表示装置である。

図１５は、本実施形態に係る表示装置１００Ｃの回路構成の一例を示す概略図である。図１５に示すように、表示装置１００Ｃにはサブ画素３０１Ｃがｘ行ｙ列のマトリクス状に配置されている。上述したように、表示装置１００Ｃにおいて、サブ画素３０１Ｃの発光素子は白色発光素子である。

図１６は、本実施形態に係る表示装置１００Ｃの構成の一例を示す概略図である。図１４を参照して説明したように、第３電極１４１３は、ｘ行ｙ列のマトリクス状に配置されたサブ画素３０１Ｃの周囲に設けられる遮光層４４５上に、遮光層４４５に重畳して設けられている。図１６において、１つの第３電極１４１３は、９つのサブ画素３０１Ｃの周囲に設けられているが、第３電極１４１３の配置はこれに限定されない。１つの第３電極１４１３は、ｉ行×ｊ列（ｉおよびｊはともに任意の整数）のサブ画素の周囲に設けられる。第３電極１４１３には、タッチセンサ駆動信号線６０１が接続されており、タッチセンサ駆動信号線６０１はＩＣチップ２０７に設けられた電源部１１３に接続されている。タッチセンサ駆動信号線６０１には、ＩＣチップ２０７を介して電源部１１３からタッチ駆動信号Ａｃｔｉｖｅが供給される。

本実施形態に係る表示装置１００Ｃの画素回路の駆動方法は、上述した実施形態１〜実施形態３に係る表示装置の画素回路の駆動方法と略同じである。つまり、タッチ検出期間において、サブ画素３０１Ｃの第２電極４３５には、第３電極１４１３に供給されるタッチ駆動信号Ａｃｔｉｖｅと同期する信号が供給される。例えば、実施形態１において説明したように、サブ画素３０１Ｃの第２電極４３５には、タッチ検出期間に、カソード電源線５０５を介してタッチ駆動信号Ａｃｔｉｖｅと同期するカソード電源電位ＰＶＳＳが供給されてもよい。また、実施形態２において説明したように、表示装置１００Ｃにおいて、カソード電源線５０５及びタッチセンサ駆動信号線６０１と、サブ画素３０１Ｃの第２電極４３５との接続を切り替えるスイッチを設け、タッチ検出期間に、タッチセンサ駆動信号線６０１とサブ画素３０１Ｃの第２電極４３５とを接続するようにし、第２電極４３５にタッチセンサ駆動信号線６０１を介してタッチ駆動信号Ａｃｔｉｖｅを供給するようにしてもよい。また、実施形態３において説明したように、表示装置１００Ｃにおいて、タッチ駆動信号Ａｃｔｉｖｅと同期するシールド信号Ｓｈｉｅｌｄを伝達するシールド信号線と、カソード電源線５０５及びシールド信号線と、サブ画素３０１Ｃの第２電極４３５との接続を切り替えるスイッチを設け、タッチ検出期間に、シールド信号線とサブ画素３０１Ｃの第２電極４３５とを接続するようにし、第２電極４３５にシールド信号線を介してシールド信号Ｓｈｉｅｌｄを供給するようにしてもよい。

実施形態４におけるサブ画素３０１Ｃでも、上述した実施形態１〜実施形態３と同様に、タッチ検出期間において、発光素子１４０１の第２電極第３電極４４９に供給されるタッチ駆動信号Ａｃｔｉｖｅに同期する信号が供給される。タッチ検出期間に、第３電極１４１３の電位の変動と第２電極４３５の電位の変動とが同期することによって、第２電極４３５と第３電極１４１３との電位差が低減され、第３電極１４１３と第２電極４３５との間に形成される電界の大きさを低減することができる。そのため、タッチ検出期間における、第３電極１４１３と第２電極４３５との間に生じる寄生容量を低減することができ、第３電極１４１３に被検出体が近接することにより生じる第３電極１４１３の静電容量の変化の検出感度を向上させることができる。

１００：表示装置、１０１：表示部、１０３：タッチセンサ部、１０５：信号制御回路、１０７：第１駆動回路、１０９：第２駆動回路、１１１：タッチ検出回路、１１３：電源部、２０１：表示領域、２０３：周辺領域２０３、２０５：端子領域、３０１：サブ画素、３０３：第２電極、４０１：トランジスタ、４０３，１４０１：発光素子、４０５：基板、４０７：アンダーコート、４０９：半導体膜、４１１：ゲート絶縁膜、４１３：ゲート電極、４１５：ソース電極及びドレイン電極、４１７：層間絶縁膜、４１９：平坦化膜、４２１：第１電極、４２３：隔壁、４２５：開口部、４２７，１４０３：ＥＬ層、４２９，１４０５：正孔輸送層、４３１，１４０７：発光層、４３３，１４０９：電子輸送層、４３５：第２電極、４３７：絶縁膜、４３９：第１絶縁層、４４１：第２絶縁層、４４３：第３絶縁層、４４５：遮光層、４４７：対向基板、４４９，１４１３：第３電極、５０１：制御信号線、５０１−１：リセット制御信号線、５０１−２：出力制御信号線、５０１−３：画素制御信号線、５０３：データ信号線、５０３−１：映像信号線、５０３−２：アノード電源線、５０３−３：リセット電源線５０３−３、５０５：カソード電源線、６０１，１１０３：タッチセンサ駆動信号線、６０３：タッチ検出信号線、１００１：検出部、１００３：ＭＵＸ、１００５：アナログＬＰＦ、１００７：Ａ／Ｄ変換部、１００９：信号処理部、１０１１：タイミング制御部、１１０１，１３０１：スイッチ、１２０１：シールド信号線

Claims (14)

1. 第１電位を供給する第１電源線と、
   前記第１電位とは異なる第２電位を供給する第２電源線と、
   タッチ駆動信号を供給する第３電源線と、
   複数の画素を有する表示部と、
   を備え、
   前記表示部は、
   前記複数の画素に各々設けられ、前記第１電源線に電気的に接続される複数の第１電極と、
   前記複数の画素に共通に設けられ、前記第２電源線に電気的に接続される第２電極と、
   各画素の前記第１電極及び前記第２電極との間に設けられた発光層と、
   前記第２電極上に設けられた絶縁基材と、
   前記絶縁基材上に設けられ、前記第３電源線に電気的に接続される複数の第３電極と、
   前記複数の第３電極に前記第３電源線からタッチ駆動信号が供給される期間に前記第２電極に前記タッチ駆動信号と同期する信号を供給する信号制御回路と、を備え、
   前記タッチ駆動信号はパルス波であり、前記パルス波のハイレベル及びローレベルの電位の少なくとも一方は、前記複数の第３電極に前記タッチ駆動信号が供給されない期間における前記第２電位とは異なり、
   前記パルス波のローレベルの電位は前記第２電位に等しく、前記パルス波のハイレベルの電位は前記第２電位よりも高い、表示装置。
2. 前記信号制御回路は、前記第３電極にタッチ駆動信号が供給される期間に前記第２電位を前記タッチ駆動信号と同期させる、請求項１に記載の表示装置。
3. 第１電位を供給する第１電源線と、
   前記第１電位とは異なる第２電位を供給する第２電源線と、
   タッチ駆動信号を供給する第３電源線と、
   複数の画素を有する表示部と、
   スイッチと、
   を備え、
   前記表示部は、
   前記複数の画素に各々設けられ、前記第１電源線に電気的に接続される複数の第１電極と、
   前記複数の画素に共通に設けられ、前記第２電源線に電気的に接続される第２電極と、
   各画素の前記第１電極及び前記第２電極との間に設けられた発光層と、
   前記第２電極上に設けられた絶縁基材と、
   前記絶縁基材上に設けられ、前記第３電源線に電気的に接続される複数の第３電極と、
   前記複数の第３電極に前記第３電源線からタッチ駆動信号が供給される期間に前記第２電極に前記タッチ駆動信号と同期する信号を供給する信号制御回路と、を備え、
   前記スイッチは、前記第２電極を第２電源線に接続する状態と、前記第２電極を前記第３電源線に接続する状態と、を切り替える、表示装置。
4. 前記第２電極は、前記第３電極にタッチ駆動信号が供給される期間に前記スイッチを介して前記第３電源線に接続される、請求項３に記載の表示装置。
5. 第１電位を供給する第１電源線と、
   前記第１電位とは異なる第２電位を供給する第２電源線と、
   タッチ駆動信号を供給する第３電源線と、
   複数の画素を有する表示部と、
   前記タッチ駆動信号と同期する信号を供給する第４電源線と、
   スイッチと、
   を備え、
   前記表示部は、
   前記複数の画素に各々設けられ、前記第１電源線に電気的に接続される複数の第１電極と、
   前記複数の画素に共通に設けられ、前記第２電源線に電気的に接続される第２電極と、
   各画素の前記第１電極及び前記第２電極との間に設けられた発光層と、
   前記第２電極上に設けられた絶縁基材と、
   前記絶縁基材上に設けられ、前記第３電源線に電気的に接続される複数の第３電極と、
   前記複数の第３電極に前記第３電源線からタッチ駆動信号が供給される期間に前記第２電極に前記タッチ駆動信号と同期する信号を供給する信号制御回路と、を備え、
   前記第４電源線は、前記第２電極に前記タッチ駆動信号と同期する信号を供給し、
   前記スイッチは、前記第２電極を第２電源線に接続する状態と、前記第２電極を前記第４電源線に接続する状態と、を切り替える、表示装置。
6. 前記第２電極は、前記第３電極にタッチ駆動信号が供給される期間に前記スイッチを介して前記第４電源線に接続される、請求項５に記載の表示装置。
7. 第１方向に延在するゲート線と、
   前記第１方向と交差する第２方向に延在し、映像信号を供給する映像信号線と、
   をさらに備え、
   前記複数の画素の各々は、
   ドレイン又はソース電極が前記第１電源線に電気的に接続され、ソース又はドレイン
   電極が対応する第１電極に電気的に接続された駆動トランジスタと、
   ドレイン又はソース電極が前記駆動トランジスタのゲート電極に接続され、ソース又はドレイン電極が前記映像信号線に電気的に接続され、ゲート電極が前記ゲート線に接続された画素選択トランジスタと、
   一方の電極が前記駆動トランジスタのゲート電極に電気的に接続され、他方の電極が前記第１電極に電気的に接続された容量素子と、を備える請求項１乃至６の何れか一項に記載の表示装置。
8. 前記第１電源線と前記駆動トランジスタのドレイン又はソース電極との間に設けられ、前記第１電源線と前記駆動トランジスタとの電気的な接続状態又は非接続状態を切り替える出力トランジスタをさらに備える、請求項７に記載の表示装置。
9. 前記信号制御回路は、前記複数の画素のうち、前記第１方向に並べて配置された画素を含む行画素に対し、
   前記駆動トランジスタのソース電極、ドレイン電極、およびゲート電極のうち少なくとも一つの電極の電位を初期化する初期化期間と、
   前記映像信号線を介して前記駆動トランジスタのゲート電極に供給された前記映像信号に応じた電荷を前記容量素子に保持させる書き込み期間と、
   前記映像信号に応じた発光強度で前記発光層を発光させる発光期間と、
   を順次繰り返し行い、
   前記発光期間のうち、所定の期間に第３電極に前記第３電源線から前記タッチ駆動信号を供給し、
   前記所定の期間に前記第２電極に前記タッチ駆動信号と同期する信号を供給する、請求項７又は８に記載の表示装置。
10. 前記複数の第３電極の各々に電気的に接続され、各第３電極の静電容量の変化を検出するタッチ検出回路、をさらに備え、
    前記タッチ検出回路は、前記各第３電極の静電容量に対応する信号に基づいて、前記各第３電極の静電容量の静電容量の変化を検出する信号処理部を有する検出部を備える請求項１乃至９の何れか一項に記載の表示装置。
11. 前記タッチ検出回路は、複数の検出部を備える、請求項１０に記載の表示装置。
12. 前記検出部は、
    前記複数の第３電極のうちの２つ以上の第３電極に電気的に接続された２つ以上の入力端子と、接続された前記２つ以上の第３電極の静電容量に対応する信号を時分割で出力する出力端子と、を有するマルチプレクサをさらに備える、請求項１０又は１１に記載の表示装置。
13. 前記複数の画素が設けられた第１基板と、
    前記第１基板に対向し、前記絶縁基材上に設けられた第２基板と、
    をさらに備え、
    前記第３電極は、前記第２基板の前記第１基板に対向する面とは反対側の面上に設けられる、請求項１乃至１２の何れか一項に記載の表示装置。
14. 前記複数の画素が設けられた第１基板と、
    前記第１基板に対向し、前記絶縁基材上に設けられた第２基板と、
    前記第２基板と前記絶縁基材との間に設けられ、前記複数の画素に対応する複数のカラーフィルタと、
    前記第２基板と前記絶縁基材との間において、前記複数のカラーフィルタのうち隣り合うカラーフィルタの間に設けられた遮光層と、
    をさらに備え、
    前記第３電極は、前記遮光層上に設けられる、請求項１乃至１２の何れか一項に記載の表示装置。

Images