JP2024016069A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2024016069A
JP2024016069A JP2023180847A JP2023180847A JP2024016069A JP 2024016069 A JP2024016069 A JP 2024016069A JP 2023180847 A JP2023180847 A JP 2023180847A JP 2023180847 A JP2023180847 A JP 2023180847A JP 2024016069 A JP2024016069 A JP 2024016069A
Authority
JP
Japan
Prior art keywords
transistor
film
potential
wiring
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023180847A
Other languages
English (en)
Inventor
博之 三宅
純一 肥塚
正美 神長
行徳 島
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024016069A publication Critical patent/JP2024016069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

【課題】画素間の輝度のばらつきが抑えられる発光装置の提供。【解決手段】画素と、第１及び第２の回路とを有する発光装置であって、第１の回路は、画素から取り出された電流の値を含む信号を生成する機能を有し、第２の回路は、信号に従って、画像信号を補正する機能を有する。画素は、発光素子と、第１及び第２のトランジスタと、を少なくとも有し、第１のトランジスタは、画像信号に従って、発光素子への電流の供給を制御する機能を有し、第２のトランジスタは、電流の画素からの取り出しを制御する機能を有する。また、第１及び第２のトランジスタは、ゲートと重なる第１の半導体領域と、ソース又はドレインと接する第２の半導体領域と、第１の半導体領域と第２の半導体領域の間に設けられた第３の半導体領域を有することが好ましい。【選択図】図２

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、記憶装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明の一態様は、半導体装置、表示装置、
発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する
。例えば、本発明は半導体装置、特に、トランジスタが各画素に設けられた発光装置に関
する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、電気光学装置、半導体回路及び電子機器は、半導体装
置を有する場合がある。
発光素子を用いたアクティブマトリクス型の発光装置は、具体的に提案されている構成が
メーカーによって異なるが、通常、少なくとも発光素子と、画素へのビデオ信号の入力を
制御するトランジスタ（スイッチング用トランジスタ）と、該発光素子に供給する電流値
を制御するトランジスタ（駆動用トランジスタ）とが、各画素に設けられている。
そして、画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの
作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部
省略することができる。下記の特許文献１には、ｎチャネル型トランジスタのみで画素が
構成されている発光素子型ディスプレイについて、記載されている。
発光素子を用いたアクティブマトリクス型の発光装置は、画像信号に従って発光素子に供
給する電流値を制御するトランジスタ（駆動用トランジスタ）の閾値電圧のばらつきが、
発光素子の輝度に反映されやすい。上記閾値電圧のばらつきが発光素子の輝度に与える影
響を防ぐために、下記の特許文献２では、駆動用トランジスタのソース電圧から閾値電圧
及び移動度を検出し、検出された閾値電圧及び移動度に基づいて、表示画像に応じたプロ
グラムデータ信号を設定する表示装置について記載されている。
特開２００３－１９５８１０号公報 特開２００９－２６５４５９号公報
駆動用トランジスタの電気的特性を検出するために用いられる画素からの出力電流は、数
十ｎＡ乃至数百ｎＡ程度の非常に小さい値を有する。そのため、当該電流の経路となる配
線に電気的に接続されている回路内において、電源線の間をオフ電流が流れていると、駆
動用トランジスタの電気的特性を正確に検出するのが難しくなる。この場合、画素から出
力される電流を用いて、画素に入力される画像信号に補正をかけても、駆動用トランジス
タの電気的特性の影響が小さくなるように、発光素子に供給される電流値を補正すること
が難しい。
上述したような技術的背景のもと、本発明の一態様は、画素間の輝度のばらつきが抑えら
れる発光装置の提供を、課題の一つとする。また、本発明の一態様は、新規な発光装置の
提供を、課題の一つとする。また、本発明の一態様は、新規な半導体装置の提供を、課題
の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素と、第１及び第２の回路と、を有する発光装置である。第１の回
路は、画素から取り出された電流の値を含む信号を生成する機能を有する。第２の回路は
、信号に従って、画像信号を補正する機能を有する。画素は、発光素子と、第１及び第２
のトランジスタと、を少なくとも有する。第１のトランジスタは、画像信号に従って、発
光素子への電流の供給を制御する機能を有する。第２のトランジスタは、電流の画素から
の取り出しを制御する機能を有する。第１及び第２のトランジスタの半導体膜は、ゲート
電極と重なる第１の半導体領域と、ソース電極又はドレイン電極と接する第２の半導体領
域と、第１の半導体領域と第２の半導体領域の間に設けられた第３の半導体領域と、を有
する。第３の半導体領域の水素濃度は、第１及び第２の半導体領域の水素濃度よりも、高
いことが好ましい。
上記態様において、半導体膜は、酸化物半導体が好ましい。
本発明の一態様は、配線と、第１のトランジスタと、第２のトランジスタと、第１の容量
素子と、第２の容量素子と、発光素子と、を少なくとも有する発光装置である。第１のト
ランジスタは、第１の半導体膜と、第１の半導体膜を介して互いに重畳する第１のゲート
電極及び第２のゲート電極と、を有する。第２のトランジスタは、第２の半導体膜を有す
る。第１の容量素子は、第１のトランジスタのソース電極及びドレイン電極の一方と、第
１のゲート電極との間の電位差を保持する機能を有する。第２の容量素子は、第１のトラ
ンジスタのソース電極及びドレイン電極の一方と、第２のゲート電極との間の電位差を保
持する機能を有する。第２のトランジスタは、第２のゲート電極と、配線との間の導通状
態を制御する機能を有する。第１のトランジスタのドレイン電流は、発光素子に供給され
る。第１の半導体膜は、第１のゲート電極と重なる第１の半導体領域と、第１のトランジ
スタのソース電極又はドレイン電極と接する第２の半導体領域と、第１の半導体領域と第
２の半導体領域の間に設けられた第３の半導体領域と、を有する。第２の半導体膜は、第
２のトランジスタのゲート電極と重なる第４の半導体領域と、第２のトランジスタのソー
ス電極又はドレイン電極と接する第５の半導体領域と、第４の半導体領域と第５の半導体
領域の間に設けられた第６の半導体領域と、を有する。第３の半導体領域の水素濃度は、
第１及び第２の半導体領域の水素濃度よりも、高いことが好ましい。第６の半導体領域の
水素濃度は、第４及び第５の半導体領域の水素濃度よりも、高いことが好ましい。
上記態様において、第１及び第２の半導体膜は、酸化物半導体が好ましい。
本発明の一態様は、第１及び第２の配線と、第１乃至第５のトランジスタと、容量素子と
、発光素子と、を少なくとも有する発光装置である。第１のトランジスタは、第１の配線
と容量素子の第１電極との間の導通状態を制御する機能を有する。容量素子の第２電極は
、第５のトランジスタのソース電極及びドレイン電極の一方に電気的に接続される。第２
のトランジスタは、第２の配線と、第５のトランジスタのゲート電極との間の導通状態を
制御する機能を有する。第３のトランジスタは、容量素子の第１電極と、第５のトランジ
スタのゲート電極との間の導通状態を制御する機能を有する。第４のトランジスタは、第
５のトランジスタのソース電極及びドレイン電極の一方と、発光素子の陽極との間の導通
状態を制御する機能を有する。第１乃至第５のトランジスタの半導体膜は、ゲート電極と
重なる第１の半導体領域と、ソース電極又はドレイン電極と接する第２の半導体領域と、
第１の半導体領域と第２の半導体領域の間に設けられた第３の半導体領域と、を有する。
第３の半導体領域の水素濃度は、第１及び第２の半導体領域の水素濃度よりも、高いこと
が好ましい。
本発明の一態様は、第１乃至第３の配線と、第１乃至第５のトランジスタと、容量素子と
、発光素子と、を少なくとも有する発光装置である。第１のトランジスタは、第１の配線
と容量素子の第１電極との間の導通状態を制御する機能を有する。容量素子の第２電極は
、第５のトランジスタのソース電極及びドレイン電極の一方及び発光素子の陽極に電気的
に接続される。第２のトランジスタは、第２の配線と、第５のトランジスタのゲート電極
との間の導通状態を制御する機能を有する。第３のトランジスタは、容量素子の第１電極
と、第５のトランジスタのゲートとの間の導通状態を制御する機能を有する。第４のトラ
ンジスタは、第５のトランジスタのソース電極及びドレイン電極の一方と、第３の配線と
の間の導通状態を制御する機能を有する。第１乃至第５のトランジスタの半導体膜は、ゲ
ート電極と重なる第１の半導体領域と、ソース電極又はドレイン電極と接する第２の半導
体領域と、第１の半導体領域と第２の半導体領域の間に設けられた第３の半導体領域と、
を有する。第３の半導体領域の水素濃度は、第１及び第２の半導体領域の水素濃度よりも
、高いことが好ましい。
上記態様において、半導体膜は、酸化物半導体が好ましい。
上記態様において、酸化物半導体は、インジウム、亜鉛、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）を含むことが好ましい。
本発明の一態様は、上記態様に記載の発光装置と、マイクロホンと、操作キーと、を有す
る電子機器である。
本発明の一態様により、画素間の輝度のばらつきが抑えられる発光装置を提供することが
できる。また、本発明の一態様により、新規な発光装置を提供することができる。また、
本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
発光装置の構成を示す図。 画素の構成を示す図。 画素の動作を示すタイミングチャート。 画素部とサンプリング回路との接続関係を示す図。 画素の構成を示す図。 画素の動作を示すタイミングチャート。 画素の構成を示す図。 画素の動作を示すタイミングチャート。 画素の構成を示す図。 画素の動作を示すタイミングチャート。 モニター回路の回路図。 発光装置の構成を示す図。 画素部の構成を示す図。 画素の構成を示す図。 画素の動作を示すタイミングチャート。 トランジスタの上面図。 トランジスタの断面図。 トランジスタの断面図。 トランジスタの断面図および上面図。 トランジスタの断面図および上面図。 トランジスタの断面図および上面図。 トランジスタのバンド構造を示す図。 トランジスタの断面図および上面図。 トランジスタの断面図。 トランジスタの断面図および上面図。 トランジスタの断面図。 トランジスタの断面図。 トランジスタの断面図。 トランジスタの断面図。 画素の上面図。 発光装置の断面図。 発光装置の斜視図。 電子機器の図。 抵抗率の温度依存性を説明する図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ－ＯＳの成膜モデルを説明する模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態お
よび詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発
明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に
説明する実施の形態において、同一部分又は同様の機能を有する部分には同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少
なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領
域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によ
って変わるため、いずれがソース又はドレインであるかを限定することが困難である。そ
こで、ソースとして機能する部分、およびドレインとして機能する部分を、ソース又はド
レインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの
他方を第２電極と表記する場合がある。
また本明細書において、ノードとは、素子間を電気的に接続するために設けられる配線上
のいずれかの箇所のことである。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同
を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されてい
るものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的
に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在する
とき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、
異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域
では、同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。
また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つ
の回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックで行う
処理を複数の回路ブロックで行うよう設けられている場合もある。
（実施の形態１）
本実施の形態では、本発明の一態様である発光装置の回路構成について説明する。
〈発光装置の具体的な構成例１〉
本発明の一態様にかかる発光装置の、構成の一例について説明する。図１に、本発明の一
態様に係る発光装置１０の構成を、ブロック図で一例として示す。なお、ブロック図では
、構成要素を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の構
成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わ
ることもあり得る。
図１に示す発光装置１０は、画素１１を画素部２４に複数有するパネル２５と、コントロ
ーラ２６と、ＣＰＵ２７と、画像処理回路１３と、画像メモリ２８と、メモリ２９と、モ
ニター回路１２とを有する。また、図１に示す発光装置１０は、パネル２５に、駆動回路
３０及び駆動回路３１を有する。
ＣＰＵ２７は、外部から入力された命令、またはＣＰＵ２７内に設けられたメモリに記憶
されている命令をデコードし、発光装置１０が有する各種回路の動作を統括的に制御する
ことで、当該命令を実行する機能を有する。
モニター回路１２は、画素１１から出力されたドレイン電流から、上記ドレイン電流の値
をデータとして含む信号を生成する。メモリ２９は、当該信号に含まれる上記データを記
憶する機能を有する。
画像メモリ２８は、発光装置１０に入力された画像データ３２を記憶する機能を有する。
なお、図１では、画像メモリ２８を１つだけ発光装置１０に設ける場合を例示しているが
、複数の画像メモリ２８が発光装置１０に設けられていても良い。例えば、赤、青、緑な
どの色相にそれぞれ対応する３つの画像データ３２により、画素部２４にフルカラーの画
像が表示される場合、各画像データ３２に対応した画像メモリ２８を、それぞれ設けるよ
うにしても良い。
画像メモリ２８には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）等の記憶回路を用いることができる。或いは、画像メモリ２８に、ＶＲＡＭ（Ｖｉｄｅ
ｏ ＲＡＭ）を用いても良い。
画像処理回路１３は、ＣＰＵ２７からの命令に従い、画像データ３２の画像メモリ２８へ
の書き込みと、画像データ３２の画像メモリ２８からの読み出しを行い、画像データ３２
から画像信号Ｓｉｇを生成する機能を有する。また、画像処理回路１３は、ＣＰＵ２７か
らの命令に従い、メモリ２９に記憶されているデータを読み出し、当該データを用いて、
画像信号Ｓｉｇの補正を行う機能を有する。
コントローラ２６は、画像データ３２を含む画像信号Ｓｉｇが入力されると、パネル２５
の仕様に合わせて画像信号Ｓｉｇに信号処理を施した後、パネル２５に供給する機能を有
する。
駆動回路３１は、画素部２４が有する複数の画素１１を、行ごとに選択する機能を有する
。また、駆動回路３０は、コントローラ２６から与えられた画像信号Ｓｉｇを、駆動回路
３１によって選択された行の画素１１に供給する機能を有する。
なお、コントローラ２６は、駆動回路３０や駆動回路３１などの駆動に用いられる各種の
駆動信号を、パネル２５に供給する機能を有する。駆動信号には、駆動回路３０の動作を
制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路３
１の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
なお、発光装置１０は、発光装置１０が有するＣＰＵ２７に、データや命令を与える機能
を有する入力装置を、有していても良い。入力装置として、キーボード、ポインティング
デバイス、タッチパネル、センサなどを用いることができる。
なお、画素部２４、駆動回路３０及び駆動回路３１には、チャネル領域に酸化物半導体を
含む酸化物半導体トランジスタを用いてもよい。酸化物半導体トランジスタはオフ電流が
極めて小さいため、発光装置１０は、酸化物半導体トランジスタを用いることで、消費電
力を低減することが可能になる。なお、酸化物半導体トランジスタの詳細については、実
施の形態２で説明を行う。
なお、酸化物半導体トランジスタは、水素や水分などの不純物によって、トランジスタの
閾値電圧が変動しやすい、そのため、画素１１の駆動用トランジスタに酸化物半導体を用
いる場合、発光装置１０に駆動用トランジスタの閾値電圧を補正する機能を持たせること
が好ましい。上述の補正機能を有する発光装置１０の具体的な構成について、以下に例を
挙げて説明する。
〈画素の構成例１〉
図２に、画素１１の回路図の一例を示す。画素１１は、トランジスタ５５乃至トランジス
タ５７と、容量素子５８と、発光素子５４とを有する。
発光素子５４の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子５４の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子５４として用いる場合、アノードとカソードのいずれか
一方が画素電極として機能し、他方が共通電極として機能する。図２では、発光素子５４
のアノードを画素電極として用い、発光素子５４のカソードを共通電極として用いた画素
１１の構成を例示している。
トランジスタ５６は、配線ＳＬと、トランジスタ５５のゲートとの間の導通状態を制御す
る機能を有する。トランジスタ５５は、ソース及びドレインの一方が、発光素子５４のア
ノードに電気的に接続され、ソース及びドレインの他方が配線ＶＬに電気的に接続されて
いる。トランジスタ５７は、配線ＭＬと、トランジスタ５５のソース及びドレインの一方
の間の導通状態を制御する機能を有する。容量素子５８の一対の電極のうち、一方はトラ
ンジスタ５５のゲートに電気的に接続され、他方は発光素子５４のアノードに電気的に接
続されている。
また、トランジスタ５６のスイッチングは、トランジスタ５６のゲートに電気的に接続さ
れた配線ＧＬの電位に従って行われる。トランジスタ５７のスイッチングは、トランジス
タ５７のゲートに電気的に接続された配線ＧＬの電位に従って行われる。
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
５６が酸化物半導体をチャネル形成領域に含むことで、トランジスタ５６のオフ電流を極
めて小さくすることができる。そして、上記構成を有するトランジスタ５６を画素１１に
用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを
トランジスタ５６に用いる場合に比べて、トランジスタ５５のゲートに蓄積された電荷の
リークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部２４に同じ画
像データを有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言
い換えると一定期間内における画素部２４への画像信号Ｓｉｇの書き込み回数を少なくし
ても、画像の表示を維持することができる。例えば、電子供与体（ドナー）となる水分ま
たは水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化さ
れた酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をト
ランジスタ５６の半導体膜に用いることで、画像信号Ｓｉｇの書き込みの間隔を１０秒以
上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画
像信号Ｓｉｇが書き込まれる間隔を長くすればするほど、消費電力をより低減することが
できる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ５５のゲートの電位を保持するための容量素子５８を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。
なお、図２において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図２において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。
また、図２では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子５４のカソードが配線ＣＬに電気的に接続
されている場合、少なくともトランジスタ５５はｎチャネル型であることが望ましく、発
光素子５４のアノードが配線ＣＬに電気的に接続されている場合、少なくともトランジス
タ５５はｐチャネル型であることが望ましい。
また、図２では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態
様はこの構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気
的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチ
ゲート構造であっても良い。
〈画素の動作例１〉
次いで、図２に示す画素１１の動作例について説明する。
図３に、図２に示す画素１１に電気的に接続される配線ＧＬの電位と、配線ＳＬに供給さ
れる画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図３に示すタイミン
グチャートは、図２に示す画素１１に含まれるトランジスタが全てｎチャネル型である場
合を例示するものである。
まず、期間ｔ１では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジスタ
５６及びトランジスタ５７がオンとなる。そして、配線ＳＬには、画像信号Ｓｉｇの電位
Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トランジスタ５６を介してトランジス
タ５５のゲートに与えられる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５４の閾値電圧Ｖｔｈｅとトランジスタ５５の
閾値電圧Ｖｔｈを加算した電位よりも高くすることが望ましい。配線ＶＬと配線ＣＬとの
間に上記電位差が設けられることにより、電位Ｖｄａｔａに従って、トランジスタ５５の
ドレイン電流の値が定められる。そして、当該ドレイン電流が発光素子５４に供給される
ことで、発光素子５４の輝度が定められる。
また、トランジスタ５５がｎチャネル型である場合、期間ｔ１では、配線ＭＬの電位が、
配線ＣＬの電位に発光素子５４の閾値電圧Ｖｔｈｅを加算した電位よりも低く、配線ＶＬ
の電位が、配線ＭＬの電位にトランジスタ５５の閾値電圧Ｖｔｈを加算した電位よりも高
いことが望ましい。上記構成により、トランジスタ５７がオンであっても、トランジスタ
５５のドレイン電流を、発光素子５４ではなく配線ＭＬの方に優先的に流すことができる
。
次いで、期間ｔ２では、配線ＧＬにローレベルの電位が与えられる。よって、トランジス
タ５６及びトランジスタ５７がオフとなる。トランジスタ５６がオフになることで、トラ
ンジスタ５５のゲートにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位
Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子５４で
は、期間ｔ１において定められた輝度に従って発光する。
次いで、期間ｔ３では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジス
タ５６及びトランジスタ５７がオンとなる。また、配線ＳＬには、トランジスタ５５のゲ
ート電圧が閾値電圧Ｖｔｈよりも大きくなるような電位が与えられる。また、配線ＣＬに
は電位Ｖｃａｔが与えられる。そして、配線ＭＬの電位は、配線ＣＬの電位に発光素子５
４の閾値電圧Ｖｔｈｅを加算した電位よりも低くなり、配線ＶＬの電位は、配線ＭＬの電
位にトランジスタ５５の閾値電圧Ｖｔｈを加算した電位よりも高くなる。上記構成により
、トランジスタ５５のドレイン電流を、発光素子５４ではなく配線ＭＬの方に優先的に流
すことができる。
そして、トランジスタ５５のドレイン電流は、配線ＭＬを介してモニター回路に供給され
る。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を
データとして含む信号を生成する。そして、本発明の一態様にかかる発光装置では、上記
信号を用いて、画素１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正する
ことができる。
なお、図２に示す画素１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動作
を常に行う必要はない。例えば、画素１１において、期間ｔ１乃至期間ｔ２の動作を複数
回繰り返した後に、期間ｔ３の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子５４を非発光の状態にした後、次の行の画
素１１において、期間ｔ３の動作を行うようにしても良い。
〈画素部とサンプリング回路の接続関係について〉
次いで、図１に示す画素部２４と、駆動回路３０の一部に相当するサンプリング回路の接
続構成の一例を、図４に示す。
図４に示す画素部２４には、複数の画素１１と、配線ＧＬ１乃至配線ＧＬｙで示される複
数の配線ＧＬと、配線ＳＬ１乃至配線ＳＬｘで示される複数の配線ＳＬと、配線ＭＬ１乃
至配線ＭＬｘで示される複数の配線ＭＬと、配線ＶＬ１乃至配線ＶＬｘで示される複数の
配線ＶＬとが設けられている。そして、複数の画素１１は、配線ＧＬの少なくとも一つと
、配線ＳＬの少なくとも一つと、配線ＭＬの少なくとも一つと、配線ＶＬの少なくとも一
つとに、それぞれ電気的に接続されている。
なお、画素部２４に設けられる配線の種類及びその数は、画素１１の構成、数及び配置に
よって決めることができる。具体的に、図４に示す画素部２４の場合、ｘ列×ｙ行の画素
１１がマトリクス状に配置されており、配線ＧＬ１乃至配線ＧＬｙ、配線ＳＬ１乃至配線
ＳＬｘ、配線ＭＬ１乃至配線ＭＬｘ、配線ＶＬ１乃至配線ＶＬｘが、画素部２４内に配置
されている場合を例示している。
そして、配線ＭＬ１乃至配線ＭＬｘを介して画素１１から取り出されたドレイン電流は、
配線ＴＥＲを介してモニター回路（図示せず）に供給される。
回路２１は、配線ＰＲＥに入力される電位に従って、配線ＭＬに所定の電位を供給する機
能を有する。例えば、図２に示す画素１１を図３に示すタイミングチャートに従って動作
させる際に、期間ｔ１において、回路２１から配線ＭＬに、配線ＣＬの電位に発光素子５
４の閾値電圧Ｖｔｈｅを加算した電位よりも低い電位を供給させるようにしても良い。
図４では、回路２１がトランジスタ２２を有する場合を例示している。トランジスタ２２
のゲートには、配線ＰＲＥに入力される電位が供給される。そして、トランジスタ２２は
、配線３３と、配線ＭＬとの間の導通状態を、ゲートに入力される配線ＰＲＥの電位に従
って、制御する機能を有する。
また、図４では、配線ＭＳＥＬの電位に従って配線ＭＬと配線ＴＥＲの間の導通状態を制
御する機能を有する、トランジスタ３４が設けられている。
〈画素の構成例２〉
図５に示す画素１１は、トランジスタ７０乃至トランジスタ７５と、容量素子７６、容量
素子７７、及び発光素子７８とを有する。トランジスタ７０は、通常のゲート（第１のゲ
ート）に加えて、半導体膜を間に介して上記第１のゲートと重畳する第２のゲートを有す
る。
具体的に、トランジスタ７２は、ゲートが配線ＧＬａに、ソース及びドレインの一方が配
線ＳＬに、ソース及びドレインの他方がトランジスタ７０の第１のゲートに、それぞれ電
気的に接続されている。トランジスタ７１は、ゲートが配線ＧＬｂに、ソース及びドレイ
ンの一方がトランジスタ７５のソース及びドレインの一方に、ソース及びドレインの他方
がトランジスタ７０の第１のゲートに、それぞれ電気的に接続されている。トランジスタ
７０は、ソース及びドレインの一方がトランジスタ７５のソース及びドレインの一方に、
ソース及びドレインの他方が配線ＶＬに、それぞれ電気的に接続されている。トランジス
タ７３は、ゲートが配線ＧＬｂに、ソース及びドレインの一方が配線ＢＬに、ソース及び
ドレインの他方がトランジスタ７０の第２のゲートに、それぞれ電気的に接続されている
。トランジスタ７４は、ゲートが配線ＧＬｄに、ソース及びドレインの一方が配線ＭＬに
、ソース及びドレインの他方がトランジスタ７５のソース及びドレインの一方に、それぞ
れ電気的に接続されている。トランジスタ７５は、ゲートが配線ＧＬｃに、ソース及びド
レインの他方が発光素子７８の画素電極に、それぞれ電気的に接続されている。
また、容量素子７６が有する一対の電極は、一方がトランジスタ７０の第２のゲートに電
気的に接続されており、他方がトランジスタ７５のソース及びドレインの一方に電気的に
接続されている。容量素子７７が有する一対の電極は、一方がトランジスタ７０の第１の
ゲートに電気的に接続されており、他方がトランジスタ７５のソース及びドレインの一方
に電気的に接続されている。発光素子７８の共通電極は、配線ＣＬに電気的に接続されて
いる。
〈画素の動作例２〉
次いで、図５に示す画素１１を例に挙げて、本発明の一態様にかかる発光装置の画素の動
作について説明する。
図６（Ａ）に、配線ＧＬａ乃至配線ＧＬｄに入力される電位のタイミングチャートと、配
線ＳＬに入力される画像信号Ｓｉｇの電位のタイミングチャートとを示す。なお、図６（
Ａ）に示すタイミングチャートは、図５に示す画素１１に含まれるトランジスタが全てｎ
チャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレベ
ルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレベ
ルの電位が与えられる。よって、トランジスタ７１、トランジスタ７３、及びトランジス
タ７４がオンとなり、トランジスタ７２、及びトランジスタ７５はオフとなる。
また、配線ＶＬには電位Ｖａｎｏが、配線ＢＬには電位Ｖ０が、配線ＭＬには電位Ｖ１が
、発光素子７８の共通電極に電気的に接続された配線ＣＬには電位Ｖｃａｔが、それぞれ
与えられている。よって、トランジスタ７０の第１のゲート（以下、ノードＡと呼ぶ）に
は電位Ｖ１が与えられ、トランジスタ７０の第２のゲート（以下、ノードＢと呼ぶ）には
電位Ｖ０が与えられ、トランジスタ７０のソース及びドレインの一方（以下、ノードＣと
呼ぶ）には電位Ｖ１が与えられる。
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子７８の閾値電圧Ｖｔｈｅと、トランジスタ７０
の閾値電圧Ｖｔｈとを加算した電位よりも、高くすることが望ましい。そして、電位Ｖ０
は、トランジスタ７０の閾値電圧Ｖｔｈをマイナス方向にシフトさせる程度に、ノードＣ
に対して十分高い電位であることが望ましい。具体的には、電圧Ｖｂｇ（ノードＢとノー
ドＣの電位差に相当する電圧）が０Ｖであるときのトランジスタ７０の閾値電圧Ｖｔｈを
Ｖｔｈ０とし、期間ｔ１におけるトランジスタ７０の閾値電圧ＶｔｈをＶｔｈ１とすると
、Ｖｔｈ１＜Ｖｔｈ０が成り立つことが好ましい。上記構成により、トランジスタ７０は
ノーマリオンとなるため、ノードＡとノードＣの電位差、すなわち、トランジスタ７０の
ゲート電圧が０Ｖであっても、トランジスタ７０をオンにすることができる。
なお、トランジスタ７０がｐチャネル型である場合、電位Ｖ０は、トランジスタ７０の閾
値電圧Ｖｔｈをプラス方向にシフトさせる程度に、ノードＣに対して十分低い電位である
ことが望ましい。上記構成により、トランジスタ７０はノーマリオンとなるため、ノード
ＡとノードＣの電位差、すなわち、トランジスタ７０のゲート電圧が０Ｖであっても、ト
ランジスタ７０をオンにすることができる。
次いで、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よってトランジスタ７１及びトランジスタ７３がオンとなり、
トランジスタ７２、トランジスタ７４、及びトランジスタ７５はオフとなる。
また、配線ＶＬには電位Ｖａｎｏが、配線ＢＬには電位Ｖ０が、それぞれ与えられている
。よって、ノードＢに電位Ｖ０が与えられた状態が維持されており、期間ｔ２の開始時に
はトランジスタ７０の閾値電圧ＶｔｈはＶｔｈ１とマイナス方向にシフトしたままなので
、トランジスタ７０はオンである。そして、期間ｔ２では、配線ＶＬと配線ＭＬの間の電
流の経路は、トランジスタ７４により遮断されるので、トランジスタ７０のドレイン電流
によりノードＡ及びノードＣの電位は上昇を始める。ノードＣの電位が上昇すると、ノー
ドＢとノードＣの電位差に相当する電圧Ｖｂｇが低くなり、トランジスタ７０の閾値電圧
Ｖｔｈはプラス方向にシフトしていく。そして、最終的に、トランジスタ７０の閾値電圧
Ｖｔｈが０Ｖに限りなく近づくと、トランジスタ７０はオフする。トランジスタ７０の閾
値電圧Ｖｔｈが０Ｖであるときの、ノードＢとノードＣの電位差はＶ０－Ｖ２とする。
すなわち、トランジスタ７０は、ノードＢとノードＣの電位差がＶ０－Ｖ２であるときに
、ゲート電圧０Ｖに対してドレイン電流が０Ａに収束するように、その閾値電圧Ｖｔｈが
０Ｖに補正されることとなる。ノードＢとノードＣの電位差Ｖ０－Ｖ２は、容量素子７６
に印加される。
次いで、期間ｔ３では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレ
ベルの電位が与えられる。よって、トランジスタ７２及びトランジスタ７４がオンとなり
、トランジスタ７１、トランジスタ７３、及びトランジスタ７５はオフとなる。
また、配線ＶＬには電位Ｖａｎｏが、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが
、配線ＭＬには電位Ｖ１がそれぞれ与えられている。そして、ノードＢはフローティング
の状態にあるので、ノードＣが電位Ｖ２から電位Ｖ１に変化することで、容量素子７６に
よりノードＢは電位Ｖ０から電位Ｖ０＋Ｖ１－Ｖ２に変化する。そして、容量素子７６に
は電位差Ｖ０－Ｖ２が保持されているため、トランジスタ７０の閾値電圧Ｖｔｈは０Ｖに
維持されている。また、ノードＡに電位Ｖｄａｔａが与えられ、トランジスタ７０のゲー
ト電圧はＶｄａｔａ－Ｖ１となる。
次いで、期間ｔ４では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、トランジスタ７５がオンとなり、トランジスタ７１乃
至トランジスタ７４はオフとなる。
また、配線ＶＬには電位Ｖａｎｏが、発光素子７８の共通電極に電気的に接続された配線
ＣＬには電位Ｖｃａｔが、それぞれ与えられている。期間ｔ４では、トランジスタ７５が
オンになることで、ノードＣの電位が変動し、電位Ｖ３になると、ノードＡの電位は電位
Ｖｄａｔａ＋Ｖ３－Ｖ１、ノードＢの電位は電位Ｖ０－Ｖ２＋Ｖ３となる。ノードＡ、ノ
ードＢ、及びノードＣの電位が変化しても、容量素子７６には電位差Ｖ０－Ｖ２が保持さ
れており、容量素子７７には電位差Ｖｄａｔａ－Ｖ１が保持されている。そして、配線Ｖ
Ｌと配線ＣＬの間には、トランジスタ７０のゲート電圧に対応する値のドレイン電流が流
れる。発光素子７８の輝度は、上記ドレイン電流の値に従って定まる。
なお、図５に示した画素１１を有する発光装置では、トランジスタ７０のソース及びドレ
インの他方と、トランジスタ７０の第２のゲートとが電気的に分離しているので、それぞ
れの電位を個別に制御することができる。そのため、トランジスタ７０がノーマリオンで
ある場合に、すなわちトランジスタ７０の元の閾値電圧Ｖｔｈ０がマイナスの値を有して
いる場合に、期間ｔ２においてトランジスタ７０のソース及びドレインの一方の電位が第
２のゲートの電位Ｖ０よりも高くなるまで、容量素子７６に電荷を蓄積することができる
。よって、本発明の一態様に係る発光装置では、トランジスタ７０がノーマリオンであっ
ても、期間ｔ２において、ゲート電圧０Ｖに対してドレイン電流が０Ａに収束するように
、その閾値電圧Ｖｔｈを０Ｖに補正することができる。
したがって、トランジスタ７０のソース及びドレインの他方と、トランジスタ７０の第２
のゲートとが電気的に分離している、図５に示す画素１１を有する発光装置では、例えば
トランジスタ７０の半導体膜に酸化物半導体を用いた場合などに、トランジスタ７０がノ
ーマリオンとなっても、表示ムラを低減でき、高い画質の表示を行うことができる。
以上が、画素１１内における閾値電圧の補正（以下、内部補正と呼ぶ）を含んだ、画素１
１の動作例に相当する。次いで、内部補正に加えて、閾値電圧のばらつきに起因する画素
１１間の輝度のばらつきを、画像信号の補正（以下、外部補正と呼ぶ）により抑える場合
の、画素１１の動作について説明する。
図５に示す画素１１を例に挙げて、内部補正に加えて外部補正を行う場合の、配線ＧＬａ
乃至配線ＧＬｄに入力される電位のタイミングチャートと、配線ＳＬに入力される画像信
号Ｓｉｇの電位のタイミングチャートとを、図６（Ｂ）に示す。なお、図６（Ｂ）に示す
タイミングチャートは、図５に示す画素１１に含まれるトランジスタが全てｎチャネル型
である場合を例示するものである。
まず、期間ｔ１乃至期間ｔ４までは、図６（Ａ）に示すタイミングチャートと同様に、上
述した説明に従って画素１１は動作する。
次いで、期間ｔ５では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレ
ベルの電位が与えられる。よって、トランジスタ７４がオンとなり、トランジスタ７１、
トランジスタ７２、トランジスタ７３、及びトランジスタ７５はオフとなる。
また、配線ＶＬには電位Ｖａｎｏが、配線ＭＬには電位Ｖ１がそれぞれ与えられている。
さらに、配線ＭＬは、モニター回路に電気的に接続される。
上記動作により、トランジスタ７０のドレイン電流は、トランジスタ７４及び配線ＭＬを
介して、モニター回路に供給される。モニター回路は、配線ＭＬに流れたドレイン電流を
用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態
様にかかる発光装置では、上記信号を用いて、画素１１に供給される画像信号Ｓｉｇの電
位Ｖｄａｔａの値を、補正することができる。
なお、期間ｔ５において行われる外部補正の動作は、期間ｔ４の動作の後において常に行
う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ４の動作を複数回繰り返
した後に、期間ｔ５の動作を行うようにしても良い。また、一行の画素１１において期間
ｔ５の動作を行った後、最小の階調値０に対応する画像信号Ｓｉｇを、当該動作を行った
一行の画素１１に書き込むことで、発光素子７８を非発光の状態にした後、次の行の画素
１１において、期間ｔ５の動作を行うようにしても良い。
なお、内部補正を行わずに外部補正を行う場合でも、画素１１間に存在するトランジスタ
７０の閾値電圧のばらつきのみならず、移動度など、閾値電圧以外のトランジスタ７０の
電気的特性のばらつきをも補正することができる。ただし、外部補正に加えて内部補正も
行う場合、閾値電圧のマイナスシフト或いはプラスシフトの補正は、内部補正によって行
われる。よって、外部補正では、移動度などの、トランジスタ７０における閾値電圧以外
の電気的特性のばらつきを補正すればよい。したがって、外部補正に加えて内部補正も行
う場合、外部補正だけを行う場合にくらべて、補正後における画像信号の電位の振幅を、
小さく抑えることができる。よって、画像信号の電位の振幅が大きすぎるために、階調値
間における画像信号の電位差が大きくなり、画像内の輝度の変化をなめらかなグラデーシ
ョンで表現することが難しくなる、という事態が生じるのを防ぐことができ、画質が低下
するのを防ぐことができる。
〈画素の構成例３〉
次いで、画素１１の他の具体的な構成例について説明する。
図７に、画素１１の回路図の一例を示す。画素１１は、トランジスタ８０乃至トランジス
タ８５と、発光素子８６と、容量素子８７とを有する。
発光素子８６の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子８６の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子８６として用いる場合、アノードとカソードのいずれか
一方が画素電極として機能し、他方が共通電極として機能する。図７では、発光素子８６
のアノードを画素電極として用い、発光素子８６のカソードを共通電極として用いた画素
１１の構成を例示している。
トランジスタ８５は、配線８８と、トランジスタ８０のゲートとの間の導通状態を制御す
る機能を有する。トランジスタ８３は、容量素子８７の一対の電極のうちの一方と、トラ
ンジスタ８０のゲートとの間の導通状態を制御する機能を有する。トランジスタ８２は、
配線ＳＬと、容量素子８７の一対の電極のうちの一方との間の導通状態を制御する機能を
有する。容量素子８７の一対の電極のうちの他方は、トランジスタ８０のソース及びドレ
インの一方に電気的に接続される。トランジスタ８４は、トランジスタ８０のソース及び
ドレインの一方と、発光素子８６の画素電極との間の導通状態を制御する機能を有する。
トランジスタ８１は、トランジスタ８０のソース及びドレインの一方と、配線ＭＬとの間
の導通状態を制御する機能を有する。トランジスタ８０のソース及びドレインの他方は配
線ＶＬに電気的に接続されている。
また、トランジスタ８２及びトランジスタ８５のスイッチングは、トランジスタ８２及び
トランジスタ８５のゲートに電気的に接続された配線ＧＬＡの電位に従って制御される。
トランジスタ８３及びトランジスタ８４のスイッチングは、トランジスタ８３及びトラン
ジスタ８４のゲートに電気的に接続された配線ＧＬＢの電位に従って制御される。トラン
ジスタ８１のスイッチングは、トランジスタ８１のゲートに電気的に接続された配線ＧＬ
Ｃの電位に従って制御される。
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
８２、トランジスタ８３及びトランジスタ８５が酸化物半導体をチャネル形成領域に含む
ことで、トランジスタ８２、トランジスタ８３及びトランジスタ８５のオフ電流を極めて
小さくすることができる。そして、上記構成を有するトランジスタ８２、トランジスタ８
３及びトランジスタ８５を画素１１に用いることで、通常のシリコンやゲルマニウムなど
の半導体で形成されたトランジスタをトランジスタ８２、トランジスタ８３及びトランジ
スタ８５に用いる場合に比べて、トランジスタ８０のゲートに蓄積された電荷のリークを
防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像デ
ータを有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換
えると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画
像の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ
８２、トランジスタ８３及びトランジスタ８５の半導体膜に用いることで、画像信号Ｓｉ
ｇの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上に
することができる。そして、画像信号Ｓｉｇが書き込まれる間隔を長くすればするほど、
消費電力をより低減することができる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ８０のゲートの電位を保持するための容量素子８７を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。
なお、図７において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図７において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。
また、図７では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子８６のカソードが配線ＣＬに電気的に接続
されている場合、少なくともトランジスタ８０はｎチャネル型であることが望ましく、発
光素子８６のアノードが配線ＣＬに電気的に接続されている場合、少なくともトランジス
タ８０はｐチャネル型であることが望ましい。
また、図７では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態
様はこの構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気
的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチ
ゲート構造であっても良い。
〈画素の動作例３〉
次いで、図７に示した画素１１の動作の一例について説明する。図８（Ａ）に、図７に示
す画素１１に電気的に接続される配線ＧＬＡ、配線ＧＬＢ、配線ＧＬＣの電位と、配線Ｓ
Ｌに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図８（Ａ
）に示すタイミングチャートは、図７に示す画素１１に含まれるトランジスタが全てｎチ
ャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬＡにローレベルの電位が与えられ、配線ＧＬＢにハイレベ
ルの電位が与えられ、配線ＧＬＣにハイレベルの電位が与えられる。よって、トランジス
タ８１、トランジスタ８３、及びトランジスタ８４がオンとなり、トランジスタ８２、及
びトランジスタ８５はオフとなる。トランジスタ８１およびトランジスタ８４がオンにな
ることで、トランジスタ８０のソース及びドレインの一方および容量素子８７の一対の電
極のうちの他方（以下、ノードＡと呼ぶ）に、配線ＭＬの電位Ｖ０が与えられる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、電位Ｖ０に発光素子８６の閾値電圧Ｖｔｈｅを加算した電位よりも高く
することが望ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子８６の閾値電圧Ｖｔｈ
ｅを加算した電位よりも、低いことが望ましい。電位Ｖ０を上記値に設定することで、期
間ｔ１において発光素子８６に電流が流れるのを防ぐことができる。
次いで、配線ＧＬＢにローレベルの電位が与えられることで、トランジスタ８３及びトラ
ンジスタ８４がオフになり、ノードＡは電位Ｖ０に保持される。
次いで、期間ｔ２では、配線ＧＬＡにハイレベルの電位が与えられ、配線ＧＬＢにローレ
ベルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられる。よって、トランジ
スタ８２およびトランジスタ８５がオンとなり、トランジスタ８１、トランジスタ８４及
びトランジスタ８３がオフとなる。
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬＡに与える電位をローレベルからハ
イレベルに切り替えた後に、配線ＧＬＣに与える電位をハイレベルからローレベルに切り
替えることが望ましい。このような動作を行うことによって、配線ＧＬＡに与えられる電
位の切り替えによる、ノードＡの電位の変動を防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
そして、配線ＳＬには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線８８には電位Ｖ
１が与えられる。電位Ｖ１は、電位Ｖｃａｔにトランジスタ８０の閾値電圧Ｖｔｈを加算
した電位よりも高く、電位Ｖａｎｏにトランジスタ８０の閾値電圧Ｖｔｈを加算した電位
より低いことが望ましい。
なお、図７に示す画素構成では、電位Ｖ１を、発光素子８６の閾値電圧Ｖｔｈｅを電位Ｖ
ｃａｔに加算した値より高くしても、トランジスタ８４がオフである限り、発光素子８６
は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、
Ｖ１－Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ１－Ｖ０の
値の設定の自由度が上がるため、トランジスタ８０の閾値電圧の取得に要する時間を短縮
した場合、または閾値電圧の取得期間に制限がある場合においても、正確にトランジスタ
８０の閾値電圧の取得を行うことができる。
上記動作により、トランジスタ８０のゲート（以下、ノードＢと呼ぶ）に、ノードＡの電
位に閾値電圧を加算した電位よりも、高い電位Ｖ１が入力され、トランジスタ８０がオン
となる。よって、トランジスタ８０を介して容量素子８７の電荷が放出され、電位Ｖ０だ
ったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１－Ｖｔｈ
に収束し、トランジスタ８０のゲート電圧が閾値電圧Ｖｔｈに収束すると、トランジスタ
８０がオフになる。
また、容量素子８７の一対の電極のうちの一方（ノードＣとして図示する）には、配線Ｓ
Ｌに与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、トランジスタ８２を介して与えられ
る。
次いで、期間ｔ３では、配線ＧＬＡにローレベルの電位が与えられ、配線ＧＬＢにハイレ
ベルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられる。よって、トランジ
スタ８３及びトランジスタ８４がオンとなり、トランジスタ８１、トランジスタ８５及び
トランジスタ８２がオフとなる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬＡに与える電位がハイレベルからロ
ーレベルに切り替えられてから、配線ＧＬＢに与える電位をローレベルからハイレベルに
切り替えることが望ましい。上記構成により、配線ＧＬＡに与える電位の切り替えによる
ノードＡにおける電位の変動を防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ８０のゲー
ト電圧がＶｄａｔａ－Ｖ１＋Ｖｔｈとなる。よって、トランジスタ８０のゲート電圧を、
閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ
８０の閾値電圧Ｖｔｈのばらつきを抑制することができる。よって、発光素子８６に供給
する電流値のばらつきを抑えることができ、発光装置の輝度ムラを低減することができる
。
なお、配線ＧＬＢに与える電位の変動を大きくしておくことで、トランジスタ８４の閾値
電圧のばらつきが発光素子８６に供給する電流値に影響を及ぼすことを防ぐことができる
。つまり、配線ＧＬＢに与えるハイレベルの電位をトランジスタ８４の閾値電圧よりも十
分大きく、また、配線ＧＬＢに与えるローレベルの電位をトランジスタ８４の閾値電圧よ
りも十分小さくしてやることで、トランジスタ８４のオンとオフの切り替えを確実に行い
、トランジスタ８４の閾値電圧のばらつきが発光素子８６の電流値に影響を及ぼすことを
防ぐことができる。
以上が、内部補正を含んだ、画素１１の動作例に相当する。次いで、内部補正に加えて、
閾値電圧のばらつきに起因する画素１１間の輝度のばらつきを、外部補正により抑える場
合の、画素１１の動作について説明する。
図７に示す画素１１を例に挙げて、内部補正に加えて外部補正を行う場合の、配線ＧＬＡ
乃至配線ＧＬＣに入力される電位のタイミングチャートと、配線ＳＬに入力される画像信
号Ｓｉｇの電位Ｖｄａｔａのタイミングチャートとを、図８（Ｂ）に示す。なお、図８（
Ｂ）に示すタイミングチャートは、図７に示す画素１１に含まれるトランジスタが全てｎ
チャネル型である場合を例示するものである。
まず、期間ｔ１乃至期間ｔ３までは、図８（Ａ）に示すタイミングチャートと同様に、上
述した説明に従って画素１１は動作する。
次いで、期間ｔ４では、配線ＧＬＡにローレベルの電位が与えられ、配線ＧＬＢにローレ
ベルの電位が与えられ、配線ＧＬＣにハイレベルの電位が与えられる。よって、トランジ
スタ８１がオンとなり、トランジスタ８２乃至トランジスタ８５がオフとなる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＭＬは、モニター回路に電気的に接続
される。
上記動作により、トランジスタ８０のドレイン電流Ｉｄが、発光素子８６ではなく、トラ
ンジスタ８１を介して配線ＭＬに流れる。モニター回路は、配線ＭＬに流れたドレイン電
流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。そして、
本発明の一態様にかかる発光装置では、上記信号を用いて、画素１１に供給される画像信
号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図７に示す画素１１を有する発光装置では、期間ｔ３の動作の後に期間ｔ４の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ３の動作を複数
回繰り返した後に、期間ｔ４の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子８６を非発光の状態にした後、次の行の画
素１１において、期間ｔ４の動作を行うようにしても良い。
図７に示した画素１１を有する発光装置では、トランジスタ８０のソース及びドレインの
他方と、トランジスタ８０のゲートとが電気的に分離しているので、それぞれの電位を個
別に制御することができる。よって、期間ｔ２において、トランジスタ８０のソース及び
ドレインの他方の電位を、トランジスタ８０のゲートの電位に閾値電圧Ｖｔｈを加算した
電位よりも高い値に設定することができる。そのため、トランジスタ８０がノーマリオン
である場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、トランジス
タ８０において、ソースの電位がゲートの電位Ｖ１よりも高くなるまで、容量素子８７に
電荷を蓄積することができる。よって、本発明の一態様に係る発光装置では、トランジス
タ８０がノーマリオンであっても、期間ｔ２において閾値電圧を取得することができ、期
間ｔ３において、閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ８０のゲート電
圧を設定することができる。
したがって、図７に示す画素１１では、例えばトランジスタ８０の半導体膜に酸化物半導
体を用いた場合などに、トランジスタ８０がノーマリオンとなっても、表示ムラを低減で
き、高い画質の表示を行うことができる。
なお、内部補正を行わずに、外部補正を行う場合でも、画素１１間に存在するトランジス
タ８０の閾値電圧のばらつきのみならず、移動度など、閾値電圧以外のトランジスタ８０
の電気的特性のばらつきをも、補正することができる。ただし、外部補正に加えて内部補
正も行う場合、閾値電圧のマイナスシフト或いはプラスシフトの補正は、内部補正によっ
て行われる。よって、外部補正では、移動度などの、トランジスタ８０における閾値電圧
以外の電気的特性のばらつきを補正すればよい。したがって、外部補正に加えて内部補正
も行う場合、外部補正だけを行う場合にくらべて、補正後における画像信号の電位の振幅
を、小さく抑えることができる。よって、画像信号の電位の振幅が大きすぎるために、階
調値間における画像信号の電位差が大きくなり、画像内の輝度の変化をなめらかなグラデ
ーションで表現することが難しくなる、という事態が生じるのを防ぐことができ、画質が
低下するのを防ぐことができる。
〈画素の構成例４〉
次いで、画素１１の、図７とは異なる具体的な構成例について説明する。
図９に、画素１１の回路図の一例を示す。画素１１は、トランジスタ４０乃至トランジス
タ４５と、発光素子４６と、容量素子４７と、容量素子４８と、を有する。
発光素子４６の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子４６の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子４６として用いる場合、アノードとカソードのいずれか
一方が画素電極として機能し、他方が共通電極として機能する。図９では、発光素子４６
のアノードを画素電極として用い、発光素子４６のカソードを共通電極として用いた画素
１１の構成を例示している。
トランジスタ４２は、配線ＳＬと、容量素子４７の一対の電極のうちの一方との間の導通
状態を制御する機能を有する。容量素子４７の一対の電極のうちの他方は、トランジスタ
４０のゲートに電気的に接続されている。トランジスタ４５は、配線４９と、トランジス
タ４０のゲートとの間の導通状態を制御する機能を有する。トランジスタ４３は、容量素
子４７の一対の電極のうちの一方と、トランジスタ４０のソース及びドレインの一方との
間の導通状態を制御する機能を有する。トランジスタ４４は、トランジスタ４０のソース
及びドレインの一方と、発光素子４６のアノードとの間の導通状態を制御する機能を有す
る。トランジスタ４１は、トランジスタ４０のソース及びドレインの一方と、配線ＭＬと
の間の導通状態を制御する機能を有する。さらに、図９では、トランジスタ４０のソース
及びドレインの他方は配線ＶＬに電気的に接続されている。容量素子４８が有する一対の
電極は、一方が、容量素子４７の一対の電極のうちの一方に電気的に接続され、他方が、
トランジスタ４０のソース及びドレインの一方に電気的に接続されている。
また、トランジスタ４２のスイッチングは、トランジスタ４２のゲートに電気的に接続さ
れた配線ＧＬＣの電位に従って制御される。トランジスタ４３及びトランジスタ４５のス
イッチングは、トランジスタ４３及びトランジスタ４５のゲートに電気的に接続された配
線ＧＬＢの電位に従って制御される。トランジスタ４４のスイッチングは、トランジスタ
４４のゲートに電気的に接続された配線ＧＬＤの電位に従って制御される。トランジスタ
４１のスイッチングは、トランジスタ４１のゲートに電気的に接続された配線ＧＬＡの電
位に従って制御される。
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
４５が酸化物半導体をチャネル形成領域に含むことで、トランジスタ４５のオフ電流を極
めて小さくすることができる。そして、上記構成を有するトランジスタ４５を画素１１に
用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを
トランジスタ４５に用いる場合に比べて、トランジスタ４０のゲートに蓄積された電荷の
リークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像デ
ータを有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換
えると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画
像の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ
４２の半導体膜に用いることで、画像信号Ｓｉｇの書き込みの間隔を１０秒以上、好まし
くは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号Ｓｉ
ｇが書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ４０のゲートの電位を保持するための容量素子４７を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。
なお、図９において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図９において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。
また、図９では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子４６のカソードが配線ＣＬに電気的に接続
されている場合、少なくともトランジスタ４０はｎチャネル型であることが望ましく、発
光素子４６のアノードが配線ＣＬに電気的に接続されている場合、少なくともトランジス
タ４０はｐチャネル型であることが望ましい。
また、図９では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態
様はこの構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気
的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチ
ゲート構造であっても良い。
〈画素の動作例４〉
図１０に、図９に示す画素１１に電気的に接続される配線ＧＬＡ乃至配線ＧＬＤの電位と
、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、
図１０に示すタイミングチャートは、図９に示す画素１１に含まれるトランジスタが全て
ｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬＡにハイレベルの電位が与えられ、配線ＧＬＢにハイレベ
ルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられ、配線ＧＬＤにローレベ
ルの電位が与えられる。よって、トランジスタ４３、トランジスタ４５、トランジスタ４
１がオンとなり、トランジスタ４２、トランジスタ４４はオフとなる。上記動作により、
トランジスタ４０のゲートには、配線４９の電位Ｖｉ２が与えられ、トランジスタ４０の
ソース及びドレインの一方には、配線ＭＬの電位Ｖｉ１が与えられる。
なお、電位Ｖｉ１は、電位Ｖｃａｔに発光素子４６の閾値電圧Ｖｔｈｅを加算した電位よ
りも低いことが望ましい。また、電位Ｖｉ２は、トランジスタ４０の閾値電圧Ｖｔｈを電
位Ｖｉ１に加算した電位よりも、高いことが望ましい。よって、トランジスタ４０のゲー
ト電圧はＶｉ２－Ｖｉ１となり、トランジスタ４０はオンになる。
また、配線ＶＬには電位Ｖｉ１が与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
次いで、期間ｔ２では、配線ＧＬＡにローレベルの電位が与えられ、配線ＧＬＢにハイレ
ベルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられ、配線ＧＬＤにローレ
ベルの電位が与えられる。よって、トランジスタ４３、トランジスタ４５、がオンとなり
、トランジスタ４２、トランジスタ４４、トランジスタ４１はオフとなる。上記動作によ
り、トランジスタ４０のゲートに、電位Ｖｉ２が保持される。また、配線ＶＬには電位Ｖ
ｉ２が与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
上記動作により、オンであるトランジスタ４０を介して容量素子４７の電荷が放出され、
電位Ｖｉ１だった、トランジスタ４０のソース及びドレインの一方の電位が上昇を始める
。そして、最終的には、トランジスタ４０のソース及びドレインの一方の電位がＶｉ２－
Ｖｔｈに収束し、トランジスタ４０のゲート電圧が閾値電圧Ｖｔｈに収束すると、トラン
ジスタ４０がオフになる。
なお、図９に示す画素構成では、電位Ｖｉ２を、電位Ｖｃａｔに発光素子４６の閾値電圧
Ｖｔｈｅを加算した値より高くしても、トランジスタ４４がオフである限り、発光素子４
６は発光しない。そのため、電位Ｖｉ１として設定できる値の幅を広げることが可能とな
り、Ｖｉ２－Ｖｉ１として取りうる値の幅も広げることが可能となる。したがって、Ｖｉ
２－Ｖｉ１の値の設定の自由度が上がるため、トランジスタ４０の閾値電圧の取得に要す
る時間を短縮した場合、または閾値電圧の取得期間に制限がある場合においても、正確に
トランジスタ４０の閾値電圧の取得を行うことができる。
次いで、期間ｔ３では、配線ＧＬＡにハイレベルの電位が与えられ、配線ＧＬＢにローレ
ベルの電位が与えられ、配線ＧＬＣにハイレベルの電位が与えられ、配線ＧＬＤにローレ
ベルの電位が与えられる。よって、トランジスタ４２、トランジスタ４１がオンとなり、
トランジスタ４３、トランジスタ４４、トランジスタ４５はオフとなる。そして、配線Ｓ
Ｌには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、上記電位Ｖｄａｔａは、トランジス
タ４２を介して、容量素子４７の一対の電極のうちの一方に与えられる。
トランジスタ４５がオフであるため、トランジスタ４０のゲートはフローティングの状態
にある。また、容量素子４７には閾値電圧Ｖｔｈが保持されているため、容量素子４７の
一対の電極のうちの一方に電位Ｖｄａｔａが与えられると、電荷保存の法則に従い、容量
素子４７の一対の電極のうちの他方に電気的に接続された、トランジスタ４０のゲートの
電位は、Ｖｄａｔａ＋Ｖｔｈとなる。また、配線ＭＬの電位Ｖｉ１が、トランジスタ４１
を介してトランジスタ４０のソース及びドレインの一方に与えられる。よって、容量素子
４８には電圧Ｖｄａｔａ－Ｖｉ１が印加され、トランジスタ４０のゲート電圧は、Ｖｔｈ
＋Ｖｄａｔａ－Ｖｉ１となる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬＢに与える電位がハイレベルからロ
ーレベルに切り替えられてから、配線ＧＬＣに与える電位をローレベルからハイレベルに
切り替えることが望ましい。上記構成により、配線ＧＬＣに与える電位の切り替えによっ
て、トランジスタ４０のゲートにおける電位の変動を防ぐことができる。
次いで、期間ｔ４では、配線ＧＬＡにローレベルの電位が与えられ、配線ＧＬＢにローレ
ベルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられ、配線ＧＬＤにハイレ
ベルの電位が与えられる。よって、トランジスタ４４がオンとなり、トランジスタ４２、
トランジスタ４３、トランジスタ４５及びトランジスタ４１がオフとなる。
また、配線ＶＬには電位Ｖｉ２が与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
上記動作により、容量素子４７に閾値電圧Ｖｔｈが保持され、容量素子４８に電圧Ｖｄａ
ｔａ－Ｖｉ１が保持され、発光素子４６のアノードは電位Ｖｅｌとなり、トランジスタ４
０のゲートの電位は電位Ｖｄａｔａ＋Ｖｔｈ＋Ｖｅｌ－Ｖｉ１となり、トランジスタ４０
のゲート電圧はＶｄａｔａ＋Ｖｔｈ－Ｖｉ１となる。
なお、電位Ｖｅｌは、トランジスタ４０を介して、発光素子４６に電流を流す際に設定さ
れる電位である。具体的には、電位Ｖｉ２と電位Ｖｃａｔの間の電位に設定されることと
なる。
よって、トランジスタ４０のゲート電圧を、閾値電圧Ｖｔｈが加味された値に設定するこ
とができる。上記構成により、トランジスタ４０の閾値電圧Ｖｔｈのばらつきを抑制する
ことができるので、発光素子４６に供給する電流値のばらつきを抑え、発光装置の輝度ム
ラを低減することができる。
なお、配線ＧＬＤに与える電位の変動を大きくしておくことで、トランジスタ４４の閾値
電圧のばらつきが発光素子４６に供給する電流値に影響を及ぼすことを防ぐことができる
。つまり、配線ＧＬＤに与えるハイレベルの電位をトランジスタ４４の閾値電圧よりも十
分大きく、また、配線ＧＬＤに与えるローレベルの電位をトランジスタ４４の閾値電圧よ
りも十分小さくしてやることで、トランジスタ４４のオンとオフの切り替えを確実に行い
、トランジスタ４４の閾値電圧のばらつきが発光素子４６の電流値に影響を及ぼすことを
防ぐことができる。
以上が、内部補正を含んだ、画素１１の動作例に相当する。次いで、内部補正に加えて、
閾値電圧のばらつきに起因する画素１１間の輝度のばらつきを、外部補正により抑える場
合の、画素１１の動作について説明する。
図９に示す画素１１を例に挙げて、内部補正に加えて外部補正を行う場合の、配線ＧＬＡ
乃至配線ＧＬＤに入力される電位のタイミングチャートと、配線ＳＬに入力される画像信
号Ｓｉｇの電位Ｖｄａｔａのタイミングチャートとを、図１０（Ｂ）に示す。なお、図１
０（Ｂ）に示すタイミングチャートは、図９に示す画素１１に含まれるトランジスタが全
てｎチャネル型である場合を例示するものである。
まず、期間ｔ１乃至期間ｔ４までは、図１０（Ａ）に示すタイミングチャートと同様に、
上述した説明に従って画素１１は動作する。
次いで、期間ｔ５では、配線ＧＬＡにハイレベルの電位が与えられ、配線ＧＬＢにローレ
ベルの電位が与えられ、配線ＧＬＣにローレベルの電位が与えられ、配線ＧＬＤにローレ
ベルの電位が与えられる。よって、トランジスタ４１がオンとなり、トランジスタ４５、
トランジスタ４２、トランジスタ４３及びトランジスタ４４がオフとなる。
また、配線ＶＬには電位Ｖｉ２が与えられ、配線ＭＬは、モニター回路に電気的に接続さ
れる。
上記動作により、トランジスタ４０のドレイン電流Ｉｄが、発光素子４６ではなく、トラ
ンジスタ４１を介して配線ＭＬに流れる。モニター回路は、配線ＭＬに流れたドレイン電
流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。そして、
本発明の一態様にかかる発光装置では、上記信号を用いて、画素１１に供給される画像信
号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図９に示す画素１１を有する発光装置では、期間ｔ４の動作の後に期間ｔ５の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ４の動作を複数
回繰り返した後に、期間ｔ５の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ５の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子４６を非発光の状態にした後、次の行の画
素１１において、期間ｔ５の動作を行うようにしても良い。
図９に示した画素１１を有する発光装置では、トランジスタ４０のソース及びドレインの
他方と、トランジスタ４０のゲートとが電気的に分離しているので、それぞれの電位を個
別に制御することができる。よって、期間ｔ２において、トランジスタ４０のソース及び
ドレインの他方の電位を、トランジスタ４０のゲートの電位に閾値電圧Ｖｔｈを加算した
電位よりも高い値に設定することができる。そのため、トランジスタ４０がノーマリオン
である場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、トランジス
タ４０において、ソースの電位がゲートの電位よりも高くなるまで、容量素子４７に電荷
を蓄積することができる。よって、本発明の一態様に係る発光装置では、トランジスタ４
０がノーマリオンであっても、期間ｔ２において閾値電圧を取得することができ、期間ｔ
４において、閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ４０のゲート電圧を
設定することができる。
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ４０の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ４０がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
なお、内部補正を行わずに、外部補正を行う場合でも、画素１１間に存在するトランジス
タ４０の閾値電圧のばらつきのみならず、移動度など、閾値電圧以外のトランジスタ４０
の電気的特性のばらつきをも、補正することができる。ただし、外部補正に加えて内部補
正も行う場合、閾値電圧のマイナスシフト或いはプラスシフトの補正は、内部補正によっ
て行われる。よって、外部補正では、移動度などの、トランジスタ４０における閾値電圧
以外の電気的特性のばらつきを補正すればよい。したがって、外部補正に加えて内部補正
も行う場合、外部補正だけを行う場合にくらべて、補正後における画像信号の電位の振幅
を、小さく抑えることができる。よって、画像信号の電位の振幅が大きすぎるために、階
調値間における画像信号の電位差が大きくなり、画像内の輝度の変化をなめらかなグラデ
ーションで表現することが難しくなる、という事態が生じるのを防ぐことができ、画質が
低下するのを防ぐことができる。
〈モニター回路の構成例〉
次いで、モニター回路１２の構成例を図１１に示す。図１１に示すモニター回路１２は、
オペアンプ６０と、容量素子６１と、スイッチ６２とを有する。
容量素子６１が有する一対の電極の一方は、オペアンプ６０の反転入力端子（－）に電気
的に接続され、容量素子６１が有する一対の電極の他方は、オペアンプ６０の出力端子に
電気的に接続されている。スイッチ６２は、容量素子６１に蓄積されている電荷を放出さ
せる機能を有しており、具体的には、容量素子６１が有する一対の電極間の導通状態を制
御する機能を有する。オペアンプ６０の非反転入力端子（＋）は配線６８に電気的に接続
されており、配線６８には電位Ｖａｎｏが供給される。
なお、図７に示す画素１１が図８（Ｂ）に示すタイミングチャートに従って動作する場合
、配線６８には、電位Ｖａｎｏまたは電位Ｖ０が供給される。また、図９に示す画素１１
が図１０（Ｂ）に示すタイミングチャートに従って動作する場合、配線６８には、電位Ｖ
ａｎｏまたは電位Ｖｉ１が供給される。
外部補正を行うために、画素１１から配線ＭＬを介して電流を取り出す際には、まず、モ
ニター回路１２をボルテージフォロワとして機能させることで、配線ＭＬに電位Ｖａｎｏ
を供給した後、モニター回路１２を積分回路として機能させることで、画素１１から取り
出した電流を電圧に変換する。具体的には、スイッチ６２をオンにすることで、配線６８
に供給された電位Ｖａｎｏを、モニター回路１２を介して配線ＭＬに供給した後、スイッ
チ６２をオフにする。スイッチ６２がオフの状態において、画素１１から取り出されたド
レイン電流が配線ＴＥＲに供給されると、容量素子６１に電荷が蓄積され、容量素子６１
が有する一対の電極間に電圧が生じる。上記電圧は、配線ＴＥＲに供給されたドレイン電
流の総量に比例するので、オペアンプ６０の出力端子に電気的に接続された配線ＯＵＴに
は、所定の期間内におけるドレイン電流の総量に対応した電位が、与えられる。
また、図７に示す画素１１において内部補正を行うために、画素１１の配線ＭＬに電位Ｖ
０を供給する際には、モニター回路１２をボルテージフォロワとして機能させる。具体的
には、スイッチ６２をオンにすることで、配線６８に供給される電位Ｖ０を、モニター回
路１２を介して配線ＭＬに供給することができる。
また、図９に示す画素１１において内部補正を行うために、画素１１の配線ＭＬに電位Ｖ
ｉ１を供給する際には、モニター回路１２をボルテージフォロワとして機能させる。具体
的には、スイッチ６２をオンにすることで、配線６８に供給される電位Ｖｉ１を、モニタ
ー回路１２を介して配線ＭＬに供給することができる。
なお、図７に示す画素１１の場合、内部補正を行う際に、配線ＭＬに電位Ｖ０を供給し、
外部補正を行う際に、配線ＭＬに電位Ｖａｎｏを供給する。配線ＭＬに供給する電位の切
り替えは、モニター回路１２の配線６８に供給される電位を電位Ｖａｎｏと電位Ｖ０とで
切り替えることで行うことができる。また、図９に示す画素１１の場合、内部補正を行う
際に、配線ＭＬに電位Ｖｉ１を供給し、外部補正を行う際に、配線ＭＬに電位Ｖａｎｏを
供給する。配線ＭＬに供給する電位の切り替えは、モニター回路１２の配線６８に供給さ
れる電位を電位Ｖａｎｏと電位Ｖｉ１とで切り替えることで行うことができる。
また、図４に示す回路２１において、配線３３を配線ＭＬに電気的に接続させている場合
、配線３３に電位Ｖ０または電位Ｖｉ１を供給しておいても良い。この場合、内部補正を
行う際は配線３３の電位Ｖ０または電位Ｖｉ１を配線ＭＬに供給し、外部補正を行う際は
モニター回路１２から配線ＴＥＲを介して電位Ｖａｎｏを配線ＭＬに供給することができ
る。そして、この場合、モニター回路１２の配線６８に電位Ｖａｎｏを、他の電位に切り
替えることなく供給しても良い。
〈発光装置の具体的な構成例２〉
図１に示す発光装置１０は、外部補正を行わず、内部補正のみで画像の補正を行ってもよ
い。その場合の画素の構成例を図１２乃至図１４に示す。
例えば、発光装置１０が内部補正のみを行う場合は、図１に示すモニター回路１２及びメ
モリ２９は不要である。その場合の例を図１２に示す。図１２の構成要素は、図１の記載
を参照すればよい。
例えば、発光装置１０が内部補正のみを行う場合は、図４に示す回路２１等が不要である
。その場合の例を図１３に示す。図１３の構成要素は、図４の記載を参照すればよい。
〈画素の構成例５〉
図１４（Ａ）に、本発明の一態様に係る発光装置が有する、画素１１の構成を一例として
示す。
画素１１は、トランジスタ９０乃至トランジスタ９４と、容量素子９５と、発光素子９６
とを有する。なお、図１４（Ａ）では、トランジスタ９０乃至トランジスタ９４がｎチャ
ネル型である場合を例示している。
トランジスタ９１は、配線ＳＬと、容量素子９５の一対の電極のうちの一方との間の導通
状態または非導通状態を選択する機能を有する。容量素子９５の一対の電極のうちの他方
は、トランジスタ９０のソース及びドレインの一方に電気的に接続される。トランジスタ
９２は、配線ＩＬと、トランジスタ９０のゲートとの間の導通状態または非導通状態を選
択する機能を有する。トランジスタ９３は、容量素子９５の一対の電極のうちの一方と、
トランジスタ９０のゲートとの間の導通状態または非導通状態を選択する機能を有する。
トランジスタ９４は、トランジスタ９０のソース及びドレインの一方と、発光素子９６の
陽極との間の導通状態または非導通状態を選択する機能を有する。発光素子９６の陰極は
、配線ＣＬに電気的に接続されている。
さらに、図１４（Ａ）では、トランジスタ９０のソース及びドレインの他方は配線ＶＬに
電気的に接続されている。
また、トランジスタ９１における導通状態または非導通状態の選択は、トランジスタ９１
のゲートに電気的に接続された配線ＧＬａの電位により定まる。トランジスタ９２におけ
る導通状態または非導通状態の選択は、トランジスタ９２のゲートに電気的に接続された
配線ＧＬａの電位により定まる。トランジスタ９３における導通状態または非導通状態の
選択は、トランジスタ９３のゲートに電気的に接続された配線ＧＬｂの電位により定まる
。トランジスタ９４における導通状態または非導通状態の選択は、トランジスタ９４のゲ
ートに電気的に接続された配線ＧＬｃの電位により定まる。
次いで、図１４（Ｂ）に、本発明の一態様に係る発光装置が有する、画素１１の別の一例
を示す。
画素１１は、トランジスタ９０乃至トランジスタ９４と、容量素子９５と、発光素子９６
とを有する。なお、図１４（Ｂ）では、トランジスタ９０乃至トランジスタ９４がｎチャ
ネル型である場合を例示している。
トランジスタ９１は、配線ＳＬと、容量素子９５の一対の電極のうちの一方との間の導通
状態または非導通状態を選択する機能を有する。容量素子９５の一対の電極のうちの他方
は、トランジスタ９０のソース及びドレインの一方及び発光素子９６の陽極に電気的に接
続される。トランジスタ９２は、配線ＩＬと、トランジスタ９０のゲートとの間の導通状
態または非導通状態を選択する機能を有する。トランジスタ９３は、容量素子９５の一対
の電極のうちの一方と、トランジスタ９０のゲートとの間の導通状態または非導通状態を
選択する機能を有する。トランジスタ９４は、トランジスタ９０のソース及びドレインの
一方及び発光素子９６の陽極と、配線ＲＬとの間の導通状態または非導通状態を選択する
機能を有する。また、トランジスタ９０のソース及びドレインの他方は配線ＶＬに電気的
に接続されている。
また、トランジスタ９１における導通状態または非導通状態の選択は、トランジスタ９１
のゲートに電気的に接続された配線ＧＬａの電位により定まる。トランジスタ９２におけ
る導通状態または非導通状態の選択は、トランジスタ９２のゲートに電気的に接続された
配線ＧＬａの電位により定まる。トランジスタ９３における導通状態または非導通状態の
選択は、トランジスタ９３のゲートに電気的に接続された配線ＧＬｂの電位により定まる
。トランジスタ９４における導通状態または非導通状態の選択は、トランジスタ９４のゲ
ートに電気的に接続された配線ＧＬｃの電位により定まる。
なお、図１４（Ａ）及び図１４（Ｂ）において、トランジスタ９０乃至トランジスタ９４
は、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟
んで存在する一対のゲートを有していても良い。
また、図１４（Ａ）及び図１４（Ｂ）では、トランジスタ９０乃至トランジスタ９４が全
てｎチャネル型である場合を例示している。トランジスタ９０乃至トランジスタ９４が全
て同じ極性である場合、トランジスタの作製工程において、半導体膜に一導電性を付与す
る不純物元素の添加などの工程を、一部省略することができる。ただし、本発明の一態様
に係る発光装置では、必ずしもトランジスタ９０乃至トランジスタ９４が全てｎチャネル
型である必要はない。発光素子９６の陽極がトランジスタ９４のソース及びドレインの一
方に電気的に接続されている場合、少なくともトランジスタ９０はｎチャネル型であるこ
とが望ましく、発光素子９６の陰極がトランジスタ９４のソース及びドレインの一方に電
気的に接続されている場合、少なくともトランジスタ９０はｐチャネル型であることが望
ましい。この場合、発光素子９６の陽極は、配線ＣＬに電気的に接続される。
また、電流を流すときにトランジスタ９０を飽和領域で動作させる場合、チャネル長また
はチャネル幅を、トランジスタ９１乃至トランジスタ９４よりも長くすることが望ましい
。チャネル長またはチャネル幅を長くすることにより、飽和領域での特性がフラットにな
り、キンク効果を低減することができる。或いは、チャネル長またはチャネル幅を長くす
ることにより、トランジスタ９０は、飽和領域においても、多くの電流を流すことができ
る。
また、図１４（Ａ）及び図１４（Ｂ）では、トランジスタ９０乃至トランジスタ９４が、
単数のゲートを有することで、単数のチャネル形成領域を有するシングルゲート構造であ
る場合を例示しているが、本発明はこの構成に限定されない。トランジスタ９０乃至トラ
ンジスタ９４のいずれかまたは全てが、電気的に接続された複数のゲートを有することで
、複数のチャネル形成領域を有する、マルチゲート構造であっても良い。
〈画素の動作例５〉
次いで、図１４（Ａ）に示す画素１１の動作の一例について説明する。
図１５（Ａ）に、図１４（Ａ）に示す画素１１に電気的に接続される、配線ＧＬａ乃至配
線ＧＬｃの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位とを、タイミングチャー
トで例示する。ただし、図１５（Ａ）に示すタイミングチャートは、トランジスタ９０乃
至トランジスタ９４がｎチャネル型である場合を例示している。図１５（Ａ）に示すよう
に、図１４（Ａ）に示す画素１１の動作は、主に期間ｔ１における第１の動作、期間ｔ２
における第２の動作、期間ｔ３における第３の動作に分けることができる。
まず、期間ｔ１において行われる第１の動作について説明する。期間ｔ１では、配線ＧＬ
ａにローレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬ
ｃにハイレベルの電位が与えられる。よって、トランジスタ９４がオンになり、トランジ
スタ９１乃至トランジスタ９３がオフになる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、発光素子９６の閾値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した電位よりも
高いものとする。なお、以下、発光素子９６の閾値電圧Ｖｔｈｅは０Ｖであるものと仮定
する。
期間ｔ１では、上記動作により、トランジスタ９０のソース及びドレインの一方（ノード
Ａとして図示する）が、電位Ｖｃａｔに発光素子９６の閾値電圧Ｖｔｈｅを加算した電位
となる。以下、閾値電圧Ｖｔｈｅが０Ｖであるものと仮定すると、ノードＡの電位は電位
Ｖｃａｔとなる。
次いで、期間ｔ２において行われる第２の動作について説明する。期間ｔ２では、配線Ｇ
Ｌａにハイレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線Ｇ
Ｌｃにローレベルの電位が与えられる。よって、トランジスタ９１及びトランジスタ９２
がオンになり、トランジスタ９３及びトランジスタ９４がオフになる。
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬａに与える電位がローレベルからハ
イレベルに切り替えられてから、配線ＧＬｃに与える電位をハイレベルからローレベルに
切り替えることが望ましい。上記構成により、配線ＧＬａに与える電位の切り替えによっ
て、ノードＡにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
そして、配線ＩＬには電位Ｖ０が与えられ、配線ＳＬには画像信号の電位Ｖｄａｔａが与
えられる。なお、電位Ｖ０は、電位Ｖｃａｔにトランジスタ９０の閾値電圧Ｖｔｈ及び発
光素子９６の閾値電圧Ｖｔｈｅを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ
９０の閾値電圧Ｖｔｈを加算した電位より低いことが望ましい。
期間ｔ２では、上記動作により、トランジスタ９０のゲート（ノードＢとして図示する）
に電位Ｖ０が与えられるため、トランジスタ９０が導通状態になる。よって、トランジス
タ９０を介して容量素子９５の電荷が放出され、電位ＶｃａｔだったノードＡの電位が上
昇を始める。そして、最終的には、ノードＡの電位が電位Ｖ０－Ｖｔｈとなると、すなわ
ちトランジスタ９０のゲート電圧が閾値電圧Ｖｔｈまで小さくなると、トランジスタ９０
がオフになる。また、容量素子９５の一方の電極（ノードＣとして図示する）には、電位
Ｖｄａｔａが与えられる。
次いで、期間ｔ３において行われる第３の動作について説明する。期間ｔ３では、配線Ｇ
Ｌａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線Ｇ
Ｌｃにハイレベルの電位が与えられる。よって、トランジスタ９３及びトランジスタ９４
がオンになり、トランジスタ９１及びトランジスタ９２がオフになる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬａに与える電位がハイレベルからロ
ーレベルに切り替えられてから、配線ＧＬｂ及び配線ＧＬｃに与える電位をローレベルか
らハイレベルに切り替えることが望ましい。上記構成により、配線ＧＬａに与える電位の
切り替えによって、ノードＡにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
期間ｔ３では、上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジ
スタ９０のゲート電圧がＶｄａｔａ－Ｖ０＋Ｖｔｈとなる。よって、トランジスタ９０の
ゲート電圧を、閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により
、トランジスタ９０の閾値電圧Ｖｔｈのばらつきが、発光素子９６に供給する電流値に影
響を及ぼすのを防ぐことができる。または、トランジスタ９０が劣化して、閾値電圧Ｖｔ
ｈが変化しても、上記変化が発光素子９６に供給する電流値に影響を及ぼすのを防ぐこと
ができる。よって、表示ムラを低減でき、高い画質の表示を行うことができる。
次いで、図１４（Ｂ）に示す画素１１の動作の一例について説明する。
図１５（Ｂ）に、図１４（Ｂ）に示す画素１１に電気的に接続される、配線ＧＬａ乃至配
線ＧＬｃの電位と、配線ＳＬに供給される電位Ｖｄａｔａとを、タイミングチャートで例
示する。ただし、図１５（Ｂ）に示すタイミングチャートは、トランジスタ９０乃至トラ
ンジスタ９４がｎチャネル型である場合を例示している。図１５（Ｂ）に示すように、図
１４（Ｂ）に示す画素１１の動作は、主に期間ｔ１における第１の動作、期間ｔ２におけ
る第２の動作、期間ｔ３における第３の動作に分けることができる。
まず、期間ｔ１において行われる第１の動作について説明する。期間ｔ１では、配線ＧＬ
ａにローレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬ
ｃにハイレベルの電位が与えられる。よって、トランジスタ９４がオンになり、トランジ
スタ９１乃至トランジスタ９３がオフになる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、上述したように、発光素子９６の閾値電圧Ｖｔｈｅを電位Ｖｃａｔに加
算した電位よりも高いものとする。さらに、配線ＲＬには、電位Ｖ１が与えられる。電位
Ｖ１は、電位Ｖｃａｔに発光素子９６の閾値電圧Ｖｔｈｅを加算した電位よりも低いこと
が望ましい。電位Ｖ１を上記値に設定することで、期間ｔ１において発光素子９６に電流
が流れるのを防ぐことができる。
期間ｔ１では、上記動作により、トランジスタ９０のソース及びドレインの一方（ノード
Ａとして図示する）に、電位Ｖ１が与えられる。
次いで、期間ｔ２において行われる第２の動作について説明する。期間ｔ２では、配線Ｇ
Ｌａにハイレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線Ｇ
Ｌｃにローレベルの電位が与えられる。よって、トランジスタ９１及びトランジスタ９２
がオンになり、トランジスタ９３及びトランジスタ９４がオフになる。
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬａに与える電位がローレベルからハ
イレベルに切り替えられてから、配線ＧＬｃに与える電位をハイレベルからローレベルに
切り替えることが望ましい。上記構成により、配線ＧＬａに与える電位の切り替えによっ
て、ノードＡにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
そして、配線ＩＬには電位Ｖ０が与えられ、配線ＳＬには画像信号の電位Ｖｄａｔａが与
えられる。なお、電位Ｖ０は、上述したように、電位Ｖｃａｔにトランジスタ９０の閾値
電圧Ｖｔｈ及び発光素子９６の閾値電圧Ｖｔｈｅを加算した電位よりも高く、電位Ｖａｎ
ｏにトランジスタ９０の閾値電圧Ｖｔｈを加算した電位より低いことが望ましい。ただし
、図１４（Ａ）に示す画素１１の場合とは異なり、図１４（Ｂ）に示す画素１１の場合は
、発光素子９６の陽極と、トランジスタ９０のソース及びドレインの一方とが電気的に接
続されている。よって、期間ｔ２において発光素子９６に供給される電流値を小さく抑え
るために、図１４（Ｂ）に示す画素１１の場合は、図１４（Ａ）に示す画素１１の場合よ
りも、電位Ｖ０を低い値に設定することが望ましい。
期間ｔ２では、上記動作により、トランジスタ９０のゲート（ノードＢとして図示する）
に電位Ｖ０が与えられるため、トランジスタ９０が導通状態になる。よって、トランジス
タ９０を介して容量素子９５の電荷が放出され、電位Ｖ１だったノードＡの電位が上昇を
始める。そして、最終的には、ノードＡの電位が電位Ｖ０－Ｖｔｈとなると、すなわちト
ランジスタ９０のゲート電圧が閾値電圧Ｖｔｈまで小さくなると、トランジスタ９０が非
導通状態となる。また、容量素子９５の一方の電極（ノードＣとして図示する）には、電
位Ｖｄａｔａが与えられる。
次いで、期間ｔ３において行われる第３の動作について説明する。期間ｔ３では、配線Ｇ
Ｌａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線Ｇ
Ｌｃにローレベルの電位が与えられる。よって、トランジスタ９３がオンになり、トラン
ジスタ９１、トランジスタ９２、及びトランジスタ９４がオフになる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬａに与える電位がハイレベルからロ
ーレベルに切り替えられてから、配線ＧＬｂに与える電位をローレベルからハイレベルに
切り替えることが望ましい。上記構成により、配線ＧＬａに与える電位の切り替えによっ
て、ノードＡにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
期間ｔ３では、上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジ
スタ９０のゲート電圧がＶｄａｔａ－Ｖ０＋Ｖｔｈとなる。よって、トランジスタ９０の
ゲート電圧を、閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により
、トランジスタ９０の閾値電圧Ｖｔｈのばらつきが、発光素子９６に供給する電流値に影
響を及ぼすのを防ぐことができる。または、トランジスタ９０が劣化して、閾値電圧Ｖｔ
ｈが変化しても、上記変化が発光素子９６に供給する電流値に影響を及ぼすのを防ぐこと
ができる。よって、表示ムラを低減でき、高い画質の表示を行うことができる。
図１４（Ａ）及び図１４（Ｂ）に示した画素１１を有する本発明の一態様に係る発光装置
では、トランジスタ９０のソース及びドレインの他方と、トランジスタ９０のゲートとが
電気的に分離しているので、それぞれの電位を個別に制御することができる。よって、第
２の動作において、トランジスタ９０のソース及びドレインの他方の電位を、トランジス
タ９０のゲートの電位に閾値電圧Ｖｔｈを加算した電位よりも高い値に設定することがで
きる。そのため、トランジスタ９０がノーマリオンである場合に、すなわち閾値電圧Ｖｔ
ｈがマイナスの値を有している場合に、トランジスタ９０において、ソースの電位がゲー
トの電位Ｖ０よりも高くなるまで、容量素子９５に電荷を蓄積することができる。よって
、本発明の一態様に係る発光装置では、トランジスタ９０がノーマリオンであっても、上
記第２の動作において閾値電圧を取得することができ、第３の動作において、閾値電圧Ｖ
ｔｈを加味した値になるよう、トランジスタ９０のゲート電圧を設定することができる。
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ９０の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ９０がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態２）
本実施の形態では、本発明の一態様である発光装置の画素部および駆動回路に用いること
が可能な酸化物半導体トランジスタについて説明を行う。
〈トランジスタの構成例１〉
図１６及び図１７に、発光装置に含まれるトランジスタの一例として、トップゲート構造
のトランジスタを示す。
図１６に駆動回路に設けられるトランジスタ３９４及び画素部に設けられるトランジスタ
３９０の上面図を示し、図１７にトランジスタ３９４及びトランジスタ３９０の断面図を
示す。図１６（Ａ）はトランジスタ３９４の上面図であり、図１６（Ｂ）はトランジスタ
３９０の上面図である。図１７（Ａ）は、図１６（Ａ）の一点鎖線Ｘ１－Ｘ２間の断面図
、及び図１６（Ｂ）の一点鎖線Ｘ３－Ｘ４間の断面図である。図１７（Ｂ）は、図１６（
Ａ）の一点鎖線Ｙ１－Ｙ２間の断面図、及び図１６（Ｂ）の一点鎖線Ｙ３－Ｙ４間の断面
図である。また、図１７（Ａ）は、トランジスタ３９０およびトランジスタ３９４のチャ
ネル長方向の断面図である。また、図１７（Ｂ）は、トランジスタ３９０およびトランジ
スタ３９４のチャネル幅方向の断面図である。
なお、トランジスタの上面図においては、以降の図面においてもトランジスタ３９４及び
トランジスタ３９０と同様に、構成要素の一部を省略して図示する場合がある。また、一
点鎖線Ｘ１－Ｘ２方向及び一点鎖線Ｘ３－Ｘ４方向をチャネル長方向、一点鎖線Ｙ１－Ｙ
２方向及び一点鎖線Ｙ３－Ｙ４方向をチャネル幅方向と呼称する場合がある。
図１７に示すトランジスタ３９０は、基板３６２上に形成された絶縁膜３６４上の酸化物
半導体膜３６６と、酸化物半導体膜３６６に接する導電膜３６８、導電膜３７０及び絶縁
膜３７２と、絶縁膜３７２を介して酸化物半導体膜３６６と重なる導電膜３７４とを有す
る。なお、トランジスタ３９０上に絶縁膜３７６が設けられている。
図１７に示すトランジスタ３９４は、基板３６２上に形成された導電膜２６１と、導電膜
２６１上の絶縁膜３６４と、絶縁膜３６４上の酸化物半導体膜２６６と、酸化物半導体膜
２６６に接する導電膜２６８、導電膜２７０及び絶縁膜２７２と、絶縁膜２７２を介して
酸化物半導体膜２６６と重なる導電膜２７４とを有する。なお、トランジスタ３９４上に
絶縁膜３７６が設けられている。
トランジスタ３９４は、絶縁膜３６４を介して酸化物半導体膜２６６と重なる導電膜２６
１を有する。すなわち、導電膜２６１は、ゲート電極として機能する。また、トランジス
タ３９４は、デュアルゲート構造のトランジスタである。その他の構成は、トランジスタ
３９０と同様であり、同様の効果を奏する。
導電膜２７４及び導電膜２６１が電気的に接続せず、それぞれ異なる電位を印加すること
で、トランジスタ３９４のしきい値電圧を制御することができる。又は、図１７（Ｂ）に
示すように、導電膜２７４及び導電膜２６１が電気的に接続し、同じ電位を印加すること
で、オン電流の増加、初期特性バラつきの低減、－ＧＢＴストレス試験の劣化の抑制、及
び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
本発明の一態様である発光装置の駆動回路と画素部において、トランジスタの構造が異な
る。駆動回路に含まれるトランジスタは、デュアルゲート構造である。即ち、画素部と比
較して、オン電流の高いトランジスタを駆動回路に有する。
また、図５に示すトランジスタ７０のように、トランジスタのしきい値を補正する目的で
、画素部に用いられるトランジスタの一部に、デュアルゲート構造のトランジスタを採用
することもできる。
また、発光装置において、駆動回路と画素部に含まれるトランジスタのチャネル長が異な
ってもよい。
代表的には、駆動回路に含まれるトランジスタ３９４のチャネル長を２．５μｍ未満、又
は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるトラン
ジスタ３９０のチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とするこ
とができる。
駆動回路に含まれるトランジスタ３９４のチャネル長を、２．５μｍ未満、好ましくは１
．４５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタ３９０と比
較して、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路を作
製することができる。
酸化物半導体膜３６６において、導電膜３６８、導電膜３７０及び導電膜３７４と重なら
ない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜２６６において
、導電膜２６８、導電膜２７０及び導電膜２７４と重ならない領域には、酸素欠損を形成
する元素を有する．以下、酸素欠損を形成する元素を、不純物元素として説明する。不純
物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘ
リウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としホ
ウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体膜３
６６及び酸化物半導体膜２６６に含まれてもよい。
また、絶縁膜３７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜３７
６が酸化物半導体膜３６６及び酸化物半導体膜２６６に接することで、絶縁膜３７６に含
まれる水素が酸化物半導体膜３６６及び酸化物半導体膜２６６に拡散する。この結果、酸
化物半導体膜３６６及び酸化物半導体膜２６６が絶縁膜３７６と接する領域において、水
素が多く含まれる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は
、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化
物半導体と同程度の透光性を有する。
ここで、酸化物導電体で形成される膜（以下、酸化物導電体膜という。）における、抵抗
率の温度依存性について、図３４を用いて説明する。
ここでは、酸化物導電体膜を有する試料を作製した。酸化物導電体膜としては、酸化物半
導体膜が窒化シリコン膜に接することで形成された酸化物導電体膜（ＯＣ＿ＳｉＮｘ）、
ドーピング装置において酸化物半導体膜にアルゴンが添加され、且つ窒化シリコン膜と接
することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）、またはプラ
ズマ処理装置において酸化物半導体膜がアルゴンプラズマに曝され、且つ窒化シリコン膜
と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を作
製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体膜（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に
、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラ
ズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出
する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン
膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用
いたスパッタリング法により、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、４
５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱
処理した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次
に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す
。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成
した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱
により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する
酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリン
グターゲットを用いたスパッタリング法により、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化
物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合
ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ－Ｇａ－Ｚｎ酸化物膜
に、加速電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して、
Ｉｎ－Ｇａ－Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１０
０ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で
加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下に
示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により
形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン膜
を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法に
より、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加
熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラズ
マ処理装置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ－
Ｇａ－Ｚｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法で
、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガ
ス雰囲気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図３４に示す。ここで、抵抗率の測定は４端子の
ｖａｎ－ｄｅｒ－Ｐａｕｗ法で行った。図３４において、横軸は測定温度を示し、縦軸は
抵抗率を示す。また、酸化物導電体膜（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、酸
化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を三角印で示し、酸化
物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）の測定結果を丸印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体膜は、抵抗率が高く、抵抗
率の測定が困難であった。このため、酸化物導電体膜は、酸化物半導体膜より抵抗率が低
いことがわかる。
図３４からわかるように、酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）及び酸化
物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損及び水素を含む場合、
抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変動率
は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変動率
は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェル
ミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜をトラン
ジスタのソース領域及びドレイン領域として用いることで、酸化物導電体膜とソース電極
及びドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電体
膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。また
、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体膜とソース電極及びドレ
イン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジス
タを作製することが可能である。
ここで、酸化物半導体膜３６６の部分拡大図を図１８（Ａ）に示す。なお、代表例として
、トランジスタ３９０に含まれる酸化物半導体膜３６６の部分拡大図を用いて説明する。
図１８（Ａ）に示すように、酸化物半導体膜３６６は、導電膜３６８又は導電膜３７０と
接する領域３６６ａと、絶縁膜３７６と接する領域３６６ｂと、絶縁膜３７２と接する領
域３６６ｄとを有する。なお、導電膜３７４の側面がテーパ形状を有する場合、導電膜３
７４のテーパ部と重なる領域３６６ｃを有してもよい。
領域３６６ａは、ソース領域及びドレイン領域として機能する。導電膜３６８及び導電膜
３７０がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、又はタンタル
単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導
体膜３６６に含まれる酸素と導電膜３６８及び導電膜３７０に含まれる導電材料とが結合
し、酸化物半導体膜３６６において、酸素欠損が形成される。また、酸化物半導体膜３６
６に導電膜３６８及び導電膜３７０を形成する導電材料の構成元素の一部が混入する場合
もある。これらの結果、導電膜３６８又は導電膜３７０と接する領域３６６ａは、導電性
が高まり、ソース領域またはドレイン領域として機能する。
領域３６６ｂは、低抵抗領域として機能する。領域３６６ｂには不純物元素として少なく
とも希ガス元素及び水素が含まれる。なお、導電膜３７４の側面がテーパ形状を有する場
合、不純物元素は導電膜３７４のテーパ部を通過して領域３６６ｃに添加されるため、領
域３６６ｃは、領域３６６ｂと比較して不純物元素の一例である希ガス元素の濃度が低い
が、不純物元素が含まれる。領域３６６ｃを有することで、トランジスタのソース－ドレ
イン耐圧を高めることができる。
酸化物半導体膜３６６がスパッタリング法で形成される場合、領域３６６ａ乃至領域３６
６ｄはそれぞれ希ガス元素を含み、且つ領域３６６ａ及び領域３６６ｄと比較して、領域
３６６ｂ及び領域３６６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜３６
６がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いる
ため、酸化物半導体膜３６６に希ガス元素が含まれること、並びに領域３６６ｂ及び領域
３６６ｃにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが
原因である。なお、領域３６６ｂ及び領域３６６ｃにおいて、領域３６６ａ及び領域３６
６ｄと異なる希ガス元素が添加されていてもよい。
また、領域３６６ｂは絶縁膜３７６と接するため、領域３６６ａ及び領域３６６ｄと比較
して、領域３６６ｂの方が水素の濃度が高い。また、領域３６６ｂから領域３６６ｃに水
素が拡散する場合、領域３６６ｃは、領域３６６ａ及び領域３６６ｄと比較して水素濃度
が高い。但し、領域３６６ｃより領域３６６ｂの方が、水素濃度が高い。
領域３６６ｂ及び領域３６６ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は
、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又
は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域３６６ａ及び領
域３６６ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ
／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ
／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ
／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン
、又は塩素が酸化物半導体膜３６６に添加される場合、領域３６６ｂ及び領域３６６ｃに
のみ不純物元素を有する。このため、領域３６６ａ及び領域３６６ｄと比較して、領域３
６６ｂ及び領域３６６ｃの方が不純物元素の濃度が高い。なお、領域３６６ｂ及び領域３
６６ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１
８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔ
ｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ
／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域３６６ｄと比較して、領域３６６ｂ及び領域３６６ｃは、水素濃度が高く、且つ希ガ
ス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として
機能する。代表的には、領域３６６ｂ及び領域３６６ｃの抵抗率として、１×１０－３Ω
ｃｍ以上１×１０４Ωｃｍ未満、又は１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満と
することができる。
なお、領域３６６ｂ及び領域３６６ｃにおいて、水素の量は酸素欠損の量と同じ又は少な
いと、水素が酸素欠損に捕獲されやすく、チャネルである領域３６６ｄに拡散しにくい。
この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域３６６ｄは、チャネルとして機能する。
また、導電膜３６８、導電膜３７０及び導電膜３７４をマスクとして酸化物半導体膜３６
６に不純物元素を添加した後、導電膜３７４の上面形状における面積を縮小してもよい（
図１８（Ｂ）参照）。より具体的には、酸化物半導体膜３６６に不純物元素を添加した後
、導電膜３７４上のマスク（例えば、フォトレジストなど）に対してスリミング処理を行
う。次に、該マスクを用いて導電膜３７４および絶縁膜３７２をエッチングする。上記工
程によって、図１８（Ｂ）に示す導電膜３７４ａおよび絶縁膜３７２ａを形成することが
できる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を
適用することができる。
この結果、酸化物半導体膜３６６において、領域３６６ｃ及びチャネルである領域３６６
ｄの間に、オフセット領域３６６ｅが形成される。なお、チャネル長方向におけるオフセ
ット領域３６６ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低
下を低減することが可能である。
絶縁膜３７２及び絶縁膜２７２はゲート絶縁膜として機能する。
導電膜３６８及び導電膜３７０、並びに導電膜２６８及び導電膜２７０は、ソース電極及
びドレイン電極として機能する。
導電膜３７４及び導電膜２７４は、ゲート電極として機能する。
本実施の形態に示すトランジスタ３９０及びトランジスタ３９４は、チャネルとして機能
する領域３６６ｄと、ソース領域及びドレイン領域として機能する領域３６６ａとの間に
、低抵抗領域として機能する領域３６６ｂ及び／又は領域３６６ｃを有する。チャネルと
ソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ３
９０及びトランジスタ３９４は、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ３９０及びトランジスタ３９４において、導電膜３７４と、導電膜３
６８及び導電膜３７０とが重ならないことで、導電膜３７４と、導電膜３６８及び導電膜
３７０との間の寄生容量を低減することが可能である。また、導電膜２７４と、導電膜２
６８及び導電膜２７０とが重ならないことで、導電膜２７４と、導電膜２６８及び導電膜
２７０との間の寄生容量を低減することが可能である。この結果、基板３６２として大面
積基板を用いた場合、導電膜３６８、導電膜３７０及び導電膜３７４、並びに導電膜２６
８及び導電膜２７０及び導電膜２７４における信号遅延を低減することが可能である。
また、トランジスタ３９０において、導電膜３６８、導電膜３７０及び導電膜３７４をマ
スクとして、希ガス元素を酸化物半導体膜３６６に添加することで、酸素欠損を有する領
域が形成される。また、トランジスタ３９４において、導電膜２６８、導電膜２７０及び
導電膜２７４をマスクとして、不純物元素が酸化物半導体膜２６６に添加することで、酸
素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁膜
３７６と接するため、絶縁膜３７６に含まれる水素が酸素欠損を有する領域に拡散するこ
とで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成すること
ができる。
また、本実施の形態に示すトランジスタ３９０及びトランジスタ３９４は、領域３６６ｂ
に、希ガス元素を添加することで、酸素欠損を形成するとともに、水素を添加している。
このため、領域３６６ｂにおける導電率を高めることが可能であるとともに、トランジス
タごとの領域３６６ｂの導電率のばらつきを低減することが可能である。すなわち、領域
３６６ｂに希ガス元素及び水素を添加することで、領域３６６ｂの導電率の制御が可能で
ある。
以下に、図１７に示す構成の詳細について説明する。
基板３６２としては、様々な基板を用いることができ、特定のものに限定されることはな
い。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基
板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ス
テンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有
する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム
などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材
フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタ
レート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（Ｐ
ＥＳ）に代表されるプラスチックがある。又は、一例としては、アクリル等の合成樹脂な
どがある。又は、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又
はポリ塩化ビニルなどがある。又は、一例としては、ポリアミド、ポリイミド、アラミド
、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、
又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は
形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造する
ことができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化
、又は回路の高集積化を図ることができる。
また、基板３６２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。又は、基板３６２とトランジスタの間に剥離層を設けてもよい。剥離層は、
その上に半導体装置を一部あるいは全部完成させた後、基板３６２より分離し、他の基板
に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性
の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコ
ン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構
成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが
可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィル
ム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用
いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成
、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
絶縁膜３６４は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜２６６及び酸化物半導体膜３６６との界面特性を向上させるた
め、絶縁膜３６４において少なくとも酸化物半導体膜２６６及び酸化物半導体膜３６６と
接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜３６４として加熱に
より酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３６４に含まれ
る酸素を、酸化物半導体膜２６６及び酸化物半導体膜３６６に移動させることが可能であ
る。
絶縁膜３６４の厚さは、５０ｎｍ以上５０００ｎｍ以下、又は１００ｎｍ以上３０００ｎ
ｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜３６４を厚く
することで、絶縁膜３６４の酸素放出量を増加させることができると共に、絶縁膜３６４
と酸化物半導体膜２６６及び酸化物半導体膜３６６との界面における界面準位、並びに酸
化物半導体膜２６６及び酸化物半導体膜３６６の領域３６６ｄに含まれる酸素欠損を低減
することが可能である。
絶縁膜３６４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ－Ｚｎ酸化物など
を用いればよく、単層又は積層で設けることができる。
酸化物半導体膜３６６及び酸化物半導体膜２６６は、代表的には、Ｉｎ－Ｇａ酸化物、Ｉ
ｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜３６６
及び酸化物半導体膜２６６は、透光性を有する。
なお、酸化物半導体膜３６６及び酸化物半導体膜２６６がＩｎ－Ｍ－Ｚｎ酸化物の場合、
ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５
ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上
、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜３６６及び酸化物半導体膜２６６は、エネルギーギャップが２ｅＶ以上、
又は２．５ｅＶ以上、又は３ｅＶ以上である。
酸化物半導体膜３６６及び酸化物半導体膜２６６の厚さは、３ｎｍ以上２００ｎｍ以下、
又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とすることができる。
酸化物半導体膜３６６及び酸化物半導体膜２６６がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｍｇ、
Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、Ｉｎ－Ｍ－Ｚｎ酸
化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎは
Ｍ以上、且つ、ＺｎはＭ以上、を満たすことが好ましい。このようなスパッタリングター
ゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜され
る酸化物半導体膜３６６及び酸化物半導体膜２６６の原子数比はそれぞれ、誤差として上
記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の
変動を含む。
また、酸化物半導体膜３６６及び酸化物半導体膜２６６において、第１４族元素の一つで
あるシリコンや炭素が含まれると、酸素欠損が増加し、酸化物半導体膜３６６及び酸化物
半導体膜２６６がｎ型化してしまう。このため、酸化物半導体膜３６６及び酸化物半導体
膜２６６において、特に領域３６６ｄにおいて、シリコンや炭素の濃度（二次イオン質量
分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１
７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。この結果、トランジスタは、しきい値
電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜３６６及び酸化物半導体膜２６６において、特に領域３６６ｄにお
いて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を
、１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１６ａｔｏｍｓ／ｃｍ３以下とす
ることが好ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキ
ャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。こ
のため、領域３６６ｄのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ま
しい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオ
フ特性ともいう。）を有する。
また、酸化物半導体膜３６６及び酸化物半導体膜２６６において、特に領域３６６ｄに窒
素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる
場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタ３９０
、３９４はノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、特
に領域３６６ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二
次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下に
することが好ましい。
酸化物半導体膜３６６及び酸化物半導体膜２６６において、特に領域３６６ｄにおいて、
不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することが好ましい
。例えば、酸化物半導体膜３６６及び酸化物半導体膜２６６において、特に領域３６６ｄ
において、キャリア密度は、１×１０１７個／ｃｍ３以下、又は１×１０１５個／ｃｍ３
以下、又は１×１０１３個／ｃｍ３以下、又は１×１０１１個／ｃｍ３以下とすることが
好ましい。
酸化物半導体膜３６６及び酸化物半導体膜２６６として、不純物濃度が低く、欠陥準位密
度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを
作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の
少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純
度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くするこ
とができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトラン
ジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）にな
りやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位
密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的
に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン
電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パ
ラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得るこ
とができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、
電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜３６６及び酸化物半導体膜２６６は、例えば非単結晶構造でもよい
。非単結晶構造は、例えば、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造
、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く
、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。なお、ＣＡＡＣ－ＯＳの詳細に関しては、
実施の形態６で説明を行う。
なお、酸化物半導体膜３６６及び酸化物半導体膜２６６が、非晶質構造の領域、微結晶構
造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の二種以上を有
する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、
多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域
を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構
造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種
以上が積層された構造の場合がある。
なお、酸化物半導体膜３６６及び酸化物半導体膜２６６において、領域３６６ｂと、領域
３６６ｄとの結晶性が異なる場合がある。また、酸化物半導体膜３６６及び酸化物半導体
膜２６６において、領域３６６ｃと、領域３６６ｄとの結晶性が異なる場合がある。これ
は、領域３６６ｂ又は領域３６６ｃに不純物元素が添加された際に、領域３６６ｂ又は領
域３６６ｃにダメージが入ってしまい、結晶性が低減するためである。
絶縁膜２７２及び絶縁膜３７２は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形
成することができる。なお、酸化物半導体膜３６６及び酸化物半導体膜２６６との界面特
性を向上させるため、絶縁膜２７２及び絶縁膜３７２において少なくとも酸化物半導体膜
３６６及び酸化物半導体膜２６６と接する領域は酸化物絶縁膜を用いて形成することが好
ましい。絶縁膜２７２及び絶縁膜３７２として、例えば酸化シリコン、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム
又はＧａ－Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
また、絶縁膜２７２及び絶縁膜３７２として、酸素、水素、水等のブロッキング効果を有
する絶縁膜を設けることで、酸化物半導体膜３６６及び酸化物半導体膜２６６からの酸素
の外部への拡散と、外部から酸化物半導体膜３６６及び酸化物半導体膜２６６への水素、
水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜と
しては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、
酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等があ
る。
また、絶縁膜２７２及び絶縁膜３７２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、
窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフ
ニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどの
ｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜２７２及び絶縁膜３７２として、加熱により酸素を放出する酸化物絶縁膜を
用いることで、加熱処理により絶縁膜２７２及び絶縁膜３７２に含まれる酸素を、酸化物
半導体膜３６６及び酸化物半導体膜２６６に移動させることが可能である。
また、絶縁膜２７２及び絶縁膜３７２として、欠陥の少ない酸化窒化シリコン膜を用いる
ことができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下
のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び
第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット
幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、上記第１乃至第３シグナル
のスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１
０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下
、又は１以上２以下）起因のシグナルに相当する。即ち、上記第１乃至第３シグナルのス
ピンの密度の合計が低いほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少な
いといえる。
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度
が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜２７２及び絶縁膜３７２として
欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸
化物半導体膜３６６及び酸化物半導体膜２６６及び絶縁膜の界面におけるキャリアのトラ
ップを低減することが可能である。また、発光装置に含まれるトランジスタの電気特性の
しきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低
減することができる。
絶縁膜２７２及び絶縁膜３７２の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３
００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
導電膜３６８、３７０、３７４、２６８、２７０、２６１、２７４としては、アルミニウ
ム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステ
ンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素
を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムの
いずれか一又は複数から選択された金属元素を用いてもよい。また、上記導電膜は、単層
構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の
単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層
構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜
を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層
する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタ
ン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガ
ンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造
等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロ
ム、ネオジム、スカンジウムから選ばれた元素の一又は複数組み合わせた合金膜、もしく
は窒化膜を用いてもよい。
また、導電膜３６８、３７０、３７４、２６８、２７０、２６１、２７４は、インジウム
錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する
導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属
元素を含む導電性材料の積層構造とすることもできる。
導電膜３６８、３７０、３７４、２６８、２７０、２６１、２７４の厚さは、３０ｎｍ以
上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
絶縁膜３７６としては、水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶
縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
〈トランジスタの構成例２〉
次に、発光装置に含まれるトランジスタの別の構成について、図１９を用いて説明する。
ここでは、画素部に設けられたトランジスタ３９０の変形例としてトランジスタ３９１を
用いて説明するが、駆動回路のトランジスタ３９４にトランジスタ３９１の絶縁膜３６４
の構成、又は導電膜３６８、導電膜３７０及び導電膜３７４の構造を適宜適用することが
できる。
図１９（Ａ）乃至図１９（Ｃ）に、発光装置が有するトランジスタ３９１の上面図及び断
面図を示す。図１９（Ａ）はトランジスタ３９１の上面図であり、図１９（Ｂ）は、図１
９（Ａ）の一点鎖線Ｙ３－Ｙ４間の断面図であり、図１９（Ｃ）は、図１９（Ａ）の一点
鎖線Ｘ３－Ｘ４間の断面図である。
図１９に示すトランジスタ３９１は、導電膜３６８、導電膜３７０及び導電膜３７４が、
２層又は３層構造で構成されている。また、絶縁膜３６４が、窒化物絶縁膜３６４ａ及び
酸化物絶縁膜３６４ｂの積層構造で構成されている。その他の構成は、トランジスタ３９
０と同様であり、同様の効果を奏する。
はじめに、導電膜３６８、導電膜３７０及び導電膜３７４について説明する。
導電膜３６８は、導電膜３６８ａと、導電膜３６８ｂと、導電膜３６８ｃとが順に積層し
ており、且つ導電膜３６８ａ及び導電膜３６８ｃは導電膜３６８ｂの表面を覆っている。
すなわち、導電膜３６８ａ及び導電膜３６８ｃは、導電膜３６８ｂの保護膜として機能す
る。
導電膜３６８と同様に、導電膜３７０は、導電膜３７０ａと、導電膜３７０ｂと、導電膜
３７０ｃとが順に積層しており、且つ導電膜３７０ａ及び導電膜３７０ｃは導電膜３７０
ｂの表面を覆っている。すなわち、導電膜３７０ａ及び導電膜３７０ｃは、導電膜３７０
ｂの保護膜として機能する。
導電膜３７４は、導電膜３７４ａと、導電膜３７４ｂとが順に積層している。
導電膜３６８ａ、導電膜３７０ａ及び導電膜３７４ａとしては、導電膜３６８ｂ、導電膜
３７０ｂ、導電膜３７４ｂに含まれる金属元素が酸化物半導体膜３６６に拡散するのを防
ぐ材料を用いて形成する。導電膜３６８ａ、導電膜３７０ａ及び導電膜３７４ａとして、
チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒
化タンタル、窒化モリブデン、窒化タングステン等を用いて形成することができる。又は
、導電膜３６８ａ、導電膜３７０ａ及び導電膜３７４ａは、Ｃｕ－Ｘ合金（Ｘは、Ｍｎ、
Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）等を用いて形成することができる。
導電膜３６８ｂ、導電膜３７０ｂ及び導電膜３７４ｂとしては、低抵抗材料を用いて形成
する。導電膜３６８ｂ、導電膜３７０ｂ及び導電膜３７４ｂとして、銅、アルミニウム、
金、銀等の単体若しくは合金、又はこれを主成分とする化合物等を用いて形成することが
できる。
導電膜３６８ｃ及び導電膜３７０ｃとしては、導電膜３６８ｂ、導電膜３７０ｂに含まれ
る金属元素が不動態化された膜を用いて形成することで、導電膜３６８ｂ、導電膜３７０
ｂに含まれる金属元素が、絶縁膜３７６の形成工程において酸化物半導体膜３６６に移動
することを防ぐことができる。導電膜３６８ｃおよび導電膜３７０ｃとして、金属珪化物
、金属珪化窒化物等を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞
０）、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）等がある。
ここで、導電膜３６８ｃ及び導電膜３７０ｃの形成方法について説明する。なお、導電膜
３６８ｂ及び導電膜３７０ｂは、銅を用いて形成される。また、導電膜３６８ｃ及び導電
膜３７０ｃは、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を用いて形成される。
導電膜３６８ｂ及び導電膜３７０ｂを、水素、アンモニア、一酸化炭素等の還元性雰囲気
で発生させたプラズマに曝し、導電膜３６８ｂ及び導電膜３７０ｂの表面の酸化物を還元
する。
次に、２００℃以上４００℃以下で加熱しながら、導電膜３６８ｂ及び導電膜３７０ｂを
シランに曝す。この結果、導電膜３６８ｂ及び導電膜３７０ｂに含まれる銅が触媒として
作用し、シランがＳｉとＨ２に分解されるとともに、導電膜３６８ｂ及び導電膜３７０ｂ
の表面にＣｕＳｉｘ（ｘ＞０）が形成される。
次に、導電膜３６８ｂ及び導電膜３７０ｂを、アンモニア雰囲気又は窒素雰囲気等の窒素
を含む雰囲気で発生させたプラズマに曝すことで、導電膜３６８ｂ及び導電膜３７０ｂの
表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒素と反応し、導電膜３６
８ｃ及び導電膜３７０ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）が形成される。
なお、上記工程において、導電膜３６８ｂ及び導電膜３７０ｂをアンモニア雰囲気又は窒
素雰囲気等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４００℃
以下で加熱しながら、導電膜３６８ｂ及び導電膜３７０ｂをシランに曝すことで、導電膜
３６８ｃ及び導電膜３７０ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよ
い。
次に、窒化物絶縁膜３６４ａ及び酸化物絶縁膜３６４ｂが積層された絶縁膜３６４につい
て説明する。
例えば、窒化物絶縁膜３６４ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム等を用いて形成することができる。また、酸化物絶縁膜３６４
ｂとして、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を用いて形成すること
ができる。基板３６２側に窒化物絶縁膜３６４ａを設けることで、外部からの水素、水等
が酸化物半導体膜３６６に拡散することを防ぐことが可能である。
〈トランジスタの構成例３〉
次に、発光装置に含まれるトランジスタの別の構成について図２０及び図２１を用いて説
明する。ここでは、画素部に設けられたトランジスタ３９０の変形例としてトランジスタ
３９２及びトランジスタ３９３を用いて説明するが、駆動回路のトランジスタ３９４に、
トランジスタ３９２に含まれる酸化物半導体膜３６６の構成、又はトランジスタ３９３に
含まれる酸化物半導体膜３６６の構成を適宜適用することができる。
図２０（Ａ）乃至図２０（Ｃ）に、発光装置が有するトランジスタ３９２の上面図及び断
面図を示す。図２０（Ａ）はトランジスタ３９２の上面図であり、図２０（Ｂ）は、図２
０（Ａ）の一点鎖線Ｙ３－Ｙ４間の断面図であり、図２０（Ｃ）は、図２０（Ａ）の一点
鎖線Ｘ３－Ｘ４間の断面図である。
図２０に示すトランジスタ３９２は、酸化物半導体膜３６６が多層構造で構成されている
。具体的には、酸化物半導体膜３６６は、絶縁膜３６４と接する酸化物半導体膜３６７ａ
と、酸化物半導体膜３６７ａに接する酸化物半導体膜３６７ｂと、酸化物半導体膜３６７
ｂ、導電膜３６８、導電膜３７０、絶縁膜３７２及び絶縁膜３７６と接する酸化物半導体
膜３６７ｃとを有する。その他の構成は、トランジスタ３９０と同様であり、同様の効果
を奏する。
酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃは、代表
的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｍｇ、Ａ
ｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される
。
また、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃは、代表的には、Ｉｎ－Ｇａ
酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍｇ酸化物、Ｚｎ－Ｍｇ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化
物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、
且つ酸化物半導体膜３６７ｂよりも伝導帯下端のエネルギーが真空準位に近く、代表的に
は、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃの伝導帯下端のエネルギーと、
酸化物半導体膜３６７ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０
７ｅＶ以上、０．１ｅＶ以上、又は０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．
５ｅＶ以下、又は０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を
電子親和力ともいう。
酸化物半導体膜３６７ｂがＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜３６７ｂを成膜するために
用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１と
すると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１
は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１
を１以上６以下とすることで、酸化物半導体膜３６７ｂとしてＣＡＡＣ－ＯＳ膜が形成さ
れやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：
Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２
等がある。
酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃがＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｍ
ｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体
膜３６７ａ及び酸化物半導体膜３６７ｃを成膜するために用いるターゲットにおいて、金
属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ
１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ま
しい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜３６７ａ及び酸化
物半導体膜３６７ｃとしてＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲットの金属元
素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３
：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１
：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ
＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：
Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：
Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
なお、酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃの
原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のも
のを用いればよい。
また、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃは同じ組成でもよい。例えば
、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３
：２、１：３：４、１：４：５、１：４：６、１：４：７、又は１：４：８の原子数比の
Ｉｎ－Ｇａ－Ｚｎ酸化物を用いてもよい。
又は、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃは異なった組成でもよい。例
えば、酸化物半導体膜３６７ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ－
Ｇａ－Ｚｎ酸化物を用い、酸化物半導体膜３６７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４
又は１：４：５の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いてもよい。
酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃの厚さは、３ｎｍ以上１００ｎｍ以
下、又は３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜３６７ｂの厚さは、３ｎｍ以上
２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。
なお、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃはそれぞれ酸化物半導体膜３
６７ｂより厚さを薄くすることで、トランジスタのしきい値電圧の変動量を低減すること
が可能である。
酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃそれぞれ
の界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
酸化物半導体膜３６７ｂと比較して酸素欠損の生じにくい酸化物半導体膜３６７ａ及び酸
化物半導体膜３６７ｃをそれぞれ酸化物半導体膜３６７ｂの上面及び下面に接して設ける
ことで、酸化物半導体膜３６７ｂにおける酸素欠損を低減することができる。また、酸化
物半導体膜３６７ｂは、酸化物半導体膜３６７ｂを構成する金属元素の一以上を有する酸
化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃと接するため、酸化物半導体膜３６７
ａと酸化物半導体膜３６７ｂとの界面、酸化物半導体膜３６７ｂと酸化物半導体膜３６７
ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜３６７ｂに含
まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜３６７ａを設けることにより、トランジスタの閾値電圧などの電気
特性のばらつきを低減することができる。
また、酸化物半導体膜３６７ｂを構成する金属元素を一種以上含む酸化物半導体膜３６７
ｃが酸化物半導体膜３６７ｂに接して設けられるため、酸化物半導体膜３６７ｂと酸化物
半導体膜３６７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果
移動度を高くすることができる。
また、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃは、絶縁膜３６４及び絶縁膜
３７２の構成元素が酸化物半導体膜３６７ｂへ混入して、不純物による準位が形成される
ことを抑制するためのバリア膜としても機能する。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性のば
らつきが低減されたトランジスタである。
図２０と異なる構造のトランジスタを図２１に示す。
図２１（Ａ）乃至図２１（Ｃ）に、発光装置が有するトランジスタ３９３の上面図及び断
面図を示す。図２１（Ａ）はトランジスタ３９３の上面図であり、図２１（Ｂ）は、図２
１（Ａ）の一点鎖線Ｙ３－Ｙ４間の断面図であり、図２１（Ｃ）は、図２１（Ａ）の一点
鎖線Ｘ３－Ｘ４間の断面図である。なお、図２１（Ａ）では、明瞭化のため、基板３６２
、絶縁膜３６４、絶縁膜３７２、絶縁膜３７６などを省略している。また、図２１（Ｂ）
は、トランジスタ３９３のチャネル幅方向の断面図である。また、図２１（Ｃ）は、トラ
ンジスタ３９３のチャネル長方向の断面図である。
図２１に示すトランジスタ３９３のように、酸化物半導体膜３６６が、絶縁膜３６４と接
する酸化物半導体膜３６７ｂと、酸化物半導体膜３６７ｂ及び絶縁膜３７２と接する酸化
物半導体膜３６７ｃの積層構造であってもよい。
〈バンド構造〉
ここで、図２０及び図２１に示すトランジスタのバンド構造について説明する。なお、図
２２（Ａ）は、図２０に示すトランジスタ３９２のバンド構造であり、理解を容易にする
ため、絶縁膜３６４、酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ、酸化物半導体
膜３６７ｃ及び絶縁膜３７２の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図２２（
Ｂ）は、図２１に示すトランジスタ３９３のバンド構造であり、理解を容易にするため、
絶縁膜３６４、酸化物半導体膜３６７ｂ、酸化物半導体膜３６７ｃ及び絶縁膜３７２の伝
導帯下端のエネルギー（Ｅｃ）を示す。
図２２（Ａ）に示すように、酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化
物半導体膜３６７ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸
化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃを構成する
元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって
、酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃは組成
が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接
合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（
Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面
に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリア
の流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化
物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面
でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図２２（Ａ）では、酸化物半導体膜３６７ａと酸化物半導体膜３６７ｃのＥｃが同
様である場合について示したが、それぞれが異なっていてもよい。
図２２（Ａ）より、酸化物半導体膜３６７ｂがウェル（井戸）となり、トランジスタ３９
２において、チャネルが酸化物半導体膜３６７ｂに形成されることがわかる。なお、酸化
物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃは伝導帯下端
のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネル
ということもできる。
また、図２２（Ｂ）に示すように、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃ
において、伝導帯下端のエネルギーが連続的に変化してもよい。
図２２（Ｂ）より、酸化物半導体膜３６７ｂがウェル（井戸）となり、トランジスタ３９
３において、チャネルが酸化物半導体膜３６７ｂに形成されることがわかる。
図２０に示すトランジスタ３９２は、酸化物半導体膜３６７ｂを構成する金属元素を一種
以上含んでいる酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃを有しているため、
酸化物半導体膜３６７ａと酸化物半導体膜３６７ｂとの界面、及び酸化物半導体膜３６７
ｃと酸化物半導体膜３６７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半
導体膜３６７ａ及び酸化物半導体膜３６７ｃを設けることにより、トランジスタのしきい
値電圧などの電気特性のばらつきや変動を低減することができる。
図２１に示すトランジスタ３９３は、酸化物半導体膜３６７ｂを構成する金属元素を一種
以上含んでいる酸化物半導体膜３６７ｃを有しているため、酸化物半導体膜３６７ｃと酸
化物半導体膜３６７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜
３６７ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや
変動を低減することができる。
〈トランジスタの構成例４〉
次に、発光装置に含まれるトランジスタの別の構成について、図２３及び図２４を用いて
説明する。
図２３（Ａ）乃至図２３（Ｃ）に、発光装置が有するトランジスタ１５０の上面図及び断
面図を示す。図２３（Ａ）はトランジスタ１５０の上面図であり、図２３（Ｂ）は、図２
３（Ａ）の一点鎖線Ｙ３－Ｙ４間の断面図であり、図２３（Ｃ）は、図２３（Ａ）の一点
鎖線Ｘ３－Ｘ４間の断面図である。
図２３に示すトランジスタ１５０は、基板１０２上に形成された絶縁膜１０４上の酸化物
半導体膜１０６と、酸化物半導体膜１０６に接する絶縁膜１０８と、絶縁膜１０８の開口
部１４０ａの一部において酸化物半導体膜１０６と接する導電膜１１０と、絶縁膜１０８
の開口部１４０ｂの一部において酸化物半導体膜１０６と接する導電膜１１２と、絶縁膜
１０８を介して酸化物半導体膜１０６と重なる導電膜１１４とを有する。なお、トランジ
スタ１５０上に絶縁膜１１６及び絶縁膜１１８が設けられてもよい。
酸化物半導体膜１０６において、導電膜１１０、導電膜１１２及び導電膜１１４と重なら
ない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不
純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フ
ッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例
としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結
合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加される
と、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素か
ら酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャ
リア密度が増加し、導電性が高くなる。
ここで、酸化物半導体膜１０６の部分拡大図を図２４に示す。図２４に示すように、酸化
物半導体膜１０６は、導電膜１１０及び導電膜１１２と接する領域１０６ａと、絶縁膜１
１６と接する領域１０６ｂと、絶縁膜１０８と重なる領域１０６ｃ及び領域１０６ｄとを
有する。
領域１０６ａは、図１８に示した領域３６６ａと同様に、導電性が高く、ソース領域及び
ドレイン領域として機能する。
領域１０６ｂ及び領域１０６ｃは、低抵抗領域として機能する。領域１０６ｂ及び領域１
０６ｃには不純物元素が含まれる。なお、領域１０６ｂの方が領域１０６ｃより不純物元
素濃度が高い。また、導電膜１１４の側面がテーパ形状を有する場合、領域１０６ｃの一
部が、導電膜１１４と重なってもよい。
不純物元素が希ガス元素であって、酸化物半導体膜１０６がスパッタリング法で形成され
る場合、領域１０６ａ乃至領域１０６ｄはそれぞれ希ガス元素を含み、且つ領域１０６ａ
及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が希ガス元素の濃度が
高い。これは、酸化物半導体膜１０６がスパッタリング法で形成される場合、スパッタリ
ングガスとして希ガス元素を用いるため、酸化物半導体膜１０６に希ガス元素が含まれる
こと、並びに領域１０６ｂ及び領域１０６ｃにおいて、酸素欠損を形成するために、意図
的に希ガス元素が添加されることが原因である。なお、領域１０６ｂ及び領域１０６ｃに
おいて、領域１０６ａ及び領域１０６ｄと異なる希ガス元素が添加されていてもよい。
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、塩
素の場合、領域１０６ｂ及び領域１０６ｃにのみ不純物元素を有する。このため、領域１
０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が不純物元素の
濃度が高い。なお、領域１０６ｂ及び領域１０６ｃにおいて、ＳＩＭＳにより得られる不
純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ
３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下
、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とする
ことができる。
不純物元素が、水素の場合、領域１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及
び領域１０６ｃの方が不純物元素の濃度が高い。なお、領域１０６ｂ及び領域１０６ｃに
おいて、ＳＩＭＳにより得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、
又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上と
することができる。
領域１０６ｂ及び領域１０６ｃは不純物元素を有するため、酸素欠損が増加し、キャリア
密度が増加する。この結果、領域１０６ｂ及び領域１０６ｃは、導電性が高くなり、低抵
抗領域として機能する。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リ
ン、又は塩素の一以上と、希ガス元素の一以上の場合であってもよい。この場合、領域１
０６ｂ及び領域１０６ｃにおいて、希ガス元素により形成された酸素欠損と、且つ該領域
に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は
塩素の一以上との相互作用により、領域１０６ｂ及び領域１０６ｃは、導電性がさらに高
まる場合がある。
領域１０６ｄは、チャネルとして機能する。
絶縁膜１０８において、酸化物半導体膜１０６及び導電膜１１４と重なる領域は、ゲート
絶縁膜として機能する。また、絶縁膜１０８において、酸化物半導体膜１０６と導電膜１
１０及び導電膜１１２とが重なる領域は、層間絶縁膜として機能する。
導電膜１１０及び導電膜１１２は、ソース電極及びドレイン電極として機能する。また、
導電膜１１４は、ゲート電極として機能する。
本実施の形態に示すトランジスタ１５０は、その作製工程において、ゲート電極として機
能する導電膜１１４と、ソース電極及びドレイン電極として機能する導電膜１１０及び導
電膜１１２が同時に形成される。このため、トランジスタ１５０において、導電膜１１４
と、導電膜１１０及び導電膜１１２とが重ならず、導電膜１１４と、導電膜１１０及び導
電膜１１２との間の寄生容量を低減することが可能である。この結果、基板１０２として
大面積基板を用いた場合、導電膜１１０、導電膜１１２及び導電膜１１４における信号遅
延を低減することが可能である。
また、トランジスタ１５０において、導電膜１１０、導電膜１１２及び導電膜１１４をマ
スクとして、不純物元素が酸化物半導体膜１０６に添加される。すなわち、セルフアライ
ンで低抵抗領域を形成することができる。
基板１０２としては、図１７に示す基板３６２を適宜用いることができる。
絶縁膜１０４としては、図１７に示す絶縁膜３６４を適宜用いることができる。
酸化物半導体膜１０６は、図１７に示す酸化物半導体膜２６６及び酸化物半導体膜３６６
を適宜用いることができる。
絶縁膜１０８は、図１７に示す絶縁膜２７２及び絶縁膜３７２を適宜用いることができる
。
導電膜１１０、導電膜１１２及び導電膜１１４は同時に形成されるため、同じ材料及び同
じ積層構造を有する。
導電膜１１０、１１２、１１４は、図１７に示す、導電膜３６８、３７０、３７４、２６
８、２７０、２６１、２７４を適宜用いることができる。
絶縁膜１１６は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜１０６との界面特性を向上させるため、絶縁膜１１６において
少なくとも酸化物半導体膜１０６と接する領域は酸化物絶縁膜で形成することが好ましい
。また、絶縁膜１１６として加熱により酸素を放出する酸化物絶縁膜を用いることで、加
熱処理により絶縁膜１１６に含まれる酸素を、酸化物半導体膜１０６に移動させることが
可能である。
絶縁膜１１６として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ－Ｚｎ酸化物など
を用いればよく、単層又は積層で設けることができる。
絶縁膜１１８は、外部からの水素、水等のバリア膜として機能する膜であることが好まし
い。絶縁膜１１８として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムな
どを用いればよく、単層又は積層で設けることができる。
絶縁膜１１６及び絶縁膜１１８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１
００ｎｍ以上４００ｎｍ以下とすることができる。
なお、図１７に示すトランジスタ３９４と同様に、トランジスタ１５０は、絶縁膜１０４
の下に、酸化物半導体膜１０６と重なるように導電膜を設けて、デュアルゲート構造にす
ることができる。
〈トランジスタの構成例５〉
次に、発光装置に含まれるトランジスタの別の構成について、図２５及び図２６を用いて
説明する。
図２５（Ａ）乃至図２５（Ｃ）に、発光装置が有するトランジスタ４５０の上面図及び断
面図を示す。図２５（Ａ）はトランジスタ４５０の上面図であり、図２５（Ｂ）は、図２
５（Ａ）の一点鎖線Ｙ３－Ｙ４間の断面図であり、図２５（Ｃ）は、図２５（Ａ）の一点
鎖線Ｘ３－Ｘ４間の断面図である。
図２５に示すトランジスタ４５０は、基板４０２上に形成された絶縁膜４０４上の酸化物
半導体膜４０６と、酸化物半導体膜４０６と接する絶縁膜４０８と、絶縁膜４０８を介し
て酸化物半導体膜４０６と重なる導電膜４１４と、酸化物半導体膜４０６に接する絶縁膜
４１８と、絶縁膜４１８上に形成された絶縁膜４１６と、絶縁膜４１８及び絶縁膜４１６
の開口部４４０ａにおいて酸化物半導体膜４０６と接する導電膜４１０と、絶縁膜４１８
及び絶縁膜４１６の開口部４４０ｂにおいて酸化物半導体膜４０６と接する導電膜４１２
を有する。
トランジスタ４５０において、導電膜４１４はゲート電極として機能する。また、導電膜
４１０及び導電膜４１２は、ソース電極及びドレイン電極として機能する。
酸化物半導体膜４０６において、導電膜４１０、導電膜４１２及び導電膜４１４と重なら
ない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不
純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フ
ッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例
としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結
合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加される
と、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素か
ら酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャ
リア密度が増加し、導電性が高くなる。
ここで、酸化物半導体膜４０６の部分拡大図を図２６（Ａ）に示す。図２６（Ａ）に示す
ように、酸化物半導体膜４０６は、導電膜４１０、導電膜４１２または絶縁膜４１８と接
する領域４０６ｂと、絶縁膜４０８と接する領域４０６ｄとを有する。なお、導電膜４１
４の側面がテーパ形状を有する場合、導電膜４１４のテーパ部と重なる領域４０６ｃを有
してもよい。
領域４０６ｂは、低抵抗領域として機能する。領域４０６ｂには不純物元素として少なく
とも希ガス元素及び水素が含まれる。なお、導電膜４１４の側面がテーパ形状を有する場
合、不純物元素は導電膜４１４のテーパ部を通過して領域４０６ｃに添加されるため、領
域４０６ｃは、領域４０６ｂと比較して不純物元素の一例である希ガス元素の濃度が低い
が、不純物元素が含まれる。領域４０６ｃを有することで、トランジスタのソース－ドレ
イン耐圧を高めることができる。
酸化物半導体膜４０６がスパッタリング法で形成される場合、領域４０６ｂ乃至領域４０
６ｄはそれぞれ希ガス元素を含み、且つ領域４０６ｄと比較して、領域４０６ｂ及び領域
４０６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜４０６がスパッタリン
グ法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導
体膜４０６に希ガス元素が含まれること、並びに領域４０６ｂ及び領域４０６ｃにおいて
、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお
、領域４０６ｂ及び領域４０６ｃにおいて、領域４０６ｄと異なる希ガス元素が添加され
ていてもよい。
また、領域４０６ｂは絶縁膜４１８と接するため、領域４０６ｄと比較して、領域４０６
ｂの方が水素の濃度が高い。また、領域４０６ｂから領域４０６ｃに水素が拡散する場合
、領域４０６ｃは、領域４０６ｄと比較して水素濃度が高い。但し、領域４０６ｃより領
域４０６ｂの方が、水素濃度が高い。
領域４０６ｂ及び領域４０６ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は
、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又
は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域４０６ｄの二次
イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又
は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又
は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又
は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン
、又は塩素が酸化物半導体膜４０６に添加される場合、領域４０６ｂ及び領域４０６ｃに
のみ不純物元素を有する。このため、領域４０６ｄと比較して、領域４０６ｂ及び領域４
０６ｃの方が不純物元素の濃度が高い。なお、領域４０６ｂ及び領域４０６ｃにおいて、
二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃ
ｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以
上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×
１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域４０６ｄと比較して、領域４０６ｂ及び領域４０６ｃは、水素濃度が高く、且つ希ガ
ス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として
機能する。代表的には、領域４０６ｂ及び領域４０６ｃの抵抗率として、１×１０－３Ω
ｃｍ以上１×１０４Ωｃｍ未満、又は１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満と
することができる。
なお、領域４０６ｂ及び領域４０６ｃにおいて、水素の量は酸素欠損の量と同じ又は少な
いと、水素が酸素欠損に捕獲されやすく、チャネルである領域４０６ｄに拡散しにくい。
この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域４０６ｄは、チャネルとして機能する。
また、導電膜４１４をマスクとして酸化物半導体膜４０６に不純物元素を添加した後、導
電膜４１４それぞれの上面形状における面積を縮小してもよい（図２６（Ｂ）参照）。よ
り具体的には、酸化物半導体膜４０６に不純物元素を添加した後、導電膜４１４上のマス
ク（例えば、フォトレジストなど）に対してスリミング処理を行う。次に、該マスクを用
いて導電膜４１４および絶縁膜４０８をエッチングする。上記工程によって、図２６（Ｂ
）に示す導電膜４１４ａおよび絶縁膜４０８ａを形成することができる。スリミング処理
としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
この結果、酸化物半導体膜４０６において、領域４０６ｃ及びチャネルである領域４０６
ｄの間に、オフセット領域４０６ｅが形成される。なお、チャネル長方向におけるオフセ
ット領域４０６ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低
下を低減することが可能である。
図２５に示す基板４０２としては、図１７に示す基板３６２を適宜用いることができる。
図２５に示す絶縁膜４０４としては、図１７に示す絶縁膜３６４を適宜用いることができ
る。
図２５に示す酸化物半導体膜４０６は、図１７に示す酸化物半導体膜２６６及び酸化物半
導体膜３６６を適宜用いることができる。
図２５に示す絶縁膜４０８は、図１７に示す絶縁膜２７２及び絶縁膜３７２を適宜用いる
ことができる。
図２５に示す導電膜４１０、４１２、４１４は、図１７に示す、導電膜３６８、３７０、
３７４、２６８、２７０、２６１、２７４を適宜用いることができる。
図２５に示す絶縁膜４１６は、図２３に示す絶縁膜１１６を適宜用いることができる。
図２５に示す絶縁膜４１８は、図１７に示す絶縁膜３７６を適宜用いることができる。
絶縁膜４１６及び絶縁膜４１８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１
００ｎｍ以上４００ｎｍ以下とすることができる。
トランジスタ４５０は、導電膜４１４と、導電膜４１０及び導電膜４１２とが重ならず、
導電膜４１４と、導電膜４１０及び導電膜４１２との間の寄生容量を低減することが可能
である。この結果、基板４０２として大面積基板を用いた場合、導電膜４１０、導電膜４
１２及び導電膜４１４における信号遅延を低減することが可能である。
また、トランジスタ４５０において、導電膜４１４をマスクとして、不純物元素が酸化物
半導体膜４０６に添加される。すなわち、セルフアラインで低抵抗領域を形成することが
できる。
なお、図１７に示すトランジスタ３９４と同様に、トランジスタ４５０は、絶縁膜４０４
の下に、酸化物半導体膜４０６と重なるように導電膜を設けて、デュアルゲート構造にす
ることができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態３）
本実施の形態では、本発明の一態様である発光装置の画素部および駆動回路に用いられる
トランジスタの変形例について、図２７乃至図２９を用いて説明する。図２７に示すトラ
ンジスタは、基板８２１上の絶縁膜８２４上に形成された酸化物半導体膜８２８と、酸化
物半導体膜８２８に接する絶縁膜８３７と、絶縁膜８３７と接し且つ酸化物半導体膜８２
８と重畳する導電膜８４０と、を有する。なお、絶縁膜８３７は、ゲート絶縁膜としての
機能を有する。また、導電膜８４０は、ゲート電極としての機能を有する
また、酸化物半導体膜８２８に接する絶縁膜８４６、及び絶縁膜８４６に接する絶縁膜８
４７が、トランジスタに設けられている。また、絶縁膜８４６及び絶縁膜８４７の開口部
において、酸化物半導体膜８２８と接する導電膜８５６、８５７が、トランジスタに設け
られている。なお、導電膜８５６、８５７は、ソース電極及びドレイン電極としての機能
を有する。また、絶縁膜８４７及び導電膜８５６、８５７と接する絶縁膜８６２が設けら
れている。
なお、本実施の形態に示すトランジスタの構成、並び該構成に接する導電膜及び絶縁膜は
、先の実施の形態に示すトランジスタの構成、並びに該構成に接する導電膜及び絶縁膜を
適宜用いることができる。
図２７（Ａ）に示すトランジスタにおいて、酸化物半導体膜８２８は、導電膜８４０と重
なる領域に形成される領域８２８ａと、領域８２８ａを挟み、且つ不純物元素を含む領域
８２８ｂ、８２８ｃとを有する。また、導電膜８５６、８５７は、領域８２８ｂ、８２８
ｃと接する。領域８２８ａはチャネル領域として機能する。領域８２８ｂ、８２８ｃは、
領域８２８ａと比較して、抵抗率が低く、低抵抗領域ということができる。また、領域８
２８ｂ、８２８ｃは、ソース領域及びドレイン領域として機能する。
または、図２７（Ｂ）に示すトランジスタのように、酸化物半導体膜８２８において、導
電膜８５６、８５７と接する領域８２８ｄ、８２８ｅに、不純物元素が添加されていなく
ともよい。この場合、導電膜８５６、８５７と接する領域８２８ｄ、８２８ｅと領域８２
８ａとの間に、不純物元素を有する領域８２８ｂ、８２８ｃを有する。なお、領域８２８
ｄ、８２８ｅは、導電膜８５６、８５７に電圧が印加されると導電性を有するため、ソー
ス領域及びドレイン領域としての機能を有する。
なお、図２７（Ｂ）に示すトランジスタは、導電膜８５６、８５７を形成した後、導電膜
８４０及び導電膜８５６、８５７をマスクとして、不純物元素を酸化物半導体膜に添加す
ることで、形成できる。
導電膜８４０において、導電膜８４０の端部がテーパ形状であってもよい。即ち、絶縁膜
８３７及び導電膜８４０が接する面と、導電膜８４０の側面となす角度θ１が、９０°未
満、または１０°以上８５°以下、または１５°以上８５°以下、または３０°以上８５
°以下、または４５°以上８５°以下、または６０°以上８５°以下であってもよい。角
度θ１を、９０°未満、または１０°以上８５°以下、または１５°以上８５°以下、ま
たは３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下
とすることで、絶縁膜８３７及び導電膜８４０の側面における絶縁膜８４６の被覆性を高
めることが可能である。
次に、領域８２８ｂ、８２８ｃの変形例について説明する。なお、図２７（Ｃ）乃至図２
７（Ｆ）は、図２７（Ａ）に示す酸化物半導体膜８２８の近傍の拡大図である。ここでは
、チャネル長Ｌは、一対の不純物元素を含む領域の間隔である。
図２７（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａ及び領域
８２８ｂ、８２８ｃの境界が、絶縁膜８３７を介して、導電膜８４０の端部と、一致また
は略一致している。即ち、上面形状において、領域８２８ａ及び領域８２８ｂ、８２８ｃ
の境界が、導電膜８４０の端部と、一致または該略一致している。
または、図２７（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０と重ならない領域を有する。該領域はオフセット領域としての機能を有
する。チャネル長方向におけるオフセット領域の長さをＬｏｆｆと示す。なお、オフセッ
ト領域が複数ある場合は、一つのオフセット領域の長さをＬｏｆｆという。Ｌｏｆｆは、
チャネル長Ｌに含まれる。また、Ｌｏｆｆは、チャネル長Ｌの２０％未満、または１０％
未満、または５％未満、または２％未満である。
または、図２７（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、絶縁膜８３７を介して、導電膜８４０と重なる領域を有する。該領域はオ
ーバーラップ領域としての機能を有する。チャネル長方向におけるオーバーラップ領域の
長さをＬｏｖと示す。Ｌｏｖは、チャネル長Ｌの２０％未満、または１０％未満、または
５％未満、または２％未満である。
または、図２７（Ｆ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃
度が低く、抵抗率が高い。ここでは、領域８２８ｆ、８２８ｇは、絶縁膜８３７と重なる
が、絶縁膜８３７及び導電膜８４０と重なってもよい。
なお、図２７（Ｃ）乃至図２７（Ｆ）においては、図２７（Ａ）に示すトランジスタの説
明をしたが、図２７（Ｂ）に示すトランジスタにおいても、図２７（Ｃ）乃至図２７（Ｆ
）の構造を適宜適用することができる。
図２８（Ａ）に示すトランジスタは、絶縁膜８３７の端部が、導電膜８４０の端部より外
側に位置する。即ち、絶縁膜８３７が、導電膜８４０から迫り出した形状を有する。領域
８２８ａから絶縁膜８４６を遠ざけることが可能であるため、絶縁膜８４６に含まれる窒
素、水素等が、チャネル領域として機能する領域８２８ａに入り込むのを抑制することが
できる。
図２８（Ｂ）に示すトランジスタは、絶縁膜８３７及び導電膜８４０がテーパ形状であり
、且つそれぞれのテーパ部の角度が異なる。即ち、絶縁膜８３７及び導電膜８４０が接す
る面と、導電膜８４０の側面のなす角度θ１と、酸化物半導体膜８２８及び絶縁膜８３７
が接する面と、絶縁膜８３７の側面のなす角度θ２との角度が異なる。角度θ２は、９０
°未満、または３０°以上８５°以下、または４５°以上７０°以下であってもよい。例
えば、角度θ２が角度θ１より小さいと、絶縁膜８４６の被覆性が高まる。また、角度θ
２が角度θ１より大きいと、トランジスタの微細化が可能である。
次に、領域８２８ｂ、８２８ｃの変形例について、図２８（Ｃ）乃至図２８（Ｆ）を用い
て説明する。なお、図２８（Ｃ）乃至図２８（Ｆ）は、図２８（Ａ）に示す酸化物半導体
膜８２８の近傍の拡大図である。
図２８（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａ及び領域
８２８ｂ、８２８ｃの境界が、導電膜８４０の端部と、絶縁膜８３７を介して、一致また
は該略一致している。即ち、上面形状において、領域８２８ａ及び領域８２８ｂ、８２８
ｃの境界が、導電膜８４０の端部と、一致若しくは略一致している。
または、図２８（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０と重ならない領域を有する。該領域はオフセット領域としての機能を有
する。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が、絶縁膜８３７の端部
と、一致または略一致しており、導電膜８４０と重ならない。
または、図２８（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、絶縁膜８３７を介して、導電膜８４０と重なる領域を有する。該領域をオ
ーバーラップ領域という。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が、
導電膜８４０と重なる。
または、図２８（Ｆ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃
度が低く、抵抗率が高い。ここでは、領域８２８ｆ、８２８ｇは、絶縁膜８３７と重なる
が、絶縁膜８３７及び導電膜８４０と重なってもよい。
なお、図２８（Ｃ）乃至図２８（Ｆ）においては、図２８（Ａ）に示すトランジスタの説
明をしたが、図２８（Ｂ）に示すトランジスタにおいても、図２８（Ｃ）乃至図２８（Ｆ
）の構造を適宜適用することが可能である。
図２９（Ａ）に示すトランジスタは、導電膜８４０が積層構造であり、絶縁膜８３７と接
する導電膜８４０ａ、及び導電膜８４０ａに接する導電膜８４０ｂを有する。また、導電
膜８４０ａの端部は、導電膜８４０ｂの端部より外側に位置する。即ち、導電膜８４０ａ
が、導電膜８４０ｂから迫り出した形状を有する。
次に、領域８２８ｂ、８２８ｃの変形例について説明する。なお、図２９（Ｂ）乃至図２
９（Ｅ）は、図２９（Ａ）に示す酸化物半導体膜８２８の近傍の拡大図である。
図２９（Ｂ）に示すように、チャネル長方向の断面形状において、領域８２８ａ及び領域
８２８ｂ、８２８ｃの境界が、導電膜８４０に含まれる導電膜８４０ａの端部と、絶縁膜
８３７を介して、一致または略一致している。即ち、上面形状において、領域８２８ａ及
び領域８２８ｂ、８２８ｃの境界が、導電膜８４０の端部と、一致または略一致している
。
または、図２９（Ｃ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
が、導電膜８４０と重ならない領域を有する。該領域はオフセット領域としての機能を有
する。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が、導電膜８４０ａと重
ならない。
または、図２９（Ｄ）に示すように、チャネル長方向の断面形状において、領域８２８ｂ
、８２８ｃが、導電膜８４０、ここでは導電膜８４０ａと重なる領域を有する。該領域を
オーバーラップ領域という。即ち、上面形状において、領域８２８ｂ、８２８ｃの端部が
、導電膜８４０ａと重なる。
または、図２９（Ｅ）に示すように、チャネル長方向の断面形状において、領域８２８ａ
と領域８２８ｂの間に領域８２８ｆを有し、領域８２８ａと領域８２８ｃの間に領域８２
８ｇを有する。不純物元素は、導電膜８４０ａを通過して領域８２８ｆ、８２８ｇに添加
されるため、領域８２８ｆ、８２８ｇは、領域８２８ｂ、８２８ｃより不純物元素の濃度
が低く、抵抗率が高い。なお、ここでは、領域８２８ｆ、８２８ｇは、導電膜８４０ａ又
は導電膜８４０ｂと重なってもよい。
なお、絶縁膜８３７の端部が、導電膜８４０ａの端部より外側に位置してもよい。
または、絶縁膜８３７の側面は湾曲してしてもよい。
または、絶縁膜８３７がテーパ形状であってもよい。即ち、酸化物半導体膜８２８及び絶
縁膜８３７が接する面と、絶縁膜８３７の側面のなす角度が９０°未満、好ましくは３０
°以上９０°未満であってもよい。
図２９に示すように、酸化物半導体膜８２８が、領域８２８ｂ、８２８ｃより、不純物元
素の濃度が低く、抵抗率が高い領域８２８ｆ、８２８ｇを有することで、ドレイン領域の
電界緩和が可能である。そのため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動などの劣化を低減することが可能である。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態４）
本実施の形態では、本発明の一態様である発光装置の画素の上面図および断面図の一例に
ついて説明する。
〈画素のレイアウト〉
図３０に、図１に示した画素１１の上面図を、一例として示す。なお、図３０では、画素
１１のレイアウトを明確にするために、各種の絶縁膜と、画素電極と、発光素子５４とを
省略している。
なお、図３０に示したトランジスタ５５、トランジスタ５６およびトランジスタ５７の構
成は、図２５に示すトランジスタ４５０を想定している。
トランジスタ５６は、ゲートとしての機能を有する導電膜１００３と、半導体膜１００４
と、半導体膜１００４に電気的に接続され、ソースまたはドレインとしての機能を有する
導電膜１００５及び導電膜１００６とを有する。導電膜１００３は配線ＧＬとしての機能
を有する。導電膜１００５は、コンタクトホールを介して、配線ＳＬとしての機能を有す
る導電膜１００１と、電気的に接続されている。
トランジスタ５７は、ゲートとしての機能を有する導電膜１００３と、半導体膜１００７
と、半導体膜１００７に電気的に接続され、ソースまたはドレインとしての機能を有する
導電膜１００８及び導電膜１００９とを有する。導電膜１００８は、コンタクトホールを
介して、配線ＭＬとしての機能を有する導電膜１００２と、電気的に接続されている。
トランジスタ５５は、ゲートとしての機能を有する導電膜１０１０と、半導体膜１００７
と、半導体膜１００７に電気的に接続され、ソースまたはドレインとしての機能を有する
導電膜１００９及び導電膜１０１１とを有する。導電膜１０１１は、配線ＶＬとしての機
能を有する。
容量素子５８は、第１の電極として機能する半導体膜１００７と、第２の電極として機能
する導電膜１０１０と、半導体膜１００７と導電膜１０１０との間に設けられた絶縁膜（
図示せず）とを有する。半導体膜１００７は、電極として機能できるように十分に低抵抗
化されていることが好ましい。
また、導電膜１００９は、導電膜１０１２を介して、画素電極として機能する導電膜１０
１３（図示せず）に電気的に接続されている。導電膜１０１３は、発光素子５４のアノー
ドまたはカソードとしての機能も有する。
なお、導電膜１０１３には、金属、合金、電気伝導性化合物、およびこれらの混合物など
を用いることができる。具体的には、酸化インジウム－酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム－酸化スズ、
酸化インジウム－酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン
及び酸化亜鉛を含有した酸化インジウム、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）
、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（
Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表の第１族ま
たは第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金
属、およびカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、マグネ
シウム（Ｍｇ）およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピウム（Ｅｕ）
、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金、その他、グラフェン
等を用いることができる。そして、上記材料を適宜選択し、その膜厚を最適な値に設定す
ることで、トップエミッション構造、ボトムエミッション構造、またはデュアルエミッシ
ョン構造を作り分けることが可能となる。
また、本発明の一態様では、発光装置が、白色などの単色の光を発する発光素子と、カラ
ーフィルタを組み合わせることで、フルカラー画像の表示を行うカラーフィルタ方式を採
用していても良い。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。
塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。
また、トップエミッション構造の場合、発光素子から発せられる光を、配線、トランジス
タ、容量素子などの各種素子によって遮られることがないため、ボトムエミッション構造
に比べて、画素からの光の取り出し効率を高めることができる。よって、トップエミッシ
ョン構造は、発光素子に供給する電流値を低く抑えても、高い輝度を得ることができるた
め、発光素子の長寿命化に有利である。
また、本発明の一態様では、発光装置が、ＥＬ層から発せられる光を発光素子内で共振さ
せる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビテ
ィ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることがで
きるので、画素部の輝度と色純度を向上させることができる。
〈発光装置の断面構造〉
図３１に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお
、図３１では、図２及び図３０に示す画素１１が有する、トランジスタ５６、容量素子５
８、及び発光素子５４の、断面構造を例示している。
具体的に、図３１に示す発光装置は、基板１０００上に絶縁膜１０１６と、絶縁膜１０１
６上にトランジスタ５６と、容量素子５８とを有する。トランジスタ５６は、半導体膜１
００４と、半導体膜１００４上の絶縁膜１０１５と、絶縁膜１０１５を間に挟んで半導体
膜１００４と重なり、ゲートとして機能する導電膜１００３と、半導体膜１００４と接し
、絶縁膜１０１７および絶縁膜１０１８の開口部に設けられた導電膜１００５と、同じく
半導体膜１００４と接し、絶縁膜１０１７および絶縁膜１０１８の開口部に設けられた導
電膜１００６とを有する。なお、導電膜１００５および導電膜１００６は、トランジスタ
５６のソースおよびドレインとして機能する。
容量素子５８は、電極として機能する半導体膜１００７と、半導体膜１００７上の絶縁膜
１０１５と、絶縁膜１０１５を間に挟んで半導体膜１００７と重なり、なおかつ電極とし
て機能する導電膜１０１０とを有する。
絶縁膜１０１５としては、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム
、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。な
お、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多
い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指
す。
半導体膜１００４として酸化物半導体を用いる場合、絶縁膜１０１６は、半導体膜１００
４に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜１０
１６に用いることで、絶縁膜１０１６に含まれる酸素を半導体膜１００４に移動させるこ
とが可能であり、半導体膜１００４の酸素欠損量を低減することができる。絶縁膜１０１
６に含まれる酸素の半導体膜１００４への移動は、半導体膜１００４を形成した後に、加
熱処理を行うことで効率的に行うことができる。
半導体膜１００４、導電膜１００３および導電膜１０１０上には、絶縁膜１０１７が設け
られ、絶縁膜１０１７上には絶縁膜１０１８が設けられ、絶縁膜１０１８上には、導電膜
１００５、導電膜１００６、導電膜１００９および絶縁膜１０１９が設けられている。絶
縁膜１０１９上には導電膜１００１および導電膜１０１２が設けられ、導電膜１００１は
絶縁膜１０１９の開口部において、導電膜１００５と電気的に接続され、導電膜１０１２
は絶縁膜１０１９の開口部において、導電膜１００９と電気的に接続されている。
半導体膜１００４として酸化物半導体を用いる場合、絶縁膜１０１７は、酸素、水素、水
、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有することが好ましい
。絶縁膜１０１７を設けることで、半導体膜１００４からの酸素の外部への拡散と、外部
から半導体膜１００４への水素、水等の入り込みを防ぐことができる。絶縁膜１０１７と
しては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シ
リコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、
酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物
絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けて
もよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アル
ミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム
、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
絶縁膜１０１９、導電膜１００１および導電膜１０１２上には、絶縁膜１０２０および導
電膜１０１３が設けられ、導電膜１０１３は絶縁膜１０２０の開口部において、導電膜１
０１２と電気的に接続されている。導電膜１０１３の詳細は、図３０における導電膜１０
１３の記載を参照する。
絶縁膜１０２０及び導電膜１０１３上には絶縁膜１０２５が設けられている。絶縁膜１０
２５は、導電膜１０１３と重なる位置に開口部を有する。また、絶縁膜１０２５上におい
て、絶縁膜１０２５の開口部とは異なる位置に、絶縁膜１０２６が設けられている。そし
て、絶縁膜１０２５及び絶縁膜１０２６上には、ＥＬ層１０２７及び導電膜１０２８が、
順に積層するように設けられている。導電膜１０１３及び導電膜１０２８が、ＥＬ層１０
２７を間に挟んで重なり合う部分が、発光素子５４として機能する。そして、導電膜１０
１３及び導電膜１０２８は、一方が陽極、他方が陰極として機能する。
また、発光装置は、発光素子５４を間に挟んで基板１０００と対峙する、基板１０３０を
有する。基板１０３０の下に光を遮蔽する機能を有する遮蔽膜１０３１が設けられている
、すなわち、基板１０３０の発光素子５４に近い側の面上には、光を遮蔽する機能を有す
る遮蔽膜１０３１が設けられている。そして、遮蔽膜１０３１は、発光素子５４と重なる
領域に開口部を有している。発光素子５４に重なる開口部において、基板１０３０の下に
は特定の波長範囲の可視光を透過する着色層１０３２が設けられている。
なお、絶縁膜１０２６は、発光素子５４と基板１０３０との距離を調整するものであり、
場合によっては省略してもよい。
また、本実施の形態では、発光素子５４の光を素子基板とは反対の側から取り出すトップ
エミッション構造を示したが、発光素子５４の光を素子基板側から取り出すボトムエミッ
ション構造、または、発光素子５４の光を素子基板側からと、素子基板とは反対の側から
と、取り出すデュアルエミッション構造も本発明の一態様となりうる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態５）
本実施の形態では、本発明の一態様の発光装置を用いることができる表示モジュール及び
電子機器について、図を用いて説明を行う。
〈発光装置の外観〉
図３２は、本発明の一態様に係る発光装置の外観の一例を示す、斜視図である。図３２に
示す発光装置は、パネル１６０１と、コントローラ、電源回路、画像処理回路、画像メモ
リ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを有している。パネ
ル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を行ごとに選択する
駆動回路１６０５と、選択された行内の画素への画像信号Ｓｉｇの入力を制御する駆動回
路１６０６とを有する。
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する駆動回
路１６０５や駆動回路１６０６の一部などを別途用意したチップに形成しておき、ＣＯＦ
（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに電気的に接続して
おいても良い。
〈電子機器の構成例〉
本発明の一態様に係る発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄ
ｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用い
ることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機
器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デ
ジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプ
レイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３３に
示す。
図３３（Ａ）は表示装置であり、筐体３００１、表示部３００２、支持台３００３等を有
する。本発明の一態様に係る発光装置は、表示部３００２に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情
報表示用表示装置が含まれる。
図３３（Ｂ）は携帯情報端末であり、筐体３１０１、表示部３１０２、操作キー３１０３
等を有する。本発明の一態様に係る発光装置は、表示部３１０２に用いることができる。
図３３（Ｃ）は表示装置であり、曲面を有する筐体３７０１、表示部３７０２等を有する
。本発明の一態様に係る発光装置に可撓性を有する基板を用いることで、曲面を有する筐
体３７０１に支持された表示部３７０２に、当該発光装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
図３３（Ｄ）は携帯型ゲーム機であり、筐体３３０１、筐体３３０２、表示部３３０３、
表示部３３０４、マイクロホン３３０５、スピーカー３３０６、操作キー３３０７、スタ
イラス３３０８等を有する。本発明の一態様に係る発光装置は、表示部３３０３または表
示部３３０４に用いることができる。表示部３３０３または表示部３３０４に本発明の一
態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図３３（Ｄ）に示した携帯型ゲーム機
は、２つの表示部３３０３と表示部３３０４とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。
図３３（Ｅ）は電子書籍端末であり、筐体３６０１、表示部３６０２等を有する。本発明
の一態様に係る発光装置は、表示部３６０２に用いることができる。そして、可撓性を有
する基板を用いることで、発光装置に可撓性を持たせることができるので、フレキシブル
かつ軽くて使い勝手の良い電子書籍端末を提供することができる。
図３３（Ｆ）は携帯電話であり、筐体３９０１に、表示部３９０２、マイク３９０７、ス
ピーカー３９０４、カメラ３９０３、外部接続部３９０６、操作用のボタン３９０５が設
けられている。表示部３９０２に、本発明の一態様に係る発光装置を用いることできる。
また、本発明の一態様に係る発光装置を、可撓性を有する基板に形成した場合、図３３（
Ｆ）に示すような曲面を有する表示部３９０２に当該発光装置を適用することが可能であ
る。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。
（実施の形態６）
本実施の形態では、本発明の一態様に用いることができる酸化物半導体の構造及びその成
膜モデルについて説明を行う。
本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
〈〈酸化物半導体の構造について〉〉
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－Ｏ
Ｓ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
〈ＣＡＡＣ－ＯＳ〉
まずは、ＣＡＡＣ－ＯＳについて説明する。なお、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａ
ｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこと
もできる。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図３５（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行うこ
とができる。
図３５（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３５（Ｂ）に示す。
図３５（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
図３５（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図３５（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図３５（Ｂ）および図３５（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３５（Ｄ）参照。）。図３５（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図３５（Ｄ）に示す領域５１６１に相当する。
また、図３６（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図３６（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３６（Ｂ）、図３６（Ｃ）および図
３６（Ｄ）に示す。図３６（Ｂ）、図３６（Ｃ）および図３６（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ
に対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図３７（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３７（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図３７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図３８（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図３８（Ｂ）に示す。図３８
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図３８（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図３８（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥
としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡ
Ｃ－ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ－ＯＳ
は、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ－ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ－ＯＳを用いたトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ－ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャ
リアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ－ＯＳを用いたトラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
〈微結晶酸化物半導体〉
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ－ＯＳは、例えば、高分解能
ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ
－ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ－Ｏ
Ｓの結晶部をペレットと呼ぶ場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ－ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ－
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳは、ＣＡ
ＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
〈非晶質酸化物半導体〉
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観
測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
〈非晶質ライク酸化物半導体〉
なお、酸化物半導体は、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する場合があ
る。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ－ｌｉ
ｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）と呼ぶ。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ－ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図３９は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３９より、ａ－ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図３９中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳ
およびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
３９中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳおよ
びＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、微結晶酸化物
半導体、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
〈〈成膜モデル〉〉
以下では、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳの成膜モデルの一例について説明する。
図４０（Ａ）は、スパッタリング法によりＣＡＡＣ－ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介
してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数
のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高める
スパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット－基板間距離（Ｔ－Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確
認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形
成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が
生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａ
ｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結
晶粒には劈開面が含まれる。図４１（Ａ）に、一例として、ターゲット５１３０に含まれ
るＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４１（Ａ）は、ｂ軸に平行な方向から
ＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図４１（Ａ）より、近接する二つ
のＧａ－Ｚｎ－Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されて
いることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧ
ａ－Ｚｎ－Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する
二つのＧａ－Ｚｎ－Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加
速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩
き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の
衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよび
ペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５
１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例え
ば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角
形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレッ
ト５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ
以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましく
は１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図３９中の（１）
で説明した初期核に相当する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を有するターゲット５１
３０にイオン５１０１を衝突させると、図４１（Ｂ）に示すように、Ｇａ－Ｚｎ－Ｏ層、
Ｉｎ－Ｏ層およびＧａ－Ｚｎ－Ｏ層の３層を有するペレット５１００が剥離する。図４１
（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレ
ット５１００は、二つのＧａ－Ｚｎ－Ｏ層（パン）と、Ｉｎ－Ｏ層（具）と、を有するナ
ノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、電荷を受け取ることで側面が負または正
に帯電する場合がある。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯
電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こ
り、平板状またはペレット状の形状を維持することが可能となる。なお、ＣＡＡＣ－ＯＳ
が、Ｉｎ－Ｇａ－Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電
する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸
素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際
に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合す
ることで成長する場合がある。上述の図３９中の（２）と（１）の大きさの違いが、プラ
ズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、基板５１２
０上におけるペレット５１００の成長が起こりにくいためｎｃ－ＯＳとなる（図４０（Ｂ
）参照。）。室温程度で成膜できることから、基板５１２０が大面積である場合でもｎｃ
－ＯＳの成膜が可能である。なお、ペレット５１００をプラズマ中で成長させるためには
、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くする
ことで、ペレット５１００の構造を安定にすることができる。
図４０（Ａ）および図４０（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ
中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１
００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づく
と、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向き
の磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１
３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方
向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁
場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの
左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面
を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁
場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５
１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ま
しくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板
５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上
面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上
、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することに
よって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板
５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ
移動することができる。
また、図４０（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００
と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレ
ット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移
動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペ
レット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１０
０の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ－ＯＳ中の酸
素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ－ＯＳとなる。なお、基板
５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未
満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積
である場合でもＣＡＡＣ－ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、
ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮
はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒
界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ－ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、
ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配
列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成
膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ－ＯＳに縮みなどの変形が生じた
場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可
とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ－ＯＳは、ペレ
ット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく
、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるた
め、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２
ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する
。図４２に断面模式図を示す。
図４２（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット
５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互
いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５
ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０
５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３
が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数
の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４２（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図４２（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上
およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１
０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらに
ペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４２（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０
５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレッ
ト５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面
において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板
５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成
長が起こることで、基板５１２０上にＣＡＡＣ－ＯＳが形成される。したがって、ＣＡＡ
Ｃ－ＯＳは、ｎｃ－ＯＳよりも一つ一つのペレットが大きくなる。上述の図３９中の（３
）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成され
る場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大き
さが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または
２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸
化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即
ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレ
ットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、
ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成さ
れることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ－ＯＳの成膜が可能であ
ることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡ
Ｃ－ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ－ＯＳを成膜することは可能である。
また、ＣＡＡＣ－ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、そ
の形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面
が原子レベルで平坦な場合、ペレット５１００はａ－ｂ面と平行な平面である平板面を下
に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ
高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なる
ことで、ＣＡＡＣ－ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ－ＯＳは、ペレット５１０
０が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ－ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があって
もペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても
高い結晶性を有するＣＡＡＣ－ＯＳとすることができる。
このようなモデルによってＣＡＡＣ－ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ－ＯＳを得ることができる。
１０ 発光装置
１１ 画素
１２ モニター回路
１３ 画像処理回路
２１ 回路
２２ トランジスタ
２４ 画素部
２５ パネル
２６ コントローラ
２７ ＣＰＵ
２８ 画像メモリ
２９ メモリ
３０ 駆動回路
３１ 駆動回路
３２ 画像データ
３３ 配線
３４ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ 発光素子
４７ 容量素子
４８ 容量素子
４９ 配線
５４ 発光素子
５５ トランジスタ
５６ トランジスタ
５７ トランジスタ
５８ 容量素子
６０ オペアンプ
６１ 容量素子
６２ スイッチ
６８ 配線
７０ トランジスタ
７１ トランジスタ
７２ トランジスタ
７３ トランジスタ
７４ トランジスタ
７５ トランジスタ
７６ 容量素子
７７ 容量素子
７８ 発光素子
８０ トランジスタ
８１ トランジスタ
８２ トランジスタ
８３ トランジスタ
８４ トランジスタ
８５ トランジスタ
８６ 発光素子
８７ 容量素子
８８ 配線
９０ トランジスタ
９１ トランジスタ
９２ トランジスタ
９３ トランジスタ
９４ トランジスタ
９５ 容量素子
９６ 発光素子
１０２ 基板
１０４ 絶縁膜
１０６ 酸化物半導体膜
１０６ａ 領域
１０６ｂ 領域
１０６ｃ 領域
１０６ｄ 領域
１０８ 絶縁膜
１１０ 導電膜
１１２ 導電膜
１１４ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１４０ａ 開口部
１４０ｂ 開口部
１５０ トランジスタ
２６１ 導電膜
２６６ 酸化物半導体膜
２６８ 導電膜
２７０ 導電膜
２７２ 絶縁膜
２７４ 導電膜
３６２ 基板
３６４ 絶縁膜
３６４ａ 窒化物絶縁膜
３６４ｂ 酸化物絶縁膜
３６６ 酸化物半導体膜
３６６ａ 領域
３６６ｂ 領域
３６６ｃ 領域
３６６ｄ 領域
３６６ｅ オフセット領域
３６７ａ 酸化物半導体膜
３６７ｂ 酸化物半導体膜
３６７ｃ 酸化物半導体膜
３６８ 導電膜
３６８ａ 導電膜
３６８ｂ 導電膜
３６８ｃ 導電膜
３７０ 導電膜
３７０ａ 導電膜
３７０ｂ 導電膜
３７０ｃ 導電膜
３７２ 絶縁膜
３７２ａ 絶縁膜
３７４ 導電膜
３７４ａ 導電膜
３７４ｂ 導電膜
３７６ 絶縁膜
３９０ トランジスタ
３９１ トランジスタ
３９２ トランジスタ
３９３ トランジスタ
３９４ トランジスタ
４０２ 基板
４０４ 絶縁膜
４０６ 酸化物半導体膜
４０６ｂ 領域
４０６ｃ 領域
４０６ｄ 領域
４０６ｅ オフセット領域
４０８ 絶縁膜
４０８ａ 絶縁膜
４１０ 導電膜
４１２ 導電膜
４１４ 導電膜
４１４ａ 導電膜
４１６ 絶縁膜
４１８ 絶縁膜
４４０ａ 開口部
４４０ｂ 開口部
４５０ トランジスタ
８２１ 基板
８２４ 絶縁膜
８２８ 酸化物半導体膜
８２８ａ 領域
８２８ｂ 領域
８２８ｃ 領域
８２８ｄ 領域
８２８ｅ 領域
８２８ｆ 領域
８２８ｇ 領域
８３７ 絶縁膜
８４０ 導電膜
８４０ａ 導電膜
８４０ｂ 導電膜
８４６ 絶縁膜
８４７ 絶縁膜
８５６ 導電膜
８５７ 導電膜
８６２ 絶縁膜
１０００ 基板
１００１ 導電膜
１００２ 導電膜
１００３ 導電膜
１００４ 半導体膜
１００５ 導電膜
１００６ 導電膜
１００７ 半導体膜
１００８ 導電膜
１００９ 導電膜
１０１０ 導電膜
１０１１ 導電膜
１０１２ 導電膜
１０１３ 導電膜
１０１５ 絶縁膜
１０１６ 絶縁膜
１０１７ 絶縁膜
１０１８ 絶縁膜
１０１９ 絶縁膜
１０２０ 絶縁膜
１０２５ 絶縁膜
１０２６ 絶縁膜
１０２７ ＥＬ層
１０２８ 導電膜
１０３０ 基板
１０３１ 遮蔽膜
１０３２ 着色層
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 駆動回路
１６０６ 駆動回路
３００１ 筐体
３００２ 表示部
３００３ 支持台
３１０１ 筐体
３１０２ 表示部
３１０３ 操作キー
３３０１ 筐体
３３０２ 筐体
３３０３ 表示部
３３０４ 表示部
３３０５ マイクロホン
３３０６ スピーカー
３３０７ 操作キー
３３０８ スタイラス
３６０１ 筐体
３６０２ 表示部
３７０１ 筐体
３７０２ 表示部
３９０１ 筐体
３９０２ 表示部
３９０３ カメラ
３９０４ スピーカー
３９０５ ボタン
３９０６ 外部接続部
３９０７ マイク
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域

Claims (7)

  1. 画素を有し、
    前記画素は、第１乃至第３のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１の配線に供給される画像信号は、少なくとも前記第１のトランジスタを介して、前記第２のトランジスタのゲートに供給され、
    前記第２のトランジスタは、前記画像信号に応じた電流を前記第２の配線から前記発光素子に供給する機能を有し、
    前記第２のトランジスタは、第１のゲート電極として機能する領域を第１の導電膜に有し、
    前記第２のトランジスタは、第２のゲート電極として機能する領域を第２の導電膜に有し、
    前記第１の導電膜は、半導体膜を介して前記第２の導電膜と重なる領域を有し、
    前記第１のトランジスタは、第１のゲート電極として機能する領域を第３の導電膜に有し、
    前記第３のトランジスタは、第１のゲート電極として機能する領域を第４の導電膜に有し、
    前記第１のトランジスタは、第２のゲート電極として機能する導電膜を有さず、
    前記第３のトランジスタは、第２のゲート電極として機能する導電膜を有さない、発光装置。
  2. 画素を有し、
    前記画素は、第１乃至第３のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
    前記第１の配線は、前記第４の配線とは異なる信号が入力され、
    前記第２の配線に供給される画像信号は、少なくとも前記第１のトランジスタを介して、前記第２のトランジスタのゲートに供給され、
    前記第２のトランジスタは、前記画像信号に応じた電流を前記第３の配線から前記発光素子に供給する機能を有し、
    前記第２のトランジスタは、第１のゲート電極として機能する領域を第１の導電膜に有し、
    前記第２のトランジスタは、第２のゲート電極として機能する領域を第２の導電膜に有し、
    前記第１の導電膜は、半導体膜を介して前記第２の導電膜と重なる領域を有し、
    前記第１のトランジスタは、第１のゲート電極として機能する領域を第３の導電膜に有し、
    前記第３のトランジスタは、第１のゲート電極として機能する領域を第４の導電膜に有し、
    前記第１のトランジスタは、第２のゲート電極として機能する導電膜を有さず、
    前記第３のトランジスタは、第２のゲート電極として機能する導電膜を有さない、発光装置。
  3. 請求項１または請求項２において、
    前記第３のトランジスタは、前記第２のトランジスタに流れる電流を、前記画素外に取り出す機能を有する、発光装置。
  4. 請求項３において、
    前記画素外に取り出された前記電流の値を用いて前記画素に入力される前記画像信号を補正する機能を有する、発光装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の導電膜は、前記第２の導電膜とは異なる電位が入力される、発光装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記半導体膜は、酸化物半導体膜である、発光装置。
  7. 請求項６において、
    前記半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有する、発光装置。
JP2023180847A 2013-12-27 2023-10-20 発光装置 Pending JP2024016069A (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2013272539 2013-12-27
JP2013272532 2013-12-27
JP2013272539 2013-12-27
JP2013272532 2013-12-27
JP2014047197 2014-03-11
JP2014047197 2014-03-11
JP2014047200 2014-03-11
JP2014047200 2014-03-11
JP2020127843A JP2020202380A (ja) 2013-12-27 2020-07-29 発光装置
JP2022098660A JP7373025B2 (ja) 2013-12-27 2022-06-20 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022098660A Division JP7373025B2 (ja) 2013-12-27 2022-06-20 発光装置

Publications (1)

Publication Number Publication Date
JP2024016069A true JP2024016069A (ja) 2024-02-06

Family

ID=53477634

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014262764A Active JP6501516B2 (ja) 2013-12-27 2014-12-25 発光装置
JP2019051397A Active JP6743222B2 (ja) 2013-12-27 2019-03-19 発光装置
JP2020127843A Withdrawn JP2020202380A (ja) 2013-12-27 2020-07-29 発光装置
JP2022098660A Active JP7373025B2 (ja) 2013-12-27 2022-06-20 発光装置
JP2023180847A Pending JP2024016069A (ja) 2013-12-27 2023-10-20 発光装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2014262764A Active JP6501516B2 (ja) 2013-12-27 2014-12-25 発光装置
JP2019051397A Active JP6743222B2 (ja) 2013-12-27 2019-03-19 発光装置
JP2020127843A Withdrawn JP2020202380A (ja) 2013-12-27 2020-07-29 発光装置
JP2022098660A Active JP7373025B2 (ja) 2013-12-27 2022-06-20 発光装置

Country Status (7)

Country Link
US (3) US9230996B2 (ja)
JP (5) JP6501516B2 (ja)
KR (5) KR102513764B1 (ja)
CN (3) CN111129039B (ja)
DE (1) DE112014006046T5 (ja)
TW (2) TWI661414B (ja)
WO (1) WO2015097595A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
JP6653997B2 (ja) 2014-05-09 2020-02-26 株式会社半導体エネルギー研究所 表示補正回路及び表示装置
WO2016034984A1 (en) 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver ic, display device, and electronic device
JP6633346B2 (ja) 2014-10-31 2020-01-22 株式会社半導体エネルギー研究所 表示装置
JP6618779B2 (ja) 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2017081579A1 (en) * 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
DE112018001207T5 (de) 2017-03-07 2019-11-21 Semiconductor Energy Laboratory Co., Ltd. IC, Treiber-IC, Anzeigesystem und Elektronisches Gerät
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
TWI620111B (zh) * 2017-05-19 2018-04-01 友達光電股份有限公司 顯示裝置與其操作方法
KR102347796B1 (ko) * 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
CN107170412B (zh) * 2017-07-11 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
JP7228564B2 (ja) 2018-03-12 2023-02-24 株式会社半導体エネルギー研究所 金属酸化物
CN112655040A (zh) 2018-09-12 2021-04-13 株式会社半导体能源研究所 显示装置的工作方法
JP7117974B2 (ja) 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
CN109728003B (zh) * 2019-01-03 2020-12-01 合肥鑫晟光电科技有限公司 显示基板、显示装置和显示基板的制造方法
WO2020148958A1 (ja) * 2019-01-16 2020-07-23 ソニーセミコンダクタソリューションズ株式会社 電気光学装置及び電子機器
CN110021265B (zh) * 2019-04-26 2021-01-12 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
CN115909970A (zh) * 2021-09-30 2023-04-04 昆山国显光电有限公司 像素电路及其驱动方法和显示面板

Family Cites Families (296)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2708183B2 (ja) * 1988-07-21 1998-02-04 シャープ株式会社 化合物半導体発光素子
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09260671A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 薄膜トランジスタおよびそれを用いた液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3544897B2 (ja) * 1999-08-05 2004-07-21 セイコーインスツルメンツ株式会社 半導体集積回路装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP4127466B2 (ja) 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4801242B2 (ja) 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100675319B1 (ko) 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
JP2003007718A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
WO2003001496A1 (en) 2001-06-22 2003-01-03 Ibm Corporation Oled current drive pixel circuit
TW554558B (en) 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
WO2003063124A1 (fr) 2002-01-17 2003-07-31 Nec Corporation Dispositif a semi-conducteur comprenant des circuits d'attaque a charge de courant de type reseau et procede d'attaque
EP1331627B1 (en) 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP2003224437A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3997109B2 (ja) 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
SG119186A1 (en) 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
KR100432651B1 (ko) 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7696952B2 (en) 2002-08-09 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Display device and method of driving the same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7738014B2 (en) 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7502001B2 (en) 2003-03-12 2009-03-10 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4062179B2 (ja) 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
GB0320503D0 (en) 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4501429B2 (ja) 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7928937B2 (en) 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7046225B2 (en) 2004-08-06 2006-05-16 Chen-Jean Chou Light emitting device display circuit and drive method thereof
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
CN101320754A (zh) 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
TWI237913B (en) 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7570233B2 (en) * 2004-11-24 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
JP5128287B2 (ja) 2004-12-15 2013-01-23 イグニス・イノベイション・インコーポレーテッド 表示アレイのためのリアルタイム校正を行う方法及びシステム
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2006215275A (ja) 2005-02-03 2006-08-17 Sony Corp 表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN100538794C (zh) * 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR20070002933A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
US9318053B2 (en) * 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5586120B2 (ja) * 2005-07-04 2014-09-10 株式会社半導体エネルギー研究所 表示装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100698699B1 (ko) 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7728810B2 (en) 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
CN101313348B (zh) 2005-12-02 2011-07-06 株式会社半导体能源研究所 半导体器件、显示设备以及电子设备
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR100659155B1 (ko) 2005-12-05 2006-12-19 한국과학기술원 전류 피드백형 ａｍｏｌｅｄ 구동 회로
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
TWI450247B (zh) * 2006-02-10 2014-08-21 Ignis Innovation Inc 像素電路顯示的方法及系統
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR100671669B1 (ko) 2006-02-28 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
TWI430234B (zh) 2006-04-05 2014-03-11 Semiconductor Energy Lab 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8199074B2 (en) 2006-08-11 2012-06-12 Chimei Innolux Corporation System and method for reducing mura defects
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI514347B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7355574B1 (en) * 2007-01-24 2008-04-08 Eastman Kodak Company OLED display with aging and efficiency compensation
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100860684B1 (ko) 2007-01-31 2008-09-26 삼성전자주식회사 화면 밝기 기능을 갖는 디스플레이 장치
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009042486A (ja) 2007-08-08 2009-02-26 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP5028207B2 (ja) 2007-09-28 2012-09-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置および画像表示装置の駆動方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
JP2009265459A (ja) 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
JP2009271333A (ja) 2008-05-08 2009-11-19 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
TWI417840B (zh) 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8212581B2 (en) 2009-09-30 2012-07-03 Global Oled Technology Llc Defective emitter detection for electroluminescent display
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
KR101943293B1 (ko) 2009-10-16 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
CN102598269B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
JP2011112723A (ja) 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP5491835B2 (ja) 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5240581B2 (ja) 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
TWI397887B (zh) 2009-12-31 2013-06-01 Au Optronics Corp 發光元件的驅動裝置
KR101750126B1 (ko) * 2010-01-20 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 액정 표시 장치
WO2011089846A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
US8617920B2 (en) 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011175103A (ja) 2010-02-24 2011-09-08 Sony Corp 画素回路、表示装置およびその駆動方法ならびに電子機器
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011125105A1 (ja) 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
WO2012002197A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
JP2012137513A (ja) * 2010-12-24 2012-07-19 Sony Corp 信号処理装置および表示装置
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
JP5873755B2 (ja) * 2011-05-13 2016-03-01 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
DE112012003074T5 (de) * 2011-07-22 2014-04-10 Semiconductor Energy Laboratory Co., Ltd. Lichtemissionsvorrichtung
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
KR102549647B1 (ko) 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2013065600A1 (ja) 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
JP2012058748A (ja) * 2011-11-04 2012-03-22 Sony Corp 画素回路および表示装置
KR101985933B1 (ko) * 2011-11-15 2019-10-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101362002B1 (ko) 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6063757B2 (ja) 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR20210078571A (ko) 2012-03-13 2021-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
JP2013229013A (ja) * 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
JP5955073B2 (ja) 2012-04-23 2016-07-20 キヤノン株式会社 表示装置及び表示装置の駆動方法
KR20130125717A (ko) * 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102264971B1 (ko) * 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102376226B1 (ko) * 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
KR102015397B1 (ko) 2013-06-28 2019-10-21 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 이의 구동방법
TW201506874A (zh) 2013-08-14 2015-02-16 Chunghwa Picture Tubes Ltd 有機發光二極體之畫素驅動電路
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI646690B (zh) * 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR101603300B1 (ko) 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR102047732B1 (ko) 2013-11-26 2019-11-22 엘지디스플레이 주식회사 백라이트 유닛
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN111129039A (zh) 2020-05-08
KR20240007724A (ko) 2024-01-16
JP2020202380A (ja) 2020-12-17
US20150187818A1 (en) 2015-07-02
KR20160103017A (ko) 2016-08-31
US20170104013A1 (en) 2017-04-13
JP2015188059A (ja) 2015-10-29
KR102381859B1 (ko) 2022-04-04
US9536904B2 (en) 2017-01-03
DE112014006046T5 (de) 2016-09-15
KR20210123418A (ko) 2021-10-13
TW201528240A (zh) 2015-07-16
TWI643174B (zh) 2018-12-01
US9230996B2 (en) 2016-01-05
WO2015097595A1 (en) 2015-07-02
JP6743222B2 (ja) 2020-08-19
TWI661414B (zh) 2019-06-01
JP7373025B2 (ja) 2023-11-01
US9786690B2 (en) 2017-10-10
US20160133651A1 (en) 2016-05-12
KR20230044323A (ko) 2023-04-03
CN105849796A (zh) 2016-08-10
KR20220046701A (ko) 2022-04-14
JP2022133320A (ja) 2022-09-13
CN111129039B (zh) 2024-04-16
JP6501516B2 (ja) 2019-04-17
CN105849796B (zh) 2020-02-07
KR102309629B1 (ko) 2021-10-07
JP2019113862A (ja) 2019-07-11
TW201901649A (zh) 2019-01-01
KR20220131554A (ko) 2022-09-28
KR102513764B1 (ko) 2023-03-24
CN117690933A (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
JP7373025B2 (ja) 発光装置
JP7393112B2 (ja) トランジスタ
TW201530745A (zh) 顯示裝置
JP6495602B2 (ja) 発光装置
JP2020098339A (ja) 発光装置
JP6618779B2 (ja) 半導体装置
JP2020042284A (ja) 発光装置
KR102658554B1 (ko) 발광 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231107