JP3544897B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3544897B2 JP3544897B2 JP22284899A JP22284899A JP3544897B2 JP 3544897 B2 JP3544897 B2 JP 3544897B2 JP 22284899 A JP22284899 A JP 22284899A JP 22284899 A JP22284899 A JP 22284899A JP 3544897 B2 JP3544897 B2 JP 3544897B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- concentration impurity
- impurity region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 239000012535 impurity Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000009966 trimming Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の利用分野】
本発明は、半導体集積回路装置に関する。
【０００２】
【発明の属する技術分野】
本発明は、電界効果型の半導体集積回路に関し、特にＥＬ素子駆動用、ＬＥＤ駆動用等に使用される高精度の電流出力用の半導体集積回路装置に関する。
【０００３】
【従来の技術】
従来の半導体集積回路装置の出力回路を構成するＭＯＳ型トランジスタの概略回路図の一例を図２に示す。
図２に記した出力回路の外部出力端子４０と電源電圧端子１との間に電気的に直列に接続され、出力電流をスイッチングする第１のトランジスタ１０と出力電流値を可変するするための第２のトランジスタ２０を有する半導体集積回路装置において、第２のトランジスタ２０のゲート電位には、電源電圧端子１とＧＮＤ端子 ５０との間に直列に設けられたふたつの分割抵抗７０ａにより所望の電圧に変換された電位が供給されていた。
【０００４】
この出力回路は、第２のトランジスタ２０のしきい値電圧の製造バラつきや分割抵抗７０ａの抵抗値の製造バラつき等により、出力電流値がバラつくことがことが従来よく知られていた。
このため、分割抵抗７０ａを可変型の抵抗にして、後で調整する構成や、第２のトランジスタ２０のゲート電位に外部接続端子から直接制御される電圧を印加する等の方法が用いられていた。
また、第２のトランジスタ２０には、電流値の製造バラツキを緩和させる為の機能が無かった。
【０００５】
図３は従来のＭＯＳ半導体装置の一例を示している。図を見易くするため、パッシベーション膜等は省いてある。
図３において、Ｎ型半導体基板２０１上にゲート絶縁膜２０６を挟んでゲート電極２０９を形成し、Ｐ＋ソース／ドレイン領域２０２、２０３、 Ｐ＋ソース／ドレイン領域２０２、２０３より不純物濃度が低いＰ−ソース／ドレイン領域２０４、２０５、ゲート絶縁膜より厚い第１絶縁膜２０７、２０８でＭＯＳ型半導体素子が構成されている。前記Ｐ＋ソース／ドレイン領域２０２、２０３は、層間絶縁膜２１０を挟んでコンタクトホール２１１、２１２を介して第１金属配線２１３、２１４に接続されている。前記Ｐ−ソース／ドレイン領域２０４、２０５はフォトリソグラフィー技術や高耐圧特性等の許す範囲で短くすることで、ＭＯＳ型半導体素子の面積の増大を防いでいる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の半導体集積回路装置においては、下記の課題があった。
図２に示した絶縁ゲート電界効果型半導体集積回路装置の場合、第２のトランジスタ２０のしきい値電圧の製造バラつきや、分割抵抗７０ａの抵抗値の製造バラつき等により出力電流値がバラつくため、上記のように分割抵抗７０ａを可変型の抵抗とすることや、第２のトランジスタ２０のゲート電位を外部接続端子から直接制御する等の方法が講じられていたが、抵抗可変をする手間や、外部から高精度の電位を図２に示す回路を有するＩＣチップごとに入力する手間等、コストアップとなる要因を多く含んでいた。
【０００７】
さらに、第２のトランジスタ２０は、電流駆動能力が大きい為、しきい値電圧等がばらついた場合、出力電流も大きく変動するという欠点を有していた。
また、図１０に示した前記従来技術においては、ゲート電極に加わるバイアスのばらつきによってドレイン電流の変動が大きく、好ましくなかった。
【０００８】
【課題を解決するための手段】
そこで本発明は、上記課題を解決するために以下の手段を用いた。
出力回路の出力端子と電源電圧端子との間に電気的に直列に接続された出力電流をスイッチングするための第１のＭＯＳ型トランジスタと出力電流値を可変するするための第２のＭＯＳ型トランジスタを有する半導体集積回路装置において、第２のＭＯＳ型トランジスタのゲート電極にヒューズトリミング回路を設けた。
【０００９】
また、前記ヒューズトリミング回路を前記出力回路の８回路ごとにひとつ設けた。
また、前記ヒューズトリミング回路を前記出力回路の８回路の整数倍ごとにひとつ設けた。
更に、第２のＭＯＳ型トランジスタにおいて、半導体基板表面付近にゲート酸化膜を介してゲート電極を設け、ゲート電極チャネル方向両端部の下側に厚い酸化膜を介してソース側低濃度不純物領域およびドレイン側低濃度不純物領域を設け、ソース側低濃度不純物領域をゲート電極下側からさらに外側に向かってチャネル長と同程度の長さで設け、ソース側低濃度不純物領域端部に接続してソース領域を設け、ドレイン側低濃度不純物領域をゲート電極下側からさらに外側方向に設け、ドレイン側低濃度不純物領域端部に接続してドレイン領域を設けた。
【００１０】
また、ソース側低濃度不純物領域を３μｍから５０μｍの長さで設けた。
また、ドレイン側低濃度不純物領域をソース側低濃度不純物領域長の１／１０から１／５程度の長さで設けた。
また、上記課題を解決するために、ＭＯＳ型半導体素子のＰ−ソース領域を長くすることにより、ゲートバイアスのばらつきによるドレイン電流の変動を小さくした。
上述した構成により、ゲートバイアスに対するドレイン電流の変動が小さくなり、ＭＯＳ型半導体素子の定電流出力特性を安定させることが出来る。
【００１１】
【発明の実施の形態】
以下に、この発明の実施例を図面に基づいて説明する。
図１に示した本発明の半導体集積回路装置は、有機ＥＬ（オーガニック エレクトロ ルミネッセンス）型表示装置の表示素子を駆動する出力回路等に用いられる高精度の出力電流が得られる電界効果型ＭＯＳトランジスタを有し、さらにゲート電極にヒューズトリミング素子を設けて、より高精度の出力電流が得られる電界効果型ＭＯＳトランジスタを構成したものである。
【００１２】
以下に本発明の半導体集積回路装置を図面に基づいて詳細に説明する。
図１は、本発明の第１の実施例の半導体集積回路装置の出力回路の概略回路図である。 出力回路は、外部出力端子４０と、外部出力端子４０と電源電圧端子１との間に出力電流をスイッチングするためのＰ型の第１のトランジスタ１０と、第１のトランジスタ１０と電気的に直列に接続され、出力電流値を可変するためのＰ型の第２のトランジスタ２０と、外部出力端子４０とＧＮＤ端子 ５０との間に接続され、出力電流をスイッチングするためのＮ型の第３のトランジスタ３０を有している。出力電流をスイッチングするための第１のトランジスタ１０と第３のトランジスタ３０のゲート電極は出力制御回路８０へ接続されており、出力電流値を可変するするための第２のトランジスタ２０のゲート電極は別配線で出力制御回路８０に接続されている。また、第２のトランジスタ２０の出力電流は、１μＡから１００μＡ程度の範囲内の特定の電流値に高精度に合わせ込まれて、ＧＮＤ電位から電源電圧レベルまで定電流性を有するように構成されている。このため、第１のトランジスタ１０がオン状態の時、第１のトランジスタ１０のドレイン電極には電源電圧に近い電圧しか印可されないので、第１のトランジスタ１０のオン時のドレイン耐圧を、電源電圧レベル以下の設定とすることも可能である。
【００１３】
第２のトランジスタ２０のゲート電極には定電流性を確保するため、常にチャネルが形成されるしきい値電圧Ｖｔｈ以上で、かつ飽和動作状態を維持できる様な電圧Ｖｇが印可される。このため、第２のトランジスタ２０のＶｔｈはエンハンスできるだけ低く設定するか、あるいはデプレッションで深く設定する必要がある。特に、外部出力端子４０の電圧が電源電圧に近づいている動作状態の時に飽和動作状態を維持できなくなる可能性が高くなる。このため外部出力端子４０に接続される外部負荷と第３のトランジスタ３０の駆動能力との相互関係と、動作速度で決定される第１外部出力端子４０と電源電圧との動作電位差範囲Ｖｏｕｔについては次のふたつの関係式を維持できるように設定する。
【００１４】
｜Ｖｇ−Ｖｔｈ｜＜｜Ｖｏｕｔ｜、Ｖｇ−Ｖｔｈ＞０
また、第２のトランジスタ２０のデバイス構造は、ゲート電位と基板電位の電位差が電源電圧に比べて１／１０以下の構成となるので、ゲート酸化膜厚は第１のトランジスタ１０に比べて大幅に薄くすることが可能である。電界強度的には４ＭＶ／ｃｍ以下であれば問題ないが、Ｖｔｈの製造バラツキが最も小さくなる膜厚を選択する事が好ましい。特に高駆動能力が必要なアプリケーションの場合は、１５０オングストローム以下や１００オングストローム以下の構成とすることが好ましい。ただし、図４に示すオフセットドレイン構造や、図５に示すオフセットＬＤＤ構造、もしくは図６に示すＬＯＣＯＳバーズビークを用いたドレイン構造等を用いてゲート酸化膜に印可される電界強度を緩和する必要がある。
図３は、本発明の第２の実施例の半導体集積回路装置の出力回路の概略回路図である。
【００１５】
出力回路は、外部出力端子４０と電源電圧端子１との間に、出力電流をスイッチングするためのＰ型の第１のトランジスタ１０と、出力電流値を可変するするためのＰ型の第２のトランジスタ２０とが直列に接続されている。外部出力端子４０とＧＮＤ端子 ５０との間には、出力電流をスイッチングするためのＮ型の第３のトランジスタ３０が接続る。出力電流をスイッチングするための第１のトランジスタ１０と第３のトランジスタ３０のゲート電極は出力制御回路８１へ接続される。出力電流値を可変するための第２のトランジスタ２０のゲート電極はヒューズトリミング回路に接続される。
【００１６】
ヒューズトリミング回路とは、複数のヒューズ６０と複数の分割抵抗７１ｂが並列に接続されたトリミング素子が、電源電圧端子１とＧＮＤ端子５０に接続された分割抵抗７０との間に複数個接続された回路である。第２のトランジスタ２０のゲート電極はヒューズトリミング回路内の所望の電位レベルのトリミング素子に接続されている。これは、第２のトランジスタ２０の出力電流は、１μＡから１００μＡ程度の範囲内の特定の電流値に高精度に合わせ込むためであり、第２のトランジスタ２０がＧＮＤ電位から電源電圧レベルまで定電流性を有するように構成されている。つまり、第２のトランジスタ２０のしきい値電圧Ｖｔｈの製造バラツキによる出力電流値の変動をトリミングにより抑制することを可能としているものである。
【００１７】
ＭＯＳ型トランジスタの場合、出力電流値を変動させる代表的なパラメータはチャンネル長、チャネル幅、しきい値電圧、等々である。本発明のようなアナログ回路の場合、チャンネル長、チャネル幅については、製造バラつきを低減させる設計は容易であるが、しきい値電圧Ｖｔｈについては、製造バラつきを設計技術で低減させることは容易ではない。そこで、あらかじめ製造バラつきと製品スペックとの相関関係を導出し所望のトリミング素子数を設ける必要がある。
【００１８】
このトリミング回路は、複数の出力回路を有する場合、全出力回路に設けられることが望ましいが、必要に応じて、ヒューズトリミング回路を出力回路の８回路ごとにひとつ設けることや、出力回路の８回路の整数倍ごとにひとつ設けるような場合もある。
また、図示しないが、本発明の半導体装置を同位置表示パネルに複数個用いる場合、隣接する半導体装置間の隣接した出力回路の出力電流値に大きな差が生じると表示パネルの表示品質に問題が生じる可能性があるので、半導体装置の両端部の出力回路に電流モニタリング回路とフィードバック回路を有する構成にすることもできる。
【００１９】
この場合、半導体装置の端部の出力電流値と隣接した半導体装置の端部の出力電流値とを比較して、表示品質が最も良くなる電流値をそれぞれの出力回路から出力する構成を有する。またこの場合、端部の出力から８回路程度内側に設けられた出力回路においても同様な出力電流値の調節機能を持つことが好ましい。
図７は、本発明の第３の実施例の半導体集積回路装置の出力回路における高精度電流出力用電界効果型ＭＯＳトランジスタの概略断面図である。
【００２０】
前述の第１、第２の実施例においては、第２のＭＯＳ型トランジスタ２０の出力電流値を高精度に制御するためにゲート電圧値を可変する手法を用いたが、この第３の実施例では、第２のＭＯＳ型トランジスタ２０がＶｔｈがばらついても出力電流値のバラツキを低く抑える構成を有している。
本発明の高精度電流出力用電界効果型ＭＯＳトランジスタは、半導体基板１００表面付近にゲート酸化膜１０３を介してゲート電極１０１を設け、ゲート電極１０１チャネル方向両端部の下側に厚い酸化膜１０４を介してソース側低濃度不純物領域１１０およびドレイン側低濃度不純物領域１１１を設け、ソース側低濃度不純物領域１１０をゲート電極１０１下側からさらに外側に向かってチャネル長Ａと同程度の長さＢまで設け、ソース側低濃度不純物領域１１０端部に接続してソース領域１０５を設け、ドレイン側低濃度不純物領域１１１をゲート電極１０１下側からさらに外側に向かってソース側低濃度不純物領域１１０長の１／１０から１／５程度の長さＣで設け、ドレイン側低濃度不純物領域１１１端部に接続してドレイン領域１０２を設けた。
【００２１】
ここで、厚い酸化膜１０４は、製造工程の簡略化と厚い酸化膜１０４端部のバーズビーク構造形成のためフィールド酸化膜を用いることが望ましい。
またチャネル長Ａは、加工長のバラツキレンジのチャネル長に占める比率と、要求される電流バラツキレンジの出力電流値に対する比率との関係で決定される。当然、前者の比率が後者の比率より小さく設定する必要がある。
ソース側低濃度不純物領域１１０長Ｂは、チャネル長Ａと同程度とする方法もあるが、出力電流値とソース側低濃度不純物領域１１０の抵抗値との積によって決定されるバックゲート効果によるＶｔｈの上昇と、Ｖｔｈが上昇して出力電流値が低下することによるバックゲート効果の抑制との相互作用の収束点で出力電流値が要求値と整合するような方法で決定することが望ましい。
【００２２】
製造工場の最小加工幅や要求仕様等の条件にもよるがソース側低濃度不純物領域１１０を３μｍから５０μｍ程度の長さで構成するのが、一般的である。出力回路サイズが大きくなり出力数が多い場合、チップサイズの巨大化の弊害が生じるため、５μｍから２０μｍ程度の長さで構成するのが現実的である。
また、ドレイン側低濃度不純物領域１１１は、ゲート電極１０１と厚い酸化膜１０４とのアライメント精度や、厚い酸化膜１０４の最小加工幅や、ドレイン領域１０２の動作電圧範囲等により決定されるので、製造工場の最小加工幅や要求仕様等の条件にもよるが、１μｍから３μｍ程度の長さで構成するのが現実的である。必ずしもソース側低濃度不純物領域１１０長の１／１０から１／５程度の長さにする必要はない。
【００２３】
本発明の高精度電流出力用電界効果型ＭＯＳトランジスタを図１の出力回路に用いる場合、第２のＭＯＳ型トランジスタ２０は、ＧＮＤ電位程度から電源電圧程度までの広い範囲での低電流動作が必要であるため、ゲート電極に印可する電位は、全電圧範囲で飽和動作状態にする設定となる。このため、ゲート電位Ｖｇは、Ｖｔｈ近傍のＶｇ＞Ｖｔｈとなってしまう。これは、Ｖｔｈの変動による出力電流値のバラツキをより顕著にさせている。
【００２４】
図８に、一般的によく知られている電界効果型ＭＯＳトランジスタのＶｇ−Ｉｄの飽和時において、Ｖｔｈのバラつきによる出力電流値のバラつきの影響を示す。
一方、図７に示した本発明の高精度電流出力用電界効果型ＭＯＳトランジスタは、単位あたりの駆動能力を低下させているため、同一の出力電流値が得られるようにチャネル幅大きく設定している。この場合、図９に示したように、Ｖｔｈが同様に変動しても出力電流値のバラツキの幅を縮小することができる。
【００２５】
また、図７のソース側低濃度不純物領域１１０は、電流が流れることにより電圧効果をもたらす。この電圧効果は、高抵抗の低濃度不純物領域をソース電極とチャネル端の間に設けることにより、第２のＭＯＳ型トランジスタ２０にバックバイアス効果もたらし、Ｖｔｈが低い、より電流を多く流す場合ほどＶｔｈが上昇するため、出力電流を低減する効果が生じ、出力電流の多い側のバラつき範囲を減少させる事ができる。逆に、Ｖｔｈが高い、より電流を少なく流す場合ほどＶｔｈが上昇が少なくなるため、出力電流を増加させる効果が生じ、出力電流の少ない側のバラつき範囲を減少させる事ができる。
【００２６】
図１１は本発明の第４の実施例を示す断面構造図である。図１１において、Ｎ型半導体基板２０１上にゲート絶縁膜２０６を挟んで形成した多結晶シリコンなどからなるゲート電極２０９と、前記Ｎ型半導体基板２０１表面のＰ−ドレイン領域２０５と該Ｐ−ドレイン領域２０５より長いＰ−ソース領域２０４上に形成した形成した前記ゲート絶縁膜２０６より厚い第１絶縁膜２０７、２０８と、 Ｐ＋ソース／ドレイン領域２０２、２０３と、前記Ｐ＋ソース／ドレイン領域２０２、２０３は層間絶縁膜２１０を挟んでコンタクトホール２１１、２１２を介してアルミニウムなどからなる第１金属配線２１３、２１４に接続した構成となる。もちろんゲート電極２０９、Ｎ型半導体基板２０１は接続されている。ここで、Ｐ−ソース領域の長さは出来れば１０μｍ以上が好ましい。
【００２７】
この構成によれば、ＰＭＯＳトランジスタの相互コンダクタンス（ｇｍ）が下がるためゲートバイアスのばらつきによるドレイン電流の変動が小さくなり、ＭＯＳ型半導体素子の定電流出力特性を安定させることが出来る。
図１２に本発明の第５の実施例を示す。第４の実施例と同様にＮ型半導体基板２０１上にゲート絶縁膜２０６を挟んで形成した多結晶シリコンなどからなるゲート電極２０９と、前記Ｎ型半導体基板２０１表面のＰ−ソース領域２０４上に形成した形成した該ゲート絶縁膜２０６より厚い第１絶縁膜２０７と、 Ｐ＋ソース／ドレイン領域２０２、２０３と、前記Ｐ＋ソース／ドレイン領域２０２、２０３はコンタクトホール２１０、２１１を介してアルミニウムなどからなる第１金属配線２１２、２１３に接続した構造となる。
【００２８】
この実施例でも第４の実施例と同様にＭＯＳ型半導体素子の定電流出力特性を安定させる効果がある。
なお、前記第４の実施例または第５の実施例ではＰＭＯＳトランジスタの場合を例に示したが、ＮＭＯＳトランジスタにおいても本発明に係る構造を採用すれば同様の効果がある。
【００２９】
【発明の効果】
以上説明したように、この発明は半導体集積回路装置において、製造バラつきによる出力電流値の変動を緩和することができるため、高精度の電流値を出力できる機能を容易に構成できる。このため、実装時に工程増により生じていた製造コストの削減効果がある。
【００３０】
また、本発明ではＭＯＳ型半導体素子のＰ−ソース領域を長くすることによってＭＯＳ型半導体素子の定電流出力特性を安定させ、半導体集積回路の安定動作を実現する効果がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置概略回路図である。
【図２】従来の半導体集積回路装置の概略回路図である。
【図３】本発明の半導体集積回路装置の概略回路図である。
【図４】オフセットドレイン構造を示す構造図である。
【図５】オフセットＬＤＤ構造を示す構造図である。
【図６】ＬＯＣＯＳバーズビークを用いたドレイン構造図である。
【図７】本発明の半導体集積回路装置の出力回路における高精度電流出力用電界効果型ＭＯＳトランジスタの概略断面図である。
【図８】従来のＭＯＳトランジスタのＶｇ−Ｉｄの飽和時の概略特性図である。
【図９】本発明のＭＯＳトランジスタのＶｇ−Ｉｄの飽和時の概略特性図である。
【図１０】従来の半導体装置の断面構造図
【図１１】本発明の半導体装置の第４の実施例の断面構造図
【図１２】本発明の半導体装置の第５の実施例の断面構造図
【符号の説明】
１ 電源電圧端子
１０ 第１のトランジスタ
２０ 第２のトランジスタ
３０ 第３のトランジスタ
４０ 外部出力端子
５０ ＧＮＤ端子
６０ ヒューズ
７０ａ 分割抵抗
７１ｂ 分割抵抗
８０ 出力制御回路
１００、１２０、１３０、１４０ 半導体基板
１０１、１２１、１３１、１４１ ゲート電極
１０２、１２２、１３４、１４２ ドレイン領域
１０３ ゲート酸化膜
１０４ 厚い酸化膜
１０５ ソース領域
１１０ ソース側低濃度不純物領域
１１１ ドレイン側低濃度不純物領域
１３２、１４３ ＬＤＤ領域
１２３、１３５ ドレインオフセット領域
２０１ Ｎ型半導体基板
２０２ Ｐ＋ソース領域
２０３ Ｐ＋ドレイン領域
２０４ Ｐ−ソース領域
２０５ Ｐ−ドレイン領域
２０６ ゲート絶縁膜
２０７、２０８ 第１絶縁膜
２０９ ゲート電極
２１０ 層間絶縁膜
２１１、２１２ コンタクトホール
２１３、２１４ 第１金属配線
【発明の利用分野】
本発明は、半導体集積回路装置に関する。
【０００２】
【発明の属する技術分野】
本発明は、電界効果型の半導体集積回路に関し、特にＥＬ素子駆動用、ＬＥＤ駆動用等に使用される高精度の電流出力用の半導体集積回路装置に関する。
【０００３】
【従来の技術】
従来の半導体集積回路装置の出力回路を構成するＭＯＳ型トランジスタの概略回路図の一例を図２に示す。
図２に記した出力回路の外部出力端子４０と電源電圧端子１との間に電気的に直列に接続され、出力電流をスイッチングする第１のトランジスタ１０と出力電流値を可変するするための第２のトランジスタ２０を有する半導体集積回路装置において、第２のトランジスタ２０のゲート電位には、電源電圧端子１とＧＮＤ端子 ５０との間に直列に設けられたふたつの分割抵抗７０ａにより所望の電圧に変換された電位が供給されていた。
【０００４】
この出力回路は、第２のトランジスタ２０のしきい値電圧の製造バラつきや分割抵抗７０ａの抵抗値の製造バラつき等により、出力電流値がバラつくことがことが従来よく知られていた。
このため、分割抵抗７０ａを可変型の抵抗にして、後で調整する構成や、第２のトランジスタ２０のゲート電位に外部接続端子から直接制御される電圧を印加する等の方法が用いられていた。
また、第２のトランジスタ２０には、電流値の製造バラツキを緩和させる為の機能が無かった。
【０００５】
図３は従来のＭＯＳ半導体装置の一例を示している。図を見易くするため、パッシベーション膜等は省いてある。
図３において、Ｎ型半導体基板２０１上にゲート絶縁膜２０６を挟んでゲート電極２０９を形成し、Ｐ＋ソース／ドレイン領域２０２、２０３、 Ｐ＋ソース／ドレイン領域２０２、２０３より不純物濃度が低いＰ−ソース／ドレイン領域２０４、２０５、ゲート絶縁膜より厚い第１絶縁膜２０７、２０８でＭＯＳ型半導体素子が構成されている。前記Ｐ＋ソース／ドレイン領域２０２、２０３は、層間絶縁膜２１０を挟んでコンタクトホール２１１、２１２を介して第１金属配線２１３、２１４に接続されている。前記Ｐ−ソース／ドレイン領域２０４、２０５はフォトリソグラフィー技術や高耐圧特性等の許す範囲で短くすることで、ＭＯＳ型半導体素子の面積の増大を防いでいる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の半導体集積回路装置においては、下記の課題があった。
図２に示した絶縁ゲート電界効果型半導体集積回路装置の場合、第２のトランジスタ２０のしきい値電圧の製造バラつきや、分割抵抗７０ａの抵抗値の製造バラつき等により出力電流値がバラつくため、上記のように分割抵抗７０ａを可変型の抵抗とすることや、第２のトランジスタ２０のゲート電位を外部接続端子から直接制御する等の方法が講じられていたが、抵抗可変をする手間や、外部から高精度の電位を図２に示す回路を有するＩＣチップごとに入力する手間等、コストアップとなる要因を多く含んでいた。
【０００７】
さらに、第２のトランジスタ２０は、電流駆動能力が大きい為、しきい値電圧等がばらついた場合、出力電流も大きく変動するという欠点を有していた。
また、図１０に示した前記従来技術においては、ゲート電極に加わるバイアスのばらつきによってドレイン電流の変動が大きく、好ましくなかった。
【０００８】
【課題を解決するための手段】
そこで本発明は、上記課題を解決するために以下の手段を用いた。
出力回路の出力端子と電源電圧端子との間に電気的に直列に接続された出力電流をスイッチングするための第１のＭＯＳ型トランジスタと出力電流値を可変するするための第２のＭＯＳ型トランジスタを有する半導体集積回路装置において、第２のＭＯＳ型トランジスタのゲート電極にヒューズトリミング回路を設けた。
【０００９】
また、前記ヒューズトリミング回路を前記出力回路の８回路ごとにひとつ設けた。
また、前記ヒューズトリミング回路を前記出力回路の８回路の整数倍ごとにひとつ設けた。
更に、第２のＭＯＳ型トランジスタにおいて、半導体基板表面付近にゲート酸化膜を介してゲート電極を設け、ゲート電極チャネル方向両端部の下側に厚い酸化膜を介してソース側低濃度不純物領域およびドレイン側低濃度不純物領域を設け、ソース側低濃度不純物領域をゲート電極下側からさらに外側に向かってチャネル長と同程度の長さで設け、ソース側低濃度不純物領域端部に接続してソース領域を設け、ドレイン側低濃度不純物領域をゲート電極下側からさらに外側方向に設け、ドレイン側低濃度不純物領域端部に接続してドレイン領域を設けた。
【００１０】
また、ソース側低濃度不純物領域を３μｍから５０μｍの長さで設けた。
また、ドレイン側低濃度不純物領域をソース側低濃度不純物領域長の１／１０から１／５程度の長さで設けた。
また、上記課題を解決するために、ＭＯＳ型半導体素子のＰ−ソース領域を長くすることにより、ゲートバイアスのばらつきによるドレイン電流の変動を小さくした。
上述した構成により、ゲートバイアスに対するドレイン電流の変動が小さくなり、ＭＯＳ型半導体素子の定電流出力特性を安定させることが出来る。
【００１１】
【発明の実施の形態】
以下に、この発明の実施例を図面に基づいて説明する。
図１に示した本発明の半導体集積回路装置は、有機ＥＬ（オーガニック エレクトロ ルミネッセンス）型表示装置の表示素子を駆動する出力回路等に用いられる高精度の出力電流が得られる電界効果型ＭＯＳトランジスタを有し、さらにゲート電極にヒューズトリミング素子を設けて、より高精度の出力電流が得られる電界効果型ＭＯＳトランジスタを構成したものである。
【００１２】
以下に本発明の半導体集積回路装置を図面に基づいて詳細に説明する。
図１は、本発明の第１の実施例の半導体集積回路装置の出力回路の概略回路図である。 出力回路は、外部出力端子４０と、外部出力端子４０と電源電圧端子１との間に出力電流をスイッチングするためのＰ型の第１のトランジスタ１０と、第１のトランジスタ１０と電気的に直列に接続され、出力電流値を可変するためのＰ型の第２のトランジスタ２０と、外部出力端子４０とＧＮＤ端子 ５０との間に接続され、出力電流をスイッチングするためのＮ型の第３のトランジスタ３０を有している。出力電流をスイッチングするための第１のトランジスタ１０と第３のトランジスタ３０のゲート電極は出力制御回路８０へ接続されており、出力電流値を可変するするための第２のトランジスタ２０のゲート電極は別配線で出力制御回路８０に接続されている。また、第２のトランジスタ２０の出力電流は、１μＡから１００μＡ程度の範囲内の特定の電流値に高精度に合わせ込まれて、ＧＮＤ電位から電源電圧レベルまで定電流性を有するように構成されている。このため、第１のトランジスタ１０がオン状態の時、第１のトランジスタ１０のドレイン電極には電源電圧に近い電圧しか印可されないので、第１のトランジスタ１０のオン時のドレイン耐圧を、電源電圧レベル以下の設定とすることも可能である。
【００１３】
第２のトランジスタ２０のゲート電極には定電流性を確保するため、常にチャネルが形成されるしきい値電圧Ｖｔｈ以上で、かつ飽和動作状態を維持できる様な電圧Ｖｇが印可される。このため、第２のトランジスタ２０のＶｔｈはエンハンスできるだけ低く設定するか、あるいはデプレッションで深く設定する必要がある。特に、外部出力端子４０の電圧が電源電圧に近づいている動作状態の時に飽和動作状態を維持できなくなる可能性が高くなる。このため外部出力端子４０に接続される外部負荷と第３のトランジスタ３０の駆動能力との相互関係と、動作速度で決定される第１外部出力端子４０と電源電圧との動作電位差範囲Ｖｏｕｔについては次のふたつの関係式を維持できるように設定する。
【００１４】
｜Ｖｇ−Ｖｔｈ｜＜｜Ｖｏｕｔ｜、Ｖｇ−Ｖｔｈ＞０
また、第２のトランジスタ２０のデバイス構造は、ゲート電位と基板電位の電位差が電源電圧に比べて１／１０以下の構成となるので、ゲート酸化膜厚は第１のトランジスタ１０に比べて大幅に薄くすることが可能である。電界強度的には４ＭＶ／ｃｍ以下であれば問題ないが、Ｖｔｈの製造バラツキが最も小さくなる膜厚を選択する事が好ましい。特に高駆動能力が必要なアプリケーションの場合は、１５０オングストローム以下や１００オングストローム以下の構成とすることが好ましい。ただし、図４に示すオフセットドレイン構造や、図５に示すオフセットＬＤＤ構造、もしくは図６に示すＬＯＣＯＳバーズビークを用いたドレイン構造等を用いてゲート酸化膜に印可される電界強度を緩和する必要がある。
図３は、本発明の第２の実施例の半導体集積回路装置の出力回路の概略回路図である。
【００１５】
出力回路は、外部出力端子４０と電源電圧端子１との間に、出力電流をスイッチングするためのＰ型の第１のトランジスタ１０と、出力電流値を可変するするためのＰ型の第２のトランジスタ２０とが直列に接続されている。外部出力端子４０とＧＮＤ端子 ５０との間には、出力電流をスイッチングするためのＮ型の第３のトランジスタ３０が接続る。出力電流をスイッチングするための第１のトランジスタ１０と第３のトランジスタ３０のゲート電極は出力制御回路８１へ接続される。出力電流値を可変するための第２のトランジスタ２０のゲート電極はヒューズトリミング回路に接続される。
【００１６】
ヒューズトリミング回路とは、複数のヒューズ６０と複数の分割抵抗７１ｂが並列に接続されたトリミング素子が、電源電圧端子１とＧＮＤ端子５０に接続された分割抵抗７０との間に複数個接続された回路である。第２のトランジスタ２０のゲート電極はヒューズトリミング回路内の所望の電位レベルのトリミング素子に接続されている。これは、第２のトランジスタ２０の出力電流は、１μＡから１００μＡ程度の範囲内の特定の電流値に高精度に合わせ込むためであり、第２のトランジスタ２０がＧＮＤ電位から電源電圧レベルまで定電流性を有するように構成されている。つまり、第２のトランジスタ２０のしきい値電圧Ｖｔｈの製造バラツキによる出力電流値の変動をトリミングにより抑制することを可能としているものである。
【００１７】
ＭＯＳ型トランジスタの場合、出力電流値を変動させる代表的なパラメータはチャンネル長、チャネル幅、しきい値電圧、等々である。本発明のようなアナログ回路の場合、チャンネル長、チャネル幅については、製造バラつきを低減させる設計は容易であるが、しきい値電圧Ｖｔｈについては、製造バラつきを設計技術で低減させることは容易ではない。そこで、あらかじめ製造バラつきと製品スペックとの相関関係を導出し所望のトリミング素子数を設ける必要がある。
【００１８】
このトリミング回路は、複数の出力回路を有する場合、全出力回路に設けられることが望ましいが、必要に応じて、ヒューズトリミング回路を出力回路の８回路ごとにひとつ設けることや、出力回路の８回路の整数倍ごとにひとつ設けるような場合もある。
また、図示しないが、本発明の半導体装置を同位置表示パネルに複数個用いる場合、隣接する半導体装置間の隣接した出力回路の出力電流値に大きな差が生じると表示パネルの表示品質に問題が生じる可能性があるので、半導体装置の両端部の出力回路に電流モニタリング回路とフィードバック回路を有する構成にすることもできる。
【００１９】
この場合、半導体装置の端部の出力電流値と隣接した半導体装置の端部の出力電流値とを比較して、表示品質が最も良くなる電流値をそれぞれの出力回路から出力する構成を有する。またこの場合、端部の出力から８回路程度内側に設けられた出力回路においても同様な出力電流値の調節機能を持つことが好ましい。
図７は、本発明の第３の実施例の半導体集積回路装置の出力回路における高精度電流出力用電界効果型ＭＯＳトランジスタの概略断面図である。
【００２０】
前述の第１、第２の実施例においては、第２のＭＯＳ型トランジスタ２０の出力電流値を高精度に制御するためにゲート電圧値を可変する手法を用いたが、この第３の実施例では、第２のＭＯＳ型トランジスタ２０がＶｔｈがばらついても出力電流値のバラツキを低く抑える構成を有している。
本発明の高精度電流出力用電界効果型ＭＯＳトランジスタは、半導体基板１００表面付近にゲート酸化膜１０３を介してゲート電極１０１を設け、ゲート電極１０１チャネル方向両端部の下側に厚い酸化膜１０４を介してソース側低濃度不純物領域１１０およびドレイン側低濃度不純物領域１１１を設け、ソース側低濃度不純物領域１１０をゲート電極１０１下側からさらに外側に向かってチャネル長Ａと同程度の長さＢまで設け、ソース側低濃度不純物領域１１０端部に接続してソース領域１０５を設け、ドレイン側低濃度不純物領域１１１をゲート電極１０１下側からさらに外側に向かってソース側低濃度不純物領域１１０長の１／１０から１／５程度の長さＣで設け、ドレイン側低濃度不純物領域１１１端部に接続してドレイン領域１０２を設けた。
【００２１】
ここで、厚い酸化膜１０４は、製造工程の簡略化と厚い酸化膜１０４端部のバーズビーク構造形成のためフィールド酸化膜を用いることが望ましい。
またチャネル長Ａは、加工長のバラツキレンジのチャネル長に占める比率と、要求される電流バラツキレンジの出力電流値に対する比率との関係で決定される。当然、前者の比率が後者の比率より小さく設定する必要がある。
ソース側低濃度不純物領域１１０長Ｂは、チャネル長Ａと同程度とする方法もあるが、出力電流値とソース側低濃度不純物領域１１０の抵抗値との積によって決定されるバックゲート効果によるＶｔｈの上昇と、Ｖｔｈが上昇して出力電流値が低下することによるバックゲート効果の抑制との相互作用の収束点で出力電流値が要求値と整合するような方法で決定することが望ましい。
【００２２】
製造工場の最小加工幅や要求仕様等の条件にもよるがソース側低濃度不純物領域１１０を３μｍから５０μｍ程度の長さで構成するのが、一般的である。出力回路サイズが大きくなり出力数が多い場合、チップサイズの巨大化の弊害が生じるため、５μｍから２０μｍ程度の長さで構成するのが現実的である。
また、ドレイン側低濃度不純物領域１１１は、ゲート電極１０１と厚い酸化膜１０４とのアライメント精度や、厚い酸化膜１０４の最小加工幅や、ドレイン領域１０２の動作電圧範囲等により決定されるので、製造工場の最小加工幅や要求仕様等の条件にもよるが、１μｍから３μｍ程度の長さで構成するのが現実的である。必ずしもソース側低濃度不純物領域１１０長の１／１０から１／５程度の長さにする必要はない。
【００２３】
本発明の高精度電流出力用電界効果型ＭＯＳトランジスタを図１の出力回路に用いる場合、第２のＭＯＳ型トランジスタ２０は、ＧＮＤ電位程度から電源電圧程度までの広い範囲での低電流動作が必要であるため、ゲート電極に印可する電位は、全電圧範囲で飽和動作状態にする設定となる。このため、ゲート電位Ｖｇは、Ｖｔｈ近傍のＶｇ＞Ｖｔｈとなってしまう。これは、Ｖｔｈの変動による出力電流値のバラツキをより顕著にさせている。
【００２４】
図８に、一般的によく知られている電界効果型ＭＯＳトランジスタのＶｇ−Ｉｄの飽和時において、Ｖｔｈのバラつきによる出力電流値のバラつきの影響を示す。
一方、図７に示した本発明の高精度電流出力用電界効果型ＭＯＳトランジスタは、単位あたりの駆動能力を低下させているため、同一の出力電流値が得られるようにチャネル幅大きく設定している。この場合、図９に示したように、Ｖｔｈが同様に変動しても出力電流値のバラツキの幅を縮小することができる。
【００２５】
また、図７のソース側低濃度不純物領域１１０は、電流が流れることにより電圧効果をもたらす。この電圧効果は、高抵抗の低濃度不純物領域をソース電極とチャネル端の間に設けることにより、第２のＭＯＳ型トランジスタ２０にバックバイアス効果もたらし、Ｖｔｈが低い、より電流を多く流す場合ほどＶｔｈが上昇するため、出力電流を低減する効果が生じ、出力電流の多い側のバラつき範囲を減少させる事ができる。逆に、Ｖｔｈが高い、より電流を少なく流す場合ほどＶｔｈが上昇が少なくなるため、出力電流を増加させる効果が生じ、出力電流の少ない側のバラつき範囲を減少させる事ができる。
【００２６】
図１１は本発明の第４の実施例を示す断面構造図である。図１１において、Ｎ型半導体基板２０１上にゲート絶縁膜２０６を挟んで形成した多結晶シリコンなどからなるゲート電極２０９と、前記Ｎ型半導体基板２０１表面のＰ−ドレイン領域２０５と該Ｐ−ドレイン領域２０５より長いＰ−ソース領域２０４上に形成した形成した前記ゲート絶縁膜２０６より厚い第１絶縁膜２０７、２０８と、 Ｐ＋ソース／ドレイン領域２０２、２０３と、前記Ｐ＋ソース／ドレイン領域２０２、２０３は層間絶縁膜２１０を挟んでコンタクトホール２１１、２１２を介してアルミニウムなどからなる第１金属配線２１３、２１４に接続した構成となる。もちろんゲート電極２０９、Ｎ型半導体基板２０１は接続されている。ここで、Ｐ−ソース領域の長さは出来れば１０μｍ以上が好ましい。
【００２７】
この構成によれば、ＰＭＯＳトランジスタの相互コンダクタンス（ｇｍ）が下がるためゲートバイアスのばらつきによるドレイン電流の変動が小さくなり、ＭＯＳ型半導体素子の定電流出力特性を安定させることが出来る。
図１２に本発明の第５の実施例を示す。第４の実施例と同様にＮ型半導体基板２０１上にゲート絶縁膜２０６を挟んで形成した多結晶シリコンなどからなるゲート電極２０９と、前記Ｎ型半導体基板２０１表面のＰ−ソース領域２０４上に形成した形成した該ゲート絶縁膜２０６より厚い第１絶縁膜２０７と、 Ｐ＋ソース／ドレイン領域２０２、２０３と、前記Ｐ＋ソース／ドレイン領域２０２、２０３はコンタクトホール２１０、２１１を介してアルミニウムなどからなる第１金属配線２１２、２１３に接続した構造となる。
【００２８】
この実施例でも第４の実施例と同様にＭＯＳ型半導体素子の定電流出力特性を安定させる効果がある。
なお、前記第４の実施例または第５の実施例ではＰＭＯＳトランジスタの場合を例に示したが、ＮＭＯＳトランジスタにおいても本発明に係る構造を採用すれば同様の効果がある。
【００２９】
【発明の効果】
以上説明したように、この発明は半導体集積回路装置において、製造バラつきによる出力電流値の変動を緩和することができるため、高精度の電流値を出力できる機能を容易に構成できる。このため、実装時に工程増により生じていた製造コストの削減効果がある。
【００３０】
また、本発明ではＭＯＳ型半導体素子のＰ−ソース領域を長くすることによってＭＯＳ型半導体素子の定電流出力特性を安定させ、半導体集積回路の安定動作を実現する効果がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置概略回路図である。
【図２】従来の半導体集積回路装置の概略回路図である。
【図３】本発明の半導体集積回路装置の概略回路図である。
【図４】オフセットドレイン構造を示す構造図である。
【図５】オフセットＬＤＤ構造を示す構造図である。
【図６】ＬＯＣＯＳバーズビークを用いたドレイン構造図である。
【図７】本発明の半導体集積回路装置の出力回路における高精度電流出力用電界効果型ＭＯＳトランジスタの概略断面図である。
【図８】従来のＭＯＳトランジスタのＶｇ−Ｉｄの飽和時の概略特性図である。
【図９】本発明のＭＯＳトランジスタのＶｇ−Ｉｄの飽和時の概略特性図である。
【図１０】従来の半導体装置の断面構造図
【図１１】本発明の半導体装置の第４の実施例の断面構造図
【図１２】本発明の半導体装置の第５の実施例の断面構造図
【符号の説明】
１ 電源電圧端子
１０ 第１のトランジスタ
２０ 第２のトランジスタ
３０ 第３のトランジスタ
４０ 外部出力端子
５０ ＧＮＤ端子
６０ ヒューズ
７０ａ 分割抵抗
７１ｂ 分割抵抗
８０ 出力制御回路
１００、１２０、１３０、１４０ 半導体基板
１０１、１２１、１３１、１４１ ゲート電極
１０２、１２２、１３４、１４２ ドレイン領域
１０３ ゲート酸化膜
１０４ 厚い酸化膜
１０５ ソース領域
１１０ ソース側低濃度不純物領域
１１１ ドレイン側低濃度不純物領域
１３２、１４３ ＬＤＤ領域
１２３、１３５ ドレインオフセット領域
２０１ Ｎ型半導体基板
２０２ Ｐ＋ソース領域
２０３ Ｐ＋ドレイン領域
２０４ Ｐ−ソース領域
２０５ Ｐ−ドレイン領域
２０６ ゲート絶縁膜
２０７、２０８ 第１絶縁膜
２０９ ゲート電極
２１０ 層間絶縁膜
２１１、２１２ コンタクトホール
２１３、２１４ 第１金属配線
Claims (3)
- 半導体基板表面付近にゲート酸化膜を介して設けられたゲート電極と、少なくともその一部が前記ゲート電極チャネル方向両端部の下側に厚い酸化膜を介して設けられたソース側低濃度不純物領域およびドレイン側低濃度不純物領域とから成り、前記ソース側低濃度不純物領域のチャネル方向の長さが前記ドレイン側低濃度不純物領域のチャネル方向の長さ以上であることを特徴とする半導体集積回路装置。
- 前記ソース側低濃度不純物領域を３マイクロメーターから５０マイクロメーターの長さで設けたことを特徴とする請求項１記載の半導体集積回路装置。
- 前記ドレイン側低濃度不純物領域を前記ソース側低濃度不純物領域長の１／１０から１／５の長さで設けたことを特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22284899A JP3544897B2 (ja) | 1999-08-05 | 1999-08-05 | 半導体集積回路装置 |
| US09/632,325 US6492680B1 (en) | 1999-08-05 | 2000-08-04 | Semiconductor integrated circuit device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22284899A JP3544897B2 (ja) | 1999-08-05 | 1999-08-05 | 半導体集積回路装置 |
| US09/632,325 US6492680B1 (en) | 1999-08-05 | 2000-08-04 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053152A JP2001053152A (ja) | 2001-02-23 |
| JP3544897B2 true JP3544897B2 (ja) | 2004-07-21 |
Family
ID=26525122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22284899A Expired - Lifetime JP3544897B2 (ja) | 1999-08-05 | 1999-08-05 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6492680B1 (ja) |
| JP (1) | JP3544897B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545711B1 (ko) | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
| US7579636B2 (en) * | 2004-01-08 | 2009-08-25 | Nec Corporation | MIS-type field-effect transistor |
| WO2015097595A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP6299390B2 (ja) * | 2014-04-25 | 2018-03-28 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705106B2 (ja) * | 1988-05-25 | 1998-01-26 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| JP3380117B2 (ja) * | 1995-07-24 | 2003-02-24 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
| JPH0955496A (ja) * | 1995-08-17 | 1997-02-25 | Oki Electric Ind Co Ltd | 高耐圧ｍｏｓトランジスタ及びその製造方法 |
| US5656518A (en) * | 1996-09-13 | 1997-08-12 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor |
| US6146952A (en) * | 1998-10-01 | 2000-11-14 | Advanced Micro Devices | Semiconductor device having self-aligned asymmetric source/drain regions and method of fabrication thereof |
-
1999
- 1999-08-05 JP JP22284899A patent/JP3544897B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-04 US US09/632,325 patent/US6492680B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053152A (ja) | 2001-02-23 |
| US6492680B1 (en) | 2002-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
| US9880203B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US7700417B2 (en) | Methods for forming cascode current mirrors | |
| US20090096507A1 (en) | Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor | |
| KR20080024129A (ko) | 반도체 장치 | |
| US6211555B1 (en) | Semiconductor device with a pair of transistors having dual work function gate electrodes | |
| US9318433B2 (en) | Semiconductor device | |
| EP1553636B1 (en) | Mos variable capacitive device | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US10054974B1 (en) | Current mirror devices using cascode with back-gate bias | |
| JP2000196089A (ja) | 半導体装置 | |
| KR20100030597A (ko) | 반도체 장치 | |
| JP2713205B2 (ja) | 半導体装置 | |
| JP6989462B2 (ja) | 電流検出回路 | |
| KR102074124B1 (ko) | 반도체 집적 회로 장치 | |
| US6088208A (en) | Electronic device, electronic switching apparatus including the same, and production method thereof | |
| US5243234A (en) | Dual gate LDMOSFET device for reducing on state resistance | |
| JP3544897B2 (ja) | 半導体集積回路装置 | |
| US7208798B2 (en) | Semiconductor device with an enhancement type field effect transistor in which threshold voltage is dependent upon substrate bias voltage | |
| US6852585B2 (en) | Semiconductor circuit arrangement and a method for producing same | |
| KR100326832B1 (ko) | 고전압 박막 트랜지스터 및 그 제조방법 | |
| US8012835B2 (en) | Method of high voltage operation of field effect transistor | |
| JP2737629B2 (ja) | Ｃｍｏｓ構成の出力回路を有する半導体装置 | |
| US8975707B2 (en) | Semiconductor device | |
| KR100344915B1 (ko) | 고전압금속절연반도체전계효과트랜지스터및반도체집적회로장치및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3544897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |