JP2020098339A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2020098339A
JP2020098339A JP2020000760A JP2020000760A JP2020098339A JP 2020098339 A JP2020098339 A JP 2020098339A JP 2020000760 A JP2020000760 A JP 2020000760A JP 2020000760 A JP2020000760 A JP 2020000760A JP 2020098339 A JP2020098339 A JP 2020098339A
Authority
JP
Japan
Prior art keywords
transistor
potential
wiring
film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020000760A
Other languages
English (en)
Inventor
三宅　博之
Hiroyuki Miyake
博之 三宅
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020098339A publication Critical patent/JP2020098339A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】画素間の輝度のばらつきが抑えられる発光装置の提供。【解決手段】画素１１と、上記画素から取り出された電流の値を情報として含む信号を生成する第１回路と、上記信号に従って、画像信号を補正する第２回路と、を有し、上記画素は、発光素子１４と、上記画像信号に従って、上記発光素子への上記電流の供給を制御するトランジスタ１５と、上記トランジスタのゲートとドレインの接続を制御する、或いは、上記トランジスタのゲートと配線との接続を制御する第１スイッチ１６と、上記電流の上記画素からの取り出しを制御する第２スイッチ１７と、を有する発光装置。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、それらの駆動方法、または、そ
れらの製造方法に関する。特に、本発明の一態様は、トランジスタが各画素に設けられた
発光装置に関する。
発光素子を用いたアクティブマトリクス型の発光装置は、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、画
像信号に従って発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ
）とが、各画素に設けられている。上記構成の発光装置では、駆動用トランジスタのドレ
イン電流が発光素子に供給されるため、画素間において駆動用トランジスタの閾値電圧に
ばらつきが生じると、発光素子の輝度にもそのばらつきが反映されてしまう。
閾値電圧のばらつきが発光素子の輝度に影響を及ぼすのを防ぐために、下記の特許文献１
では、ドライバー素子であるＴＦＴの閾値電圧の補正を、画素内にて行う表示装置につい
て記載されている。また、下記の特許文献２乃至特許文献４には、画素の外でモニターす
る表示装置について記載されている。
特開２００４−２８００５９号公報 特表２０１３−５１２４７３ 特開２０１２−１５０４９０ 特表２０１０−５００６２０
駆動用トランジスタのドレイン電流は、閾値電圧以外にも、移動度などの駆動用トランジ
スタの電気的特性が関与している。そのため、特許文献１のように、閾値電圧のばらつき
によるドレイン電流のばらつきだけを補正する構成では、発光素子の輝度むらを小さく抑
えることが難しく、閾値電圧と移動度のばらつきによる、駆動用トランジスタのドレイン
電流のばらつきを補正することが、発光装置の画質向上を図る上で、重要である。
上述したような技術的背景のもと、本発明の一態様は、駆動用トランジスタの電気的特性
に起因する、画素間の輝度のばらつきや劣化が抑えられる発光装置の提供を、課題の一つ
とする。または、本発明の一態様は、駆動用トランジスタの移動度のばらつきや劣化の影
響が低減することができる発光装置の提供を、課題の一つとする。または、本発明の一態
様は、発光素子のばらつきや劣化の影響が低減することができる発光装置の提供を、課題
の一つとする。または、画像信号の振幅が大きくなりすぎない発光装置の提供を、課題の
一つとする。または、画像信号のビット数が大きくなりすぎない発光装置の提供を、課題
の一つとする。または、消費電力が大きくなりにくい発光装置の提供を、課題の一つとす
る。または、複数の補正方法を組み合わせた発光装置の提供を、課題の一つとする。また
は、本発明の一態様は、新規な発光装置の提供を、課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様にかかる発光装置では、画素内で駆動用トランジスタの閾値電圧を補正す
る構成に加えて、駆動用トランジスタのドレイン電流が適切な値に近づくように、画素の
外部において画像信号を補正する構成をも有する。上記構成により、駆動用トランジスタ
の閾値電圧のばらつきのみならず、移動度などのその他の電気的特性のばらつきに起因す
る、駆動用トランジスタのドレイン電流のばらつきを、補正することが可能となる。
具体的に、本発明の一態様にかかる発光装置は、画素と、上記画素から取り出された電流
の値を情報として含む信号を生成する第１回路と、上記信号に従って、画像信号を補正す
る第２回路と、を有し、上記画素は、発光素子と、上記画像信号に従って、上記発光素子
への上記電流の供給を制御するトランジスタと、上記トランジスタのゲートとドレインの
接続を制御する、或いは、上記トランジスタのゲートと配線との接続を制御する第１スイ
ッチと、上記電流の上記画素からの取り出しを制御する第２スイッチと、を有する。
本発明の一態様により、駆動用トランジスタの電気的特性に起因する、画素間の輝度のば
らつきが抑えられる発光装置を、提供することができる。
発光装置の構成を示す図。 発光装置の具体的な構成を示す図。 画像信号の電位の振幅を模式的に示す図。 画素の構成を示す図。 画素のタイミングチャート。 画素の動作を模式的に示す図。 画素の動作を模式的に示す図。 画素の構成を示す図。 画素のタイミングチャート。 画素の動作を模式的に示す図。 画素の動作を模式的に示す図。 画素の動作を模式的に示す図。 モニター回路の回路図。 発光装置の断面図。 トランジスタの断面図。 携帯情報端末の図と、その動作について説明するためのフローチャート。 発光装置の斜視図。 電子機器の図。 画素と選択回路の接続構成を示す図。 画素の動作を模式的に示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態にすることができるような回路構成になっている場合
に相当する。従って、接続している回路構成とは、直接接続している回路構成を必ずしも
指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、
配線、抵抗、ダイオード、トランジスタなどの素子を介して電気的に接続している回路構
成も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、トランジスタのソースとは、半導体膜として機能する半導体膜の一部であるソース
領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、半導体膜として機能する半導体膜の一部であるドレイン領域、或
いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート
電極を意味する。
トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられ
る電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタ
では、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレイ
ンと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレ
インと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、
ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明す
る場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わ
る。
なお、本明細書等において、スイッチとしては、様々な形態のものを用いることができる
。スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を
流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を
選択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか
、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している
。スイッチの一例としては、電気的スイッチ又は機械的なスイッチなどを用いることがで
きる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定され
ない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯ
Ｓトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショ
ットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオー
ド、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオー
ド、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがあ
る。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよ
うに、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチ
がある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くこと
によって、導通と非導通とを制御して動作する。
〈発光装置の構成例〉
図１に、本発明の一態様にかかる発光装置の構成を、一例として示す。図１に示す発光装
置１０は、画素１１と、モニター回路１２と、画像処理回路１３とを有する。画素１１は
、発光素子１４、トランジスタ１５、スイッチ１６、スイッチ１７、及び容量素子１８を
少なくとも有する。
発光素子１４は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やＯＬＥＤ（Ｏ
ｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの、電流または電圧に
よって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤは、ＥＬ層と、
陽極と、陰極とを少なくとも有している。ＥＬ層は陽極と陰極の間に設けられた単層また
は複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層を少なくと
も含んでいる。ＥＬ層は、陰極と陽極間の電位差が、発光素子１４の閾値電圧以上になっ
たときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミ
ネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）とが含まれる。
トランジスタ１５は、配線２１を介して画素１１に入力された画像信号に従って、発光素
子１４への電流の供給を制御する機能を有する。なお、トランジスタ１５は、通常のゲー
ト（第１ゲート）に加えて、閾値電圧を制御するためのバックゲート（第２ゲート）を有
していても良い。
なお、図１では、トランジスタ１５がｎチャネル型である場合を例示しているが、この場
合、トランジスタ１５のソースは、発光素子１４の陽極に接続されている。そして、トラ
ンジスタ１５のドレインは配線１９に接続されており、発光素子１４の陰極は、配線２０
に接続されている。また、配線１９の電位は、配線２０の電位に発光素子１４の閾値電圧
Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖｔｈとを加算した電位よりも、高いものとす
る。よって、画素１１に入力される画像信号に従い、トランジスタ１５のドレイン電流の
値が定まると、上記ドレイン電流が発光素子１４に供給されることで、発光素子１４は発
光の状態となる。そして、発光素子１４の輝度は、ドレイン電流の値によって定まる。
トランジスタ１５がｐチャネル型である場合は、トランジスタ１５のソースは、発光素子
１４のカソードに接続される。そして、トランジスタ１５のドレインは配線１９に接続さ
れており、発光素子１４のアノードは、配線２０に接続される。また、配線２０の電位は
、配線１９の電位に発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖ
ｔｈとを加算した電位よりも、高いものとする。そして、トランジスタ１５がｎチャネル
型である場合と同様に、トランジスタ１５がｐチャネル型である場合も、画素１１に入力
される画像信号に従い、トランジスタ１５のドレイン電流の値が定まると、上記ドレイン
電流が発光素子１４に供給されることで、発光素子１４は発光の状態となる。そして、発
光素子１４の輝度は、ドレイン電流の値によって定まる。
また、スイッチ１６は、トランジスタ１５のゲート（Ｇで示す）と、配線２３の間の導通
状態を制御する機能を有する。例えば、スイッチ１６は、トランジスタを単数または複数
用いて構成することができる。或いは、スイッチ１６は、単数または複数のトランジスタ
に加えて、容量素子を用いていても良い。スイッチ１７は、トランジスタ１５に流れるド
レイン電流の、上記画素１１からの取り出しを制御する機能を有する。スイッチ１７は、
トランジスタを単数または複数用いて構成することができる。具体的に、スイッチ１７は
、配線２２と、トランジスタ１５のソースとの間の導通状態を制御する。
配線２３は配線１９と電気的に接続されていても良い。この場合、スイッチ１６は、トラ
ンジスタ１５のゲートとドレイン（Ｄで示す）の間の導通状態を制御する機能を有する。
或いは、配線２３は配線１９と、電気的に分離されていても良い。いずれの場合において
も、トランジスタ１５がｎチャネル型である場合、配線２３の電位は、配線２０の電位に
発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖｔｈとを加算した電
位よりも、高いものとする。また、トランジスタ１５がｐチャネル型である場合、配線２
３の電位は、配線２０の電位から、発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１
５の閾値電圧Ｖｔｈとを差し引いた電位よりも、低いものとする。
容量素子１８は、トランジスタ１５のゲートとソース（Ｓで示す）の電位差、すなわち、
ゲート電圧Ｖｇｓを保持する機能を有する。ただし、容量素子１８は、例えばトランジス
タ１５のゲートと半導体膜の間に形成されるゲート容量が十分大きい場合などは、必ずし
も画素１１に設ける必要はない。
本発明の一態様では、画素１１において、画像信号に従ってトランジスタ１５のドレイン
電流の値を定める前に、上記スイッチ１６によりトランジスタ１５のゲートと配線２３を
導通させた状態において、トランジスタ１５の閾値電圧を取得する。或いは、上記スイッ
チ１６によりトランジスタ１５のゲートとドレインを導通させた状態において、トランジ
スタ１５の閾値電圧を取得する。閾値電圧を取得して、画像信号に従ってトランジスタ１
５のドレイン電流の値を定めることで、画素１１間において生じた閾値電圧のばらつきが
、上記ドレイン電流の値に影響を及ぼすのを防ぐことができる。
例えば、トランジスタ１５がｎチャネル型である場合、閾値電圧を取得する前の段階にお
いて、配線２３の電位をトランジスタ１５のソースの電位よりも高く保つ。具体的には、
トランジスタ１５のソースの電位に、トランジスタ１５の閾値電圧Ｖｔｈを加算した電位
よりも高くなるように、トランジスタ１５のソースと配線２３との間に電位差Ｖｏｎを設
ける。トランジスタ１５のゲート電圧Ｖｇｓは、電位差Ｖｏｎと等しくなるため、トラン
ジスタ１５はオンになり、ドレイン電流が流れる。
次いで、トランジスタ１５のソースをフローティングの状態にし、トランジスタ１５のド
レイン電流が容量素子１８にのみ流れる構成とする。上記構成により、容量素子１８に蓄
積されている電荷が放出され、トランジスタ１５のソースの電位が上昇する。トランジス
タ１５のゲート電圧Ｖｇｓは、ドレイン電流が流れ始めた当初は電位差Ｖｏｎと等しい値
を有しているが、ソースの電位の上昇に伴い、徐々に小さくなっていく。そして、トラン
ジスタ１５のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈに近づくと、ドレイン電流が０Ａに収束
する。その結果、容量素子１８に閾値電圧Ｖｔｈが保持され、閾値電圧Ｖｔｈの取得が完
了する。
上記一連の動作により、画素１１間に存在するトランジスタ１５の閾値電圧のばらつきを
補正することができ、画素１１間における発光素子１４の輝度のばらつきを抑えることが
できる。
なお、上述したように、本発明の一態様では、画素１１が、スイッチ１６によりトランジ
スタ１５のゲートと配線２３間の導通状態が制御できる構成を有していれば良い。また、
本発明の一態様では、画素１１が、容量素子１８に、或いは容量素子１８がない場合はト
ランジスタ１５のゲート容量に、トランジスタ１５のゲート電圧Ｖｇｓを保持できる構成
であれば良い。そして、トランジスタ１５に流れるドレイン電流により容量素子１８に蓄
積された電荷が放出され、その結果、トランジスタ１５の閾値電圧が容量素子１８に保持
される構成であれば良い。また、本発明の一態様では、画素１１が、トランジスタ１５に
流れるドレイン電流の、画素１１からの取り出しを、スイッチ１７により制御できる構成
を有していれば良い。よって、画素１１は、トランジスタ１５、スイッチ１６、スイッチ
１７、容量素子１８のみならず、トランジスタ、容量素子、抵抗、インダクタなどの他の
回路素子をさらに有していても良い。そして、上記構成を満たすように、他の回路素子が
、トランジスタ１５、スイッチ１６、スイッチ１７、容量素子１８、配線１９間に設けら
れていても良い。
また、モニター回路１２は、スイッチ１７を介して画素１１から取り出された、トランジ
スタ１５のドレイン電流を用いて、当該電流の値を情報として含む信号を、生成する機能
を有する。モニター回路１２として、例えば、積分回路などの、電流電圧変換回路を用い
ることができる。トランジスタ１５のドレイン電流には、トランジスタ１５の移動度や、
トランジスタ１５のサイズ（チャネル幅やチャネル長）に関連した情報が含まれている。
画像処理回路１３は、モニター回路１２で生成された上記信号に従って、画素１１に入力
される画像信号を補正する機能を有する。具体的には、モニター回路１２で生成された信
号から、トランジスタ１５のドレイン電流が所望の値よりも大きかったと判断された場合
、トランジスタ１５のドレイン電流が小さくなるように、画像信号を補正する。逆に、モ
ニター回路１２で生成された信号から、トランジスタ１５のドレイン電流が所望の値より
も小さかったと判断された場合、トランジスタ１５のドレイン電流が大きくなるように、
画像信号を補正する。
画像信号の補正により、画素１１間に存在するトランジスタ１５の閾値電圧のばらつきの
みならず、トランジスタ１５の移動度などのその他の電気的特性のばらつきをも、補正す
ることができる。よって、画素１１内において、閾値電圧の補正を行う場合よりも、画素
１１間における発光素子１４の輝度のばらつきを、さらに抑えることができる。
なお、画素１１内における閾値電圧の補正（以下、内部補正と呼ぶ）を行わずに、画像処
理回路１３における画像信号の補正（以下、外部補正と呼ぶ）を行う場合でも、画素１１
間に存在するトランジスタ１５の閾値電圧のばらつきのみならず、トランジスタ１５の移
動度などのその他の電気的特性のばらつきをも、補正することができる。しかし、内部補
正を行わず、外部補正だけ行う場合、内部補正も外部補正も行わない補正なしの場合に比
べると、画像信号の電位の振幅を大きく取る必要がある。
図３に、補正なしの場合の、画像信号の電位の振幅Ｖａｍ１と、外部補正ありで内部補正
なしの場合の、画像信号の電位の振幅Ｖａｍ２とを、図３に模式的に示す。なお、総階調
数は２ｎであると仮定する。
図３に示すように、補正なしの場合の、振幅Ｖａｍ１は、最小の階調値０に対応する画像
信号の電位Ｖ（０）と、最大の階調値２ｎ−１に対応する画像信号の電位Ｖ（２ｎ−１）
との電位差に相当する。また、図３に示すように、外部補正ありで内部補正なしの場合、
最小の階調値０に対応する画像信号は、トランジスタ１５における閾値電圧のマイナスシ
フトや移動度のプラスシフトを考慮した場合、電位Ｖ（０）−Ｖａとなる。そして、最大
の階調値２ｎ−１に対応する画像信号は、トランジスタ１５における閾値電圧のプラスシ
フトや移動度のマイナスシフトを考慮した場合、電位Ｖ（２ｎ−１）＋Ｖｂとなる。よっ
て、振幅Ｖａｍ２は、電位Ｖ（０）−Ｖａと、電位Ｖ（２ｎ−１）＋Ｖｂの電位差に相当
する。
したがって、外部補正ありで内部補正なしの場合の、画像信号の電位の振幅Ｖａｍ２は、
補正なしの場合の、画像信号の電位の振幅Ｖａｍ１に比べて、大きくなる。そして、振幅
Ｖａｍ２が大きすぎると、階調値間における画像信号の電位差も大きくなるため、外部補
正ありで内部補正なしの場合、画像内の輝度の変化をなめらかなグラデーションで表現す
ることが難しく、画質が低下しやすい。総階調数を増やし、階調値間における画像信号の
電位差を小さくすることで、画質の低下を防ぐことはできる。しかし、この場合、デジタ
ルの画像信号を扱う、画像処理回路１３、コントローラ、画像メモリなどにおいて、画像
信号の転送や、その他の信号処理に要する時間や電力が増大する。そのため、画像処理回
路１３、コントローラ、画像メモリの高速動作と低消費電力を考慮すると、ｎビットの総
階調数を、せいぜい２ビット分しか増加させることができず、振幅Ｖａｍ２が大きい場合
は画質の低下を防ぐことが難しい。
本発明の一態様では、外部補正だけではなく内部補正をも行う。この場合の、画像信号の
電位の振幅Ｖａｍ３を、図３に模式的に示す。外部補正ありで内部補正ありの場合、閾値
電圧のマイナスシフト或いはプラスシフトの補正は、内部補正によって行われる。よって
、外部補正では、移動度などの、トランジスタ１５における閾値電圧以外の電気的特性の
ばらつきを補正すればよい。具体的に、図３に示すように、最小の階調値０に対応する画
像信号は、トランジスタ１５における移動度のプラスシフトを考慮した場合、電位Ｖ（０
）−ｃＶａとなる。ｃは、閾値電圧の内部補正により定まる定数であり、０．１乃至０．
３程度の、１以下の正の数となる。そして、最大の階調値２ｎ−１に対応する画像信号は
、トランジスタ１５における移動度のマイナスシフトを考慮した場合、電位Ｖ（２ｎ−１
）＋ｃＶｂとなる。よって、振幅Ｖａｍ３は、電位Ｖ（０）−ｃＶａと、電位Ｖ（２ｎ−
１）＋ｃＶｂの電位差に相当し、当該電位差は、振幅Ｖａｍ１よりも大きくなるが、振幅
Ｖａｍ２よりも小さくなる。
したがって、本発明の一態様では、外部補正と内部補正を組み合わせることで、内部補正
を行わず外部補正だけ行う場合に比べて、画像信号の電位の振幅を小さく抑えることがで
きる。よって、トランジスタ１５の電気的特性のばらつきに起因する、画像の輝度むらを
補正することができ、なおかつ、階調値間における画像信号の電位差を小さく抑え、画質
の低下を防ぐことができる。そして、本発明の一態様では、外部補正と内部補正を組み合
わせることで、内部補正だけでは対応しきれなかった、移動度などの、閾値電圧以外の電
気的特性の補正も、行うことができる。
なお、外部補正は、必ずしも、画像を書き換えるごとに行わなくてもよい。例えば、所定
の期間においてのみ、外部補正を行ってもよい。
ただし、本発明の一態様は、外部補正と内部補正の両方を行う期間があってもよいし、外
部補正と内部補正の何れか一つのみを行う期間があってもよいし、両方を行わない期間が
あってもよい。
〈発光装置の具体的な構成例〉
次いで、図１に示した発光装置１０の、より詳細な構成の一例について説明する。図２に
、本発明の一態様に係る発光装置１０の構成を、ブロック図で一例として示す。なお、ブ
ロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示している
が、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数
の機能に係わることもあり得る。
図２に示す発光装置１０は、画素１１を画素部２４に複数有するパネル２５と、コントロ
ーラ２６と、ＣＰＵ２７と、画像処理回路１３と、画像メモリ２８と、メモリ２９と、モ
ニター回路１２とを有する。また、図２に示す発光装置１０は、パネル２５に、駆動回路
３０と、駆動回路３１とを有する。
ＣＰＵ２７は、外部から入力された命令、またはＣＰＵ２７内に設けられたメモリに記憶
されている命令をデコードし、発光装置１０が有する各種回路の動作を統括的に制御する
ことで、当該命令を実行する機能を有する。
モニター回路１２は、画素１１から出力されたドレイン電流から、上記ドレイン電流の値
を情報として含む信号を生成する。メモリ２９は、当該信号に含まれる上記情報を記憶す
る機能を有する。なお、メモリ２９は、ＤＲＡＭやＳＲＡＭのような揮発性のメモリを用
いてもよいし、フラッシュメモリ、ＭＲＡＭ、磁気メモリ、磁気ディスク、光磁気ディス
クなどのような不揮発性のメモリを用いてもよい。例えば、メモリ２９として、不揮発性
のメモリを用いることにより、電源の供給を停止した後でも、各画素の情報を記憶するこ
とが出来る。そのため、画素１１からドレイン電流を出力する動作を、常に行わなくても
よいようにすることが出来る。例えば、製品を出荷する前や、電源の供給を停止する直前
や、電源の供給を開始した直後などにのみ、画素１１からドレイン電流を出力する動作を
行い、その情報をメモリ２９に保存しておくことが出来る。
画像メモリ２８は、発光装置１０に入力された画像データ３２を、記憶する機能を有する
。なお、図２では、画像メモリ２８を１つだけ発光装置１０に設ける場合を例示している
が、複数の画像メモリ２８が発光装置１０に設けられていても良い。例えば、赤、青、緑
などの色相にそれぞれ対応する３つの画像データ３２により、画素部２４にフルカラーの
画像が表示される場合、各画像データ３２に対応した画像メモリ２８を、それぞれ設ける
ようにしても良い。
画像メモリ２８には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）等の記憶回路を用いることができる。或いは、画像メモリ２８に、ＶＲＡＭ（Ｖｉｄｅ
ｏ ＲＡＭ）を用いても良い。
画像処理回路１３は、ＣＰＵ２７からの命令に従い、画像データ３２の画像メモリ２８へ
の書き込みと、画像データ３２の画像メモリ２８からの読み出しを行い、画像データ３２
から画像信号Ｓｉｇを生成する機能を有する。また、画像処理回路１３は、ＣＰＵ２７か
らの命令に従い、メモリ２９に記憶されている情報を読み出し、当該情報を用いて、画像
信号の補正を行う機能を有する。
コントローラ２６は、画像情報を有する画像信号Ｓｉｇが入力されると、パネル２５の仕
様に合わせて画像信号Ｓｉｇに信号処理を施した後、パネル２５に供給する機能を有する
。
駆動回路３１は、画素部２４が有する複数の画素１１を、行ごとに選択する機能を有する
。また、駆動回路３０は、コントローラ２６から与えられた画像信号Ｓｉｇを、駆動回路
３１によって選択された行の画素１１に供給する機能を有する。
なお、コントローラ２６は、駆動回路３０や駆動回路３１などの駆動に用いられる各種の
駆動信号を、パネル２５に供給する機能を有する。駆動信号には、駆動回路３０の動作を
制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路３
１の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
なお、発光装置１０は、発光装置１０が有するＣＰＵ２７に、情報や命令を与える機能を
有する入力装置を、有していても良い。入力装置として、キーボード、ポインティングデ
バイス、タッチパネル、センサなどを用いることができる。
〈画素の構成例１〉
次いで、図１に示す発光装置１０が有する、画素１１の具体的な構成例について説明する
。
図４に、画素１１の回路図の一例を示す。画素１１は、トランジスタ１５と、スイッチ１
６として機能するトランジスタ１６ｔと、スイッチ１７として機能するトランジスタ１７
ｔと、容量素子１８と、発光素子１４と、トランジスタ４０乃至トランジスタ４２とを有
する。
発光素子１４の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子１４の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子１４として用いる場合、陽極と陰極のいずれか一方が画
素電極として機能し、他方が共通電極として機能する。図４では、発光素子１４の陽極を
画素電極として用い、発光素子１４の陰極を共通電極として用いた画素１１の構成を例示
している。
トランジスタ４０は、配線２１と、容量素子１８の一対の電極のうちの一方との間の導通
状態を制御する機能を有する。容量素子１８の一対の電極のうちの他方は、トランジスタ
１５のソース及びドレインの一方に接続される。トランジスタ１６ｔは、配線２３と、ト
ランジスタ１５のゲートとの間の導通状態を制御する機能を有する。トランジスタ４１は
、容量素子１８の一対の電極のうちの一方と、トランジスタ１５のゲートとの間の導通状
態を制御する機能を有する。トランジスタ４２は、トランジスタ１５のソース及びドレイ
ンの一方と、発光素子１４の陽極との間の導通状態を制御する機能を有する。トランジス
タ１７ｔは、トランジスタ１５のソース及びドレインの一方と、配線２２との間の導通状
態を制御する機能を有する。
さらに、図４では、トランジスタ１５のソース及びドレインの他方は配線１９に接続され
ている。
また、トランジスタ４０におけるオンまたはオフの選択は、トランジスタ４０のゲートに
接続された配線４３の電位に従って行われる。トランジスタ１６ｔにおけるオンまたはオ
フの選択は、トランジスタ１６ｔのゲートに接続された配線４３の電位に従って行われる
。トランジスタ４１におけるオンまたはオフの選択は、トランジスタ４１のゲートに接続
された配線４４の電位に従って行われる。トランジスタ４２におけるオンまたはオフの選
択は、トランジスタ４２のゲートに接続された配線４４の電位に従って行われる。トラン
ジスタ１７ｔにおけるオンまたはオフの選択は、トランジスタ１７ｔのゲートに接続され
た配線４５の電位に従って行われる。
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
４０、トランジスタ１６ｔ及びトランジスタ４１が酸化物半導体をチャネル形成領域に含
むことで、トランジスタ４０、トランジスタ１６ｔ及びトランジスタ４１のオフ電流を極
めて小さくすることができる。そして、上記構成を有するトランジスタ４０、トランジス
タ１６ｔ及びトランジスタ４１を画素１１に用いることで、通常のシリコンやゲルマニウ
ムなどの半導体で形成されたトランジスタをトランジスタ４０、トランジスタ１６ｔ及び
トランジスタ４１に用いる場合に比べて、トランジスタ１５のゲートに蓄積された電荷の
リークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情
報を有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換え
ると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画像
の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ４
０、トランジスタ１６ｔ及びトランジスタ４１の半導体膜に用いることで、画像信号Ｓｉ
ｇの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上に
することができる。そして、画像信号Ｓｉｇが書き込まれる間隔を長くすればするほど、
消費電力をより低減することができる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ１５のゲートの電位を保持するための容量素子１８を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。よって、容量素子１８を設けないことに
よって、或いは容量素子１８のサイズを小さくすることによって、画素１１の開口率を高
めることができるため、発光素子１４の長寿命化を実現し、延いては、発光装置１０の信
頼性を高めることができる。
なお、図４において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図４において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一
対のゲートの一方をバックゲートとすると、通常のゲート及びバックゲートに同じ高さの
電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えら
れていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾
値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域
が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けること
で、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
また、図４では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子１４の陰極が配線２０に接続されている場
合、少なくともトランジスタ１５はｎチャネル型であることが望ましく、発光素子１４の
陽極が配線２０に接続されている場合、少なくともトランジスタ１５はｐチャネル型であ
ることが望ましい。
また、図４では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態
様はこの構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気
的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチ
ゲート構造であっても良い。
図５に、図４に示す画素１１に接続される配線４３、配線４４、配線４５の電位と、配線
２１に供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図５に
示すタイミングチャートは、図４に示す画素１１に含まれるトランジスタが全てｎチャネ
ル型である場合を例示するものである。また、図６及び図７に、各期間における、画素１
１の動作を模式的に示す。ただし、図６及び図７では、画素１１の動作を分かりやすく示
すために、トランジスタ１５以外のトランジスタを、スイッチとして図示する。
まず、期間ｔ１では、配線４３にローレベルの電位が与えられ、配線４４にハイレベルの
電位が与えられ、配線４５にハイレベルの電位が与えられる。よって、図６（Ａ）に示す
ように、トランジスタ４１、トランジスタ４２、トランジスタ１７ｔがオンとなり、トラ
ンジスタ４０、トランジスタ１６ｔはオフとなる。トランジスタ４２およびトランジスタ
１７ｔがオンになることで、トランジスタ１５のソース及びドレインの一方および容量素
子１８の一対の電極のうちの他方（ノードＡとして図示する）に、配線２２の電位Ｖ０が
与えられる。
また、配線１９には電位Ｖａｎｏが与えられ、配線２０には電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、電位Ｖ０に発光素子１４の閾値電圧Ｖｔｈｅを加算した電位よりも高く
することが望ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈ
ｅを加算した電位よりも、低いことが望ましい。電位Ｖ０を上記値に設定することで、期
間ｔ１において発光素子１４に電流が流れるのを防ぐことができる。
次いで、配線４４にローレベルの電位が与えられることで、トランジスタ４１及びトラン
ジスタ４２がオフになり、ノードＡは電位Ｖ０に保持される。
次いで、期間ｔ２では、配線４３にハイレベルの電位が与えられ、配線４４にローレベル
の電位が与えられ、配線４５にローレベルの電位が与えられる。よって、図６（Ｂ）に示
すように、トランジスタ４０およびトランジスタ１６ｔがオンとなり、トランジスタ４１
、トランジスタ４２及びトランジスタ１７ｔがオフとなる。
なお、期間ｔ１から期間ｔ２に移行する際、配線４３に与える電位をローレベルからハイ
レベルに切り替えた後に、配線４５に与える電位をハイレベルからローレベルに切り替え
ることが望ましい。このような動作を行うことによって、配線４３に与えられる電位の切
り替えによる、ノードＡの電位の変動を防ぐことができる。
また、配線１９には電位Ｖａｎｏが与えられ、配線２０には電位Ｖｃａｔが与えられる。
そして、配線２１には画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線２３には電位Ｖ
１が与えられる。電位Ｖ１は、電位Ｖｃａｔにトランジスタ１５の閾値電圧Ｖｔｈを加算
した電位よりも高く、電位Ｖａｎｏにトランジスタ１５の閾値電圧Ｖｔｈを加算した電位
より低いことが望ましい。
なお、図４に示す画素構成では、電位Ｖ１を、発光素子１４の閾値電圧Ｖｔｈｅを電位Ｖ
ｃａｔに加算した値より高くしても、トランジスタ４２がオフである限り、発光素子１４
は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、
Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ１−Ｖ０の
値の設定の自由度が上がるため、トランジスタ１５の閾値電圧の取得に要する時間を短縮
した場合、または閾値電圧の取得期間に制限がある場合においても、正確にトランジスタ
１５の閾値電圧の取得を行うことができる。
上記動作により、トランジスタ１５のゲート（ノードＢとして図示する）に、ノードＡの
電位に閾値電圧を加算した電位よりも、高い電位Ｖ１が入力され、トランジスタ１５がオ
ンとなる。よって、トランジスタ１５を介して容量素子１８の電荷が放出され、電位Ｖ０
だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖｔ
ｈに収束し、トランジスタ１５のゲート電圧が閾値電圧Ｖｔｈに収束すると、トランジス
タ１５がオフになる。
また、容量素子１８の一対の電極のうちの一方（ノードＣとして図示する）には、配線２
１に与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、トランジスタ４０を介して与えられ
る。
次いで、期間ｔ３では、配線４３にローレベルの電位が与えられ、配線４４にハイレベル
の電位が与えられ、配線４５にローレベルの電位が与えられる。よって、図７（Ａ）に示
すように、トランジスタ４１及びトランジスタ４２がオンとなり、トランジスタ４０、ト
ランジスタ１６ｔ及びトランジスタ１７ｔがオフとなる。
なお、期間ｔ２から期間ｔ３に移行する際、配線４３に与える電位がハイレベルからロー
レベルに切り替えられてから、配線４４に与える電位をローレベルからハイレベルに切り
替えることが望ましい。上記構成により、配線４３に与える電位の切り替えによるノード
Ａにおける電位の変動を防ぐことができる。
また、配線１９には電位Ｖａｎｏが与えられ、配線２０には電位Ｖｃａｔが与えられる。
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１５のゲー
ト電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ１５のゲート電圧を、
閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ
１５の閾値電圧Ｖｔｈのばらつきを抑制することができる。よって、発光素子１４に供給
する電流値のばらつきを抑えることができ、発光装置の輝度ムラを低減することができる
。
なお、配線４４に与える電位の変動を大きくしておくことで、トランジスタ４２の閾値電
圧のばらつきが発光素子１４に供給する電流値に影響を及ぼすことを防ぐことができる。
つまり、配線４４に与えるハイレベルの電位をトランジスタ４２の閾値電圧よりも十分大
きく、また、配線４４に与えるローレベルの電位をトランジスタ４２の閾値電圧よりも十
分小さくしてやることで、トランジスタ４２のオンとオフの切り替えを確実に行い、トラ
ンジスタ４２の閾値電圧のばらつきが発光素子１４の電流値に影響を及ぼすことを防ぐこ
とができる。
次いで、期間ｔ４では、配線４３にローレベルの電位が与えられ、配線４４にローレベル
の電位が与えられ、配線４５にハイレベルの電位が与えられる。よって、図７（Ｂ）に示
すように、トランジスタ１７ｔがオンとなり、トランジスタ１６ｔ、トランジスタ４０、
トランジスタ４１及びトランジスタ４２がオフとなる。
また、配線１９には電位Ｖａｎｏが与えられ、配線２２は、モニター回路に接続される。
上記動作により、トランジスタ１５のドレイン電流Ｉｄが、発光素子１４ではなく、トラ
ンジスタ１７ｔを介して配線２２に流れる。モニター回路は、配線２２に流れたドレイン
電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。このド
レイン電流Ｉｄは、トランジスタ１５の移動度やトランジスタ１５のサイズ（チャネル長
、チャネル幅）などに依存した大きさとなっている。そして、本発明の一態様にかかる発
光装置では、上記信号を用いて、画素１１に供給される画像信号Ｖｓｉｇの電位Ｖｄａｔ
ａの値を、補正することができる。つまり、トランジスタ１５の移動度のばらつきの影響
を低減することが出来る。
なお、図４に示す画素１１を有する発光装置では、期間ｔ３の動作の後に期間ｔ４の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ３の動作を複数
回繰り返した後に、期間ｔ４の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の画
素１１において、期間ｔ４の動作を行うようにしても良い。
図４に示した画素１１を有する発光装置では、トランジスタ１５のソース及びドレインの
他方と、トランジスタ１５のゲートとが電気的に分離しているので、それぞれの電位を個
別に制御することができる。よって、期間ｔ２において、トランジスタ１５のソース及び
ドレインの他方の電位を、トランジスタ１５のゲートの電位に、閾値電圧Ｖｔｈを加算し
た電位よりも高い値に設定することができる。そのため、トランジスタ１５がノーマリオ
ンである場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、トランジ
スタ１５において、ソースの電位がゲートの電位Ｖ１よりも高くなるまで、容量素子１８
に電荷を蓄積することができる。よって、本発明の一態様に係る発光装置では、トランジ
スタ１５がノーマリオンであっても、期間ｔ２において閾値電圧を取得することができ、
期間ｔ３において、閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１５のゲート
電圧を設定することができる。
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
なお、トランジスタ１５の特性だけでなく、発光素子１４の特性もモニターしてもよい。
その場合の動作の例を、図２０に示す。このとき、画像信号Ｓｉｇの電位Ｖｄａｔａの電
位の制御することなどにより、トランジスタ１５には、電流が流れないようにしておくこ
とが望ましい。これにより、発光素子１４の電流を取り出すことが出来る。その結果、発
光素子１４の電流特性の劣化やばらつきの状態を取得することが出来る。
〈画素とモニター回路の接続構成〉
図４に示した画素１１とモニター回路の、接続構成の一例について説明する。図１９に、
図４に示した画素１１と、選択回路６４とを例示する。
選択回路６４は、電位Ｖ０が供給される配線６７と、モニター回路に接続される端子ＴＥ
Ｒのいずれか一方を選択し、画素１１の配線２２と導通させる機能を有する。具体的に、
図１９に示す選択回路６４は、トランジスタ６５とトランジスタ６６を有する。トランジ
スタ６５は、ゲートに接続された配線ＰＲＥＣの電位に従って、オンまたはオフが選択さ
れる。そして、トランジスタ６５のソース及びドレインは、一方が配線６７に接続されて
おり、他方が配線２２に接続されている。トランジスタ６６は、ゲートに接続された配線
ＳＥＬの電位に従って、オンまたはオフが選択される。そして、トランジスタ６６のソー
ス及びドレインは、一方が配線２２に接続されており、他方が端子ＴＥＲに接続されてい
る。
〈画素の構成例２〉
次いで、図１に示す発光装置１０が有する画素１１の、図４とは異なる具体的な構成例に
ついて説明する。
図８に、画素１１の回路図の一例を示す。画素１１は、トランジスタ１５と、スイッチ１
６として機能するトランジスタ１６ｔと、スイッチ１７として機能するトランジスタ１７
ｔと、容量素子１８と、発光素子１４と、トランジスタ５０乃至トランジスタ５２と、容
量素子５３と、を有する。
発光素子１４の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子１４の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子１４として用いる場合、陽極と陰極のいずれか一方が画
素電極として機能し、他方が共通電極として機能する。図８では、発光素子１４の陽極を
画素電極として用い、発光素子１４の陰極を共通電極として用いた画素１１の構成を例示
している。
トランジスタ５０は、配線２１と、容量素子１８の一対の電極のうちの一方との間の導通
状態を制御する機能を有する。容量素子１８の一対の電極のうちの他方は、トランジスタ
１５のゲートに接続されている。トランジスタ１６ｔは、配線２３と、トランジスタ１５
のゲートとの間の導通状態を制御する機能を有する。トランジスタ５１は、容量素子１８
の一対の電極のうちの一方と、トランジスタ１５のソース及びドレインの一方との間の導
通状態を制御する機能を有する。トランジスタ５２は、トランジスタ１５のソース及びド
レインの一方と、発光素子１４の陽極との間の導通状態を制御する機能を有する。トラン
ジスタ１７ｔは、トランジスタ１５のソース及びドレインの一方と、配線２２との間の導
通状態を制御する機能を有する。さらに、図８では、トランジスタ１５のソース及びドレ
インの他方は配線１９に接続されている。容量素子５３が有する一対の電極は、一方が、
容量素子１８の一対の電極のうちの一方に接続され、他方が、トランジスタ１５のソース
及びドレインの一方に接続されている。
また、トランジスタ５０におけるオンまたはオフの選択は、トランジスタ５０のゲートに
接続された配線５６の電位に従って行われる。トランジスタ１６ｔにおけるオンまたはオ
フの選択は、トランジスタ１６ｔのゲートに接続された配線５５の電位に従って行われる
。トランジスタ５１におけるオンまたはオフの選択は、トランジスタ５１のゲートに接続
された配線５５の電位に従って行われる。トランジスタ５２におけるオンまたはオフの選
択は、トランジスタ５２のゲートに接続された配線５７の電位に従って行われる。トラン
ジスタ１７ｔにおけるオンまたはオフの選択は、トランジスタ１７ｔのゲートに接続され
た配線５４の電位に従って行われる。
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
１６ｔが酸化物半導体をチャネル形成領域に含むことで、トランジスタ１６ｔのオフ電流
を極めて小さくすることができる。そして、上記構成を有するトランジスタ１６ｔを画素
１１に用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジ
スタをトランジスタ１６ｔに用いる場合に比べて、トランジスタ１５のゲートに蓄積され
た電荷のリークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情
報を有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換え
ると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画像
の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ５
０の半導体膜に用いることで、画像信号Ｓｉｇの書き込みの間隔を１０秒以上、好ましく
は３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号Ｓｉｇ
が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ１５のゲートの電位を保持するための容量素子１８を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。よって、容量素子１８を設けないことに
よって、或いは容量素子１８のサイズを小さくすることによって、画素１１の開口率を高
めることができるため、発光素子１４の長寿命化を実現し、延いては、発光装置１０の信
頼性を高めることができる。
なお、図８において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図８において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一
対のゲートの一方をバックゲートとすると、通常のゲート及びバックゲートに同じ高さの
電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えら
れていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾
値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域
が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けること
で、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
また、図８では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子１４の陰極が配線２０に接続されている場
合、少なくともトランジスタ１５はｎチャネル型であることが望ましく、発光素子１４の
陽極が配線２０に接続されている場合、少なくともトランジスタ１５はｐチャネル型であ
ることが望ましい。
また、図８では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明はこの
構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気的に接続
された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチゲート構
造であっても良い。
図９に、図８に示す画素１１に接続される配線５４乃至配線５７の電位と、配線２１に供
給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図９に示すタイ
ミングチャートは、図８に示す画素１１に含まれるトランジスタが全てｎチャネル型であ
る場合を例示するものである。また、図１０乃至図１２に、各期間における、画素１１の
動作を模式的に示す。ただし、図１０乃至図１２では、画素１１の動作を分かりやすく示
すために、トランジスタ１５以外のトランジスタを、スイッチとして図示する。
まず、期間ｔ１では、配線５４にハイレベルの電位が与えられ、配線５５にハイレベルの
電位が与えられ、配線５６にローレベルの電位が与えられ、配線５７にローレベルの電位
が与えられる。よって、図１０（Ａ）に示すように、トランジスタ５１、トランジスタ１
６ｔ、トランジスタ１７ｔがオンとなり、トランジスタ５０、トランジスタ５２はオフと
なる。上記動作により、トランジスタ１５のゲートには、配線２３の電位Ｖｉ２が与えら
れ、トランジスタ１５のソース及びドレインの一方には、配線２２の電位Ｖｉ１が与えら
れる。
なお、電位Ｖｉ１は、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加算した電位よ
りも低いことが望ましい。また、電位Ｖｉ２は、トランジスタ１５の閾値電圧Ｖｔｈを電
位Ｖｉ１に加算した電位よりも、高いことが望ましい。よって、トランジスタ１５のゲー
ト電圧はＶｉ２−Ｖｉ１となり、トランジスタ１５はオンになる。
また、配線１９には電位Ｖｉ１が与えられ、配線２０には電位Ｖｃａｔが与えられる。
次いで、期間ｔ２では、配線５４にローレベルの電位が与えられ、配線５５にハイレベル
の電位が与えられ、配線５６にローレベルの電位が与えられ、配線５７にローレベルの電
位が与えられる。よって、図１０（Ｂ）に示すように、トランジスタ１６ｔ、トランジス
タ５１がオンとなり、トランジスタ５０、トランジスタ５２、トランジスタ１７ｔはオフ
となる。上記動作により、トランジスタ１５のゲートに、電位Ｖｉ２が保持される。また
、配線１９には電位Ｖｉ２が与えられ、配線２０には電位Ｖｃａｔが与えられる。
上記動作により、オンであるトランジスタ１５を介して容量素子１８の電荷が放出され、
電位Ｖｉ１だった、トランジスタ１５のソース及びドレインの一方の電位が上昇を始める
。そして、最終的には、トランジスタ１５のソース及びドレインの一方の電位がＶｉ２−
Ｖｔｈに収束し、トランジスタ１５のゲート電圧が閾値電圧Ｖｔｈに収束すると、トラン
ジスタ１５がオフになる。
なお、図８に示す画素構成では、電位Ｖｉ２を、電位Ｖｃａｔに発光素子１４の閾値電圧
Ｖｔｈｅを加算した値より高くしても、トランジスタ５２がオフである限り、発光素子１
４は発光しない。そのため、電位Ｖｉ１として設定できる値の幅を広げることが可能とな
り、Ｖｉ２−Ｖｉ１として取りうる値の幅も広げることが可能となる。したがって、Ｖｉ
２−Ｖｉ１の値の設定の自由度が上がるため、トランジスタ１５の閾値電圧の取得に要す
る時間を短縮した場合、または閾値電圧の取得期間に制限がある場合においても、正確に
トランジスタ１５の閾値電圧の取得を行うことができる。
次いで、期間ｔ３では、配線５４にハイレベルの電位が与えられ、配線５５にローレベル
の電位が与えられ、配線５６にハイレベルの電位が与えられ、配線５７にローレベルの電
位が与えられる。よって、図１１（Ａ）に示すように、トランジスタ５０、トランジスタ
１７ｔがオンとなり、トランジスタ５１、トランジスタ５２、トランジスタ１６ｔはオフ
となる。そして、配線２１には画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、上記電位Ｖ
ｄａｔａは、トランジスタ５０を介して、容量素子１８の一対の電極のうちの一方に与え
られる。
トランジスタ１６ｔがオフであるため、トランジスタ１５のゲートはフローティングの状
態にある。また、容量素子１８には閾値電圧Ｖｔｈが保持されているため、容量素子１８
の一対の電極のうちの一方に電位Ｖｄａｔａが与えられると、電荷保存の法則に従い、容
量素子１８の一対の電極のうちの他方に接続された、トランジスタ１５のゲートの電位は
、Ｖｄａｔａ＋Ｖｔｈとなる。また、配線２２の電位Ｖｉ１が、トランジスタ１７ｔを介
してトランジスタ１５のソース及びドレインの一方に与えられる。よって、容量素子５３
には電圧Ｖｄａｔａ−Ｖｉ１が印加され、トランジスタ１５のゲート電圧は、Ｖｔｈ＋Ｖ
ｄａｔａ−Ｖｉ１となる。
なお、期間ｔ２から期間ｔ３に移行する際、配線５５に与える電位がハイレベルからロー
レベルに切り替えられてから、配線５６に与える電位をローレベルからハイレベルに切り
替えることが望ましい。上記構成により、配線５６に与える電位の切り替えによって、ト
ランジスタ１５のゲートにおける電位の変動を防ぐことができる。
次いで、期間ｔ４では、配線５４にローレベルの電位が与えられ、配線５５にローレベル
の電位が与えられ、配線５６にローレベルの電位が与えられ、配線５７にハイレベルの電
位が与えられる。よって、図１１（Ｂ）に示すように、トランジスタ５２がオンとなり、
トランジスタ５０、トランジスタ５１、トランジスタ１６ｔ及びトランジスタ１７ｔがオ
フとなる。
また、配線１９には電位Ｖｉ２が与えられ、配線２０には電位Ｖｃａｔが与えられる。
上記動作により、容量素子１８に閾値電圧Ｖｔｈが保持され、容量素子５３に電圧Ｖｄａ
ｔａ−Ｖｉ１が保持され、発光素子１４の陽極は電位Ｖｅｌとなり、トランジスタ１５の
ゲートの電位は電位Ｖｄａｔａ＋Ｖｔｈ＋Ｖｅｌ−Ｖｉ１となり、トランジスタ１５のゲ
ート電圧はＶｄａｔａ＋Ｖｔｈ−Ｖｉ１となる。
なお、電位Ｖｅｌは、トランジスタ１５を介して、発光素子１４に電流を流す際に設定さ
れる電位である。具体的には、電位Ｖｉ２と電位Ｖｃａｔの間の電位に設定されることと
なる。
よって、トランジスタ１５のゲート電圧を、閾値電圧Ｖｔｈが加味された値に設定するこ
とができる。上記構成により、トランジスタ１５の閾値電圧Ｖｔｈのばらつきを抑制する
ことができるので、発光素子１４に供給する電流値のばらつきを抑え、発光装置の輝度ム
ラを低減することができる。
なお、配線５７に与える電位の変動を大きくしておくことで、トランジスタ５２の閾値電
圧のばらつきが発光素子１４に供給する電流値に影響を及ぼすことを防ぐことができる。
つまり、配線５７に与えるハイレベルの電位をトランジスタ５２の閾値電圧よりも十分大
きく、また、配線５７に与えるローレベルの電位をトランジスタ５２の閾値電圧よりも十
分小さくしてやることで、トランジスタ５２のオンとオフの切り替えを確実に行い、トラ
ンジスタ５２の閾値電圧のばらつきが発光素子１４の電流値に影響を及ぼすことを防ぐこ
とができる。
次いで、期間ｔ５では、配線５４にハイレベルの電位が与えられ、配線５５にローレベル
の電位が与えられ、配線５６にローレベルの電位が与えられ、配線５７にローレベルの電
位が与えられる。よって、図１２に示すように、トランジスタ１７ｔがオンとなり、トラ
ンジスタ１６ｔ、トランジスタ５０、トランジスタ５１及びトランジスタ５２がオフとな
る。
また、配線１９には電位Ｖｉ２が与えられ、配線２２は、モニター回路に接続される。
上記動作により、トランジスタ１５のドレイン電流Ｉｄが、発光素子１４ではなく、トラ
ンジスタ１７ｔを介して配線２２に流れる。モニター回路は、配線２２に流れたドレイン
電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。そして
、本発明の一態様にかかる発光装置では、上記信号を用いて、画素１１に供給される画像
信号Ｖｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図８に示す画素１１を有する発光装置では、期間ｔ３の動作の後に期間ｔ４の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ４の動作を複数
回繰り返した後に、期間ｔ５の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ５の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の画
素１１において、期間ｔ４の動作を行うようにしても良い。
図８に示した画素１１を有する発光装置では、トランジスタ１５のソース及びドレインの
他方と、トランジスタ１５のゲートとが電気的に分離しているので、それぞれの電位を個
別に制御することができる。よって、期間ｔ２において、トランジスタ１５のソース及び
ドレインの他方の電位を、トランジスタ１５のゲートの電位に、閾値電圧Ｖｔｈを加算し
た電位よりも高い値に設定することができる。そのため、トランジスタ１５がノーマリオ
ンである場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、トランジ
スタ１５において、ソースの電位がゲートの電位よりも高くなるまで、容量素子１８に電
荷を蓄積することができる。よって、本発明の一態様に係る発光装置では、トランジスタ
１５がノーマリオンであっても、期間ｔ２において閾値電圧を取得することができ、期間
ｔ４において、閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１５のゲート電圧
を設定することができる。
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
〈モニター回路の構成例〉
次いで、モニター回路１２の構成例を図１３に示す。図１３に示すモニター回路１２は、
オペアンプ６０と、容量素子６１と、スイッチ６２とを有する。
容量素子６１が有する一対の電極の一方は、オペアンプ６０の反転入力端子（−）に接続
され、容量素子６１が有する一対の電極の他方は、オペアンプ６０の出力端子に接続され
ている。スイッチ６２は、容量素子６１に蓄積されている電荷を放出させる機能を有して
おり、具体的には、容量素子６１が有する一対の電極間の電気的な接続を制御する機能を
有する。オペアンプ６０の非反転入力端子（＋）には、バイアス電位ＶＬが供給されてい
る。
図１３に示すモニター回路１２では、スイッチ６２がオフの状態において、画素１１から
取り出されたドレイン電流が、モニター回路１２の入力端子ＩＮに供給されると、容量素
子６１に電荷が蓄積され、容量素子６１が有する一対の電極間に電圧が生じる。上記電圧
は、入力端子ＩＮに供給されたドレイン電流の総量に比例するので、出力端子ＯＵＴには
、所定の期間内におけるドレイン電流の総量に対応した電位が、与えられる。
〈発光装置の断面構造〉
図１４に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお
、図１４では、図４に示すトランジスタ４２、容量素子１８、及び発光素子１４の、断面
構造を例示している。
具体的に、図１４に示す発光装置は、基板４００上にトランジスタ４２と、容量素子１８
とを有する。トランジスタ４２は、ゲートとして機能する導電膜４０１と、導電膜４０１
上の絶縁膜４０２と、絶縁膜４０２を間に挟んで導電膜４０１と重なる半導体膜４０３と
、半導体膜４０３に電気的に接続されたソースまたはドレインとして機能する導電膜４０
４及び導電膜４０５とを有する。
容量素子１８は、電極として機能する導電膜４１０と、導電膜４１０上の絶縁膜４０２と
、絶縁膜４０２を間に挟んで導電膜４１０と重なり、なおかつ電極として機能する導電膜
４０５とを有する。
絶縁膜４０２としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素
、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以
上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、
酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物
は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
また、半導体膜４０３、導電膜４０４、及び導電膜４０５上には絶縁膜４１１が設けられ
ている。半導体膜４０３として酸化物半導体を用いる場合、絶縁膜４１１は、半導体膜４
０３に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜４
１１に用いることで、絶縁膜４１１に含まれる酸素を半導体膜４０３に移動させることが
可能であり、半導体膜４０３の酸素欠損量を低減することができる。絶縁膜４１１に含ま
れる酸素の半導体膜４０３への移動は、絶縁膜４１１を形成した後に、加熱処理を行うこ
とで効率的に行うことができる。
絶縁膜４１１上には絶縁膜４２０が設けられており、絶縁膜４２０上には導電膜４２４が
設けられている。導電膜４２４は、絶縁膜４１１及び絶縁膜４２０に設けられた開口部に
おいて、導電膜４０４に接続されている。
絶縁膜４２０及び導電膜４２４上には絶縁膜４２５が設けられている。絶縁膜４２５は、
導電膜４２４と重なる位置に開口部を有する。また、絶縁膜４２５上において、絶縁膜４
２５の開口部とは異なる位置に、絶縁膜４２６が設けられている。そして、絶縁膜４２５
及び絶縁膜４２６上には、ＥＬ層４２７及び導電膜４２８が、順に積層するように設けら
れている。導電膜４２４及び導電膜４２８が、ＥＬ層４２７を間に挟んで重なり合う部分
が、発光素子１４として機能する。そして、導電膜４２４及び導電膜４２８は、一方が陽
極、他方が陰極として機能する。
また、発光装置は、発光素子１４を間に挟んで基板４００と対峙する、基板４３０を有す
る。基板４３０上、すなわち、基板４３０の発光素子１４に近い側の面上には、光を遮蔽
する機能を有する遮蔽膜４３１が設けられている。そして、遮蔽膜４３１は、発光素子１
４と重なる領域に開口部を有している。発光素子１４に重なる開口部において、基板４３
０上には特定の波長範囲の可視光を透過する着色層４３２が設けられている。
〈トランジスタの構造〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ７０の構成を、一例と
して示す。
図１５（Ａ）に示すトランジスタ７０は、ゲートとして機能する導電膜８０と、導電膜８
０上の絶縁膜８１と、絶縁膜８１を間に挟んで導電膜８０と重なる酸化物半導体膜８２と
、酸化物半導体膜８２に接続された、ソース及びドレインとして機能する導電膜８３及び
導電膜８４とを有する。また、図１５（Ａ）に示すトランジスタ７０は、酸化物半導体膜
８２、導電膜８３及び導電膜８４上に、順に積層された絶縁膜８５乃至絶縁膜８７を有す
る。
なお、図１５（Ａ）では、酸化物半導体膜８２、導電膜８３及び導電膜８４上に、順に積
層された絶縁膜８５乃至絶縁膜８７が設けられている場合を例示しているが、酸化物半導
体膜８２、導電膜８３及び導電膜８４上に設けられる絶縁膜は、一層であっても良いし、
３以上の複数層であっても良い。
絶縁膜８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を
酸化物半導体膜８２に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜
８６は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコ
ンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓ
ｐｉｎｓ／ｃｍ３以下であることが好ましい。ただし、絶縁膜８６を酸化物半導体膜８２
上に直接設けると、絶縁膜８６の形成時に酸化物半導体膜８２にダメージが与えられる場
合、図１５（Ａ）に示すように、絶縁膜８５を酸化物半導体膜８２と絶縁膜８６の間に設
けると良い。絶縁膜８５は、その形成時に酸化物半導体膜８２に与えるダメージが絶縁膜
８６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望
ましい。ただし、酸化物半導体膜８２に与えられるダメージを小さく抑えつつ、酸化物半
導体膜８２上に絶縁膜８６を直接形成することができるのであれば、絶縁膜８５は必ずし
も設けなくとも良い。
絶縁膜８５は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、
シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が３×１０
１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜８５に含まれる欠陥
密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜８５における酸素の透過量が減
少してしまうためである。
また、絶縁膜８５と酸化物半導体膜８２との界面に欠陥が少ないことが好ましく、代表的
には、磁場の向きを膜面に対して平行に印加したＥＳＲ測定により、酸化物半導体膜８２
に用いられる酸化物半導体中の酸素欠損に由来するｇ値が１．８９以上１．９６以下であ
るスピンの密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、更には検出下限以下であること
が好ましい。
また、絶縁膜８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望
ましい。或いは、絶縁膜８７は、水素、水の拡散を防ぐブロッキング効果を有することが
、望ましい。
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、よ
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂
や、パネルの外部に存在する水、水素などの不純物が、酸化物半導体膜８２に侵入するの
を防ぐことができる。酸化物半導体膜８２に酸化物半導体を用いる場合、酸化物半導体に
侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果
を有する絶縁膜８７を用いることで、トランジスタ７０の閾値電圧がドナーの生成により
シフトするのを防ぐことができる。
また、酸化物半導体膜８２に酸化物半導体を用いる場合、絶縁膜８７が酸素の拡散を防ぐ
ブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐこ
とができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので
、トランジスタ７０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
なお、図１５（Ａ）では、酸化物半導体膜８２が、３層の積層された酸化物半導体膜で構
成されている場合を、例示している。具体的に、図１５（Ａ）に示すトランジスタ７０で
は、酸化物半導体膜８２として、酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃが、絶
縁膜８１側から順に積層されている。トランジスタ７０の酸化物半導体膜８２は、積層さ
れた複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成さ
れていても良い。
そして、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構
成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸
化物半導体膜８２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下、真
空準位に近い酸化物膜である。さらに、酸化物半導体膜８２ｂは、少なくともインジウム
を含むと、キャリア移動度が高くなるため好ましい。
また、図１５（Ｂ）に示すように、トランジスタ７０は、酸化物半導体膜８２ｃが導電膜
８３及び導電膜８４の上層で絶縁膜８５と重畳するように設けられている構成を、有して
いてもよい。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導
体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体
膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い
。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電
圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、そ
れらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてス
ズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を
有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有すること
が好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭
化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法
により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れると
いった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり
、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタ
を作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉ
ｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓ
ｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化
物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ
−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−
Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−
Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔ
ｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察する
と、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認
することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の
低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレー
ションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所
定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：
１、８：４：３、３：１：１、１：１：１、４：２：３、１：４：４または３：１：２で
ある。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって
適宜変更すればよい。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカ
リ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に
、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該
絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半
導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果
、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低
下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。
具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下
、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とす
るとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１
０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以
下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーが
インジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損
を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、
アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起
こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ま
しい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値
は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特
性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及び
ドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸
化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によ
りｎ型化される。
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体
膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。
よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高
めることができ、それにより、トランジスタを用いた半導体装置の高速動作を実現するこ
とができる。
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極
に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された
複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順
に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２
の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下
端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．
１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下また
は０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少
なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金
属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との
間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第
２の金属酸化物膜に、チャネル領域を形成することができる。
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つ
をその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面
散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、
トランジスタの電界効果移動度が高くなる。
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面
近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してし
まう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なく
とも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面に
は、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の
電気的特性のばらつきを、低減することができる。
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを
阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー
内に気体が逆流しないようにしておくことが好ましい。
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−
１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ−
Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金属
酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：
Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６
以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好
ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、第２の金属酸化物膜としてＣＡ
ＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の金属酸化物膜、第３の金属酸化
物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ
＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３
以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６
以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が
形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚ
ｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ
：Ｚｎ＝１：３：８等がある。
なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下
、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎ
ｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは
３ｎｍ以上５０ｎｍ以下である。
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質ま
たは結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化
物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することがで
きるため、第２の金属酸化物膜は結晶質であることが好ましい。
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、か
つソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャ
ネル形成領域において、電流が主として流れる領域をいう。
例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形
成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸
化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数
比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてア
ルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温
度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜に
は、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、
多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件
は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い
、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることがで
きる。
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導
体膜の端部が丸みを帯びる構造を有していても良い。
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合にお
いても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構
成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置
の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半
導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第２の金
属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半導体
装置のさらなる高速動作を実現する上で、より好ましい。
〈電子機器の構成例１〉
次いで、本発明の一態様にかかる発光装置を用いた携帯情報端末２００の構成例を、図１
６（Ａ）に示す。図１６（Ａ）に示す携帯情報端末２００は、筐体２０１と、筐体２０１
に支持された表示部２０２と、入力装置に相当するスイッチ２０３等を有する。本発明の
一態様にかかる発光装置は、表示部２０２に用いることができる。本発明の一態様にかか
る発光装置は、表示ムラを低減でき、高い画質の表示を行うことができるので、上記発光
装置を表示部２０２に用いることで、視認性の高い携帯情報端末２００を提供することが
できる。
なお、本発明の一態様にかかる発光装置では、表示ムラを低減するために画像信号に外部
補正を施すのに加えて、発光装置に加えられる振動とは反対の方向に、表示される画像が
移動するように、画像信号を補正する機能を有していても良い。
例えば、図１６（Ａ）に示す携帯情報端末２００が、矢印Ｘで示す方向に振動が加えられ
た場合に、表示部２０２に表示される画像を、矢印Ｘとは逆の方向に移動させる。或いは
、図１６（Ａ）に示す携帯情報端末２００が、矢印Ｘと交差する矢印Ｙで示す方向に振動
が加えられた場合に、表示部２０２に表示される画像を、矢印Ｘとは逆の方向に移動させ
る。
補正により画像を移動させる距離は、携帯情報端末２００に加えられた振動により携帯情
報端末２００が移動した距離と近いことが望ましい。
発光装置に振動が加えられた際に、上述したように画像信号を補正することで、発光装置
を注視している観察者には、画像の揺れが小さくなるように視認される。よって、携帯情
報端末２００の視認性をより高めることができる。
発光装置に加えられる振動の方向や、振動による移動距離などの情報は、振動を電気信号
に変換する振動センサを用いて、取得することができる。振動センサとして、例えば、加
速度センサ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などを用いること
が可能である。
次いで、加速度センサを用いた携帯情報端末２００における、発光装置の画像信号の補正
について、図１６（Ｂ）に示すフローチャートを用いて説明する。
図１６（Ｂ）に示すように、まず、携帯情報端末２００に加えられた振動の監視を開始す
る（Ｓ１ 振動の監視開始）。そして、振動の検知の有無を判断し（Ｓ２ 振動を検知し
たか）、検知しなかった場合は、時間を空けてから或いは連続して、携帯情報端末２００
に加えられた振動の監視を再度開始する（Ｓ１ 振動の監視開始）。
検知した場合は、加えられた振動の加速度を、各方向において算出する（Ｓ３ 各方向に
おける振動の加速度の算出）。そして、表示部２０２に用いられている発光装置の画面に
基準点を設け、当該基準点のＸ方向における加速度ａｘと、当該基準点のＹ方向における
加速度ａｙとを取得する。
次いで、取得した加速度を用いて、画像信号に補正を行う（Ｓ４ 画像信号の補正）。例
えば、加速度の測定時間をｔとすると、Ｘ方向に−ａｘ×ｔ、Ｙ方向に−ａｙ×ｔだけ、
画像が移動するように、画像信号に補正を施せばよい。
次いで、補正が施された画像信号を用いて、画像の表示を行い（Ｓ５ 補正された画像の
表示）、振動の監視を終了する（Ｓ６ 振動の監視終了）。
〈発光装置の外観〉
図１７は、本発明の一態様に係る発光装置（表示モジュール）の外観の一例を示す斜視図
である。図１７に示す発光装置は、パネル１６０１と、コントローラ、電源回路、画像処
理回路、画像メモリ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを
有している。パネル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を
行ごとに選択する駆動回路１６０５と、選択された行内の画素への画像信号Ｓｉｇの入力
を制御する駆動回路１６０６とを有する。
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する駆動回
路１６０５や駆動回路１６０６の一部などを別途用意したチップに形成しておき、ＣＯＦ
（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続しておいても
良い。
なお、パネル１６０１の上には、タッチセンサが設けられていてもよい。タッチセンサは
、パネル１６０１とは別の基板を用いて構成されていてもよいが、パネル１６０１が有す
る基板に、設けられていてもよい。
〈電子機器の構成例２〉
本発明の一態様に係る発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄ
ｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用い
ることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機
器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタ
ルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）
、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイ
ヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１８に示す
。
図１８（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有
する。本発明の一態様に係る発光装置は、表示部５００２に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情
報表示用表示装置が含まれる。
図１８（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３
等を有する。本発明の一態様に係る発光装置は、表示部５１０２に用いることができる。
図１８（Ｃ）は表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有する
。本発明の一態様に係る発光装置に可撓性を有する基板を用いることで、曲面を有する筐
体５７０１に支持された表示部５７０２に、当該発光装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
図１８（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る発光装置は、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図１８（Ｄ）に示した携帯型ゲーム機
は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。
図１８（Ｅ）は電子書籍であり、筐体５６０１、表示部５６０２等を有する。本発明の一
態様に係る発光装置は、表示部５６０２に用いることができる。そして、可撓性を有する
基板を用いることで、発光装置に可撓性を持たせることができるので、フレキシブルかつ
軽くて使い勝手の良い電子書籍を提供することができる。
図１８（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、ス
ピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設
けられている。表示部５９０２に、本発明の一態様に係る発光装置を用いることできる。
また、本発明の一態様に係る発光装置を、可撓性を有する基板に形成した場合、図１８（
Ｆ）に示すような曲面を有する表示部５９０２に当該発光装置を適用することが可能であ
る。
１０ 発光装置
１１ 画素
１２ モニター回路
１３ 画像処理回路
１４ 発光素子
１５ トランジスタ
１６ スイッチ
１６ｔ トランジスタ
１７ スイッチ
１７ｔ トランジスタ
１８ 容量素子
１９ 配線
２０ 配線
２１ 配線
２２ 配線
２３ 配線
２４ 画素部
２５ パネル
２６ コントローラ
２７ ＣＰＵ
２８ 画像メモリ
２９ メモリ
３０ 駆動回路
３１ 駆動回路
３２ 画像データ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ 配線
４４ 配線
４５ 配線
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
５３ 容量素子
５４ 配線
５５ 配線
５６ 配線
５７ 配線
６０ オペアンプ
６１ 容量素子
６２ スイッチ
６４ 選択回路
６５ トランジスタ
６６ トランジスタ
６７ 配線
７０ トランジスタ
８０ 導電膜
８１ 絶縁膜
８２ 酸化物半導体膜
８２ａ 酸化物半導体膜
８２ｂ 酸化物半導体膜
８２ｃ 酸化物半導体膜
８３ 導電膜
８４ 導電膜
８５ 絶縁膜
８６ 絶縁膜
８７ 絶縁膜
２００ 携帯情報端末
２０１ 筐体
２０２ 表示部
２０３ スイッチ
４００ 基板
４０１ 導電膜
４０２ 絶縁膜
４０３ 半導体膜
４０４ 導電膜
４０５ 導電膜
４１０ 導電膜
４１１ 絶縁膜
４２０ 絶縁膜
４２４ 導電膜
４２５ 絶縁膜
４２６ 絶縁膜
４２７ ＥＬ層
４２８ 導電膜
４３０ 基板
４３１ 遮蔽膜
４３２ 着色層
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 駆動回路
１６０６ 駆動回路
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ 操作キー
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
５６０１ 筐体
５６０２ 表示部
５７０１ 筐体
５７０２ 表示部
５９０１ 筐体
５９０２ 表示部
５９０３ カメラ
５９０４ スピーカー
５９０５ ボタン
５９０６ 外部接続部
５９０７ マイク

Claims (1)

  1. 第１のトランジスタ乃至第６のトランジスタと、第１の容量素子と、第２の容量素子と、発光素子と、を画素に有し、
    前記第１のトランジスタのソースまたはドレインの一方は、第１の配線に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、第２の配線に電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は、前記発光素子に電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、第３の配線に電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、第４の配線に電気的に接続され、
    前記第１の容量素子の第１の電極は、前記第２のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第１の容量素子の第２の電極は、前記第３のトランジスタのゲートに電気的に接続され、
    前記第２の容量素子の第１の電極は、前記第２のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２の容量素子の第２の電極は、前記第４のトランジスタのソースまたはドレインの一方に電気的に接続される発光装置であって、
    前記第５のトランジスタは、前記画素から前記第３の配線を介した電流の取り出しを制御する機能を有し、
    前記発光装置は、前記電流の値に従って画像信号を補正する機能を有し、
    前記第１の配線には、補正された前記画像信号が入力される発光装置。
JP2020000760A 2013-08-30 2020-01-07 発光装置 Withdrawn JP2020098339A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013178817 2013-08-30
JP2013178817 2013-08-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014172419A Division JP2015064571A (ja) 2013-08-30 2014-08-27 発光装置

Publications (1)

Publication Number Publication Date
JP2020098339A true JP2020098339A (ja) 2020-06-25

Family

ID=52582254

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014172419A Withdrawn JP2015064571A (ja) 2013-08-30 2014-08-27 発光装置
JP2020000760A Withdrawn JP2020098339A (ja) 2013-08-30 2020-01-07 発光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014172419A Withdrawn JP2015064571A (ja) 2013-08-30 2014-08-27 発光装置

Country Status (2)

Country Link
US (2) US9552767B2 (ja)
JP (2) JP2015064571A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
WO2015097595A1 (en) 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105513541B (zh) * 2016-02-25 2018-11-23 深圳市华星光电技术有限公司 Oled的数据补偿电路和方法以及oled显示装置
US10242617B2 (en) * 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
CN110299106B (zh) * 2019-06-27 2020-11-27 上海天马有机发光显示技术有限公司 一种光感驱动电路、其驱动方法及显示装置
KR20220042029A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 표시 장치
TWI819625B (zh) * 2022-05-25 2023-10-21 友達光電股份有限公司 驅動電路

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
GB0320503D0 (en) * 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2688058A3 (en) * 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100698699B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR100671669B1 (ko) * 2006-02-28 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8199074B2 (en) * 2006-08-11 2012-06-12 Chimei Innolux Corporation System and method for reducing mura defects
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101491623B1 (ko) * 2008-09-24 2015-02-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010117475A (ja) * 2008-11-12 2010-05-27 Sony Corp 表示装置、電子機器および表示装置の駆動方法
JP5278119B2 (ja) * 2009-04-02 2013-09-04 ソニー株式会社 表示装置の駆動方法
CA2688870A1 (en) * 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
JP2011028214A (ja) 2009-06-29 2011-02-10 Casio Computer Co Ltd 画素駆動装置、発光装置及び発光装置の駆動制御方法
US8212581B2 (en) * 2009-09-30 2012-07-03 Global Oled Technology Llc Defective emitter detection for electroluminescent display
TWI397887B (zh) * 2009-12-31 2013-06-01 Au Optronics Corp 發光元件的驅動裝置
EP3547301A1 (en) * 2011-05-27 2019-10-02 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
KR20240063195A (ko) 2011-07-22 2024-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2013058199A1 (en) 2011-10-18 2013-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9685112B2 (en) * 2011-12-09 2017-06-20 Joled Inc. Display unit, display panel, and method of driving the same, and electronic apparatus
KR101362002B1 (ko) * 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20140136975A (ko) 2012-03-13 2014-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
KR102015397B1 (ko) * 2013-06-28 2019-10-21 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 이의 구동방법
TW201506874A (zh) * 2013-08-14 2015-02-16 Chunghwa Picture Tubes Ltd 有機發光二極體之畫素驅動電路
KR101603300B1 (ko) * 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR102047732B1 (ko) * 2013-11-26 2019-11-22 엘지디스플레이 주식회사 백라이트 유닛

Also Published As

Publication number Publication date
US20170200413A1 (en) 2017-07-13
US20150061533A1 (en) 2015-03-05
JP2015064571A (ja) 2015-04-09
US10181287B2 (en) 2019-01-15
US9552767B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
JP6720372B2 (ja) 発光装置
JP2020098339A (ja) 発光装置
JP6750077B2 (ja) 表示装置
JP2020112831A (ja) 発光装置
US9379138B2 (en) Imaging device with drive voltage dependent on external light intensity
US8994439B2 (en) Semiconductor device, image display device, storage device, and electronic device
JP6434569B2 (ja) 発光装置
JP2020042284A (ja) 発光装置
JP6653997B2 (ja) 表示補正回路及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200828